JP2017183664A - 異方性導電接続構造体 - Google Patents

異方性導電接続構造体 Download PDF

Info

Publication number
JP2017183664A
JP2017183664A JP2016073087A JP2016073087A JP2017183664A JP 2017183664 A JP2017183664 A JP 2017183664A JP 2016073087 A JP2016073087 A JP 2016073087A JP 2016073087 A JP2016073087 A JP 2016073087A JP 2017183664 A JP2017183664 A JP 2017183664A
Authority
JP
Japan
Prior art keywords
electrode terminal
anisotropic conductive
connection structure
protrusion
conductive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016073087A
Other languages
English (en)
Other versions
JP2017183664A5 (ja
JP6945276B2 (ja
Inventor
佐藤　大祐
Daisuke Sato
大祐 佐藤
明史 樋口
Akihito Higuchi
明史 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016073087A priority Critical patent/JP6945276B2/ja
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to CN201780017937.1A priority patent/CN108780763B/zh
Priority to PCT/JP2017/012408 priority patent/WO2017170412A1/ja
Priority to KR1020187013065A priority patent/KR102081570B1/ko
Priority to US16/077,785 priority patent/US10602619B2/en
Priority to TW106110549A priority patent/TWI759290B/zh
Publication of JP2017183664A publication Critical patent/JP2017183664A/ja
Publication of JP2017183664A5 publication Critical patent/JP2017183664A5/ja
Application granted granted Critical
Publication of JP6945276B2 publication Critical patent/JP6945276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】電極端子同士の異方性導電接続部分の接続抵抗を減少し、信頼性を高めることができ、かつ、接続強度を高めることが可能な、新規かつ改良された異方性導電接続構造体を提供する。
【解決手段】上記課題を解決するために、本発明のある観点によれば、表面に突出部が形成された第１の電極端子と、第２の電極端子と、第１の電極端子と第２の電極端子とを導通する導電性粒子を含む異方性導電接着剤層と、を備え、導電性粒子の圧縮前粒子径に対する突出部の高さの比は、６０％未満であり、第１の電極端子の開口面積率は５５％以上であり、第２の電極端子の高さは６μｍ以上である、異方性導電接続構造体が提供される。
【選択図】図１

Description

本発明は、異方性導電接続構造体に関する。
電極端子を有する複数の電子部品（例えば、ＩＣチップ、リジッド基板、フレキシブル基板等）同士を接続する方法として、フリップチップボンディング法が知られている。フリップチップボンディング法では、複数の電子部品の電極端子同士を対抗させた状態で、電極端子同士を接続する。
このようなフリップチップボンディング法の例として、超音波接続法が知られている。この方法では、複数の電子部品の電極端子同士を接触させる。ついで、電極端子の接触部分を超音波により振動させる。これにより、電極端子同士を接続させる。この方法では、両方の電子部品の電極端子を金で構成する。ついで、接続部分の周辺の空間に充填剤（いわゆるアンダーフィル）を充填し、硬化させる。
また、フリップチップボンディング法の他の例として、共晶法が知られている。この方法では、複数の電子部品の電極端子同士を接触させる。ついで、電極端子の接触部分を加熱する。これにより、電極端子同士が共晶し、接続される。この方法では、例えば、一方の電子部品の電極端子を金で構成し、他方の電子部品の電極端子をスズで構成する。ついで、接続部分の周辺の空間に充填剤（いわゆるアンダーフィル）を充填し、硬化させる。
しかし、超音波接続法では、超音波により電極端子が大きく振動するので、接続不良やショート等が発生する可能性がある。また、超音波接続法の適用が可能な電極端子は、金等の高価な材料で構成される必要があるため、コストが増大してしまう。また、充填剤の充填、硬化が必要なので、この点でもコストが増大してしまう。また、工数も増大する。
一方、共晶法では、電極端子の接続部分を加熱するが、この時の加熱温度は非常に高くなる。例えば、加熱温度は４００℃程度となる。このため、電子部品がフレキシブル基板となる場合、加熱時にフレキシブル基板が変形する可能性がある。フレキシブル基板が変形すると、フレキシブル基板上の電極端子の位置等がずれる場合がある。したがって、接続不良、ショート等が発生する可能性がある。さらに、超音波接続法と同様に充填剤に関する問題もある。
そこで、近年、例えば特許文献１、２に開示されるように、フリップチップボンディング法として、異方性導電フィルムを用いて電極端子同士を異方性導電接続する方法が注目されている。この方法では、超音波が不要となるので、超音波に関する問題は発生しない。また、異方性導電フィルムを用いた接続方法でも、加熱のプロセスは必要になるが、加熱温度は共晶法に比べて低い。さらに、異方性導電フィルムを構成する硬化性樹脂が充填剤として機能するので、別途充填剤を充填、硬化させるプロセスが不要となる。
特開平１１−３１６９８号公報 特開２００５−９３９７８号公報
ところで、電子部品がＩＣチップとなる場合、ＩＣチップには電極端子としてバンプが形成される。このバンプの表面（すなわち、他の電子部品の電極端子に対向する面）の周縁部分には、突出部が形成されることが多い。さらに、突出部は、バンプの表面の外縁全周にわたって形成されることが多い。従来、このような突出部は、接続不良の原因となると考えられていたことから、なるべく小さくすることが好ましいと考えられていた。具体的には、突出部によって形成される凹部（いわゆるディンプル）内に導電性粒子が埋没した場合に、導電性粒子が十分に圧縮されない可能性があった。このため、接続不良が起こる可能性があった。このため、特許文献１、２に開示された技術では、突出部をなるべく小さくするようにしている。
しかし、特許文献１、２に開示された技術では、突出部を小さくするために非常に大きな手間がかかっていた。具体的には、特許文献１に開示された技術では、突出部を小さくするために、絶縁層に形成される開口部分の開口面積を非常に小さくする。ここで、絶縁層は、ＩＣチップの機能面を覆う層であり、開口部分は、ＩＣチップの電極パッド上に形成される。そして、バンプは、絶縁層の開口部分を介して電極パッドと接続される。特許文献１に開示された技術では、このような開口部分の開口面積を小さくすることで、突出部を小さくする。しかし、開口面積を小さくする工程は非常に手間がかかる。一方、特許文献２に開示された技術では、突出部を小さくするために、超音波を突出部に照射するという工程が別途必要になる。
さらに、本発明者が突出部を小さくする技術について検討したところ、単に突出部を小さくしただけでは、かえって接続抵抗の増大や信頼性の低下が起こりうることがわかった。さらに、近年、異方性導電接続部分の接続強度のさらなる向上が強く求められていた。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、電極端子同士の異方性導電接続部分の接続抵抗を減少し、信頼性を高めることができ、かつ、接続強度を高めることが可能な、新規かつ改良された異方性導電接続構造体を提供することにある。
上記課題を解決するために、本発明のある観点によれば、表面に突出部が形成された第１の電極端子と、第２の電極端子と、第１の電極端子と第２の電極端子とを導通する導電性粒子を含む異方性導電接着剤層と、を備え、導電性粒子の圧縮前粒子径に対する突出部の高さの比は、６０％未満であり、第１の電極端子の開口面積率は５５％以上であり、第２の電極端子の高さは６μｍ以上である、異方性導電接続構造体が提供される。
本観点によれば、突出部は、より多くの導電性粒子を突出部内の凹部に捕捉することができる。さらに、凹部内の導電性粒子は十分に圧縮される。したがって、接続抵抗が低減し、信頼性が向上する。さらに、第２の電極端子の間には十分な量の接着剤が流入するので、第１の電極端子と第２の電極端子とが強固に接着される。
ここで、第２の電極端子の硬度に対する第１の電極端子の硬度の比は１０％より大きくてもよい。
また、第１の電極端子の表面には、突出部に囲まれた凹部が形成され、第１の電極端子の凹部の短辺長さに対する導電性粒子の圧縮前粒子径の比は１０％未満であってもよい。
また、第１の電極端子の表面には、突出部に囲まれた凹部が形成され、第１の電極端子の凹部に存在する導電性粒子の平均占有面積率が２０％未満であってもよい。
また、突出部は、第１の電極端子の表面の外縁全周にわたって形成されていてもよい。
また、第１の電極端子は、第１の電子部品に形成されるバンプであってもよい。
以上説明したように本発明によれば、電極端子同士の異方性導電接続部分の接続抵抗を減少し、信頼性を高めることができ、かつ、接続強度を高めることが可能となる。
本実施形態に係る異方性導電接続構造体１０の概略構成を示す側断面図である。 同実施形態に係る第１の電極端子の表面構造を示す平面図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
＜１．異方性導電接続構造体の構成＞
まず、図１及び図２に基づいて、本実施形態に係る異方性導電接続構造体１０の構成について説明する。
異方性導電接続構造体１０は、第１の電子部品２０と、第１の電子部品２０上に形成された第１の電極端子２１と、第２の電子部品３０と、第２の電子部品３０上に形成された第２の電極端子３２と、接着剤層４０とを備える。
第１の電子部品２０は、例えば電子回路基板である。電子回路基板の種類は特に問われず、ＩＣチップ、各種のリジッド基板（例えば、ガラスエポキシ基板等）、フレキシブル基板などであってもよい。第１の電子部品２０は、例えばＩＣチップとなる。第１の電子部品２０がＩＣチップとなる場合、第１の電極端子２１はバンプとなる。バンプには、突出部２２が形成されやすい。
第１の電極端子２１は、第１の電子部品２０上に形成されている。また、第１の電極端子２１は、第１の電子部品２０を構成する電子回路と導通されている。第１の電極端子２１の表面（すなわち、第２の電子部品３０に対向する面）には、突出部２２が形成されている。第１の電子部品２０がＩＣチップとなる場合、第１の電極端子２１はバンプとなる。ただし、第１の電極端子２１は、突出部２２が形成されたものであればよい。したがって、第１の電極端子２１はバンプに限定されない。
第１の電極端子２１を構成する材料は、導電性を有するものであれば特に制限されない。第１の電極端子２１を構成する材料としては、例えば、アルミニウム、銀、ニッケル、銅、および金などの金属で構成されることが好ましい。
突出部２２は、第１の電極端子２１の表面に形成されている。図２に示すように、突出部２２は、第１の電極端子２１の表面の外縁全周にわたって形成されている。なお、第１の電極端子２１がバンプとなる場合、突出部２２は、第１の電極端子２１の表面の外縁全周にわたって形成されることが多い。もちろん、突出部２２の形状は図１に示されるものに限られないが、図２の形状であることが好ましい。この場合、突出部２２は、導電性粒子４２をより確実に捕捉することができる。
また、第１の電極端子２１の表面には、突出部２２によって囲まれる凹部２３（いわゆるディンプル）が形成されている。従来では、このような突出部２２及び凹部２３は、接続不良の原因となると考えられていたことから、なるべく小さくすることが好ましいと考えられていた。しかし、本実施形態では、突出部２２を積極的に活用する。具体的には、突出部２２によって導電性粒子４２を捕捉することで、導電性粒子４２を第１の電極端子２１及び第２の電極端子３２の間に保持することができる。ここで、導電性粒子４２は接着剤層４０に含まれるものである。これにより、本実施形態では、接続抵抗を減少し、かつ、信頼性を高めることができる。具体的には、初期抵抗を低減することができ、かつ、冷熱サイクル試験後の不良率を低減することができる。
第２の電子部品３０は、例えば電子回路基板である。電子回路基板の種類は特に問われず、ＩＣチップ、各種のリジッド基板（例えば、ガラスエポキシ基板等）、フレキシブル基板などであってもよい。第２の電子部品３０は、例えばフレキシブル基板となる。第２の電子部品３０がフレキシブル基板となる場合、第２の電極端子３２の高さＨ２は後述する要件を満たしやすい。フレキシブル基板の種類も特に制限されず、例えばポリイミド基板であってもよい。
第２の電極端子３１は、第２の電子部品３０上に形成されている。また、第２の電極端子３１は、第２の電子部品３０を構成する電子回路と導通されている。第２の電極端子３１を構成する材料は、導電性を有するものであれば特に制限されない。第２の電極端子３１を構成する材料としては、例えば、アルミニウム、銀、ニッケル、銅、および金などの金属が挙げられる。第２の電極端子３１を構成する金属は、各種金属によってめっきされていてもよい。
接着剤層４０は、異方性導電接着剤が硬化したものであり、硬化樹脂層４１と、導電性粒子４２とを備える。すなわち、接着剤層４０は、第１の電極端子２１と第２の電極端子３１とを異方性導電接続する。
異方性導電接着剤は、硬化性樹脂と、導電性粒子４２とを備える。硬化性樹脂は、重合性化合物、及び硬化開始剤を含む。重合性化合物は、硬化開始剤によって硬化する樹脂である。硬化した重合性化合物、すなわち硬化樹脂層４１は、接着剤層４０内で第１の電極端子２１と第２の電極端子３１とを接着するとともに、導電性粒子４２を接着剤層４０内に保持する。重合性化合物としては、例えばエポキシ重合性化合物、及びアクリル重合性化合物等が挙げられる。エポキシ重合性化合物は、分子内に１つまたは２つ以上のエポキシ基を有するモノマー、オリゴマー、またはプレポリマーである。エポキシ重合性化合物としては、各種ビスフェノール型エポキシ樹脂（ビスフェノールＡ型、Ｆ型等）、ノボラック型エポキシ樹脂、ゴムおよびウレタン等の各種変性エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、及びこれらのプレポリマー等が挙げられる。
アクリル重合性化合物は、分子内に１つまたは２つ以上のアクリル基を有するモノマー、オリゴマー、またはプレポリマーである。アクリル重合性化合物としては、例えば、メチルアクリレート、エチルアクリレート、イソプロピルアクリレート、イソブチルアクリレート、エポキシアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ジメチロールトリシクロデカンジアクリレート、テトラメチレングリコールテトラアクリレート、２−ヒドロキシ−１，３−ジアクリロキシプロパン、２，２−ビス［４−（アクリロキシメトキシ）フェニル］プロパン、２，２−ビス［４−（アクリロキシエトキシ）フェニル］プロパン、ジシクロペンテニルアクリレート、トリシクロデカニルアクリレート、トリス（アクリロキシエチル）イソシアネレート、およびウレタンアクリレート等が挙げられる。本実施形態では、上記で列挙した重合性化合物のうちいずれか１種を用いてもよく、２種以上を任意に組み合わせて用いてもよい。
硬化開始剤は、例えば、熱硬化開始剤である。熱硬化開始剤は、熱によって上記重合性化合物とともに硬化する材料である。熱硬化開始剤の種類も特に制限されない。熱硬化開始剤としては、例えば、エポキシ重合性化合物を硬化させる熱アニオンまたは熱カチオン硬化開始剤、アクリル重合性化合物を硬化させる熱ラジカル重合型硬化剤等が挙げられる。本実施形態では、重合性化合物によって適切な熱硬化開始剤を選択すればよい。なお、硬化開始剤の他の例としては、光硬化開始剤が挙げられる。光硬化開始剤としては、例えば、エポキシ重合性化合物を硬化させる光アニオンまたは光カチオン硬化開始剤、アクリル重合性化合物を硬化させる光ラジカル重合型硬化剤等が挙げられる。本実施形態では、重合性化合物によって適切な光硬化開始剤を選択すればよい。
また、異方性導電接着剤には、上記の成分の他、膜形成樹脂、各種添加剤等を含めてもよい。膜形成樹脂は、異方性導電接着剤を取り扱い易くさせるためにフィルム形状としたい場合に異方性導電接着剤に添加される。膜形成樹脂としては、例えば、エポキシ樹脂、フェノキシ樹脂、ポリエステルウレタン樹脂、ポリエステル樹脂、ポリウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ブチラール樹脂などの種々の樹脂を用いることができる。また、本実施形態では、これらの膜形成樹脂のうちいずれか１種だけを使用することもできるし、２種以上を任意に組み合わせて使用することもできる。なお、膜形成樹脂は、膜形成性および接着信頼性を良好にするという観点からは、フェノキシ樹脂であることが好ましい。なお、異方性導電接着剤をフィルム形状とした場合、フィルム（すなわち、異方性導電フィルム）の厚さは特に制限されない。ただし、フィルムが厚くなりすぎると不要な樹脂の量が多くなりすぎ流動性などに問題が生じる。そのため１００μｍ以下が好ましく、４０μｍ以下がより好ましい。薄くなりすぎると取り扱いが困難になるため、５μｍ以上が好ましく、１２μｍ以上がより好ましい。
異方性導電接着剤に添加可能な添加剤としては、シランカップリング剤、無機フィラー、着色剤、酸化防止剤、および防錆剤等が挙げられる。シランカップリング剤の種類は特に制限されない。シランカップリング剤としては、例えば、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系のシランカップリング剤等が挙げられる。異方性導電接着剤にこれらのシランカップリング剤が添加された場合、基材の材質によっては接着性を向上させることができる。
また、無機フィラーは、異方性導電接着剤の流動性及び膜強度、特に後述する最低溶融粘度を調整するための添加剤である。無機フィラーの種類も特に制限されない。無機フィラーとしては、例えば、シリカ、タルク、酸化チタン、炭酸カルシウム、酸化マグネシウム等が挙げられる。
導電性粒子４２は、接着剤層４０内で第１の電極端子２１と第２の電極端子３１とを異方性導電接続する材料である。具体的には、接着剤層４０内で第１の電極端子２１と第２の電極端子３１とで挟持された導電性粒子４２は、第１の電極端子２１と第２の電極端子３１とを導通させる。一方、他の導電性粒子４２（例えば、第１の電極端子２１同士の隙間に入り込んだ導電性粒子４２、第２の電極端子３１同士の隙間に入り込んだ導電性粒子４２等）は、いずれの端子間も導通させない（すなわち、第１の電極端子２１間で導電性粒子４２が連なる形でのショート、第２の電極端子３１間で導電性粒子４２が連なる形でのショートなどを生じさせない）。
したがって、導電性粒子４２は、接着剤層４０内で第１の電極端子２１同士及び第２の電極端子３１同士の絶縁性を維持しつつ、第１の電極端子２１と第２の電極端子３１とを導通させることができる。すなわち、導電性粒子４２は、接着剤層４０内で第１の電極端子２１と第２の電極端子３１に挟待されることでこれらを導通し、異方性導電接続する。導電性粒子４２はショートしない程度に異方性導電フィルム内に分散していてもよく、異方性導電フィルム内に個々に独立するように配置されていてもよい。この配置は、各電極端子のサイズや電極端子の配列方向における距離などによって適宜設定されるが、規則的であってもよい。また、導電性粒子４２は、後述する要件を満たす。なお、導電性粒子４２の圧縮前粒子径は、後述する要件が満たされるのであれば特に制限されないが、一例として１〜１０μｍである。
＜２．異方性導電接続構造体が満たすべき要件＞
次に、異方性導電接続構造体１０が満たすべき要件について説明する。異方性導電接続構造体１０が以下の要件を満たす場合に、突出部２２が導電性粒子４２を捕捉することができる。この結果、接続抵抗を低減することができ、信頼性が向上する。さらに、接着剤層４０は、第１の電極端子２１と第２の電極端子３１とを強固に接着することができる。なお、異方性導電接続構造体１０は、少なくとも要件１〜３を満たす必要がある。異方性導電接続構造体１０は、さらに要件４以降を満たすことが好ましい。なお、以下の要件を満たすか否かを評価するに際して、各電極の構造等は、ＳＥＭ（走査型電子顕微鏡）等によって観察可能である。例えば、突出部２２の高さＨ１は、第１の電極端子２１をＳＥＭで観察することで測定可能である。また、以下のパラメータは、複数の異方性導電接続構造体１０について測定された測定値の算術平均値であってもよいし、いずれかの値を代表値として使用してもよい。
（２−１．要件１）
導電性粒子４２の圧縮前粒子径に対する突出部２２の高さＨ１の比（以下、「突出部高さ／粒子径比」とも称する」は、６０％未満である。ここで、圧縮前粒子径は、導電性粒子４２を圧縮する前の粒子径である。突出部高さ／粒子径比が６０％以上となる場合には、突出部２２が導電性粒子４２の圧縮を阻害してしまう。すなわち、凹部２３内に捕捉された導電性粒子４２は、十分に圧縮されない。この結果、接続抵抗が増大し、信頼性が悪化する。突出部高さ／粒子径比が６０％未満となる場合、突出部２２は、導電性粒子４２を凹部２３内に捕捉することができる。さらに、導電性粒子４２は、十分に圧縮される。突出部高さ／粒子径比は、５０％未満であることが好ましい。
なお、突出部高さ／粒子径比の下限値は特に制限されないが、あまりに小さすぎると突出部２２が導電性粒子４２を十分に捕捉できない可能性がある。このため、突出部高さ／粒子径比は、３０％以上であることが好ましく、４０％以上であることがより好ましく、４２％以上であることが更に好ましい。
（２−２．要件２）
第１の電極端子２１の開口面積率は５５％以上である。ここで、開口面積率は、第１の電極端子２１の表面の全面積に対する凹部２３の開口面の面積比である。開口面積率が５５％未満となる場合、凹部２３内に十分な数の導電性粒子４２を捕捉することができない。開口面積率は、７０％以上であることが好ましい。開口面積率の上限値は特に制限されないが、開口面積率が大きすぎると突出部２２の剛性が低くなる可能性がある。このため、開口面積率は９０％以下であることが好ましい。
（２−３．要件３）
第２の電極端子３１の高さＨ２は６μｍ以上である。これにより、第２の電極端子３１間にも十分な量の接着剤が流入するので、第１の電極端子２１と第２の電極端子３１とが強固に接着される。さらに、第１の電極端子２１の突出部２２が仮に第２の電極端子３１に接触したとしても、第１の電極端子２１の下方には、十分な量の硬化樹脂層４１が存在する。したがって、突出部２２、ひいては第１の電極端子２１は硬化樹脂層４１によって十分に保護される。この結果、接続抵抗が低減し、信頼性が向上する。高さＨ２の上限値は特に制限されないが、３５μｍ以下が好ましい。
（２−５．要件４）
第２の電極端子３１の硬度に対する第１の電極端子２１の硬度の比（以下、「電極端子の硬度比」とも称する）は１０％より大きいことが好ましい。第１の電極端子２１が第２の電極端子３１よりも柔らかすぎる場合、圧縮時（すなわち、異方性導電接続時）に、第１の電極端子２１が大きく変形するからである。変形量が大きい場合、第１の電極端子２１同士が接触し、ショートする可能性がある。なお、各電極端子の硬度は、例えばピッカース硬度である。電極端子の硬度比は、１５％より大きいことがさらに好ましく、３０％より大きいことがさらに好ましい。電極端子の硬度比の上限値は特に制限されないが、１程度（すなわち、両者の硬度がほぼ一致）であってもよい。
（２−６．要件５）
凹部２３の短辺長さに対する導電性粒子４２の圧縮前粒子径の比（以下、「粒子径／開口短辺長さ比」とも称する）は、１０％未満であることが好ましい。ここで、凹部２３の短辺長さは、凹部２３の平面視形状（例えば図２に示す形状）の短辺長さである。粒子径／開口短辺長さ比が１０％未満となる場合、より多くの導電性粒子４２を凹部２３内に捕捉することができる。粒子径／開口短辺長さ比は、９％未満であることがさらに好ましく、８．５％未満であることが更に好ましい。なお、粒子径／開口短辺長さ比の下限値は、要件１によって定まる。すなわち、粒子径／開口短辺長さ比が小さすぎると、導電性粒子４２の粒子径が小さくなりすぎて、要件１が満たされなくなる。
（２−７．要件６）
また、凹部２３内に存在する導電性粒子４２の平均占有面積率が２０％未満であることが好ましい。平均占有面積率の下限は、圧縮された導電性粒子１個分以上の占有面積率であることが好ましく、圧縮された導電性粒子２個分以上の占有面積率であることがより好ましく、圧縮された導電性粒子３個分以上の占有面積率であることが更により好ましい。ここで、各導電性粒子４２の占有面積は、圧縮された導電性粒子４２を水平面に投影したときに得られる面積である。また、平均占有面積率は、以下の工程で測定可能である。すなわち、異方性導電接続構造体１０から第１の電極端子２１を引き剥がすか、あるいは、接続部分まで異方性導電接続構造体１０を研磨することで、第１の電極端子２１と第２の電極端子３１との接続部分を露出させる。ついで、露出された接続部分を５０個選択する。ついで、各接続部分を面視野で観察し、各接続部分における導電性粒子４２の占有面積を測定する。なお、観察はＳＥＭ（走査型電子顕微鏡）等で行えば良い。そして、各接続部分の凹部２３内に存在する全ての導電性粒子４２の占有面積を測定し、これらの総面積を凹部２３の開口面の面積で除算する。これにより、各接続部分における占有面積率を測定する。そして、これらの占有面積率を算術平均することで、平均占有面積率を測定する。平均占有面積率が上述した範囲内となる場合に、凹部２３内に十分な量の導電性粒子４２が捕捉されていることになる。
導電性粒子４２は反発が大きすぎる場合に、信頼性などに影響を及ぼす恐れがある。そのため、異方性導電接続構造体は、上述した要件に加え、さらに以下の要件を満たすことが好ましい。すなわち、導電性粒子４２の３０％変形時の圧縮硬さ（Ｋ値）は６０００Ｎ／ｍｍ２未満であることが好ましく、５５００Ｎ／ｍｍ２以下であることがより好ましい。ここで、３０％変形時の圧縮硬さ（Ｋ値）は、導電性粒子４２の圧縮強度の指標となるパラメータの一種である。３０％変形時の圧縮硬さ（Ｋ値）は、以下の工程で算出される。すなわち、導電性粒子４２の粒子径（直径）が元の粒子径に比べて３０％短くなるまで、導電性粒子４２を一方向に圧縮する。そして、このときの荷重、変位量、及び圧縮前の導電性粒子４２の半径と、以下の数式（１）とに基づいて、３０％変形時の圧縮硬さ（Ｋ値）を算出する。数式（１）によれば、Ｋ値が小さいほど導電性粒子４２は柔らかい粒子となる。
Ｋ＝（３／√２）Ｆ・Ｓ−８／２・Ｒ−１／２ （１）
数式（１）中、Ｆは、導電性粒子４２の３０％圧縮変形時における荷重であり、Ｓは圧縮による導電性粒子４２の変位量（ｍｍ）であり、Ｒは導電性粒子４２の圧縮前の半径（ｍｍ）である。
以上により、本実施形態によれば、突出部２２の高さＨ１等が所定の要件を満たすので、突出部２２を活かして異方性導電接続構造体１０の品質を高めることができる。具体的には、突出部２２は、より多くの導電性粒子４２を突出部２２内の凹部２３に捕捉することができる。さらに、凹部２３内の導電性粒子は十分に圧縮される。したがって、接続抵抗が低減し、信頼性が向上する。さらに、第２の電極端子３１の高さＨ２が所定範囲内の値となっているので、第２の電極端子３１の間には十分な量の接着剤が流入する。したがって、第１の電極端子と第２の電極端子とが強固に接着される。さらに、本実施形態は、ＡＣＦの圧着ラインさえあれば適用可能である。したがって、本実施形態を容易に導入することが可能となる。
＜１．実施例１＞
（１−１．第１の電子部品の準備）
第１の電子部品２０として、ＩＣチップを準備した。このＩＣチップには、第１の電極端子２１として複数のバンプが形成されていた。第１の電極端子２１には、高さＨ１＝１．５μｍの突出部２２が形成されていた。また、バンプサイズ（すなわち、第１の電極端子２１の平面形状）は、５０μｍ×５０μｍの正方形状であった。また、開口面積率は７３．９６％であった。したがって、要件２は満たされていた。また、第１の電極端子２１のピッカース硬度は５０Ｈｖであった。
（１−２．第２の電子部品の準備）
第２の電子部品３０として、フレキシブル基板を準備した。具体的には、厚さ２５μｍのポリイミド基板（新日鐵化学社製ＣＳ１２−２５−００ＣＥ）にＣｕエッチング後、Ｎｉ／Ａｕめっきを施すことで、第２の電極端子３１を形成した。以上の工程により、フレキシブル基板を作製した。Ｎｉ／Ａｕめっきは電解めっき法により行った。第２の電極端子３１の高さＨ１は１２μｍであった。したがって、要件３は満たされていた。また、第２の電極端子３１の幅は５０μｍであった。したがって、第１の電極端子２１と第２の電極端子３１との有効接続面積は１８４９μｍ２であった。ここで、有効接続面積は、第１の電極端子２１の開口面積に対して第２の電極端子３１が占める面積を意味する。
また、第２の電極端子３１のピッカース硬度は１５０Ｈｖであった。したがって、電極端子の硬度比は３３．３％であった。したがって、要件４は満たされていた。
（１−３．異方性導電フィルム（ＡＣＦ）の準備）
フェノキシ樹脂（品名：ＹＰ５０、新日鐵化学社製）３６質量部、エポキシ硬化剤（品名：ＨＰ３９４１ＨＰ、旭化成ケミカルズ社製）３６質量部、エポキシモノマー（品名：ＨＰ４０３２Ｄ、ＤＩＣ社製）５質量部、ゴム変性エポキシ樹脂（品名：ＸＥＲ−９１、ＪＳＲ社製）１５質量部、ゴム成分（品名：ＳＧ８０Ｈ、長瀬ケムテックス社製）７質量部、カップリング剤（品名：Ａ−１８７、モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社）、導電性粒子４２（日本化学株式会社製）を混合することで、接着剤組成物を作製した。ここで、導電性粒子４２は、個数密度が３，５００，０００個／ｍｍ３となるように接着剤組成物に配合した。そして、別途用意した厚さ３８μｍの剥離処理ＰＥＴフィルムに接着剤組成物をバーコータにより塗工、乾燥することで、厚さ４０μｍの異方性導電フィルムを得た。
導電性粒子４２の圧縮前粒子径は３．５μｍであり、Ｎｉ／Ａｕめっきが施されていた。したがって、突出部高さ／粒子径比は、４２．８５％であった。したがって、要件１は満たされていた。また、粒子径／開口短辺長さ比は、８．１４％であった。したがって、要件５は満たされていた。以上により、実施例１は、要件１〜５を満たしていることが確認できた。また、導電性粒子４２の３０％変形時の圧縮硬さは５５００Ｎ／ｍｍ２であった。３０％変形時の圧縮硬さは、島津製作所製微小圧縮試験機により測定した。なお、以下の各実施例、比較例で使用した導電性粒子４２は、いずれも３０％変形時の圧縮硬さが５５００Ｎ／ｍｍ２であった。
（１−４．異方性導電接続構造体の作製）
第１の電子部品２０、異方性導電フィルム、及び第２の電子部品３０を順次積層した。ここで、第１の電極端子２１と第２の電極端子３１との位置が揃うように第１の電子部品２０及び第２の電子部品３０の位置合わせを行った。ついで、第２の電子部品３０上に緩衝材等を介してヒートツールを押し当てた。ついで、ヒートツールを用いて第１の電極端子２１と第２の電極端子３１とを熱圧着した。以上の工程により、異方性導電接続構造体１０を作製した。ここで、熱圧着の条件は、２００℃−１０ｓｅｃ−１００ＭＰａとした。すなわち、ヒートツールの温度が圧着開始から１０秒間で２００℃になるようにヒートツールを昇温しつつ、１００ＭＰａの圧力で第１の電極端子２１と第２の電極端子３１とを１０秒間熱圧着した。異方性導電接続構造体１０は、後述する評価のために複数個作製した。異方性導電接続構造体１０の構成を表１にまとめて示す。
（１−５．初期抵抗）
１−４．で作製した異方性導電接続構造体１０の接続抵抗をデジタルマルチメーター（商品名：デジタルマルチメーター７５６１、横河電機社製）を用いて測定した。結果を表１にまとめて示す。なお、複数の接続部分での初期抵抗を測定した。表１には、測定値の範囲を示す。
（１−６．信頼性評価）
１−４．で作製した異方性導電接続構造体１０の冷熱サイクル試験を行うことで、信頼性を評価した。冷熱サイクル試験では、異方性導電接続構造体１０を−４０℃及び１００℃の雰囲気に各３０分間曝し、これを１サイクルとする冷熱サイクルを５００サイクル行った。ついで、異方性導電接続構造体１０の接続部分を４００箇所抽出し、これらのうち不良（１００ｍΩ以上の抵抗を示すチャンネル）があった箇所の数をカウントした。結果を表１にまとめて示す。
（１−７．占有面積率等の測定）
異方性導電接続構造体１０から第１の電極端子２１を引き剥がすことで、接続部分を露出させた。ついで、接続部分をＳＥＭで観察し、凹部２３内に存在する導電性粒子４２の数（すなわち、捕捉粒子数）、及び導電性粒子４２の平均占有面積率を測定した。平均占有面積率の測定は上述した方法により行った。すなわち、測定対象となる５０個の接続部分を面視野で観察し、粒子が占有している面積、すなわち占有面積を測定した。そして、この占有面積に基づいて、占有面積率を算出した。また、導電性粒子４２の捕捉粒子数は、５０個の接続部分について測定された粒子数の算術平均値とした。結果を表１にまとめて示す。
＜２．実施例２＞
実施例２では、第１の電極端子２１のピッカース硬度を９０Ｈｖとした他は実施例１と同様の処理を行った。実施例２では、電極端子の硬度比は６０％となった。したがって、実施例２でも要件４は満たされていた。異方性導電接続構造体１０の構成及び評価結果を表１にまとめて示す。
＜３．実施例３＞
実施例３では、第１の電極端子２１のピッカース硬度を２０Ｈｖとした他は実施例１と同様の処理を行った。実施例３では、電極端子の硬度比は１３．３％となった。したがって、実施例３でも要件４は満たされていた。ただし、硬度比が３０％以下となったので、第１の電極端子２１の若干の変形が確認された。異方性導電接続構造体１０の構成及び評価結果を表１にまとめて示す。
＜４．実施例４＞
実施例４では、第２の電極端子３１のピッカース硬度を５００Ｈｖとした他は実施例１と同様の処理を行った。具体的には、第２の電極端子３１のめっきを無電解めっきで行うことで、上記ピッカース硬度を得た。実施例４では、電極端子の硬度比は１０％となった。したがって、実施例４では要件４は満たされていなかった。このため、圧着後に第１の電極端子２１が大きく変形した。しかし、第１の電極端子２１のピッチを広めにしていたため、ショートは発生しなかった。異方性導電接続構造体１０の構成及び評価結果を表１にまとめて示す。
＜５．実施例５＞
実施例５では、第２の電極端子３１の幅を４０μｍとした他は実施例１と同様の処理を行った。異方性導電接続構造体１０の構成及び評価結果を表１にまとめて示す。
＜６．実施例６＞
実施例６では、導電性粒子４２の粒径を３．０μｍとした他は実施例１と同様の処理を行った。異方性導電接続構造体１０の構成及び評価結果を表１にまとめて示す。
＜７．実施例７＞
第２の電極端子３１の幅を３０μｍとした他は実施例１と同様の処理を行った。異方性導電接続構造体１０の構成及び評価結果を表１にまとめて示す。
＜８．実施例８＞
第２の電極端子３１の幅を２０μｍとした他は実施例１と同様の処理を行った。異方性導電接続構造体１０の構成及び評価結果を表１にまとめて示す。
＜９．実施例９＞
第２の電極端子３１の高さＨ２を６μｍとした他は実施例１と同様の処理を行った。異方性導電接続構造体１０の構成及び評価結果を表１にまとめて示す。
＜１０．比較例１＞
導電性粒子４２の圧縮前粒子径を２．５μｍとした他は実施例１と同様の処理を行った。したがって、突出部高さ／粒子径比は６０％となるので、要件１が満たされなかった。異方性導電接続構造体１０の構成及び評価結果を表２にまとめて示す。
＜１１．比較例２＞
第１の電極端子２１の開口面積率を５１．８４％とした他は、実施例１と同様の処理を行った。したがって、比較例２では、要件２が満たされなかった。異方性導電接続構造体１０の構成及び評価結果を表２にまとめて示す。
＜１２．比較例３＞
突出部２２の高さＨ１を３．０μｍとした他は実施例１と同様の処理を行った。したがって、比較例３では、突出部高さ／粒子径比は８５．７１％となるので、要件１が満たされなかった。異方性導電接続構造体１０の構成及び評価結果を表２にまとめて示す。
＜１３．比較例４＞
第１の電極端子２１から突出部２２を研磨により除去し、第２の電極端子３１の幅を２０μｍとした他は実施例１と同様の処理を行った。したがって、比較例４では、少なくとも要件１が満たされなかった。異方性導電接続構造体１０の構成及び評価結果を表２にまとめて示す。
＜１４．比較例５＞
第２の電子部品３０をガラス基板とした他は、実施例１と同様の処理を行った。このガラス基板上には、ＩＴＯからなる第２の電極端子３１が形成されており、第２の電極端子３１の高さＨ２は１μｍ以下であった。したがって、比較例５では、要件３が満たされなかった。異方性導電接続構造体１０の構成及び評価結果を表２にまとめて示す。
＜１５．参考例１＞
第１の電極端子２１から突出部２２を研磨により除去し、第２の電極端子３１の幅を４０μｍとした他は実施例１と同様の処理を行った。したがって、参考例１では、少なくとも要件１が満たされなかった。異方性導電接続構造体１０の構成及び評価結果を表２にまとめて示す。
＜１６．参考例２＞
第１の電極端子２１から突出部２２を研磨により除去し、第２の電極端子３１の幅を３０μｍとした他は実施例１と同様の処理を行った。したがって、参考例１では、少なくとも要件１が満たされなかった。異方性導電接続構造体１０の構成及び評価結果を表２にまとめて示す。
Figure 2017183664
Figure 2017183664
実施例１〜３、５〜９は、要件１〜６をすべて満たすので、初期抵抗、不良率、及びピール強度に関していずれも良好な結果が得られた。これらの実施例では、突出部２２により十分な数の導電性粒子４２を凹部２３内に捕捉することができた。さらに、これらの導電性粒子４２を十分に圧縮することができた。このため、良好な結果が得られたと推定される。
ただし、実施例３では、第１の電極端子２１に若干の変形が観察された。実施例３では、電極端子の硬度比が３０％以下となっている。すなわち、実施例３では、要件４は満たされるが、３０％以下の値となっている。また、実施例４でも良好な結果が得られたが、第１の電極端子２１の変形がさらに大きくなった。実施例４では、電極端子の硬度比が１０％以下となっている。したがって、要件４が満たされない。したがって、電極端子の変形を抑制するという観点からは、要件４が満たされることが好ましいことがわかった。
一方、比較例１〜５では、特に信頼性の評価が悪くなった。比較例１〜５では、要件１〜３のいずれかが満たされないため、このような結果が得られたと推定される。参考例１、２では、突出部２２が形成されなかった。このため、捕捉粒子数が実施例に対して少なかった。しかし、実施例とほぼ遜色ない評価結果が得られた。その一方で、同じく突出部２２が形成されていない比較例４では、評価結果が悪くなった。この理由として、参考例１、２では、有効接続面積が大きかったことが挙げられる。しかし、参考例１、２では、突出部２２を除去する作業が別途必要になるので、異方性導電接続に手間がかかってしまう。したがって、実施例１〜９の方が好ましいと言える。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１０ 異方性導電接続構造体
２０ 第１の電子部品
２１ 第１の電極端子
２２ 突出部
２３ 凹部
３０ 第２の電子部品
３１ 第２の電極端子
４０ 接着剤層
４１ 硬化樹脂層
４２ 導電性粒子

Claims (6)

  1. 表面に突出部が形成された第１の電極端子と、
    第２の電極端子と、
    前記第１の電極端子と前記第２の電極端子とを導通する導電性粒子を含む異方性導電接着剤層と、を備え、
    前記導電性粒子の圧縮前粒子径に対する前記前記突出部の高さの比は、６０％未満であり、
    前記第１の電極端子の開口面積率は５５％以上であり、
    前記第２の電極端子の高さは６μｍ以上である、
    異方性導電接続構造体。
  2. 前記第２の電極端子の硬度に対する前記第１の電極端子の硬度の比は１０％より大きい、請求項１記載の異方性導電接続構造体。
  3. 前記第１の電極端子の表面には、前記突出部に囲まれた凹部が形成され、
    前記第１の電極端子の凹部の短辺長さに対する前記導電性粒子の圧縮前粒子径の比は１０％未満である、請求項１または２記載の異方性導電接続構造体。
  4. 前記第１の電極端子の表面には、前記突出部に囲まれた凹部が形成され、
    前記第１の電極端子の凹部に存在する前記導電性粒子の平均占有面積率が２０％未満である、請求項１〜３のいずれか１項に記載の異方性導電接続構造体。
  5. 前記突出部は、前記第１の電極端子の表面の外縁全周にわたって形成されている、請求項１〜４のいずれか１項に記載の異方性導電接続構造体。
  6. 前記第１の電極端子は、第１の電子部品に形成されるバンプである、請求項１〜５の何れか１項に記載の異方性導電接続構造体。
JP2016073087A 2016-03-31 2016-03-31 異方性導電接続構造体 Active JP6945276B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016073087A JP6945276B2 (ja) 2016-03-31 2016-03-31 異方性導電接続構造体
PCT/JP2017/012408 WO2017170412A1 (ja) 2016-03-31 2017-03-27 異方性導電接続構造体
KR1020187013065A KR102081570B1 (ko) 2016-03-31 2017-03-27 이방성 도전 접속 구조체
US16/077,785 US10602619B2 (en) 2016-03-31 2017-03-27 Anisotropic conductive connection structure body
CN201780017937.1A CN108780763B (zh) 2016-03-31 2017-03-27 各向异性导电连接构造体
TW106110549A TWI759290B (zh) 2016-03-31 2017-03-29 異向性導電連接結構體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016073087A JP6945276B2 (ja) 2016-03-31 2016-03-31 異方性導電接続構造体

Publications (3)

Publication Number Publication Date
JP2017183664A true JP2017183664A (ja) 2017-10-05
JP2017183664A5 JP2017183664A5 (ja) 2019-04-25
JP6945276B2 JP6945276B2 (ja) 2021-10-06

Family

ID=59964518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016073087A Active JP6945276B2 (ja) 2016-03-31 2016-03-31 異方性導電接続構造体

Country Status (6)

Country Link
US (1) US10602619B2 (ja)
JP (1) JP6945276B2 (ja)
KR (1) KR102081570B1 (ja)
CN (1) CN108780763B (ja)
TW (1) TWI759290B (ja)
WO (1) WO2017170412A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047909A (ja) * 2018-09-14 2020-03-26 ▲き▼邦科技股▲分▼有限公司 チップパッケージ及びチップ
EP4037090A1 (en) 2021-02-01 2022-08-03 Prime Planet Energy & Solutions, Inc. Electrode terminal and secondary battery provided with said electrode terminal

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6945276B2 (ja) * 2016-03-31 2021-10-06 デクセリアルズ株式会社 異方性導電接続構造体
CN108987439A (zh) * 2018-06-21 2018-12-11 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN111179750A (zh) * 2019-12-12 2020-05-19 武汉华星光电技术有限公司 显示面板的结构和其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186411A (ja) * 2002-12-03 2004-07-02 Renesas Technology Corp 半導体装置およびその製造方法
JP2012049398A (ja) * 2010-08-27 2012-03-08 Fujifilm Corp 導電接合構造、実装構造体及び導電接合方法
JP2015028920A (ja) * 2013-06-26 2015-02-12 積水化学工業株式会社 接続構造体
JP2015146379A (ja) * 2014-02-03 2015-08-13 デクセリアルズ株式会社 接続体
JP2016029698A (ja) * 2014-07-22 2016-03-03 デクセリアルズ株式会社 接続体、及び接続体の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699951B2 (ja) * 1995-09-28 1998-01-19 日本電気株式会社 電子部品の接続構造及び製造方法
JPH1131698A (ja) 1997-07-14 1999-02-02 Texas Instr Japan Ltd 半導体装置、その製造方法及び実装構造
US5965064A (en) * 1997-10-28 1999-10-12 Sony Chemicals Corporation Anisotropically electroconductive adhesive and adhesive film
JP3624729B2 (ja) * 1998-04-06 2005-03-02 セイコーエプソン株式会社 Ｉｃチップ、ｉｃ構造体、液晶装置及び電子機器
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP2001028280A (ja) * 1999-07-13 2001-01-30 Three Bond Co Ltd 回路接続部材
US6451875B1 (en) * 1999-10-12 2002-09-17 Sony Chemicals Corporation Connecting material for anisotropically electroconductive connection
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
JP4115832B2 (ja) * 2002-12-27 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 半導体素子及び液晶表示パネル
JP2005093978A (ja) 2003-08-12 2005-04-07 Seiko Instruments Inc 半導体装置の製造方法
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
CN100495677C (zh) * 2005-03-29 2009-06-03 松下电器产业株式会社 倒装芯片封装方法及其焊锡点形成方法
KR20100009540A (ko) * 2007-05-15 2010-01-27 히다치 가세고교 가부시끼가이샤 회로 접속 재료 및 회로 부재의 접속 구조
KR20100009539A (ko) * 2007-10-02 2010-01-27 히다치 가세고교 가부시끼가이샤 회로 접속 재료 및 회로 단자의 접속 구조
JP2008047943A (ja) * 2007-11-01 2008-02-28 Renesas Technology Corp 半導体装置
US20090278213A1 (en) * 2008-05-08 2009-11-12 International Business Machines Corporation Electrode arrays and methods of fabricating the same using printing plates to arrange particles in an array
US8450753B2 (en) * 2008-09-29 2013-05-28 Sharp Kabushiki Kaisha Board module and method of manufacturing same
WO2010061428A1 (ja) * 2008-11-28 2010-06-03 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法
JP6057521B2 (ja) * 2012-03-05 2017-01-11 デクセリアルズ株式会社 異方性導電材料を用いた接続方法及び異方性導電接合体
KR102259384B1 (ko) * 2012-08-24 2021-06-02 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름의 제조 방법 및 이방성 도전 필름
JP6321910B2 (ja) * 2013-03-26 2018-05-09 日東電工株式会社 封止シート、半導体装置の製造方法及び封止シート付き基板
KR101628440B1 (ko) * 2013-10-31 2016-06-08 제일모직주식회사 이방성 도전 필름 및 이를 이용한 반도체 장치
WO2015151874A1 (ja) * 2014-03-31 2015-10-08 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
KR101900175B1 (ko) * 2014-06-02 2018-09-18 후지필름 가부시키가이샤 산화물 입자 및 그 제조 방법, 산화물 입자 분산액, 산화물 입자 박막의 형성 방법, 박막 트랜지스터, 그리고 전자 소자
JP6750197B2 (ja) * 2015-07-13 2020-09-02 デクセリアルズ株式会社 異方性導電フィルム及び接続構造体
JP6945276B2 (ja) * 2016-03-31 2021-10-06 デクセリアルズ株式会社 異方性導電接続構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186411A (ja) * 2002-12-03 2004-07-02 Renesas Technology Corp 半導体装置およびその製造方法
JP2012049398A (ja) * 2010-08-27 2012-03-08 Fujifilm Corp 導電接合構造、実装構造体及び導電接合方法
JP2015028920A (ja) * 2013-06-26 2015-02-12 積水化学工業株式会社 接続構造体
JP2015146379A (ja) * 2014-02-03 2015-08-13 デクセリアルズ株式会社 接続体
JP2016029698A (ja) * 2014-07-22 2016-03-03 デクセリアルズ株式会社 接続体、及び接続体の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047909A (ja) * 2018-09-14 2020-03-26 ▲き▼邦科技股▲分▼有限公司 チップパッケージ及びチップ
US10797213B2 (en) 2018-09-14 2020-10-06 Chipbond Technology Corporation Chip package and chip thereof
EP4037090A1 (en) 2021-02-01 2022-08-03 Prime Planet Energy & Solutions, Inc. Electrode terminal and secondary battery provided with said electrode terminal
KR20220111195A (ko) 2021-02-01 2022-08-09 프라임 플래닛 에너지 앤드 솔루션즈 가부시키가이샤 전극 단자 및 해당 전극 단자를 구비한 이차 전지
EP4220849A1 (en) 2021-02-01 2023-08-02 Prime Planet Energy & Solutions, Inc. Electrode terminal, secondary battery provided with said electrode terminal and method for manufacturing an electrode terminal

Also Published As

Publication number Publication date
US10602619B2 (en) 2020-03-24
KR102081570B1 (ko) 2020-02-26
CN108780763A (zh) 2018-11-09
CN108780763B (zh) 2022-12-06
JP6945276B2 (ja) 2021-10-06
TW201804583A (zh) 2018-02-01
WO2017170412A1 (ja) 2017-10-05
KR20180066178A (ko) 2018-06-18
US20190053383A1 (en) 2019-02-14
TWI759290B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
WO2017170412A1 (ja) 異方性導電接続構造体
KR102064584B1 (ko) 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
JP5690648B2 (ja) 異方性導電フィルム、接続方法及び接続構造体
JP6209313B2 (ja) 異方性導電フィルム、接続構造体、接続構造体の製造方法及び接続方法
WO2017195517A1 (ja) 半導体装置の製造方法
KR101842855B1 (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
JP5622137B2 (ja) 電気的接続体及びその製造方法
US9105754B2 (en) Adhesive film, method of manufacturing semiconductor device, and semiconductor device
JP5654289B2 (ja) 実装体の製造方法及び実装体並びに異方性導電膜
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2010251336A (ja) 異方性導電フィルム及びこれを用いた接続構造体の製造方法
JP6505423B2 (ja) 実装体の製造方法、及び異方性導電フィルム
JP7176532B2 (ja) 半導体装置、半導体装置の製造方法及び接着剤
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP5608504B2 (ja) 接続方法及び接続構造体
KR20190142333A (ko) 반도체 장치 및 그 제조 방법
JP2011211245A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
Ayalasomayajula et al. Electrically Conductive Adhesives in Microelectronics Packaging
JP2022078574A (ja) 半導体装置の製造方法及びこれに用いられる接着剤
JP2022043572A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190329

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210615

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210615

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210625

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210914

R150 Certificate of patent or registration of utility model

Ref document number: 6945276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150