JP2017183453A

JP2017183453A - ＳｉＧｅフォトダイオード

Info

Publication number: JP2017183453A
Application number: JP2016067342A
Authority: JP
Inventors: 藤方　潤一; Junichi Fujikata; 潤一藤方
Original assignee: Photonics Electronics Technology Research Association
Current assignee: Photonics Electronics Technology Research Association
Priority date: 2016-03-30
Filing date: 2016-03-30
Publication date: 2017-10-05
Anticipated expiration: 2036-03-30
Also published as: JP6811544B2

Abstract

【課題】素子の厚さが薄く、光電気特性にも優れたＳｉＧｅフォトダイオードを提供する。
【解決手段】ＳｉＧｅフォトダイオード１００は、ｐ型領域１０４、ｉ型領域１０５、及びｎ型領域１０６が基板１０１面と平行に配置されてなるｐｉｎ構造を有する第１半導体層１０２と、第１半導体層１０２のｐｉｎ構造上に形成されたｉ型のＳｉＧｅ層よりなる第２半導体層１０３と、を備え、ｉ型領域１０５の幅ｗが第２半導体層１０３の厚さｔよりも小さい。
【選択図】図１

Description

本発明は、光吸収層としてシリコンゲルマニウム（ＳｉＧｅ）を用いたＳｉＧｅフォトダイオードに関する。

従来、基板上にｐ型半導体層、ｉ型半導体層、及びｎ型半導体層が基板面に対して垂直方向に積層して構成された縦型ｐｉｎ構造の受光器が知られている（例えば、特許文献１を参照）。このような縦型ｐｉｎ受光器では、高い光受信感度と広帯域な周波数特性を実現するために、光吸収層であるｉ型半導体層を比較的厚い膜厚（例えば１μｍ程度以上）で形成する必要がある。

特開２０１５−１４４１６３号公報

しかしながら、半導体製造プロセスの容易性の観点から、光吸収層の膜厚を薄くすることが望まれる場合がある。例えば、様々な光機能デバイスをシリコン基板上に集積したシリコンフォトニクス集積回路においては、縦型ｐｉｎ受光器が厚い光吸収層を有して構成されていると、そのような縦型ｐｉｎ受光器と基板上の他の機能デバイス（シリコン光変調器等）との間に構造的な大きな段差が生じるため、電気配線を形成するプロセスが困難又は煩雑となる。

本発明は、上記の点に鑑みてなされたものであり、その目的の１つは、素子の厚さが薄く、光電気特性にも優れたＳｉＧｅフォトダイオードを提供することにある。

上述した課題を解決するために、本発明の一態様は、ｐ型領域、ｉ型領域、及びｎ型領域が基板面と平行に配置されてなるｐｉｎ構造を有する第１半導体層と、前記第１半導体層の前記ｐｉｎ構造上に形成されたｉ型のＳｉＧｅ層よりなる第２半導体層と、を備え、前記ｉ型領域の幅が前記第２半導体層の厚さよりも小さい、ＳｉＧｅフォトダイオードである。

また、本発明の他の一態様は、上記一態様において、前記第１半導体層は、ｐ型領域、ｉ型領域、及びｎ型領域が基板面と平行に周期的に配置されてなるｐｉｎ構造を有する、ＳｉＧｅフォトダイオードである。

また、本発明の他の一態様は、上記一態様において、前記ｐ型領域、前記ｉ型領域、及び前記ｎ型領域は、同心円形状に構成される、ＳｉＧｅフォトダイオードである。

また、本発明の他の一態様は、上記一態様において、前記ｐ型領域、前記ｉ型領域、及び前記ｎ型領域は、同心多角形形状に構成される、ＳｉＧｅフォトダイオードである。

また、本発明の他の一態様は、上記一態様において、前記同心円若しくは前記同心多角形の中心から遠い部分に配置された前記ｐ型領域又は前記ｎ型領域の幅は、前記同心円若しくは前記同心多角形の中心に近い部分に配置された前記ｐ型領域又は前記ｎ型領域の幅よりも広い、ＳｉＧｅフォトダイオードである。

本発明によれば、素子の厚さが薄く、光電気特性にも優れたＳｉＧｅフォトダイオードを提供することができる。

第１実施形態に係るＳｉＧｅフォトダイオード１００の模式的な断面構成を示した図である。第２実施形態に係るＳｉＧｅフォトダイオード２００の模式的な断面構成を示した図である。第２実施形態に係るＳｉＧｅフォトダイオード２００の第１半導体層２０２の模式的な上面図である。ＳｉＧｅフォトダイオード２００の過渡応答特性を示すシミュレーション結果の一例である。

以下、図面を参照しながら本発明の実施形態について詳しく説明する。

図１は、本発明の第１実施形態に係るＳｉＧｅフォトダイオード１００の模式的な断面構成を示した図である。ＳｉＧｅフォトダイオード１００は、基板１０１上に形成された第１半導体層１０２と、第１半導体層１０２上に形成された第２半導体層１０３とを備えている。第１半導体層１０２は、ｐ型領域１０４、ｉ型領域１０５、及びｎ型領域１０６を備えている。ｐ型領域１０４は、ｐ型の不純物がドープされた半導体層である。ｉ型領域１０５は、不純物がドープされていない半導体層である。ｎ型領域１０６は、ｎ型の不純物がドープされた半導体層である。第２半導体層１０３は、不純物がドープされていない、即ちｉ型のシリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ）層である。

ｐ型領域１０４、ｉ型領域１０５、及びｎ型領域１０６は、基板１０１の主面に平行な方向に沿って配置されている。ｐ型領域１０４は、ｉ型領域１０５に接する。ｉ型領域１０５は、ｐ型領域１０４とｎ型領域１０６の両方に接する。ｎ型領域１０６は、ｉ型領域１０５に接する。このように、第１半導体層１０２は、ｐ型領域１０４、ｉ型領域１０５、及びｎ型領域１０６が基板面と平行に並んだ横型のｐｉｎ構造を有している。

横型ｐｉｎ構造（第１半導体層１０２）上には、ｉ型のシリコンゲルマニウムからなる第２半導体層１０３が設けられている。第２半導体層１０３は、ＳｉＧｅフォトダイオード１００へ入射された光を吸収してフォトキャリア（電子及びホール）を発生させる光吸収層として機能する。ＳｉＧｅフォトダイオード１００を動作させる際、第１半導体層１０２のｐ型領域１０４とｎ型領域１０６間に不図示の電極を介して逆バイアス電圧が印加され、これによりｉ型領域１０５及び第２半導体層１０３に空乏層が形成される。第２半導体層１０３で光吸収によって発生した電子とホールは、空乏層内の電界の作用を受けて、第２半導体層１０３からｉ型領域１０５を通ってそれぞれｎ型領域１０６又はｐ型領域１０４へと移動する。こうしてＳｉＧｅフォトダイオード１００に光電流が流れる。

本実施形態のＳｉＧｅフォトダイオード１００では、ｐｉｎ構造が薄膜（例えば膜厚３００〜１０００ｎｍ）の第１半導体層１０２の面内に基板面と平行に構成されているため、ｉ型領域１０５を挟んで向かい合うｐ型領域１０４とｎ型領域１０６の対向面積が、従来の縦型ｐｉｎ受光器におけるｐ型半導体層とｎ型半導体層の対向面積と比べて小さい。したがってＳｉＧｅフォトダイオード１００は、ｐｉｎ構造の電気容量を従来の縦型ｐｉｎ受光器よりも小さくすることができ、それにより高速な応答が可能となる。

また、本実施形態のＳｉＧｅフォトダイオード１００では、第２半導体層１０３（光吸収層）の厚さｔは、従来の縦型ｐｉｎ受光器における光吸収層の厚さ（１μｍ以上）の数分の１程度の厚さ（例えばｔ＝０．５μｍ）に設定される。光吸収層１０３がこのように薄い膜厚を有していても、光吸収層１０３に入射された光が光吸収層１０３に閉じ込められるように光吸収層１０３の厚さを設定することにより、ＳｉＧｅフォトダイオード１００は従来の縦型ｐｉｎ受光器と比べて遜色のない光受信感度を実現することができる。即ち、ＳｉＧｅフォトダイオード１００における光吸収層１０３の厚さｔは、フレネル反射によって光がなるべく光吸収層１０３に閉じ込められるような厚さに設定される。これにより、従来の厚い光吸収層を用いた縦型ｐｉｎ受光器と同等の光受信感度を得ることができる。

更に、本実施形態のＳｉＧｅフォトダイオード１００では、第１半導体層１０２のｉ型領域１０５の幅（ｐ型領域１０４とｎ型領域１０６に挟まれた基板面と平行な方向の寸法）ｗは、第２半導体層１０３（光吸収層）の厚さｔよりも小さい幅に設定される（即ちｗ＜ｔ）。これにより、光吸収層１０３が十分に空乏化されるので、ＳｉＧｅフォトダイオード１００のｐｉｎ構造の電気容量が低減すると共に、光吸収層１０３内の内部電界によってフォトキャリアが電極層（ｎ型領域１０６又はｐ型領域１０４）へ高速に掃引されることで、ＳｉＧｅフォトダイオード１００は更なる高速動作が可能となる。

図２は、本発明の第２実施形態に係るＳｉＧｅフォトダイオード２００の模式的な断面構成を示した図である。また図３は、ＳｉＧｅフォトダイオード２００の第１半導体層２０２の模式的な上面図である。図２は、図３中のＡＡ線によるＳｉＧｅフォトダイオード２００の断面を表している。本実施形態のＳｉＧｅフォトダイオード２００は、第１実施形態のＳｉＧｅフォトダイオード１００のより具体的な構成を示したものである。

ＳｉＧｅフォトダイオード２００は、埋め込み酸化膜（ＢＯＸ層）２０７上に形成された第１半導体層２０２と、第１半導体層２０２上に形成された第２半導体層２０３とを備えている。第１半導体層２０２は、ｐ型第１領域２０４、ｉ型領域２０５、ｎ型第１領域２０６、ｐ型第２領域２０８、及びｎ型第２領域２０９を備えている。第１半導体層２０２、第２半導体層２０３、ｐ型第１領域２０４、ｉ型領域２０５、及びｎ型第１領域２０６は、それぞれ、図１に示されたＳｉＧｅフォトダイオード１００の第１半導体層１０２、第２半導体層１０３、ｐ型領域１０４、ｉ型領域１０５、ｎ型領域１０６に対応する。ＳｉＧｅフォトダイオード２００は、シリコン（Ｓｉ）基板２０１、ＢＯＸ層２０７、及びＢＯＸ層２０７上のＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）層２１０からなる、ＳＯＩ基板を利用して作製されている。

図２に示されるように、ｐ型第１領域２０４、ｉ型領域２０５、及びｎ型第１領域２０６は、シリコン基板２０１の主面に平行な方向に沿って周期的に配置されている。また図３に示されるように、平面視においては、各ｐ型第１領域２０４、各ｉ型領域２０５、及び各ｎ型第１領域２０６は、同心円のリング様の形状を有している。より具体的には、内側のリングをなすｐ型第１領域２０４は、そのすぐ外側のリングをなすｉ型領域２０５と接しており、このｉ型領域２０５のリングは、その１段外側のｎ型第１領域２０６のリングと接している。そしてこのｎ型第１領域２０６も同様に、更に１段外側のリングをなすｉ型領域２０５と接し、同様にこのｉ型領域２０５のリングも、その外周を取り巻く外側のｐ型第１領域２０４のリングと接している。同心円の中心部から最外縁にわたって、各領域２０４、２０５、２０６が同様に繰り返して配置される。またｐ型第１領域２０４とｎ型第１領域２０６の各リングは、それぞれ、径方向に延びるｐ型第１領域又はｎ型第１領域によって相互に連結されている。このように、第１半導体層２０２は、ｐ型第１領域２０４、ｉ型領域２０５、及びｎ型第１領域２０６が基板面と平行な面内で同心円状に並んだ複数の横型のｐｉｎ構造を有している。

第１半導体層２０２のｐ型第１領域２０４は、ｐ型の不純物がドープされたシリコンからなる領域である。ｐ型の不純物として、例えばホウ素（Ｂ）を用いることができる。ｐ型第１領域２０４は、ＢＯＸ層２０７上のＳＯＩ層２１０にｐ型不純物をドープすることによって形成されている。また第１半導体層２０２のｎ型第１領域２０６は、ｎ型の不純物がドープされたシリコンからなる領域である。ｎ型の不純物として、例えばリン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｎ型第１領域２０６は、ＢＯＸ層２０７上のＳＯＩ層２１０にｎ型不純物をドープすることによって形成されている。第１半導体層２０２のｉ型領域２０５は、ＳＯＩ層２１０のうち不純物がドープされていない領域である。

第１半導体層２０２は、更に、最外縁部のｐ型第１領域２０４に接するｐ型第２領域２０８と、最外縁部のｎ型第１領域２０６に接するｎ型第２領域２０９とを有する。ｐ型第２領域２０８及びｎ型第２領域２０９は、電極２１２との接触抵抗を小さくするために、それぞれｐ型又はｎ型の不純物が高濃度にドープされたシリコンからなる領域である。ｐ型第２領域２０８は、ＳＯＩ層２１０にｐ型不純物をｐ型第１領域２０４よりも高濃度にドープすることによって形成され、同様にｎ型第２領域２０９は、ＳＯＩ層２１０にｎ型不純物をｎ型第１領域２０６よりも高濃度にドープすることによって形成されている。例えば、ｐ型第１領域２０４及びｎ型第１領域２０６の不純物濃度は１×１０^１８ｃｍ^−３〜５×１０^１９ｃｍ^−３の範囲であり、ｐ型第２領域２０８及びｎ型第２領域２０９の不純物濃度は５×１０^１９ｃｍ^−３〜５×１０^２１ｃｍ^−３の範囲である。

第１半導体層２０２の複数の横型ｐｉｎ構造が配置されたエリアの上には、第２半導体層２０３が設けられている。第２半導体層２０３は、不純物がドープされていないｉ型のシリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ）からなる層であり、ＳｉＧｅフォトダイオード２００へ入射された光を吸収してフォトキャリア（電子及びホール）を発生させる光吸収層として機能する。第２半導体層２０３は、ｉ型のゲルマニウム（Ｇｅ）層（即ち組成比ｘ＝０）であってもよい。第２半導体層２０３は、第１半導体層２０２のｐｉｎ構造上にシリコンゲルマニウムの結晶層をエピタキシャル成長させることによって形成されている。より詳細には、第２半導体層２０３は、その最下部が低温成長シリコンゲルマニウム層２０３ａで構成されている。低温成長シリコンゲルマニウム層２０３ａは、エピタキシャル成長時にシリコンゲルマニウム層２０３のバッファ層（結晶歪緩和層）となる層である。これにより、結晶性の良好なシリコンゲルマニウム層２０３をエピタキシャル成長させることができる。

第２半導体層２０３上には、更に、ｉ型のシリコンからなる保護層２１１が形成されている。保護層２１１は、第２半導体層（シリコンゲルマニウム層）２０３を保護する目的で設けられている。エピタキシャル成長させたシリコンゲルマニウム層２０３は、一般的に表面結晶欠陥などが多く存在し、フォトダイオードに適用した際にリーク電流の原因になることが知られている。シリコンからなる保護層２１１を形成することにより、シリコンゲルマニウム層２０３の表面の結晶欠陥が被覆されると共に、化学的な安定性も改善される。

ＳｉＧｅフォトダイオード２００の表面は、絶縁膜２１３によって覆われている。絶縁膜２１３は、例えばＳｉＯ_２膜である。絶縁膜２１３のうち第１半導体層２０２のｐ型第２領域２０８とｎ型第２領域２０９の上部には、それぞれｐ型第２領域２０８及びｎ型第２領域２０９の表面にまで達する開口が設けられており、当該開口内には、ＳｉＧｅフォトダイオード２００から光電流を外部へ取り出すための電極２１２が形成されている。

ＳｉＧｅフォトダイオード２００を動作させる際、第１半導体層２０２のｐ型第１領域２０４とｎ型第１領域２０６間に電極２１２を介して逆バイアス電圧が印加され、これによりｉ型領域２０５及び第２半導体層２０３に空乏層が形成される。第２半導体層２０３で光吸収によって発生した電子とホールは、空乏層内の電界の作用を受けて、第２半導体層２０３からｉ型領域２０５を通ってそれぞれｎ型第１領域２０６又はｐ型第１領域２０４へと移動する。こうしてＳｉＧｅフォトダイオード２００に光電流が流れる。

本実施形態のＳｉＧｅフォトダイオード２００では、ｐｉｎ構造が薄膜（例えば膜厚１００〜３００ｎｍ）の第１半導体層２０２の面内に基板面と平行に構成されているため、各ｉ型領域２０５を挟んで向かい合うｐ型第１領域２０４とｎ型第１領域２０６の対向面積を第１半導体層２０２の全てのｐｉｎ構造について合計した総面積が、従来の縦型ｐｉｎ受光器におけるｐ型半導体層とｎ型半導体層の対向面積と比べて小さい。したがってＳｉＧｅフォトダイオード２００は、複数のｐｉｎ構造全体の電気容量を従来の縦型ｐｉｎ受光器よりも小さくすることができ、それにより高速な応答が可能となる。なお、上面から見たｐｉｎ構造全体の面積が同一であるなら、ｐ型第１領域２０４とｎ型第１領域２０６の幅が広いほど、第１半導体層２０２に含まれるｐｉｎ構造の数が少なくなり電気容量が小さくなるので、ＳｉＧｅフォトダイオード２００の応答の高速化にはより好ましい。

また、本実施形態のＳｉＧｅフォトダイオード２００では、第２半導体層２０３（光吸収層）の厚さｔは、従来の縦型ｐｉｎ受光器における光吸収層の厚さ（１μｍ以上）の数分の１程度の厚さ（例えばｔ＝０．５μｍ）に設定される。第２半導体層２０３がこのように薄い膜厚を有していても、膜厚の調整によって光閉じ込め効果を高めることが可能なため、ＳｉＧｅフォトダイオード２００は従来の縦型ｐｉｎ受光器と比べて遜色のない光受信感度を実現することができる。また本実施形態のＳｉＧｅフォトダイオード２００においては、保護層２１１の膜厚を調整することによって、第２半導体層２０３における光吸収が最大となるように最適化することもできる。

更に、本実施形態のＳｉＧｅフォトダイオード２００では、第１半導体層２０２のｉ型領域２０５の幅（ｐ型第１領域２０４とｎ型第１領域２０６に挟まれた、基板面と平行且つ同心円の径方向に測った寸法）ｗは、第２半導体層２０３の厚さｔよりも小さい幅に設定される（即ちｗ＜ｔ）。これにより、第２半導体層２０３に実効的に印加される逆バイアス電圧が大きくなると共に、第２半導体層２０３の内部の電界分布も改善され、より高速な受信動作が可能となる。

図４は、ＳｉＧｅフォトダイオード２００の過渡応答特性を示すシミュレーション結果の一例である。１０ピコ秒（ｐｓ）の矩形の光パルスをＳｉＧｅフォトダイオード２００に入力した際にカソード電極２１２から出力される光電流の時間変化を計算した。図の横軸は時間を、縦軸は電流をそれぞれ表す。各グラフは、ｐ型第１領域２０４とｎ型第１領域２０６の幅（同一寸法）をそれぞれ０．８μｍ、１．０μｍ、１．５μｍ、２．０μｍとした場合の光電流の時間応答を示している。図４のシミュレーション結果から、ｐ型第１領域２０４とｎ型第１領域２０６の幅が広いほど、過渡応答速度が速いことが分かる。したがって、図３の第１半導体層２０２の上面図を参照すると、同心円の外縁側に配置されたリング周長の長いｐ型第１領域２０４とｎ型第１領域２０６の幅ｗ_ｏｕｔを、同心円の中心側に配置されたリング周長の短いｐ型第１領域２０４とｎ型第１領域２０６の幅ｗ_ｉｎよりも広く形成しておくことで、全てのｐ型第１領域２０４とｎ型第１領域２０６を同じ幅で構成した場合と比べて、ＳｉＧｅフォトダイオード２００の過渡応答特性を改善することが可能である。ｐ型第１領域２０４とｎ型第１領域２０６の幅は、同心円の中心側から外縁側に向かって徐々に広くなるように設定されてもよい。

以上、本発明の実施形態を説明したが、本発明はこれに限定されず、その要旨を逸脱しない範囲内において様々な変更が可能である。

例えば、ＳｉＧｅフォトダイオード２００において、第１半導体層２０２の各ｐ型第１領域２０４、各ｉ型領域２０５、及び各ｎ型第１領域２０６は、平面視において図３のような同心円ではなく、同心多角形（例えば同心の矩形）をなすように配置されてもよい。

なお、ＳｉＧｅフォトダイオード２００（又はＳｉＧｅフォトダイオード１００）への入射光は、絶縁膜２１３を介して光吸収層（第２半導体層２０３）の上方から基板２０１に対して垂直方向に与えてもよいし（面入射型）、あるいは、ＳＯＩ層２１０に光導波路を作り込み、この光導波路を介して光吸収層（第２半導体層２０３）へ基板２０１と平行な方向に沿って入射光を与えてもよい（導波路入射型）。

１００ＳｉＧｅフォトダイオード
１０１基板
１０２第１半導体層
１０３第２半導体層
１０４ｐ型領域
１０５ｉ型領域
１０６ｎ型領域
２００ＳｉＧｅフォトダイオード
２０１シリコン基板
２０２第１半導体層
２０３第２半導体層
２０４ｐ型第１領域
２０５ｉ型領域
２０６ｎ型第１領域
２０７埋め込み酸化膜
２０８ｐ型第２領域
２０９ｎ型第２領域
２１０ＳＯＩ層
２１１保護層
２１２電極
２１３絶縁膜

Claims

ｐ型領域、ｉ型領域、及びｎ型領域が基板面と平行に配置されてなるｐｉｎ構造を有する第１半導体層と、
前記第１半導体層の前記ｐｉｎ構造上に形成されたｉ型のＳｉＧｅ層よりなる第２半導体層と、を備え、
前記ｉ型領域の幅が前記第２半導体層の厚さよりも小さい、
ＳｉＧｅフォトダイオード。
前記第１半導体層は、ｐ型領域、ｉ型領域、及びｎ型領域が基板面と平行に周期的に配置されてなるｐｉｎ構造を有する、請求項１に記載のＳｉＧｅフォトダイオード。
前記ｐ型領域、前記ｉ型領域、及び前記ｎ型領域は、同心円形状に構成される、請求項１又は２に記載のＳｉＧｅフォトダイオード。
前記ｐ型領域、前記ｉ型領域、及び前記ｎ型領域は、同心多角形形状に構成される、請求項１又は２に記載のＳｉＧｅフォトダイオード。
前記同心円若しくは前記同心多角形の中心から遠い部分に配置された前記ｐ型領域又は前記ｎ型領域の幅は、前記同心円若しくは前記同心多角形の中心に近い部分に配置された前記ｐ型領域又は前記ｎ型領域の幅よりも広い、請求項３又は４に記載のＳｉＧｅフォトダイオード。