JP2017175894A - 電源装置及びこの電源装置を備えた照明装置 - Google Patents

電源装置及びこの電源装置を備えた照明装置 Download PDF

Info

Publication number
JP2017175894A
JP2017175894A JP2016062873A JP2016062873A JP2017175894A JP 2017175894 A JP2017175894 A JP 2017175894A JP 2016062873 A JP2016062873 A JP 2016062873A JP 2016062873 A JP2016062873 A JP 2016062873A JP 2017175894 A JP2017175894 A JP 2017175894A
Authority
JP
Japan
Prior art keywords
terminal
voltage
circuit
switching element
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016062873A
Other languages
English (en)
Other versions
JP6658193B2 (ja
Inventor
加藤 剛
Takeshi Kato
剛 加藤
宇佐美 朋和
Tomokazu Usami
朋和 宇佐美
啓道 中島
Hiromichi Nakajima
啓道 中島
小西 達也
Tatsuya Konishi
達也 小西
智章 清水
Tomoaki Shimizu
智章 清水
大武 寛和
Hirokazu Otake
寛和 大武
北村 紀之
Noriyuki Kitamura
紀之 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2016062873A priority Critical patent/JP6658193B2/ja
Publication of JP2017175894A publication Critical patent/JP2017175894A/ja
Application granted granted Critical
Publication of JP6658193B2 publication Critical patent/JP6658193B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】 降圧チョッパ動作を確実に始動することを可能とする。【解決手段】 実施形態の電源装置は、昇圧チョッパ、降圧チョッパ、信号生成回路、制御回路及び電力生成回路を備える。制御回路は、第1の出力電圧が予め定められた第1の閾値以上となってから予め定められた第2の閾値未満となるまでのオーバーシュート期間以外には、第1の出力電圧を予め定められた目標電圧に近付けるように第1のスイッチング素子を制御し、オーバーシュート期間には、第1のスイッチング素子をオフ状態にする。電力生成回路は、降圧チョッパがチョッピングを停止しているときに、第1のスイッチング素子への電流の流れを利用して充電する充電手段を備え、充電手段が蓄えた電荷から第1のスイッチング素子がオフ状態である期間の全期間に渡って信号生成回路の動作電力を生成し続ける。【選択図】 図1

Description

本発明の実施形態は、電源装置及びこの電源装置を備えた照明装置に関する。
高調波改善と定電流特性を備えた電源装置を実現するため、PFC部と定電流制御部とを備えた電源装置、例えば外部から供給された電圧を力率改善機能を備えた昇圧チョッパで昇圧したのちに降圧チョッパで降圧して所望の電力を得る電源装置が知られている。。
降圧チョッパにおいては、チョッピングのためのスイッチング素子として、典型的には電界効果トランジスタ(FET:field-effect transistor)が用いられる。FETは、ゲートとソースとの間の電位差によりドレインとソースとの導通をオン/オフできるスイッチング素子である。
例えばスイッチング素子としてFETを用いた降圧チョッパにおいては、FETのソース電位がグランドに無いハイサイド構成が用いられることがある。この場合FETのソースの電位は不定となるため、ゲートに供給する電位に工夫が必要となる。
電源装置の始動時には、まず昇圧チョッパの動作を開始し、その後に降圧チョッパの動作を開始する。そして降圧チョッパは、昇圧チョッパの動作に伴い得られる電圧を用いてスイッチング素子の制御端に供給するための電圧を生成する。このため、昇圧チョッパの動作状態によっては、スイッチング素子の制御端に供給するための電圧を生成するのに十分な電圧が得られない場合があり、このような場合には降圧チョッパの動作を正常に始動することができない恐れがあった。
特開2015−185450号公報
本発明が解決しようとする課題は、降圧チョッパ動作を確実に始動することが可能な電源装置及びそのような電源装置を備えた照明装置を提供することを目的とする。
実施形態の電源装置は、力率改善回路、降圧チョッパ、信号生成回路、制御回路及び電力生成回路を備える。力率改善回路は、第1の出力電圧を出力する。降圧チョッパは、制御端と出力端との間の電位差により入力端と出力端との導通をオン/オフできる素子をチョッピングのための第2のスイッチング素子として備え、第1の出力電圧を降圧する。信号生成回路は、降圧チョッパでのチョッピングのために制御端に与えるスイッチング信号を生成する。制御回路は、第1の出力電圧が予め定められた第1の閾値以上となってから予め定められた第2の閾値未満となるまでのオーバーシュート期間以外には、第1の出力電圧を予め定められた目標電圧に近付けるように第1のスイッチング素子を制御し、オーバーシュート期間には、第1のスイッチング素子をオフ状態にする。電力生成回路は、降圧チョッパがチョッピングを停止しているときに、第1のスイッチング素子への電流の流れを利用して充電する充電手段を備え、充電手段が蓄えた電荷から第1のスイッチング素子がオフ状態である期間の全期間に渡って信号生成回路の動作電力を生成する。
本発明によれば、降圧チョッパ動作を確実に始動することが可能な電源装置及びそのような電源装置を備えた照明装置を提供できる。
一実施形態に係る照明装置の電気回路構成を示す図。 図1中の制御回路の要部構成を示すブロック図。 図1に示す照明装置の始動時における電圧VDC及び図2中のPFC制御回路の動作の時間変化を表す図。 一実施形態に係る異常監視動作の説明図。
以下、実施の形態について図面を用いて説明する。
(構成)
図1は本実施形態に係る照明装置100の電気回路構成を示す図である。なお図1は、概略の回路構成を示していて、実際の回路構成で備える各種の要素の一部の図示を省略している。
照明装置100は、光源ユニット1及び電源装置2を備える。光源ユニット1は、照明装置100の本体に対して着脱自在である。電源装置2は、上記本体に固定的に備えられている。
光源ユニット1は、光源としての複数の発光ダイオード(LED:light emitting diode)D11と抵抗器R11とを備える。複数の発光ダイオードD11は直列に接続されている。抵抗器R11は、発光ダイオードD11の直列回路における電流出力端に接続されている。なお、発光ダイオードD11の数は任意である。発光ダイオードD11は、1つのみ設けられていてもよい。また、図1に示す様な発光ダイオードD11の直列回路が、複数並列に接続されていてもよい。発光ダイオードD11の直列回路における電流入力端及び電流出力端と、抵抗器R11の発光ダイオードD11に接続されていない端部とにはそれぞれ、電源装置2と接続するための端子T11,T12,T13が接続されている。なお光源ユニット1は光源として、発光ダイオードD11に代えて、例えば有機EL(electroluminescence)等の別の種類の発光デバイスを設けていてもよい。光源ユニット1を本体に対して着脱自在としているのは、光源ユニット1の交換を可能とするためである。光源ユニット1は、電源装置2に固定的に接続されていて、交換不可能となっていてもよい。
電源装置2は、商用電源等の外部電源200からの電力供給を受けて、発光ダイオードD11を発光させるために光源ユニット1に供給する電力を生成する。電源装置2は、整流回路10、力率改善回路20、降圧チョッパ回路30、制御回路40、コンデンサC1,C2,C3,C4,C5,C6、抵抗器R1,R2,R3,R4,R5,R6,R7,R8,R9,R10及びダイオードD1,D2を含む。
整流回路10の一対の入力端は、2つの端子T21,T22にそれぞれ接続されている。この2つの端子T21,T22には、商用電源等の外部電源200に接続された2本の電源線がそれぞれ結線される。これにより整流回路10の一対の入力端には、外部電源200から供給される交流電力が入力されている。整流回路10は、交流電力を整流し、これにより得られる直流電力を出力する。整流回路10の一対の出力端の間に整流回路10が出力する直流電力は、コンデンサC1により平滑化された上で力率改善回路20へと供給される。
力率改善回路20は、供給された直流電力を力率改善のために昇圧する。力率改善回路20は、PFC(power factor correction)回路とも称される。力率改善回路20は、トランスTr21、第1のスイッチング素子Q21、電解コンデンサC21及び抵抗器R21を含む。
トランスTr21は、一次側の1つのコイルL21及び二次側の2つのコイルL22,L23を備える。コイルL21の第1端は、整流回路10の出力端の1つとコンデンサC1の一端とに接続されている。コンデンサC1の他端は、主回路のグランド電位に接続されている。コイルL21の第2端には、第1のスイッチング素子Q21のドレインとダイオードD20のアノードが接続されており、ダイオードD20のカソードと電解コンデンサC21の第1端とが続されている。第1のスイッチング素子Q21のソースは、制御回路40のCS端子に接続されるとともに、抵抗器R21を介してグランド電位に接続されている。電解コンデンサC21の第2端は、グランド電位に接続されている。第1のスイッチング素子Q21のゲートは、制御回路40のGD端子に接続されている。第1のスイッチング素子Q21としては、本実施形態ではFETを用いている。かくしてコイルL21、第1のスイッチング素子Q21、ダイオードD20及び電解コンデンサC21は、昇圧チョッパ回路を形成している。そしてコイルL21の第2端と電解コンデンサC21の第1端との接続点における電位と、グランド電位との電位差が、力率改善回路20の出力の電圧VDCとなる。当該電圧VDCは、降圧チョッパ回路30に供給されるとともに、制御回路40のVDC端子とLGND端子との間に供給される。
コイルL22の一端は、抵抗器R1、コンデンサC2及びダイオードD1を直列接続して形成された整流回路を介して制御回路40のVB端子に接続されている。コイルL22の他端は、制御回路40のVS端子に接続されている。かくしてコイルL22は、コイルL21に生じる電流によりVS端子の電位を基準とした電圧を誘起し、当該電圧を制御回路40のVB端子とVS端子との間に供給する。
コイルL23は、一端が抵抗R23を介して制御回路40のZCD端子に接続され、他端がグランド電位に接続されている。かくしてコイルL23は、コイルL21に生じる電流によりグランド電位を基準とした電圧を誘起し、当該電圧を制御回路40のZCD端子に供給する。
抵抗器R2,R3は、整流回路10の出力端の1つとグランドとの間に直列接続されている。これにより抵抗器R2,R3は、整流回路10の出力端の電位とグランド電位との電位差、すなわち力率改善回路20へと供給される電圧を分圧する分圧回路を形成している。そして抵抗器R2と抵抗器R3との接続点は、制御回路40のMULT端子に接続されている。
抵抗器R4,R5は、電解コンデンサC21の第1端と第2端との間に並列接続されている。これにより抵抗器R4,R5は、コイルL21の第2端の電位とグランド電位との電位差、すなわち力率改善回路20から降圧チョッパ回路30へと供給される電圧を分圧する分圧回路を形成している。そして抵抗器R4と抵抗器R5との接続点は、制御回路40のVFB端子に接続されている。
ダイオードD2は、そのアノード及びカソードが、制御回路40のVcc端子及びVB端子にそれぞれ接続されている。かくしてダイオードD2は、制御回路40のVcc端子から出力される電流をVB端子に入力させるべく通過させる。また、ダイオードD2は、VS端子に対して逆流を阻止する。
コンデンサC3は、制御回路40のVS端子とVB端子とにそれぞれ接続されている。コンデンサC3は、VB端子の電位がVS端子の電位よりも高いときに、抵抗器R1、コンデンサC2及びダイオードD1により形成された整流回路から出力される電圧及びVcc端子から出力される後述する電圧Vccにより充電される。
降圧チョッパ回路30は、少なくとも第2のスイッチング素子Q31、コイルL31、ダイオードD31、コンデンサC31を含む。なお、L32はフィルタとして用いられるが無くてもよい。
第2のスイッチング素子Q31としては、本実施形態ではFETを用いる。第2のスイッチング素子Q31のドレインは、力率改善回路20のコンデンサ21にの第1端に接続されている。つまり第2のスイッチング素子Q31のドレインが、降圧チョッパ回路30の入力端に相当する。第2のスイッチング素子Q31の制御端であるゲートは、制御回路のHO端子に接続されている。第2のスイッチング素子Q31の出力端としてのソースは、コイルL31の一端に接続されている。コイルL31の他端は、降圧チョッパ回路の出力となる。また第2のスイッチング素子Q31のソースは、コイルL32とダイオードD31との直列回路を介してグランド電位に接続されている。ダイオードD31のアノードがグランド電位に接続される。かくして、第2のスイッチング素子Q31、コイルL31,L32、ダイオードD31及びコンデンサC31は、降圧チョッパを形成している。なお、抵抗器R31は、発光ダイオードD11を流れる電流の検出用であり、コンデンサC31と抵抗器R31との接続点に当該電流に応じた大きさの電位を生じさせる。コンデンサC31と抵抗器R31との接続点は、抵抗器R6を介して制御回路40のOCP端子に接続されている。
コイルL31とコンデンサC31との接続点は、降圧チョッパの出力端に相当する。この接続点は、光源ユニットの端子T11に接触する端子T31に接続されている。
抵抗器R32は、光源ユニットの端子T12,T13にそれぞれ接触する端子T32,T33に両端がそれぞれ接続されている。抵抗器R32と端子T32との接続点は、制御回路40のOP−端子に接続されている。端子T33は、抵抗器R31を介してグランド電位に接続されている。
コンデンサC4は、制御回路40のCOMP端子とLGND端子との間に接続される。抵抗器R7及びコンデンサC5は、制御回路40のCOMP端子とLGND端子との間に直列に接続される。
抵抗器R8,R9は、コイルL31とLGND端子との間に直列に接続されている。コンデンサC6及び抵抗器R10は、コイルL31と、抵抗器R8と抵抗器R9との接続点との間に直列に接続されている。そして抵抗器R8,R9,R10の接続点は、制御回路40のABN端子に接続されている。抵抗器R8,R9は降圧チョッパ回路出力の電圧検出回路を構成し、コンデンサC6及び抵抗器R10は降圧チョッパ回路出力の電圧変化検出回路を構成する。
図2は制御回路40の要部構成を示すブロック図である。
制御回路40は、例えばIC(integrated circuit)回路として実現してもよいし、その構成の一部をICの外に設けてもよいし、すべての構成をアナログ回路で構成してもよい。制御回路40は、PFC制御回路41、点灯制御回路42、保護回路43、電源回路44、エラーアンプ45及び監視回路46を含む。ただし、制御回路40に含まれる各回路の一部又は全てを個別に構成してもよい。また、制御回路40に含まれる各回路で行われる処理の一部を、コンピュータを用いたソフトウェア処理により実現することもできる。
制御回路40に含まれる各回路の機能を説明するのに先立ち、制御回路40が備える各端子のうちの入力機能を持つ端子について説明する。該当する端子は、MULT端子、ZCD端子、CS端子、VS端子、VB端子、VFB端子、VDC端子、OCP端子、COMP端子、OP−端子及びABN端子である。
MULT端子は、力率改善回路20への入力電圧を監視するための端子である。
ZCD端子の電位は、コイルL23に誘起される電圧に応じて変化する。そして、コイルL21に流れる電流によって誘起されるL23の電圧をZCD端子で検出することでコイルL21の電流がゼロになったことを検出する。
CS端子の電位は、第1のスイッチング素子Q21のドレイン−ソース間に流れる電流に応じて変化する。つまりCS端子は、上記電流の大きさを監視するための端子である。
VS端子の電位は、HO端子、VB端子の基準電位を定めるための端子である。
VB端子は、HO端子に電圧を発生させるための電源用の端子であり、その電源はVcc端子からダイオードD2を介して供給される。また、VB端子にはコイルL22で発生した電圧を抵抗器R1、コンデンサC2及びダイオードD1を介して供給される。なお、Vcc端子から供給される電圧は、例えば降圧チョッパ回路30のコイルL31と磁気結合された図示しないコイル等で発生した電圧を元に供給される。
VFB端子は、力率改善回路20の出力の電圧VDCに応じた電位となる。つまりVF端子は、電圧VDCの大きさを監視するための端子である。
VDC端子は、電圧VDCを制御回路40の動作電圧として取り込むための端子である。
OCP端子の電位は、抵抗器R31に流れる電流に応じた電位となる。抵抗器R31に流れる電流は、発光ダイオードD11を流れた電流である。つまりOCP端子は、発光ダイオードD11に供給された電流の大きさを監視するための端子であり、本実施形態では過電流保護のために使用する。
COMP端子は、後述するようにコンデンサC4,C5を充電する端子である。またCOMP端子は、コンデンサC4,C5からの放電により生じる電圧を取り込む端子である。
OP−端子の電位は、発光ダイオードD11に流れる電流と抵抗R11に基づく電圧降下に相当する電圧であり、端子T12、T13間に発生する電位差となる。発光ダイオードD11の負荷に応じて抵抗R11の抵抗値の大きさが設定され、すなわち流すべき電流値に応じて設定されており、OP−の値が予め設定された目標値に一致するように電源装置2の出力電流がフィードバック制御される。なお、光源ユニット1の端子T12が端子T32と接触していない場合には、OP−端子には検出電圧が入力されなくなる。また、OP−の値が一定時間目標値に一致しない場合は電源装置2の異常が推定される。そこで、本実施形態では、OP−端子は、光源ユニット1が正常に装着されているか否か、ならびに電源装置2の異常を監視するための端子としても利用する。
ABN端子は、降圧チョッパ回路30から光源ユニット1へと供給される電圧の変化量または電位に応じた出力が入力される。上記変化量は、抵抗器R8,R9が形成する電圧検出回路としての分圧回路と、コンデンサC6及び抵抗器R10が形成する電圧変化検出回路としての微分回路とにより検出される。つまりABN端子は、降圧チョッパ回路30から光源ユニット1へと供給される電圧の一定時間当たりの変化量を監視するための端子である。
さて、PFC制御回路41は、MULT端子、ZCD端子、COMP端子、CS端子及びVFB端子のそれぞれの電位に基づき、第1のスイッチング素子Q21をオン/オフすることで自励発振制御を行う。この制御のための処理については、既存の処理を用いることができるので、その詳細な説明は省略する。第1のスイッチング信号は、例えば40〜50kHz程度の高周波信号となる。
点灯制御回路42は、VB端子とVS端子との間の電圧を用いて、第2のスイッチング素子Q31をオン/オフするためのスイッチング信号(以下、第2のスイッチング信号と称する)を生成する。なお点灯制御回路42は、降圧チョッパ回路30におけるチョッピングに関して、OP−端子の電位がOP+の基準電位に一致するように、すなわち発光ダイオードD11に流れる電流を一定とするようなフィードバック制御を行うように第2のスイッチング信号を生成する。かくして点灯制御回路42は、信号生成回路に相当する。
保護回路43は、通常はVDC端子を電源回路44に接続している。保護回路43は、監視回路46の制御のもとに、VDC端子と電源回路44との接続を遮断する。
電源回路46は、制御回路46の立ち上げ時にVDC端子から取り込まれた電圧VDCを用いてドロッパ電源を生成する。電圧VDCを用いて生成されたドロッパ電源は立ち上げから一定時間制御回路40内の各回路を動作させるための動作電圧と、電圧Vccとを供給する。また、電源回路46は図示しない任意の電源を電源装置2から確保するように構成されており、前記ドロッパ電源供給がタイムアウトした後は任意の電源から各回路を動作させるための動作電圧と、電圧Vccとを生成する。
エラーアンプ45は、差動アンプであり、非反転入力端に基準値OP+が入力され、反転入力端子にはOP−端子が接続されている。エラーアンプ45は、基準値OP+に対するOP−端子の電位の差分に応じた大きさの電圧を出力する。エラーアンプ45の出力は、点灯制御回路44と監視回路46とに入力される。
監視回路46は、エラーアンプ45から出力された電圧と、ABN端子の電位とに基づいて照明装置100の異常を監視する。監視回路46は、異常検出時には、GD端子からの出力を停止するように保護回路43を制御する。
次に以上のように構成された照明装置100の動作について説明する。
(定常的な動作状態における動作)
まず、定常的な動作状態における動作について説明する。
定常的な動作状態において力率改善回路20は、位相補償を行いつつ、電圧VDCを予め定められた目標電圧とするように昇圧チョッピングする。これは、PFC制御回路41が、第1のスイッチング信号を第1のスイッチング素子Q21のゲートに供給することにより実現される。PFC制御回路41は、力率改善回路20へと供給される電圧、電圧VDCおよびその目標値との差、スイッチング素子Q21を流れる電流に応じて設定される電流の上限値、コイルL21を流れる電流がゼロになったタイミング等により第1のスイッチング信号を調整することにより、周知の自励発振方式による昇圧チョッピングの制御を行う。なお目標電圧は、例えば400Vに定められる。PFC制御回路41は、VFB端子の電位と予め定められた基準電位との差分に相当する電圧を図示しないエラーアンプにより得て、当該電圧を第1のスイッチング信号の周波数及びデューティ比を調整するためのフィードバックに加味する。ただし、上記のエラーアンプにより得た電圧を抵抗器R7及びコンデンサC4,C5により形成されたCR回路に出し入れすることにより、当該電圧の変動を小さくする。これよりPFC制御回路41は、フィードバックの応答速度を調整し、発振現象を防止する。
監視回路46は、後述する異常が生じていない状況においては、保護回路43を動作させていない。
また定常的な動作状態において降圧チョッパ回路30は、力率改善回路20から供給される電圧を降圧しつつ、発光ダイオードD11に流れる電流が、発光ダイオードD11を適正な強度で発光させるための大きさで一定となるように降圧チョッピングする。これは、点灯制御回路42が生成する第2のスイッチング信号を、第2のスイッチング素子Q31のゲートに供給することにより実現される。点灯制御回路42は、発光ダイオードD11に流れる電流の大きさを、発光強度の設定値に応じた強度で発光ダイオードD11を発光させるための適切な大きさに近付けるように、第2のスイッチング信号の周波数及びデューティ比を調整する。
このとき、点灯制御回路42を動作させるための電力は、ブートストラップ方式によって得られる。つまり、第2のスイッチング素子Q31がオン/オフを繰り返す中で第2のスイッチング素子Q31がオフとなると、コイルL31の回生電流が、コンデンサC31、抵抗器R31、ダイオードD31及びコイルL32を介して流れる。これにより、VS端子の電位がグランド電位付近まで低下する。このとき、Vcc端子はグランド電位を基準にVcc電圧を発生させており、Vcc端子から出力される電圧VccをVB端子に供給可能に構成されている。また、コイルL22から抵抗器R1、コンデンサC2及びダイオードD1を介して供給される電圧がVB端子に供給されており、Vcc端子から出力される電圧VccがVB端子に供給されないときには、当該電圧がVF端子に供給される。このように、常にVB端子に電源を供給できる。
(始動時の動作)
次に照明装置100の始動時の動作について説明する。
図3は照明装置100の始動時における電圧VDC及び選択回路43の動作の時間変化を表す図である。
照明装置100が動作していないとき、第1のスイッチング素子Q21及び第2のスイッチング素子Q31はいずれもオフ状態である。整流回路10及びコンデンサC1により得られた直流電力が力率改善回路20へと与えられるようになると、電圧VDCとしては、まずはその直流電力の電圧が表れる。この電圧VDCが電源回路44に供給されると、電源回路44が一定時間ドロッパ電源を生成し、これにより制御回路40の他の各回路が始動する。
PFS制御回路41は、VFB端子の電位を監視し、電圧VDCが目標電圧よりも大きく設定された保護閾値未満であるならば、第1のスイッチング信号を端子GDから出力する。これにより、第1のスイッチング信号が第1のスイッチング素子Q21へと供給されることとなり、第1のスイッチング素子Q21は昇圧チョッピングのためのオン/オフを繰り返す。そうすると、電圧VDCは図3に示すように徐々に上昇する。なお、目標電圧及び保護閾値は、例えば照明装置100、電源装置2又は制御回路40の設計者などによって任意に定められてよい。ただし保護閾値は、目標電圧よりも若干大きな値として定められる。
このとき、降圧チョッパ回路30はまだ始動されていない。つまり、ブートストラップ動作は行われていない。しかしながら、第1のスイッチング素子Q21がオンである場合にコイルL21に電流が生じることで、コイルL21に電圧が誘起される。そしてこの電圧が、抵抗器R1、コンデンサC2及びダイオードD1により形成された整流回路で整流された上でVB端子に印加されることで、コンデンサC3が充電される。かくして、トランスTr21、抵抗器R1、コンデンサC2及びダイオードD1は、第1のスイッチング素子Q21への電流の流れを利用してコンデンサC3を充電する充電手段として機能している。
さて、図3においては、時点T1において電圧VDCが保護閾値に到達している。
このように電圧VDCが保護閾値以上となると、PFC制御回路41は第2のスイッチング信号の出力を停止する。これにより、第1のスイッチング素子Q21はオフ状態となる。
図3においては、第2のスイッチング信号の出力を停止していることにより、電圧VDCはある程度のオーバーシュートが生じたのちに低下に転じている。そして時点T2において電圧VDCが目標電圧未満となっている。このように電圧VDCが目標電圧未満となると、PFC制御回路41は第1のスイッチング信号の出力を再開する。なお、PFC制御回路41は、電圧VDCが、目標電圧とは別に定められた再開閾値未満となった場合に、第1のスイッチング信号の出力を再開してもよい。再開閾値は第2の閾値に相当するものであり、例えば照明装置100、電源装置2又は制御回路40の設計者などによって任意に定められてよい。ただし再開閾値は、好ましくは保護閾値以下の値として、さらに好ましくは保護閾値未満の値として定められる。再開閾値は、典型的には目標電圧以下の値に定められる。
このようにして、電圧VDCが保護閾値以上となってから目標電圧未満となるまでの期間(以下、オーバーシュート期間と称する)には、第1のスイッチング素子Q21は連続的にオフとされる。
そして図3においては、電圧VDCはその後には保護閾値を超えることなく目標電圧に収束しているため、PFC制御回路41は第1のスイッチング信号を出力し続けている。
さて点灯制御回路42は、電圧VDCにオーバーシュートが生じた少し後から動作を開始する。つまり点灯制御回路42は、オーバーシュート期間であるために第1のスイッチング素子Q21がオフ状態となっているときに始動する場合がある。
このときには降圧チョッパ回路30は動作を停止しているから、第2のスイッチング素子Q31はオフ状態であり、回生電流も生じていない。このため、第2のスイッチング素子Q31のソースの電位、すなわちVS端子の電位は、不定となっている。つまり第2のスイッチング素子Q31は、当該不定の電位に対して規定の電位差を持つ電位(以下、始動電位と称する)をゲートに生じさせなければ、オンすることができない。
しかしながらこのときには、力率改善回路20におけるチョッピング動作が停止しているから、コイルL22には電圧が誘起されず、HO端子の電位を始動電位とするために点灯制御回路42が必要とする電圧をコイルL22から得ることができない。
一方で、VB端子とVS端子との間には、電圧VccにコンデンサC3の端子間電圧を足し合わせた電圧が入力されている。
なお、コンデンサC3としては、VB端子とVS端子との間の電圧を、HO端子の電位を始動電位とするために点灯制御回路42が必要とする電圧にオーバーシュート期間の全期間に渡って維持できる量の電荷を蓄積できる容量の素子を用いる。またトランスTr21は、照明装置100の始動後、オーバーシュート期間に至るまでの間に、上記の電荷量を前記コンデンサC3に充電するのに必要な電圧をコイルL22に誘起できるように構成する。コイルL22に誘起される電圧は、コイルL21の電流が一定である場合は、コイルL21の巻数に対するコイルL22の巻数の比率に比例するので、当該比率を、上記の充電に必要な電圧を誘起できるように定める。
かくして、オーバーシュート期間の全期間に渡りHO端子の電位を始動電位とするために制御回路40が必要とする電圧が、VB端子に常に入力されている。したがって点灯制御回路42は、VB端子とVS端子との間の電圧を用いることで、HO端子の電位を始動電位とすることができ、第2のスイッチング素子Q31をオンすることができる。かくして、電源回路44と、トランスTr21、抵抗器R1、コンデンサC2、ダイオードD1及びコンデンサC3により形成された回路とにより、力率改善回路20の出力電圧及びコンデンサC3が蓄えた電荷から点灯制御回路42の動作電力を生成する電力生成回路が形成されていることになる。
一方、第1の出力電圧に相当する電圧VDCが、第1の閾値に相当する保護閾値以上となってから第2の閾値に相当する目標電圧未満となるまでの期間がオーバーシュート期間に相当する。そして上記動作により、オーバーシュート期間には、電圧VDCを低下させるとともに、第1のスイッチング素子Q21をオフ状態にさせる。かくして上記動作を実現するPFC制御回路41は、上記の制御のための制御回路としての機能を実現する。
つまり、電源装置2によれば、オーバーシュート期間において力率改善回路20におけるチョッピング動作を継続していても、降圧チョッパ回路30を確実に始動させることが可能となる。
(異常監視動作)
監視回路46は、ABN端子の電位を監視する。ABN端子の電圧は前述したように、降圧チョッパ回路30から光源ユニット1へと供給される電圧の一定時間当たりの変化量又は電圧値を表す。そして監視回路46は、当該変化量が予め定められた規定量以上となった場合に、異常と判定する。例えば、監視回路46は、負荷が脱落した場合等、降圧チョッパ回路30から光源ユニット1へと供給される電圧が急峻に変動した場合に異常と判定する。また、ABN端子の電圧が所定の電圧値以上になったときも異常と判定する。つまり、図4に示すように、縦軸に時間、縦軸に降圧チョッパ回路30の出力電圧値をとったときに、電圧が閾値Vth1以上又は傾きVth2以上の領域(図中斜線で示す領域)を異常と判定する。
監視回路46は、エラーアンプ45が出力する電圧を監視する。エラーアンプ45は前述したように、基準値OP+に対するOP−端子の電位の差分に応じた大きさの電圧を出力する。そしてOP−端子の電位は、光源ユニット1が正しく装着されている場合には発光ダイオードD11による負荷の大きさに応じた電位であり、光源ユニット1が正しく装着されていない場合には検出電圧が入力されない。つまり、エラーアンプ45が出力する電圧は、OP−端子の電位がOP+端子よりも大きい場合はLowとなり、光源ユニット1が正しく装着されていない場合に最大(High)となる。そこで監視回路46は、エラーアンプ45が出力する電圧が予め定められた規定電圧以上となった場合、HighまたはLow状態が一定時間継続した場合に、異常と判定する。例えば、highが継続する場合は、光源ユニット1が正しく装着されていない場合や、OP−端子への入力が欠損していることが想定される。また、Lowが継続する場合は、降圧チョッパ回路30の第2のスイッチング素子Q31の故障が推定される。従って監視回路46は、これらを異常と判定する。
監視回路46は、異常と判定した場合には、保護回路43を動作させて電源回路44への電圧VDCの供給を遮断する。これにより、電源回路44から制御回路40内の各部への動作電圧の供給が停止され、力率改善回路20及び降圧チョッパ回路30の動作も停止される。
この実施形態は、次のような種々の変形実施が可能である。
コンデンサC3は、ブートストラップ動作のためと、降圧チョッパ回路30の始動のためとで共用としているが、それぞれの用途に別々のコンデンサを備えてもよい。また、降圧チョッパ回路30のスイッチングにブートストラップ方式を用いなくてもよい。
電源装置2は、光源ユニット1とは別の種類の負荷に対して電力供給するために用いられてもよい。つまり電源装置2は、照明装置100とは別の種類の装置に組み込まれてもよいし、独立した装置として実現されてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…光源ユニット、2…電源装置、10…整流回路、20…力率改善回路、30…降圧チョッパ回路、40…制御回路、41…PFC制御回路、42…点灯制御回路、43…保護回路、44…電源回路、45…エラーアンプ、46…監視回路、100…照明装置、200…外部電源、C1,C2,C3,C4,C5,C6,C31…コンデンサ、C21…電解コンデンサ、D1,D2,D31…ダイオード、D11…発光ダイオード、L21,L22,L23,L31…コイル、Q21…第1のスイッチング素子、Q31…第2のスイッチング素子、R1,R2,R3,R4,R5,R6,R7,R8,R9,R10,R11,R21,R31,R32…抵抗器、Tr21…トランス。

Claims (4)

  1. チョッピングのための第1のスイッチング素子を備え第1の出力電圧を出力する力率改善回路と;
    制御端と出力端との間の電位差により入力端と出力端との導通をオン/オフできる素子をチョッピングのための第2のスイッチング素子として備え、前記第1の出力電圧を降圧する降圧チョッパと;
    前記降圧チョッパでのチョッピングのために前記制御端に与えるスイッチング信号を生成する信号生成回路と;
    前記第1の出力電圧が予め定められた第1の閾値以上となってから予め定められた第2の閾値未満となるまでのオーバーシュート期間以外には、前記第1の出力電圧を予め定められた目標電圧に近付けるように前記第1のスイッチング素子を制御し、前記オーバーシュート期間には、前記第1のスイッチング素子をオフ状態にする制御回路と;
    前記降圧チョッパがチョッピングを停止しているときに、前記第1のスイッチング素子への電流の流れを利用して充電する充電手段を備え、前記充電手段が蓄えた電荷から前記第1のスイッチング素子がオフ状態である期間の全期間に渡って前記信号生成回路の動作電力を生成し続ける電力生成回路と;
    を具備した電源装置。
  2. 前記信号生成回路は、前記動作電力の供給を受けるための一対の端子を備え、かつ当該一対の端子間の耐圧は、前記充電手段が前記コンデンサを充電するときに前記コンデンサの電極間にかける電圧以上である請求項1に記載の電源装置。
  3. 前記電力生成回路は、前記降圧チョッパがチョッピングを実行しているときには、前記第2のスイッチング素子がオフしている期間に前記コンデンサを充電する請求項1又は請求項2に記載の電源装置。
  4. 請求項1−請求項3のいずれか1項に記載の電源装置と;
    前記降圧チョッパで前記第1の出力電圧を降圧して得られた電圧により発光する発光素子と;
    を具備した照明装置。
JP2016062873A 2016-03-25 2016-03-25 電源装置及びこの電源装置を備えた照明装置 Active JP6658193B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016062873A JP6658193B2 (ja) 2016-03-25 2016-03-25 電源装置及びこの電源装置を備えた照明装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016062873A JP6658193B2 (ja) 2016-03-25 2016-03-25 電源装置及びこの電源装置を備えた照明装置

Publications (2)

Publication Number Publication Date
JP2017175894A true JP2017175894A (ja) 2017-09-28
JP6658193B2 JP6658193B2 (ja) 2020-03-04

Family

ID=59972445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016062873A Active JP6658193B2 (ja) 2016-03-25 2016-03-25 電源装置及びこの電源装置を備えた照明装置

Country Status (1)

Country Link
JP (1) JP6658193B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057452A (ja) * 2018-09-28 2020-04-09 東芝ライテック株式会社 電源装置及び照明装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009131062A (ja) * 2007-11-26 2009-06-11 Ricoh Co Ltd 降圧型スイッチングレギュレータ
JP2011229233A (ja) * 2010-04-16 2011-11-10 Cosel Co Ltd 力率改善回路およびその起動動作制御方法
JP2014155300A (ja) * 2013-02-07 2014-08-25 Shindengen Electric Mfg Co Ltd 半導体照明用電源制御回路、半導体集積回路、および、半導体照明用電源

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009131062A (ja) * 2007-11-26 2009-06-11 Ricoh Co Ltd 降圧型スイッチングレギュレータ
JP2011229233A (ja) * 2010-04-16 2011-11-10 Cosel Co Ltd 力率改善回路およびその起動動作制御方法
JP2014155300A (ja) * 2013-02-07 2014-08-25 Shindengen Electric Mfg Co Ltd 半導体照明用電源制御回路、半導体集積回路、および、半導体照明用電源

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057452A (ja) * 2018-09-28 2020-04-09 東芝ライテック株式会社 電源装置及び照明装置
JP7067396B2 (ja) 2018-09-28 2022-05-16 東芝ライテック株式会社 電源装置及び照明装置

Also Published As

Publication number Publication date
JP6658193B2 (ja) 2020-03-04

Similar Documents

Publication Publication Date Title
JP5887524B2 (ja) 電源装置
JP6344045B2 (ja) Led点灯回路及びled照明装置
EP2515612A1 (en) Lighting device and illumination apparatus having the same
JP6620635B2 (ja) 電源装置及びこの電源装置を備えた照明装置
JP6658193B2 (ja) 電源装置及びこの電源装置を備えた照明装置
JP6341378B2 (ja) 電源装置および照明装置
JP6824752B2 (ja) 電源装置およびこの電源装置を備えた照明装置
JP2018057100A (ja) 電源装置及びこの電源装置を備えた照明装置
JP6239242B2 (ja) 半導体照明用電源制御回路、半導体集積回路、および、半導体照明用電源
JP2019169249A (ja) 点灯装置
JP6361876B2 (ja) 電源装置および照明装置
JP6658192B2 (ja) 電源装置及びこの電源装置を備えた照明装置
JP6804993B2 (ja) 電源装置及びこの電源装置を備えた照明装置
JP2018057093A (ja) 電源装置
JP7332981B2 (ja) 電源装置および照明装置
JP6357790B2 (ja) 点灯装置および照明器具
JP2018113733A (ja) 電源装置及びこの電源装置を備えた照明装置
JP6817078B2 (ja) 電源装置およびこの電源装置を備えた照明装置
JP7097677B2 (ja) 電源装置および照明装置
JP6821440B2 (ja) 電源装置及びこの電源装置を備えた照明装置
JP5328997B2 (ja) 電源装置及び照明装置
JP6759653B2 (ja) 電源装置及びこの電源装置を備えた照明装置
JP6512347B2 (ja) 点灯装置および照明器具
JP2022036663A (ja) 点灯装置
JP6825704B2 (ja) 電力変換装置、照明器具、電気機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R151 Written notification of patent or utility model registration

Ref document number: 6658193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151