JP2017175691A - 電源切換回路及び電子機器 - Google Patents

電源切換回路及び電子機器 Download PDF

Info

Publication number
JP2017175691A
JP2017175691A JP2016056503A JP2016056503A JP2017175691A JP 2017175691 A JP2017175691 A JP 2017175691A JP 2016056503 A JP2016056503 A JP 2016056503A JP 2016056503 A JP2016056503 A JP 2016056503A JP 2017175691 A JP2017175691 A JP 2017175691A
Authority
JP
Japan
Prior art keywords
power supply
node
potential
switching circuit
supply potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016056503A
Other languages
English (en)
Other versions
JP6686589B2 (ja
Inventor
浩明 野溝
Hiroaki Nomizo
浩明 野溝
洋 木屋
Hiroshi Kiya
洋 木屋
延幸 及川
Nobuyuki Oikawa
延幸 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2016056503A priority Critical patent/JP6686589B2/ja
Priority to US15/450,728 priority patent/US10454471B2/en
Priority to CN201710161246.0A priority patent/CN107222018B/zh
Publication of JP2017175691A publication Critical patent/JP2017175691A/ja
Application granted granted Critical
Publication of JP6686589B2 publication Critical patent/JP6686589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/068—Electronic means for switching from one power supply to another power supply, e.g. to avoid parallel connection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

【課題】複数の電源電位の内からいずれの電源電位を選択しても、それらの電源電位の高低関係にかかわらず短絡電流が流れない電源切換回路を提供する。【解決手段】この電源切換回路は、入力ノードＮ１とノードＮ２との間に接続され、ノードＮ１に接続されたバックゲートを有するトランジスターＱＰ１と、ノードＮ２と出力ノードＮ３との間に接続され、ノードＮ３に接続されたバックゲートを有するトランジスターＱＰ２と、入力ノードＮ４とノードＮ５との間に接続され、ノードＮ４に接続されたバックゲートを有するトランジスターＱＰ３と、ノードＮ５とノードＮ３との間に接続され、ノードＮ３に接続されたバックゲートを有するトランジスターＱＰ４と、トランジスターＱＰ１及びＱＰ２の組とトランジスターＱＰ３及びＱＰ４の組との内の一方を導通状態にすると共に他方を非導通状態にする制御信号生成部とを備える。【選択図】図１

Description

本発明は、複数の電源電位の内から１つの電源電位を選択して出力する電源切換回路に関する。さらに、本発明は、そのような電源切換回路を用いた電子機器等に関する。
複数の電源から電力を供給されることが可能な電子機器において、複数の電源電位の内から１つの電源電位を選択して出力する電源切換回路が用いられている。そのような電源切換回路においては、複数の電源電位の内から１つの電源電位を選択しているときに、複数の電源電位の入力端子の間に短絡電流が流れることが問題となる。
関連する技術として、特許文献１の図１には、ディテクター１１の検出結果に従って入力電源電圧Ｖ１と入力電源電圧Ｖ２との内の一方を選択し、出力電源電圧Ｖ３として出力する電源切換回路が開示されている。制御回路４１は、ダイオードオア回路４２が出力する電圧Ｖ４が供給されて、入力電源電圧Ｖ２をＰＭＯＳトランジスター１７のゲートに供給し、出力電源電圧Ｖ３をＰＭＯＳトランジスター１８のゲートに供給し、接地電圧をＰＭＯＳトランジスター１９のゲートに供給する。その場合には、ＰＭＯＳトランジスター１７及び１８がオフし、ＰＭＯＳトランジスター１９がオンして、入力電源電圧Ｖ１が出力端子Ｔ３から出力される。
特開２０１２−１９１７０５号公報（要約書、図１）
特許文献１の電源切換回路において、入力電源電圧Ｖ１が入力電源電圧Ｖ２よりも高くても、入力電源電圧Ｖ２を選択したい場合が考えられる。しかしながら、特許文献１の図１に示されているように、ＰＭＯＳトランジスター１７〜１９には寄生ダイオードが存在する。従って、入力電源電圧Ｖ１が入力電源電圧Ｖ２よりも高い場合に入力電源電圧Ｖ２を選択すると、入力電源電圧Ｖ１の入力端子Ｔ１から、ＰＭＯＳトランジスター１９の寄生ダイオード及びＰＭＯＳトランジスター１７及び１８を介して、入力電源電圧Ｖ２の入力端子Ｔ２に短絡電流が流れてしまう。
その結果、短絡電流によってＰＭＯＳトランジスター１７〜１９が破壊されるおそれがある。また、入力端子Ｔ１又はＴ２にバッテリーが接続されている場合には、バッテリーが過電流で破壊されたり、入力端子Ｔ１又はＴ２に電源回路が接続されている場合には、電源回路の出力電圧が低下又は上昇したりするおそれがある。
そこで、上記の点に鑑み、本発明の第１の目的は、複数の電源電位の内からいずれの電源電位を選択しても、それらの電源電位の高低関係にかかわらず短絡電流が流れない電源切換回路を提供することである。また、本発明の第２の目的は、そのような電源切換回路において、供給される電源電位の高低に応じて、いずれかの電源電位を選択できるようにすることである。さらに、本発明の第３の目的は、そのような電源切換回路を用いた電子機器等を提供することである。
以上の課題の少なくとも一部を解決するため、本発明の第１の観点に係る電源切換回路は、第１の電源電位が供給される第１のノードと第２のノードとの間に接続されたソース及びドレイン、及び、第１のノードに接続されたバックゲートを有する第１のＰチャネルＭＯＳトランジスターと、第２のノードと第３のノードとの間に接続されたソース及びドレイン、及び、第３のノードに接続されたバックゲートを有する第２のＰチャネルＭＯＳトランジスターと、第２の電源電位が供給される第４のノードと第５のノードとの間に接続されたソース及びドレイン、及び、第４のノードに接続されたバックゲートを有する第３のＰチャネルＭＯＳトランジスターと、第５のノードと第３のノードとの間に接続されたソース及びドレイン、及び、第３のノードに接続されたバックゲートを有する第４のＰチャネルＭＯＳトランジスターと、第１〜第４のＰチャネルＭＯＳトランジスターのゲートに基準電位以上でバックゲートの電位以下の電位を有する第１〜第４の制御信号をそれぞれ印加することにより、第１及び第２のＰチャネルＭＯＳトランジスターの組と第３及び第４のＰチャネルＭＯＳトランジスターの組との内の一方を導通状態にすると共に他方を非導通状態にする制御信号生成部とを備える。
本発明の第１の観点によれば、入力ノードである第１又は第４のノードに接続されたトランジスターのバックゲートが、出力ノードである第３のノードに接続されたトランジスターのバックゲートから電気的に分離されている。従って、第１の電源電位が第２の電源電位よりも高い場合に第２の電源電位を選択しても、第１のノードから第３のノードへの電流の流入を防止することができる。逆に、第２の電源電位が第１の電源電位よりも高い場合に第１の電源電位を選択しても、第４のノードから第３のノードへの電流の流入を防止することができる。その結果、複数の電源電位の内からいずれの電源電位を選択しても、それらの電源電位の高低関係にかかわらず短絡電流が流れない電源切換回路を提供することができる。
本発明の第２の観点に係る電源切換回路は、上記の構成要素に加えて、第１の電源電位と基準電位との間の電圧を分圧して得られる比較電圧を参照電圧と比較することにより、電源選択信号を生成する比較部をさらに備え、制御信号生成部が、電源選択信号に従って第１〜第４の制御信号を生成する。それにより、供給される電源電位の高低に応じて、いずれかの電源電位を選択することができる。例えば、第１のノードに第１の電源電位が供給されなくなったような場合に、電源切換回路が、第４のノードに供給される第２の電源電位を選択して第３のノードから出力することができる。
本発明の第２の観点において、制御信号生成部が、第１のノードに接続されたアノードと第６のノードに接続されたカソードとを有する第１のダイオードと、第４のノードに接続されたアノードと第６のノードに接続されたカソードとを有する第２のダイオードとを含み、第６のノードの電位が、比較部に電源電位として供給されるようにしても良い。それにより、第１のノードに供給される第１の電源電位と第４のノードに供給される第２の電源電位との内の高い方の電源電位に基づいて、制御信号生成部及び比較部の電源電位を生成することができる。
また、制御信号生成部が、ローアクティブの電源選択信号のハイレベルを第６のノードの電位から第１の電源電位にシフトすることによって第１の制御信号を生成する第１のレベルシフターと、ローアクティブの電源選択信号のハイレベルを第６のノードの電位から第３のノードの電位にシフトすることによって第２の制御信号を生成する第２のレベルシフターと、ハイアクティブの電源選択信号のハイレベルを第６のノードの電位から第２の電源電位にシフトすることによって第３の制御信号を生成する第３のレベルシフターと、ハイアクティブの電源選択信号のハイレベルを第６のノードの電位から第３のノードの電位にシフトすることによって第４の制御信号を生成する第４のレベルシフターとをさらに含むようにしても良い。それにより、第１〜第４のＰチャネルＭＯＳトランジスターを非導通状態にするために十分なハイレベルの電位を有する第１〜第４の制御信号を生成することができる。
さらに、比較部が、設定に従って比較動作を停止させて電源選択信号のレベルを固定するスイッチ回路を含むようにしても良い。それにより、電源電位を選択する必要がないときに、比較部における消費電流を削減することができる。
本発明の第３の観点に係る電子機器は、本発明の第２の観点に係る電源切換回路と、比較電圧が参照電圧よりも低いときに生成される電源選択信号に従って動作を停止するロジック回路とを備える。それにより、例えば、バッテリーから第４のノードに供給される第２の電源電位によって電子機器が動作する場合に、バッテリーの消耗を抑制することができる。
本発明の一実施形態に係る電子機器の構成例を示す図。 図１に示す半導体集積回路装置の一部を示す断面図。 図１に示す電源切換回路の動作例を示す波形図。 図１に示す比較部の構成例を示す回路図。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。以下においては、一例として、電子機器が、電圧、電流、電力等の内の一種類あるいは複数種類を計測する計測機器である場合について説明する。
＜電子機器＞
図１は、本発明の一実施形態に係る電子機器の構成例を示す図である。図１に示すように、この電子機器は、本発明の一実施形態に係る電源切換回路１０と、ロジック回路５０と、レギュレーター６０と、計時回路７０と、アナログ回路８０と、Ｉ／Ｏ回路（入出力回路）９０とを含んでも良い。以下においては、電源切換回路１０〜Ｉ／Ｏ回路９０が半導体集積回路装置（ＩＣ）１００に内蔵されている場合について説明する。さらに、電子機器は、ＡＣ／ＤＣコンバーター１１０と、レギュレーター（ＲＥＧ）１２０と、分圧回路１３０と、バッテリー１４０と、キャパシターＣ１とを含んでも良い。
ＡＣ／ＤＣコンバーター１１０は、柱上トランス等のＡＣ電源から供給されるＡＣ電源電圧をＤＣ電源電圧に変換する。レギュレーター１２０は、ＡＣ／ＤＣコンバーター１１０から出力されるＤＣ電源電圧を安定化することにより、基準電位ＶＳＳ（例えば、０Ｖ）を基準として第１の電源電位Ｖ１（例えば、５Ｖ）を生成し、第１の電源電位Ｖ１を電源切換回路１０に供給する。
分圧回路１３０は、直列接続された抵抗Ｒ１及び可変抵抗Ｒ２を含み、第１の電源電位Ｖ１と基準電位ＶＳＳとの間の電圧を分圧して比較電圧ＶＣＭＰを生成する。バッテリー１４０は、基準電位ＶＳＳを基準として第２の電源電位Ｖ２（例えば、３．６Ｖ）を電源切換回路１０に供給する。キャパシターＣ１は、電源切換回路１０から出力される出力電源電位Ｖ３を安定化する。
＜電源切換回路＞
電源切換回路１０は、メインの電源電位としてノードＮ１に供給される第１の電源電位Ｖ１と、サブの電源電位としてノードＮ４に供給される第２の電源電位Ｖ２との内の一方を選択して、選択された電源電位をノードＮ３から出力する。電源切換回路１０は、ＰチャネルＭＯＳトランジスターＱＰ１〜ＱＰ４と、制御信号生成部２０とを含み、比較部３０と、レベルシフター（Ｌ／Ｓ）４０とをさらに含んでも良い。
トランジスターＱＰ１は、第１の電源電位Ｖ１が供給されるノードＮ１とノードＮ２との間に接続されたソース及びドレインと、ノードＮ１に接続されたバックゲートとを有している。トランジスターＱＰ１には、ノードＮ２に接続されたアノードと、ノードＮ１に接続されたカソードとを有する寄生ダイオードが存在する。
トランジスターＱＰ２は、ノードＮ２とノードＮ３との間に接続されたソース及びドレインと、ノードＮ３に接続されたバックゲートとを有している。トランジスターＱＰ２には、ノードＮ２に接続されたアノードと、ノードＮ３に接続されたカソードとを有する寄生ダイオードが存在する。
トランジスターＱＰ３は、第２の電源電位Ｖ２が供給されるノードＮ４とノードＮ５との間に接続されたソース及びドレインと、ノードＮ４に接続されたバックゲートとを有している。トランジスターＱＰ３には、ノードＮ５に接続されたアノードと、ノードＮ４に接続されたカソードとを有する寄生ダイオードが存在する。
トランジスターＱＰ４は、ノードＮ５とノードＮ３との間に接続されたソース及びドレインと、ノードＮ３に接続されたバックゲートとを有している。トランジスターＱＰ４には、ノードＮ５に接続されたアノードと、ノードＮ３に接続されたカソードとを有する寄生ダイオードが存在する。
制御信号生成部２０は、トランジスターＱＰ１〜ＱＰ４のゲートに、基準電位ＶＳＳ以上でバックゲートの電位以下の電位を有する制御信号Ｓ１〜Ｓ４をそれぞれ印加する。それにより、制御信号生成部２０は、トランジスターＱＰ１及びＱＰ２の組とトランジスターＱＰ３及びＱＰ４の組との内の一方を導通状態（オン状態）にすると共に、他方を非導通状態（オフ状態）にする。
トランジスターＱＰ１及びＱＰ２がオン状態になって、トランジスターＱＰ３及びＱＰ４がオフ状態になると、第１の電源電位Ｖ１が選択されて、出力電源電位Ｖ３としてノードＮ３に供給される。一方、トランジスターＱＰ３及びＱＰ４がオン状態になって、トランジスターＱＰ１及びＱＰ２がオフ状態になると、第２の電源電位Ｖ２が選択されて、出力電源電位Ｖ３としてノードＮ３に供給される。
制御信号生成部２０は、レベルシフター（Ｌ／Ｓ）２１〜２４と、インバーター２５と、ダイオードＤ１及びＤ２とを含んでいる。ダイオードＤ１は、第１の電源電位Ｖ１が供給されるノードＮ１に接続されたアノードと、ノードＮ６に接続されたカソードとを有している。ダイオードＤ２は、第２の電源電位Ｖ２が供給されるノードＮ４に接続されたアノードと、ノードＮ６に接続されたカソードとを有している。
従って、ダイオードＤ１とダイオードＤ２との接続点であるノードＮ６において、第１の電源電位Ｖ１と第２の電源電位Ｖ２との内の高い方の電位からダイオードの順方向電圧だけ降下した電位が生成される。ノードＮ６の電位は、レベルシフター２１〜２４、インバーター２５、及び、比較部３０等に、内部電源電位Ｖ４として供給される。それにより、ノードＮ１に供給される第１の電源電位Ｖ１とノードＮ４に供給される第２の電源電位Ｖ２との内の高い方の電源電位に基づいて、制御信号生成部２０及び比較部３０等の電源電位を生成することができる。
比較部３０は、コンパレーター等で構成され、第１の電源電位Ｖ１と基準電位ＶＳＳとの間の電圧を分圧して得られる比較電圧ＶＣＭＰを参照電圧ＶＲＥＦ１と比較することにより、電源選択信号ＳＥＬを生成する。制御信号生成部２０は、電源選択信号ＳＥＬに従って、制御信号Ｓ１〜Ｓ４を生成する。それにより、例えば、レギュレーター１２０からノードＮ１に第１の電源電位Ｖ１が供給されなくなったような場合に、電源切換回路１０が、バッテリー１４０からノードＮ４に供給される第２の電源電位Ｖ２を選択してノードＮ３から出力することができる。
例えば、比較部３０は、ハイアクティブの電源選択信号ＳＥＬを生成する。ハイアクティブの電源選択信号ＳＥＬは、比較電圧ＶＣＭＰが参照電圧ＶＲＥＦ１よりも高いときにハイレベル（内部電源電位Ｖ４）となり、比較電圧ＶＣＭＰが参照電圧ＶＲＥＦ１よりも低いときにローレベル（基準電位ＶＳＳ）となる。その場合には、制御信号生成部２０のインバーター２５が、ハイアクティブの電源選択信号ＳＥＬを反転して、ローアクティブの電源選択信号ＳＥＬバーを生成する。なお、制御信号生成部２０は、比較部３０によって生成される電源選択信号ＳＥＬの替りに、電源切換回路１０の外部から供給される電源選択信号ＳＥＬに従って制御信号Ｓ１〜Ｓ４を生成しても良い。
レベルシフター２１は、内部電源電位Ｖ４及び第１の電源電位Ｖ１が供給され、ローアクティブの電源選択信号ＳＥＬバーのハイレベルを内部電源電位Ｖ４から第１の電源電位Ｖ１にシフトすることによって制御信号Ｓ１を生成する。レベルシフター２２は、内部電源電位Ｖ４及び出力電源電位Ｖ３が供給され、ローアクティブの電源選択信号ＳＥＬバーのハイレベルを内部電源電位Ｖ４から出力電源電位Ｖ３にシフトすることによって制御信号Ｓ２を生成する。
レベルシフター２３は、内部電源電位Ｖ４及び第２の電源電位Ｖ２が供給され、ハイアクティブの電源選択信号ＳＥＬのハイレベルを内部電源電位Ｖ４から第２の電源電位Ｖ２にシフトすることによって制御信号Ｓ３を生成する。レベルシフター２４は、内部電源電位Ｖ４及び出力電源電位Ｖ３が供給され、ハイアクティブの電源選択信号ＳＥＬのハイレベルを内部電源電位Ｖ４から出力電源電位Ｖ３にシフトすることによって制御信号Ｓ４を生成する。それにより、トランジスターＱＰ１〜ＱＰ４をオフ状態にするために十分なハイレベルの電位を有する制御信号Ｓ１〜Ｓ４を生成することができる。
図２は、図１に示す半導体集積回路装置の一部を示す断面図である。図２は、一例として、トランジスターＱＰ１及びＱＰ２が設けられた領域を示している。図２に示すように、Ｐ型の半導体基板１０１内にＮウェル１０２及び１０３が形成されている。また、半導体基板１０１に基準電位ＶＳＳを印加するために、半導体基板１０１内にＰ型の不純物領域１０４が形成されている。
トランジスターＱＰ１は、第１の電源電位Ｖ１が供給されるノードＮ１に電気的に接続されたＮウェル１０２に設けられている。即ち、Ｎウェル１０２内にトランジスターＱＰ１のソースＳ及びドレインＤとなるＰ型の不純物領域が形成され、Ｎウェル１０２上にゲート絶縁膜を介してトランジスターＱＰ１のゲート電極Ｇが設けられている。
Ｎウェル１０２は、トランジスターＱＰ１のバックゲートに相当し、Ｎウェル１０２に電位を印加するために、Ｎウェル１０２内にＮ型の不純物領域１０５が形成されている。トランジスターＱＰ１のソース及びバックゲートは、ノードＮ１に接続されて第１の電源電位Ｖ１が供給される。トランジスターＱＰ１のドレインは、ノードＮ２に接続されている。
また、トランジスターＱＰ２は、ノードＮ３に電気的に接続されたＮウェル１０３に設けられている。即ち、Ｎウェル１０３内にトランジスターＱＰ２のソースＳ及びドレインＤとなるＰ型の不純物領域が形成され、Ｎウェル１０３上にゲート絶縁膜を介してトランジスターＱＰ２のゲート電極Ｇが設けられている。
Ｎウェル１０３は、トランジスターＱＰ２のバックゲートに相当し、Ｎウェル１０３に電位を印加するために、Ｎウェル１０３内にＮ型の不純物領域１０６が形成されている。トランジスターＱＰ２のソースは、ノードＮ２に接続されている。トランジスターＱＰ２のドレイン及びバックゲートは、ノードＮ３に接続されている。
ノードＮ１に供給される第１の電源電位Ｖ１を選択する場合には、トランジスターＱＰ１のゲート及びトランジスターＱＰ２のゲートに基準電位ＶＳＳが印加される。それにより、トランジスターＱＰ１及びＱＰ２がオン状態となって、第１の電源電位Ｖ１がノードＮ３に供給される。
一方、ノードＮ１に供給される第１の電源電位Ｖ１を選択しない場合には、図２に示すように、トランジスターＱＰ１のゲートに第１の電源電位Ｖ１が印加されると共に、トランジスターＱＰ２のゲートに出力電源電位Ｖ３が印加される。それにより、トランジスターＱＰ１及びＱＰ２がオフ状態となる。
また、図２に示すように、トランジスターＱＰ１において、ドレインＤをアノードとし、Ｎウェル１０２をカソードとする寄生ダイオードが存在する。同様に、トランジスターＱＰ２において、ソースＳをアノードとし、Ｎウェル１０３をカソードとする寄生ダイオードが存在する。
従って、トランジスターＱＰ１を設けずにトランジスターＱＰ２のソースＳをノードＮ１に接続すると、トランジスターＱＰ２をオフ状態にしても、ノードＮ１の電位がノードＮ３の電位よりもダイオードの順方向電圧以上高い場合にはトランジスターＱＰ２の寄生ダイオードを介してノードＮ１からノードＮ３に電流が流れてしまう。
一方、図２に示す構造によれば、入力ノードであるノードＮ１に接続されたトランジスターＱＰ１のバックゲート（Ｎウェル１０２）が、出力ノードであるノードＮ３に接続されたトランジスターＱＰ２のバックゲート（Ｎウェル１０３）から電気的に分離されている。従って、第１の電源電位Ｖ１が第２の電源電位Ｖ２よりも高い場合に第２の電源電位Ｖ２を選択しても、ノードＮ１からノードＮ３への電流の流入を防止することができる。
図１に示すトランジスターＱＰ３及びＱＰ４も、トランジスターＱＰ１及びＱＰ２と同様の構造を有している。従って、第２の電源電位Ｖ２が第１の電源電位Ｖ１よりも高い場合に第１の電源電位Ｖ１を選択しても、ノードＮ４からノードＮ３への電流の流入を防止することができる。その結果、複数の電源電位の内からいずれの電源電位を選択しても、それらの電源電位の高低関係にかかわらず短絡電流が流れない電源切換回路１０を提供することができる。
＜動作例＞
次に、図１に示す電源切換回路１０の動作例について、図１及び図３を参照しながら説明する。図３は、図１に示す電源切換回路の動作例を示す波形図である。この例においては、比較部３０が、シュミットトリガー回路で構成されており、ヒステリシス特性を有している。
第１の期間Ｔ１において、レギュレーター１２０から供給される第１の電源電位Ｖ１が所定の値よりも高いので、第１の電源電位Ｖ１と基準電位ＶＳＳとの間の電圧を分圧して得られる比較電圧ＶＣＭＰが、参照電圧ＶＲＥＦ１（−）よりも高くなっている。比較部３０は、比較電圧ＶＣＭＰを参照電圧ＶＲＥＦ１（−）と比較することにより、ハイレベルの電源選択信号ＳＥＬを生成する。また、インバーター２５は、ハイレベルの電源選択信号ＳＥＬを反転して、ローレベルの電源選択信号ＳＥＬバーを生成する。
従って、レベルシフター２１及び２２が、トランジスターＱＰ１及びＱＰ２のゲートに基準電位ＶＳＳを印加する。それにより、トランジスターＱＰ１及びＱＰ２がオン状態となる。また、レベルシフター２３が、トランジスターＱＰ３のゲートに第２の電源電位Ｖ２を印加すると共に、レベルシフター２４が、トランジスターＱＰ４のゲートに出力電源電位Ｖ３を印加する。それにより、トランジスターＱＰ３及びＱＰ４がオフ状態となる。その結果、第１の期間Ｔ１において、第１の電源電位Ｖ１が選択されて、出力電源電位Ｖ３としてノードＮ３に供給される。
レギュレーター１２０から供給される第１の電源電位Ｖ１が何らかの原因で所定の値よりも低下すると、比較電圧ＶＣＭＰが参照電圧ＶＲＥＦ１（−）よりも低くなるので、比較部３０が、電源選択信号ＳＥＬをローレベルに変化させる。また、インバーター２５が、ローレベルの電源選択信号ＳＥＬを反転して、ハイレベルの電源選択信号ＳＥＬバーを生成する。
従って、レベルシフター２３及び２４が、トランジスターＱＰ３及びＱＰ４のゲートに基準電位ＶＳＳを印加する。それにより、トランジスターＱＰ３及びＱＰ４がオン状態となる。また、レベルシフター２１が、トランジスターＱＰ１のゲートに第１の電源電位Ｖ１を印加すると共に、レベルシフター２２が、トランジスターＱＰ２のゲートに出力電源電位Ｖ３を印加する。それにより、トランジスターＱＰ１及びＱＰ２がオフ状態となる。その結果、第２の期間Ｔ２において、第２の電源電位Ｖ２が選択されて、出力電源電位Ｖ３としてノードＮ３に供給される。
レギュレーター１２０から供給される第１の電源電位Ｖ１が再び所定の値を超えてさらに高くなると、比較電圧ＶＣＭＰが参照電圧ＶＲＥＦ１（＋）よりも高くなるので、比較部３０が、電源選択信号ＳＥＬをハイレベルに変化させる。その結果、第３の期間Ｔ３において、第１の電源電位Ｖ１が選択されて、出力電源電位Ｖ３としてノードＮ３に供給される。図３に示すように、比較部３０のヒステリシス特性によって、参照電圧ＶＲＥＦ１（−）と参照電圧ＶＲＥＦ１（＋）との間に差ΔＶＲＥＦ１が生じる。
＜周辺回路＞
再び図１を参照すると、電源切換回路１０の出力電源電位Ｖ３は、レギュレーター６０、計時回路７０、アナログ回路８０、及び、Ｉ／Ｏ回路９０等の周辺回路に供給される。レギュレーター６０は、オペアンプ６１と、抵抗Ｒ６１及びＲ６２とを含んでいる。抵抗Ｒ６１及びＲ６２は、オペアンプ６１の出力電圧を分圧して、分圧された電圧をオペアンプ６１の反転入力端子に帰還することにより、オペアンプ６１のゲインを設定する。オペアンプ６１は、設定されたゲインで参照電位ＶＲＥＦ２を増幅することにより、ロジック電源電位Ｖ５（例えば、１．８Ｖ）を生成してロジック回路５０に供給する。
ロジック回路５０は、例えば、組み合わせ回路又は順序回路等の論理回路、ＣＰＵ（中央演算装置）、又は、レジスター又はメモリー等の格納部を含んでおり、電源切換回路１０の比較部３０によって生成される電源選択信号ＳＥＬに従って制御される。また、ロジック回路５０に含まれている回路素子の耐圧が電源切換回路１０の内部電源電位Ｖ４よりも低い場合には、電源切換回路１０にレベルシフター４０が設けられる。レベルシフター４０は、比較部３０によって生成される電源選択信号ＳＥＬのハイレベルを内部電源電位Ｖ４からロジック電源電位Ｖ５にシフトすることによって電源選択信号ＯＵＴを生成し、電源選択信号ＯＵＴをロジック回路５０に供給する。
＜第１の応用例＞
例えば、図１に示す電子機器が運搬される際にＡＣ電源電圧が供給されなくなると、ＡＣ／ＤＣコンバーター１１０及びレギュレーター１２０が動作を停止して、第１の電源電位Ｖ１が基準電位ＶＳＳまで低下する。それにより、比較電圧ＶＣＭＰも基準電位ＶＳＳまで低下するので、比較部３０によって生成される電源選択信号ＳＥＬがローレベルになって、電源切換回路１０が、バッテリー１４０から供給される第２の電源電位Ｖ２を選択する。
電子機器がバッテリー１４０からの電源供給によって動作しているときでも、計時回路７０は、計時動作を継続して現在時刻を表す計時信号を生成し続ける。一方、ロジック回路５０は、比較電圧ＶＣＭＰが参照電圧ＶＲＥＦ１よりも低いときに生成される電源選択信号ＯＵＴに従って動作を停止する。それにより、バッテリー１４０からノードＮ４に供給される第２の電源電位Ｖ２によって電子機器が動作する場合に、バッテリー１４０の消耗を抑制することができる。
あるいは、ロジック回路５０は、電源切換回路１０から供給される電源選択信号ＯＵＴのレベルが変化すると、電源選択信号ＯＵＴを格納部に格納するようにしても良い。それにより、電子機器がＡＣ電源で駆動されたかバッテリーで駆動されたかに関するステート情報を、後で格納部から読み出すことができる。さらに、ロジック回路５０は、電源選択信号ＯＵＴと共に、計時回路７０によって生成される計時信号を格納部に格納するようにしても良い。それにより、電子機器の駆動状態が何時切り換えられたかに関するステート情報を、後で格納部から読み出すことができる。
＜第２の応用例＞
また、図１に示す電子機器が一旦設置されてしまうと、バッテリー１４０を必要としない場合もある。そのような場合に、比較部３０は、比較動作を停止して電源選択信号ＳＥＬのレベルを固定しても良い。
図４は、図１に示す比較部の構成例を示す回路図である。図４に示すように、比較部３０は、抵抗Ｒ３０と、ＮチャネルＭＯＳトランジスターＱＮ３１〜ＱＮ３４とを含んでいる。ここで、トランジスターＱＮ３１及びＱＮ３２は、差動対を構成している。また、トランジスターＱＮ３４は、設定に従って比較動作を停止させて電源選択信号ＳＥＬのレベルを固定するスイッチ回路を構成している。
トランジスターＱＮ３１は、内部電源電位Ｖ４が供給されるノードＮ６に接続されたドレインと、比較電圧ＶＣＭＰが印加されるゲートとを有している。トランジスターＱＮ３２は、抵抗Ｒ３０を介してノードＮ６に接続されたドレインと、参照電圧ＶＲＥＦ１が印加されるゲートとを有している。抵抗Ｒ３０とトランジスターＱＮ３２との接続点から、電源選択信号ＳＥＬが出力される。
トランジスターＱＮ３３は、トランジスターＱＮ３１及びＱＮ３２のソースに接続されたドレインと、バイアス電圧ＶＢＩが印加されるゲートとを有している。トランジスターＱＮ３４は、トランジスターＱＮ３３のソースに接続されたドレインと、図１に示すＩＣ１００の端子に外部から供給されるイネーブル信号ＥＮが印加されるゲートと、基準電位ＶＳＳの配線に接続されたソースとを有している。ＩＣ１００の上記端子には、イネーブル信号ＥＮのレベルを設定するためのスイッチが接続されていても良い。
イネーブル信号ＥＮがハイレベルであるときに、トランジスターＱＮ３４がオン状態となって、トランジスターＱＮ３１〜ＱＮ３３に電流を流すので、比較部３０が比較動作を行う。一方、イネーブル信号ＥＮがローレベルであるときには、トランジスターＱＮ３４がオフ状態となって、トランジスターＱＮ３１〜ＱＮ３３に電流が流れないので、比較部３０が比較動作を停止して、電源選択信号ＳＥＬがハイレベルに固定される。
初期状態において、ハイレベルのイネーブル信号ＥＮが比較部３０に供給される。比較部３０は、イネーブル信号ＥＮがハイレベルであるときに、比較電圧ＶＣＭＰを参照電圧ＶＲＥＦ１と比較することにより、電源選択信号ＳＥＬを生成する。電源切換回路１０は、電源選択信号ＳＥＬに従って、レギュレーター１２０から供給される第１の電源電位Ｖ１とバッテリー１４０から供給される第２の電源電位Ｖ２との内の一方を選択する。
その後、設定に従って、ローレベルのイネーブル信号ＥＮが比較部３０に供給される。比較部３０は、イネーブル信号ＥＮがローレベルであるときに、比較動作を停止して電源選択信号ＳＥＬをハイレベルに固定する。それにより、電源切換回路１０は、レギュレーター１２０から供給される第１の電源電位Ｖ１を選択する。このようにすれば、電源電位を選択する必要がないときに、比較部３０における消費電流を削減することができる。なお、イネーブル信号ＥＮは、図１に示す電子機器をテストする際にも利用することができる。
以上の実施形態においては、電子機器として計測機器について説明したが、本発明は、計測機器以外にも、例えば、電卓、電子辞書、電子ゲーム機器、携帯電話機等の移動端末、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、カーナビゲーション装置、測定機器、及び、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡）等の電子機器に適用することができる。このように、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
１０…電源切換回路、２０…制御信号生成部、２１〜２４…レベルシフター、２５…インバーター、３０…比較部、４０…レベルシフター、５０…ロジック回路、６０…レギュレーター、６１…オペアンプ、７０…計時回路、８０…アナログ回路、９０…Ｉ／Ｏ回路、１００…半導体集積回路装置、１０１…半導体基板、１０２、１０３…Ｎウェル、１０４…Ｐ型不純物領域、１０５、１０６…Ｎ型不純物領域、１１０…ＡＣ／ＤＣコンバーター、１２０…レギュレーター、１３０…分圧回路、１４０…バッテリー、ＱＰ１〜ＱＰ４…ＰチャネルＭＯＳトランジスター、ＱＮ３１〜ＱＮ３４…ＮチャネルＭＯＳトランジスター、Ｄ１、Ｄ２…ダイオード、Ｒ１、Ｒ３０、Ｒ６１、Ｒ６２…抵抗、Ｒ２…可変抵抗、Ｃ１…キャパシター

Claims (6)

  1. 第１の電源電位が供給される第１のノードと第２のノードとの間に接続されたソース及びドレイン、及び、前記第１のノードに接続されたバックゲートを有する第１のＰチャネルＭＯＳトランジスターと、
    前記第２のノードと第３のノードとの間に接続されたソース及びドレイン、及び、前記第３のノードに接続されたバックゲートを有する第２のＰチャネルＭＯＳトランジスターと、
    第２の電源電位が供給される第４のノードと第５のノードとの間に接続されたソース及びドレイン、及び、前記第４のノードに接続されたバックゲートを有する第３のＰチャネルＭＯＳトランジスターと、
    前記第５のノードと前記第３のノードとの間に接続されたソース及びドレイン、及び、前記第３のノードに接続されたバックゲートを有する第４のＰチャネルＭＯＳトランジスターと、
    前記第１〜第４のＰチャネルＭＯＳトランジスターのゲートに基準電位以上でバックゲートの電位以下の電位を有する第１〜第４の制御信号をそれぞれ印加することにより、前記第１及び第２のＰチャネルＭＯＳトランジスターの組と前記第３及び第４のＰチャネルＭＯＳトランジスターの組との内の一方を導通状態にすると共に他方を非導通状態にする制御信号生成部と、
    を備える電源切換回路。
  2. 前記第１の電源電位と前記基準電位との間の電圧を分圧して得られる比較電圧を参照電圧と比較することにより、電源選択信号を生成する比較部をさらに備え、
    前記制御信号生成部が、前記電源選択信号に従って前記第１〜第４の制御信号を生成する、請求項１記載の電源切換回路。
  3. 前記制御信号生成部が、
    前記第１のノードに接続されたアノードと第６のノードに接続されたカソードとを有する第１のダイオードと、
    前記第４のノードに接続されたアノードと前記第６のノードに接続されたカソードとを有する第２のダイオードと、
    を含み、前記第６のノードの電位が、前記比較部に電源電位として供給される、請求項２記載の電源切換回路。
  4. 前記制御信号生成部が、
    ローアクティブの電源選択信号のハイレベルを前記第６のノードの電位から前記第１の電源電位にシフトすることによって前記第１の制御信号を生成する第１のレベルシフターと、
    前記ローアクティブの電源選択信号のハイレベルを前記第６のノードの電位から前記第３のノードの電位にシフトすることによって前記第２の制御信号を生成する第２のレベルシフターと、
    ハイアクティブの電源選択信号のハイレベルを前記第６のノードの電位から前記第２の電源電位にシフトすることによって前記第３の制御信号を生成する第３のレベルシフターと、
    前記ハイアクティブの電源選択信号のハイレベルを前記第６のノードの電位から前記第３のノードの電位にシフトすることによって前記第４の制御信号を生成する第４のレベルシフターと、
    をさらに含む、請求項３記載の電源切換回路。
  5. 前記比較部が、設定に従って比較動作を停止させて前記電源選択信号のレベルを固定するスイッチ回路を含む、請求項２〜４のいずれか１項記載の電源切換回路。
  6. 請求項２〜４のいずれか１項記載の電源切換回路と、
    前記比較電圧が前記参照電圧よりも低いときに生成される電源選択信号に従って動作を停止するロジック回路と、
    を備える電子機器。
JP2016056503A 2016-03-22 2016-03-22 電源切換回路及び電子機器 Expired - Fee Related JP6686589B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016056503A JP6686589B2 (ja) 2016-03-22 2016-03-22 電源切換回路及び電子機器
US15/450,728 US10454471B2 (en) 2016-03-22 2017-03-06 Power supply switching circuit and electronic device
CN201710161246.0A CN107222018B (zh) 2016-03-22 2017-03-17 电源切换电路以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016056503A JP6686589B2 (ja) 2016-03-22 2016-03-22 電源切換回路及び電子機器

Publications (2)

Publication Number Publication Date
JP2017175691A true JP2017175691A (ja) 2017-09-28
JP6686589B2 JP6686589B2 (ja) 2020-04-22

Family

ID=59897380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016056503A Expired - Fee Related JP6686589B2 (ja) 2016-03-22 2016-03-22 電源切換回路及び電子機器

Country Status (3)

Country Link
US (1) US10454471B2 (ja)
JP (1) JP6686589B2 (ja)
CN (1) CN107222018B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020195238A (ja) * 2019-05-29 2020-12-03 株式会社ジェイテクト 補助電源装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075571B (zh) * 2016-04-14 2022-11-01 瑞士优北罗股份有限公司 电源切换电路
CN108899991B (zh) * 2018-07-20 2020-04-07 上海东软载波微电子有限公司 电源自动切换电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270196A (ja) * 1996-03-29 1997-10-14 Nec Corp 電源切り替え回路
JPH10271710A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp 電源切替回路
JP2005080491A (ja) * 2003-09-04 2005-03-24 Fujitsu Ltd 電源装置
JP2013102423A (ja) * 2011-10-20 2013-05-23 Yamaha Corp 電源切換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3148454B2 (ja) 1993-03-31 2001-03-19 富士通株式会社 半導体装置の電源切換回路
EP0782268B1 (en) * 1995-12-29 2002-04-24 STMicroelectronics S.r.l. Supply voltages switch circuit
JP5685115B2 (ja) 2011-03-09 2015-03-18 セイコーインスツル株式会社 電源切換回路
JP6112287B2 (ja) * 2012-07-09 2017-04-12 セイコーエプソン株式会社 電源切替回路、リアルタイムクロック装置、電子機器、移動体、及び電源切替回路の制御方法
US9374048B2 (en) * 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270196A (ja) * 1996-03-29 1997-10-14 Nec Corp 電源切り替え回路
JPH10271710A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp 電源切替回路
JP2005080491A (ja) * 2003-09-04 2005-03-24 Fujitsu Ltd 電源装置
JP2013102423A (ja) * 2011-10-20 2013-05-23 Yamaha Corp 電源切換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020195238A (ja) * 2019-05-29 2020-12-03 株式会社ジェイテクト 補助電源装置
JP7257255B2 (ja) 2019-05-29 2023-04-13 株式会社ジェイテクト 補助電源装置

Also Published As

Publication number Publication date
US10454471B2 (en) 2019-10-22
US20170279447A1 (en) 2017-09-28
CN107222018B (zh) 2022-03-15
CN107222018A (zh) 2017-09-29
JP6686589B2 (ja) 2020-04-22

Similar Documents

Publication Publication Date Title
US8373485B2 (en) Voltage level shifting apparatus
US10811899B2 (en) Power switching circuit
US9964975B1 (en) Semiconductor devices for sensing voltages
JP2014106112A (ja) 電圧変動検出回路及び半導体集積回路
JP6294061B2 (ja) 短絡保護回路
CN107222018B (zh) 电源切换电路以及电子设备
JP2004072709A (ja) レベル変換回路
JP6578757B2 (ja) 電源電圧検出回路、半導体集積回路装置、及び、電子機器
US10147678B2 (en) Trimming device
JP4920398B2 (ja) 電圧発生回路
US9407158B2 (en) Floating bias generator
TWI223498B (en) Amplitude conversion circuit
US10862476B2 (en) Semiconductor device and electronic device using the same
TWI535198B (zh) 差分信號驅動器
US10873256B1 (en) Charge-pump boosting circuit
JP2010183533A (ja) 半導体集積装置
CN109074115A (zh) 提供参考电压或电流的***和方法
US20160224044A1 (en) Voltage dropping circuit and integrated circuit
US8680923B2 (en) Output circuit
JP2017169029A (ja) レベルシフト回路、電子機器および集積回路
KR101261342B1 (ko) 기준전류 생성회로
TW201902098A (zh) 具有高效率倍壓器的裝置
JP5428259B2 (ja) 基準電圧発生回路および電源クランプ回路
CN115987273A (zh) 最大电压选择电路、芯片及电子设备
CN116915183A (zh) 振荡器以及时钟产生方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200316

R150 Certificate of patent or registration of utility model

Ref document number: 6686589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees