JP2017174846A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2017174846A
JP2017174846A JP2016055745A JP2016055745A JP2017174846A JP 2017174846 A JP2017174846 A JP 2017174846A JP 2016055745 A JP2016055745 A JP 2016055745A JP 2016055745 A JP2016055745 A JP 2016055745A JP 2017174846 A JP2017174846 A JP 2017174846A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor device
heat radiating
heat
radiating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016055745A
Other languages
Japanese (ja)
Inventor
成輝 吉田
Shigeki Yoshida
成輝 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016055745A priority Critical patent/JP2017174846A/en
Publication of JP2017174846A publication Critical patent/JP2017174846A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which improves a radiation property without causing increase in size.SOLUTION: A semiconductor device of an embodiment has: a semiconductor substrate; a gate electrode formed on the semiconductor substrate; a source electrode and a drain electrode which are formed on the semiconductor substrate and away from the gate electrode so as to sandwich the gate electrode; a radiation member formed on the gate electrode, for radiating heat generated near the gate electrode to the outside of the semiconductor device; and an insulator layer which covers the gate electrode, a surface of the semiconductor substrate between the source electrode and the drain electrode and a peripheral region of the gate electrode.SELECTED DRAWING: Figure 3

Description

本発明の実施形態は、半導体装置に関する。   Embodiments described herein relate generally to a semiconductor device.

通信装置等に用いられる大電力用の半導体装置には、窒化ガリウム（ＧａＮ）を用いた窒化物半導体がある。大電力用の半導体装置には、窒化ガリウムの層（ＧａＮ層）を形成し、その上にアルミニウム元素（Ａｌ）を含有した窒化アルミニウムガリウムの層（ＡｌＧａＮ層）を形成したＨＥＭＴ構造の半導体装置が知られている。   As a high-power semiconductor device used for a communication device or the like, there is a nitride semiconductor using gallium nitride (GaN). The semiconductor device for high power includes a HEMT structure semiconductor device in which a gallium nitride layer (GaN layer) is formed and an aluminum gallium nitride layer (AlGaN layer) containing aluminum element (Al) is formed thereon. Are known.

しかし、窒化物半導体を用いた半導体装置は大電力を印加するとゲート電極下の発熱が顕著になり、半導体装置の特性を劣化させるという問題がある。従来技術ではソース電極、ゲート電極、ドレイン電極のそれぞれの間に中空の放熱路を形成し、この放熱路の一端を半導体の動作領域外に形成した放熱パッドに接続して放熱する半導体装置が知られているが、放熱パッドを設けていることから、半導体装置のサイズが大きくなるという問題がある。   However, a semiconductor device using a nitride semiconductor has a problem that when a large amount of power is applied, heat generation under the gate electrode becomes remarkable, and the characteristics of the semiconductor device are deteriorated. In the prior art, a semiconductor device is known in which a hollow heat dissipation path is formed between each of the source electrode, the gate electrode, and the drain electrode, and one end of the heat dissipation path is connected to a heat dissipation pad formed outside the semiconductor operating region. However, since the heat dissipating pad is provided, there is a problem that the size of the semiconductor device is increased.

特開２００８−１１２７９３号公報JP 2008-112793 A

本発明が解決しようとする課題は、サイズを増大せずに放熱特性を向上させた半導体装置を提供することである。   The problem to be solved by the present invention is to provide a semiconductor device having improved heat dissipation characteristics without increasing the size.

上記課題を解決するため実施形態の半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート電極と、前記半導体基板上に、前記ゲート電極と離間して、前記ゲート電極を挟んで形成されたソース電極およびドレイン電極と、前記ゲート電極上に形成され、前記ゲート電極近傍で発生した熱を半導体外に放熱する放熱部材と、前記ゲート電極、ソース電極およびドレイン電極間の前記半導体基板上とゲート電極の周辺領域とを被覆する絶縁体層と、を具備している。   In order to solve the above-described problems, a semiconductor device according to an embodiment is formed with a semiconductor substrate, a gate electrode formed on the semiconductor substrate, and a gate electrode spaced apart from the gate electrode on the semiconductor substrate. A source electrode and a drain electrode formed on the gate electrode, and a heat radiating member that radiates heat generated near the gate electrode to the outside of the semiconductor; and on the semiconductor substrate between the gate electrode, the source electrode, and the drain electrode. And an insulating layer covering the peripheral region of the gate electrode.

第１の実施形態の半導体装置の平面図。The top view of the semiconductor device of a 1st embodiment. 第１の実施形態の半導体装置の斜視図。1 is a perspective view of a semiconductor device according to a first embodiment. 第１の実施形態の半導体装置の断面図。Sectional drawing of the semiconductor device of 1st Embodiment. 第２の実施形態の半導体装置の断面図。Sectional drawing of the semiconductor device of 2nd Embodiment. 第３の実施形態の半導体装置の斜視図。The perspective view of the semiconductor device of 3rd Embodiment. 第４の実施形態の半導体装置の斜視図。The perspective view of the semiconductor device of a 4th embodiment.

以下、発明を実施するための実施形態を図面に基づき説明する。   Embodiments for carrying out the invention will be described below with reference to the drawings.

（第１の実施形態）
図１は第１の実施形態の平面図であり、図２は第１の実施形態の斜視図である。また、図３は図１及び図２の点線Ａ−Ａ´間における断面図である。 (First embodiment)
FIG. 1 is a plan view of the first embodiment, and FIG. 2 is a perspective view of the first embodiment. FIG. 3 is a cross-sectional view taken along the dotted line AA ′ in FIGS. 1 and 2.

本実施形態の半導体装置１０１は半導体基板１０の上にソース電極１１とゲート電極１２（破線部）とドレイン電極１３とが形成されている。ゲート電極１２は隣接するトランジスタのゲート電極と接続部１２ａにて接続されている。接続部１２ａは半導体基板１０上に形成されたゲートパッド１２ｂと接続されている。これにより、ゲートパッド１２ｂに電圧を印加することで、隣接する２つのトランジスタのゲート電極１２に同時に電圧を印加する。   In the semiconductor device 101 of this embodiment, a source electrode 11, a gate electrode 12 (broken line portion), and a drain electrode 13 are formed on a semiconductor substrate 10. The gate electrode 12 is connected to the gate electrode of an adjacent transistor through a connection portion 12a. The connecting portion 12a is connected to a gate pad 12b formed on the semiconductor substrate 10. Thereby, a voltage is simultaneously applied to the gate electrodes 12 of two adjacent transistors by applying a voltage to the gate pad 12b.

図１および図２は２個分のトランジスタを形成しており、ドレイン電極１３は共有の電極となっている。ソース電極１１は隣接するトランジスタのソース電極１１と接続されている。図１および図２ではドレイン電極１３を共有としたトランジスタ２個分の領域を記載しているが、トランジスタがさらに隣接する場合は、ソース電極１１及びドレイン電極が当該隣接するトランジスタと共有する。   1 and 2 form two transistors, and the drain electrode 13 is a common electrode. The source electrode 11 is connected to the source electrode 11 of the adjacent transistor. In FIGS. 1 and 2, the region corresponding to two transistors sharing the drain electrode 13 is described. However, when the transistors are further adjacent, the source electrode 11 and the drain electrode are shared with the adjacent transistors.

ゲート電極１２は半導体基板１０の上であって、ソース電極１１とドレイン電極１３との間に挟まれるように形成されている。   The gate electrode 12 is formed on the semiconductor substrate 10 so as to be sandwiched between the source electrode 11 and the drain electrode 13.

本実施形態はゲート電極１２の上には放熱フィン（以下、放熱部材１６と称する）が形成されている。   In the present embodiment, a heat radiating fin (hereinafter referred to as a heat radiating member 16) is formed on the gate electrode 12.

ゲート電極１２の周辺の領域（以下、周辺領域とする）には絶縁体層１４が形成されているため、図１および図２ではゲート電極１２が絶縁体層１４に被覆された状態（破線部で表記）となっている。   Since the insulator layer 14 is formed in a region around the gate electrode 12 (hereinafter referred to as a peripheral region), the gate electrode 12 is covered with the insulator layer 14 in FIG. 1 and FIG. ).

絶縁体層１４はゲート電極１２とソース電極１１との間の半導体基板１０上と、ゲート電極１２とドレイン電極１３との間の半導体基板１０上と、ゲート電極１２の周辺領域とを被覆している。   The insulator layer 14 covers the semiconductor substrate 10 between the gate electrode 12 and the source electrode 11, the semiconductor substrate 10 between the gate electrode 12 and the drain electrode 13, and the peripheral region of the gate electrode 12. Yes.

絶縁体層１４の材質は例えば、窒化珪素（ＳｉＮ）や酸化珪素（ＳｉＯ２）などがある。ただし、絶縁体層１４の材質はこれらに限定されるものではない。   Examples of the material of the insulator layer 14 include silicon nitride (SiN) and silicon oxide (SiO 2). However, the material of the insulator layer 14 is not limited to these.

次に、図３の断面図を用いて説明する。   Next, description will be made with reference to the cross-sectional view of FIG.

半導体基板１０の上にはゲート電極１２と、ゲート電極１２を挟むように離間してソース電極１１およびドレイン電極１３が形成されている。   A gate electrode 12 and a source electrode 11 and a drain electrode 13 are formed on the semiconductor substrate 10 so as to be spaced apart from each other with the gate electrode 12 interposed therebetween.

絶縁体層１４はゲート電極１２の周辺領域と各電極間の半導体基板１０上を被覆している。本実施形態ではソース電極１１とドレイン電極１３との上の一部を絶縁体層１４が被覆しているが、被覆の割合については図３に限定されない。   The insulator layer 14 covers the peripheral region of the gate electrode 12 and the semiconductor substrate 10 between the electrodes. In this embodiment, the insulating layer 14 covers a part on the source electrode 11 and the drain electrode 13, but the coating ratio is not limited to FIG. 3.

ソース電極１１とドレイン電極１３との上部にはワイヤボンディングによる配線用のメッキ１１ａおよび１３ａがそれぞれ形成されている。メッキ１１ａと１３ａとはそれぞれソース電極１１とドレイン電極１３と電気的に接続されている。   On the upper part of the source electrode 11 and the drain electrode 13, wiring platings 11a and 13a are formed by wire bonding, respectively. The platings 11a and 13a are electrically connected to the source electrode 11 and the drain electrode 13, respectively.

ゲート電極１２の上には、ゲート電極１２の近傍で発生した熱を半導体外に放熱する放熱部材１６が形成されている。放熱性を高めるため、放熱部材１６は少なくとも一部が空気中に露出している。   On the gate electrode 12, a heat radiating member 16 for radiating heat generated near the gate electrode 12 to the outside of the semiconductor is formed. In order to improve heat dissipation, at least a part of the heat dissipation member 16 is exposed to the air.

また、放熱部材１６の幅を幅Ｗとすると、放熱部材１６は半導体基板１０の面と直交する方向へ延伸しており、延伸方向に沿って幅Ｗが略均一である。   Further, when the width of the heat radiating member 16 is defined as a width W, the heat radiating member 16 extends in a direction orthogonal to the surface of the semiconductor substrate 10, and the width W is substantially uniform along the extending direction.

放熱部材１６はゲート電極１２と同じ材質にすることで、ゲート電極１２のみよりも放熱しやすくすることができる。また、放熱部材１６はゲート電極１２よりも熱伝導率の高い金属により形成することで放熱性を高めてもよい。ゲート電極１２の材質は一例として、ニッケル（Ｎｉ）と金（Ａｕ）の合金からなる。そのため、放熱部材１６はゲート電極１２の合金よりも熱伝導率の高い金（Ａｕ）若しくは銅（Ｃｕ）またはこれらの合金により形成することで放熱性を高めることができる。   By making the heat radiating member 16 the same material as the gate electrode 12, it is possible to radiate heat more easily than the gate electrode 12 alone. Further, the heat dissipation member 16 may be made of a metal having a higher thermal conductivity than the gate electrode 12 to enhance heat dissipation. For example, the material of the gate electrode 12 is an alloy of nickel (Ni) and gold (Au). Therefore, the heat dissipation member 16 can be improved in heat dissipation by being formed of gold (Au), copper (Cu), or an alloy thereof having higher thermal conductivity than the alloy of the gate electrode 12.

また、放熱部材１６の形成方法として、当該放熱部材１６を形成する箇所以外の領域にレジストを塗布した後、真空蒸着法により形成させる。その後レジストを除去することで放熱部材１６を形成することが可能となる。以下の実施形態においても同様である。ただし、放熱部材１６の形成方法として、真空蒸着法に限定されるものではない。   In addition, as a method for forming the heat radiating member 16, a resist is applied to a region other than a portion where the heat radiating member 16 is formed, and then formed by a vacuum deposition method. Thereafter, the heat radiating member 16 can be formed by removing the resist. The same applies to the following embodiments. However, the method of forming the heat radiating member 16 is not limited to the vacuum vapor deposition method.

また、ゲート電極上部に直接金属で出来た放熱フィン（放熱部材１６）を形成することで、ゲート抵抗が減少し、ＦＥＴの性能が向上する。   Further, by forming a heat radiating fin (heat radiating member 16) made of metal directly on the gate electrode, the gate resistance is reduced and the performance of the FET is improved.

以上のように構成することにより本実施形態はサイズを増大させること無く、放熱特性を向上することが可能となる。   By configuring as described above, the present embodiment can improve the heat dissipation characteristics without increasing the size.

（第２の実施形態）
図４の（ａ）（ｂ）は第２の実施形態の半導体装置１０３の断面図である。本実施形態と第１の実施形態の差異は、放熱部材１６が半導体基板１０の面と直交する方向へ延伸し、延伸方向に沿って幅Ｗが減少（図４（ａ））または増大（図４（ｂ））することにある。 (Second Embodiment)
4A and 4B are cross-sectional views of the semiconductor device 103 according to the second embodiment. The difference between the present embodiment and the first embodiment is that the heat dissipation member 16 extends in a direction orthogonal to the surface of the semiconductor substrate 10, and the width W decreases (FIG. 4A) or increases (FIG. 4) along the extending direction. 4 (b)).

図４の放熱部材１６（１６ａ）は延伸方向に向かって幅Ｗが減少している。図４の放熱部材１６（１６ｂ）は延伸方向に向かって幅Ｗが増大している。   The width W of the heat dissipating member 16 (16a) in FIG. 4 decreases in the extending direction. The width W of the heat dissipating member 16 (16b) in FIG. 4 increases in the extending direction.

本実施形態の場合、放熱部材１６の幅Ｗを延伸方向に沿って減少または増大させることで、略均一の形状と比較して空気中に露出している表面積が増大する。これにより放熱特性が向上する効果を有する。   In the case of the present embodiment, the surface area exposed in the air is increased by reducing or increasing the width W of the heat radiating member 16 along the extending direction as compared with the substantially uniform shape. This has the effect of improving the heat dissipation characteristics.

放熱部材１６（１６ａ、１６ｂ）の材質は第１の実施形態と同様にゲート電極１２と同じ材質であるか、または、ゲート電極１２よりも熱伝導率の高い金属を用いることで放熱性を高めることができる。   The heat radiating member 16 (16a, 16b) is made of the same material as that of the gate electrode 12 as in the first embodiment, or the heat dissipation is improved by using a metal having a higher thermal conductivity than that of the gate electrode 12. be able to.

また、ゲート電極上部に直接金属で出来た放熱フィン（放熱部材１６）を形成することで、ゲート抵抗が減少し、ＦＥＴの性能が向上する。   Further, by forming a heat radiating fin (heat radiating member 16) made of metal directly on the gate electrode, the gate resistance is reduced and the performance of the FET is improved.

以上のように構成することにより本実施形態はサイズを増大させること無く、放熱特性を向上することが可能となる。   By configuring as described above, the present embodiment can improve the heat dissipation characteristics without increasing the size.

（第３の実施形態）
図５は第３の実施形態の半導体装置１０４の斜視図である。図５は２個分のトランジスタを形成している。第３の実施形態の半導体装置１０４は半導体基板１０上に第１のゲート電極１２１と、第１のゲート電極１２１と離間して、第１のゲート電極１２１を挟んで形成された第１のソース電極１１１及びドレイン電極１３が形成されている。また、ドレイン電極１３と離間して設けられた第２のゲート電極１２２及び第２のゲート電極１２２と離間して第２のソース電極１１２が形成されている。また、図１と同様に接続部１２ａとゲートパッド１２ｂとを有し、ゲートパッド１２ｂに電圧を印加することで、第１のゲート電極１２１および第２のゲート電極１２２に同時に電圧を印加する。ドレイン電極１３は共有の電極となっている。 (Third embodiment)
FIG. 5 is a perspective view of the semiconductor device 104 of the third embodiment. In FIG. 5, two transistors are formed. The semiconductor device 104 according to the third embodiment includes a first gate electrode 121 and a first source formed on the semiconductor substrate 10 so as to be separated from the first gate electrode 121 and sandwich the first gate electrode 121 therebetween. An electrode 111 and a drain electrode 13 are formed. In addition, a second gate electrode 122 provided apart from the drain electrode 13 and a second source electrode 112 formed apart from the second gate electrode 122 are formed. Further, similarly to FIG. 1, the connection portion 12a and the gate pad 12b are provided, and a voltage is applied simultaneously to the first gate electrode 121 and the second gate electrode 122 by applying a voltage to the gate pad 12b. The drain electrode 13 is a common electrode.

第１のゲート電極１２１および第２のゲート電極１２２の周辺領域には絶縁体層１４が形成されているため、図５では第１のゲート電極１２１および第２のゲート電極１２２が絶縁体層１４に被覆された状態（破線部で表記）となっている。   Since the insulator layer 14 is formed in the peripheral region of the first gate electrode 121 and the second gate electrode 122, the first gate electrode 121 and the second gate electrode 122 are the insulator layer 14 in FIG. 5. Is covered (indicated by a broken line).

絶縁体層１４は第１のゲート電極１２１、第１のソース電極１１１およびドレイン電極１３間の半導体基板１０上と、第２のゲート電極１２２、第２のソース電極１１２およびドレイン電極１３間の半導体基板１０上と、第１のゲート電極１２１の周辺領域と、第２のゲート電極１２２の周辺領域と、を被覆している。   The insulator layer 14 is formed on the semiconductor substrate 10 between the first gate electrode 121, the first source electrode 111 and the drain electrode 13, and between the second gate electrode 122, the second source electrode 112 and the drain electrode 13. The substrate 10 covers the peripheral region of the first gate electrode 121 and the peripheral region of the second gate electrode 122.

第１のゲート電極１２１の上には第１の放熱フィン（第１の放熱部材１６１（１６１ｃ））が形成され、第１のゲート電極１２１近傍で発生した熱を半導体外に放熱する。また、第２のゲート電極１２２の上には第２の放熱フィン（第２の放熱部材１６２（１６２ｃ））が形成され、第２のゲート電極１２２近傍で発生した熱を半導体外に放熱する。そのため、第１の放熱部材１６１（１６１ｃ）、第２の放熱部材１６２（１６２ｃ）は少なくとも一部が空気中に露出している。   A first heat radiation fin (first heat radiation member 161 (161c)) is formed on the first gate electrode 121, and heat generated near the first gate electrode 121 is radiated to the outside of the semiconductor. A second heat radiation fin (second heat radiation member 162 (162c)) is formed on the second gate electrode 122 to radiate heat generated in the vicinity of the second gate electrode 122 to the outside of the semiconductor. Therefore, at least a part of the first heat radiating member 161 (161c) and the second heat radiating member 162 (162c) is exposed to the air.

実施形態において、第１の放熱部材１６１（１６１ｃ）と第２の放熱部材１６２（１６２ｃ）とは対向して設けられている。さらに第１の放熱部材１６１（１６１ｃ）と第２の放熱部材１６２（１６２ｃ）とは第１のゲート電極１２１および第２のゲート電極１２２の長手方向に沿って異なる高さを有している。   In the embodiment, the first heat radiating member 161 (161c) and the second heat radiating member 162 (162c) are provided to face each other. Furthermore, the first heat radiation member 161 (161c) and the second heat radiation member 162 (162c) have different heights along the longitudinal direction of the first gate electrode 121 and the second gate electrode 122.

図５中の太い矢印は空気の対流の向きを表している。第１の放熱部材１６１（１６１ｃ）および第２の放熱部材１６２（１６２ｃ）に高さの異なる凹凸がない場合は第１のゲート電極１２１、第２のゲート電極１２２の長手方向にのみ空気の対流が発生するが、図５のように第１の放熱部材１６１（１６１ｃ）および第２の放熱部材１６２（１６２ｃ）に高さの異なる凹凸を設けることで、空気が第１の放熱部材１６１（１６１ｃ）および第２の放熱部材１６２（１６２ｃ）の凹部を通過する。即ち第１および第２のソース電極１１１、１１２とドレイン電極１３との方向にも空気の対流が発生する。このため、空気中の大気の対流が良くなり、半導体装置のサイズを増大させること無く、放熱特性を向上することが可能となる。また、ゲート電極上部に直接金属で出来た放熱フィン（放熱部材１６）を形成することで、ゲート抵抗が減少し、ＦＥＴの性能が向上する。   The thick arrow in FIG. 5 represents the direction of air convection. When the first heat radiation member 161 (161c) and the second heat radiation member 162 (162c) are not uneven, the air convection only in the longitudinal direction of the first gate electrode 121 and the second gate electrode 122. However, as shown in FIG. 5, the first heat radiating member 161 (161c) and the second heat radiating member 162 (162c) are provided with irregularities having different heights, so that the air becomes the first heat radiating member 161 (161c). ) And the recess of the second heat radiation member 162 (162c). That is, air convection also occurs in the direction of the first and second source electrodes 111 and 112 and the drain electrode 13. For this reason, the convection of the atmosphere in the air is improved, and the heat dissipation characteristics can be improved without increasing the size of the semiconductor device. Further, by forming a heat radiating fin (heat radiating member 16) made of metal directly on the gate electrode, the gate resistance is reduced and the performance of the FET is improved.

（第４の実施形態）
図６は第４の実施形態の半導体装置１０５の斜視図である。本実施形態と第３の実施形態との差異は、対向して設けられた第１の放熱部材１６１（１６１ｄ）と第２の放熱部材１６２（１６２ｄ）とが第１のゲート電極１２１および第２のゲート電極１２２の長手方向に沿って対向する部分が互いに異なる高さに形成されている点である。 (Fourth embodiment)
FIG. 6 is a perspective view of the semiconductor device 105 of the fourth embodiment. The difference between the present embodiment and the third embodiment is that the first heat radiating member 161 (161d) and the second heat radiating member 162 (162d) provided opposite to each other are the first gate electrode 121 and the second heat radiating member 162. The portions of the gate electrode 122 facing each other in the longitudinal direction are formed at different heights.

図６中の太い矢印は空気の対流の向きを表している。図６のように第１の放熱部材１６１（１６１ｄ）および第２の放熱部材１６２（１６２ｄ）が長手方向に沿って対向する部分が互いに異なる高さを有している。本実施形態では第１の放熱部材１６１（１６１ｄ）はゲート電極パッド１２ｂ側が高く設けられ、第２の放熱部材１６２（１６２ｄ）はゲート電極パッド１２ｂ側が低く設けられている。この場合も、ゲート電極上部に直接金属で出来た放熱フィン（放熱部材１６）を形成することで、ゲート抵抗が減少し、ＦＥＴの性能が向上する。   The thick arrow in FIG. 6 represents the direction of air convection. As shown in FIG. 6, the portions where the first heat radiating member 161 (161d) and the second heat radiating member 162 (162d) face each other along the longitudinal direction have different heights. In the present embodiment, the first heat radiation member 161 (161d) is provided higher on the gate electrode pad 12b side, and the second heat radiation member 162 (162d) is provided lower on the gate electrode pad 12b side. Also in this case, by forming a heat radiating fin (heat radiating member 16) made of metal directly on the gate electrode, the gate resistance is reduced and the performance of the FET is improved.

このような構造の場合、ドレイン電極１３から第１のゲート電極１２１の低い高さの箇所を介して第１のソース電極１１１への空気の対流が可能となる。また、ドレイン電極１３から第２のゲート電極１２２の低い高さの箇所を介して第２のソース電極１１２への空気の対流が可能となる。これにより放熱性を向上することが可能となる。   In the case of such a structure, air convection from the drain electrode 13 to the first source electrode 111 through a low height portion of the first gate electrode 121 is possible. In addition, air convection from the drain electrode 13 to the second source electrode 112 through a low height portion of the second gate electrode 122 is possible. Thereby, it becomes possible to improve heat dissipation.

第３の実施形態および第４の実施形態において、第１の放熱部材１６１および第２の放熱部材１６２は、第１のゲート電極１２１および第２のゲート電極１２２と同じ材質にすることで、ゲート電極１２１およびゲート電極１２２のみよりも放熱しやすくすることができる。また、第１の放熱部材１６１および第２の放熱部材１６２はゲート電極１２１および第２のゲート電極１２２よりも熱伝導率の高い金属により形成することで放熱性を高めてもよい。   In the third and fourth embodiments, the first heat radiating member 161 and the second heat radiating member 162 are made of the same material as the first gate electrode 121 and the second gate electrode 122, so that the gate Heat can be radiated more easily than the electrode 121 and the gate electrode 122 alone. Further, the first heat radiating member 161 and the second heat radiating member 162 may be made of a metal having a higher thermal conductivity than the gate electrode 121 and the second gate electrode 122, thereby improving heat dissipation.

第１のゲート電極１２１および第２のゲート電極１２２の材質は一例として、ニッケル（Ｎｉ）と金（Ａｕ）の合金からなる。そのため、第１の放熱部材１６１および第２の放熱部材１６２をゲート電極（１２１、１２２）の合金よりも熱伝導率の高い金（Ａｕ）若しくは銅（Ｃｕ）またはこれらの合金により形成することで放熱性を高めることができる。   The material of the first gate electrode 121 and the second gate electrode 122 is, for example, an alloy of nickel (Ni) and gold (Au). Therefore, the first heat radiating member 161 and the second heat radiating member 162 are made of gold (Au), copper (Cu), or an alloy thereof having higher thermal conductivity than the alloy of the gate electrodes (121, 122). Heat dissipation can be improved.

上記実施形態において、半導体基板１０は窒化ガリウム（ＧａＮ）や窒化ガリウムの上に窒化アルミニウムガリウム（ＡｌＧａＮ）を積層した構造などがある。その他、半導体基板１０はガリウムヒ素（ＧａＡｓ）やガリウムヒ素の上にアルミニウムガリウムヒ素（ＡｌＧａＡｓ）を積層した構造でも良い。   In the embodiment, the semiconductor substrate 10 has a structure in which aluminum gallium nitride (AlGaN) is stacked on gallium nitride (GaN) or gallium nitride. In addition, the semiconductor substrate 10 may have a structure in which aluminum gallium arsenide (AlGaAs) is stacked on gallium arsenide (GaAs) or gallium arsenide.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、そのほかの様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１０‥‥半導体基板、
１１、１１１、１１２‥‥ソース電極、
１２、１２１、１２２‥‥ゲート電極、
１３‥‥ドレイン電極、
１４‥‥絶縁体層、
１６、１６１、１６２‥‥放熱フィン（放熱部材）。 10 ... Semiconductor substrate,
11, 111, 112... Source electrode,
12, 121, 122... Gate electrode,
13 ... drain electrode,
14. Insulator layer,
16, 161, 162... Radiating fins (heat radiating members).

Claims (11)

半導体基板と、
前記半導体基板上に形成されたゲート電極と、
前記半導体基板上に、前記ゲート電極と離間して、前記ゲート電極を挟んで形成されたソース電極およびドレイン電極と、
前記ゲート電極上に形成され、前記ゲート電極近傍で発生した熱を半導体外に放熱する放熱部材と、
を具備する半導体装置。 A semiconductor substrate;
A gate electrode formed on the semiconductor substrate;
A source electrode and a drain electrode formed on the semiconductor substrate, spaced apart from the gate electrode and sandwiching the gate electrode;
A heat dissipating member formed on the gate electrode and dissipating heat generated near the gate electrode to the outside of the semiconductor;
A semiconductor device comprising: 前記放熱部材は少なくとも一部が空気中に露出している、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein at least a part of the heat dissipation member is exposed to the air. 前記放熱部材は前記半導体基板の面と直交する方向へ延伸しており、延伸方向に沿って幅が略均一である、請求項１または請求項２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the heat dissipating member extends in a direction orthogonal to the surface of the semiconductor substrate, and the width is substantially uniform along the extending direction. 前記放熱部材は前記半導体基板の面と直交する方向へ延伸しており、延伸方向に沿って幅が減少または増大する、請求項１または請求項２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the heat dissipating member extends in a direction orthogonal to the surface of the semiconductor substrate, and a width decreases or increases along the extending direction. 前記放熱部材は前記ゲート電極の長手方向に沿って形成され、長手方向に沿って異なる高さで形成されている
請求項１乃至請求項４のいずれか１項に記載の半導体装置。 5. The semiconductor device according to claim 1, wherein the heat dissipation member is formed along a longitudinal direction of the gate electrode, and is formed at different heights along the longitudinal direction. 前記放熱部材は前記ゲート電極と同じ材質または、前記ゲート電極よりも熱伝導率の高い金属により形成されている、請求項１乃至請求項５のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the heat radiating member is made of the same material as the gate electrode or a metal having a higher thermal conductivity than the gate electrode. 前記放熱部材は金若しくは銅またはこれらの合金により形成されている、請求項１乃至請求項６のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the heat radiating member is made of gold, copper, or an alloy thereof. 半導体基板と、
前記半導体基板上に形成された第１のゲート電極と、
前記半導体基板上に、前記第１のゲート電極と離間して、前記第１のゲート電極を挟んで形成された第１のソース電極及びドレイン電極と、
前記ドレイン電極と離間して設けられた第２のゲート電極と、
前記第２のゲート電極と離間して設けられた第２のソース電極と、
前記第１のゲート電極上に形成され、前記第１のゲート電極近傍で発生した熱を半導体外に放熱する第１の放熱部材と、
前記第２のゲート電極上に形成され、前記第２のゲート電極近傍で発生した熱を半導体外に放熱する第２の放熱部材と、
を有し、
前記第１の放熱部材と前記第２の放熱部材とは対向して設けられている半導体装置。 A semiconductor substrate;
A first gate electrode formed on the semiconductor substrate;
A first source electrode and a drain electrode formed on the semiconductor substrate and spaced apart from the first gate electrode and sandwiching the first gate electrode;
A second gate electrode provided apart from the drain electrode;
A second source electrode provided apart from the second gate electrode;
A first heat dissipating member formed on the first gate electrode and dissipating heat generated near the first gate electrode to the outside of the semiconductor;
A second heat dissipating member formed on the second gate electrode and dissipating heat generated near the second gate electrode to the outside of the semiconductor;
Have
The semiconductor device in which the first heat radiating member and the second heat radiating member are provided to face each other. 前記第１の放熱部材および前記第２の放熱部材は少なくとも一部が空気中に露出している、請求項８に記載の半導体装置。   The semiconductor device according to claim 8, wherein at least a part of the first heat radiating member and the second heat radiating member is exposed to the air. 前記第１の放熱部材と前記第２の放熱部材とは前記第１のゲート電極および前記第２のゲート電極の長手方向に沿って異なる高さに形成されている請求項８または請求項９に記載の半導体装置。   The said 1st heat radiating member and the said 2nd heat radiating member are formed in the different height along the longitudinal direction of a said 1st gate electrode and a said 2nd gate electrode. The semiconductor device described. 前記第１の放熱部材と前記第２の放熱部材とは前記長手方向に沿って対向する部分が互いに異なる高さに形成されている請求項１０に記載の半導体装置。   11. The semiconductor device according to claim 10, wherein the first heat radiating member and the second heat radiating member are formed at different heights at portions facing each other along the longitudinal direction.
JP2016055745A 2016-03-18 2016-03-18 Semiconductor device Pending JP2017174846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016055745A JP2017174846A (en) 2016-03-18 2016-03-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016055745A JP2017174846A (en) 2016-03-18 2016-03-18 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2017174846A true JP2017174846A (en) 2017-09-28

Family

ID=59971458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016055745A Pending JP2017174846A (en) 2016-03-18 2016-03-18 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2017174846A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020018471A1 (en) * 2018-07-19 2020-01-23 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
US10546747B2 (en) 2017-05-19 2020-01-28 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US10573674B2 (en) 2018-07-19 2020-02-25 Psemi Corporation SLT integrated circuit capacitor structure and methods
US10580903B2 (en) 2018-03-13 2020-03-03 Psemi Corporation Semiconductor-on-insulator transistor with improved breakdown characteristics
US10672806B2 (en) 2018-07-19 2020-06-02 Psemi Corporation High-Q integrated circuit inductor structure and methods

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546747B2 (en) 2017-05-19 2020-01-28 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US10971359B2 (en) 2017-05-19 2021-04-06 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US10580903B2 (en) 2018-03-13 2020-03-03 Psemi Corporation Semiconductor-on-insulator transistor with improved breakdown characteristics
WO2020018471A1 (en) * 2018-07-19 2020-01-23 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
US10573674B2 (en) 2018-07-19 2020-02-25 Psemi Corporation SLT integrated circuit capacitor structure and methods
US10658386B2 (en) 2018-07-19 2020-05-19 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
US10672806B2 (en) 2018-07-19 2020-06-02 Psemi Corporation High-Q integrated circuit inductor structure and methods
US11133338B2 (en) 2018-07-19 2021-09-28 Psemi Corporation SLT integrated circuit capacitor structure and methods
US11437404B2 (en) 2018-07-19 2022-09-06 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
US11652112B2 (en) 2018-07-19 2023-05-16 Psemi Corporation SLT integrated circuit capacitor structure and methods

Similar Documents

Publication Publication Date Title
JP2017174846A (en) Semiconductor device
JP5728258B2 (en) Semiconductor device
US11257733B2 (en) Semiconductor device including heat-dissipating metal multilayer having different thermal conductivity, and method for manufacturing same
JP2018082011A (en) Semiconductor device
JP2011060912A (en) Semiconductor device
JP6043970B2 (en) Semiconductor device
JP2017123432A (en) Semiconductor device
JP2007305954A (en) Field-effect transistor and its device
US20140159118A1 (en) III-Nitride Transistor with Source-Connected Heat Spreading Plate
US11862536B2 (en) High power transistors
US9324819B1 (en) Semiconductor device
JP5919521B2 (en) Nitride semiconductor device
JP2017163109A (en) Semiconductor device
JP5975866B2 (en) Power semiconductor device
JP6400618B2 (en) Semiconductor device
TWI719875B (en) Package structure
CN219435865U (en) High heat dissipation field effect transistor element
WO2018029801A1 (en) Semiconductor device
JP5892770B2 (en) High frequency semiconductor device
TW201327733A (en) Semiconductor structure and method for manufacturing the same
US9184111B2 (en) Wafer-level chip scale package
WO2020075221A1 (en) Semiconductor device
TWM610056U (en) Field effect transistor element having high thermal conductivity
TWI540703B (en) Semiconductor device and manufacturing method thereof
JP2014107458A (en) Semiconductor device and semiconductor wafer

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170921

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170921

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180831