JP2017173624A - 液晶表示装置 - Google Patents

Abstract

【課題】横電界方式の液晶表示装置において、表示輝度のばらつきを低減する。
【解決手段】液晶表示装置は、画素電極と共通電極とを含む第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板及び前記第２基板の間に配置され、正の誘電率異方性を有する液晶分子を含む液晶層と、を含み、互いに隣り合う第１画素及び第２画素において、入力映像信号における前記第１画素に印加される第１データ電圧が、前記入力映像信号における前記第２画素に印加される第２データ電圧より高い場合は、前記第１データ電圧を低く補正した第１補正データ電圧を前記第１画素に印加する。
【選択図】図１３

Description

本発明は、液晶表示装置に関する。

各種の液晶表示装置のうち横電界方式の液晶表示装置（例えば特許文献１参照）は、広視野角特性に優れているという利点がある。横電界方式の液晶表示装置は、例えば、液晶層を介して対向配置される一対の基板のうち一方の基板に画素電極と共通電極とを備え、画素電極と共通電極との間に、基板面に平行な方向の電界（横電界）を発生させて、横電界を液晶に印加して液晶を駆動させることにより、液晶層を透過する光の量を制御して画像表示を行う。横電界方式には、例えば、ＩＰＳ（In Plane Switching）方式やＦＦＳ（Fringe Field Switching）方式がある。

特開２００８−１８０９２８号公報

本願発明者らは、横電界方式の液晶表示装置にポジ型液晶を用いた場合に、隣り合う画素それぞれに印加されるデータ電圧の振幅の差の影響により表示輝度にばらつきが生じるという問題を見出した。ポジ型液晶は、長軸方向が電界方向にそろう性質を有するため、特に縦方向の電界を受ける領域ではチルト角が大きくなり透過率が低下し易い。このため、隣り合う画素それぞれに印加されるデータ電圧の振幅の差が大きい場合、例えば、一方の画素が白色に対応する正極性のデータ電圧（＋Ｖｎ）に設定され、他方の画素が白色に対応する負極性のデータ電圧（−Ｖｎ）に設定されている場合は、特に２つの画素の境界部分において、上記振幅の差に応じた電界により液晶のチルト角が大きくなる。これにより、２つの画素の透過率が低下し表示輝度が低下する。このように、各画素において、隣り合う画素のデータ電圧の大きさ及び極性に応じて透過率及び表示輝度が変化する。

本発明は、上記問題点に鑑みてなされたものであり、その目的は、横電界方式の液晶表示装置において、表示輝度のばらつきを低減することにある。

上記課題を解決するために、本発明に係る液晶表示装置は、画素電極と共通電極とを含む第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板及び前記第２基板の間に配置され、正の誘電率異方性を有する液晶分子を含む液晶層と、を含み、互いに隣り合う第１画素及び第２画素において、入力映像信号における前記第１画素に印加される第１データ電圧が、前記入力映像信号における前記第２画素に印加される第２データ電圧より高い場合は、前記第１データ電圧を低く補正した第１補正データ電圧を前記第１画素に印加する、ことを特徴とする。

本発明に係る液晶表示装置では、前記第１データ電圧と前記第２データ電圧との差が所定値より高い場合に、前記第１データ電圧を前記第１補正データ電圧に補正してもよい。

本発明に係る液晶表示装置では、前記第１データ電圧が前記第２データ電圧より高く、かつ、前記第１データ電圧の極性と前記第２データ電圧の極性とが互いに異なる場合に、前記第１データ電圧を前記第１補正データ電圧に補正してもよい。

本発明に係る液晶表示装置では、前記入力映像信号における前記第１画素に対応する第１入力階調が、前記入力映像信号における前記第２画素に対応する第２入力階調より高く、前記第１入力階調と前記第２入力階調との差が所定階調より高い場合に、前記第１入力階調を低く補正した第１補正階調に応じたデータ電圧を前記第１画素に印加してもよい。

本発明に係る液晶表示装置では、前記入力映像信号における前記第１画素に対応する第１入力階調と、前記入力映像信号における前記第２画素に対応する第２入力階調とを比較する比較部と、前記第１入力階調が前記第２入力階調より高く、前記第１入力階調と前記第２入力階調との差が所定階調より高い場合に、前記第１入力階調を、前記第１入力階調より低い階調の第１補正階調に補正する補正部と、をさらに含んでもよい。

本発明に係る液晶表示装置では、前記第１入力階調と前記第２入力階調と前記第１補正階調とが関連付けられたルックアップテーブルと、前記ルックアップテーブルを参照して前記第１補正階調に決定する決定部と、をさらに含み、前記補正部は、前記第１入力階調を、前記決定部により決定された前記第１補正階調に補正してもよい。

また上記課題を解決するために、本発明に係る液晶表示装置は、画素電極と共通電極とを含む第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板及び前記第２基板の間に配置され、正の誘電率異方性を有する液晶分子を含む液晶層と、を含み、１つの赤色画素、１つの緑色画素及び１つの青色画素からなる表示画素において、前記赤色画素、前記緑色画素および前記青色画素それぞれに最高階調の信号を入力して白画像を表示する場合は、第１電圧レベルを有する第１データ電圧を前記赤色画素に接続されるデータ線に供給し、前記表示画素において、前記赤色画素に前記最高階調の信号を入力し、かつ前記緑色画素及び前記青色画素に最低階調の信号を入力して赤色の単色画像を表示する場合は、第２電圧レベルを有する第２データ電圧を前記赤色画素に接続されるデータ線に供給し、前記第２電圧レベルは、前記第１電圧レベルより低く設定されている、ことを特徴とする。

本発明に係る液晶表示装置の構成によれば、横電界方式の液晶表示装置において、表示輝度のばらつきを低減することができる。

本実施形態に係る液晶表示装置の概略構成を示す平面図である。 本実施形態に係る表示パネルの一部の構成を示す平面図である。 図２のＡ−Ａ´断面図である。 図２のＢ−Ｂ´断面図である。 本実施形態に係る液晶表示装置における各画素に印加されるデータ電圧の極性の状態を示す図である。 表示画面全体に白画像を表示するときのデータ電圧の状態を示す図である。 表示画面全体に赤画像を表示するときのデータ電圧の状態を示す図である。 表示画面全体に緑画像を表示するときのデータ電圧の状態を示す図である。 表示画面全体に青画像を表示するときのデータ電圧の状態を示す図である。 表示輝度のばらつきを説明するための図である。 入力階調と、白色輝度に対する、単色合計輝度及び白色輝度の差の比との関係を示すグラフである。 本実施形態に係るタイミングコントローラの具体的な構成を示すブロック図である。 本実施形態に係るルックアップテーブルの一例を示す図である。

本発明の実施形態について、図面を用いて以下に説明する。

図１は、本実施形態に係る液晶表示装置の概略構成を示す平面図である。液晶表示装置１は、画像を表示する表示パネル１０と、表示パネル１０を駆動する駆動回路（データ線駆動回路２０、ゲート線駆動回路３０）と、駆動回路を制御するタイミングコントローラ４０と、表示パネル１０に背面側から光を照射するバックライト（図示せず）とを含んで構成されている。駆動回路は、表示パネル１０に設けられてもよい。

図２は表示パネル１０の一部の構成を示す平面図である。図３は図２のＡ−Ａ´断面図であり、図４は図２のＢ−Ｂ´断面図である。図３に示すように、表示パネル１０は、背面側に配置される薄膜トランジスタ基板１００（以下、ＴＦＴ基板という。）と、前面側（表示面側）に配置され、ＴＦＴ基板１００に対向するカラーフィルタ基板２００（以下、ＣＦ基板という。）と、ＴＦＴ基板１００及びＣＦ基板２００の間に挟持される液晶層３００と、を含んでいる。なお、図２は便宜上、前面側から、ＣＦ基板２００を透視し、ＴＦＴ基板１００を見た状態を示している。

図１及び図２に示すように、ＴＦＴ基板１００には、第１方向（例えば列方向）に延在する複数のデータ線１１と、第１方向とは異なる第２方向（例えば行方向）に延在する複数のゲート線１２とが形成され、複数のデータ線１１と複数のゲート線１２とのそれぞれの交差部近傍に薄膜トランジスタ１３（以下、ＴＦＴという。）が形成され、隣り合う２本のデータ線１１と隣り合う２本のゲート線１２とにより囲まれる矩形領域が１つの画素１４として規定され、該画素１４がマトリクス状（行方向及び列方向）に複数配置されている。複数のデータ線１１は、行方向に等間隔で配置されており、複数のゲート線１２は、列方向に等間隔で配置されている。各画素１４には画素電極１５が設けられている。図２に示すように、各画素電極１５は、開口部（例えばスリット）を有し、ストライプ状に形成されている。またＴＦＴ基板１００には、各画素１４に共通する１つの共通電極２２（図３及び図４参照）が形成されており、共通電極２２上には複数の共通電極配線２１が形成されている。複数の共通電極配線２１は、第１方向（例えば列方向）に延在し、第２方向（例えば行方向）に等間隔で配置されている。ＴＦＴ１３は、ゲート絶縁膜１０３（図３及び図４参照）上に、非晶質シリコン（ａ−Ｓｉ）からなる半導体層１８が形成され、半導体層１８上にドレイン電極１６及びソース電極１７が形成されている。ドレイン電極１６はデータ線１１に電気的に接続され、ソース電極１７と画素電極１５とはコンタクトホール１９を介して電気的に接続されている。

各データ線１１には、データ線駆動回路２０からデータ信号（データ電圧）が供給され、各ゲート線１２には、ゲート線駆動回路３０からゲート信号（ゲート電圧）が供給される。共通電極２２には、複数の共通電極配線２１（図３及び図４参照）を介して共通電圧Ｖｃｏｍが供給される。ゲート信号のオン電圧（ゲートオン電圧）がゲート線１２に供給されると、ゲート線１２に接続されたＴＦＴ１３がオンし、ＴＦＴ１３に接続されたデータ線１１を介して、データ電圧が画素電極１５に供給される。画素電極１５に供給されたデータ電圧と、共通電極２２に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトの光の透過率を制御することによって画像表示を行う。なお、カラー表示を行う場合は、ストライプ状の着色部で形成された赤色、緑色、青色に対応するそれぞれの画素１４の画素電極１５に接続されたそれぞれのデータ線１１に、所望のデータ電圧を供給することにより実現される。

図４に示すように、ＣＦ基板２００には、各画素１４に対応して複数の着色部２０２が形成されている。各着色部２０２は、光の透過を遮断するブラックマトリクス２０３で囲まれており、例えば矩形状に形成されている。また、複数の着色部２０２は、赤色（Ｒ色）の材料で形成され、赤色の光を透過する赤色部２０２Ｒと、緑色（Ｇ色）の材料で形成され、緑色の光を透過する緑色部２０２Ｇと、青色（Ｂ色）の材料で形成され、青色の光を透過する青色部２０２Ｂと、を含んでいる。赤色部２０２Ｒ、緑色部２０２Ｇ、及び青色部２０２Ｂは、行方向にこの順に繰り返し配列され、同一色の着色部２０２が列方向に配列され、行方向及び列方向に隣り合う着色部２０２の境界部分にブラックマトリクス２０３が形成されている。

図１及び図２に示すように、複数の画素１４は、赤色部２０２Ｒに対応する赤色画素１４Ｒと、緑色部２０２Ｇに対応する緑色画素１４Ｇと、青色部２０２Ｂに対応する青色画素１４Ｂと、を含んでいる。また、これらの画素１４は着色部２０２の配置に対応して配列されており、赤色画素１４Ｒ、緑色画素１４Ｇ、及び青色画素１４Ｂが行方向にこの順に繰り返し配列され、同一色の画素１４が列方向に配列されている。

次に、図３及び図４を用いて、画素１４の断面構造について具体的に説明する。図３は、図２においてＴＦＴ１３を含む領域を行方向に切断した断面を示し、図４は、図２において画素１４の開口領域を行方向に切断した断面を示している。

図３を参照すると、ＴＦＴ基板１００において、ガラス基板１０１上にゲート線１２が形成されている。ゲート線１２は、アルミニウムＡｌ、モリブデンＭｏ、チタンＴｉあるいは銅Ｃｕを主成分とする金属材料、又は上記の複数の積層層、又は上記金属材料にタングステンＷ、マンガンＭｎあるいはチタンＴｉなどが添加された合金、又は上記の組み合わせにおける積層金属層から形成される。

ゲート線１２を覆うように、ゲート絶縁膜１０３が形成されている。ゲート絶縁膜１０３の材料としては、シリコンナイトライドＳｉＮを用いることができる。ゲート絶縁膜１０３上には半導体層１８が形成されている。半導体層１８上には、データ線１１と、ＴＦＴ１３を構成するドレイン電極１６及びソース電極１７とが形成されている。ドレイン電極１６は、データ線１１に電気的に接続されている。

データ線１１とドレイン電極１６とソース電極１７とを覆うように、層間絶縁膜１０４が形成されている。層間絶縁膜１０４の材料としては、シリコンナイトライドＳｉＮ又は二酸化シリコンＳｉＯ_２を用いることができる。

層間絶縁膜１０４上には、有機絶縁膜１０５が形成されている。有機絶縁膜１０５の材料としては、アクリルを主成分とする感光性の有機材料を用いることができる。有機材料は、例えば比誘電率が４以下であり、シリコンナイトライドＳｉＮの６．７に比べて低い。また製法上、有機材料は、シリコンナイトライドＳｉＮに比べて厚く成膜することができる。有機絶縁膜１０５の厚さは、例えば１．５μｍから３μｍに設定されている。比誘電率を低く、かつ膜厚を厚くすることができるため、有機絶縁膜１０５の上に配置される共通電極２２と、有機絶縁膜１０５の下に配置されるデータ線１１又はゲート線１２との間に形成される配線容量を大幅に低減することができる。

有機絶縁膜１０５の上には、共通電極２２が形成されている。共通電極２２は、透明の電極材料ＩＴＯで構成されている。共通電極２２の材料としては、例えば、インジウム・錫・酸化物や、インジウム・亜鉛・酸化物を用いることができる。各画素１４の領域は、ＴＦＴ１３が形成される領域を除いて、共通電極２２に覆われている。すなわち、共通電極２２は、データ線１１を覆っており、シールド電極としての機能を有している。これにより、例えばデータ線１１から発せられる電界ノイズが液晶層３００へ侵入することを防止することができる。共通電極２２の上には、共通電極２２に共通電圧Ｖｃｏｍを供給する共通電極配線２１が形成されている。

共通電極２２及び共通電極配線２１を覆うように、上層絶縁膜１０６が形成されている。上層絶縁膜１０６の材料としては、シリコンナイトライドＳｉＮを用いることができる。上層絶縁膜１０６の上には、画素電極１５が形成されている。画素電極１５は、透明の電極材料ＩＴＯで構成されている。画素電極１５は、層間絶縁膜１０４及び上層絶縁膜１０６に形成されたコンタクトホール１９を介して、ソース電極１７に電気的に接続されている。図示はしていないが、画素電極１５を覆うように配向膜が形成されており、ガラス基板１０１の外側には偏光板が形成されている。なお、図３及び図４に示す構成では、共通電極２２が下層に配置され、画素電極１５が上層に配置されているが、画素電極１５が下層に配置され、共通電極２２が上層に配置されてもよい。また、有機絶縁膜１０５が省略されていてもよい。

ＣＦ基板２００において、ガラス基板２０１上に着色部２０２（図４参照）とブラックマトリクス２０３とが形成されている。着色部２０２は、例えば赤色、緑色及び青色の顔料分散レジストによる着色層により形成されており、ブラックマトリクス２０３は、黒色の顔料を用いた樹脂材料あるいは金属材料で形成されている。着色部２０２及びブラックマトリクス２０３を覆うようにオーバーコート膜２０４が形成されており、オーバーコート膜２０４の上に配向膜２０５が形成されている。図示はしないが、ガラス基板２０１の外側には偏光板が形成されている。

液晶層３００は、正の誘電率異方性を有する液晶分子３０１（ポジ型液晶）を含む。

上記の例では、横電界方式の一例としてＩＰＳ方式を挙げたが、これに限定されない。また、画素１４を構成する各部の積層構造は、上記の構成に限定されない。例えば、画素電極１５及び共通電極２２が櫛歯形状を有し同層に配置されてもよい。

図５は、液晶表示装置１における各画素１４に印加されるデータ電圧の極性の状態を示す図である。図５に示すように、各画素１４に印加されるデータ電圧の極性は、１列ごとに反転する。また、図示はしないが、各データ電圧の極性は、１フレームごとに反転する。すなわち、液晶表示装置１は、列ライン反転駆動（カラム反転駆動ともいう。）を行う。列ライン反転駆動は、共通電圧Ｖｃｏｍを固定しつつ、隣り合うデータ線１１に供給するデータ信号の電圧極性を互いに異ならせるとともに、１フレームごとに該電圧極性を反転させる駆動方法である。

次に、隣り合う画素それぞれに印加されるデータ電圧の振幅の差の影響による表示輝度のばらつきについて、具体例を挙げて説明する。

例えば、列ライン反転駆動において、赤色画素（Ｒ画素）、緑色画素（Ｇ画素）及び青色画素（Ｂ画素）それぞれに印加されるデータ電圧Ｖｎを最大値（例えば±５Ｖ）に設定して、表示画面全体に白画像を表示（図６参照）したときの表示輝度をＷ０とする。また、赤色画素に印加されるデータ電圧Ｖｎを最大値（例えば±５Ｖ）に設定し、緑色画素及び青色画素に印加されるデータ電圧Ｖｎを０Ｖに設定して、表示画面全体に赤画像を表示（図７参照）したときの表示輝度をＷｒとする。また、緑色画素に印加されるデータ電圧Ｖｎを最大値（例えば±５Ｖ）に設定し、赤色画素及び青色画素に印加されるデータ電圧Ｖｎを０Ｖに設定して、表示画面全体に緑画像を表示（図８参照）したときの表示輝度とＷｇとする。また、青色画素に印加されるデータ電圧Ｖｎを最大値（例えば±５Ｖ）に設定し、赤色画素及び緑色画素に印加されるデータ電圧Ｖｎを０Ｖに設定して、表示画面全体に青画像を表示（図９参照）したときの表示輝度をＷｂとする。

理想的には、白画像の表示輝度（白色輝度）Ｗ０は、赤画像の表示輝度（赤色輝度）Ｗｒと緑画像の表示輝度（緑色輝度）Ｗｇと青画像の表示輝度（青色輝度）Ｗｂとの合計（単色合計輝度Ｗｒｇｂ）に等しくなる（Ｗ０＝Ｗｒ＋Ｗｇ＋Ｗｂ）。しかし、横電界方式の液晶表示装置にポジ型液晶を用いた場合において、白画像を表示する場合（図１０（ａ）参照）は、単色画像を表示する場合（図１０（ｂ）参照）と比較して、隣り合う画素それぞれに印加されるデータ電圧の振幅の差（電圧差）が大きくなり、上記振幅の差に応じた電界により、隣り合う画素の境界部分の液晶のチルト角も大きくなる。このため、白画像を表示する場合は、各画素の透過率が低下し、表示輝度が低下する。すなわち、白色輝度Ｗ０が、単色合計輝度Ｗｒｇｂより低くなる（Ｗ０＜Ｗｒ＋Ｗｇ＋Ｗｂ）。

図１１は、入力階調と、白色輝度Ｗ０に対する、単色合計輝度Ｗｒｇｂ及び白色輝度Ｗ０の差の比（（Ｗｒｇｂ−Ｗ０）／Ｗ０）との関係を示すグラフである。ここでは、入力階調を補正することなく、入力階調に応じた表示を行った場合の輝度の関係を示している。図１１に示すように、入力階調が例えば１５０階調以上では、入力階調が高くなる程、輝度比が大きくなることが分かる。すなわち、入力階調が高くなる程、白色輝度Ｗ０と単色合計輝度Ｗｒｇｂとの差が大きくなり、表示輝度のばらつきが大きくなることが分かる。このような表示輝度のばらつきは、表示品位の低下を招くおそれがある。

これに対し、本実施形態に係る液晶表示装置１は、上記表示輝度のばらつきを低減する構成を有している。図１２及び図１３を用いて、具体的な構成について説明する。

図１２は、タイミングコントローラ４０の具体的な構成を示すブロック図である。タイミングコントローラ４０は、受信部４１と、メモリ４２と、決定部４３と、データ補正部４４と、出力部４５とを含む。受信部４１は、外部のシステム（図示せず）から映像信号ＤＡＴを受信する。なお受信部４１は、映像信号ＤＡＴに含まれる、時間的に前後に配置された画素単位のデータ（画素データｄａｔ）を順次受信する。メモリ４２は、受信した画素データｄａｔを記憶する。決定部４３は、受信した画素データｄａｔに対する補正値を決定する。データ補正部４４は、決定した補正値に基づいて画素データｄａｔを補正する。出力部４５は、画素データｄａｔをデータ線駆動回路２０に出力する。タイミングコントローラ４０は、その他周知の画像処理を実行する。例えばタイミングコントローラ４０は、外部のシステムから供給される映像信号と制御信号（クロック信号、垂直同期信号、水平同期信号）等に基づいて、データ線１１に供給されるデータ電圧の極性を決定するための極性信号ＰＯＬと、データ線駆動回路２０及びゲート線駆動回路３０の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ、データクロックＤＣＫ、ゲートスタートパルスＧＳＰ、ゲートクロックＧＣＫ）とを生成する（図１参照）。

ここでは一例として、行方向に隣り合う２つの画素１４を挙げる。それぞれの画素１４に印加されるそれぞれの画素データｄａｔは、映像信号ＤＡＴにおいて時間的に前後に配置される。２つの画素データｄａｔのうち先に受信される画素データｄａｔを前画素データｄａｔ１と称し、前画素データｄａｔ１の次に受信される画素データｄａｔを現画素データｄａｔ２と称す。

先ず、前画素データｄａｔ１が受信部４１に受信されると、前画素データｄａｔ１はメモリ４２に記憶されるとともに、前画素データｄａｔ１の入力階調は補正されることなく、入力階調に応じた前画素データｄａｔ１が、出力部４５からデータ線駆動回路２０に出力される。

次に、現画素データｄａｔ２が受信部４１に受信されると、決定部４３は、メモリ４２から前画素データｄａｔ１を取得し、受信部４１から現画素データｄａｔ２を取得する。決定部４３は、前画素データｄａｔ１及び現画素データｄａｔ２を比較して、ルックアップテーブル（ＬＵＴ）４３１を参照して、現画素データｄａｔ２の補正値を決定する。決定部４３は、比較部としての機能も有する。図１３は、ＬＵＴ４３１の一例を示す図である。ＬＵＴ４３１には、映像信号ＤＡＴにおける前画素データｄａｔ１の階調（入力階調）と、映像信号ＤＡＴにおける現画素データｄａｔ２の階調（入力階調）と、現画素データｄａｔ２の補正階調Ｄｎとが関連付けられている。現画素データｄａｔ２の補正階調Ｄｎは、現画素データｄａｔ２の入力階調より低い階調に設定されている。例えば、ＬＵＴ４３１には、現画素データｄａｔ２の入力階調が１５０階調以上で、かつ前画素データｄａｔ１の入力階調との差が１５０階調以上の範囲に、補正階調Ｄｎが設定されている。また、補正階調Ｄｎは、現画素データｄａｔ２の入力階調と前画素データｄａｔ１の入力階調との差が大きくなる程、補正量が大きくなるように設定されている。例えば、現画素データｄａｔ２の入力階調が１６０階調で、前画素データｄａｔ１の入力階調が０階調の場合は、補正階調Ｄａ１（＜１６０階調）が設定されている。また現画素データｄａｔ２の入力階調が１９２階調で、前画素データｄａｔ１の入力階調が３２階調，０階調の場合は、補正階調Ｄｂ１（＜１９２階調），Ｄｂ２（＜Ｄｂ１）が設定されている。また現画素データｄａｔ２の入力階調が２２４階調で、前画素データｄａｔ１の入力階調が６４階調，３２階調，０階調の場合は、補正階調Ｄｃ１（＜２２４階調），Ｄｃ２（＜Ｄｃ１），Ｄｃ３（＜Ｄｃ２）が設定されている。また現画素データｄａｔ２の入力階調が２５５階調で、前画素データｄａｔ１の入力階調が１２８階調，６４階調，３２階調，０階調の場合は、補正階調Ｄｄ１（＜２５５階調），Ｄｄ２（＜Ｄｄ１），Ｄｄ３（＜Ｄｄ２），Ｄｄ４（＜Ｄｄ３）が設定されている。

決定部４３が現画素データｄａｔ２の補正値（補正階調）を決定すると、データ補正部４４は、補正値に基づいて現画素データｄａｔ２を補正する。具体的には、データ補正部４４は、現画素データｄａｔ２の入力階調を補正階調に補正する。例えば、単色表示の場合（例えば図７及び図１０（ｂ）参照）、すなわち前画素データｄａｔ１の入力階調が０階調で、現画素データｄａｔ２の入力階調が２５５階調の場合、データ補正部４４は、現画素データｄａｔ２を２５５階調より低い階調の補正階調Ｄｄ４（＜２５５）に補正する。

出力部４５は、現画素データｄａｔ２の補正階調に応じたデータ電圧ＤＡをデータ線駆動回路２０に出力する。

上記構成によれば、例えば、図７〜図９に示すような単色表示を行う場合、すなわち、隣り合う２つの画素の一方が低階調、他方が高階調で、互いの階調差が所定値より大きい場合に、高階調の方を低く補正することにより、表示輝度を下げることができる。これにより、赤画像の表示輝度（赤色輝度）Ｗｒと緑画像の表示輝度（緑色輝度）Ｗｇと青画像の表示輝度（青色輝度）Ｗｂのそれぞれを下げることができ、これらの合計輝度（単色合計輝度Ｗｒｇｂ）を、白画像の表示輝度（白色輝度）Ｗ０に近づけることができる（Ｗ０≒Ｗｒ＋Ｗｇ＋Ｗｂ）。よって、表示輝度のばらつきを低減できるため、表示品位の低下を抑えることができる。

タイミングコントローラ４０の構成は図１２に示す構成に限定されない。例えば、データ補正部４４は、現画素データｄａｔ２と、前画素データｄａｔ１とを比較するだけでなく、さらに現画素データｄａｔ２と、次の画素データｄａｔ１とを比較して、現画素データｄａｔ２の補正をしてもよい。つまり、対象となる画素の入力階調を、該画素と左右または上下に隣接する２つの画素に入力される画素データと比較して、補正してもよい。また決定部４３は、演算処理により上記補正値を算出してもよい。この場合、ＬＵＴ４３１を省略することができる。また例えば、タイミングコントローラ４０は、メモリ４２が省略され、遅延回路を含んでもよい。この場合、遅延回路が前画素データｄａｔ１と現画素データｄａｔ２の転送タイミングを調整して、後段の決定部４３及びデータ補正部４４が各処理を実行すればよい。またタイミングコントローラ４０が備える上記データ補正処理は、データ線駆動回路２０の内部で行われてもよい。

以上のように、本実施形態に係る液晶表示装置１では、１つの赤色画素１４Ｒ、１つの緑色画素１４Ｇ及び１つの青色画素１４Ｂからなる表示画素１４において、赤色画素１４Ｒ、緑色画素１４Ｇおよび青色画素１４Ｂそれぞれに最高階調の信号を入力して白画像を表示する場合は、第１電圧レベルを有する第１データ電圧を赤色画素１４Ｒ、緑色画素１４Ｇ及び青色画素１４Ｂそれぞれに接続される各データ線１１に供給する。これに対して、表示画素１４において、赤色画素１４Ｒに最高階調の信号を入力し、かつ緑色画素１４Ｇ及び青色画素１４Ｂに最低階調の信号を入力して赤色の単色画像を表示する場合は、上記第１電圧レベルより低い電圧レベルを有するデータ電圧を赤色画素１４Ｒに接続されるデータ線１１に供給する。同様に、表示画素１４において、緑色画素１４Ｇに最高階調の信号を入力し、かつ赤色画素１４Ｒ及び青色画素１４Ｂに最低階調の信号を入力して緑色の単色画像を表示する場合は、上記第１電圧レベルより低い電圧レベルを有するデータ電圧を緑色画素１４Ｇに接続されるデータ線１１に供給する。同様に、表示画素１４において、青色画素１４Ｂに最高階調の信号を入力し、かつ赤色画素１４Ｒ及び緑色画素１４Ｇに最低階調の信号を入力して青色の単色画像を表示する場合は、上記第１電圧レベルより低い電圧レベルを有するデータ電圧を青色画素１４Ｂに接続されるデータ線１１に供給する。

以上、本発明の実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。

１ 液晶表示装置、１０ 表示パネル、１００ ＴＦＴ基板、２００ ＣＦ基板、３００ 液晶層、３０１ 液晶分子、１１ データ線、１２ ゲート線、１３ ＴＦＴ、１４ 画素、１４Ｒ 赤色画素、１４Ｇ 緑色画素、１４Ｂ 青色画素、１５ 画素電極、１６ ドレイン電極、１７ ソース電極、１８ 半導体層、１９ コンタクトホール、２０ 共通電極、２１ 共通電極配線、１０３ ゲート絶縁膜、１０４ 層間絶縁膜、１０５ 有機絶縁膜、１０６ 上層絶縁膜、２０２ 着色部、２０２Ｒ 赤色部、２０２Ｇ 緑色部、２０２Ｂ 青色部、２０３ ブラックマトリクス、４０ タイミングコントローラ、４１ 受信部、４２ メモリ、４３ 決定部、４３１ ＬＵＴ、４４ データ補正部、４５ 出力部。

Claims (7)

1. 画素電極と共通電極とを含む第１基板と、
   前記第１基板に対向配置された第２基板と、
   前記第１基板及び前記第２基板の間に配置され、正の誘電率異方性を有する液晶分子を含む液晶層と、
   を含み、
   互いに隣り合う第１画素及び第２画素において、
   入力映像信号における前記第１画素に印加される第１データ電圧が、前記入力映像信号における前記第２画素に印加される第２データ電圧より高い場合は、前記第１データ電圧を低く補正した第１補正データ電圧を前記第１画素に印加する、
   ことを特徴とする液晶表示装置。
2. 前記第１データ電圧と前記第２データ電圧との差が所定値より高い場合に、前記第１データ電圧を前記第１補正データ電圧に補正する、
   ことを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１データ電圧が前記第２データ電圧より高く、かつ、前記第１データ電圧の極性と前記第２データ電圧の極性とが互いに異なる場合に、前記第１データ電圧を前記第１補正データ電圧に補正する、
   ことを特徴とする請求項１に記載の液晶表示装置。
4. 前記入力映像信号における前記第１画素に対応する第１入力階調が、前記入力映像信号における前記第２画素に対応する第２入力階調より高く、前記第１入力階調と前記第２入力階調との差が所定階調より高い場合に、前記第１入力階調を低く補正した第１補正階調に応じたデータ電圧を前記第１画素に印加する、
   ことを特徴とする請求項１に記載の液晶表示装置。
5. 前記入力映像信号における前記第１画素に対応する第１入力階調と、前記入力映像信号における前記第２画素に対応する第２入力階調とを比較する比較部と、
   前記第１入力階調が前記第２入力階調より高く、前記第１入力階調と前記第２入力階調との差が所定階調より高い場合に、前記第１入力階調を、前記第１入力階調より低い階調の第１補正階調に補正する補正部と、
   をさらに含む、ことを特徴とする請求項１に記載の液晶表示装置。
6. 前記第１入力階調と前記第２入力階調と前記第１補正階調とが関連付けられたルックアップテーブルと、
   前記ルックアップテーブルを参照して前記第１補正階調に決定する決定部と、をさらに含み、
   前記補正部は、前記第１入力階調を、前記決定部により決定された前記第１補正階調に補正する、
   ことを特徴とする請求項５に記載の液晶表示装置。
7. 画素電極と共通電極とを含む第１基板と、
   前記第１基板に対向配置された第２基板と、
   前記第１基板及び前記第２基板の間に配置され、正の誘電率異方性を有する液晶分子を含む液晶層と、
   を含み、
   １つの赤色画素、１つの緑色画素及び１つの青色画素からなる表示画素において、前記赤色画素、前記緑色画素および前記青色画素それぞれに最高階調の信号を入力して白画像を表示する場合は、第１電圧レベルを有する第１データ電圧を前記赤色画素に接続されるデータ線に供給し、
   前記表示画素において、前記赤色画素に前記最高階調の信号を入力し、かつ前記緑色画素及び前記青色画素に最低階調の信号を入力して赤色の単色画像を表示する場合は、第２電圧レベルを有する第２データ電圧を前記赤色画素に接続されるデータ線に供給し、
   前記第２電圧レベルは、前記第１電圧レベルより低く設定されている、
   ことを特徴とする液晶表示装置。

Images