JP2017168839A - 半導体装置、半導体ウエハ、モジュールおよび電子機器とその作製方法 - Google Patents

半導体装置、半導体ウエハ、モジュールおよび電子機器とその作製方法 Download PDF

Info

Publication number
JP2017168839A
JP2017168839A JP2017045992A JP2017045992A JP2017168839A JP 2017168839 A JP2017168839 A JP 2017168839A JP 2017045992 A JP2017045992 A JP 2017045992A JP 2017045992 A JP2017045992 A JP 2017045992A JP 2017168839 A JP2017168839 A JP 2017168839A
Authority
JP
Japan
Prior art keywords
oxide
conductor
insulator
transistor
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017045992A
Other languages
English (en)
Other versions
JP7083598B2 (ja
JP2017168839A5 (ja
Inventor
克明 栃林
Katsuaki Tochibayashi
克明 栃林
涼太 方堂
Ryota Hodo
涼太 方堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017168839A publication Critical patent/JP2017168839A/ja
Publication of JP2017168839A5 publication Critical patent/JP2017168839A5/ja
Application granted granted Critical
Publication of JP7083598B2 publication Critical patent/JP7083598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】信頼性の高いトランジスタを有する半導体装置を提供する。
【解決手段】トランジスタを有する半導体装置であって、トランジスタは、第１および第２のゲート電極と、ソース電極と、ドレイン電極と、第１乃至第３の酸化物と、第１および第２のバリア膜と、第１および第２のゲート絶縁体を有し、第１のバリア膜は、ソース電極上にあり、第２のバリア膜は、ドレイン電極上にあり、第１および第２のバリア膜は、水素などの不純物および酸素をブロックする機能を有する。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、及びそれらの作製方法に関する。特に、本発明の一態様は、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ、以下ＥＬとも記す）現象を利用した発光装置とその作製方法に関する。例えば、ＬＳＩ、ＣＰＵ、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータおよびイメージセンサなどを含む半導体集積回路を部品として搭載した電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。電気光学装置、半導体回路および電子機器は半導体装置を有する場合がある。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも動作が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの、電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしまうことがある。
特開２０１２−２５７１８７号公報
本発明の一態様は、酸化物半導体を用いた半導体装置の信頼性を向上することを目的とする。また、酸化物半導体を用いたトランジスタはノーマリーオンの特性になりやすく、駆動回路内に適切に動作する論理回路を設けることが難しいという問題がある。そこで、本発明の一態様は、酸化物半導体を用いたトランジスタにおいて、ノーマリーオフの特性を得ることを目的とする。
また、信頼性の高いトランジスタを提供することを課題の一とする。または、非導通状態において極めてリーク電流が抑制されたトランジスタを提供することを課題の一とする。
または、生産性の高い半導体装置を提供することを課題の一とする。または、歩留まりの高い半導体装置を提供することを課題の一とする。または、占有面積の小さい半導体装置を提供することを課題の一とする。
または、集積度の高い半導体装置を提供することを課題の一とする。または、動作速度の速い半導体装置を提供することを課題の一とする。または、消費電力の小さい半導体装置を提供することを課題の一とする。
または、新規な半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１乃至第４の導電体と、第１乃至第３の酸化物と、第１および第２のバリア膜と第１および第２の絶縁体を有し、第１の絶縁体は、第１の導電体と重なる領域を有し、第１の酸化物は、第１の絶縁体上にあり、第２の酸化物は、第１の酸化物上にあり、第２の酸化物は、第１乃至第３の領域を有し、第２の領域は、第１の領域と第３の領域の間に挟まれ、第２の導電体は、第２の酸化物上にあり、第１のバリア膜は、第２の導電体上にあり、第２の導電体および第１のバリア膜は、第１の領域と重なる領域を有し、第３の導電体は、第２の酸化物上にあり、第２のバリア膜は、第３の導電体上にあり、第３の導電体および第２のバリア膜は、第３の領域と重なる領域を有し、第３の酸化物は、第１のバリア膜と重なる領域と、第２のバリア膜と重なる領域と、第２の領域と重なる領域と、を有し、第２の絶縁体は、第３の酸化物上にあり、第４の導電体は、第２の絶縁体上にあり、第２の絶縁体および第４の導電体は、第２の領域と重なる領域を有することを特徴とする半導体装置である。
（２）
本発明の一態様は、第１乃至第３の酸化物は、酸化物半導体を含むことを特徴とする（１）に記載の半導体装置である。
（３）
本発明の一態様は、第１のバリア膜および第２のバリア膜は、金属および酸素を含むことを特徴とする（１）または（２）に記載の半導体装置である。
（４）
本発明の一態様は、（１）乃至（３）のいずれか一に記載の半導体装置およびプリント基板を有することを特徴とするモジュールである。
（５）
本発明の一態様は、（１）乃至（３）のいずれか一に記載の半導体装置、（４）に記載のモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器である。
（６）
本発明の一態様は、（１）乃至（３）のいずれか一に記載の半導体装置を複数個有し、ダイシング用の領域を有する半導体ウエハである。
（７）
本発明の一態様は、第１の絶縁体上に第２の絶縁体を成膜し、第２の絶縁体に、底部が第１の絶縁体に達する開口部を形成し、開口部に第１のゲート電極を形成し、第２の絶縁体上および第１のゲート電極上に、第１のゲート絶縁体を形成し、第１のゲート絶縁体上に第１の酸化物を成膜し、第１の酸化物上に第２の酸化物を成膜し、第２の酸化物上に第１の導電体を成膜し、第１の導電体上にバリア膜を成膜し、バリア膜上に第２の導電体を成膜し、リソグラフィー法を用いて、第２の導電体およびバリア膜を加工することで、底部に第１の導電体が露出した開口部を形成し、リソグラフィー法を用いて第２の導電体、バリア膜および第１の導電体を加工することで、開口部、第２の導電体、バリア膜および第１の導電体を含む第１の層を形成し、第１の層をエッチングマスクとして、第２の酸化物および第１の酸化物を加工し、開口部底部に露出した第１の導電体の一部および第２の導電体を除去することで、開口部底部に第２の酸化物を露出させ、第１の導電体をソース電極とドレイン電極に分離し、バリア膜を第１のバリア膜と第２のバリア膜に分離し、第１の酸化物、第２の酸化物、ソース電極、ドレイン電極、第１のバリア膜および第２のバリア膜を含む第２の層を形成し、酸化性ガスを含むプラズマを用いた処理を行い、第１の酸化物中および第２の酸化物中に含まれる不純物を放出することで不純物を低減させ、窒素ガスを含む雰囲気による熱処理および酸素ガスを含む雰囲気による熱処理を行ない、第１の酸化物中および第２の酸化物中に含まれる水素および水を放出することで水素および水を低減させ、第２の層上に第３の酸化物を成膜し、第３の酸化物上に第２のゲート絶縁体を形成し、第２のゲート絶縁体上に第２のゲート電極を形成する半導体装置の作製方法である。
（８）
本発明の一態様は、酸化性ガスは、一酸化二窒素を含むことを特徴とする（７）に記載の半導体装置の作製方法である。
（９）
本発明の一態様は、バリア膜は、金属と酸素を有することを特徴とする（７）または（８）に記載の半導体装置の作製方法である。
（１０）
本発明の一態様は、モジュールの作製方法であって、モジュールは、（７）乃至（９）のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法である。
（１１）
本発明の一態様は、電子機器の作製方法であって、電子機器は、（７）乃至（９）のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、（１０）に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法である。
酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
または、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る、トランジスタの電気特性を示す図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 本発明の一態様に係る、酸化物半導体の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体の積層構造におけるバンド図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る半導体装置の断面構造を説明する図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る撮像装置を示す平面図。 本発明の一態様に係る撮像装置の画素を示す平面図。 本発明の一態様に係る撮像装置を示す断面図。 本発明の一態様に係る撮像装置を示す断面図。 本発明の一態様に係る、半導体装置を示す回路図、上面図および断面図。 本発明の一態様に係る、半導体装置を示す回路図および断面図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図および波形図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様に係る電子機器を示す図。 本発明の一態様に係る半導体ウエハの上面図。 電子部品の作製工程例を説明するフローチャートおよび斜視模式図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、チャネル領域を介してソース・ドレイン間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素をブロックする機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
（実施の形態１）
異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の集積度を高めることができる。本実施の形態では、異なる電気特性を有するトランジスタを同一層上に設ける実施形態の一例を説明する。
＜トランジスタ構造１＞
以下では、本発明の一態様に係る半導体装置が有するトランジスタ１００の構造およびトランジスタ２００について説明する。
図１（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ１００の上面図および断面図である。図１（Ａ）は上面図である。図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１（Ｂ）および（Ｃ）において、トランジスタ１００は、基板４００上の絶縁体４０１と、絶縁体４０１上の絶縁体３０１と、絶縁体３０１が開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置され、導電体３１０ａ上および導電体３１０ｂ上の導電体３１１ａおよび導電体３１１ｂと、絶縁体３０１上および導電体３１１ａ上および導電体３１１ｂ上の絶縁体４０２と、絶縁体４０２上の酸化物４０６＿１ａと、酸化物４０６＿１ａ上の酸化物４０６＿２ａと、酸化物４０６＿２ａの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、酸化物４０６＿２ａの上面、導電体４１６ａ１の側面、バリア膜４１７ａ１の上面、導電体４１６ａ２の側面およびバリア膜４１７ａ２の上面と接する領域を有する酸化物４０６＿３ａと、酸化物４０６＿３ａ上の絶縁体４１２ａと、絶縁体４１２ａを介して酸化物４０６＿３ａと互いに重なる領域を有する導電体４０４ａと、絶縁体４１２ａ上および導電体４０４ａ上の絶縁体４０８ａと、絶縁体４０８ａ上の絶縁体４１０と、絶縁体４１０上の絶縁体４１５を有する。また、トランジスタ１００は、絶縁体４１５および絶縁体４０２を通り導電体３１１ｂに達する第１の開口部と、絶縁体４１０およびバリア膜４１７ａ１を通り導電体４１６ａ１に達する第２の開口部と、絶縁体４１０およびバリア膜４１７ａ２を通り導電体４１６ａ２に達する第３の開口部と、絶縁体４１０および絶縁体４０８ａを通り導電体４０４ａに達する第４の開口部と、第１の開口部、第２の開口部、第３の開口部、第４の開口部に埋め込まれた導電体４３３ａ、導電体４３１ａ、導電体４２９ａ、および導電体４３７ａと、絶縁体４１５上にあって導電体４３３ａと接する領域を有する導電体４３４ａと、絶縁体４１５上にあって導電体４３１ａと接する領域を有する導電体４３２ａと、絶縁体４１５上にあって導電体４２９ａと接する領域を有する導電体４３０ａと、絶縁体４１５上にあって導電体４３７ａと接する領域を有する導電体４３８ａと、を有する。
トランジスタ１００において、導電体４０４ａは第１のゲート電極としての機能を有する。また、導電体４０４ａは、酸素を透過しにくい機能を有する導電体と積層構造とすることができる。例えば酸素を透過しにくい導電体を下層に成膜することで導電体４０４ａの酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２ａは第１のゲート絶縁体としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素を透過しにくい機能を有する導電体と積層構造とすることができる。例えば酸素を透過しにくい導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素などの不純物および酸素をブロックする機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
トランジスタ１００は、導電体４０４ａに印加する電位によって、酸化物４０６＿２ａの抵抗を制御することができる。即ち、導電体４０４ａに印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
図１（Ｂ）および（Ｃ）に示すように、酸化物４０６＿２ａの上面は、導電体４１６ａ１および導電体４１６ａ２と接する。また、第１のゲート電極としての機能を有する導電体４０４ａの電界によって、酸化物４０６＿１ａおよび酸化物４０６＿２ａを電気的に取り囲むことができる。第１のゲート電極の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、酸化物４０６＿２ａの全体にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、酸化物４０６＿１ａおよび酸化物４０６＿２ａが、導電体４０４ａの電界によって取り囲まれていることから、非導通時の電流（オフ電流）を小さくすることができる。
また、導電体３１０ａおよび導電体３１１ａは、第２のゲート電極としての機能を有する。導電体３１１ａは、導電性バリア膜としての機能を有する。導電体３１１ａは、導電体３１０ａを覆う様に配置することによって、導電体３１０ａの酸化を防止することができる。
絶縁体４０２は第２のゲート絶縁膜としての機能を有する。導電体３１０ａおよび導電体３１１ａへ印加する電位によって、トランジスタ１００のしきい値電圧を制御することができる。さらに第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時の電流（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２のゲート電極の機能と、が入れ替わっても構わない。
また、導電体３１０ｂおよび導電体３１１ｂは、配線としての機能を有する。導電体３１１ｂは、導電性バリア膜としての機能を有する。導電体３１１ｂは、導電体３１０ｂを覆う様に配置することによって、導電体３１０ｂの酸化を防止することができる。
以下では、トランジスタ１００とは異なる特性を有するトランジスタ２００の構造について説明する。
図２（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ２００の上面図および断面図である。図２（Ａ）は上面図である。図２（Ｂ）は、図２（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図２（Ｃ）は、図２（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図２（Ｂ）および（Ｃ）において、トランジスタ２００は、基板４００上の絶縁体４０１と、絶縁体４０１上の絶縁体３０１と、絶縁体３０１が開口部を有していて、開口部内に導電体３１０ｃが配置され、導電体３１０ｃ上の導電体３１１ｃと、絶縁体３０１上および導電体３１１ｃ上の絶縁体４０２と、絶縁体４０２上の酸化物４０６＿１ｂおよび酸化物４０６＿１ｃと、酸化物４０６＿１ｂ上および酸化物４０６＿１ｃ上の酸化物４０６＿２ｂおよび酸化物４０６＿２ｃと、酸化物４０６＿２ｂの上面と接する領域を有する導電体４１６ｂ１と、酸化物４０６＿２ｃの上面と接する領域を有する導電体４１６ｂ２と、導電体４１６ｂ１上のバリア膜４１７ｂ１と、導電体４１６ｂ２上のバリア膜４１７ｂ２と、絶縁体４０２の上面、酸化物４０６＿１ｂの側面、酸化物４０６＿２ｂの側面、導電体４１６ｂ１の側面、バリア膜４１７ｂ１の側面および上面、酸化物４０６＿１ｃの側面、酸化物４０６＿２ｃの側面、導電体４１６ｂ２の側面およびバリア膜４１７ｂ２の側面および上面と接する領域を有する酸化物４０６＿３ｂと、酸化物４０６＿３ｂ上の絶縁体４１２ｂと、絶縁体４１２ｂを介して酸化物４０６＿３ｂと互いに重なる領域を有する導電体４０４ｂと、絶縁体４１２ｂ上および導電体４０４ｂ上の絶縁体４０８ｂと、絶縁体４０８ｂ上の絶縁体４１０と、絶縁体４１０上の絶縁体４１５を有する。また、トランジスタ２００は、絶縁体４１０およびバリア膜４１７ｂ１を通り導電体４１６ｂ１に達する第５の開口部と、絶縁体４１０およびバリア膜４１７ｂ２を通り導電体４１６ｂ２に達する第６の開口部と、絶縁体４１０および絶縁体４０８ｂを通り導電体４０４ｂに達する第７の開口部と、第５の開口部、第６の開口部、第７の開口部に埋め込まれた導電体４３１ｂ、導電体４２９ｂ、および導電体４３７ｂと、絶縁体４１５上にあって導電体４３１ｂと接する領域を有する導電体４３２ｂと、絶縁体４１５上にあって導電体４２９ｂと接する領域を有する導電体４３０ｂと、絶縁体４１５上にあって導電体４３７ｂと接する領域を有する導電体４３８ｂと、を有する。
トランジスタ２００において、導電体４０４ｂは第１のゲート電極としての機能を有する。また、導電体４０４ｂは、酸素を透過しにくい機能を有する導電体と積層構造とすることができる。例えば酸素を透過しにくい導電体を下層に成膜することで導電体４０４ｂの酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２ｂは第１のゲート絶縁体としての機能を有する。
また、導電体４１６ｂ１および導電体４１６ｂ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ｂ１および導電体４１６ｂ２は、酸素を透過しにくい機能を有する導電体と積層構造とすることができる。例えば酸素を透過しにくい導電体を上層に成膜することで導電体４１６ｂ１および導電体４１６ｂ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
また、バリア膜４１７ｂ１およびバリア膜４１７ｂ２は、水素などの不純物および酸素をブロックする機能を有する。バリア膜４１７ｂ１は、導電体４１６ｂ１上にあって、導電体４１６ｂ１への酸素の拡散を防止する。バリア膜４１７ｂ２は、導電体４１６ｂ２上にあって、導電体４１６ｂ２への酸素の拡散を防止する。
トランジスタ２００は、図２（Ｂ）に示すように、酸化物４０６＿３ｂと、導電体４１６ｂ１の側面および導電体４１６ｂ２の側面と接する領域を有する。また、トランジスタ２００は、導電体４０４ｂに印加する電位によって、酸化物４０６＿３ｂの抵抗を制御することができる。即ち、導電体４０４ｂに印加する電位によって、導電体４１６ｂ１と導電体４１６ｂ２との間の導通・非導通を制御することができる。
トランジスタ２００は、酸化物４０６＿３ｂにチャネルが形成されるので、上述のトランジスタ１００とは異なる特性を有する。
また、導電体３１０ｃおよび導電体３１１ｃは、第２のゲート電極としての機能を有する。導電体３１１ｃは、導電性バリア膜としての機能を有する。導電体３１１ｃは、導電体３１０ｃを覆う様に配置することによって、導電体３１０ｃの酸化を防止することができる。
図１０（Ａ）および（Ｂ）に、トランジスタの電気特性の一つであるＶｇ−Ｉｄカーブを示す。図１０（Ａ）および（Ｂ）に示すＶｇ−Ｉｄカーブは、横軸がトランジスタのゲートとソース間の電圧（Ｖｇ）を示している。また、縦軸はトランジスタのドレインに流れる電流（Ｉｄ）を対数で示している。
トランジスタ１００およびトランジスタ２００は、バックゲートを有するトランジスタである。図１０（Ａ）は、バックゲートの電位をソースまたはゲートと同電位としたときのトランジスタ１００のＶｇ−Ｉｄカーブを示し、図１０（Ｂ）は、バックゲートの電位をソースまたはゲートと同電位としたときのトランジスタ２００のＶｇ−Ｉｄカーブを示している。図１０（Ａ）および（Ｂ）に示すとおり、トランジスタ１００とトランジスタ２００は異なるトランジスタ特性を有する。トランジスタ２００のＶｇ−Ｉｄカーブは、トランジスタ１００のＶｇ−Ｉｄカーブよりも、Ｖｇがプラスの方向にシフトしている。すなわち、トランジスタ２００は、トランジスタ１００よりもＶｔｈが大きいトランジスタである。
＜基板＞
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板４００として好適である。
＜絶縁体＞
なお、トランジスタを、水素などの不純物および酸素をブロックする機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂ、および絶縁体４１５として、水素などの不純物および酸素をブロックする機能を有する絶縁体を用いればよい。
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂおよび絶縁体４１５としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂおよび絶縁体４１５は、酸化アルミニウムを有することが好ましい。
また、例えば、絶縁体４１５は酸素を有するプラズマを用いて成膜すると下地層となる絶縁体４１０へ酸素を添加することができる。添加された酸素は絶縁体４１０で過剰酸素となり、加熱処理などを行うことで、該過剰酸素は絶縁体４１０を通り、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加されることによって、酸化物４０６＿１ａ中、酸化物４０６＿２ａ中、酸化物４０６＿３ａ中および酸化物４０６＿３ｂ中の酸素欠損を修復することができる。
絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂおよび絶縁体４１５が酸化アルミニウムを有することで、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂおよび絶縁体４１５が酸化アルミニウムを有することで、上述の酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加された過剰酸素の外方拡散を低減することができる。
絶縁体３０１、絶縁体４０２、絶縁体４１２ａおよび絶縁体４１２ｂとしては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１、絶縁体４０２、絶縁体４１２ａおよび絶縁体４１２ｂとしては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
特に絶縁体４０２、絶縁体４１２ａおよび絶縁体４１２ｂは、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体４０２、絶縁体４１２ａおよび絶縁体４１２ｂは、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。または、絶縁体４０２、絶縁体４１２ａおよび絶縁体４１２ｂは、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物４０６＿３ａ側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物４０６＿２ａに混入することを抑制することができる。また、例えば、酸化シリコンまたは酸化窒化シリコンを酸化物４０６＿３ａ側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１およびバリア膜４１７ｂ２としては、水素などの不純物および酸素をブロックする機能を有する絶縁体を用いればよい。バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１およびバリア膜４１７ｂ２によって、絶縁体４１０中の過剰酸素が、導電体４１６ａ１、導電体４１６ａ２、導電体４１６ｂ１および導電体４１６ｂ２への拡散することを防止することができる。
バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１およびバリア膜４１７ｂ２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１およびバリア膜４１７ｂ２は、酸化アルミニウムを有することが好ましい。
＜導電体＞
導電体４０４ａ、導電体４０４ｂ、導電体３１０ａ、導電体３１０ｂ、導電体３１０ｃ、導電体４１６ａ１、導電体４１６ａ２、導電体４１６ｂ１、導電体４１６ｂ２、導電体４２９ａ、導電体４２９ｂ、導電体４３１ａ、導電体４３１ｂ、導電体４３３ａ、導電体４３７ａ、導電体４３７ｂ、導電体４３０ａ、導電体４３０ｂ、導電体４３２ａ、導電体４３２ｂ、導電体４３４ａ、導電体４３８ａ、導電体４３８ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物半導体を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
なお、導電体４２９ａ、導電体４２９ｂ、導電体４３１ａ、導電体４３１ｂ、導電体４３３ａ、導電体４３７ａおよび導電体４３７ｂとしては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン、窒化チタン、窒化タンタルなどの導電性バリア膜を組み合わせて用いてもよい。
酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
＜酸化物＞
次に、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂなどに適用可能な酸化物について説明する。
酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
まず、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図１６には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図１６に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比およびその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
図１６（Ａ）および図１６（Ｂ）では、本発明の一態様の酸化物が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図１７に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図１７は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図１７に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図１７に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなるためである。
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図１６（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図１６（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図１６（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物である。
なお、酸化物が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
続いて、上記酸化物をトランジスタに用いる場合について説明する。
なお、上記酸化物をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。例えば、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物中における各不純物の影響について説明する。
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。酸化物Ｓ１、酸化物Ｓ２、および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ２および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、について、図１８を用いて説明する。
図１８（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１８（Ｂ）は、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力よりも、酸化物Ｓ２の電子親和力が大きく、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差は、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図１８（Ａ）、および図１８（Ｂ）に示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図１６（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図１６（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である原子数比を示している。
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
＜トランジスタ構造２＞
ここでは、図１および図２と異なる構成のトランジスタ１００Ａおよびトランジスタ２００Ａについて説明する。
図３（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ１００Ａの上面図および断面図である。図３（Ａ）は上面図である。図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３に示す、トランジスタ１００Ａは、酸化物４０６＿３ａの形状が図１に示すトランジスタ１００と異なる。トランジスタ１００は、絶縁体４０８ａの端部と酸化物４０６＿３ａの端部が一致する形状であるのに対して、トランジスタ１００Ａは、図３（Ｂ）においては、絶縁体４０８ａの端部と酸化物４０６＿３ａの端部が一致する形状であるが、図３（Ｃ）では、絶縁体４０８ａの端部よりも内側に酸化物４０６＿３ａの端部が配置される形状となっている。これは、トランジスタの作製工程において、酸化物４０６＿３ａの形成工程と絶縁体４０８ａの形成工程が異なるためであり、トランジスタ１００Ａの作製工程は酸化物４０６＿３ａの形状を任意に形成できる利点を有する。トランジスタ形成工程については後述する。その他の構成については、トランジスタ１００の構成を参酌する。
図４（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ２００Ａの上面図および断面図である。図４（Ａ）は上面図である。図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図４に示す、トランジスタ２００Ａは、酸化物４０６＿３ｂの形状が図２に示すトランジスタ２００と異なる。トランジスタ２００は、絶縁体４０８ｂの端部と酸化物４０６＿３ｂの端部が一致する形状であるのに対して、トランジスタ２００Ａは、図４（Ｂ）においては、絶縁体４０８ｂの端部と酸化物４０６＿３ｂの端部が一致する形状であるが、図４（Ｃ）では、絶縁体４０８ｂの端部よりも内側に酸化物４０６＿３ｂの端部が配置される形状となっている。これは、トランジスタの作製工程において、酸化物４０６＿３ｂの形成工程と絶縁体４０８ｂの形成工程が異なるためであり、酸化物４０６＿３ｂの形状を任意に形成できる利点を有する。トランジスタ形成工程については後述する。その他の構成については、トランジスタ２００の構成を参酌する。
＜トランジスタ構造３＞
ここでは、図１および図２と異なる構成のトランジスタ１００Ｂおよびトランジスタ２００Ｂについて説明する。
図５（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ１００Ｂの上面図および断面図である。図５（Ａ）は上面図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図５に示す、トランジスタ１００Ｂは、酸化物４０６＿３ａ、絶縁体４１２ａおよび絶縁体４０８ａが、酸化物４０６＿１ａ、酸化物４０６＿２ａの端部を覆う様に配置されているところが、図１に示すトランジスタ１００と異なる。その他の構成については、トランジスタ１００の構成を参酌する。
図６（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｂの上面図および断面図である。図６（Ａ）は上面図である。図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図６に示す、トランジスタ２００Ｂは、酸化物４０６＿３ｂ、絶縁体４１２ｂおよび絶縁体４０８ｂが、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃおよび酸化物４０６＿２ｃの端部を覆う様に配置されているところが、図２に示すトランジスタ２００と異なる。その他の構成については、トランジスタ２００の構成を参酌する。
＜トランジスタ構造４＞
ここでは、図１および図２と異なる構成のトランジスタ１００Ｃおよびトランジスタ２００Ｃについて説明する。
図７（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ１００Ｃの上面図および断面図である。図７（Ａ）は上面図である。図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図７に示す、トランジスタ１００Ｃは、絶縁体４０９ａを有するところが図１に示すトランジスタ１００と異なる構成となっている。
絶縁体４０９ａとしては、絶縁体４０８ａと同様に、水素などの不純物および酸素をブロックする機能を有する絶縁体を用いればよい。
絶縁体４０９ａは、絶縁体４０８ａと、絶縁体４０２の上面の一部と接する領域を有する。また、絶縁体４０９ａは、酸化物４０６＿１ａの側面および酸化物４０６＿２ａの側面と接する領域を有し、さらに絶縁体４０９ａは、トランジスタ１００Ｃのソース電極、ドレイン電極、バリア膜およびゲート電極を覆う様に配置されている。このような構造とすることで、絶縁体４０９ａの外部から、チャネル形成領域を有する酸化物４０６＿２ａなどへ、水素などの不純物の侵入を防ぐことができるので、トランジスタ１００Ｃの電気特性の向上および信頼性の向上を図ることができる。その他の構成については、トランジスタ１００の構成を参酌する。
図８（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｃの上面図および断面図である。図８（Ａ）は上面図である。図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図８（Ｃ）は、図８（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図８に示す、トランジスタ２００Ｃは、絶縁体４０９ｂを有するところが図２に示すトランジスタ１００と異なる構成となっている。
絶縁体４０９ｂとしては、絶縁体４０８ｂと同様に、水素などの不純物および酸素をブロックする機能を有する絶縁体を用いればよい。
絶縁体４０９ｂは、絶縁体４０８ｂと、絶縁体４０２の上面の一部と接する領域を有する。また、絶縁体４０９ｂは、酸化物４０６＿１ｂの側面および酸化物４０６＿２ｂの側面と接する領域と、酸化物４０６＿１ｃの側面および酸化物４０６＿２ｃの側面と接する領域を有し、さらに絶縁体４０９ｂは、トランジスタ２００Ｃのソース電極、ドレイン電極、バリア膜およびゲート電極を覆う様に配置されている。このような構造とすることで、絶縁体４０９ｂの外部から、チャネル形成領域を有する酸化物４０６＿３ｂなどへ、水素などの不純物の侵入を防ぐことができるので、トランジスタ２００Ｃの電気特性の向上および信頼性の向上を図ることができる。その他の構成については、トランジスタ２００の構成を参酌する。
＜トランジスタ構造５＞
ここでは、図２と異なる構成のトランジスタ２００Ｄについて説明する。
図９（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｄの上面図および断面図である。図９（Ａ）は上面図である。図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図９（Ｃ）は、図９（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図９に示す、トランジスタ２００Ｄには、第２のゲート電極の機能を有する導電体が無い構成であるところが、図２に示すトランジスタ２００と異なる。その他の構成については、トランジスタ２００の構成を参酌する。
（実施の形態２）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する酸化物半導体について、図１１乃至図１５を用いて以下説明を行う。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１１（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１１（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１１（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１１（Ｅ）に示す。図１１（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１１（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１１（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図１２（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図１２（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図１２（Ｂ）および図１２（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１２（Ｄ）および図１２（Ｅ）は、それぞれ図１２（Ｂ）および図１２（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１２（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図１２（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図１２（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１３（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図１３（Ｂ）に示す。図１３（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図１３（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図１３（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図１４に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１４（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１４（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１４（Ａ）および図１４（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図１５は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図１５より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図１５より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１５より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
＜トランジスタの作製方法１＞
以下では、本発明に係る図１のトランジスタ１００および図２のトランジスタ２００の作製方法を図１９乃至図２８を用いて説明する。図１９乃至図２８において、各図の（Ａ）は、図１（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。また、各図の（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。また、各図の（Ｃ）は、図２（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。各図の（Ｄ）は、図２（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。
まず、基板４００を準備する。
次に、絶縁体４０１を成膜する。絶縁体４０１の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
次に絶縁体４０１上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０１に絶縁体４０１に達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１は、絶縁体３０１をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１に酸化シリコン膜を用いた場合は、絶縁体４０１は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
溝の形成後に、導電体３１０ａ、導電体３１０ｂおよび導電体３１０ｃとなる導電体を成膜する。導電体３１０ａ、導電体３１０ｂおよび導電体３１０ｃとなる導電体は、酸素を透過し難い機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体３１０ａ、導電体３１０ｂおよび導電体３１０ｃとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことで、絶縁体３０１上の導電体３１０ａ、導電体３１０ｂおよび導電体３１０ｃとなる導電体を除去する。その結果、溝部のみに、導電体３１０ａ、導電体３１０ｂおよび導電体３１０ｃが残存することで上面が平坦な配線層を形成することができる。
次に、絶縁体３０１上、導電体３１０ａ上、導電体３１０ｂ上および導電体３１０ｃ上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。次に、絶縁体４０２に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、絶縁体４０２に添加された酸素は、過剰酸素となる。
次に、絶縁体４０２上に酸化物４０６＿１を成膜する。酸化物４０６＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、酸化物４０６＿１に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、酸化物４０６＿１に添加された酸素は、過剰酸素となる。次に酸化物４０６＿１上に酸化物４０６＿２を成膜する。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物４０６＿２の結晶性を高めることや、水素や水などの不純物を除去することなどができる。または、第１の加熱処理において、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく酸化物４０６＿２内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、第１の加熱処理は行わなくても良い場合がある。
次に、酸化物４０６＿２上に導電体４１６を成膜する。導電体４１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。つぎに導電体４１６上にバリア膜４１７を成膜する。バリア膜４１７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。次に、バリア膜４１７上に導電体４１８を成膜する。導電体４１８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる（図１９（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
次に、導電体４１８およびバリア膜４１７をリソグラフィー法によって加工し、導電体４１８ａ、導電体４１８ｂ、バリア膜４１７ａおよびバリア膜４１７ｂを形成する（図２０（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
次に、導電体４１８ａおよび導電体４１８ｂ上にそれぞれリソグラフィー法によってレジストマスク４１４ａ、レジストマスク４１４ｂおよびレジストマスク４１４ｃを形成する（図２１（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
次に、レジストマスク４１４ａをエッチングマスクとして、導電体４１６、バリア膜４１７ａおよび導電体４１８ａの一部をエッチングして、導電体４１６ａ、バリア膜４１７ａ１、バリア膜４１７ａ２、導電体４１８ａ１および導電体４１８ａ２を有する多層膜を形成する（図２２（Ａ）および（Ｂ）参照。）。
また、同時に、レジストマスク４１４ｂおよびレジストマスク４１４ｃをエッチングマスクとして用いて、導電体４１６、バリア膜４１７ｂおよび導電体４１８ｂの一部をエッチングして、導電体４１６ｂ１、バリア膜４１７ｂ１および導電体４１８ｂ１を有する多層膜と、導電体４１６ｂ２、バリア膜４１７ｂ２および導電体４１８ｂ２を有する多層膜を形成する（図２２（Ｃ）および（Ｄ）参照。）。
次に、導電体４１６ａ、バリア膜４１７ａ１、バリア膜４１７ａ２、導電体４１８ａ１および導電体４１８ａ２を有する多層膜をハードマスクとして用いて、酸化物４０６＿１および酸化物４０６＿２の一部をエッチングして、酸化物４０６＿１ａおよび酸化物４０６＿２ａを有する多層膜を形成する（図２３（Ａ）および（Ｂ）参照。）。
また、同時に、導電体４１６ｂ１、バリア膜４１７ｂ１および導電体４１８ｂ１を有する多層膜をハードマスクとして用いて、酸化物４０６＿１および酸化物４０６＿２の一部をエッチングして、酸化物４０６＿１ｂおよび酸化物４０６＿２ｂを有する多層膜を形成する。また、導電体４１６ｂ２、バリア膜４１７ｂ２および導電体４１８ｂ２を有する多層膜をハードマスクとして用いて、酸化物４０６＿１ｃおよび酸化物４０６＿２ｃを有する多層膜を形成する（図２３（Ｃ）および（Ｄ）参照。）。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行うことができる。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
次に、導電体４１８ａ１、導電体４１８ａ２、導電体４１８ｂ１および導電体４１８ｂ２をエッチングする。同時に導電体４１６ａの一部をエッチングすることで、導電体４１６ａ１および導電体４１６ａ２を形成する（図２４（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。エッチングはドライエッチング法を用いることが好ましい。ドライエッチング法を用いることで微細加工を行うことができる。ドライエッチング装置は、上述の装置を用いることができる。
ここで、導電体４１８ａ１、導電体４１８ａ２、導電体４１８ｂ１および導電体４１８ｂ２と、導電体４１６ａと、は同様の導電体であることが好ましい。同様の導電体であることにより、導電体４１８ａ１、導電体４１８ａ２、導電体４１８ｂ１および導電体４１８ｂ２のエッチング条件と、導電体４１６ａのエッチング条件を同じ条件とすることができるので、同時にエッチングすることが可能となり、生産性向上ができて好ましい。
また、エッチング条件は、導電体４１８ａ１、導電体４１８ａ２、導電体４１８ｂ１、導電体４１８ｂ２および導電体４１６ａのエッチング速度に比較して、絶縁体４０２のエッチング速度が遅いことが好ましい。絶縁体４０２のエッチング速度が遅いことにより、酸化物４０６＿１ａ、酸化物４０６＿１ｂおよび酸化物４０６＿１ｃと重ならない領域の絶縁体４０２の膜厚がエッチングによって薄くなることを抑えることができる。エッチング速度は、具体的には、絶縁体４０２のエッチング速度を１とした場合、導電体４１８ａ１、導電体４１８ａ２、導電体４１８ｂ１、導電体４１８ｂ２および導電体４１６ａのエッチング速度が５以上、好ましくは３０以上とする。
次に、フッ化水素酸を純水で希釈した水溶液（希釈フッ酸液）を用いて洗浄処理を行う。希釈フッ酸液とは、純水にフッ化水素酸を約７０ｐｐｍの濃度で混合させた溶液のことである。次に、加熱処理を行う。加熱処理の条件は、上述の第１の加熱処理の条件を用いることができる。
該洗浄処理に替えてまたは該洗浄処理に加えて、プラズマ処理を行ってもよい。プラズマ処理に用いるガスは酸素、窒素、アルゴン、一酸化二窒素または二酸化窒素などを単独または２種以上を適宜選択して用いることができる。または、該洗浄処理、該熱処理または該プラズマ処理を適宜組み合わせて行ってもよい。
これまでのドライエッチングを行うことによって、エッチングガスに起因した不純物が酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃおよび酸化物４０６＿２ｃなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上述の処理を行うことで、これらの不純物濃度を低減することができる。さらに、酸化物４０６＿１ａ膜中、酸化物４０６＿２ａ膜中、酸化物４０６＿１ｂ膜中、酸化物４０６＿２ｂ膜中、酸化物４０６＿１ｃ膜中および酸化物４０６＿２ｃ膜中の水分濃度および水素濃度を低減することができる。
次に、酸化物４０６＿３を成膜する。酸化物４０６＿３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。特にスパッタリング法を用いて成膜することが好ましい。また、スパッタリング条件としては、酸素とアルゴンの混合ガスを用いて、好ましくは酸素分圧の高い条件、より好ましくは酸素１００％を用いた条件を用いて、室温または１００℃以上２００℃以下の温度で成膜する。
酸化物４０６＿３を上記のような条件にて成膜することによって酸化物４０６＿２ａおよび絶縁体４０２に過剰酸素を注入することができて好ましい。
次に、酸化物４０６＿３上に絶縁体４１２を成膜する。絶縁体４１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる（図２５（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
ここで、加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体４１２中の水分濃度および水素濃度を低減させることができる。
次に、導電体４０４ａおよび導電体４０４ｂとなる導電体を成膜する。導電体４０４ａおよび導電体４０４ｂとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
導電体４０４ａおよび導電体４０４ｂとなる導電体は、多層膜であってもよい。例えば、酸化物を上述の酸化物４０６＿３と同様の条件を用いて成膜することで絶縁体４１２へ酸素を添加することができる。絶縁体４１２に添加された酸素は過剰酸素となる。
次に、加熱処理を行う。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理を行うことによって、絶縁体４１２中の水分濃度および水素濃度を低減させることができる。また、絶縁体４１２の過剰酸素を酸化物４０６＿２ａ、酸化物４０６＿２ｂ、および酸化物４０６＿２ｃへ注入することができる。
次に、該酸化物上に、導電体をスパッタリング法を用いて成膜することによって、該酸化物の電気抵抗値を低下させることができる。
導電体４０４ａおよび導電体４０４ｂとなる導電体および絶縁体４１２をリソグラフィー法などによって加工し、導電体４０４ａ、導電体４０４ｂ、絶縁体４１２ａおよび絶縁体４１２ｂを形成する（図２６（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
次に、絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体を成膜する。絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体としては、ＡＬＤ法を用いた酸化アルミニウムを成膜することで、導電体４０４ａおよび導電体４０４ｂの上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４ａおよび導電体４０４ｂの酸化を防止することができる。
次に、絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体をリソグラフィー法によって加工し、絶縁体４０８ａおよび絶縁体４０８ｂを形成する。また、同じリソグラフィー法によって酸化物４０６＿３を加工し、酸化物４０６＿３ａおよび酸化物４０６＿３ｂを形成してもよい。このように同じリソグラフィーで加工することにより工程を短縮することができる。または、それぞれ別のリソグラフィー法によって加工してもよい。別々に加工することで、それぞれ、任意の形状に加工することができるので好ましい場合がある（図２７（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
酸化物４０６＿３のエッチングをドライエッチング法を用いてエッチングすると、酸化物４０６＿１ａの側面、酸化物４０６＿２ａの側面、酸化物４０６＿１ｂの側面、酸化物４０６＿２ｂの側面、酸化物４０６＿１ｃの側面および酸化物４０６＿２ｃの側面に酸化物４０６＿３が残渣物となって付着することがあるが、該残渣物は、酸化物４０６＿３をエッチングすることができる薬液を用いて除去することができる。酸化物４０６＿３をエッチングすることができる薬液としては、例えば、希釈フッ化水素酸またはリン酸溶液などを用いることができる。
該残渣物を除去することによって、酸化物４０６＿１ａの側面、酸化物４０６＿２ａの側面、酸化物４０６＿１ｂの側面、酸化物４０６＿２ｂの側面、酸化物４０６＿１ｃの側面および酸化物４０６＿２ｃの側面から過剰酸素を効率良く注入できるので好ましい。
次に、絶縁体４０８ａおよび絶縁体４０８ｂ上に絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
絶縁体４１０の成膜は、好ましくはＣＶＤ法を用いる。より好ましくはプラズマＣＶＤ法を用いて成膜する。プラズマＣＶＤ法による成膜では、絶縁体を成膜するステップ１と酸素を有するプラズマを用いた処理を行うステップ２と、を繰り返し行ってもよい。ステップ１とステップ２と、を複数回繰り返すことで過剰酸素を含む絶縁体４１０を形成することができる。
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
次に、加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理を行うことによって、絶縁体４１０中の水分濃度および水素濃度を低減させることができる。
次に、絶縁体４１０上に絶縁体４１５を成膜する。絶縁体４１５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体４１５の成膜は、好ましくは、スパッタリング法を用いる。スパッタリング法を用いて、真空中の加熱処理または逆スパッタリング処理を行った後に連続して、絶縁体４１５の成膜を行う。
絶縁体４１５の成膜は、スパッタリング法で酸素を有するプラズマを用いて成膜すると下地層となる絶縁体４１０へ酸素を添加することができる。添加された酸素は絶縁体４１０で過剰酸素となり、加熱処理などを行うことで、該過剰酸素は、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加されることによって、酸化物４０６＿１ａ中、酸化物４０６＿２ａ中、酸化物４０６＿３ａ中および酸化物４０６＿３ｂ中の酸素欠損を修復することができる。さらに、絶縁体４１０中の水分濃度および水素濃度を低減させることができる。
絶縁体４１５が例えば酸化アルミニウムを有することで、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂおよび絶縁体４１５が酸化アルミニウムを有することで、上述の酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加された過剰酸素の外方拡散を低減することができる（図２８（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
次に、リソグラフィー法を用いて、絶縁体４１５、絶縁体４１０、絶縁体４０２を通り導電体３１１ｂに達する開口部と、絶縁体４１５、絶縁体４１０およびバリア膜４１７ａ１を通り導電体４１６ａ１に達する開口部と、絶縁体４１５、絶縁体４１０およびバリア膜４１７ａ２を通り導電体４１６ａ２に達する開口部と、絶縁体４１５、絶縁体４１０および絶縁体４０８ａを通り導電体４０４ａに達する開口部と、絶縁体４１５、絶縁体４１０およびバリア膜４１７ｂ１を通り導電体４１６ｂ１に達する開口部と、絶縁体４１５、絶縁体４１０およびバリア膜４１７ｂ２を通り導電体４１６ｂ２に達する開口部と、絶縁体４１５、絶縁体４１０および絶縁体４０８ｂを通り導電体４０４ｂに達する開口部と、を形成する。
他の開口部の形成方法として、絶縁体４１５上に、導電体を形成し、該導電体上に絶縁体を形成し、リソグラフィー法を用いて、該導電体および該絶縁体を加工することによって、該導電体および該絶縁体を有するハードマスクを形成し、該ハードマスクをエッチングマスクとして、開口部を形成してもよい。該ハードマスクをエッチングマスクとして用いることによって、開口部の横への広がりまたは変形などを防ぐことができる。尚、該ハードマスクは、絶縁体または導電体の単層とすることもできる。
また、１回のリソグラフィー法で、それぞれの開口部を一括形成することができるが、複数回のリソグラフィー法を用いて、それぞれの開口部を形成してもよい。
次に、各開口部に、導電体４２９ａ、導電体４３１ａ、導電体４３３ａ、導電体４３７ａ、導電体４２９ｂ、導電体４３１ｂおよび導電体４３７ｂを埋め込む。
次に、絶縁体４１５上、導電体４２９ａ上、導電体４３１ａ上、導電体４３３ａ上、導電体４３７ａ上、導電体４２９ｂ上、導電体４３１ｂ上および導電体４３７ｂ上に導電体を成膜し、該導電体をリソグラフィー法などにより加工することで、導電体４３０ａ、導電体４３２ａ、導電体４３４ａ、導電体４３８ａ、導電体４３０ｂ、導電体４３２ｂおよび導電体４３８ｂを形成する。以上により、図１に示すトランジスタ１００および図２に示すトランジスタ２００を作製することができる（図１および図２参照。）。
＜トランジスタの作製方法２＞
以下では、本発明に係る図３のトランジスタ１００Ａおよび図４のトランジスタ２００Ａの作製方法を図２９乃至図３２を用いて説明する。図２９乃至図３２において、各図の（Ａ）は、図３（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。また、各図の（Ｂ）は、図３（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。また、各図の（Ｃ）は、図４（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。各図の（Ｄ）は、図４（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。
図２４までは、上述のトランジスタの作製方法１と同様である。次に、酸化物４０６＿３を成膜する。酸化物４０６＿３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。特にスパッタリング法を用いて成膜することが好ましい。また、スパッタリング条件としては、酸素とアルゴンの混合ガスを用いて、好ましくは酸素分圧の高い条件、より好ましくは酸素１００％を用いた条件を用いて、室温または１００℃以上２００℃以下の温度で成膜する。
次に、酸化物４０６＿３をリソグラフィー法によって加工し、酸化物４０６＿３ａおよび酸化物４０６＿３ｂを形成する。酸化物４０６＿３ａおよび酸化物４０６＿３ｂをリソグラフィー法によって形成することで、任意の形状を形成することができる。（図２９（Ａ）、（Ｂ）、（Ｃ）、および（Ｄ）参照。）。
酸化物４０６＿３のエッチングをドライエッチング法を用いてエッチングすると、酸化物４０６＿１ａの側面、酸化物４０６＿２ａの側面、酸化物４０６＿１ｂの側面、酸化物４０６＿２ｂの側面、酸化物４０６＿１ｃの側面および酸化物４０６＿２ｃの側面に酸化物４０６＿３が残渣物となって付着することがあるが、該残渣物は、酸化物４０６＿３をエッチングすることができる薬液を用いて除去することができる。酸化物４０６＿３をエッチングすることができる薬液としては、例えば、希釈フッ化水素酸またはリン酸溶液などを用いることができる。
該残渣物を除去することによって、酸化物４０６＿１ａの側面、酸化物４０６＿２ａの側面、酸化物４０６＿１ｂの側面、酸化物４０６＿２ｂの側面、酸化物４０６＿１ｃの側面および酸化物４０６＿２ｃの側面から過剰酸素を効率良く注入できるので好ましい。
次に、絶縁体４１２を成膜する。絶縁体４１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる（図３０（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
ここで、加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体４１２中の水分濃度および水素濃度を低減させることができる。
次に、導電体４０４ａおよび導電体４０４ｂとなる導電体を成膜する。導電体４０４ａおよび導電体４０４ｂとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
導電体４０４ａおよび導電体４０４ｂとなる導電体は、多層膜であってもよい。例えば、酸化物を上述の酸化物４０６＿３と同様の条件を用いて成膜することで絶縁体４１２へ酸素を添加することができる。絶縁体４１２に添加された酸素は過剰酸素となる。
次に、加熱処理を行う。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理を行うことによって、絶縁体４１２中の水分濃度および水素濃度を低減させることができる。また、絶縁体４１２の過剰酸素を酸化物４０６＿２ａ、酸化物４０６＿２ｂ、および酸化物４０６＿２ｃへ注入することができる。
次に、該酸化物上に、導電体をスパッタリング法を用いて成膜することによって、該酸化物の電気抵抗値を低下させることができる。
導電体４０４ａおよび導電体４０４ｂとなる導電体および絶縁体４１２をリソグラフィー法などによって加工し、導電体４０４ａ、導電体４０４ｂ、絶縁体４１２ａおよび絶縁体４１２ｂを形成する。
次に、絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体を成膜する。絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体としては、ＡＬＤ法を用いた酸化アルミニウムを成膜することで、導電体４０４ａおよび導電体４０４ｂの上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４ａおよび導電体４０４ｂの酸化を防止することができる。
次に、絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体をリソグラフィー法によって加工し、絶縁体４０８ａおよび絶縁体４０８ｂを形成する（図３１（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
次に、絶縁体４０８上に絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
絶縁体４１０の成膜は、好ましくはＣＶＤ法を用いる。より好ましくはプラズマＣＶＤ法を用いて成膜する。プラズマＣＶＤ法による成膜では、絶縁体を成膜するステップ１と酸素を有するプラズマ処理を行うステップ２と、を繰り返し行ってもよい。ステップ１とステップ２と、を複数回繰り返すことで過剰酸素を含む絶縁体４１０を形成することができる。
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
次に、加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理を行うことによって、絶縁体４１０中の水分濃度および水素濃度を低減させることができる。
次に、絶縁体４１０上に絶縁体４１５を成膜する。絶縁体４１５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体４１５の成膜は、好ましくは、スパッタリング法を用いる。スパッタリング法を用いて、真空中の加熱処理または逆スパッタリング処理を行った後に連続して、絶縁体４１５の成膜を行う。
絶縁体４１５の成膜は、スパッタリング法で酸素を有するプラズマを用いて成膜すると下地層となる絶縁体４１０へ酸素を添加することができる。添加された酸素は絶縁体４１０で過剰酸素となり、加熱処理などを行うことで、該過剰酸素は、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加されることによって、酸化物４０６＿１ａ中、酸化物４０６＿２ａ中、酸化物４０６＿３ａ中および酸化物４０６＿３ｂ中の酸素欠損を修復することができる。さらに、絶縁体４１０中の水分濃度および水素濃度を低減させることができる。
絶縁体４１５が例えば酸化アルミニウムを有することで、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂおよび絶縁体４１５が酸化アルミニウムを有することで、上述の酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加された過剰酸素の外方拡散を低減することができる（図３２（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
次に、リソグラフィー法を用いて、絶縁体４１５、絶縁体４１０、絶縁体４０２を通り導電体３１１ｂに達する開口部と、絶縁体４１５、絶縁体４１０およびバリア膜４１７ａ１を通り導電体４１６ａ１に達する開口部と、絶縁体４１５、絶縁体４１０およびバリア膜４１７ａ２を通り導電体４１６ａ２に達する開口部と、絶縁体４１５、絶縁体４１０および絶縁体４０８ａを通り導電体４０４ａに達する開口部と、絶縁体４１５、絶縁体４１０およびバリア膜４１７ｂ１を通り導電体４１６ｂ１に達する開口部と、絶縁体４１５、絶縁体４１０およびバリア膜４１７ｂ２を通り導電体４１６ｂ２に達する開口部と、絶縁体４１５、絶縁体４１０および絶縁体４０８ｂを通り導電体４０４ｂに達する開口部とを形成する。
他の開口部の形成方法として、絶縁体４１５上に、導電体を形成し、該導電体上に絶縁体を形成し、リソグラフィー法を用いて、該導電体および該絶縁体を加工することによって、該導電体および該絶縁体を有するハードマスクを形成し、該ハードマスクをエッチングマスクとして、開口部を形成してもよい。該ハードマスクをエッチングマスクとして用いることによって、開口部の横への広がりまたは変形などを防ぐことができる。尚、該ハードマスクは、絶縁体または導電体の単層とすることもできる。
また、１回のリソグラフィー法で、それぞれの開口部を一括形成することができるが、複数回のリソグラフィー法を用いて、それぞれの開口部を形成してもよい。
次に、各開口部に、導電体４２９ａ、導電体４３１ａ、導電体４３３ａ、導電体４３７ａ、導電体４２９ｂ、導電体４３１ｂおよび導電体４３７ｂを埋め込む。
次に、絶縁体４１５上、導電体４２９ａ上、導電体４３１ａ上、導電体４３３ａ上、導電体４３７ａ上、導電体４２９ｂ上、導電体４３１ｂ上および導電体４３７ｂ上に導電体を成膜し、該導電体をリソグラフィー法などにより加工することで、導電体４３０ａ、導電体４３２ａ、導電体４３４ａ、導電体４３８ａ、導電体４３０ｂ、導電体４３２ｂおよび導電体４３８ｂを形成する。以上により、図３に示すトランジスタ１００Ａおよび図４に示すトランジスタ２００Ａを作製することができる（図３および図４参照。）。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の一形態を、図３３乃至図３５を用いて説明する。
［構成例］
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図３３乃至図３５に示す。なお、図３３（Ａ）は、図３４および図３５を回路図で表したものである。
＜半導体装置の回路構成１＞
図３３（Ａ）、および図３４および図３５に示す半導体装置は、トランジスタ３００と、トランジスタ１００、および容量素子１６０を有している。
トランジスタ１００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ１００は、オフ電流が小さいため、これを半導体装置（記憶装置）に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ない半導体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減することができる。
図３３（Ａ）において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ１００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ１００のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ１００のソースおよびドレインの他方は、容量素子１６０の電極の一方と電気的に接続され、配線３００５は容量素子１６０の電極の他方と電気的に接続されている。
図３３（Ａ）に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ１００が導通状態となる電位にして、トランジスタ１００を導通状態とする。これにより、配線３００３の電位が、トランジスタ３００のゲート、および容量素子１６０の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ１００が非導通状態となる電位にして、トランジスタ１００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ１００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
また、図３３（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモリセルアレイ）を構成することができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
＜半導体装置の回路構成２＞
図３３（Ｂ）に示す半導体装置は、トランジスタ３００を有さない点で図３３（Ａ）に示した半導体装置と異なる。この場合も図３３（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図３３（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ１００が導通状態になると、浮遊状態である配線３００３と容量素子１６０とが導通し、配線３００３と容量素子１６０の間で電荷が再分配される。その結果、配線３００３の電位が変化する。配線３００３の電位の変化量は、容量素子１６０の電極の一方の電位（または容量素子１６０に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１６０の電極の一方の電位をＶ、容量素子１６０の容量をＣ、配線３００３が有する容量成分をＣＢ、電荷が再分配される前の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１６０の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
＜半導体装置の構造１＞
本発明の一態様の半導体装置は、図３４に示すようにトランジスタ３００、トランジスタ１００、容量素子１６０を有する。トランジスタ１００はトランジスタ３００の上方に設けられ、容量素子１６０はトランジスタ３００、およびトランジスタ１００の上方に設けられている。
トランジスタ３００は、基板３０５上に設けられ、導電体３１６、絶縁体３１４、基板３０５の一部からなる半導体領域３１２、およびソース領域またはドレイン領域として機能する低抵抗領域３１８ａ、および低抵抗領域３１８ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１８ａ、および低抵抗領域３１８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１８ａ、および低抵抗領域３１８ｂは、半導体領域３１２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
また、図３４に示すトランジスタ３００はチャネルが形成される半導体領域３１２（基板３０５の一部）が凸形状を有する。また、半導体領域３１２の側面および上面を、絶縁体３１４を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図３４に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、トランジスタ３００の構成を、プレーナ型として設けてもよい。また、図３３（Ｂ）に示す回路構成とする場合、トランジスタ３００を設けなくともよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能する。絶縁体３２２の上面は、平坦性を高めるためにＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２４には、例えば、基板３０５、またはトランジスタ３００などから、トランジスタ１００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ１００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ１００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１６０、またはトランジスタ１００と電気的に接続する導電体３２８、導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。なお、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図３４において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ１００とは、バリア膜により分離することができ、トランジスタ３００からトランジスタ１００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４上には、絶縁体３５８、絶縁体２１０、絶縁体２１２、および絶縁体２１６が、順に積層して設けられている。絶縁体３５８、絶縁体２１０、絶縁体２１２、および絶縁体２１６のいずれかまたは全部を、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体３５８、および絶縁体２１２には、例えば、基板３０５、またはトランジスタ３００を設ける領域などから、トランジスタ１００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ１００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ１００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、例えば、絶縁体２１０、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体３５８、絶縁体２１０、絶縁体２１２、および絶縁体２１６には、導電体２１８、及びトランジスタ１００を構成する導電体等が埋め込まれている。なお、導電体２１８は、容量素子１６０、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体３５８および絶縁体２１２、と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。さらに導電体２１８上に酸素、水素、および水に対するバリア性を有する導電体２１１を蓋をするように設ける構成により、トランジスタ３００とトランジスタ１００とは、酸素、水素、および水に対するバリア性を有する層で、完全に分離することができ、トランジスタ３００からトランジスタ１００への水素の拡散を抑制することができる。
導電体２１１上および絶縁体２１６上には、絶縁体２２２を設ける。絶縁体２２２はトランジスタ１００のゲート絶縁体としての機能を有する。また、絶縁体２２２中には過剰酸素を有する場合があるが、該過剰酸素は、酸素、水素、および水に対するバリア性を有する導電体２１１でブロックされるために導電体２１８への拡散を抑制することができるので導電体２１８の酸化を防ぐことができる。
絶縁体２１６の上方には、トランジスタ１００が設けられている。なお、トランジスタ１００の構造は、先の実施の形態で説明した、例えば図１のトランジスタを用いればよい。また、図３４に示すトランジスタ１００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ１００の上方には、絶縁体２８０を設ける。絶縁体２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタ１００に酸化物半導体を用いる場合、トランジスタ１００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ１００の酸素欠損を低減することで、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ１００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。絶縁体２８０上には、絶縁体２８２、絶縁体２８４、および絶縁体１１０が順に積層して設けられている。
絶縁体２８２、絶縁体２８４、および絶縁体１１０のいずれか、または全部に、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１２と同様の材料を用いることができる。また、絶縁体２８４には、絶縁体２１２と同様の絶縁体を用いることができる。また、絶縁体１１０には、絶縁体２１６と同様の材料を用いることができる。
例えば、図３４に示す構造は、絶縁体２８０、絶縁体２８２、絶縁体２８４、および絶縁体１１０を形成した後、導電体２４４を形成している。そのため、導電体１２４と、容量素子１６０の一方の電極となる導電体１１２を同時に形成することができる。従って、少ない工程で生産することができるため、生産コストを削減し、生産性を高めることができる。
例えば、導電体２４４を積層構造として設ける場合、耐酸化性が高い導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２８０と接する領域に、耐酸化性が高い導電体を設けることが好ましい。当該構成により、絶縁体２８０から過剰な酸素を、導電体２４４が吸収することを抑制することができる。また、導電体２４４は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２８０と接する領域に、水素などの不純物に対するバリア性を有する導電体を設けることで、導電体２４４中の不純物、および導電体２４４の一部の拡散や、外部からの不純物の拡散経路となることを抑制することができる。
また、導電体１１２上に、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１６を設ける。なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
なお、図３４に示すように、導電体１１６を、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１２の上面および側面を覆うように設ける。つまり、導電体１１２の側面においても、容量として機能するため、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
導電体１１６上および絶縁体１３４上には絶縁体１５０を設ける。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、容量素子１６０を覆う絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
なお、当該構成は、導電体１１２を形成するときに、絶縁体１１０の上面を、絶縁体１３０、絶縁体１３２、および絶縁体１３４の合計の膜厚よりも大きく除去することが好ましい。例えば、オーバーエッチング処理とすることで、絶縁体１１０の一部も同時に除去することができる。また、オーバーエッチング処理により、導電体１１２等を形成することで、エッチング残渣を残すことなくエッチングすることができる。
また、当該エッチング処理の途中で、エッチングガスの種類を切り替えることにより、効率よく絶縁体１１０の一部を除去することができる。
また、例えば、導電体１１２、および導電体１２４を形成した後、導電体１１２をハードマスクとして、絶縁体１１０の一部を除去してもよい。
また、導電体１１２を形成した後、導電体１１２の表面を、クリーニング処理してもよい。クリーニング処理をすることで、エッチング残渣等を除去することができる。
本構成は、トランジスタ１００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２と、絶縁体２８２、および絶縁体２８４の積層構造により挟む構成とすることができる。また、絶縁体２１２、絶縁体２８２、および絶縁体２８４は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。
従って、絶縁体２８０、およびトランジスタ１００から放出された酸素が、容量素子１６０、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１２よりも下方の層から、水素、および水等の不純物が、トランジスタ１００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ１００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ１００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ１００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ１００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
当該構造により、トランジスタ１００と絶縁体２８０とを、厳重に密封することができる。従って、トランジスタ１００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ１００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例＞
また、本実施の形態の変形例の一例を、図３５に示す。図３５は、図３４と、トランジスタ３００、およびトランジスタ１００の構成が異なる。
図３５に示すトランジスタ３００はチャネルが形成される半導体領域３１２（基板３０５の一部）が凸形状を有する。また、半導体領域３１２の側面および上面を、絶縁体３１４を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
（実施の形態５）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵの一例について説明する。
＜ＣＰＵの構成＞
図３６に示す半導体装置４０００は、ＣＰＵコア４００１、パワーマネージメントユニット４２０１および周辺回路４２０２を有する。パワーマネージメントユニット４２０１は、パワーコントローラ４００２、およびパワースイッチ４００３を有する。周辺回路４２０２は、キャッシュメモリを有するキャッシュ４００４、バスインターフェース（ＢＵＳ Ｉ／Ｆ）４００５、及びデバッグインターフェース（Ｄｅｂｕｇ Ｉ／Ｆ）４００６を有する。ＣＰＵコア４００１は、データバス４２０３、制御装置４００７、ＰＣ（プログラムカウンタ）４００８、パイプラインレジスタ４００９、パイプラインレジスタ４１００、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）４１０１、及びレジスタファイル４１０２を有する。ＣＰＵコア４００１と、キャッシュ４００４等の周辺回路４２０２とのデータのやり取りは、データバス４２０３を介して行われる。
半導体装置（セル）は、パワーコントローラ４００２、制御装置４００７をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができる全ての論理回路に適用することができる。その結果、小型の半導体装置４０００を提供できる。また、消費電力低減することが可能な半導体装置４０００を提供できる。また、動作速度を向上することが可能な半導体装置４０００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置４０００を提供できる。
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタとを用い、該半導体装置（セル）を半導体装置４０００に適用することで、小型の半導体装置４０００を提供できる。また、消費電力低減することが可能な半導体装置４０００を提供できる。また、動作速度を向上することが可能な半導体装置４０００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
制御装置４００７は、ＰＣ４００８、パイプラインレジスタ４００９、パイプラインレジスタ４１００、ＡＬＵ４１０１、レジスタファイル４１０２、キャッシュ４００４、バスインターフェース４００５、デバッグインターフェース４００６、及びパワーコントローラ４００２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
ＡＬＵ４１０１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ４００４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ４００８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図３６では図示していないが、キャッシュ４００４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
パイプラインレジスタ４００９は、命令データを一時的に記憶する機能を有するレジスタである。
レジスタファイル４１０２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ４１０１の演算処理の結果得られたデータ、などを記憶することができる。
パイプラインレジスタ４１００は、ＡＬＵ４１０１の演算処理に利用するデータ、またはＡＬＵ４１０１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
バスインターフェース４００５は、半導体装置４０００と半導体装置４０００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース４００６は、デバッグの制御を行うための命令を半導体装置４０００に入力するための信号の経路としての機能を有する。
パワースイッチ４００３は、半導体装置４０００が有する、パワーコントローラ４００２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ４００３によって電源電圧の供給の有無が制御される。また、パワーコントローラ４００２はパワースイッチ４００３の動作を制御する機能を有する。
上記構成を有する半導体装置４０００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、ＣＰＵコア４００１が、電源電圧の供給を停止するタイミングを、パワーコントローラ４００２のレジスタに設定する。次いで、ＣＰＵコア４００１からパワーコントローラ４００２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置４０００内に含まれる各種レジスタとキャッシュ４００４が、データの退避を開始する。次いで、半導体装置４０００が有するパワーコントローラ４００２以外の各種回路への電源電圧の供給が、パワースイッチ４００３により停止される。次いで、割込み信号がパワーコントローラ４００２に入力されることで、半導体装置４０００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ４００２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ４００４が、データの復帰を開始する。次いで、制御装置４００７における命令の実行が再開される。
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。
パワーゲーティングを行う場合、ＣＰＵコア４００１や周辺回路４２０２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
ＣＰＵコア４００１や周辺回路４２０２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
バックアップ可能なフリップフロップ回路の例について、図３７を用いて説明する。
図３７に示す半導体装置５０００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置５０００は、第１の記憶回路５００１と、第２の記憶回路５００２と、第３の記憶回路５００３と、読み出し回路５００４と、を有する。半導体装置５０００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置５０００の構成例について説明するものとする。
第１の記憶回路５００１は、半導体装置５０００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置５０００に電源電圧が供給されている期間において、第１の記憶回路５００１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５００１は、半導体装置５０００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路５００１は、揮発性の記憶回路と呼ぶことができる。
第２の記憶回路５００２は、第１の記憶回路５００１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路５００３は、第２の記憶回路５００２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。読み出し回路５００４は、第２の記憶回路５００２または第３の記憶回路５００３に保持されたデータを読み出して第１の記憶回路５００１に記憶する（あるいは復帰する）機能を有する。
特に、第３の記憶回路５００３は、半導体装置５０００に電源電圧が供給されてない期間においても、第２の記憶回路５００２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。
図３７に示すように、第２の記憶回路５００２はトランジスタ５１０２と容量素子５１０９とを有する。第３の記憶回路５００３はトランジスタ５１０３と、トランジスタ５１０５と、容量素子５２００とを有する。読み出し回路５００４はトランジスタ５１００と、トランジスタ５１０８と、トランジスタ５００９と、トランジスタ５１０７と、を有する。
トランジスタ５１０２は、第１の記憶回路５００１に保持されているデータに応じた電荷を、容量素子５１０９に充放電する機能を有する。トランジスタ５１０２は、第１の記憶回路５００１に保持されているデータに応じた電荷を容量素子５１０９に対して高速に充放電できることが望ましい。具体的には、トランジスタ５１０２が、結晶性を有するシリコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。
トランジスタ５１０３は、容量素子５１０９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ５１０５は、トランジスタ５１０３が導通状態であるときに、配線５４０４の電位に応じた電荷を容量素子５２００に充放電する機能を有する。トランジスタ５１０５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ５１０５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。
各素子の接続関係を具体的に説明すると、トランジスタ５１０２のソース及びドレインの一方は、第１の記憶回路５００１に接続されている。トランジスタ５１０２のソース及びドレインの他方は、容量素子５１０９の一方の電極、トランジスタ５１０３のゲート、及びトランジスタ５１０８のゲートに接続されている。容量素子５１０９の他方の電極は、配線５４０２に接続されている。トランジスタ５１０３のソース及びドレインの一方は、配線５４０４に接続されている。トランジスタ５１０３のソース及びドレインの他方は、トランジスタ５１０５のソース及びドレインの一方に接続されている。トランジスタ５１０５のソース及びドレインの他方は、容量素子５２００の一方の電極、及びトランジスタ５１００のゲートに接続されている。容量素子５２００の他方の電極は、配線５４０３に接続されている。トランジスタ５１００のソース及びドレインの一方は、配線５４０１に接続されている。トランジスタ５１００のソース及びドレインの他方は、トランジスタ５１０８のソース及びドレインの一方に接続されている。トランジスタ５１０８のソース及びドレインの他方は、トランジスタ５００９のソース及びドレインの一方に接続されている。トランジスタ５００９のソース及びドレインの他方は、トランジスタ５１０７のソース及びドレインの一方、及び第１の記憶回路５００１に接続されている。トランジスタ５１０７のソース及びドレインの他方は、配線５４００に接続されている。また、図３７においては、トランジスタ５００９のゲートは、トランジスタ５１０７のゲートと接続されているが、トランジスタ５００９のゲートは、必ずしもトランジスタ５１０７のゲートと接続されていなくてもよい。
トランジスタ５１０５に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ５１０５のオフ電流が小さいために、半導体装置５０００は、長期間電源供給なしに情報を保持することができる。トランジスタ５１０５のスイッチング特性が良好であるために、半導体装置５０００は、高速のバックアップとリカバリを行うことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置の一例について説明する。
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
図３８（Ａ）は、本発明の一態様に係る撮像装置６００の例を示す平面図である。撮像装置６００は、画素部６１０と、画素部６１０を駆動するための周辺回路６６０と、周辺回路６７０、周辺回路６８０と、周辺回路６９０と、を有する。画素部６１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素６１１を有する。周辺回路６６０、周辺回路６７０、周辺回路６８０および周辺回路６９０は、それぞれ複数の画素６１１に接続し、複数の画素６１１を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路６６０、周辺回路６７０、周辺回路６８０および周辺回路６９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路６６０は周辺回路の一部といえる。
また、撮像装置６００は、光源６９１を有することが好ましい。光源６９１は、検出光Ｐ１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部６１０を形成する基板上に形成してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路６６０、周辺回路６７０、周辺回路６８０および周辺回路６９０のいずれか一以上を省略してもよい。
また、図３８（Ｂ）に示すように、撮像装置６００が有する画素部６１０において、画素６１１を傾けて配置してもよい。画素６１１を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置６００における撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置６００が有する１つの画素６１１を複数の副画素６１２で構成し、それぞれの副画素６１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
図３９（Ａ）は、カラー画像を取得するための画素６１１の一例を示す平面図である。図３９（Ａ）に示す画素６１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた副画素６１２（以下、「副画素６１２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた副画素６１２（以下、「副画素６１２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素６１２（以下、「副画素６１２Ｂ」ともいう）を有する。副画素６１２は、フォトセンサとして機能させることができる。
副画素６１２（副画素６１２Ｒ、副画素６１２Ｇ、および副画素６１２Ｂ）は、配線６３１、配線６４７、配線６４８、配線６４９、配線６５０と電気的に接続される。また、副画素６１２Ｒ、副画素６１２Ｇ、および副画素６１２Ｂは、それぞれが独立した配線６５３に接続している。また、本明細書等において、例えばｎ行目の画素６１１に接続された配線６４８、配線６４９、および配線６５０を、それぞれ配線６４８［ｎ］、配線６４９［ｎ］、および配線６５０［ｎ］と記載する。また、例えばｍ列目の画素６１１に接続された配線６５３を、配線６５３［ｍ］と記載する。なお、図３９（Ａ）において、ｍ列目の画素６１１が有する副画素６１２Ｒに接続する配線６５３を配線６５３［ｍ］Ｒ、副画素６１２Ｇに接続する配線６５３を配線６５３［ｍ］Ｇ、および副画素６１２Ｂに接続する配線６５３を配線６５３［ｍ］Ｂと記載している。副画素６１２は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置６００は、隣接する画素６１１の、同じ波長域の光を透過するカラーフィルタが設けられた副画素６１２同士がスイッチを介して電気的に接続する構成を有する。図３９（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素６１１が有する副画素６１２と、該画素６１１に隣接するｎ＋１行ｍ列に配置された画素６１１が有する副画素６１２の接続例を示す。図３９（Ｂ）において、ｎ行ｍ列に配置された副画素６１２Ｒと、ｎ＋１行ｍ列に配置された副画素６１２Ｒがスイッチ６０１を介して接続されている。また、ｎ行ｍ列に配置された副画素６１２Ｇと、ｎ＋１行ｍ列に配置された副画素６１２Ｇがスイッチ６０２を介して接続されている。また、ｎ行ｍ列に配置された副画素６１２Ｂと、ｎ＋１行ｍ列に配置された副画素６１２Ｂがスイッチ６０３を介して接続されている。
なお、副画素６１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンタ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素６１１に３種類の異なる波長域の光を検出する副画素６１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素６１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素６１２を有する画素６１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンタ（Ｍ）の光を透過するカラーフィルタが設けられた副画素６１２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素６１２を有する画素６１１を用いてもよい。１つの画素６１１に４種類の異なる波長域の光を検出する副画素６１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図３９（Ａ）において、赤の波長の光を検出する副画素６１２、緑の波長域の光を検出する副画素６１２、および青の波長の光を検出する副画素６１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素６１１に設ける副画素６１２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長の光を検出する副画素６１２を２つ以上設けることで、冗長性を高め、撮像装置６００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置６００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素６１１にレンズを設けてもよい。ここで、図４０の断面図を用いて、画素６１１、フィルタ６５４、レンズ６５５の配置例を説明する。レンズ６５５を設けることで、副画素６１２中に設けられた光電変換素子が入射光を効率よく受光することができる。具体的には、図４０（Ａ）に示すように、画素６１１に形成したレンズ６５５、フィルタ６５４（フィルタ６５４Ｒ、フィルタ６５４Ｇおよびフィルタ６５４Ｂ）、および画素回路６３０等を通して光６５６を光電変換素子６２０に入射させる構造とすることができる。
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光６５６の一部が配線６５７の一部によって遮光されてしまうことがある。したがって、図４０（Ｂ）に示すように光電変換素子６２０側にレンズ６５５およびフィルタ６５４を配置して、光電変換素子６２０が光６５６を効率良く受光させる構造が好ましい。光電変換素子６２０側から光６５６を光電変換素子６２０に入射させることで、検出感度の高い撮像装置６００を提供することができる。
図４０に示す光電変換素子６２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
また、光電変換素子６２０を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
例えば、光電変換素子６２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子６２０を実現できる。
ここで、撮像装置６００が有する１つの画素６１１は、図４０に示す副画素６１２に加えて、第１のフィルタを有する副画素６１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。各トランジスタは上記実施の形態に示すものと同様のトランジスタを用いることができる。
図４１は、撮像装置を構成する素子の断面図である。図４１に示す撮像装置は、シリコン基板６０５に設けられたシリコンを用いたトランジスタ６５１、トランジスタ６５１上に積層して配置された酸化物半導体を用いたトランジスタ６５２およびトランジスタ６５８、ならびにシリコン基板６０５に設けられたフォトダイオード６６５を含む。各トランジスタおよびフォトダイオード６６５は、種々のプラグ６７５および配線６７１と電気的な接続を有する。また、フォトダイオード６６５のアノード６６１は、低抵抗領域６６３を介してプラグ６７５と電気的に接続を有する。
また撮像装置は、シリコン基板６０５に設けられたトランジスタ６５１およびフォトダイオード６６５を有する層６１５と、層６１５と接して設けられ、配線６７１を有する層６２５と、層６２５と接して設けられ、トランジスタ６５２およびトランジスタ６５８を有する層６３５と、層６３５と接して設けられ、配線６７２および配線６７３を有する層６４０を備えている。
なお図４１の断面図の一例では、シリコン基板６０５において、トランジスタ６５１が形成された面とは逆側の面にフォトダイオード６６５の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード６６５の受光面をトランジスタ６５１が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層６１５を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層６１５を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
なお、シリコン基板６０５は、ＳＯＩ基板であってもよい。また、シリコン基板６０５に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
ここで、トランジスタ６５１およびフォトダイオード６６５を有する層６１５と、トランジスタ６５２およびトランジスタ６５８を有する層６３５と、の間には絶縁体６８５が設けられる。ただし、絶縁体６８５の位置は限定されない。また、絶縁体６８５の下に絶縁体６７９が設けられ、絶縁体６８５の上に絶縁体６８１が設けられる。
絶縁体６７９乃至絶縁体６８５に設けられた開口に、導電体６９１ａ乃至導電体６９１ｅが設けられている。導電体６９１ａ、導電体６９１ｂおよび導電体６９１ｅは、プラグおよび配線として機能する。また、導電体６９１ｃは、トランジスタ６５８のバックゲートとして機能する。また、導電体６９１ｄは、トランジスタ６５２のバックゲートとして機能する。
トランジスタ６５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ６５１の信頼性を向上させる効果がある。一方、トランジスタ６５２およびトランジスタ６５８などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ６５２およびトランジスタ６５８などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体６８５を設けることが好ましい。絶縁体６８５より下層に水素を閉じ込めることで、トランジスタ６５１の信頼性が向上させることができる。さらに、絶縁体６８５より下層から、絶縁体６８５より上層に水素が拡散することを抑制できるため、トランジスタ６５２およびトランジスタ６５８などの信頼性を向上させることができる。さらに、導電体６９１ａ、導電体６９１ｂおよび導電体６９１ｅが形成されることにより、絶縁体６８５に形成されているビアホールを通じて上層に水素が拡散することも抑制できるため、トランジスタ６５２およびトランジスタ６５８などの信頼性を向上させることができる。
また、図４１の断面図において、層６１５に設けるフォトダイオード６６５と、層６３５に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、撮像装置の一部または全部を湾曲させてもよい。撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した表示装置について、図４２および図４３を用いて説明する。
＜表示装置の構成＞
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例としてＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
図４２は、本発明の一態様に係るＥＬ表示装置の一例である。図４２（Ａ）に、ＥＬ表示装置の画素の回路図を示す。図４２（Ｂ）は、ＥＬ表示装置全体を示す上面図である。また、図４２（Ｃ）は、図４２（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面である。
図４２（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
図４２（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容量素子７４２と、発光素子７１９と、を有する。
なお、図４２（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図４２（Ａ）の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用することができる。
図４２（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７６０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板７００と基板７６０との間に配置される。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
図４２（Ｃ）は、図４２（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図である。
図４２（Ｃ）には、トランジスタ７４１として、基板７００上の絶縁体７０８と、絶縁体７０８上の絶縁体７０２ｃと、絶縁体７０２ｃ上の絶縁体７０２ｂと、絶縁体７０２ｂ上の導電体７０５と、導電体７０５が埋め込まれた絶縁体７０１と、絶縁体７０１上の絶縁体７０２と、絶縁体７０２上の酸化物７０３ａと、酸化物７０３ａ上の酸化物７０３ｂと、酸化物７０３ｂ上の導電体７０７ａおよび導電体７０７ｂと、酸化物７０３ｂ上の酸化物７０３ｃと、酸化物７０３ｃ上の絶縁体７０６と、絶縁体７０６上の導電体７０４を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図４２（Ｃ）に示す構造と異なる構造であっても構わない。
したがって、図４２（Ｃ）に示すトランジスタ７４１において、導電体７０４および導電体７０５はゲート電極としての機能を有し、絶縁体７０２および絶縁体７０６はゲート絶縁体としての機能を有し、導電体７０７ａおよび導電体７０７ｂはソース電極またはドレイン電極としての機能を有する。なお、酸化物７０３ａ、酸化物７０３ｂおよび酸化物７０３ｃは、光が当たることで電気特性が変動する場合がある。したがって、導電体７０５、導電体７０４のいずれか一以上が遮光性を有すると好ましい。
なお、トランジスタ７４１上には、過剰酸素領域を有する絶縁体７０９を有する。また、トランジスタ７４１は、バリア性を有する絶縁体７１０、および絶縁体７０８の間に設ける構造である。
図４２（Ｃ）には、容量素子７４２として、絶縁体７１０上の導電体７１４ａと、導電体７１４ａ上の絶縁体７１４ｂと、絶縁体７１４ｂ上の導電体７１４ｃと、を有する構造を示す。
容量素子７４２において、導電体７１４ａは一方の電極として機能し、導電体７１４ｃは他方の電極として機能する。
図４２（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。したがって、図４２（Ｃ）は表示品位の高いＥＬ表示装置である。
トランジスタ７４１および容量素子７４２上には、絶縁体７２０が配置される。ここで、絶縁体７２０は、トランジスタ７４１のソース電極またはドレイン電極として機能する導電体７０７ａまたは導電体７０７ｂに達する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続している。
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および導電体７８３の重なる領域が、発光素子７１９となる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明する。
図４３（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図４３（Ａ）に示す画素は、トランジスタ７６１と、容量素子７６２と、一対の電極間に液晶の充填された素子（液晶素子）７６３とを有する。
トランジスタ７６１では、ソース、ドレインの一方が信号線７６５に電気的に接続され、ゲートが走査線７６４に電気的に接続されている。
容量素子７６２では、一方の電極がトランジスタ７６１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７６３では、一方の電極がトランジスタ７６１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述した容量素子７６２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７６３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図４２（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応する液晶表示装置の断面図を図４３（Ｂ）に示す。図４３（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７６１を構成する導電体または半導体のいずれかと同種の導電体または半導体を用いてもよい。
トランジスタ７６１は、トランジスタ７４１についての記載を参照する。また、容量素子７６２は、容量素子７４２についての記載を参照する。なお、図４３（Ｂ）には、図４２（Ｃ）の容量素子７４２に対応した容量素子７６２の構造を示したが、これに限定されない。
なお、トランジスタ７６１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子７６２に保持された電荷がリークしにくく、長期間に渡って液晶素子７６３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７６１をオフ状態とすることで、トランジスタ７６１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子７６２の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
トランジスタ７６１および容量素子７６２上には、絶縁体７２１が配置される。ここで、絶縁体７２１は、トランジスタ７６１に達する開口部を有する。絶縁体７２１上には、導電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ７６１と電気的に接続する。
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９７が配置される。
なお、液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどを用いることができる。ただし、これに限定されず、駆動方法として様々なものを用いることができる。
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパッタリング法で成膜することも可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを適用可能な回路構成の一例について、図４４乃至図４７を用いて説明する。
図４４（Ａ）にインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理を反転した信号を出力端子ＯＵＴから出力する。インバータ８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
図４４（Ｂ）に、インバータ８００の一例を示す。インバータ８００は、ＯＳトランジスタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型トランジスタで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
なおＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子を有する。
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
図４４（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである。図４４（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０（ＦＥＴ８１０）の閾値電圧の変化について示している。
信号ＳＢＧはＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８１０の閾値電圧を制御することができる。
信号ＳＢＧは、閾値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、閾値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えることで、ＯＳトランジスタ８１０は閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ８１０は閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図４５（Ａ）には、トランジスタの電気特性の一つである、Ｖｇ−Ｉｄカーブを示す。
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのように大きくすることで、図４５（Ａ）中の破線８４０で表される曲線にシフトさせることができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図４５（Ａ）中の実線８４１で表される曲線にシフトさせることができる。図４５（Ａ）に示すように、ＯＳトランジスタ８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、閾値電圧をプラスシフトあるいはマイナスシフトさせることができる。
閾値電圧を閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができる。図４５（Ｂ）には、この状態を可視化して示す。図４５（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
図４５（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状態とすることができるため、図４４（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動作を行うことができる。
また、閾値電圧を閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができる。図４５（Ｃ）には、この状態を可視化して示す。図４５（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
図４５（Ｃ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れやすい状態とすることができるため、図４４（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０の閾値電圧の制御は、ＯＳトランジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図４４（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、閾値電圧ＶＴＨ＿Ａから閾値電圧ＶＴＨ＿ＢにＯＳトランジスタ８１０の閾値電圧を切り替えることが好ましい。また、図４４（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、閾値電圧ＶＴＨ＿Ｂから閾値電圧ＶＴＨ＿ＡにＯＳトランジスタ８１０の閾値電圧を切り替えることが好ましい。
なお図４４（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。たとえば閾値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図４６（Ａ）に示す。
図４６（Ａ）では、図４４（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図４６（Ａ）の動作について、図４６（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０の閾値電圧を制御するための電圧は、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状態とし、ノードＮＢＧに閾値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、ノードＮＢＧを非常にフローティング状態に近い状態にして、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお図４４（Ｂ）および図４６（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成としてもよい。たとえば閾値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図４７（Ａ）に示す。
図４７（Ａ）では、図４４（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトランジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図４７（Ａ）の動作について、図４７（Ｂ）のタイミングチャートを用いて説明する。図４７（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、およびＯＳトランジスタ８１０（ＦＥＴ８１０）の閾値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ８１０の閾値電圧を制御する信号とすることができる。したがって、図４４（Ａ）乃至（Ｃ）で説明したように、ＯＳトランジスタ８１０の閾値電圧を制御できる。例えば、図４７（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧を急峻に下降させることができる。
また図４７（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタの閾値電圧を制御することができる。入力端子ＩＮに与える信号によってＯＳトランジスタの閾値電圧を制御することで、出力端子ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを有する複数の回路を有する半導体装置の一例について、図４８乃至図５４を用いて説明する。
図４８（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回路９０６を有する。
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、外部から電源電圧を複数与えることなく動作することができる。
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加される電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、電源回路９０１で生成する電圧の種類を削減できる。
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
図４８（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図４８（Ｃ）は回路９０４を動作させるための信号の波形の一例である。
図４８（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳを基に生成される。電圧ＶＰＯＧは、図４８（Ｃ）に図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることができる。
図４８（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図４８（Ｅ）は回路９０６を動作させるための信号の波形の一例である。
図４８（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジスタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ９１２のバックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図４８（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
なお電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよい。
また図４９（Ａ）、（Ｂ）には、図４８（Ｄ）、（Ｅ）の変形例を示す。
図４９（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧは、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトランジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
図４９（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
また図５０（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示す。図５０（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
また図５０（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示す。図５０（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、
ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお上述した電圧生成回路９０３の回路構成は、図５０（Ａ）で示す回路図の構成に限らない。電圧生成回路９０３の変形例を図５１（Ａ）乃至（Ｃ）、図５２（Ａ）、（Ｂ）に示す。
図５１（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図５１（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また図５１（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図５１（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また図５１（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩ１１、トランジスタＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図５１（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩ１１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
また図５２（Ａ）に示す電圧生成回路９０３Ｄは、図５０（Ａ）に示す電圧生成回路９０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に置き換えた構成に相当する。図５２（Ａ）に示す電圧生成回路９０３Ｄは、トランジスタＭ１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また図５２（Ｂ）に示す電圧生成回路９０３Ｅは、図５２（Ａ）に示す電圧生成回路９０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１乃至Ｍ２５に置き換えた構成に相当する。図５２（Ｂ）に示す電圧生成回路９０３Ｅは、バックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電流量を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
なお電圧生成回路９０３の変形例は、図５０（Ｂ）に示した電圧生成回路９０５にも適用可能である。この場合の回路図の構成を図５３（Ａ）乃至（Ｃ）、図５４（Ａ）、（Ｂ）に示す。図５３（Ａ）に示す電圧生成回路９０５Ａは、クロック信号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。また図５３（Ｂ）に示す電圧生成回路９０５Ｂは、クロック信号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。
図５３（Ａ）乃至（Ｃ）、図５４（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０５Ｅでは、図５１（Ａ）乃至（Ｃ）、図５２（Ａ）、（Ｂ）に示す電圧生成回路９０３Ａ乃至９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更した構成に相当する。図５３（Ａ）乃至（Ｃ）、図５４（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０５Ｅは、電圧生成回路９０３Ａ乃至９０３Ｅと同様に、効率的に電圧ＶＳＳから電圧ＶＮＥＧへの降圧を図ることができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を削減できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態１０）
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図５５に示す。
図５５（Ａ）は携帯型ゲーム機であり、筐体１９０１、筐体１９０２、表示部１９０３、表示部１９０４、マイクロフォン１９０５、スピーカー１９０６、操作キー１９０７、スタイラス１９０８等を有する。なお、図５５（Ａ）に示した携帯型ゲーム機は、２つの表示部１９０３と表示部１９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図５５（Ｂ）は携帯データ端末であり、第１筐体１９１１、第２筐体１９１２、第１表示部１９１３、第２表示部１９１４、接続部１９１５、操作キー１９１６等を有する。第１表示部１９１３は第１筐体１９１１に設けられており、第２表示部１９１４は第２筐体１９１２に設けられている。そして、第１筐体１９１１と第２筐体１９１２とは、接続部１９１５により接続されており、第１筐体１９１１と第２筐体１９１２の間の角度は、接続部１９１５により変更が可能である。第１表示部１９１３における映像を、接続部１９１５における第１筐体１９１１と第２筐体１９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部１９１３および第２表示部１９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図５５（Ｃ）はノート型パーソナルコンピュータであり、筐体１９２１、表示部１９２２、キーボード１９２３、ポインティングデバイス１９２４等を有する。
図５５（Ｄ）は電気冷凍冷蔵庫であり、筐体１９３１、冷蔵室用扉１９３２、冷凍室用扉１９３３等を有する。
図５５（Ｅ）はビデオカメラであり、第１筐体１９４１、第２筐体１９４２、表示部１９４３、操作キー１９４４、レンズ１９４５、接続部１９４６等を有する。操作キー１９４４およびレンズ１９４５は第１筐体１９４１に設けられており、表示部１９４３は第２筐体１９４２に設けられている。そして、第１筐体１９４１と第２筐体１９４２とは、接続部１９４６により接続されており、第１筐体１９４１と第２筐体１９４２の間の角度は、接続部１９４６により変更が可能である。表示部１９４３における映像を、接続部１９４６における第１筐体１９４１と第２筐体１９４２との間の角度にしたがって切り替える構成としてもよい。
図５５（Ｆ）は自動車であり、車体１９５１、車輪１９５２、ダッシュボード１９５３、ライト１９５４等を有する。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態１１）
本実施の形態においては、本発明の一態様に係る半導体ウエハ、チップおよび電子部品について説明する。
＜半導体ウエハ、チップ＞
図５６（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージセンサなどを設けることができる。
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図５６（Ｂ）にチップ７１５の拡大図を示す。
また、分離領域７１３に導電層や半導体層を設けてもよい。分離領域７１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域７１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
分離領域７１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
＜電子部品＞
チップ７１５を電子部品に適用する例について、図５７を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
図５７（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
次に、素子基板を複数のチップ（チップ７１５）に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
また、完成した電子部品の斜視模式図を図５７（Ｂ）に示す。図５７（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図５７（Ｂ）に示す電子部品７５０は、リード７５５および半導体装置７５３を示している。半導体装置７５３としては、上記実施の形態に示した半導体装置などを用いることができる。
図５７（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
なお、以上の実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソース領域、ドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、酸化物半導体を有していなくてもよい。
Ｃ１ キャパシタ
Ｃ５ キャパシタ
Ｃ１１ キャパシタ
Ｃ１４ キャパシタ
Ｃ１５ キャパシタ
Ｃ１７ キャパシタ
Ｄ１ ダイオード
Ｄ５ ダイオード
Ｄ６ ダイオード
Ｉ１ 絶縁体
Ｉ２ 絶縁体
Ｉ１１ インダクタ
ＩＮＶ１ インバータ
ＩＮＶ２ インバータ
Ｍ１ トランジスタ
Ｍ１０ トランジスタ
Ｍ１１ トランジスタ
Ｍ１４ トランジスタ
Ｍ１５ トランジスタ
Ｍ１６ トランジスタ
Ｍ２０ トランジスタ
Ｍ２１ トランジスタ
Ｍ２５ トランジスタ
Ｓ１ 酸化物
Ｓ２ 酸化物
Ｓ３ 酸化物
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１１０ 絶縁体
１１２ 導電体
１１６ 導電体
１２４ 導電体
１３０ 絶縁体
１３２ 絶縁体
１３４ 絶縁体
１５０ 絶縁体
１６０ 容量素子
２００ トランジスタ
２００Ａ トランジスタ
２００Ｂ トランジスタ
２００Ｃ トランジスタ
２００Ｄ トランジスタ
２１０ 絶縁体
２１１ 導電体
２１２ 絶縁体
２１６ 絶縁体
２１８ 導電体
２２２ 絶縁体
２４４ 導電体
２８０ 絶縁体
２８２ 絶縁体
２８４ 絶縁体
３００ トランジスタ
３０１ 絶縁体
３０１ｃ 導電体
３０５ 基板
３１０ａ 導電体
３１０ｂ 導電体
３１０ｃ 導電体
３１１ａ 導電体
３１１ｂ 導電体
３１１ｃ 導電体
３１２ 半導体領域
３１４ 絶縁体
３１６ 導電体
３１８ａ 低抵抗領域
３１８ｂ 低抵抗領域
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３５８ 絶縁体
４００ 基板
４０１ 絶縁体
４０２ 絶縁体
４０４ａ 導電体
４０４ｂ 導電体
４０６＿１ 酸化物
４０６＿１ａ 酸化物
４０６＿１ｂ 酸化物
４０６＿１ｃ 酸化物
４０６＿２ 酸化物
４０６＿２ａ 酸化物
４０６＿２ｂ 酸化物
４０６＿２ｃ 酸化物
４０６＿３ 酸化物
４０６＿３ａ 酸化物
４０６＿３ｂ 酸化物
４０８ 絶縁体
４０８ａ 絶縁体
４０８ｂ 絶縁体
４０９ａ 絶縁体
４０９ｂ 絶縁体
４１０ 絶縁体
４１２ 絶縁体
４１２ａ 絶縁体
４１２ｂ 絶縁体
４１４ａ レジストマスク
４１４ｂ レジストマスク
４１４ｃ レジストマスク
４１５ 絶縁体
４１６ 導電体
４１６ａ 導電体
４１６ａ１ 導電体
４１６ａ２ 導電体
４１６ｂ１ 導電体
４１６ｂ２ 導電体
４１７ バリア膜
４１７ａ バリア膜
４１７ａ１ バリア膜
４１７ａ２ バリア膜
４１７ｂ バリア膜
４１７ｂ１ バリア膜
４１７ｂ２ バリア膜
４１８ 導電体
４１８ａ 導電体
４１８ａ１ 導電体
４１８ａ２ 導電体
４１８ｂ 導電体
４１８ｂ１ 導電体
４１８ｂ２ 導電体
４２９ａ 導電体
４２９ｂ 導電体
４３０ａ 導電体
４３０ｂ 導電体
４３１ａ 導電体
４３１ｂ 導電体
４３２ａ 導電体
４３２ｂ 導電体
４３３ａ 導電体
４３４ａ 導電体
４３７ａ 導電体
４３７ｂ 導電体
４３８ａ 導電体
４３８ｂ 導電体
６００ 撮像装置
６０１ スイッチ
６０２ スイッチ
６０３ スイッチ
６０５ シリコン基板
６１０ 画素部
６１１ 画素
６１２ 副画素
６１２Ｂ 副画素
６１２Ｇ 副画素
６１２Ｒ 副画素
６１５ 層
６２０ 光電変換素子
６２５ 層
６３０ 画素回路
６３１ 配線
６３５ 層
６４０ 層
６４７ 配線
６４８ 配線
６４９ 配線
６５０ 配線
６５１ トランジスタ
６５２ トランジスタ
６５３ 配線
６５４ フィルタ
６５４Ｂ フィルタ
６５４Ｇ フィルタ
６５４Ｒ フィルタ
６５５ レンズ
６５６ 光
６５７ 配線
６５８ トランジスタ
６６０ 周辺回路
６６１ アノード
６６３ 低抵抗領域
６６５ フォトダイオード
６７０ 周辺回路
６７１ 配線
６７２ 配線
６７３ 配線
６７５ プラグ
６７９ 絶縁体
６８０ 周辺回路
６８１ 絶縁体
６８５ 絶縁体
６９０ 周辺回路
６９１ 光源
６９１ａ 導電体
６９１ｂ 導電体
６９１ｃ 導電体
６９１ｄ 導電体
６９１ｅ 導電体
７００ 基板
７０１ 絶縁体
７０２ 絶縁体
７０２ｂ 絶縁体
７０２ｃ 絶縁体
７０３ａ 酸化物
７０３ｂ 酸化物
７０３ｃ 酸化物
７０４ 導電体
７０５ 導電体
７０６ 絶縁体
７０７ａ 導電体
７０７ｂ 導電体
７０８ 絶縁体
７０９ 絶縁体
７１０ 絶縁体
７１１ 基板
７１２ 回路領域
７１３ 分離領域
７１４ 分離線
７１４ａ 導電体
７１４ｂ 絶縁体
７１４ｃ 導電体
７１５ チップ
７１９ 発光素子
７２０ 絶縁体
７２１ 絶縁体
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 電子部品
７５２ プリント基板
７５３ 半導体装置
７５４ 実装基板
７５５ リード
７６０ 基板
７６１ トランジスタ
７６２ 容量素子
７６３ 液晶素子
７６４ 走査線
７６５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０３Ｄ 電圧生成回路
９０３Ｅ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０５Ａ 電圧生成回路
９０５Ｂ 電圧生成回路
９０５Ｅ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
１９０１ 筐体
１９０２ 筐体
１９０３ 表示部
１９０４ 表示部
１９０５ マイクロフォン
１９０６ スピーカー
１９０７ 操作キー
１９０８ スタイラス
１９１１ 筐体
１９１２ 筐体
１９１３ 表示部
１９１４ 表示部
１９１５ 接続部
１９１６ 操作キー
１９２１ 筐体
１９２２ 表示部
１９２３ キーボード
１９２４ ポインティングデバイス
１９３１ 筐体
１９３２ 冷蔵室用扉
１９３３ 冷凍室用扉
１９４１ 筐体
１９４２ 筐体
１９４３ 表示部
１９４４ 操作キー
１９４５ レンズ
１９４６ 接続部
１９５１ 車体
１９５２ 車輪
１９５３ ダッシュボード
１９５４ ライト
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
４０００ 半導体装置
４００１ ＣＰＵコア
４００２ パワーコントローラ
４００３ パワースイッチ
４００４ キャッシュ
４００５ バスインターフェース
４００６ デバッグインターフェース
４００７ 制御装置
４００８ ＰＣ
４００９ パイプラインレジスタ
４０６１ｂ 酸化物
４０６２＿ｃ 酸化物
４０６２ｃ 酸化物
４１００ パイプラインレジスタ
４１０１ ＡＬＵ
４１０２ レジスタファイル
４２０１ パワーマネージメントユニット
４２０２ 周辺回路
４２０３ データバス
５０００ 半導体装置
５００１ 記憶回路
５００２ 記憶回路
５００３ 記憶回路
５００４ 回路
５００９ トランジスタ
５１００ トランジスタ
５１０２ トランジスタ
５１０３ トランジスタ
５１０５ トランジスタ
５１０７ トランジスタ
５１０８ トランジスタ
５１０９ 容量素子
５２００ 容量素子
５４００ 配線
５４０１ 配線
５４０２ 配線
５４０３ 配線
５４０４ 配線

Claims (11)

  1. トランジスタを有する半導体装置であって、
    前記トランジスタは、第１乃至第４の導電体と、第１乃至第３の酸化物と、第１および第２のバリア膜と、第１および第２の絶縁体を有し、
    前記第１の絶縁体は、前記第１の導電体と重なる領域を有し、
    前記第１の酸化物は、前記第１の絶縁体上にあり、
    前記第２の酸化物は、前記第１の酸化物上にあり、
    前記第２の酸化物は、第１乃至第３の領域を有し、
    前記第２の領域は、前記第１の領域と前記第３の領域の間に挟まれ、
    前記第２の導電体は、前記第２の酸化物上にあり、
    前記第１のバリア膜は、前記第２の導電体上にあり、前記第２の導電体と接し、
    前記第２の導電体および前記第１のバリア膜は、前記第１の領域と重なる領域を有し、
    前記第３の導電体は、前記第２の酸化物上にあり、
    前記第２のバリア膜は、前記第３の導電体上にあり、前記第３の導電体と接し、
    前記第３の導電体および前記第２のバリア膜は、前記第３の領域と重なる領域を有し、
    前記第３の酸化物は、前記第１のバリア膜と重なる領域と、前記第２のバリア膜と重なる領域と、前記第２の領域と重なる領域と、を有し、
    前記第２の絶縁体は、前記第３の酸化物上にあり、
    前記第４の導電体は、前記第２の絶縁体上にあり、
    前記第２の絶縁体および前記第４の導電体は、前記第２の領域と重なる領域を有することを特徴とする半導体装置。
  2. 前記第１乃至第３の酸化物は、酸化物半導体を含むことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のバリア膜および前記第２のバリア膜は、金属および酸素を含むことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 請求項１乃至請求項３のいずれか一に記載の半導体装置およびプリント基板を有することを特徴とするモジュール。
  5. 請求項１乃至請求項３のいずれか一に記載の半導体装置、請求項４に記載のモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器。
  6. 請求項１乃至請求項３のいずれか一に記載の半導体装置を複数個有し、
    ダイシング用の領域を有する半導体ウエハ。
  7. 第１の絶縁体上に第２の絶縁体を成膜し、
    前記第２の絶縁体に、底部が前記第１の絶縁体に達する第１の開口部を形成し、
    前記第１の開口部に第１のゲート電極を形成し、
    前記第２の絶縁体上および前記第１のゲート電極上に、第１のゲート絶縁体を形成し、
    前記第１のゲート絶縁体上に第１の酸化物を成膜し、
    前記第１の酸化物上に第２の酸化物を成膜し、
    前記第２の酸化物上に第１の導電体を成膜し、
    前記第１の導電体上にバリア膜を成膜し、
    前記バリア膜上に第２の導電体を成膜し、
    リソグラフィー法を用いて、前記第２の導電体および前記バリア膜を加工することで、底部に前記第１の導電体が露出した第２の開口部を形成し、
    リソグラフィー法を用いて前記第２の導電体、前記バリア膜および前記第１の導電体を加工することで、前記第２の開口部、前記第２の導電体、前記バリア膜および前記第１の導電体を含む第１の層を形成し、
    前記第１の層をエッチングマスクとして、前記第２の酸化物および前記第１の酸化物を加工し、
    前記第２の開口部の底部に露出した前記第１の導電体の一部および前記第２の導電体を除去することで、
    前記第２の開口部の底部に前記第２の酸化物を露出させ、前記第１の導電体をソース電極とドレイン電極に分離し、前記バリア膜を第１のバリア膜と第２のバリア膜に分離し、
    前記第１の酸化物、前記第２の酸化物、前記ソース電極、前記ドレイン電極、前記第１のバリア膜および前記第２のバリア膜を含む第２の層を形成し、
    酸化性ガスを含むプラズマを用いた処理を行い、前記第１の酸化物中および前記第２の酸化物中に含まれる不純物を放出することで前記不純物を低減させ、
    窒素ガスを含む雰囲気による熱処理および酸素ガスを含む雰囲気による熱処理を行ない、前記第１の酸化物中および前記第２の酸化物中に含まれる水素および水を放出することで前記水素および前記水を低減させ、
    前記第２の層上に第３の酸化物を成膜し、
    前記第３の酸化物上に第２のゲート絶縁体を形成し、
    前記第２のゲート絶縁体上に第２のゲート電極を形成する半導体装置の作製方法。
  8. 前記酸化性ガスは、一酸化二窒素を含むことを特徴とする請求項７に記載の半導体装置の作製方法。
  9. 前記バリア膜は、金属と酸素を有することを特徴とする請求項７または請求項８に記載の半導体装置の作製方法。
  10. モジュールの作製方法であって、
    前記モジュールは、請求項７乃至請求項９のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法。
  11. 電子機器の作製方法であって、
    前記電子機器は、請求項７乃至請求項９のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、請求項１０に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法。
JP2017045992A 2016-03-11 2017-03-10 半導体装置、半導体ウエハ、モジュールおよび電子機器 Active JP7083598B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016048267 2016-03-11
JP2016048267 2016-03-11

Publications (3)

Publication Number Publication Date
JP2017168839A true JP2017168839A (ja) 2017-09-21
JP2017168839A5 JP2017168839A5 (ja) 2020-04-16
JP7083598B2 JP7083598B2 (ja) 2022-06-13

Family

ID=59788497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017045992A Active JP7083598B2 (ja) 2016-03-11 2017-03-10 半導体装置、半導体ウエハ、モジュールおよび電子機器

Country Status (3)

Country Link
US (1) US10741587B2 (ja)
JP (1) JP7083598B2 (ja)
TW (1) TW201738978A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019092541A1 (ja) * 2017-11-09 2019-05-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019130162A1 (ja) * 2017-12-27 2019-07-04 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020152524A1 (ja) * 2019-01-25 2020-07-30 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2021070007A1 (ja) * 2019-10-11 2021-04-15 株式会社半導体エネルギー研究所 半導体装置
WO2021130600A1 (ja) * 2019-12-27 2021-07-01 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695415B (zh) * 2015-03-30 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9917207B2 (en) * 2015-12-25 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
CN109478514A (zh) 2016-07-26 2019-03-15 株式会社半导体能源研究所 半导体装置
US9978879B2 (en) 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
WO2018138619A1 (en) 2017-01-30 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6957294B2 (ja) * 2017-09-28 2021-11-02 キヤノン株式会社 表示装置、電子機器、及び表示装置の製造方法
US10833078B2 (en) 2017-12-04 2020-11-10 Tokyo Electron Limited Semiconductor apparatus having stacked gates and method of manufacture thereof
JP7474712B2 (ja) * 2019-01-29 2024-04-25 株式会社半導体エネルギー研究所 半導体装置
KR20210151161A (ko) * 2019-04-12 2021-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US10734979B1 (en) * 2019-07-03 2020-08-04 Globalfoundries Inc. Analog-to-digital inverter circuit structure with FDSOI transistors
US11450671B2 (en) 2019-08-07 2022-09-20 Tokyo Electron Limited Semiconductor apparatus having stacked devices and method of manufacture thereof
CN110828379A (zh) * 2019-10-15 2020-02-21 深圳大学 一种薄膜晶体管的制造方法、薄膜晶体管及显示面板
CN110993657B (zh) * 2019-11-28 2023-11-24 云谷（固安）科技有限公司 显示面板、装置及显示面板的制备方法
KR20220006679A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150011046A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20150214377A1 (en) * 2014-01-24 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
US20150349132A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
US20160013321A1 (en) * 2014-07-11 2016-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
CN103081092B (zh) 2010-08-27 2016-11-09 株式会社半导体能源研究所 存储器件及半导体器件
JP6224931B2 (ja) 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
US9076825B2 (en) 2013-01-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR102290247B1 (ko) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6615490B2 (ja) 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US9768317B2 (en) * 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
US9847406B2 (en) 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
JP6811084B2 (ja) 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150011046A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015035591A (ja) * 2013-07-08 2015-02-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US20150214377A1 (en) * 2014-01-24 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
KR20150088728A (ko) * 2014-01-24 2015-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015159280A (ja) * 2014-01-24 2015-09-03 株式会社半導体エネルギー研究所 半導体装置
US20150349132A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
JP2016006872A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
US20160013321A1 (en) * 2014-07-11 2016-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016028423A (ja) * 2014-07-11 2016-02-25 株式会社半導体エネルギー研究所 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019092541A1 (ja) * 2017-11-09 2019-05-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2019092541A1 (ja) * 2017-11-09 2020-11-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11211467B2 (en) 2017-11-09 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2019130162A1 (ja) * 2017-12-27 2019-07-04 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2019130162A1 (ja) * 2017-12-27 2021-01-14 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11205664B2 (en) 2017-12-27 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7308760B2 (ja) 2017-12-27 2023-07-14 株式会社半導体エネルギー研究所 半導体装置
WO2020152524A1 (ja) * 2019-01-25 2020-07-30 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2021070007A1 (ja) * 2019-10-11 2021-04-15 株式会社半導体エネルギー研究所 半導体装置
WO2021130600A1 (ja) * 2019-12-27 2021-07-01 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法

Also Published As

Publication number Publication date
JP7083598B2 (ja) 2022-06-13
US20170263651A1 (en) 2017-09-14
US10741587B2 (en) 2020-08-11
TW201738978A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
JP7083598B2 (ja) 半導体装置、半導体ウエハ、モジュールおよび電子機器
JP6807767B2 (ja) 半導体装置及びその作製方法
JP7204829B2 (ja) 半導体装置
TWI693719B (zh) 半導體裝置的製造方法
JP6965000B2 (ja) 半導体装置
US10700212B2 (en) Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
JP6845692B2 (ja) 半導体装置
JP7351947B2 (ja) 半導体装置
JP6851814B2 (ja) トランジスタ
JP2017120896A (ja) 半導体装置及びその作製方法
JP6942489B2 (ja) 半導体装置、電子機器、および半導体ウエハ
JP7354219B2 (ja) 半導体装置
JP2022172229A (ja) 金属酸化物膜及びトランジスタ
WO2017144994A1 (ja) トランジスタおよびその作製方法、半導体ウエハならびに電子機器
JP2017120904A (ja) 電極、半導体装置、半導体ウエハー、モジュールおよび電子機器とその作製方法
JP2017108131A (ja) 半導体装置
US20200243685A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2022009531A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220601

R150 Certificate of patent or registration of utility model

Ref document number: 7083598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150