JP2017168572A - Oxide semiconductor thin film, oxide sintered compact, thin film transistor and display device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide: a crystalline transparent oxide semiconductor thin film having a high electron carrier mobility, of which the carrier concentration is reduced to such an extent that it can be used as a channel layer of a thin film transistor; and a thin film transistor including the thin film.SOLUTION: An oxide semiconductor thin film according to the present invention comprises a crystalline material including indium and yttrium, in which the content of the yttrium is 0.05-0.12 in Y/(In+Y) atomic number ratio, a crystal phase is constituted by only an indium oxide phase of a bixbyite type structure, the carrier concentration is 7.0×10cmor less, and the carrier mobility is 5 cmVsecor more. It is preferable that the content of the yttrium is 0.08-0.10 in Y/(In+Y) atomic number ratio.SELECTED DRAWING: Figure 1

Description

本発明は、酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置に関する。より詳しくは、結晶質であって、キャリア移動度が高く、キャリア電子濃度を低減させた酸化物半導体薄膜、酸化物半導体薄膜を得るための酸化物焼結体、前記酸化物半導体薄膜を用いた薄膜トランジスタ、及びそれを用いて構成される表示装置に関する。   The present invention relates to an oxide semiconductor thin film, an oxide sintered body, a thin film transistor, and a display device. More specifically, an oxide semiconductor thin film that is crystalline and has high carrier mobility and reduced carrier electron concentration, an oxide sintered body for obtaining an oxide semiconductor thin film, and the oxide semiconductor thin film were used. The present invention relates to a thin film transistor and a display device using the thin film transistor.

薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の１種である。電界効果トランジスタは、基本構成として、ゲート端子、ソース端子、及びドレイン端子を備える３端子素子である。この電界効果トランジスタは、基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用い、ゲート端子に電圧を印加して、チャネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。   A thin film transistor (Thin Film Transistor) is one type of field effect transistor. The field effect transistor is a three-terminal element including a gate terminal, a source terminal, and a drain terminal as a basic configuration. In this field effect transistor, a semiconductor thin film formed on a substrate is used as a channel layer in which electrons or holes move, a voltage is applied to the gate terminal to control a current flowing in the channel layer, and a source terminal and a drain terminal It is an active element which has the function to switch the electric current between.

電界効果トランジスタのチャネル層として、現在広く使用されているのは、多結晶シリコン膜やアモルファスシリコン膜である。特に、アモルファスシリコンは、大面積の第１０世代ガラス基板への均一成膜が可能であることから、液晶パネル用のチャネル層として広く用いられてきた。しかし、キャリアである電子の移動度（以下、「キャリア移動度」という）が１ｃｍ^２／Ｖｓｅｃ以下と低いため、高精細パネル用への適用が困難になりつつある。液晶の高精細化が求められるのに伴い、高速駆動が求められるようになってきているが、高速駆動を実現するためには、キャリア移動度が少なくともアモルファスシリコンの１ｃｍ^２／Ｖｓｅｃより高い、半導体薄膜をチャネル層に用いる必要がある。 As a channel layer of a field effect transistor, a polycrystalline silicon film or an amorphous silicon film is currently widely used. In particular, amorphous silicon has been widely used as a channel layer for liquid crystal panels because it can be uniformly formed on a large-area 10th generation glass substrate. However, since the mobility of electrons as carriers (hereinafter referred to as “carrier mobility”) is as low as 1 cm ² / Vsec or less, application to high-definition panels is becoming difficult. With the demand for higher definition of liquid crystal, high-speed driving has been required. However, in order to realize high-speed driving, a carrier mobility is higher than at least 1 cm ² / Vsec of amorphous silicon. It is necessary to use a thin film for the channel layer.

多結晶シリコン膜は、１００ｃｍ^２／Ｖｓｅｃ程度の高いキャリア移動度を示すことから、高精細パネル用向けのチャネル層材料として十分な特性を有する。しかしながら、多結晶シリコンは、結晶粒界におけるキャリア移動度が低下するため、基板の面内均一性に乏しく、その特性にばらつきが生じる。また、多結晶シリコンの製造工程においては、３００℃以下の比較的低温でアモルファスシリコンを形成した後、アニール処理工程によって結晶化させることを要する。このアニール処理工程は、エキシマレーザーアニール法等を適用するため、ランニングコストが増加する。さらに、対応できるガラス基板の大きさも第５世代程度に留まることから、コスト低減に限界があり、製品展開も限られる。すなわち、アモルファスシリコンが備える均一成膜性や低コスト性等と、多結晶シリコンが備える高いキャリア移動度とを兼ね備えるチャネル層材料が求められている。 Since the polycrystalline silicon film exhibits a high carrier mobility of about 100 cm ² / Vsec, it has sufficient characteristics as a channel layer material for a high-definition panel. However, since polycrystalline silicon has low carrier mobility at grain boundaries, the in-plane uniformity of the substrate is poor and its characteristics vary. In the manufacturing process of polycrystalline silicon, it is necessary to form amorphous silicon at a relatively low temperature of 300 ° C. or lower and then crystallize it by an annealing process. In this annealing process, an excimer laser annealing method or the like is applied, so that the running cost increases. Furthermore, since the size of the glass substrate that can be handled is limited to about the fifth generation, there is a limit to cost reduction and product development is also limited. That is, there is a demand for a channel layer material that combines the uniform film formability and low cost provided by amorphous silicon and the high carrier mobility provided by polycrystalline silicon.

特許文献１では、結晶化したときの組成がＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍは６未満の自然数）であり、気相成膜法で成膜される透明アモルファス酸化物薄膜及びこの薄膜をチャネル層として用いた薄膜トランジスタが提案されている。この透明アモルファス酸化物薄膜は、電子移動度が１ｃｍ^２／（Ｖ・秒）超、且つ電子キャリア濃度が１０^１６／ｃｍ^３以下である半絶縁性である。 In Patent Document 1, the composition when crystallized is InGaO ₃ (ZnO) _m (m is a natural number of less than 6), a transparent amorphous oxide thin film formed by a vapor deposition method, and this thin film as a channel layer A thin film transistor used as has been proposed. This transparent amorphous oxide thin film is semi-insulating with an electron mobility exceeding 1 cm ² / (V · sec) and an electron carrier concentration of 10 ¹⁶ / cm ³ or less.

しかしながら、この透明アモルファス酸化物薄膜（ａ−ＩＧＺＯ膜）は、概ね１〜１０ｃｍ^２／Ｖｓｅｃの範囲の比較的高い電子キャリア移動度を示すものの、アモルファス酸化物薄膜が本来酸素欠損を生成しやすいこと、及び熱等の外的因子に対してキャリアである電子の振る舞いが必ずしも安定でないことが悪影響を及ぼし、その動作がしばしば不安定になることが問題となっている。また、アモルファス膜特有の可視光照射下で、素子に負バイアスを連続的に印加すると、しきい電圧が負側にシフトする現象（光負バイアス劣化）が起こる。このように、しきい電圧がシフトすると、本来ソース端子−ドレイン端子間に電流が流れないような電圧で、電流が流れてしまい、画面のチラつきや動作不良の原因となるため、液晶等のディスプレイ用途において深刻な問題となることが指摘されている。 However, although this transparent amorphous oxide thin film (a-IGZO film) exhibits a relatively high electron carrier mobility in a range of approximately 1 to 10 cm ² / Vsec, the amorphous oxide thin film inherently tends to generate oxygen vacancies. In addition, it is a problem that the behavior of electrons as carriers is not always stable against external factors such as heat and the like, which has an adverse effect, and the operation is often unstable. In addition, when a negative bias is continuously applied to the element under visible light irradiation unique to an amorphous film, a phenomenon in which the threshold voltage shifts to the negative side (light negative bias deterioration) occurs. In this way, when the threshold voltage shifts, current flows at a voltage that originally does not flow between the source terminal and the drain terminal, causing screen flickering and malfunctioning. It has been pointed out that it becomes a serious problem in applications.

このような背景から、近年では、薄膜トランジスタに用いるチャネル層として、アモルファス膜ではなく、結晶質膜について検討が進められている。   Against this background, in recent years, a crystalline film is being studied as a channel layer used in a thin film transistor, not an amorphous film.

例えば、特許文献２では、原子比Ｇａ／（Ｇａ＋Ｉｎ）が０．００１〜０．１２であり、全金属原子に対するインジウムとガリウムの含有率が８０原子％以上であり、Ｉｎ_２Ｏ_３のビックスバイト構造を有する酸化物薄膜が提案されている。しかし、いずれの実施例においても、酸化物半導体薄膜のキャリア濃度は１×１０^１８ｃｍ^−３を超えており、薄膜トランジスタのチャネル層として使用するにはキャリア濃度が高すぎて、良好なｏｎ／ｏｆｆ比を達成できない。 For example, in Patent Document 2, the atomic ratio Ga / (Ga + In) is 0.001 to 0.12, the content ratio of indium and gallium with respect to all metal atoms is 80 atomic% or more, and the In ₂ O ₃ bixbyte. An oxide thin film having a structure has been proposed. However, in any of the examples, the carrier concentration of the oxide semiconductor thin film exceeds 1 × 10 ¹⁸ cm ⁻³ , and the carrier concentration is too high to be used as the channel layer of the thin film transistor. Ratio cannot be achieved.

また、特許文献３では、結晶構造が、実質的にビックスバイト構造を示す酸化インジウムからなり、原子比Ｇａ／（Ｇａ＋Ｉｎ）が０．１０〜０．１５であり、ビックスバイト構造を有する酸化インジウムからなる酸化物半導体薄膜及びこの酸化物半導体薄膜をチャネル層として用いた薄膜トランジスタが開示されている。この薄膜トランジスタは、上述の特許文献２の薄膜トランジスタと比較して、酸化物焼結体及び酸化物半導体薄膜に含まれるガリウム原子比が高いため、特許文献３の実施例に開示された酸化物半導体薄膜のキャリア濃度は、特許文献２の実施例に開示された酸化物薄膜よりも低くなるものの、３×１０^１７ｃｍ^−３を超えているため、実用的な薄膜トランジスタに適用するためには、更にキャリア濃度を低くする必要がある。 In Patent Document 3, the crystal structure is substantially composed of indium oxide having a bixbite structure, the atomic ratio Ga / (Ga + In) is 0.10 to 0.15, and the indium oxide having the bixbite structure is used. An oxide semiconductor thin film and a thin film transistor using the oxide semiconductor thin film as a channel layer are disclosed. Since this thin film transistor has a higher gallium atomic ratio in the oxide sintered body and the oxide semiconductor thin film than the thin film transistor of Patent Document 2 described above, the oxide semiconductor thin film disclosed in the example of Patent Document 3 Although the carrier concentration is lower than that of the oxide thin film disclosed in the example of Patent Document 2, it exceeds 3 × 10 ¹⁷ cm ⁻³ , so that it can be further applied to a practical thin film transistor. The concentration needs to be lowered.

このように、結晶質の酸化物半導体薄膜においてキャリア濃度が高くなり、チャネル層として利用するのに十分なｏｎ／ｏｆｆ比を有する薄膜トランジスタが得られなかった。   Thus, the carrier concentration is high in the crystalline oxide semiconductor thin film, and a thin film transistor having an on / off ratio sufficient for use as a channel layer cannot be obtained.

これに対し、例えば、特許文献４では、系内の水分圧３×１０^−４〜５×１０^−２Ｐａで、ＤＣスパッタリング法により成膜体を成膜し、結晶化することで、酸化インジウムのビックスバイト構造を有する酸化物半導体を製造する方法が開示されている。この方法によれば、得られる薄膜トランジスタにおけるキャリア濃度を１０^１５ｃｍ^−３台まで低下させることができる。しかしながら、スパッタリング中の水分圧を制御することは難しいため、ランニングコストの上昇に繋がる。また、スパッタリング中に水が介在することにより酸化物薄膜の結晶化温度が上昇する。そして、これによって熱処理温度が上昇し、加熱に多くのコストを要する。 On the other hand, for example, in Patent Document 4, an indium oxide is formed by forming a film-formed body by a DC sputtering method at a water pressure of 3 × 10 ^{−4 to} 5 × 10 ⁻² Pa in the system and crystallization. A method for manufacturing an oxide semiconductor having a bixbyite structure is disclosed. According to this method, the carrier concentration in the obtained thin film transistor can be reduced to 10 ¹⁵ cm ⁻³ . However, it is difficult to control the moisture pressure during sputtering, which leads to an increase in running cost. Moreover, the crystallization temperature of the oxide thin film rises due to the presence of water during sputtering. This raises the heat treatment temperature and requires a large amount of heating.

このように、薄膜トランジスタに適用するための結晶質の酸化物半導体として、キャリア濃度が低く、キャリア移動度が高い酸化物半導体が求められているが、これを十分に満足する半導体は得られていない。   As described above, an oxide semiconductor with low carrier concentration and high carrier mobility is required as a crystalline oxide semiconductor to be applied to a thin film transistor. However, a semiconductor that sufficiently satisfies this requirement has not been obtained. .

特開２０１０−１８２９２４号公報JP 2010-182924 A 国際公開第２０１０／０３２４２２号International Publication No. 2010/032422 特開２０１１−１４６５７１号公報JP 2011-146571 A 特開２０１１−２２２５５７号公報JP 2011-222557 A

本発明は、かかる問題点に鑑みてなされたものであり、高い電子キャリア移動度を有するとともに、薄膜トランジスタのチャネル層として使用できる程度までキャリア濃度が低減された結晶質の酸化物半導体薄膜、及びそれを備えて構成される薄膜トランジスタを提供することにある。   The present invention has been made in view of such problems, and has a high electron carrier mobility and a crystalline oxide semiconductor thin film having a carrier concentration reduced to such an extent that it can be used as a channel layer of a thin film transistor. It is providing the thin-film transistor comprised by providing.

本発明者等は、比較的高い電子キャリア移動度を有するとともに、キャリア濃度の低い酸化物半導体薄膜を得るために様々な検討を行った。その結果、非晶質の酸化物半導体薄膜をスパッタリング法によって成膜した後、特定の温度でアニール処理を施すことによって結晶化した酸化物薄膜では、キャリア濃度が有効に低減することを見出した。   The present inventors have made various studies in order to obtain an oxide semiconductor thin film having a relatively high electron carrier mobility and a low carrier concentration. As a result, it has been found that the carrier concentration is effectively reduced in an oxide thin film crystallized by forming an amorphous oxide semiconductor thin film by a sputtering method and then annealing at a specific temperature.

（１）本発明の第１の発明は、インジウムとイットリウムを含有する結晶質の酸化物半導体薄膜であって、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、結晶相がビックスバイト型構造の酸化インジウム相のみによって構成され、キャリア濃度が７．０×１０^１５ｃｍ^−３以下であり、キャリア移動度が５ｃｍ^２Ｖ^−１ｓｅｃ^−１以上である酸化物半導体薄膜である。 (1) A first aspect of the present invention is a crystalline oxide semiconductor thin film containing indium and yttrium, wherein the yttrium content is 0.05 or more and 0.12 in terms of the Y / (In + Y) atomic ratio. The crystal phase is composed only of an indium oxide phase having a bixbite structure, the carrier concentration is 7.0 × 10 ¹⁵ cm ⁻³ or less, and the carrier mobility is 5 cm ² V ⁻¹ sec ⁻¹ or more. It is a certain oxide semiconductor thin film.

（２）本発明の第２の発明は、第１の発明において、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０８以上０．１０以下である、酸化物半導体薄膜である。   (2) The second invention of the present invention is the oxide semiconductor thin film according to the first invention, wherein the yttrium content is 0.08 or more and 0.10 or less in terms of Y / (In + Y) atomic ratio.

（３）本発明の第３の発明は、第１又は第２の発明において、キャリア濃度が１．０×１０^１５ｃｍ^−３以下である、酸化物半導体薄膜である。 (3) The third invention of the present invention is the oxide semiconductor thin film according to the first or second invention, wherein the carrier concentration is 1.0 × 10 ¹⁵ cm ⁻³ or less.

（４）本発明の第４の発明は、第１乃至第３のいずれかの発明において、キャリア移動度が５ｃｍ^２Ｖ^−１ｓｅｃ^−１以上である、酸化物半導体薄膜である。 (4) A fourth invention of the present invention is the oxide semiconductor thin film according to any one of the first to third inventions, wherein the carrier mobility is 5 cm ² V ⁻¹ sec ⁻¹ or more.

（５）本発明の第５の発明は、第１乃至第４のいずれかの発明において、平均粒径が１μｍ以下の金属源を焼結して得られたスパッタリングターゲットをスパッタリングし得られる、酸化物半導体薄膜である。   (5) According to a fifth aspect of the present invention, in any one of the first to fourth aspects, the oxidation is obtained by sputtering a sputtering target obtained by sintering a metal source having an average particle size of 1 μm or less. A semiconductor thin film.

（６）本発明の第６の発明は、インジウムとイットリウムを含有する酸化物焼結体であって、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、結晶相がビックスバイト型構造のＩｎ_２Ｏ_３相を主成分とする酸化物焼結体である。 (6) A sixth invention of the present invention is an oxide sintered body containing indium and yttrium, wherein the yttrium content is 0.05 to 0.12 in terms of the Y / (In + Y) atomic ratio. In other words, the oxide phase is an oxide sintered body whose main component is an In ₂ O ₃ phase having a bixbite structure.

（７）本発明の第７の発明は、インジウムとイットリウムを含有する酸化物焼結体であって、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、結晶相がビックスバイト型構造のＩｎ_２Ｏ_３相を主成分とするスパッタリングターゲットである。 (7) The seventh invention of the present invention is an oxide sintered body containing indium and yttrium, wherein the yttrium content is 0.05 to 0.12 in terms of Y / (In + Y) atomic ratio. There is a sputtering target whose main component is an In ₂ O ₃ phase having a bixbite type crystal phase.

（８）本発明の第８の発明は、ソース電極、ドレイン電極、ゲート電極、チャネル層及びゲート絶縁膜を備える薄膜トランジスタであって、前記チャネル層が第１乃至第５のいずれかの発明に係る酸化物半導体薄膜により構成される薄膜トランジスタである。   (8) An eighth invention of the present invention is a thin film transistor including a source electrode, a drain electrode, a gate electrode, a channel layer, and a gate insulating film, wherein the channel layer is related to any one of the first to fifth inventions. The thin film transistor is formed using an oxide semiconductor thin film.

（９）本発明の第９の発明は、第８の発明に係る薄膜トランジスタを備える表示装置である。   (9) A ninth invention of the present invention is a display device comprising the thin film transistor according to the eighth invention.

（１０）本発明の第１０の発明は、酸化物半導体の薄膜の製造方法であって、平均粒径が１μｍ以下の金属源を焼結し、酸化物焼結体を得る原料焼結工程と、前記酸化物焼結体を用いて、前記酸化物半導体の結晶化温度よりも低い温度の基板上に非晶質薄膜を成膜する成膜工程と、前記非晶質薄膜を、酸化物半導体の結晶化温度以上の温度でアニールする、アニール工程とを含む、酸化物半導体の薄膜の製造方法である。   (10) A tenth aspect of the present invention is a method for producing an oxide semiconductor thin film, comprising sintering a metal source having an average particle size of 1 μm or less to obtain an oxide sintered body, A film forming step of forming an amorphous thin film on a substrate having a temperature lower than the crystallization temperature of the oxide semiconductor using the oxide sintered body; And an annealing step of annealing at a temperature equal to or higher than the crystallization temperature of the oxide semiconductor.

（１１）本発明の第１１の発明は、第１０の発明において、前記アニール工程において、前記薄膜を、３５０℃以上４００℃以下でアニールする、酸化物半導体の薄膜の製造方法である。   (11) The eleventh invention of the present invention is the method for producing a thin film of an oxide semiconductor according to the tenth invention, wherein in the annealing step, the thin film is annealed at 350 ° C. or higher and 400 ° C. or lower.

本発明によれば、本発明のインジウムとイットリウムからなる結晶質の酸化物半導体薄膜は、比較的高いキャリア移動度を示すとともに、キャリア濃度を７．０×１０^１５ｃｍ^−３以下に低減させることができる。この酸化物半導体薄膜をチャネル層に適用することによって、ｏｎ／ｏｆｆ比の優れた薄膜トランジスタを実現することができる。 According to the present invention, the crystalline oxide semiconductor thin film made of indium and yttrium according to the present invention exhibits a relatively high carrier mobility and reduces the carrier concentration to 7.0 × 10 ¹⁵ cm ⁻³ or less. Can do. By applying this oxide semiconductor thin film to the channel layer, a thin film transistor with an excellent on / off ratio can be realized.

ボトムゲート・トップコンタクト型薄膜トランジスタの断面の模式図である。It is a schematic diagram of the cross section of a bottom gate top contact type thin film transistor.

以下に、本発明の具体的な実施態様（以下、「本実施の形態」という）について、詳細に説明する。なお、本発明は以下の実施形態に何ら限定されるものではなく、本発明の目的の範囲内において、適宜変更を加えて実施することができる。   Specific embodiments of the present invention (hereinafter referred to as “present embodiments”) will be described in detail below. Note that the present invention is not limited to the following embodiment, and can be implemented with appropriate modifications within the scope of the object of the present invention.

≪１．酸化物半導体薄膜≫
本実施の形態に係る酸化物半導体薄膜は、インジウムとイットリウムを含有する結晶質の酸化物半導体薄膜であって、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、結晶相がビックスバイト型構造の酸化インジウム相のみによって構成され、キャリア濃度が７.０×１０^１５ｃｍ^−３以下であり、キャリア移動度が５ｃｍ^２Ｖ^−１ｓｅｃ^−１以上である。 << 1. Oxide semiconductor thin film >>
The oxide semiconductor thin film according to this embodiment is a crystalline oxide semiconductor thin film containing indium and yttrium, and the content of yttrium is 0.05 or more and 0.12 in terms of the Y / (In + Y) atomic ratio. The crystal phase is composed only of an indium oxide phase having a bixbite structure, the carrier concentration is 7.0 × 10 ¹⁵ cm ⁻³ or less, and the carrier mobility is 5 cm ² V ⁻¹ sec ⁻¹ or more. is there.

ここで、酸化物半導体薄膜のキャリア濃度が７.０×１０^１５ｃｍ^−３以下であることによって、薄膜トランジスタデバイスを製造する過程の熱履歴等に起因するキャリア濃度の上昇があっても、最終的なデバイス中における酸化物半導体薄膜のキャリア濃度を１.０×１０^１６ｃｍ^−３以下に抑えることができる。 Here, when the carrier concentration of the oxide semiconductor thin film is 7.0 × 10 ¹⁵ cm ⁻³ or less, even if there is an increase in the carrier concentration due to the thermal history or the like in the process of manufacturing the thin film transistor device, The carrier concentration of the oxide semiconductor thin film in a simple device can be suppressed to 1.0 × 10 ¹⁶ cm ⁻³ or less.

このように、本実施の形態に係る酸化物半導体薄膜は、低いキャリア濃度と高いキャリア移動度とを兼ね備える酸化物半導体薄膜である。この酸化物半導体薄膜は、結晶質であるにも関わらず低いキャリア濃度を有する。これによって、良好なｏｎ／ｏｆｆ比を示す。また、高いキャリア移動度を有することで、高性能・低消費電力のデバイスを構成することができる。   As described above, the oxide semiconductor thin film according to this embodiment is an oxide semiconductor thin film having both a low carrier concentration and a high carrier mobility. Although this oxide semiconductor thin film is crystalline, it has a low carrier concentration. This shows a good on / off ratio. In addition, a device with high performance and low power consumption can be configured by having high carrier mobility.

酸化物半導体薄膜中に含有するイットリウム量としては、酸化物半導体薄膜に含まれるインジウム原子とイットリウム原子の総量に対するイットリウム原子の原子数比（Ｙ／（Ｉｎ＋Ｙ））で０．０５以上であり、好ましくは０．０７以上であり、より好ましくは０．０８以上である。イットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））が０．０５以上であることにより、イットリウムの高い酸素親和性により酸素欠損が消失し、キャリア濃度を低減させることができる。   The amount of yttrium contained in the oxide semiconductor thin film is 0.05 or more in terms of the atomic ratio of yttrium atoms to the total amount of indium atoms and yttrium atoms contained in the oxide semiconductor thin film (Y / (In + Y)), preferably Is 0.07 or more, more preferably 0.08 or more. When the atomic ratio (Y / (In + Y)) of yttrium is 0.05 or more, oxygen vacancies disappear due to the high oxygen affinity of yttrium, and the carrier concentration can be reduced.

また、酸化物半導体薄膜中に含有するイットリウム量は、イットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））で０．１２以下であり、好ましくは０．１１以下であり、より好ましくは０．１０以下である。イットリウムの原子数比が０．１２以下であることにより、酸化物半導体薄膜の結晶化温度を高くなり過ぎないよう維持することができ、結晶性の高い酸化物半導体薄膜を得ることができる。また、イットリウムを含有することに由来して生ずる不純物散乱因子により、酸化物半導体薄膜中のキャリア移動度が低下することを抑制することができる。   The amount of yttrium contained in the oxide semiconductor thin film is 0.12 or less, preferably 0.11 or less, more preferably 0.10 or less in terms of the yttrium atomic ratio (Y / (In + Y)). It is. When the atomic ratio of yttrium is 0.12 or less, the crystallization temperature of the oxide semiconductor thin film can be maintained so as not to be too high, and an oxide semiconductor thin film with high crystallinity can be obtained. In addition, it is possible to suppress a decrease in carrier mobility in the oxide semiconductor thin film due to an impurity scattering factor generated by containing yttrium.

酸化物半導体薄膜は、インジウムとイットリウムを含有する結晶質の酸化物半導体薄膜であり、その結晶相は、ビックスバイト型構造の酸化インジウム相のみによって構成される。このような結晶相を有する酸化物半導体薄膜を用いることで、キャリア濃度を有効に低減させることができる。   The oxide semiconductor thin film is a crystalline oxide semiconductor thin film containing indium and yttrium, and the crystal phase thereof is composed only of an indium oxide phase having a bixbyite structure. By using an oxide semiconductor thin film having such a crystal phase, the carrier concentration can be effectively reduced.

酸化物薄膜の膜厚としては、特に限定されず、用途によって適宜設定することができる。具体的には、例えば、１０ｎｍ以上５００ｎｍ以下であることが好ましく、２０ｎｍ以上３００ｎｍ以下であることがより好ましく、３０ｎｍ以上１００ｎｍ以下であることがさらに好ましい。膜厚が１０ｎｍ以上であることにより、結晶性が高く、高いキャリア移動度を実現することができる。一方、膜厚が５００ｎｍ以下であることにより、膜の着色を防ぐことができる。   It does not specifically limit as a film thickness of an oxide thin film, It can set suitably by a use. Specifically, for example, the thickness is preferably 10 nm to 500 nm, more preferably 20 nm to 300 nm, and still more preferably 30 nm to 100 nm. When the film thickness is 10 nm or more, the crystallinity is high and high carrier mobility can be realized. On the other hand, when the film thickness is 500 nm or less, coloring of the film can be prevented.

酸化物薄膜の平均透過率としては、特に限定されないが、可視域（４００〜８００ｎｍ）において、８０％以上であることが好ましく、８５％以上であることがより好ましく、９０％以上であることがさらに好ましい。平均透過率が８０％以上であると、液晶素子や有機ＥＬ素子などの光の取り出し効率が向上する。   The average transmittance of the oxide thin film is not particularly limited, but in the visible region (400 to 800 nm), it is preferably 80% or more, more preferably 85% or more, and 90% or more. Further preferred. When the average transmittance is 80% or more, the light extraction efficiency of a liquid crystal element or an organic EL element is improved.

酸化物薄膜の構成元素としては、インジウムとイットリウム以外に、他の元素を特性に影響の出ない程度に含むことができる。   As a constituent element of the oxide thin film, in addition to indium and yttrium, other elements can be included so as not to affect the characteristics.

一方で、酸化物薄膜の構成元素として、亜鉛を実質的に含有しないことが好ましい。ここで、「実質的に含有しない」とは、原料や製造装置等に由来する不可避的な不純物等の微量の含有を許容することを意味し、具体的には、それらの金属の原子数が、全金属の原子数に対し、１００ｐｐｍ以下であることをいう。このように、酸化物薄膜が亜鉛を構成元素として実質的に含有しないことによって、可視域短波長側での光の吸収が小さくし、且つ透過率を高めることができる。例えば、この酸化物薄膜は、波長４００ｎｍにおける消衰係数が０．０５以下となる。このような酸化物薄膜は、青色光の透過率が高く、液晶素子や有機ＥＬ素子などの発色を高め、これらの素子のＴＦＴのチャネル層用材料等に好適に用いることができる。これに対し、例えば、特許文献１に記載のａ−ＩＧＺＯ膜は、亜鉛を含有するため、特に可視域短波長側での光の吸収が大きい。   On the other hand, it is preferable that zinc is not substantially contained as a constituent element of the oxide thin film. Here, “substantially does not contain” means that a trace amount of unavoidable impurities derived from raw materials, production equipment, and the like is allowed. Specifically, the number of atoms of these metals is It means 100 ppm or less relative to the number of atoms of all metals. Thus, when the oxide thin film does not substantially contain zinc as a constituent element, the absorption of light on the short wavelength side of the visible region can be reduced and the transmittance can be increased. For example, this oxide thin film has an extinction coefficient of 0.05 or less at a wavelength of 400 nm. Such an oxide thin film has high transmittance of blue light, enhances color development of a liquid crystal element, an organic EL element, and the like, and can be suitably used as a material for a channel layer of a TFT of these elements. On the other hand, for example, since the a-IGZO film described in Patent Document 1 contains zinc, the absorption of light particularly on the short wavelength side of the visible region is large.

≪２．酸化物半導体薄膜の作製方法≫
本実施の形態に係る酸化物半導体薄膜の作製方法は、平均粒径が１μｍ以下の金属源を焼結して酸化物焼結体を得る原料焼結工程と、その酸化物焼結体を用いて、酸化物半導体の結晶化温度よりも低い温度の基板上に非晶質薄膜を成膜する成膜工程と、その非晶質薄膜を酸化物半導体の結晶化温度以上の温度でアニールするアニール工程とを含む。 ≪2. Method for manufacturing oxide semiconductor thin film >>
The method for manufacturing an oxide semiconductor thin film according to this embodiment uses a raw material sintering step for obtaining an oxide sintered body by sintering a metal source having an average particle size of 1 μm or less, and the oxide sintered body. A film forming step of forming an amorphous thin film on a substrate having a temperature lower than the crystallization temperature of the oxide semiconductor, and annealing for annealing the amorphous thin film at a temperature equal to or higher than the crystallization temperature of the oxide semiconductor. Process.

＜２−１．原料焼結工程＞
原料焼結工程は、平均粒径が１μｍ以下の金属源を焼結し、酸化物半導体薄膜の原料となる酸化物焼結体を得る工程である。本工程で得られた酸化物焼結体は、後工程の成膜工程において、酸化物半導体薄膜を作製するための原料として、そのまま使用することができる。また、加工してスパッタリングターゲットとして用いることもできる。 <2-1. Raw material sintering process>
The raw material sintering step is a step in which a metal source having an average particle size of 1 μm or less is sintered to obtain an oxide sintered body that is a raw material for the oxide semiconductor thin film. The oxide sintered body obtained in this step can be used as it is as a raw material for producing an oxide semiconductor thin film in a subsequent film formation step. Further, it can be processed and used as a sputtering target.

このように、平均粒径が１μｍ以下の金属源を、酸化物焼結体を製造するための原料として用いることで、酸化物焼結体及びそれを加工して得られるスパッタリングターゲット全体に亘って組成に偏りが生じず、組成が均一な酸化物焼結体及びスパッタリングターゲットを得ることができる。このように、酸化物焼結体の組成が均一であれば、スパッタリング処理を施す際に、酸化物膜中の欠陥の原因となるマイクロアークが発生しない。   Thus, by using a metal source having an average particle size of 1 μm or less as a raw material for producing an oxide sintered body, the oxide sintered body and the entire sputtering target obtained by processing the oxide sintered body are covered. An oxide sintered body and a sputtering target having a uniform composition can be obtained with no uneven composition. Thus, if the composition of the oxide sintered body is uniform, a micro arc that causes defects in the oxide film does not occur when the sputtering process is performed.

原料焼結工程では、平均粒径が１μｍ以下の金属源に、湿式ボールミル処理又は湿式ビーズミル処理を施し、十分に混合して均一化することが好ましい。これによって、より効率的に組成に偏りのない酸化物焼結体を得るための原料粉末を調製することができる。なお、このとき、例えば、混合後の粉末をスラリー状として得た後に、濾過、乾燥、造粒等の処理に供することもできる。   In the raw material sintering step, it is preferable that a metal source having an average particle diameter of 1 μm or less is subjected to wet ball mill treatment or wet bead mill treatment, and sufficiently mixed to make uniform. This makes it possible to prepare a raw material powder for obtaining an oxide sintered body having a uniform composition more efficiently. At this time, for example, after the mixed powder is obtained as a slurry, it can be subjected to a treatment such as filtration, drying and granulation.

ここで、金属源としては、インジウムを含有する化合物とイットリウムを含有する化合物とを少なくとも含み、それ以外の金属を含有する化合物を更に含むことができる。金属源の種類としては、焼結により酸化物を形成するものであれば特に限定されず、例えば、酸化物や、塩化物、硝酸塩、硫酸塩等の金属塩を用いることができる。より具体的には、例えば、インジウム源として酸化インジウム、イットリウム源として酸化イットリウムを用いることが好ましい。   Here, as the metal source, a compound containing at least an indium-containing compound and a compound containing yttrium, and a compound containing other metals can be further included. The type of the metal source is not particularly limited as long as it forms an oxide by sintering. For example, an oxide or a metal salt such as chloride, nitrate, sulfate, etc. can be used. More specifically, for example, it is preferable to use indium oxide as the indium source and yttrium oxide as the yttrium source.

焼結温度としては、特に限定されるものではないが、具体的には、例えば、１０００℃以上であることが好ましく、１１００℃以上であることがより好ましく、１２００℃以上であることがさらに好ましく、１３００℃以上であることが特に好ましい。１０００℃以上であれば、金属源は十分に焼結される。   Although it does not specifically limit as sintering temperature, Specifically, it is preferable that it is 1000 degreeC or more, for example, It is more preferable that it is 1100 degreeC or more, It is further more preferable that it is 1200 degreeC or more. It is particularly preferably 1300 ° C. or higher. If it is 1000 degreeC or more, a metal source will fully sinter.

焼結雰囲気としては、酸化雰囲気であれば、特に限定されるものではない。ここで、「酸化雰囲気」とは、酸化が促進される雰囲気をいい、具体的には、酸素、オゾン、水蒸気、及び窒素酸化物のいずれか１種以上を含む雰囲気をいい、例えば、空気に酸素を加えた雰囲気を適用することができる。   The sintering atmosphere is not particularly limited as long as it is an oxidizing atmosphere. Here, the “oxidizing atmosphere” refers to an atmosphere in which oxidation is promoted. Specifically, it refers to an atmosphere containing any one or more of oxygen, ozone, water vapor, and nitrogen oxide. An atmosphere with added oxygen can be applied.

焼結時間としては、特に限定されるものではなく、焼結温度との兼ね合いにより適宜調整することができるが、具体的には、例えば、１０時間以上であることが好ましく、１５時間以上であることがより好ましい。１０時間以上加熱すれば、金属源は十分に焼結される。また、焼結時間の上限値としては、５０時間以下であることが好ましく、３０時間以下であることがより好ましい。５０時間程度加熱すれば、概ね酸化物焼結体が形成される。   The sintering time is not particularly limited and can be appropriately adjusted depending on the sintering temperature. Specifically, for example, it is preferably 10 hours or more, and preferably 15 hours or more. It is more preferable. When heated for 10 hours or more, the metal source is sufficiently sintered. Moreover, as an upper limit of sintering time, it is preferable that it is 50 hours or less, and it is more preferable that it is 30 hours or less. When heated for about 50 hours, an oxide sintered body is generally formed.

このような方法で作製した酸化物焼結体を加工して、後述の成膜工程に用いるためのスパッタリングターゲットが得られる。このスパッタリングターゲットを用いてスパッタリングを行うと、マイクロアークの発生が抑制され、均質な酸化物半導体薄膜が得られる。   By processing the oxide sintered body produced by such a method, a sputtering target for use in a film forming process described later can be obtained. When sputtering is performed using this sputtering target, generation of micro arc is suppressed and a homogeneous oxide semiconductor thin film is obtained.

＜２−２．成膜工程＞
成膜工程は、原料焼結工程で得られた酸化物焼結体を用いて、酸化物半導体の結晶化温度よりも低い温度の基板上に、酸化物半導体薄膜の前駆物質である、非晶質薄膜を成膜する工程である。 <2-2. Film formation process>
The film forming process uses an oxide sintered body obtained in the raw material sintering process, and is a precursor of an oxide semiconductor thin film on a substrate having a temperature lower than the crystallization temperature of the oxide semiconductor. This is a step of forming a porous thin film.

成膜工程では、原料焼結工程で得られた酸化物焼結体を用いて、種々の成膜方法、例えば、スパッタリング法やイオンプレーティング法によって、非晶質の酸化物半導体薄膜を得る。このうち、特に、スパッタリング法を用いることが好ましい。スパッタリングの方法としては、具体的には、例えば、ＲＦマグネトロンスパッタ法、ＤＣマグネトロンスパッタ法、ＡＣマグネトロンスパッタ法、パルスＤＣマグネトロンスパッタ法等が挙げられる。なお、スパッタリング法を用いる場合には、上述の酸化物焼結体は、スパッタリングターゲットに加工され使用される。   In the film forming step, an amorphous oxide semiconductor thin film is obtained by various film forming methods such as sputtering and ion plating using the oxide sintered body obtained in the raw material sintering step. Among these, it is particularly preferable to use a sputtering method. Specific examples of the sputtering method include RF magnetron sputtering, DC magnetron sputtering, AC magnetron sputtering, and pulsed DC magnetron sputtering. In addition, when using sputtering method, the above-mentioned oxide sintered compact is processed and used for a sputtering target.

ここで、酸化物焼結体及びそれを加工して得られるスパッタリングターゲットは、平均粒径が１μｍ以下の金属源を原料として得られたものであるため、組成が均一である。このように、組成が均一である酸化物焼結体又はスパッタリングターゲットを用いることで、スパッタリング中のマイクロアーク放電が抑制される。これによって、マイクロアーク放電による酸化物半導体薄膜中の欠陥の発生を抑制することができ、その欠陥に由来するキャリア濃度の上昇を抑制することができる。その結果、アニール工程後の結晶質の酸化物半導体薄膜として、キャリア濃度が７．０×１０^１５ｃｍ^−３以下の酸化物半導体薄膜を得ることができる。 Here, the oxide sintered body and the sputtering target obtained by processing the oxide sintered body are obtained by using a metal source having an average particle diameter of 1 μm or less as a raw material, and thus have a uniform composition. Thus, the micro arc discharge during sputtering is suppressed by using the oxide sintered compact or sputtering target with a uniform composition. Thereby, generation | occurrence | production of the defect in the oxide semiconductor thin film by micro arc discharge can be suppressed, and the raise of the carrier concentration derived from the defect can be suppressed. As a result, an oxide semiconductor thin film having a carrier concentration of 7.0 × 10 ¹⁵ cm ⁻³ or less can be obtained as the crystalline oxide semiconductor thin film after the annealing step.

非晶質の酸化物半導体薄膜をスパッタリング法で形成するには、スパッタリングガスとして不活性ガスと酸素、特にアルゴンと酸素からなる混合ガスを用いることが好ましい。また、スパッタリング装置のチャンバー内の圧力を、０．１〜１Ｐａ、好ましくは０．２〜０．８Ｐａとして、スパッタリングすることが好ましい。   In order to form an amorphous oxide semiconductor thin film by a sputtering method, it is preferable to use a mixed gas composed of an inert gas and oxygen, particularly argon and oxygen, as a sputtering gas. Moreover, it is preferable to perform sputtering by setting the pressure in the chamber of the sputtering apparatus to 0.1 to 1 Pa, preferably 0.2 to 0.8 Pa.

基板としては、成膜工程及びアニール工程での熱処理に耐え得るものであれば、特に限定されるものではないが、具体的には、例えば、ガラス基板、樹脂板、樹脂フィルム等を使用することができる。   The substrate is not particularly limited as long as it can withstand the heat treatment in the film forming step and the annealing step. Specifically, for example, a glass substrate, a resin plate, a resin film, or the like is used. Can do.

また、成膜工程では、基板の温度として、酸化物半導体の結晶化温度よりも低い温度に設定する。このようにすることで、表面に析出する酸化物半導体膜が、その結晶化温度を超えないため、結晶化されず、非晶質の薄膜が得られる。具体的には、例えば、１００℃以下にすることが好ましい。   In the film formation step, the substrate temperature is set lower than the crystallization temperature of the oxide semiconductor. By doing so, the oxide semiconductor film deposited on the surface does not exceed the crystallization temperature, so that it is not crystallized and an amorphous thin film is obtained. Specifically, for example, the temperature is preferably 100 ° C. or lower.

スパッタリングの前処理として、プリスパッタングを行うこともできる。プリスパッタリングの手法としては、具体的には、例えば、２×１０^−４Ｐａ以下まで真空排気後、アルゴンと酸素からなる混合ガスを導入し、ガス圧を０．２〜１．０Ｐａとし、ターゲットの面積に対する電力、すなわち電力密度が１〜３Ｗ／ｃｍ^２程度の範囲となるように電力を印加してプラズマを発生させることにより行うことができる。このプリスパッタリングを５〜３０分間行った後、必要により基板位置を修正した上でスパッタリングすることが好ましい。 Pre-sputtering can also be performed as a pretreatment for sputtering. Specifically, as a pre-sputtering method, for example, after evacuating to 2 × 10 ⁻⁴ Pa or less, a mixed gas composed of argon and oxygen is introduced, the gas pressure is set to 0.2 to 1.0 Pa, and the target The plasma can be generated by applying power so that the power with respect to the surface area, that is, the power density is in the range of about 1 to 3 W / cm ² . After performing this pre-sputtering for 5 to 30 minutes, it is preferable to perform sputtering after correcting the substrate position if necessary.

このようにして得られた非晶質の酸化物半導体薄膜は、必要に応じてウエットエッチング又はドライエッチングによって微細加工が施される。非晶質であるため、弱酸を用いたウエットエッチングによる加工は容易である。このエッチングに使用する弱酸は特に限定されるものでないが、蓚酸を主成分とする弱酸が好ましく、具体的には、例えば、関東化学製ＩＴＯ−０６Ｎ等を使用できる。ドライエッチングの場合は、適当なエッチングガスを用いて加工することができる。   The amorphous oxide semiconductor thin film thus obtained is finely processed by wet etching or dry etching as necessary. Since it is amorphous, processing by wet etching using a weak acid is easy. Although the weak acid used for this etching is not specifically limited, The weak acid which has oxalic acid as a main component is preferable, Specifically, Kanto Chemical ITO-06N etc. can be used, for example. In the case of dry etching, processing can be performed using an appropriate etching gas.

＜２−３．アニール工程＞
アニール工程は、成膜工程で得られた非晶質の酸化物半導体薄膜を、酸化雰囲気下において、酸化物半導体の結晶化温度以上の温度でアニールする工程である。 <2-3. Annealing process>
The annealing step is a step of annealing the amorphous oxide semiconductor thin film obtained in the film forming step at a temperature equal to or higher than the crystallization temperature of the oxide semiconductor in an oxidizing atmosphere.

成膜工程で得られた非晶質の酸化物半導体薄膜を酸化雰囲気でアニール処理を施すことによって、酸化物半導体薄膜が得られる。ここで、「酸化雰囲気」とは、酸化が促進される雰囲気をいい、具体的には、酸素、オゾン、水蒸気、及び窒素酸化物のいずれか１種以上を含む雰囲気をいう。   An oxide semiconductor thin film can be obtained by annealing the amorphous oxide semiconductor thin film obtained in the film formation step in an oxidizing atmosphere. Here, the “oxidizing atmosphere” refers to an atmosphere in which oxidation is promoted, and specifically refers to an atmosphere containing any one or more of oxygen, ozone, water vapor, and nitrogen oxide.

成膜工程において得られた非晶質の酸化物半導体薄膜は、２００℃よりも高い結晶化温度を有し、２００℃を超える温度域においても、非晶質状態を維持することができる。一方で、非晶質の酸化物は、２００℃を超えて結晶性が向上するまでの温度範囲において、酸化が進行しやすくなる。したがって、２００℃よりも高い結晶化温度を有する酸化物半導体を一旦非晶質の薄膜として形成し、その後２００℃を超えて酸化物半導体薄膜を加熱し、結晶化させることによって、酸化を進行させ、酸素欠損を消失させることができる。これにより、キャリア濃度が７．０×１０^１５ｃｍ^−３以下に抑制することができる。 The amorphous oxide semiconductor thin film obtained in the film formation step has a crystallization temperature higher than 200 ° C., and can maintain an amorphous state even in a temperature range exceeding 200 ° C. On the other hand, the oxidation of an amorphous oxide easily proceeds in a temperature range exceeding 200 ° C. until the crystallinity is improved. Therefore, an oxide semiconductor having a crystallization temperature higher than 200 ° C. is once formed as an amorphous thin film, and then the oxide semiconductor thin film is heated to exceed 200 ° C. to be crystallized so that oxidation proceeds. Oxygen deficiency can be eliminated. Thereby, carrier concentration can be suppressed to 7.0 * 10 < ¹⁵ > cm < ^-3 > or less.

アニール温度としては、結晶化温度以上であれば特に制限されない。例えば、結晶化温度が２５５℃の酸化物半導体薄膜を焼結する場合、２５５℃以上とすることが好ましい。また、高い結晶性の薄膜を得るためには３５０℃以上とすることが好ましい。一方で、ガラス基板の歪みを考慮すれば、アニール温度は４００℃以下とすることが好ましい。なお、ＲＴＡのようにランプ加熱を利用した短時間の急速加熱処理を行うこともできる。フラッシュランプを用いて極表面のみをごく短時間で急速加熱処理する場合には、４００℃を超えてアニール処理することが可能な場合もある。   The annealing temperature is not particularly limited as long as it is higher than the crystallization temperature. For example, when an oxide semiconductor thin film having a crystallization temperature of 255 ° C. is sintered, the temperature is preferably 255 ° C. or higher. In order to obtain a highly crystalline thin film, the temperature is preferably 350 ° C. or higher. On the other hand, when the distortion of the glass substrate is taken into consideration, the annealing temperature is preferably 400 ° C. or lower. Note that rapid heating treatment using lamp heating can also be performed like RTA. In the case where only the extreme surface is rapidly heated using a flash lamp in a very short time, it may be possible to perform annealing at a temperature exceeding 400 ° C.

≪３．薄膜トランジスタ及びその製造方法≫
本実施の形態に係る薄膜トランジスタは、ソース電極、ドレイン電極及びゲート電極の３電極、チャネル層並びにゲート絶縁膜の備える薄膜トランジスタであって、チャネル層として酸化物半導体薄膜を用いている。 ≪3. Thin film transistor and manufacturing method thereof >>
The thin film transistor according to this embodiment is a thin film transistor including three electrodes of a source electrode, a drain electrode, and a gate electrode, a channel layer, and a gate insulating film, and an oxide semiconductor thin film is used as the channel layer.

薄膜トランジスタとしては、例えば、図１に示した構成のボトムゲート・トップコンタクト型の薄膜トランジスタ１を例示することができる。図１の薄膜トランジスタ１は、ゲート電極１１上にゲート絶縁膜１２が設けられ、その表面にチャネル層１３が積層され、更にその表面にソース電極１４及びドレイン電極１５が配置されている。また、これらの各構成要素の間に間隙はなく、各構成要素は密着されている。   As the thin film transistor, for example, the bottom gate / top contact type thin film transistor 1 having the configuration shown in FIG. 1 can be exemplified. In the thin film transistor 1 of FIG. 1, a gate insulating film 12 is provided on a gate electrode 11, a channel layer 13 is stacked on the surface, and a source electrode 14 and a drain electrode 15 are further disposed on the surface. Further, there is no gap between these components, and the components are in close contact.

図１の薄膜トランジスタ１において、ゲート電極１１としては、Ｓｉ基板が用いられている。このゲート電極１１は、その表面が熱酸化によってＳｉＯ_２に変化し、ゲート絶縁膜１２を構成している。このように、ゲート電極１１とゲート絶縁膜１２は、ＳｉＯ_２／Ｓｉ基板として一枚の基板から構成されている。また、チャネル層１３としては、酸化物半導体薄膜が用いられている。さらに、ソース電極１４及びドレイン電極１５としては、Ａｕ／Ｔｉ積層電極が用いられている。 In the thin film transistor 1 of FIG. 1, a Si substrate is used as the gate electrode 11. The surface of the gate electrode 11 is changed to SiO ₂ by thermal oxidation to constitute a gate insulating film 12. As described above, the gate electrode 11 and the gate insulating film 12 are composed of a single substrate as the SiO ₂ / Si substrate. As the channel layer 13, an oxide semiconductor thin film is used. Furthermore, Au / Ti laminated electrodes are used as the source electrode 14 and the drain electrode 15.

基板としては、ＳｉＯ_２／Ｓｉ基板に限定されるものではなく、従来からトランジスタ等の電子デバイスの基板として公知のものを用いることができる。具体的には、例えば、上述したＳｉＯ_２／Ｓｉ基板やＳｉ基板の他に、無アルカリガラス、石英ガラス等のガラス基板を用いることができる。また、各種金属基板やプラスチック基板、ポリイミド等の透明でない耐熱性高分子フィルム基板等を用いることもできる。 The substrate is not limited to the SiO ₂ / Si substrate, and a conventionally known substrate for an electronic device such as a transistor can be used. Specifically, for example, a glass substrate such as alkali-free glass or quartz glass can be used in addition to the above-described SiO ₂ / Si substrate or Si substrate. In addition, various metal substrates, plastic substrates, non-transparent heat-resistant polymer film substrates such as polyimide can be used.

ゲート電極１１として、Ｓｉに限定されるものではなく、具体的には、例えば、Ｍｏ，Ａｌ，Ｔａ，Ｔｉ，Ａｕ，Ｐｔ等の金属、合金、導電性の金属酸化物、金属窒化物、金属酸化窒化物、又は各種導電性高分子材料等を用いることができる。これらの材料は、薄膜状として用いることもできる。また、透明薄膜トランジスタの場合には、ＩＴＯ等の透明導電膜を用いることができる。なお、チャネル層１３を構成する酸化物半導体薄膜と同様の金属組成の透明導電膜を用いることもできる。このゲート電極１１には良好な導電性が求められる。この電極の比抵抗は、１０^−６〜１０^−１Ω・ｃｍであることが好ましく、１０^−６〜１０^−３Ω・ｃｍであることがより好ましい。 The gate electrode 11 is not limited to Si. Specifically, for example, metals such as Mo, Al, Ta, Ti, Au, and Pt, alloys, conductive metal oxides, metal nitrides, metals An oxynitride, various conductive polymer materials, or the like can be used. These materials can also be used as a thin film. In the case of a transparent thin film transistor, a transparent conductive film such as ITO can be used. Note that a transparent conductive film having the same metal composition as that of the oxide semiconductor thin film forming the channel layer 13 can also be used. The gate electrode 11 is required to have good conductivity. Specific resistance of the electrode is ^{preferably 10} -6 ~10 ^-1 Ω · ^cm, and more preferably ¹⁰ -6 ~10 ^-3 Ω · cm.

また、ゲート絶縁膜１２としては、ＳｉＯ_２，Ｙ_２Ｏ_３，Ｔａ_２Ｏ_５，Ｈｆ酸化物等の金属酸化物薄膜、ＳｉＮ_ｘ等の金属窒化物薄膜、又はポリイミド等、絶縁性高分子材料等を用いることができる。ゲート絶縁膜１２の比抵抗としては、１×１０^６〜１×１０^１５Ω・ｃｍであることが好ましく、１×１０^１０〜１×１０^１５Ω・ｃｍであることがより好ましい。 As the gate insulating film 12, an insulating polymer material such as a metal oxide thin film such as SiO ₂ , Y ₂ O ₃ , Ta ₂ O ₅ , or Hf oxide, a metal nitride thin film such as SiN _x , or polyimide is used. Etc. can be used. The specific resistance of the gate insulating film 12 is preferably 1 × 10 ⁶ to 1 × 10 ¹⁵ Ω · cm, and more preferably 1 × 10 ¹⁰ to 1 × 10 ¹⁵ Ω · cm.

チャネル層１３としては、上述の酸化物半導体薄膜の作製方法により作製された酸化物半導体薄膜を用いる。チャネル層１３の比抵抗は、特に限定されるものではないが、１０^−１〜１０^６Ω・ｃｍであることが好ましく、１０^０〜１０^３Ω・ｃｍであることがより好ましい。チャネル層１３に用いる酸化物半導体薄膜の比抵抗は、スパッタリングやイオンプレーティング等による成膜条件及び熱処理条件の選択によって制御することができる。 As the channel layer 13, an oxide semiconductor thin film manufactured by the above-described method for manufacturing an oxide semiconductor thin film is used. The specific resistance of the channel layer 13 is not particularly limited, but is preferably 10 ⁻¹ to 10 ⁶ Ω · cm, and more preferably 10 ⁰ to 10 ³ Ω · cm. The specific resistance of the oxide semiconductor thin film used for the channel layer 13 can be controlled by selecting film forming conditions such as sputtering and ion plating and heat treatment conditions.

ソース電極１４及びドレイン電極１５としては、ゲート電極１１と同様の材料を用いることができる。具体的には、例えば、Ｍｏ，Ａｌ，Ｔａ，Ｔｉ，Ａｕ，Ｐｔ等の金属、合金、導電性の金属酸化物、金属窒化物、金属酸化窒化物、又は各種導電性高分子材料等を用いることができる。これらの材料は、薄膜状として用いることもできる。また、透明薄膜トランジスタの場合には、ＩＴＯ等の透明導電膜を用いることができる。また、これらの薄膜を積層化することもできる。ソース電極１４又はドレイン電極１５には良好な導電性が求められる。これらの電極の比抵抗としては、１０^−６〜１０^−１Ω・ｃｍであることが好ましく、１０^−６〜１０^−３Ω・ｃｍであることがより好ましい。 As the source electrode 14 and the drain electrode 15, the same material as that of the gate electrode 11 can be used. Specifically, for example, metals such as Mo, Al, Ta, Ti, Au, and Pt, alloys, conductive metal oxides, metal nitrides, metal oxynitrides, or various conductive polymer materials are used. be able to. These materials can also be used as a thin film. In the case of a transparent thin film transistor, a transparent conductive film such as ITO can be used. Moreover, these thin films can also be laminated. The source electrode 14 or the drain electrode 15 is required to have good conductivity. The resistivity of these ^electrodes, preferably from ¹⁰ -6 ~10 ^-1 Ω · ^cm, and more preferably ¹⁰ -6 ~10 ^-3 Ω · cm.

薄膜トランジスタの型としては、図１に示したボトムゲート・トップコンタクト型に限定されるものではなく、ボトムゲート・ボトムコンタクト型、トップゲート・ボトムコンタクト型、トップゲート・トップコンタクト型等、その他の形を構成することもできる。   The type of thin film transistor is not limited to the bottom gate / top contact type shown in FIG. 1, but other shapes such as a bottom gate / bottom contact type, a top gate / bottom contact type, a top gate / top contact type, etc. Can also be configured.

以下に、本実施の形態に係る薄膜トランジスタの製造方法の一例について述べる。   Hereinafter, an example of a method for manufacturing the thin film transistor according to this embodiment will be described.

先ず、高ドープのｎ型Ｓｉ基板の表面に、熱酸化によってＳｉＯ_２膜が形成されたＳｉＯ_２／Ｓｉウエハーを基板とする。この基板を、例えば１００℃以下に保持した後、その表面のＳｉＯ_２膜上に、直流マグネトロンスパッタリング法により、所定の膜厚の非晶質薄膜を形成する。この非晶質膜の形成の際にマスクを使用すること、又は非晶質膜形成後にフォトリソグラフィー技術等によりエッチング処理を施すことによって、非晶質薄膜を、目的とするチャネル長及びチャネル幅を有する形状に加工する。 First, the n-type Si surface of the substrate of highly doped, the _SiO 2 / Si wafers SiO ₂ film is formed by thermal oxidation of the substrate. After holding this substrate at, for example, 100 ° C. or lower, an amorphous thin film having a predetermined thickness is formed on the SiO ₂ film on the surface by a direct current magnetron sputtering method. By using a mask when forming the amorphous film, or by performing an etching process using a photolithography technique or the like after the amorphous film is formed, the amorphous thin film has a desired channel length and channel width. Process to the shape you have.

次に、この非晶質薄膜に、例えば４００℃以下の温度においてアニール処理を施すことによって、所定のチャネル長、チャネル幅を有する結晶質の酸化物半導体薄膜からなるチャネル層を得る。このチャネル層上の２箇所に、マスクを使用して膜厚が約５ｎｍのＴｉ薄膜、膜厚が約１００ｎｍのＡｕ薄膜を順に積層して、それぞれソース電極及びドレイン電極を形成する。ソース電極及びドレイン電極を形成するに際し、フォトリソグラフィー技術等を利用してエッチング処理を施し、所定の形状とすることもできる。このようなプロセスにより、酸化物半導体薄膜を用いた薄膜トランジスタを得ることができる。   Next, the amorphous thin film is annealed at a temperature of 400 ° C. or lower, for example, to obtain a channel layer made of a crystalline oxide semiconductor thin film having a predetermined channel length and channel width. A source electrode and a drain electrode are formed at two locations on the channel layer by sequentially laminating a Ti thin film having a thickness of about 5 nm and an Au thin film having a thickness of about 100 nm using a mask. In forming the source electrode and the drain electrode, an etching process may be performed using a photolithography technique or the like to obtain a predetermined shape. Through such a process, a thin film transistor using an oxide semiconductor thin film can be obtained.

以下に、実施例を用いて本発明をより具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。   Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not limited to the following examples.

＜実施例１：酸化物薄膜の調製及びホール効果特性＞
実施例１−１〜１−６及び比較例１−１〜１−６の手順に従い、酸化物薄膜を調製し、以下に示す手法を用いてその薄膜の評価を行った。 <Example 1: Preparation of oxide thin film and Hall effect characteristics>
In accordance with the procedures of Examples 1-1 to 1-6 and Comparative Examples 1-1 to 1-6, oxide thin films were prepared, and the thin films were evaluated using the following method.

表１に、実施例１−１〜１−６及び比較例１−１〜１−６のそれぞれにおける、原料の仕込み比（Ｙ／（Ｉｎ＋Ｙ））、結晶化時のマイクロアーク放電の発生の有無、薄膜の膜厚、結晶化温度、キャリア濃度、及びキャリア移動度を示す。なお、表１において「マイクロアーク」の欄の、「○」は酸化物薄膜の形成中にマイクロアークが発生しなかったもの、「×」は酸化物薄膜の形成中にマイクロアークが発生したものを示す。   Table 1 shows the charge ratio of raw materials (Y / (In + Y)) in each of Examples 1-1 to 1-6 and Comparative Examples 1-1 to 1-6, and whether or not micro arc discharge occurs during crystallization. , Shows the film thickness, crystallization temperature, carrier concentration, and carrier mobility of the thin film. In Table 1, in the column of “micro arc”, “◯” indicates that no micro arc occurred during the formation of the oxide thin film, and “×” indicates that micro arc occurred during the formation of the oxide thin film. Indicates.

［酸化物焼結体の評価］
実施例１−１〜１−６及び比較例１−１〜１−６において得られた酸化物焼結体の端材を用いて、Ｘ線回折装置（フィリップス社製）を用いて粉末法による生成相の同定を行った。 [Evaluation of sintered oxide]
Using the oxide sintered compacts obtained in Examples 1-1 to 1-6 and Comparative Examples 1-1 to 1-6, using an X-ray diffractometer (manufactured by Philips) and using a powder method The product phase was identified.

［酸化物薄膜の基本特性評価］
実施例１−１〜１−６及び比較例１−１〜１−６にて得られた酸化物薄膜の組成をＩＣＰ発光分光法によって調べた。酸化物薄膜の膜厚は表面形状測定装置（テンコール社製）で測定した。成膜速度は、膜厚と成膜時間から算出した。酸化物薄膜のキャリア濃度及び比抵抗は、ホール効果測定装置（東陽テクニカ製）によって測定し、それらの値からキャリア移動度を算出した。また、膜の生成相は上記のＸ線回折測定によって同定した。 [Basic characteristics evaluation of oxide thin film]
The compositions of the oxide thin films obtained in Examples 1-1 to 1-6 and Comparative Examples 1-1 to 1-6 were examined by ICP emission spectroscopy. The film thickness of the oxide thin film was measured with a surface shape measuring device (manufactured by Tencor). The film formation rate was calculated from the film thickness and the film formation time. The carrier concentration and specific resistance of the oxide thin film were measured with a Hall effect measuring device (manufactured by Toyo Technica), and the carrier mobility was calculated from these values. The film formation phase was identified by the above X-ray diffraction measurement.

半導体パラメータアナライザー４２００ＳＣＳ（ケースレー社製）を用いて、得られた薄膜トランジスタの特性評価を行った。   The characteristics of the obtained thin film transistor were evaluated using a semiconductor parameter analyzer 4200SCS (manufactured by Keithley).

（実施例１−１）
インジウム及びイットリウムを酸化物として含有する酸化物焼結体からなるスパッタリングターゲットを用いて酸化物薄膜の成膜を行った。 (Example 1-1)
An oxide thin film was formed using a sputtering target made of an oxide sintered body containing indium and yttrium as oxides.

酸化インジウム粉末及び酸化イットリウム粉末を平均粒径１μｍ以下となるよう調整して原料粉末とした。これらの粉末を、イットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））が０．０８となるように調合し、水と共に樹脂製ポットに入れ、湿式ボールミルで混合した。この際、硬質ＺｒＯ_２ボールを用い、混合時間を１８時間とした。混合後、スラリーを取り出し、濾過、乾燥、造粒した。造粒物を、冷間静水圧プレスで３ｔｏｎ／ｃｍ^２の圧力をかけて成形した。 Indium oxide powder and yttrium oxide powder were adjusted to have an average particle size of 1 μm or less to obtain raw material powder. These powders were prepared so that the atomic ratio (Y / (In + Y)) of yttrium was 0.08, put into a resin pot together with water, and mixed by a wet ball mill. At this time, hard ZrO ₂ balls were used and the mixing time was 18 hours. After mixing, the slurry was taken out, filtered, dried and granulated. The granulated product was molded by applying a pressure of 3 ton / cm ² with a cold isostatic press.

続いて、成形体を、炉内容積０．１ｍ^３当たり５リットル／分の割合で焼結炉内の大気に酸素を導入する雰囲気下、１４００℃の焼結温度で２０時間焼結した。この際、昇温速度は、１℃／分とした。焼結後の冷却の際は酸素導入を止め、１０℃／分で１０００℃まで降温した。酸化物焼結体を、直径１５２ｍｍ、厚み５ｍｍの大きさに加工し、スパッタリング面をカップ砥石で最大高さＲｚが３．０μｍ以下となるように磨いた。金属インジウムを用いて、無酸素銅製のバッキングプレートに酸化物焼結体をボンディングして、スパッタリングターゲットとした。 Subsequently, the compact was sintered for 20 hours at a sintering temperature of 1400 ° C. in an atmosphere in which oxygen was introduced into the atmosphere in the sintering furnace at a rate of 5 liters / minute per 0.1 m ^{3 of} the furnace volume. At this time, the heating rate was 1 ° C./min. During cooling after sintering, oxygen introduction was stopped and the temperature was lowered to 1000 ° C. at 10 ° C./min. The oxide sintered body was processed into a size of 152 mm in diameter and 5 mm in thickness, and the sputtering surface was polished with a cup grindstone so that the maximum height Rz was 3.0 μm or less. An oxide sintered body was bonded to a backing plate made of oxygen-free copper using metallic indium to obtain a sputtering target.

酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。また、Ｘ線回折測定の結果、酸化物焼結体は主にビッグスバイト型構造のＩｎ_２Ｏ_３相から構成されていることが確認された。 When the end material of the oxide sintered body was crushed and subjected to composition analysis by ICP emission spectroscopy, it was confirmed that it was the same as the charged composition of the raw material powder. As a result of the X-ray diffraction measurement, it was confirmed that the oxide sintered body was mainly composed of an In ₂ O ₃ phase having a big Svit type structure.

アーキング抑制機能のない直流電源を装備した直流マグネトロンスパッタリング装置（トッキ製）の非磁性体ターゲット用カソードに、得られたスパッタリングターゲットを取り付けた。基板には、無アルカリのガラス基板（コーニング ＥＡＧＬＥ ＸＧ）を用い、ターゲット−基板間距離を６０ｍｍに固定した。２×１０^−４Ｐａ以下まで真空排気後、アルゴンと酸素の混合ガスを酸素の比率が０．５％になるように導入し、ガス圧を０．６Ｐａに調整した。 The obtained sputtering target was attached to a cathode for a non-magnetic target of a DC magnetron sputtering apparatus (manufactured by Tokki) equipped with a DC power supply having no arcing suppression function. As the substrate, an alkali-free glass substrate (Corning EAGLE XG) was used, and the target-substrate distance was fixed to 60 mm. After evacuating to 2 × 10 ⁻⁴ Pa or less, a mixed gas of argon and oxygen was introduced so that the ratio of oxygen was 0.5%, and the gas pressure was adjusted to 0.6 Pa.

直流電力３００Ｗ（１．６４Ｗ／ｃｍ^２）を印加して、直流プラズマを発生させて成膜を行った。１０分間のプリスパッタリング後、スパッタリングターゲットの直上、すなわち静止対向位置に基板を配置し、加熱せずに室温でスパッタリングを行い、膜厚５０ｎｍの酸化物薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットの組成と同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。 A direct-current power of 300 W (1.64 W / cm ² ) was applied to generate direct-current plasma for film formation. After pre-sputtering for 10 minutes, a substrate was placed immediately above the sputtering target, that is, at a stationary facing position, and sputtering was performed at room temperature without heating to form an oxide thin film having a thickness of 50 nm. It was confirmed that the composition of the obtained oxide semiconductor thin film was the same as the composition of the oxide sintered compact target. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.

また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は２５５℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。   Moreover, when another film-forming sample was prepared by the same method and high temperature X-ray diffraction measurement was performed, the crystallization temperature was 255 degreeC. At this time, the number of occurrences of microarcs during the formation of the oxide thin film was measured using a microarc monitor (manufactured by Landmark Technology), but no microarc discharge occurred during the formation of the oxide thin film.

次いで、この非晶質の酸化物半導体薄膜を大気中、３６０℃で３０分間アニール処理を施し、結晶質の薄膜を得た。Ｘ線回折測定の結果、得られた薄膜はＩｎ_２Ｏ_３の（２２２）に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 Next, this amorphous oxide semiconductor thin film was annealed in the atmosphere at 360 ° C. for 30 minutes to obtain a crystalline thin film. As a result of X-ray diffraction measurement, the obtained thin film was confirmed to be a single phase of indium oxide having a bixbite structure having a peak derived from (222) of In ₂ O ₃ as a main peak.

このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は３．８×１０^１５ｃｍ^−３であり、キャリア移動度は６．７ｃｍ^２／Ｖｓｅｃであった。 The Hall effect of the crystalline oxide semiconductor thin film thus obtained was measured. As a result, the carrier concentration was 3.8 × 10 ¹⁵ cm ⁻³ and the carrier mobility was 6.7 cm ² / Vsec.

（実施例１−２）
酸化物半導体薄膜のアニール処理温度を４００℃に変更したこと以外は、実施例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。 (Example 1-2)
An oxide semiconductor thin film was produced in the same manner as in Example 1-1 except that the annealing temperature of the oxide semiconductor thin film was changed to 400 ° C., and its characteristics were evaluated.

Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ_２Ｏ_３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 As a result of X-ray diffraction measurement, this oxide semiconductor thin film was confirmed to be a single phase of indium oxide having a bixbite structure having a peak derived from the (222) plane of In ₂ O ₃ as a main peak.

このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は１．１×１０^１４ｃｍ^−３であり、キャリア移動度は６．１ｃｍ^２／Ｖｓｅｃであった。 The Hall effect of the crystalline oxide semiconductor thin film thus obtained was measured. As a result, the carrier concentration was 1.1 × 10 ¹⁴ cm ⁻³ and the carrier mobility was 6.1 cm ² / Vsec.

（実施例１−３）
酸化物焼結体の原料の仕込みのイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．１０に変更した以外は、実施例１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。 (Example 1-3)
An oxide semiconductor thin film was produced in the same manner as in Example 1 except that the atomic ratio (Y / (In + Y)) of yttrium charged as the raw material for the oxide sintered body was changed to 0.10, and its characteristic evaluation Went.

酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、この酸化物焼結体はビッグスバイト型構造のＩｎ_２Ｏ_３相によって構成されていることが確認された。 When the end material of the oxide sintered body was crushed and subjected to composition analysis by ICP emission spectroscopy, it was confirmed that it was the same as the charged composition of the raw material powder. As a result of X-ray diffraction measurement, it was confirmed that this oxide sintered body was composed of an In ₂ O ₃ phase having a big Svit type structure.

実施例１−１と同様の条件でスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットの組成と同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。   Sputtering was performed under the same conditions as in Example 1-1 to form an oxide semiconductor thin film with a thickness of 50 nm. It was confirmed that the composition of the obtained oxide semiconductor thin film was the same as the composition of the oxide sintered compact target. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.

また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は２８５℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。   Moreover, when another film-forming sample was prepared by the same method and high temperature X-ray diffraction measurement was performed, the crystallization temperature was 285 degreeC. At this time, the number of occurrences of microarcs during the formation of the oxide thin film was measured using a microarc monitor (manufactured by Landmark Technology), but no microarc discharge occurred during the formation of the oxide thin film.

次いで、この非晶質の酸化物半導体薄膜を大気中、３６０℃で３０分間アニール処理を施し、結晶質の薄膜を得た。Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ_２Ｏ_３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 Next, this amorphous oxide semiconductor thin film was annealed in the atmosphere at 360 ° C. for 30 minutes to obtain a crystalline thin film. As a result of X-ray diffraction measurement, this oxide semiconductor thin film was confirmed to be a single phase of indium oxide having a bixbite structure having a peak derived from the (222) plane of In ₂ O ₃ as a main peak.

このようにして結晶化した酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は１．５×１０^１５ｃｍ^−３であり、キャリア移動度は６．５ｃｍ^２／Ｖｓｅｃであった。 The Hall effect of the oxide semiconductor thin film thus crystallized was measured. As a result, the carrier concentration was 1.5 × 10 ¹⁵ cm ⁻³ and the carrier mobility was 6.5 cm ² / Vsec.

（実施例１−４）
スパッタリング成膜で得られた非晶質の酸化物半導体薄膜のアニール処理温度を４００℃に変更したこと以外は、実施例１−３と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。 (Example 1-4)
An oxide semiconductor thin film was produced in the same manner as in Example 1-3, except that the annealing temperature of the amorphous oxide semiconductor thin film obtained by sputtering film formation was changed to 400 ° C. went.

Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ_２Ｏ_３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 As a result of X-ray diffraction measurement, this oxide semiconductor thin film was confirmed to be a single phase of indium oxide having a bixbite structure having a peak derived from the (222) plane of In ₂ O ₃ as a main peak.

このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は５×１０^１４ｃｍ^−３であり、キャリア移動度は５．１ｃｍ^２／Ｖｓｅｃであった。 The Hall effect of the crystalline oxide semiconductor thin film thus obtained was measured. As a result, the carrier concentration was 5 × 10 ¹⁴ cm ⁻³ and the carrier mobility was 5.1 cm ² / Vsec.

（実施例１−５）
酸化物焼結体の原料の仕込み比のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．０５に変更した以外は、実施例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。 (Example 1-5)
An oxide semiconductor thin film was produced in the same manner as in Example 1-1, except that the yttrium atomic ratio (Y / (In + Y)) of the raw material charge ratio of the oxide sintered body was changed to 0.05. The characteristics were evaluated.

酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、この酸化物焼結体は主にビッグスバイト型構造のＩｎ_２Ｏ_３相によって構成されていることが確認された。 When the end material of the oxide sintered body was crushed and subjected to composition analysis by ICP emission spectroscopy, it was confirmed that it was the same as the charged composition of the raw material powder. As a result of the X-ray diffraction measurement, it was confirmed that this oxide sintered body was mainly composed of an In ₂ O ₃ phase having a big Svit type structure.

実施例１−１と同様にしてスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。   Sputtering was performed in the same manner as in Example 1-1 to form an oxide semiconductor thin film with a thickness of 50 nm. It was confirmed that the composition of the obtained oxide semiconductor thin film was the same as that of the oxide sintered compact target. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.

また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は２２５℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。   Moreover, when another film-forming sample was prepared by the same method and high temperature X-ray diffraction measurement was performed, the crystallization temperature was 225 degreeC. At this time, the number of occurrences of microarcs during the formation of the oxide thin film was measured using a microarc monitor (manufactured by Landmark Technology), but no microarc discharge occurred during the formation of the oxide thin film.

次いで、この非晶質の酸化物半導体薄膜を大気中、３６０℃で３０分間アニール処理を施し、結晶質の薄膜を得た。Ｘ線回折測定の結果、得られた薄膜はＩｎ_２Ｏ_３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 Next, this amorphous oxide semiconductor thin film was annealed in the atmosphere at 360 ° C. for 30 minutes to obtain a crystalline thin film. As a result of X-ray diffraction measurement, the obtained thin film was confirmed to be a single phase of indium oxide having a bixbite structure having a peak derived from the (222) plane of In ₂ O ₃ as a main peak.

このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は６．５×１０^１５ｃｍ^−３であり、キャリア移動度は７．１ｃｍ^２／Ｖｓｅｃであった。 The Hall effect of the crystalline oxide semiconductor thin film thus obtained was measured. As a result, the carrier concentration was 6.5 × 10 ¹⁵ cm ⁻³ and the carrier mobility was 7.1 cm ² / Vsec.

（実施例１−６）
酸化物焼結体の原料の仕込み比のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．１２に変更した以外は、実施例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。 (Example 1-6)
An oxide semiconductor thin film was prepared in the same manner as in Example 1-1, except that the yttrium atomic ratio (Y / (In + Y)) of the raw material charge ratio of the oxide sintered body was changed to 0.12. The characteristics were evaluated.

酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、得られた薄膜は主にビッグスバイト型構造のＩｎ_２Ｏ_３相によって構成されていることが確認された。 When the end material of the oxide sintered body was crushed and subjected to composition analysis by ICP emission spectroscopy, it was confirmed that it was the same as the charged composition of the raw material powder. As a result of X-ray diffraction measurement, it was confirmed that the obtained thin film was mainly composed of an In ₂ O ₃ phase having a big Svit type structure.

実施例１と同様の条件でスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。   Sputtering was performed under the same conditions as in Example 1 to form an oxide semiconductor thin film with a thickness of 50 nm. It was confirmed that the composition of the obtained oxide semiconductor thin film was the same as that of the oxide sintered compact target. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.

また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は３００℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。   Moreover, when another film-forming sample was prepared by the same method and the high temperature X-ray diffraction measurement was performed, the crystallization temperature was 300 degreeC. At this time, the number of occurrences of microarcs during the formation of the oxide thin film was measured using a microarc monitor (manufactured by Landmark Technology), but no microarc discharge occurred during the formation of the oxide thin film.

次いで、この非晶質の酸化物半導体薄膜を大気中、３６０℃で３０分間アニール処理を施し、結晶質の薄膜を得た。Ｘ線回折測定の結果、得られた薄膜はＩｎ_２Ｏ_３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 Next, this amorphous oxide semiconductor thin film was annealed in the atmosphere at 360 ° C. for 30 minutes to obtain a crystalline thin film. As a result of X-ray diffraction measurement, the obtained thin film was confirmed to be a single phase of indium oxide having a bixbite structure having a peak derived from the (222) plane of In ₂ O ₃ as a main peak.

このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は８．５×１０^１４ｃｍ^−３であり、キャリア移動度は６．３ｃｍ^２／Ｖｓｅｃであった。 The Hall effect of the crystalline oxide semiconductor thin film thus obtained was measured. As a result, the carrier concentration was 8.5 × 10 ¹⁴ cm ⁻³ and the carrier mobility was 6.3 cm ² / Vsec.

（比較例１−１）
酸化物焼結体の原料の仕込み比のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．０４に変更した以外は、実施例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。 (Comparative Example 1-1)
An oxide semiconductor thin film was prepared in the same manner as in Example 1-1 except that the yttrium atomic ratio (Y / (In + Y)) in the raw material charge ratio of the oxide sintered body was changed to 0.04. The characteristics were evaluated.

酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、この酸化物焼結体は主にビッグスバイト型構造のＩｎ_２Ｏ_３相によって構成されていることが確認された。 When the end material of the oxide sintered body was crushed and subjected to composition analysis by ICP emission spectroscopy, it was confirmed that it was the same as the charged composition of the raw material powder. As a result of the X-ray diffraction measurement, it was confirmed that this oxide sintered body was mainly composed of an In ₂ O ₃ phase having a big Svit type structure.

実施例１−１と同様にしてスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、非晶質であることが確認された。別に成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は２００℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。   Sputtering was performed in the same manner as in Example 1-1 to form an oxide semiconductor thin film with a thickness of 50 nm. It was confirmed that the composition of the obtained oxide semiconductor thin film was the same as that of the oxide sintered compact target. Further, as a result of X-ray diffraction measurement, it was confirmed to be amorphous. Separately, a film formation sample was prepared and subjected to high-temperature X-ray diffraction measurement. As a result, the crystallization temperature was 200 ° C. At this time, the number of occurrences of microarcs during the formation of the oxide thin film was measured using a microarc monitor (manufactured by Landmark Technology), but no microarc discharge occurred during the formation of the oxide thin film.

次に、この非晶質の酸化物半導体薄膜を結晶質とするためアニール処理した。アニール処理条件は、大気中、３６０℃、３０分間とした。Ｘ線回折測定の結果、Ｉｎ_２Ｏ_３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 Next, the amorphous oxide semiconductor thin film was annealed to make it crystalline. The annealing treatment conditions were 360 ° C. and 30 minutes in the atmosphere. As a result of X-ray diffraction measurement, it was confirmed to be a single phase indium oxide having a bixbite structure having a peak derived from the (222) plane of In ₂ O ₃ as a main peak.

このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は５．５×１０^１６ｃｍ^−３であり、キャリア移動度は７．３ｃｍ^２／Ｖｓｅｃであった。 The Hall effect of the crystalline oxide semiconductor thin film thus obtained was measured. As a result, the carrier concentration was 5.5 × 10 ¹⁶ cm ⁻³ and the carrier mobility was 7.3 cm ² / Vsec.

（比較例１−２）
酸化物半導体薄膜のアニール処理温度を４００℃に変更したこと以外は、比較例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。 (Comparative Example 1-2)
An oxide semiconductor thin film was produced in the same manner as Comparative Example 1-1 except that the annealing temperature of the oxide semiconductor thin film was changed to 400 ° C., and the characteristics were evaluated.

Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ_２Ｏ_３（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 As a result of X-ray diffraction measurement, this oxide semiconductor thin film was confirmed to be a single phase of indium oxide having a bixbite structure having a peak derived from the In ₂ O ₃ (222) plane as a main peak.

続いて、酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は８．５×１０^１５ｃｍ^−３であり、キャリア移動度は６．５ｃｍ^２／Ｖｓｅｃであった。 Subsequently, Hall effect measurement of the oxide semiconductor thin film was performed. As a result, the carrier concentration was 8.5 × 10 ¹⁵ cm ⁻³ and the carrier mobility was 6.5 cm ² / Vsec.

（比較例１−３）
酸化物焼結体の原料の仕込み比のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．１３に変更した以外は、実施例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。 (Comparative Example 1-3)
An oxide semiconductor thin film was prepared in the same manner as in Example 1-1 except that the yttrium atomic ratio (Y / (In + Y)) of the raw material charge ratio of the oxide sintered body was changed to 0.13. The characteristics were evaluated.

酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、この酸化物焼結体は主にビッグスバイト型構造のＩｎ_２Ｏ_３相によって構成されていることが確認された。 When the end material of the oxide sintered body was crushed and subjected to composition analysis by ICP emission spectroscopy, it was confirmed that it was the same as the charged composition of the raw material powder. As a result of the X-ray diffraction measurement, it was confirmed that this oxide sintered body was mainly composed of an In ₂ O ₃ phase having a big Svit type structure.

実施例１−１と同様にしてスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、非晶質であることが確認された。   Sputtering was performed in the same manner as in Example 1-1 to form an oxide semiconductor thin film with a thickness of 50 nm. It was confirmed that the composition of the obtained oxide semiconductor thin film was the same as that of the oxide sintered compact target. Further, as a result of X-ray diffraction measurement, it was confirmed to be amorphous.

また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は３１５℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。   Moreover, when another film-forming sample was prepared by the same method and high temperature X-ray diffraction measurement was performed, the crystallization temperature was 315 degreeC. At this time, the number of occurrences of microarcs during the formation of the oxide thin film was measured using a microarc monitor (manufactured by Landmark Technology), but no microarc discharge occurred during the formation of the oxide thin film.

次いで、この酸化物半導体薄膜を大気中、３６０℃で３０分間アニール処理した。Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ_２Ｏ_３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 Next, the oxide semiconductor thin film was annealed in the atmosphere at 360 ° C. for 30 minutes. As a result of X-ray diffraction measurement, this oxide semiconductor thin film was confirmed to be a single phase of indium oxide having a bixbite structure having a peak derived from the (222) plane of In ₂ O ₃ as a main peak.

このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は４．５×１０^１４ｃｍ^−３であり、キャリア移動度は３．７ｃｍ^２／Ｖｓｅｃであった。 The Hall effect of the crystalline oxide semiconductor thin film thus obtained was measured. As a result, the carrier concentration was 4.5 × 10 ¹⁴ cm ⁻³ and the carrier mobility was 3.7 cm ² / Vsec.

（比較例１−４）
アニール処理温度を４００℃に変更したこと以外は、比較例１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。 (Comparative Example 1-4)
An oxide semiconductor thin film was prepared in the same manner as in Comparative Example 1 except that the annealing temperature was changed to 400 ° C., and the characteristics were evaluated.

Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ_２Ｏ_３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 As a result of X-ray diffraction measurement, this oxide semiconductor thin film was confirmed to be a single phase of indium oxide having a bixbite structure having a peak derived from the (222) plane of In ₂ O ₃ as a main peak.

このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は１．５×１０^１５ｃｍ^−３であり、キャリア移動度は４．８ｃｍ^２／Ｖｓｅｃであった。 The Hall effect of the crystalline oxide semiconductor thin film thus obtained was measured. As a result, the carrier concentration was 1.5 × 10 ¹⁵ cm ⁻³ and the carrier mobility was 4.8 cm ² / Vsec.

（比較例１−５）
酸化物焼結体の原料の仕込みのイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．２０に変更した以外は、実施例１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。 (Comparative Example 1-5)
An oxide semiconductor thin film was prepared in the same manner as in Example 1 except that the atomic ratio (Y / (In + Y)) of yttrium charged as the raw material for the oxide sintered body was changed to 0.20, and its characteristics were evaluated. Went.

酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。   When the end material of the oxide sintered body was crushed and subjected to composition analysis by ICP emission spectroscopy, it was confirmed that it was the same as the charged composition of the raw material powder.

実施例１−１と同様にしてスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は、非晶質であることが確認された。   Sputtering was performed in the same manner as in Example 1-1 to form an oxide semiconductor thin film with a thickness of 50 nm. It was confirmed that the composition of the obtained oxide semiconductor thin film was the same as that of the oxide sintered compact target. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.

また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は４０５℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。   Moreover, when another film-forming sample was prepared by the same method and high temperature X-ray diffraction measurement was performed, the crystallization temperature was 405 degreeC. At this time, the number of occurrences of microarcs during the formation of the oxide thin film was measured using a microarc monitor (manufactured by Landmark Technology), but no microarc discharge occurred during the formation of the oxide thin film.

次いで、この非晶質の酸化物半導体薄膜をアニール処理した。アニール処理条件は、大気中、４００℃、３０分間とした。Ｘ線回折測定の結果、この酸化物半導体薄膜は、アニール処理を施しても結晶化せず、非晶質であることが確認された。   Next, this amorphous oxide semiconductor thin film was annealed. The annealing conditions were 400 ° C. and 30 minutes in the atmosphere. As a result of the X-ray diffraction measurement, it was confirmed that this oxide semiconductor thin film did not crystallize even when annealed and was amorphous.

（比較例１−６）
酸化物焼結体の原料の仕込みのイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．０５に変更したこと、及び酸化インジウム粉末及び酸化イットリウム粉末を平均粒径２μｍ以下となるよう調整して原料粉末としたこと、この際、硬質ＺｒＯ_２ボールを用いた混合時間を７２時間とした以外は、実施例１と同様に酸化物焼結体を作製し、その特性評価を行った。 (Comparative Example 1-6)
The yttrium atomic ratio (Y / (In + Y)) charged to the raw material of the oxide sintered body was changed to 0.05, and the indium oxide powder and the yttrium oxide powder were adjusted to have an average particle size of 2 μm or less. In this case, an oxide sintered body was produced in the same manner as in Example 1 except that the mixing time using the hard ZrO ₂ balls was changed to 72 hours, and the characteristics were evaluated.

酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、この酸化物焼結体は主にビッグスバイト型構造のＩｎ_２Ｏ_３相によって構成されていることが確認された。 When the end material of the oxide sintered body was crushed and subjected to composition analysis by ICP emission spectroscopy, it was confirmed that it was the same as the charged composition of the raw material powder. As a result of the X-ray diffraction measurement, it was confirmed that this oxide sintered body was mainly composed of an In ₂ O ₃ phase having a big Svit type structure.

実施例１と同様の条件でスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したところ、酸化物薄膜の形成中に１０回のマイクロアーク放電が確認された。   Sputtering was performed under the same conditions as in Example 1 to form an oxide semiconductor thin film with a thickness of 50 nm. At this time, using a micro arc monitor (manufactured by Landmark Technology), the number of occurrences of micro arc during the formation of the oxide thin film was measured, and 10 micro arc discharges were confirmed during the formation of the oxide thin film. It was.

得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。別に成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は２２０℃であった。   It was confirmed that the composition of the obtained oxide semiconductor thin film was the same as that of the oxide sintered compact target. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous. Separately, a film formation sample was prepared and subjected to high temperature X-ray diffraction measurement. As a result, the crystallization temperature was 220 ° C.

次いで、この非晶質の酸化物半導体薄膜を大気中、３００℃で３０分間アニール処理を施し、結晶質の薄膜を得た。Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ_２Ｏ_３（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。 Next, this amorphous oxide semiconductor thin film was annealed in the atmosphere at 300 ° C. for 30 minutes to obtain a crystalline thin film. As a result of X-ray diffraction measurement, this oxide semiconductor thin film was confirmed to be a single phase of indium oxide having a bixbite structure having a peak derived from the In ₂ O ₃ (222) plane as a main peak.

このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は１．５×１０^１６ｃｍ^−３であり、キャリア移動度は４．４ｃｍ^２／Ｖｓｅｃであった。 The Hall effect of the crystalline oxide semiconductor thin film thus obtained was measured. As a result, the carrier concentration was 1.5 × 10 ¹⁶ cm ⁻³ and the carrier mobility was 4.4 cm ² / Vsec.

＜実施例２：薄膜トランジスタの特性評価＞
実施例２−１及び実施例２−２の手順に従い、酸化物薄膜を調製し、以下に示す手法を用いてその薄膜の評価を行った。表２に、実施例２−１及び実施例２−２における、原料のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））、結晶化時のマイクロアーク放電の発生の有無、薄膜の膜厚及び結晶化温度を示す。なお、表２において「マイクロアーク」の欄の、「○」は酸化物薄膜の形成中にマイクロアークが発生しなかったもの、「×」は酸化物薄膜の形成中にマイクロアークが発生したものを示す。 <Example 2: Evaluation of characteristics of thin film transistor>
According to the procedures of Example 2-1 and Example 2-2, an oxide thin film was prepared, and the thin film was evaluated using the following method. Table 2 shows the yttrium atomic ratio (Y / (In + Y)), presence or absence of micro arc discharge during crystallization, thin film thickness and crystal in Example 2-1 and Example 2-2. The temperature is shown. In Table 2, in the column of “micro arc”, “◯” indicates that no micro arc occurred during the formation of the oxide thin film, and “×” indicates that micro arc occurred during the formation of the oxide thin film. Indicates.

（実施例２−１）
Ｓｉ基板の表面を３００ｎｍ熱酸化し、ＳｉＯ_２膜を形成させた。得られたＳｉＯ_２／Ｓｉ基板をゲート絶縁膜／ゲート電極の複合体とした。 (Example 2-1)
The surface of the Si substrate was thermally oxidized by 300 nm to form a SiO ₂ film. The obtained SiO ₂ / Si substrate was used as a gate insulating film / gate electrode composite.

次に、その表面にチャネル層としての酸化物薄膜を実施例１−１と同様の方法によって形成した。具体的には、仕込みのイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））が０．０８となるように、粒径１μｍ以下の酸化物を混合して、酸化物焼結体を作製した。この酸化物焼結体非晶質の酸化物半導体薄膜を、直流マグネトロンスパッタ法によって、厚さ５０ｎｍになるように室温成膜した。続いて、得られた非晶質の酸化物半導体薄膜を実施例１と同様、すなわち大気中、３６０℃で、３０分間でアニール処理することにより結晶化させた。上記のＳｉ基板、ＳｉＯ_２膜及び結晶質の酸化物半導体薄膜を、それぞれゲート電極、ゲート絶縁膜及びチャネル層とした。 Next, an oxide thin film as a channel layer was formed on the surface by the same method as in Example 1-1. Specifically, an oxide sintered body was prepared by mixing oxides having a particle size of 1 μm or less so that the atomic ratio (Y / (In + Y)) of charged yttrium was 0.08. This oxide-sintered amorphous oxide semiconductor thin film was formed at room temperature by a direct current magnetron sputtering method so as to have a thickness of 50 nm. Subsequently, the obtained amorphous oxide semiconductor thin film was crystallized in the same manner as in Example 1, that is, by annealing in the atmosphere at 360 ° C. for 30 minutes. The Si substrate, the SiO ₂ film and the crystalline oxide semiconductor thin film were used as a gate electrode, a gate insulating film and a channel layer, respectively.

次に、チャネル層上に、直流マグネトロンスパッタ法によって、厚さ５ｎｍのＴｉ膜、厚さ１００ｎｍのＡｕ膜を順に成膜して、Ａｕ／Ｔｉ積層膜からなるソース電極及びドレイン電極を形成し、図１に例示したボトムゲート・トップコンタクト型の薄膜トランジスタを構成した。ソース電極及びドレイン電極の成膜条件は、スパッタガスをアルゴンのみに変更し、直流電力を５０Ｗに変更した以外は、酸化物焼結体をスパッタリングした条件と同様とした。ソース電極及びドレイン電極の成膜に際し、メタルマスクを用いてパターニングを行い、チャネル長１００μｍ、チャネル幅４５０μｍの薄膜トランジスタを得た。   Next, on the channel layer, a direct current magnetron sputtering method is used to form a Ti film having a thickness of 5 nm and an Au film having a thickness of 100 nm in order to form a source electrode and a drain electrode made of an Au / Ti laminated film, The bottom gate / top contact type thin film transistor illustrated in FIG. 1 was constructed. The film formation conditions for the source electrode and the drain electrode were the same as the conditions for sputtering the oxide sintered body, except that the sputtering gas was changed to only argon and the DC power was changed to 50 W. When forming the source and drain electrodes, patterning was performed using a metal mask to obtain a thin film transistor having a channel length of 100 μm and a channel width of 450 μm.

薄膜トランジスタの動作特性を半導体パラメータアナライザー４２００ＳＣＳ（ケースレー社製）を用いて調べた。その結果、薄膜トランジスタとして良好な動作特性が確認された。   The operating characteristics of the thin film transistor were examined using a semiconductor parameter analyzer 4200SCS (manufactured by Keithley). As a result, good operating characteristics as a thin film transistor were confirmed.

（実施例２−２）
酸化物焼結体の原料の仕込み比のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．１０とし、且つ、アニール処理を大気中、４００℃で３０分間施した以外は、チャネル層のインジウムとイットリウムからなる結晶質の酸化物半導体薄膜を形成した以外は、実施例２−１と同様薄膜トランジスタを作製し、その特性評価を行った。 (Example 2-2)
Except that the yttrium atomic ratio (Y / (In + Y)) of the raw material charge ratio of the oxide sintered body was set to 0.10 and the annealing treatment was performed in the atmosphere at 400 ° C. for 30 minutes, A thin film transistor was produced in the same manner as in Example 2-1, except that a crystalline oxide semiconductor thin film made of indium and yttrium was formed, and its characteristics were evaluated.

この薄膜トランジスタの動作特性を調べたところ、薄膜トランジスタとして良好な動作特性が確認された。   When the operating characteristics of the thin film transistor were examined, it was confirmed that the thin film transistor had good operating characteristics.

１ ボトムゲート・トップコンタクト型薄膜トランジスタ
１１ ゲート電極
１２ ゲート絶縁膜
１３ チャネル層
１４ ソース電極
１５ ドレイン電極 DESCRIPTION OF SYMBOLS 1 Bottom gate top contact type thin-film transistor 11 Gate electrode 12 Gate insulating film 13 Channel layer 14 Source electrode 15 Drain electrode

Claims (11)

インジウムとイットリウムを含有する結晶質の酸化物半導体薄膜であって、
イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、
結晶相がビックスバイト型構造の酸化インジウム相のみによって構成され、
キャリア濃度が７．０×１０^１５ｃｍ^−３以下であり、キャリア移動度が５ｃｍ^２Ｖ^−１ｓｅｃ^−１以上である
酸化物半導体薄膜。 A crystalline oxide semiconductor thin film containing indium and yttrium,
Yttrium content is 0.05 to 0.12 in terms of Y / (In + Y) atomic ratio,
The crystal phase is composed only of an indium oxide phase having a bixbyite structure,
An oxide semiconductor thin film having a carrier concentration of 7.0 × 10 ¹⁵ cm ⁻³ or less and a carrier mobility of 5 cm ² V ⁻¹ sec ⁻¹ or more. イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０８以上０．１０以下である、請求項１に記載の酸化物半導体薄膜。   The oxide semiconductor thin film according to claim 1, wherein the content of yttrium is 0.08 or more and 0.10 or less in terms of a Y / (In + Y) atomic ratio. キャリア濃度が１．０×１０^１５ｃｍ^−３以下である、請求項１又は２に記載の酸化物半導体薄膜。 3. The oxide semiconductor thin film according to claim 1, wherein the carrier concentration is 1.0 × 10 ¹⁵ cm ⁻³ or less. キャリア移動度が５ｃｍ^２Ｖ^−１ｓｅｃ^−１以上である、請求項１乃至３のいずれか１項に記載の酸化物半導体薄膜。 The oxide semiconductor thin film according to claim 1, wherein the carrier mobility is 5 cm ² V ⁻¹ sec ⁻¹ or more. 平均粒径が１μｍ以下の金属源を焼結して得られたスパッタリングターゲットをスパッタリングし得られる、
請求項１乃至４のいずれか１項に記載の酸化物半導体薄膜。 Obtained by sputtering a sputtering target obtained by sintering a metal source having an average particle size of 1 μm or less,
The oxide semiconductor thin film of any one of Claims 1 thru | or 4. インジウムとイットリウムを含有する酸化物焼結体であって、
イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、
結晶相がビックスバイト型構造のＩｎ_２Ｏ_３相を主成分とする
酸化物焼結体。 An oxide sintered body containing indium and yttrium,
Yttrium content is 0.05 to 0.12 in terms of Y / (In + Y) atomic ratio,
An oxide sintered body whose main component is an In ₂ O ₃ phase having a bixbite type crystal phase. インジウムとイットリウムを含有する酸化物焼結体であって、
イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、
結晶相がビックスバイト型構造のＩｎ_２Ｏ_３相を主成分とする
スパッタリングターゲット。 An oxide sintered body containing indium and yttrium,
Yttrium content is 0.05 to 0.12 in terms of Y / (In + Y) atomic ratio,
A sputtering target whose crystal phase is mainly composed of an In ₂ O ₃ phase having a bixbyite structure. ソース電極、ドレイン電極、ゲート電極、チャネル層及びゲート絶縁膜を備える薄膜トランジスタであって、
前記チャネル層が請求項１乃至５のいずれか１項に記載の酸化物半導体薄膜により構成される
薄膜トランジスタ。 A thin film transistor including a source electrode, a drain electrode, a gate electrode, a channel layer, and a gate insulating film,
A thin film transistor in which the channel layer is configured by the oxide semiconductor thin film according to any one of claims 1 to 5. 請求項８に記載の薄膜トランジスタを備える表示装置。   A display device comprising the thin film transistor according to claim 8. 酸化物半導体の薄膜の製造方法であって、
平均粒径が１μｍ以下の金属源を焼結し、酸化物焼結体を得る原料焼結工程と、
前記酸化物焼結体を用いて、前記酸化物半導体の結晶化温度よりも低い温度の基板上に非晶質薄膜を成膜する成膜工程と、
前記非晶質薄膜を、酸化物半導体の結晶化温度以上の温度でアニールする、アニール工程とを含む、
酸化物半導体の薄膜の製造方法。 A method of manufacturing a thin film of an oxide semiconductor,
A raw material sintering step of sintering a metal source having an average particle size of 1 μm or less to obtain an oxide sintered body;
A film forming step of forming an amorphous thin film on a substrate having a temperature lower than the crystallization temperature of the oxide semiconductor, using the oxide sintered body;
Annealing the amorphous thin film at a temperature equal to or higher than the crystallization temperature of the oxide semiconductor,
A method for manufacturing a thin film of an oxide semiconductor. 前記アニール工程において、前記薄膜を、３５０℃以上４００℃以下でアニールする、請求項１０に記載の酸化物半導体の薄膜の製造方法。   The method for producing a thin film of an oxide semiconductor according to claim 10, wherein in the annealing step, the thin film is annealed at 350 ° C. or more and 400 ° C. or less.