JP2017163776A - Controller and abnormality notification method for a plurality of calculation processing devices - Google Patents

Abstract

PROBLEM TO BE SOLVED: To make it possible to appropriately notify another system of system abnormality including abnormality of an arithmetic processing unit.SOLUTION: A configuration for performing mutual abnormality notification between a plurality of systems including a plurality of arithmetic processing units, each of which comprises an output terminal and an input terminal for abnormality notification is made to: perform pull-down processing on the output terminal; perform pull-up processing on the input terminal; set the output terminal to high impedance when system abnormality is generated, set the output terminal to a low level when system abnormality is not generated, detect a normal state of the system on the output terminal side when input to the input terminal has a low level, detect disconnection of an abnormality notification line when the input to the input terminal has a high level, and detect an abnormal state of the system on the output terminal side when the input to the input terminal has intermediate voltage.SELECTED DRAWING: Figure 3

Description

本発明は、複数の演算処理装置を含む複数系統からなる制御装置及び複数の演算処理装置における異常通知方法に関し、詳しくは、複数の演算処理装置の間で相互に異常通知を行うための技術に関する。   The present invention relates to a control device composed of a plurality of systems including a plurality of arithmetic processing devices and an abnormality notification method in the plurality of arithmetic processing devices, and more particularly to a technique for performing abnormality notification between a plurality of arithmetic processing devices. .

特許文献１には、２つの巻線群に電力をそれぞれ供給する２つのインバータを有する２系統電動機駆動装置において、第１系統のインバータや巻線が故障すると、第１系統のインバータが供給していた電力を補うために、正常な第２系統のインバータに正常作動時の２倍の電流を流し、インバータ出力の合計を故障の前後で一定に維持することが開示されている。   In Patent Document 1, in a two-system electric motor drive device having two inverters that respectively supply power to two winding groups, if the first system inverter or winding fails, the first system inverter supplies it. In order to compensate for the electric power, it is disclosed that a current twice as large as that in a normal operation is supplied to a normal second-system inverter so that the total inverter output is maintained constant before and after the failure.

特開２０１２−１１１４７４号公報JP 2012-111474 A

例えば、複数系統毎にマイクロコンピュータなどの演算処理装置を備えたモータ制御装置では、各系統におけるインバータや巻線などの異常情報を他の系統の演算処理装置に通知することで、一部の系統で異常が発生したときに正常な系統で電力供給を増やしてモータトルクの低下を抑制するモータトルク補償制御を行うことができる。
ここで、他系統におけるインバータや巻線などの異常に対して補償制御を実施するとともに、演算処理装置に異常が発生し異常通知処理が正常に行えない場合にも、演算処理装置を含めて正常な系統においてトルク補償制御などのフェイルセーフ処理を適切に実施できれば、複数の演算処理装置を含む複数系統からなる制御装置の信頼性を向上させることができる。 For example, in a motor control device provided with an arithmetic processing device such as a microcomputer for each of a plurality of systems, a part of the system is notified by notifying the arithmetic processing devices of other systems of abnormality information such as inverters and windings in each system. When an abnormality occurs, motor torque compensation control can be performed in which power supply is increased in a normal system to suppress a decrease in motor torque.
Here, compensation control is performed for abnormalities such as inverters and windings in other systems, and even if an abnormality occurs in the arithmetic processing unit and abnormality notification processing cannot be performed normally, If a fail-safe process such as torque compensation control can be appropriately performed in a simple system, the reliability of a control device including a plurality of systems including a plurality of arithmetic processing devices can be improved.

本発明は上記問題点に鑑みなされたものであり、複数の演算処理装置を含む複数系統からなる制御装置において、演算処理装置の異常を含めた系統異常を他系統に適切に通知できるようにして制御装置の信頼性を向上させることを目的とする。   The present invention has been made in view of the above problems, and in a control device composed of a plurality of systems including a plurality of arithmetic processing devices, it is possible to appropriately notify system abnormality including abnormality of the arithmetic processing device to other systems. It aims at improving the reliability of a control apparatus.

そのため、本願発明に係る制御装置は、複数の演算処理装置を含む複数系統からなる制御装置であって、前記複数の演算処理装置は、相互に異常通知信号を授受するための出力端子及び入力端子を備え、系統異常が発生したときに前記出力端子をハイインピーダンスに設定し、前記出力端子がハイインピーダンスであるときに入力端子側の演算処理装置が前記出力端子側の系統の異常に対処する処理を実施するよう構成される。   Therefore, the control device according to the present invention is a control device comprising a plurality of systems including a plurality of arithmetic processing devices, and the plurality of arithmetic processing devices are an output terminal and an input terminal for exchanging abnormality notification signals with each other. A process in which the output terminal is set to high impedance when a system abnormality occurs and the arithmetic processing unit on the input terminal side copes with the system abnormality on the output terminal side when the output terminal is high impedance. Configured to implement.

また、本願発明に係る複数の演算処理装置における異常通知方法は、異常通知用の出力端子及び入力端子をそれぞれ備えた複数の演算処理装置からなる複数系統間で相互に異常通知を行う方法であって、前記出力端子をプルダウン処理し、前記入力端子をプルアップ処理し、系統異常が発生したときに前記出力端子をハイインピーダンスに設定し、系統異常が発生していないときに前記出力端子をローレベルに設定し、前記入力端子の入力がローレベルであるときに正常時処理を実施し、前記入力端子の入力がハイレベルであるときに前記出力端子と前記入力端子との間での断線に対処する処理を実施し、前記入力端子の入力が中間電圧であるときに前記出力端子側の系統の異常に対処する処理を実施するようにした。   In addition, the abnormality notification method in a plurality of arithmetic processing devices according to the present invention is a method of notifying each other of abnormality among a plurality of systems consisting of a plurality of arithmetic processing devices each having an output terminal and an input terminal for abnormality notification. The output terminal is pulled down, the input terminal is pulled up, the output terminal is set to high impedance when a system abnormality occurs, and the output terminal is set low when no system abnormality occurs. When the input terminal is at a low level, normal processing is performed, and when the input terminal input is at a high level, the output terminal and the input terminal are disconnected. A process for coping is performed, and a process for coping with an abnormality in the system on the output terminal side when the input of the input terminal is an intermediate voltage.

上記発明によると、演算処理装置の異常を含めた系統異常を他系統に適切に通知でき、制御装置の信頼性を向上させることができる。
つまり、各系統の演算処理装置は、自身の系統において異常が発生したときに他の演算処理装置に向けて異常検知信号を出力するための出力端子をハイインピーダンス（High Impedance）に設定するが、演算処理装置に異常が発生して演算処理装置がリセットされたときにも出力端子がハイインピーダンスにされることで、演算処理装置自身の異常時と演算処理装置以外の各種デバイスの異常時との双方で出力端子がハイインピーダンスになって、当該出力端子の出力を入力する入力端子側の系統で異常時処理が実施される。 According to the said invention, the system abnormality including the abnormality of an arithmetic processing unit can be notified appropriately to another system, and the reliability of a control apparatus can be improved.
In other words, the arithmetic processing device of each system sets the output terminal for outputting an abnormality detection signal toward another arithmetic processing device when an abnormality occurs in its own system to high impedance (High Impedance), Even when an abnormality occurs in the arithmetic processing unit and the arithmetic processing unit is reset, the output terminal is set to high impedance so that the abnormality of the arithmetic processing unit itself and the abnormality of various devices other than the arithmetic processing unit In both cases, the output terminal becomes high impedance, and the abnormality processing is performed in the system on the input terminal side that inputs the output of the output terminal.

本発明の実施形態における車両用電動パワーステアリング装置のシステム構成図である。1 is a system configuration diagram of an electric power steering device for a vehicle in an embodiment of the present invention. 本発明の実施形態におけるモータ駆動回路及び３相ブラシレスモータの回路図である。It is a circuit diagram of a motor drive circuit and a three-phase brushless motor in an embodiment of the present invention. 本発明の実施形態におけるマイクロコンピュータの構成を示す回路図である。It is a circuit diagram which shows the structure of the microcomputer in embodiment of this invention. 本発明の実施形態におけるＡ／Ｄ変換回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the A / D conversion circuit in embodiment of this invention. 本発明の実施形態における異常通知ラインの初期診断の流れを示すフローチャートである。It is a flowchart which shows the flow of the initial diagnosis of the abnormality notification line in embodiment of this invention. 本発明の実施形態における異常通知ラインの初期診断における出力切り替え特性を示すタイムチャートである。It is a time chart which shows the output switching characteristic in the initial diagnosis of the abnormality notification line in the embodiment of the present invention. 本発明の実施形態におけるマイクロコンピュータの構成を示す回路図である。It is a circuit diagram which shows the structure of the microcomputer in embodiment of this invention.

以下に本発明の実施の形態を説明する。
図１−図７は、本発明に係る制御装置及び複数の演算処理装置における異常通知方法の一態様として、車両用の電動パワーステアリング装置において操舵補助力（アシストトルク）を発生するモータの制御に適用した例を示す。 Embodiments of the present invention will be described below.
FIG. 1 to FIG. 7 illustrate control of a motor that generates a steering assist force (assist torque) in an electric power steering device for a vehicle as one aspect of an abnormality notification method in a control device and a plurality of arithmetic processing devices according to the present invention. An applied example is shown.

図１に示す電動パワーステアリング装置１００は、車両２００に備えられ、操舵補助力（アシストトルク）を電動モータ１３０によって発生させる装置である。
電動パワーステアリング装置１００は、ステアリングホイール１１０、操舵トルクセンサ１２０、電動モータ１３０、制御装置（電子制御ユニット）１５０、電動モータ１３０の回転を減速してステアリングシャフト（ピニオンシャフト）１７０に伝達する減速機１６０などを含んで構成される。 An electric power steering apparatus 100 shown in FIG. 1 is an apparatus that is provided in a vehicle 200 and generates a steering assist force (assist torque) by an electric motor 130.
The electric power steering apparatus 100 includes a steering wheel 110, a steering torque sensor 120, an electric motor 130, a control device (electronic control unit) 150, and a speed reducer that decelerates the rotation of the electric motor 130 and transmits it to a steering shaft (pinion shaft) 170. 160 etc. are comprised.

操舵トルクセンサ１２０及び減速機１６０は、ステアリングシャフト１７０を内包するステアリングコラム１８０内に設けられる。
ステアリングシャフト１７０の先端にはピニオンギア１７１が設けられていて、このピニオンギア１７１が回転すると、ラックギア１７２が車両２００の進行方向左右に水平移動する。 The steering torque sensor 120 and the speed reducer 160 are provided in a steering column 180 that includes a steering shaft 170.
A pinion gear 171 is provided at the tip of the steering shaft 170. When the pinion gear 171 rotates, the rack gear 172 moves horizontally in the direction of travel of the vehicle 200.

ラックギア１７２の両端にはそれぞれ車輪２０４の操舵機構２０２が設けられており、ラックギア１７２が水平移動することで車輪２０４の向きが変えられる。
操舵トルクセンサ１２０は、車両の運転者がステアリング操作を行うことでステアリングシャフト１７０に発生する操舵トルクを検出し、操舵トルク信号ＳＴを制御装置１５０に出力する。 Steering mechanisms 202 for the wheels 204 are provided at both ends of the rack gear 172, and the direction of the wheels 204 is changed by the horizontal movement of the rack gear 172.
The steering torque sensor 120 detects a steering torque generated in the steering shaft 170 when the driver of the vehicle performs a steering operation, and outputs a steering torque signal ST to the control device 150.

電動パワーステアリング装置１００の制御装置１５０は、後述するように、マイクロコンピュータ（演算処理装置）、電動モータ１３０に電力を供給するインバータ、インバータの駆動回路などを備える。
制御装置１５０には、モータ制御（操舵補助力の決定）に用いる情報信号として、操舵トルクセンサ１２０が出力する操舵トルク信号ＳＴの他、車速センサ１９０が出力する車速信号ＶＳＰなどが入力される。 As will be described later, the control device 150 of the electric power steering device 100 includes a microcomputer (arithmetic processing device), an inverter that supplies electric power to the electric motor 130, an inverter drive circuit, and the like.
In addition to the steering torque signal ST output from the steering torque sensor 120, a vehicle speed signal VSP output from the vehicle speed sensor 190 and the like are input to the control device 150 as information signals used for motor control (determination of steering assist force).

そして、制御装置１５０は、操舵トルク信号ＳＴ、車速信号ＶＳＰなどの情報に基づき目標トルク（電流指令値）を演算し、目標トルク（電流指令値）に基づきパルス幅変調（ＰＷＭ：Pulse Width Modulation）によって電動モータ１３０への通電を制御し、以って、電動モータ１３０の発生トルク、つまり操舵補助力を制御する。
このように、制御装置１５０は、電動パワーステアリング装置１００の電動モータ１３０を制御する機能を有している。 Then, the control device 150 calculates a target torque (current command value) based on information such as the steering torque signal ST and the vehicle speed signal VSP, and performs pulse width modulation (PWM) based on the target torque (current command value). Is used to control the energization of the electric motor 130, thereby controlling the torque generated by the electric motor 130, that is, the steering assist force.
Thus, the control device 150 has a function of controlling the electric motor 130 of the electric power steering device 100.

図２は、制御装置１５０及び電動モータ１３０の回路構成の一態様を示す。
図２に示す電動モータ１３０は、スター結線される３相巻線ＵＡ、ＶＡ、ＷＡからなる第１巻線群２Ａと、同じくスター結線される３相巻線ＵＢ、ＶＢ、ＷＢからなる第２巻線群２Ｂとを有する３相同期電動機であり、各巻線群２Ａ，２Ｂにおいて３相巻線Ｕ、Ｖ、Ｗが互いに接続された点は中性点をなす。 FIG. 2 shows one aspect of the circuit configuration of the control device 150 and the electric motor 130.
The electric motor 130 shown in FIG. 2 includes a first winding group 2A composed of star-connected three-phase windings UA, VA, and WA, and a second star-coupled three-phase winding UB, VB, and WB. It is a three-phase synchronous motor having a winding group 2B, and the point where the three-phase windings U, V, W are connected to each other in each winding group 2A, 2B is a neutral point.

第１巻線群２Ａ及び第２巻線群２Ｂは図示省略した円筒状の固定子に設けられ、該固定子の中央部に形成した空間にロータ（永久磁石回転子）２０１が回転可能に備えられ、第１巻線群２Ａと第２巻線群２Ｂとは磁気回路を共有する。
そして、第１巻線群２Ａの各巻線は第１インバータ１Ａに接続され、第２巻線群２Ｂの各巻線は第２インバータ１Ｂに接続され、第１巻線群２Ａには第１インバータ１Ａから電力が供給され、第２巻線群２Ｂには第２インバータ１Ｂから電力が供給される。 The first winding group 2A and the second winding group 2B are provided in a cylindrical stator (not shown), and a rotor (permanent magnet rotor) 201 is rotatably provided in a space formed in the center of the stator. Thus, the first winding group 2A and the second winding group 2B share a magnetic circuit.
Each winding of the first winding group 2A is connected to the first inverter 1A, each winding of the second winding group 2B is connected to the second inverter 1B, and the first winding group 2A includes the first inverter 1A. Is supplied from the second inverter 1B to the second winding group 2B.

第１インバータ１Ａは、第１巻線群２Ａの各相の上下アームを１組として３組の半導体スイッチを備えた３相ブリッジ回路からなり、上アームは、半導体スイッチＵＨＡ，ＶＨＡ，ＷＨＡ，ＷＨＡで構成され、下アームは、半導体スイッチＵＬＡ，ＶＬＡ，ＷＬＡで構成される。
また、第２インバータ１Ｂは、第２巻線群２Ｂの各相の上下アームを１組として３組の半導体スイッチを備えた３相ブリッジ回路からなり、上アームは、半導体スイッチＵＨＢ，ＶＨＢ，ＷＨＢで構成され、下アームは、半導体スイッチＵＬＢ，ＶＬＢ，ＷＬＢで構成される。 The first inverter 1A is formed of a three-phase bridge circuit including three sets of semiconductor switches, with the upper and lower arms of each phase of the first winding group 2A as one set, and the upper arms include the semiconductor switches UHA, VHA, WHA, and WHA. The lower arm is composed of semiconductor switches ULA, VLA, WLA.
The second inverter 1B includes a three-phase bridge circuit including three sets of semiconductor switches, with the upper and lower arms of each phase of the second winding group 2B as one set, and the upper arms include the semiconductor switches UHB, VHB, and WHB. The lower arm is composed of semiconductor switches ULB, VLB, WLB.

本実施形態では、第１インバータ１Ａ及び第２インバータ１Ｂを構成する各半導体スイッチとしてＮチャンネル型ＭＯＳＦＥＴを用いる。
第１インバータ１Ａ及び第２インバータ１Ｂにおいて、半導体スイッチＵＨ，ＵＬは、バッテリ電源ＶＢと接地点との間にドレイン−ソース間が直列接続され、半導体スイッチＵＨと半導体スイッチＵＬとの接続点にＵ相巻線Ｕが接続される。 In the present embodiment, an N-channel MOSFET is used as each semiconductor switch constituting the first inverter 1A and the second inverter 1B.
In the first inverter 1A and the second inverter 1B, the semiconductor switches UH and UL are connected in series between the drain and the source between the battery power supply VB and the ground point, and are connected to the connection point between the semiconductor switch UH and the semiconductor switch UL. A phase winding U is connected.

また、第１インバータ１Ａ及び第２インバータ１Ｂにおいて、半導体スイッチＶＨ，ＶＬは、バッテリ電源ＶＢと接地点との間にドレイン−ソース間が直列接続され、半導体スイッチＶＨと半導体スイッチＶＬとの接続点にＶ相巻線Ｖが接続される。
また、第１インバータ１Ａ及び第２インバータ１Ｂにおいて、半導体スイッチＷＨ，ＷＬは、バッテリ電源ＶＢと接地点との間にドレイン−ソース間が直列接続され、半導体スイッチＷＨと半導体スイッチＷＬとの接続点にＷ相巻線Ｗが接続される。 In the first inverter 1A and the second inverter 1B, the semiconductor switches VH and VL are connected in series between the drain and the source between the battery power source VB and the ground point, and the connection point between the semiconductor switch VH and the semiconductor switch VL. The V-phase winding V is connected to.
Further, in the first inverter 1A and the second inverter 1B, the semiconductor switches WH and WL are connected in series between the drain and the source between the battery power source VB and the ground point, and the connection point between the semiconductor switch WH and the semiconductor switch WL. A W-phase winding W is connected to.

第１駆動回路３０３Ａは、第１インバータ１Ａを構成する各半導体スイッチを駆動する回路であり、第１インバータ１Ａにおける上アーム（高電位側スイッチング素子、上流側駆動素子）である半導体スイッチＶＨＡ，ＵＨＡ，ＷＨＡをそれぞれに駆動する３つの上アームドライバと、第１インバータ１Ａにおける下アーム（低電位側スイッチング素子、下流側駆動素子）である半導体スイッチＶＬＡ，ＵＬＡ，ＷＬＡをそれぞれに駆動する３つの下アームドライバとを備えている。   The first drive circuit 303A is a circuit for driving each semiconductor switch constituting the first inverter 1A, and semiconductor switches VHA, UHA which are upper arms (high potential side switching elements, upstream side drive elements) in the first inverter 1A. , WHA, respectively, and three upper arm drivers for driving the semiconductor switches VLA, ULA, WLA, which are the lower arms (low potential side switching elements, downstream side driving elements) in the first inverter 1A, respectively. And arm driver.

同様に、第２駆動回路３０３Ｂは、第２インバータ１Ｂを構成する各半導体スイッチを駆動する回路であり、第２インバータ１Ｂにおける上アーム（高電位側スイッチング素子、上流側駆動素子）である半導体スイッチＶＨＢ，ＵＨＢ，ＷＨＢをそれぞれに駆動する３つの上アームドライバと、第２インバータ１Ｂにおける下アーム（低電位側スイッチング素子、下流側駆動素子）である半導体スイッチＶＬＢ，ＵＬＢ，ＷＬＢをそれぞれに駆動する３つの下アームドライバとを備えている。   Similarly, the second drive circuit 303B is a circuit that drives each semiconductor switch constituting the second inverter 1B, and is a semiconductor switch that is an upper arm (high potential side switching element, upstream side drive element) in the second inverter 1B. Three upper arm drivers that respectively drive VHB, UHB, and WHB, and semiconductor switches VLB, ULB, and WLB that are lower arms (low potential side switching elements, downstream side driving elements) in the second inverter 1B are driven. Three lower arm drivers are provided.

そして、第１駆動回路３０３Ａは、第１マイクロコンピュータ（第１演算処理装置）３０２Ａからの指令信号（ＰＷＭ制御信号）に応じて第１インバータ１Ａを構成する各半導体スイッチを駆動し、これにより第１巻線群２Ａへの通電が制御される。
また、第２駆動回路３０３Ｂは、第２マイクロコンピュータ（第２演算処理装置）３０２Ｂからの指令信号（ＰＷＭ制御信号）に応じて第２インバータ１Ｂを構成する各半導体スイッチを駆動し、これにより第２巻線群２Ｂへの通電が制御される。 The first drive circuit 303A drives each semiconductor switch constituting the first inverter 1A in response to a command signal (PWM control signal) from the first microcomputer (first arithmetic processing unit) 302A, thereby Energization to one winding group 2A is controlled.
The second drive circuit 303B drives each semiconductor switch constituting the second inverter 1B in response to a command signal (PWM control signal) from the second microcomputer (second arithmetic processing unit) 302B, thereby causing the second drive circuit 303B to Energization to the 2-winding group 2B is controlled.

つまり、図２に示した一態様では、第１マイクロコンピュータ３０２Ａ、第１駆動回路３０３Ａ、第１インバータ１Ａ、第１巻線群２Ａによって第１系統が構成され、第２マイクロコンピュータ３０２Ｂ、第２駆動回路３０３Ｂ、第２インバータ１Ｂ、第２巻線群２Ｂによって第２系統が構成され、これら２つの駆動制御系統によって電動モータ１３０が駆動される。   In other words, in one mode shown in FIG. 2, the first microcomputer 302A, the first drive circuit 303A, the first inverter 1A, and the first winding group 2A constitute a first system, and the second microcomputer 302B, the second The drive circuit 303B, the second inverter 1B, and the second winding group 2B constitute a second system, and the electric motor 130 is driven by these two drive control systems.

また、バッテリ電源ＶＢと第１インバータ１Ａとの間には第１インバータ１Ａへの電源供給を遮断するための電源リレー３０４Ａが設けられ、バッテリ電源ＶＢと第２インバータ１Ｂとの間には第２インバータ１Ｂへの電源供給を遮断するための電源リレー３０４Ｂが設けられている。
本実施形態において、電源リレー３０４Ａ，３０４ＢはＮチャンネル型ＭＯＳＦＥＴなどの半導体スイッチで構成され、電源リレー３０４Ａ、３０４Ｂを構成する半導体スイッチは駆動回路３０５Ａ、３０５Ｂで駆動される。 A power relay 304A for cutting off power supply to the first inverter 1A is provided between the battery power source VB and the first inverter 1A, and a second relay is provided between the battery power source VB and the second inverter 1B. A power relay 304B for cutting off the power supply to the inverter 1B is provided.
In this embodiment, the power relays 304A and 304B are constituted by semiconductor switches such as N-channel MOSFETs, and the semiconductor switches constituting the power relays 304A and 304B are driven by drive circuits 305A and 305B.

なお、電源リレー３０４Ａ、３０４Ｂとして、接点を物理的に動かして開閉する電磁リレーを用いることができる。
駆動回路３０５Ａは、第１マイクロコンピュータ３０２Ａからの指令信号（制御信号）に応じて電源リレー３０４Ａを構成する半導体スイッチを駆動し、動回路３０５Ｂは、第２マイクロコンピュータ３０２Ｂからの指令信号（制御信号）に応じて電源リレー３０４Ｂを構成する半導体スイッチを駆動する。つまり、２つの駆動制御系統はそれぞれに独立してインバータ１Ａ，１Ｂへの電源供給を遮断できるよう構成されている。 As the power relays 304A and 304B, electromagnetic relays that open and close by physically moving the contacts can be used.
The drive circuit 305A drives a semiconductor switch constituting the power relay 304A in response to a command signal (control signal) from the first microcomputer 302A, and the moving circuit 305B receives a command signal (control signal) from the second microcomputer 302B. ), The semiconductor switch constituting the power relay 304B is driven. That is, the two drive control systems are configured to be able to cut off the power supply to the inverters 1A and 1B independently of each other.

また、インバータ１Ａ，１Ｂに供給される電源電圧の変動を抑制するために、電源リレー３０４Ａ，３０４Ｂとインバータ１Ａ，１Ｂとの間の電源ラインと接地点とを結ぶラインにコンデンサ３０６Ａ，３０６Ｂが配置されている。
角度センサ（角度検出手段）３０８はロータ２０１の角度を検出し、角度データの信号を各マイクロコンピュータ３０２Ａ，３０２Ｂに出力する。なお、例えば、第１マイクロコンピュータ３０２Ａが角度センサ３０８からの角度データ信号を入力し、第１マイクロコンピュータ３０２Ａから第２マイクロコンピュータ３０２Ｂに向けて通信回路を介して角度データ信号を転送する構成とすることができる。 Also, capacitors 306A and 306B are arranged on a line connecting the power supply line between the power supply relays 304A and 304B and the inverters 1A and 1B and the ground point in order to suppress fluctuations in the power supply voltage supplied to the inverters 1A and 1B. Has been.
An angle sensor (angle detection means) 308 detects the angle of the rotor 201 and outputs an angle data signal to each of the microcomputers 302A and 302B. For example, the first microcomputer 302A receives an angle data signal from the angle sensor 308 and transfers the angle data signal from the first microcomputer 302A to the second microcomputer 302B via a communication circuit. be able to.

また、下アームの半導体スイッチＵＬ，ＶＬ，ＷＬと上アームの半導体スイッチＵＨ，ＶＨ，ＷＨとの間と３相巻線Ｕ，Ｖ，Ｗとを接続する駆動ライン、換言すれば、インバータ１Ａ、１Ｂの出力点と３相巻線Ｕ，Ｖ，Ｗとの間に、３相巻線Ｕ，Ｖ，Ｗに流れる電流（相電流）をそれぞれに検出する電流センサ（電流検出抵抗、電流検出器、電流検出手段）３０１ＵＡ、３０１ＶＡ、３０１ＷＡ、３０１ＵＢ、３０１ＶＢ、３０１ＷＢを設けてある。   Further, a drive line for connecting the three-phase windings U, V, W between the lower arm semiconductor switches UL, VL, WL and the upper arm semiconductor switches UH, VH, WH, in other words, the inverter 1A, Current sensors (current detection resistors, current detectors) that respectively detect currents (phase currents) flowing through the three-phase windings U, V, and W between the output point of 1B and the three-phase windings U, V, and W Current detection means) 301UA, 301VA, 301WA, 301UB, 301VB, 301WB are provided.

なお、図２に示した各相毎に設けられる電流センサに代えて、例えば、各インバータ１Ａ，１Ｂの下アームと接地点との間に直列に接続したシャント抵抗を用いて電流検出を行うセンサを設けた構成にでき、各相電流を検出するための構成は図２の構成に限定されない。
各マイクロコンピュータ３０２Ａ，３０２Ｂは、ＣＰＵ，ＲＯＭ，ＲＡMなどを含んで構成され、目標トルクに応じた指令電流から各相の指令電圧を決定し、インバータ１Ａ，１Ｂを三角波比較方式などによってＰＷＭ制御する。 In place of the current sensor provided for each phase shown in FIG. 2, for example, a sensor that detects current using a shunt resistor connected in series between the lower arm of each inverter 1A, 1B and the ground point. The configuration for detecting each phase current is not limited to the configuration of FIG.
Each of the microcomputers 302A and 302B includes a CPU, a ROM, a RAM, and the like, determines a command voltage for each phase from a command current corresponding to the target torque, and performs PWM control of the inverters 1A and 1B by a triangular wave comparison method or the like. .

具体的には、第１マイクロコンピュータ３０２Ａは、操舵トルク信号ＳＴ、車速信号ＶＳＰなどの情報に基づき第１系統の第１目標トルク（第１電流指令値）と第２系統の第２目標トルク（第２電流指令値）とを演算し、第２目標トルクの信号を第２系統の第２マイクロコンピュータ３０２Ｂに送信する。
なお、制御装置１５０は、第１目標トルク及び第２目標トルクを演算し、この目標トルクの信号を各マイクロコンピュータ３０２Ａ，３０２Ｂに送信する第３のマイクロコンピュータ（又はデジタルシグナルコントローラ）を備えることができる。 Specifically, the first microcomputer 302A determines the first target torque (first current command value) of the first system and the second target torque of the second system (first current command value) based on information such as the steering torque signal ST and the vehicle speed signal VSP. 2nd current command value) is calculated, and the signal of the 2nd target torque is transmitted to the 2nd microcomputer 302B of the 2nd system.
The control device 150 includes a third microcomputer (or a digital signal controller) that calculates the first target torque and the second target torque and transmits a signal of the target torque to each of the microcomputers 302A and 302B. it can.

各マイクロコンピュータ３０２Ａ，３０２Ｂは、例えば、以下のような機能ブロックによって各インバータ１Ａ，１Ｂのスイッチング素子をＰＷＭ制御する。
各マイクロコンピュータ３０２Ａ，３０２Ｂは、一態様として、各相電流検出値をそのときのモータ角度に基づいて２軸の回転座標系（ｄ−ｑ座標系）の実電流Ｉｄ，Ｉｑに変換する３相−２軸変換部３３１Ａ，３３１Ｂと、目標トルク（指令トルク）に応じたｄ軸指令電流，ｑ軸指令電流とモータ角速度に基づいてｄ−ｑ座標系におけるｄ軸電流指令値Ｉdref及びｑ軸電流指令値Ｉqrefを算出し、ｄ軸電流指令値Ｉdref及びｑ軸電流指令値Ｉqrefと実電流Ｉｄ，Ｉｑとの比較に基づき指令電圧Ｖｑ，Ｖｄを決定するベクトル制御部３３２Ａ，３３２Ｂと、指令電圧Ｖｑ，Ｖｄを３相指令電圧Ｖu，Ｖv，Ｖwに変換する２軸−３相変換部３３３Ａ，３３３Ｂと、変調波としての３相指令電圧Ｖu，Ｖv，Ｖwを三角波キャリアと比較することで、インバータ１Ａ，１Ｂのスイッチング素子を駆動するためのスイッチングゲート波形を生成するＰＷＭ変調部３３４Ａ，３３４Ｂとしての機能をソフトウェア（software）として備える。 The microcomputers 302A and 302B, for example, perform PWM control of the switching elements of the inverters 1A and 1B by the following functional blocks.
As an embodiment, each of the microcomputers 302A and 302B converts each phase current detection value into three-phase rotating current coordinate system (dq coordinate system) actual currents Id and Iq based on the motor angle at that time. -Axis conversion units 331A and 331B, and a d-axis command current Idref and a q-axis current in the dq coordinate system based on the d-axis command current, the q-axis command current corresponding to the target torque (command torque), and the motor angular velocity Vector control units 332A and 332B that calculate the command value Iqref and determine the command voltages Vq and Vd based on the comparison between the d-axis current command value Idref and the q-axis current command value Iqref and the actual currents Id and Iq, and the command voltage Vq , Vd are converted into three-phase command voltages Vu, Vv, Vw, and the three-phase command voltages Vu, Vv, Vw as modulated waves are compared with a triangular wave carrier. Functions as PWM modulation units 334A and 334B that generate a switching gate waveform for driving the switching elements 1A and 1B are provided as software.

なお、各マイクロコンピュータ３０２Ａ，３０２Ｂ（ＰＷＭ変調部３３４Ａ，３３４Ｂ）は、各相の上アームのオン／オフを制御するＰＷＭパルス（スイッチングゲート波形）に対し、各相の下アームのオン／オフを制御するＰＷＭパルスを逆相とする相補方式で、各インバータ１Ａ，１Ｂのスイッチング素子をＰＷＭ制御する。
各マイクロコンピュータ３０２Ａ，３０２Ｂは、相電流検出値などに基づきインバータ１Ａ，１Ｂや巻線群２Ａ，２Ｂが正常であるか異常（故障状態）であるかを検知する異常診断機能を備え、異常の発生を検知したときには電源リレー３０４Ａ，３０４Ｂをオフしてインバータ１Ａ，１Ｂへの電源供給を遮断する（換言すれば、通電制御を停止する）フェイルセーフ処理を実施する。 The microcomputers 302A and 302B (PWM modulators 334A and 334B) turn on / off the lower arm of each phase with respect to the PWM pulse (switching gate waveform) that controls the on / off of the upper arm of each phase. The switching elements of the inverters 1A and 1B are PWM-controlled by a complementary method in which the PWM pulse to be controlled is in reverse phase.
Each of the microcomputers 302A and 302B has an abnormality diagnosis function for detecting whether the inverters 1A and 1B and the winding groups 2A and 2B are normal or abnormal (failure state) based on the phase current detection value and the like. When the occurrence is detected, the power relays 304A and 304B are turned off to cut off the power supply to the inverters 1A and 1B (in other words, the energization control is stopped), and a fail safe process is performed.

また、２つの系統のいずれか一方で異常が発生して電源リレー３０４Ａ，３０４Ｂのいずれか一方がオフされると、正常状態では第１系統の目標トルクと第２系統の目標トルクとの合計のモータトルクを発生させることができたのに、前記一方の系統における目標トルクを発生させることができなくなり、異常発生前後でステアリングの操作性が変化することになってしまう。   Further, when an abnormality occurs in one of the two systems and one of the power relays 304A and 304B is turned off, the total of the target torque of the first system and the target torque of the second system is normal. Although the motor torque can be generated, the target torque in the one system cannot be generated, and the operability of the steering changes before and after the occurrence of the abnormality.

そこで、各マイクロコンピュータ３０２Ａ，３０２Ｂは、自身の系統で異常が検知されているか示す異常検知信号、換言すれば、異常発生に基づき電源リレー３０４Ａ，３０４Ｂをオフしてインバータ１Ａ，１Ｂへの電源供給を遮断しているか否かを通知する信号を相互に相手側に送信する機能を有し、異常の発生を通知する信号を受け取った側の系統（正常な系統）では、異常発生側の系統で電動モータ１３０に供給していた電力を補うモータトルク補償制御を実施する。   Accordingly, each of the microcomputers 302A and 302B has an abnormality detection signal indicating whether an abnormality is detected in its own system, in other words, based on the occurrence of the abnormality, the power relays 304A and 304B are turned off to supply power to the inverters 1A and 1B. In the system on the side (normal system) that has received the signal notifying the occurrence of an abnormality, the system that sends a signal to notify the other party whether or not the Motor torque compensation control that supplements the electric power supplied to the electric motor 130 is performed.

図３は、異常検知信号をマイクロコンピュータ３０２Ａ，３０２Ｂの間で互いに送受するための回路の一態様を示す。
図３において、各系統には、マイクロコンピュータ３０２Ａ，３０２Ｂに電源供給を行うとともにマイクロコンピュータ３０２Ａ，３０２Ｂの監視を行うの電源回路３５１Ａ，３５１Ｂを備える。例えば、電源回路３５１Ａ，３５１Ｂは、ウォッチドックタイマ（watchdog timer）付の電源ＩＣである。 FIG. 3 shows an embodiment of a circuit for transmitting and receiving an abnormality detection signal between the microcomputers 302A and 302B.
In FIG. 3, each system includes power supply circuits 351A and 351B for supplying power to the microcomputers 302A and 302B and for monitoring the microcomputers 302A and 302B. For example, the power supply circuits 351A and 351B are power supply ICs with a watchdog timer.

電源回路３５１Ａ，３５１Ｂは、マイクロコンピュータ３０２Ａ，３０２Ｂが出力する動作監視用信号（プログラムラン信号）を入力し、この動作監視用信号に基づきマイクロコンピュータ３０２Ａ，３０２Ｂの動作異常を検知すると、マイクロコンピュータ３０２Ａ，３０２Ｂのリセット信号入力端子３２１Ａ，３２１Ｂにリセット信号（アクティブ信号）を出力して、マイクロコンピュータ３０２Ａ，３０２Ｂをリセット（初期化）する。   The power supply circuits 351A and 351B receive an operation monitoring signal (program run signal) output from the microcomputers 302A and 302B, and upon detecting an operation abnormality of the microcomputers 302A and 302B based on the operation monitoring signal, the microcomputer 302A. , 302B, reset signals (active signals) are output to reset signal input terminals 321A, 321B to reset (initialize) the microcomputers 302A, 302B.

また、マイクロコンピュータ３０２Ａ，３０２Ｂ間での異常通知ラインとして、第１マイクロコンピュータ３０２Ａから第２マイクロコンピュータ３０２Ｂに向けて第１系統における異常の有無を通知するための第１異常通知ライン３６０Ａと、第２マイクロコンピュータ３０２Ｂから第１マイクロコンピュータ３０２Ａに向けて第２系統における異常の有無を通知するための第２異常通知ライン３６０Ｂとを設けてある。   Further, as an abnormality notification line between the microcomputers 302A and 302B, a first abnormality notification line 360A for notifying the presence or absence of abnormality in the first system from the first microcomputer 302A to the second microcomputer 302B, A second abnormality notification line 360B for notifying the presence or absence of abnormality in the second system is provided from the second microcomputer 302B to the first microcomputer 302A.

第１異常通知ライン３６０Ａは、第１マイクロコンピュータ３０２Ａの２つ異常通知信号の出力端子（出力ポート）３６１Ａ，３６２Ａを並列接続した回路と、第２マイクロコンピュータ３０２Ｂの異常通知信号の入力端子（入力ポート）３６３Ｂとを信号線３７０Ａで直列接続して構成される。
更に、第１異常通知ライン３６０Ａは、出力端子３６１Ａ，３６２Ａを論理レベルとしてロー（Low）レベル、つまり、第１マイクロコンピュータ３０２Ａのグランド（ground）レベルにプルダウン処理するプルダウン抵抗Ｒ１Ａと、入力端子３６３Ｂを論理レベルとしてハイ（High）レベル、つまり、第２マイクロコンピュータ３０２Ｂの電源電圧にプルアップ処理するプルアップ抵抗Ｒ２Ｂと、入力端子３６３Ｂの入力信号をローパス処理する抵抗Ｒ３ＢとコンデンサＣＢとからなるフィルタ回路３６５Ｂとを有している。 The first abnormality notification line 360A includes a circuit in which two abnormality notification signal output terminals (output ports) 361A and 362A of the first microcomputer 302A are connected in parallel, and an abnormality notification signal input terminal (input) of the second microcomputer 302B. Port) 363B and a signal line 370A connected in series.
Further, the first abnormality notification line 360A includes a pull-down resistor R1A that pulls down to a low level with the output terminals 361A and 362A as logic levels, that is, a ground level of the first microcomputer 302A, and an input terminal 363B. Is a high level, that is, a filter composed of a pull-up resistor R2B that pulls up the power supply voltage of the second microcomputer 302B, a resistor R3B that low-passes the input signal of the input terminal 363B, and a capacitor CB. Circuit 365B.

また、第２異常通知ライン３６０Ｂは、第２マイクロコンピュータ３０２Ｂの２つ異常通知信号の出力端子３６１Ｂ，３６２Ｂを並列接続した回路と、第１マイクロコンピュータ３０２Ａの異常通知信号の入力端子３６３Ａとを信号線３７０Ｂで直列接続して構成される。
更に、第２異常通知ライン３６０Ｂは、出力端子３６１Ｂ，３６２Ｂ側を論理レベルとしてロー（Low）レベル、つまり、第２マイクロコンピュータ３０２Ｂのグランド（ground）レベルにプルダウン処理するプルダウン抵抗Ｒ１Ｂと、入力端子３６３Ａ側を論理レベルとしてハイ（High）レベル、つまり、第１マイクロコンピュータ３０２Ａの電源電圧にプルアップ処理するプルアップ抵抗Ｒ２Ａと、入力端子３６３Ａの入力信号をローパス処理する抵抗Ｒ３ＡとコンデンサＣＡとからなるフィルタ回路３６５Ａとを有している。 The second abnormality notification line 360B is a signal that connects a circuit in which two abnormality notification signal output terminals 361B and 362B of the second microcomputer 302B are connected in parallel and an abnormality notification signal input terminal 363A of the first microcomputer 302A. The line 370B is connected in series.
Further, the second abnormality notification line 360B includes a pull-down resistor R1B that pulls down to a low level with the output terminals 361B and 362B as logic levels, that is, a ground level of the second microcomputer 302B, and an input terminal. The logic level of the 363A side is a high level, that is, a pull-up resistor R2A that pulls up to the power supply voltage of the first microcomputer 302A, a resistor R3A that performs low-pass processing on the input signal of the input terminal 363A, and a capacitor CA. And a filter circuit 365A.

また、第１マイクロコンピュータ３０２Ａは、入力端子３６３Ａの入力信号の電圧をＡ／Ｄ変換するＡ／Ｄ変換回路３６４Ａを備え、このＡ／Ｄ変換回路３６４Ａが出力する電圧データに基づき第２系統での異常の有無を検知する。
同様に、第２マイクロコンピュータ３０２Ｂは、入力端子３６３Ｂの入力信号の電圧をＡ／Ｄ変換するＡ／Ｄ変換回路３６４Ｂを備え、このＡ／Ｄ変換回路３６４Ｂが出力する電圧データに基づき第１系統での異常の有無を検知する。 The first microcomputer 302A also includes an A / D conversion circuit 364A for A / D converting the voltage of the input signal at the input terminal 363A. Based on the voltage data output from the A / D conversion circuit 364A, the first microcomputer 302A is a second system. Detect the presence or absence of abnormalities.
Similarly, the second microcomputer 302B includes an A / D conversion circuit 364B for A / D converting the voltage of the input signal at the input terminal 363B, and the first system is based on the voltage data output from the A / D conversion circuit 364B. Detects whether there is an abnormality in

そして、第１マイクロコンピュータ３０２Ａは、第１インバータ１Ａや第１巻線群２Ａなどの第１系統を構成するデバイスの異常を検知していないときには両出力端子３６１Ａ，３６２Ａを論理レベルとしてロー（Low）レベルに設定し、異常を検知したときには両出力端子３６１Ａ，３６２Ａを第１異常通知ライン３６０Ａから電気的に切り離したハイインピーダンス（High-Z）に設定する。   The first microcomputer 302A sets both output terminals 361A and 362A as logic levels low when no abnormality is detected in the devices constituting the first system such as the first inverter 1A and the first winding group 2A. When the abnormality is detected, both output terminals 361A and 362A are set to high impedance (High-Z) electrically disconnected from the first abnormality notification line 360A.

同様に、第２マイクロコンピュータ３０２Ｂは、第２インバータ１Ｂや第２巻線群２Ｂなどの第２系統を構成するデバイスの異常を検知していないときには両出力端子３６１Ｂ，３６２Ｂを論理レベルとしてロー（Low）レベルに設定し、異常を検知したときには両出力端子３６１Ｂ，３６２Ｂを第２異常通知ライン３６０Ｂから電気的に切り離したハイインピーダンス（High-Z）に設定する。   Similarly, the second microcomputer 302B sets both output terminals 361B and 362B to a logic level low when no abnormality is detected in the devices constituting the second system such as the second inverter 1B and the second winding group 2B. When the abnormality is detected, both output terminals 361B and 362B are set to high impedance (High-Z) electrically disconnected from the second abnormality notification line 360B.

係る構成の異常通知ライン３６０Ａ，３６０Ｂにおいて、例えば、第１系統に異常がなく、第１マイクロコンピュータ３０２Ａが出力端子３６１Ａ，３６２Ａを論理レベルとしてロー（Low）レベルに設定していると、第２マイクロコンピュータ３０２Ｂの入力端子３６３Ｂの電圧は論理レベルとしてロー（Low）レベルになり、第２マイクロコンピュータ３０２ＢはＡ／Ｄ変換回路３６４Ｂが出力する電圧データが論理レベルとしてロー（Low）レベルであるときに、第１系統に異常がない状態であることを検知する。   In the abnormality notification lines 360A and 360B having such a configuration, for example, when there is no abnormality in the first system and the first microcomputer 302A sets the output terminals 361A and 362A to the logic level, the second level. When the voltage of the input terminal 363B of the microcomputer 302B is at a low level as a logic level, the second microcomputer 302B has a voltage level output from the A / D conversion circuit 364B at a low level as a logic level. In addition, it is detected that there is no abnormality in the first system.

一方、第１系統に異常が発生し、第１マイクロコンピュータ３０２Ａが出力端子３６１Ａ，３６２Ａをハイインピーダンス（High-Z）に設定すると、第２マイクロコンピュータ３０２Ｂの入力端子３６３Ｂの電圧がロー（Low）レベルとハイ（High）レベルとの中間電圧になり、第２マイクロコンピュータ３０２ＢはＡ／Ｄ変換回路３６４Ｂが出力する電圧データがロー（Low）レベルとハイ（High）レベルとの中間電圧であるときは、第１系統に異常が発生している状態であることを検知する。   On the other hand, when an abnormality occurs in the first system and the first microcomputer 302A sets the output terminals 361A and 362A to high impedance (High-Z), the voltage at the input terminal 363B of the second microcomputer 302B is low. The second microcomputer 302B has an intermediate voltage between the low level and the high level, and the second microcomputer 302B has a voltage data output from the A / D conversion circuit 364B that is an intermediate voltage between the low level and the high level. Detects that an abnormality has occurred in the first system.

第１マイクロコンピュータ３０２Ａが出力端子３６１Ａ，３６２Ａをハイインピーダンス（High-Z）に設定すると、第２マイクロコンピュータ３０２Ｂ側の入力端子３６３Ｂの電圧は、抵抗Ｒ２Ｂと抵抗Ｒ１Ａとの直列回路において抵抗Ｒ１Ａにかかる電圧、つまり、電源電圧とグランドレベルとの中間電圧となる。
一方、第１マイクロコンピュータ３０２Ａが出力端子３６１Ａ，３６２Ａをロー（Low）レベルに設定すると、抵抗Ｒ２Ｂと接地点との間の電圧レベルが第２マイクロコンピュータ３０２Ｂ側の入力端子３６３Ｂの電圧になり、入力端子３６３Ｂの電圧はグランドレベルとなって論理レベルとしてはロー（Low）レベルとなる。 When the first microcomputer 302A sets the output terminals 361A and 362A to high impedance (High-Z), the voltage of the input terminal 363B on the second microcomputer 302B side is applied to the resistor R1A in the series circuit of the resistor R2B and the resistor R1A. Such a voltage, that is, an intermediate voltage between the power supply voltage and the ground level.
On the other hand, when the first microcomputer 302A sets the output terminals 361A and 362A to the low level, the voltage level between the resistor R2B and the ground point becomes the voltage of the input terminal 363B on the second microcomputer 302B side, The voltage of the input terminal 363B becomes the ground level, and the logic level becomes a low level.

同様に、第２マイクロコンピュータ３０２Ｂが出力端子３６１Ｂ，３６２Ｂをハイインピーダンス（High-Z）に設定すると、第１マイクロコンピュータ３０２Ａ側の入力端子３６３Ａの電圧は、抵抗Ｒ２Ａと抵抗Ｒ１Ｂとの直列回路において抵抗Ｒ１Ｂにかかる電圧、つまり、電源電圧とグランドレベルとの中間電圧となる。
また、第２マイクロコンピュータ３０２Ｂが出力端子３６１Ｂ，３６２Ｂをロー（Low）レベルに設定すると、抵抗Ｒ２Ａと接地点との間の電圧レベルが第１マイクロコンピュータ３０２Ａ側の入力端子３６３Ａの電圧になり、入力端子３６３Ａの電圧は論理レベルとしてロー（Low）レベルとなる。 Similarly, when the second microcomputer 302B sets the output terminals 361B and 362B to high impedance (High-Z), the voltage of the input terminal 363A on the first microcomputer 302A side is a series circuit of the resistor R2A and the resistor R1B. The voltage applied to the resistor R1B, that is, an intermediate voltage between the power supply voltage and the ground level.
When the second microcomputer 302B sets the output terminals 361B and 362B to the low level, the voltage level between the resistor R2A and the ground point becomes the voltage of the input terminal 363A on the first microcomputer 302A side, The voltage of the input terminal 363A becomes a low level as a logic level.

更に、第１マイクロコンピュータ３０２Ａと第２マイクロコンピュータ３０２Ｂとの間で信号線３７０Ａ又は信号線３７０Ｂが断線した場合、プルアップ抵抗Ｒ２Ａ，Ｒ２Ｂのプルアップ処理によって、断線した信号線に接続される入力端子３６３Ａ又は３６３Ｂの入力は、論理レベルとしてハイ（High）レベルになる。
これにより、マイクロコンピュータ３０２Ａ，３０２Ｂは、入力端子３６３Ａ，３６３Ｂの入力がハイ（High）レベルであるときに、信号線３７０Ａ，３７０Ｂが断線していて、他方の系統の異常検知信号が入力されない状態であることを検知する。 Further, when the signal line 370A or the signal line 370B is disconnected between the first microcomputer 302A and the second microcomputer 302B, the input connected to the disconnected signal line by the pull-up processing of the pull-up resistors R2A and R2B. The input of the terminal 363A or 363B becomes a high level as a logic level.
Thereby, in the microcomputers 302A and 302B, when the inputs of the input terminals 363A and 363B are at a high level, the signal lines 370A and 370B are disconnected, and the abnormality detection signal of the other system is not input. Is detected.

更に、マイクロコンピュータ３０２Ａ，３０２Ｂが故障し、電源回路３５１Ａ，３５１Ｂによってリセットされた直後は、異常検知信号用の出力端子３６１Ａ，３６２Ａ，３６１Ｂ，３６２Ｂが入力モードになってハイインピーダンス状態になるので、異常検知に基づき出力端子３６１Ａ，３６２Ａ，３６１Ｂ，３６２Ｂをハイインピーダンスに設定するときと同様に、正常な系統は相手側の系統に異常が発生したことを検知できる。   Further, immediately after the microcomputers 302A and 302B break down and are reset by the power supply circuits 351A and 351B, the output terminals 361A, 362A, 361B, and 362B for abnormality detection signals are in the input mode and become a high impedance state. As in the case where the output terminals 361A, 362A, 361B, and 362B are set to high impedance based on the abnormality detection, the normal system can detect that an abnormality has occurred in the counterpart system.

以上のように、インバータ１Ａ，１Ｂや巻線群２Ａ，２Ｂに異常がない正常状態では、各マイクロコンピュータ３０２Ａ，３０２Ｂは出力端子３６１Ａ，３６２Ａ，３６１Ｂ，３６２Ｂをロー（Low）レベルに設定し、異常が発生するとハイインピーダンス（High-Z）に設定する。
そして、各マイクロコンピュータ３０２Ａ，３０２Ｂは、入力端子３６３Ａ，３６３Ｂがロー（Low）レベルであれば相手側系統が正常状態であることを検知し、入力端子３６３Ａ，３６３Ｂがハイ（High）レベルであれば信号線が断線していることを検知し、入力端子３６３Ａ，３６３Ｂが中間電圧であれば相手側系統に異常が発生していることを検知する。 As described above, in a normal state in which there is no abnormality in the inverters 1A and 1B and the winding groups 2A and 2B, the microcomputers 302A and 302B set the output terminals 361A, 362A, 361B, and 362B to a low level, If an error occurs, set to high impedance (High-Z).
Each of the microcomputers 302A and 302B detects that the counterpart system is in a normal state if the input terminals 363A and 363B are at a low level, and the input terminals 363A and 363B are at a high level. For example, it is detected that the signal line is disconnected, and if the input terminals 363A and 363B are at an intermediate voltage, it is detected that an abnormality has occurred in the counterpart system.

ここで、相手側系統の異常には、相手側のインバータや巻線などのデバイス異常と、相手側のマイクロコンピュータの演算処理異常とが含まれる。
相手側系統が正常であることを検知したマイクロコンピュータ３０２Ａ，３０２Ｂは、通常に各系統に割り振られた目標トルクに従ってインバータ１Ａ，１Ｂによる電動モータ１３０への電力供給を制御する通常時処理を実施する。 Here, the abnormality of the counterpart system includes an abnormality of a device such as an inverter or a winding of the counterpart side, and an arithmetic processing abnormality of the counterpart microcomputer.
The microcomputers 302A and 302B that have detected that the counterpart system is normal perform normal processing for controlling the power supply to the electric motor 130 by the inverters 1A and 1B in accordance with the target torque normally assigned to each system. .

また、相手側系統が異常であることを検知したマイクロコンピュータ３０２Ａ，３０２Ｂは、相手側系統では電源リレー３０４Ａ，３０４Ｂをオフし電動モータ１３０への電力供給を停止するから、異常発生側の系統でモータに供給していた電力を補うモータトルク補償制御（他系統異常時処理）を実施して、異常発生前後でステアリングの操作性が変化することを抑制する。
相手側系統が異常であることを検知したマイクロコンピュータ３０２Ａ，３０２Ｂは、モータトルク補償制御に加えて車両の運転者に異常発生を警告するための警告灯３７１を点灯させる制御を行うことができる。
なお、警告手段は、警告灯３７１に限定されず、ブザーや警告文の文字表示などの警告手段を動作させる構成とすることができる。 In addition, the microcomputers 302A and 302B that have detected that the other side system is abnormal turn off the power supply relays 304A and 304B and stop the power supply to the electric motor 130 in the other side system. Motor torque compensation control that compensates for the electric power supplied to the motor (processing when another system is abnormal) is performed to suppress changes in steering operability before and after the occurrence of the abnormality.
The microcomputers 302A and 302B that have detected that the counterpart system is abnormal can perform control for lighting a warning lamp 371 for warning the vehicle driver of the occurrence of abnormality in addition to motor torque compensation control.
The warning means is not limited to the warning lamp 371, and may be configured to operate warning means such as a buzzer or a character display of a warning sentence.

また、マイクロコンピュータ３０２Ａ，３０２Ｂの間での異常検知信号の送受信に用いる信号線の断線を検知したマイクロコンピュータ３０２Ａ，３０２Ｂは、モータトルク補償制御を実施することなく、通常に各系統に割り振られた目標トルクに従ってインバータ１Ａ，１Ｂによる電動モータ１３０への電力供給を制御するものの、前記警告灯３７１を点灯させる断線時処理を実施する。   In addition, the microcomputers 302A and 302B that have detected the disconnection of the signal lines used for transmitting and receiving the abnormality detection signal between the microcomputers 302A and 302B are normally assigned to each system without performing motor torque compensation control. Although the power supply to the electric motor 130 by the inverters 1A and 1B is controlled according to the target torque, the disconnection process for turning on the warning lamp 371 is performed.

以上のように、異常通知ライン３６０Ａ，３６０Ｂによって２系統が相互に異常検知信号を送受信する制御装置１５０では、正常な系統のマイクロコンピュータは、相手側のデバイス異常と演算処理異常との双方に対してモータトルク補償制御などの適切なフェイルセーフ処理（異常時処理）を実施できる。
更に、マイクロコンピュータ３０２Ａ，３０２Ｂは、異常検知信号を授受するため信号線の断線を、各系統の異常と区別して検知できるので、モータトルク補償制御などのフェイルセーフ処理が無用に実施されることを抑制できる。 As described above, in the control device 150 in which the two systems transmit and receive an abnormality detection signal to each other through the abnormality notification lines 360A and 360B, the normal system microcomputer is capable of dealing with both the device abnormality on the counterpart side and the arithmetic processing abnormality. Therefore, appropriate fail-safe processing (processing at the time of abnormality) such as motor torque compensation control can be performed.
Further, since the microcomputers 302A and 302B can detect the disconnection of the signal line separately from the abnormality of each system in order to send and receive the abnormality detection signal, fail safe processing such as motor torque compensation control is performed unnecessarily. Can be suppressed.

また、異常通知ライン３６０Ａ，３６０Ｂはレベル信号としての異常検知信号を送信し、異常通知信号の受信側はＡ／Ｄ変換によって異常検知信号の信号レベルを検知するから、異常通知ライン３６０Ａ，３６０Ｂにフィルタ回路３６５Ａ，３６５Ｂを設定でき、グランド（ＧＮＤ）電位変動の影響による誤検知を抑制できる。
例えば、マイクロコンピュータ３０２Ａ，３０２Ｂ間での通信によって異常検知情報の受け渡しを行わせる場合、通信ラインにフィルタ回路（ローパスフィルタ）を設定すると通信信号の鈍りが発生してしまうためフィルタ回路を設けることができず、モータ通電開始時などのグランド（ＧＮＤ）電位変動が発生する状態では異常検知情報を通信できない可能性がある。 Also, the abnormality notification lines 360A and 360B transmit abnormality detection signals as level signals, and the reception side of the abnormality notification signal detects the signal level of the abnormality detection signal by A / D conversion, so the abnormality notification lines 360A and 360B Filter circuits 365A and 365B can be set, and erroneous detection due to the influence of ground (GND) potential fluctuation can be suppressed.
For example, when passing abnormality detection information through communication between the microcomputers 302A and 302B, if a filter circuit (low-pass filter) is set in the communication line, the communication signal becomes dull and a filter circuit is provided. In the state where the ground (GND) potential fluctuation occurs such as when the motor energization starts, there is a possibility that the abnormality detection information cannot be communicated.

また、ＣＡＮ（Controller Area Network）通信を用いれば、グランド（ＧＮＤ）電位差に対してロバストネスを有するシステムにすることが可能であるが、マイクロコンピュータ３０２Ａ，３０２Ｂ間でクロック誤差があると通信が成立せず、グランド（ＧＮＤ）電位差に対してロバストネスを有しかつ同期クロック方式とする通信方式とするためにはコスト高になる。
これに対し、レベル信号としての異常検知信号を送信する構成であってフィルタ回路３６５Ａ，３６５Ｂが設定される異常通知ライン３６０Ａ，３６０Ｂでは、グランド（ＧＮＤ）電位変動による誤検知の発生を十分に抑制でき、また、コスト高になることも避けることができる。 If CAN (Controller Area Network) communication is used, a system having robustness with respect to a ground (GND) potential difference can be realized. However, if there is a clock error between the microcomputers 302A and 302B, communication is established. However, it is expensive to use a communication system having a robustness with respect to the ground (GND) potential difference and a synchronous clock system.
On the other hand, in the abnormality notification lines 360A and 360B in which the abnormality detection signal as a level signal is transmitted and the filter circuits 365A and 365B are set, occurrence of erroneous detection due to ground (GND) potential fluctuation is sufficiently suppressed. It is also possible to avoid an increase in cost.

また、図３に示した異常通知ライン３６０Ａ，３６０Ｂでは、２つの出力端子３６１Ａ，３６２Ａの並列接続回路と入力端子３６３Ｂとを信号線３７０Ａで結び、２つの出力端子３６１Ｂ，３６２Ｂの並列接続回路と入力端子３６３Ａとを信号線３７０Ｂで結ぶので、並列接続される２つの出力端子の一方がオープン故障しても、正常な出力端子をローレベルに設定することで、入力端子側の論理レベルをローレベルにして、正常であることを相手側に通知できる。   Further, in the abnormality notification lines 360A and 360B shown in FIG. 3, the parallel connection circuit of the two output terminals 361A and 362A and the input terminal 363B are connected by the signal line 370A, and the parallel connection circuit of the two output terminals 361B and 362B. Since the input terminal 363A is connected by the signal line 370B, even if one of the two output terminals connected in parallel is open-failed, the logic level on the input terminal side is lowered by setting the normal output terminal to the low level. Level can be notified to the other party that it is normal.

なお、２つの出力端子を並列接続させる構成に代えて、１つの出力端子と１つの入力端子とを信号線で結んで異常通知ライン３６０Ａ，３６０Ｂを構成することができ、また、３つ以上の出力端子を並列接続して他系統の入力端子と接続させることができる。
また、入力端子３６３Ａ，３６３Ｂの電圧レベルをＡ／Ｄ変換するＡ／Ｄ変換回路３６４Ａ，３６４Ｂを、図４に示すように、基準電圧（例えば３．３Ｖ）が入力される状態と、入力端子３６３Ａ，３６３Ｂの電圧レベルが入力される状態とに切り替えることができるよう構成することで、マイクロコンピュータ３０２Ａ，３０２Ｂは、入力端子３６３Ａ，３６３Ｂのオープン故障を検知することが可能となる。 Instead of a configuration in which two output terminals are connected in parallel, the abnormality notification lines 360A and 360B can be configured by connecting one output terminal and one input terminal with a signal line, and more than two Output terminals can be connected in parallel and connected to input terminals of other systems.
Further, as shown in FIG. 4, the A / D conversion circuits 364A and 364B for A / D converting the voltage levels of the input terminals 363A and 363B are connected to a state in which a reference voltage (for example, 3.3 V) is input, By configuring so that the voltage levels of 363A and 363B can be switched to the input state, the microcomputers 302A and 302B can detect an open failure of the input terminals 363A and 363B.

図４に示すＡ／Ｄ変換回路３６４Ａ，３６４Ｂは、Ａ／Ｄ変換対象の電圧を内部コンデンサＣ３にチャージ（サンプリング）し、チャージした結果をＡ／Ｄ変換に使用する回路であり、入力端子３６３Ａ，３６３Ｂの電圧を内部コンデンサＣ３にチャージするための第１スイッチＳＷ１と、基準電圧を内部コンデンサＣ３にチャージするための第２スイッチＳＷ２とを有する。
基準電圧を内部コンデンサＣ３にチャージする機能を備えないＡ／Ｄ変換回路を用いる場合、入力端子３６３Ａ，３６３Ｂがオープン故障してもＡ／Ｄ変換回路は既に内部コンデンサＣ３にチャージされている電圧をＡ／Ｄ変換することになり、マイクロコンピュータ３０２Ａ，３０２Ｂは、入力端子３６３Ａ，３６３Ｂがオープン故障していることを検知できない。 The A / D conversion circuits 364A and 364B shown in FIG. 4 are circuits that charge (sample) the voltage to be A / D converted to the internal capacitor C3, and use the charged result for A / D conversion. , 363B has a first switch SW1 for charging the internal capacitor C3 and a second switch SW2 for charging a reference voltage to the internal capacitor C3.
When an A / D conversion circuit that does not have a function of charging the reference voltage to the internal capacitor C3 is used, even if the input terminals 363A and 363B have an open failure, the A / D conversion circuit uses the voltage already charged in the internal capacitor C3. The microcomputers 302A and 302B cannot detect that the input terminals 363A and 363B have an open failure.

これに対し、Ａ／Ｄ変換回路３６４Ａ，３６４Ｂは基準電圧を内部コンデンサＣ３にチャージするための第２スイッチＳＷ２を有するから、マイクロコンピュータ３０２Ａ，３０２Ｂは、入力端子３６３Ａ，３６３Ｂがオープン故障していることを検知することができる。
以下に、入力端子３６３Ａ，３６３Ｂのオープン故障の検知を可能とするＡ／Ｄ変換処理を説明する。
マイクロコンピュータ３０２Ａ，３０２Ｂは、入力端子３６３Ａ，３６３Ｂの電圧をＡ／Ｄ変換する前（第１スイッチＳＷ１をオンする前）に、第２スイッチＳＷ２をオンして基準電圧を内部コンデンサＣ３にチャージし、その後、第２スイッチＳＷ２をオフして第１スイッチＳＷ１をオンする。
これにより、入力端子３６３Ａ，３６３Ｂが正常であれば、第１スイッチＳＷ１をオンすることで内部コンデンサＣ３には入力端子３６３Ａ，３６３Ｂの電圧がチャージされ、Ａ／Ｄ変換回路３６４Ａ，３６４Ｂは入力端子３６３Ａ，３６３Ｂの入力電圧をＡ／Ｄ変換することになる。 On the other hand, since the A / D conversion circuits 364A and 364B have the second switch SW2 for charging the reference voltage to the internal capacitor C3, the microcomputers 302A and 302B have an open failure at the input terminals 363A and 363B. Can be detected.
The A / D conversion process that enables detection of an open failure of the input terminals 363A and 363B will be described below.
The microcomputers 302A and 302B turn on the second switch SW2 and charge the reference voltage to the internal capacitor C3 before A / D converting the voltages at the input terminals 363A and 363B (before turning on the first switch SW1). Thereafter, the second switch SW2 is turned off and the first switch SW1 is turned on.
As a result, if the input terminals 363A and 363B are normal, the voltage of the input terminals 363A and 363B is charged to the internal capacitor C3 by turning on the first switch SW1, and the A / D conversion circuits 364A and 364B are input terminals. The input voltages of 363A and 363B are A / D converted.

一方、入力端子３６３Ａ，３６３Ｂがオープン故障している場合、第１スイッチＳＷ１をオンしても内部コンデンサＣ３を放電させる経路が入力端子３６３Ａ，３６３Ｂのオープン故障によって断たれているため、Ａ／Ｄ変換回路３６４Ａ，３６４Ｂは基準電圧をＡ／Ｄ変換することになり、マイクロコンピュータ３０２Ａ，３０２Ｂは、基準電圧値がＡ／Ｄ変換値として得られたことに基づき入力端子３６３Ａ，３６３Ｂのオープン故障を検知できる。   On the other hand, when the input terminals 363A and 363B have an open failure, the path for discharging the internal capacitor C3 is interrupted by the open failure of the input terminals 363A and 363B even when the first switch SW1 is turned on. The conversion circuits 364A and 364B perform A / D conversion of the reference voltage, and the microcomputers 302A and 302B detect an open failure of the input terminals 363A and 363B based on the reference voltage value obtained as the A / D conversion value. It can be detected.

ここで、基準電圧値を論理レベルでのハイ（High）レベルとした場合、マイクロコンピュータ３０２Ａ，３０２Ｂは、Ａ／Ｄ変換値がハイ（High）レベルであるときに、信号線３７０Ａ，３７０Ｂの故障又は入力端子３６３Ａ，３６３Ｂのオープン故障であること、つまり、異常通知ラインの断線故障を検知できる。
また、マイクロコンピュータ３０２Ａ，３０２Ｂは、異常通知ライン３６０Ａ，３６０Ｂの正常性チェック（初期診断）を行う機能をソフトウェアとして備えることができる。 Here, when the reference voltage value is set to the high level at the logic level, the microcomputers 302A and 302B cause the failure of the signal lines 370A and 370B when the A / D conversion value is at the high level. Alternatively, it is possible to detect an open failure of the input terminals 363A and 363B, that is, a disconnection failure of the abnormality notification line.
Further, the microcomputers 302A and 302B can be provided with a function of performing normality check (initial diagnosis) of the abnormality notification lines 360A and 360B as software.

各マイクロコンピュータ３０２Ａ，３０２Ｂは、異常通知ライン３６０Ａ，３６０Ｂの正常性チェックにおいて、異常の検知とは無関係に予め定められたパターンで出力端子３６１Ａ，３６２Ａ，３６１Ｂ，３６２Ｂの出力を周期的に切り替える処理を並行して実施し、入力端子３６３Ａ，３６３Ｂの入力レベルが相手側の出力状態に対応しているか否かを検証することで、１系統の動作停止、端子異常、断線などの有無を検出する。   Each microcomputer 302A, 302B periodically switches the output of the output terminals 361A, 362A, 361B, 362B in a predetermined pattern regardless of the detection of abnormality in the normality check of the abnormality notification lines 360A, 360B. Is performed in parallel, and whether or not the input level of the input terminals 363A and 363B corresponds to the output state of the other party is detected to detect the presence or absence of one system operation stop, terminal abnormality, disconnection, etc. .

図５のフローチャートは、各マイクロコンピュータ３０２Ａ，３０２Ｂが、異常通知ライン３６０Ａ，３６０Ｂの正常性チェック（初期診断）のために出力端子３６１Ａ，３６２Ａ，３６１Ｂ，３６２Ｂの出力を切り替える処理の流れを示す。
各マイクロコンピュータ３０２Ａ，３０２Ｂは、図５のフローチャートに示す処理プログラムをそれぞれメモリに格納し、係る処理プログラムに沿ってそれぞれ動作することで、異常通知信号用の出力端子の出力切り替えを並行して実施するが、以下では、第１マイクロコンピュータ３０２Ａ側の処理として説明する。 The flowchart of FIG. 5 shows the flow of processing in which the microcomputers 302A and 302B switch the output of the output terminals 361A, 362A, 361B, and 362B for the normality check (initial diagnosis) of the abnormality notification lines 360A and 360B.
Each of the microcomputers 302A and 302B stores the processing program shown in the flowchart of FIG. 5 in a memory, and operates in accordance with the processing program to perform output switching of the output terminal for the abnormality notification signal in parallel. However, the following description will be made as processing on the first microcomputer 302A side.

第１マイクロコンピュータ３０２Ａは、ステップＳ１０１で起動に伴うリセットが解除されると、ステップＳ１０２で各種のイニシャル処理（初期化処理）を実施する。
第１マイクロコンピュータ３０２Ａは、イニシャル処理が終了すると、ステップＳ１０３で異常通知信号用の出力端子３６１Ａ，３６２Ａを共に論理レベルとしてハイ（High）レベルに設定する。 When the reset associated with the activation is canceled in step S101, the first microcomputer 302A performs various initial processes (initialization processes) in step S102.
When the initial process is completed, the first microcomputer 302A sets both the abnormality notification signal output terminals 361A and 362A as logic levels to a high level in step S103.

第１マイクロコンピュータ３０２Ａが出力端子３６１Ａ，３６２Ａを共にハイ（High）レベルに設定すると、異常通知ライン３６０Ａが正常であれば、第２マイクロコンピュータ３０２Ｂの入力端子３６３Ｂの入力は論理レベルとしてハイになる。
第１マイクロコンピュータ３０２Ａは、ステップＳ１０４で、出力端子３６１Ａ，３６２Ａを共にハイ（High）レベルに切り替えた後からの経過時間を、第２マイクロコンピュータ３０２Ｂ側でのイニシャル処理の終了を待っている時間として計測する処理を開始する。 When the first microcomputer 302A sets both the output terminals 361A and 362A to the high level, if the abnormality notification line 360A is normal, the input of the input terminal 363B of the second microcomputer 302B becomes high as the logic level. .
The first microcomputer 302A waits for the end of the initial process on the second microcomputer 302B side to be the elapsed time after the output terminals 361A and 362A are both switched to the high level in step S104. As a result, the measurement process is started.

そして、第１マイクロコンピュータ３０２Ａは、ステップＳ１０５で、第２マイクロコンピュータ３０２Ｂ側でのイニシャル処理の終了を待っている時間（イニシャル処理終了待ち時間）が第１所定時間（例えば４０ms）を下回っているか否かを判別する。
ここで、イニシャル処理終了待ち時間が第１所定時間を下回っている場合、第１マイクロコンピュータ３０２Ａは、ステップＳ１０６に進み、第２マイクロコンピュータ３０２Ｂ側で各種のイニシャル処理（初期化処理）が終了したか否かを、第１マイクロコンピュータ３０２Ａの入力端子３６３Ａの入力がハイになっているか否かに基づいて検出する。 In step S105, the first microcomputer 302A waits for the end of the initial process on the second microcomputer 302B side (initial process end wait time) to be less than a first predetermined time (for example, 40 ms). Determine whether or not.
Here, when the initial process end waiting time is less than the first predetermined time, the first microcomputer 302A proceeds to step S106, and various initial processes (initialization processes) are completed on the second microcomputer 302B side. Is detected based on whether the input of the input terminal 363A of the first microcomputer 302A is high.

つまり、第２マイクロコンピュータ３０２Ｂ側でも、第１マイクロコンピュータ３０２Ａと同様に、イニシャル処理が終了すると異常通知信号用の出力端子３６１Ｂ，３６２Ｂを共に論理レベルとしてハイ（High）レベルに設定する処理を行うから、これによって、第１マイクロコンピュータ３０２Ａの入力端子３６３Ａの入力がハイになる。
したがって、第１マイクロコンピュータ３０２Ａは、入力端子３６３Ａの入力がハイになっていない場合は第２マイクロコンピュータ３０２Ｂ側でのイニシャル処理（初期化処理）が終了していないことを検知し、入力端子３６３Ａの入力がハイに切り替わったときに第２マイクロコンピュータ３０２Ｂ側でのイニシャル処理（初期化処理）が終了していることを検知できる。 That is, on the side of the second microcomputer 302B, similarly to the first microcomputer 302A, when the initial process is completed, a process for setting both the abnormality notification signal output terminals 361B and 362B to a high level is performed. Thus, the input of the input terminal 363A of the first microcomputer 302A becomes high.
Therefore, when the input of the input terminal 363A is not high, the first microcomputer 302A detects that the initial process (initialization process) on the second microcomputer 302B side has not ended, and the input terminal 363A It is possible to detect that the initial process (initialization process) on the second microcomputer 302B side has ended when the input is switched to high.

そして、第１マイクロコンピュータ３０２Ａは、入力端子３６３Ａの入力がハイにならないときには、ステップＳ１０５に戻って、イニシャル処理終了待ち時間が第１所定時間を下回っているか否かを判別する。
マイクロコンピュータ３０２Ａ，３０２Ｂが、ステップＳ１０５においてイニシャル処理終了待ち時間と比較する第１所定時間は、相手側のマイクロコンピュータが正常であれば、イニシャル処理が終了すると見込まれる時間に設定される。 Then, when the input at the input terminal 363A does not go high, the first microcomputer 302A returns to step S105 and determines whether or not the initial processing end waiting time is less than the first predetermined time.
The first predetermined time that the microcomputers 302A and 302B compare with the initial processing end waiting time in step S105 is set to a time that the initial processing is expected to end if the counterpart microcomputer is normal.

したがって、イニシャル処理終了待ち時間が第１所定時間を下回っている間は、相手側のマイクロコンピュータが正常であるか否かが不定であり、第１マイクロコンピュータ３０２Ａは、ステップＳ１０６の処理を繰り返す。
ここで、イニシャル処理終了待ち時間が第１所定時間以上になっても入力端子３６３Ａの入力がハイに切り替わらない場合、第１マイクロコンピュータ３０２Ａは、第２マイクロコンピュータ３０２Ｂの動作停止を検知してステップＳ１１７に進み、モータ通電制御を開始する。 Therefore, while the initial process end waiting time is less than the first predetermined time, it is uncertain whether or not the counterpart microcomputer is normal, and the first microcomputer 302A repeats the process of step S106.
If the input at the input terminal 363A does not switch to high even when the initial processing end waiting time is equal to or longer than the first predetermined time, the first microcomputer 302A detects the stop of the operation of the second microcomputer 302B and performs a step. Proceeding to S117, motor energization control is started.

第１マイクロコンピュータ３０２Ａは、ステップＳ１０５からステップＳ１１７に進んだ場合、第２マイクロコンピュータ３０２Ｂの動作停止を検知しているが、起動時から第２マイクロコンピュータ３０２Ｂが動作せず、途中から第２マイクロコンピュータ３０２Ｂ側で制御されるモータトルクが無くなる状態ではないので、第２マイクロコンピュータ３０２Ｂ側で制御されるモータトルクを補うトルク補償は行わず、自系統に割り当てられたトルク指令に基づきモータ通電を制御する。   When the first microcomputer 302A proceeds from step S105 to step S117, the second microcomputer 302B detects that the second microcomputer 302B has stopped operating, but the second microcomputer 302B does not operate from the time of startup, and the second microcomputer 302B starts from the middle. Since the motor torque controlled on the computer 302B side is not lost, torque compensation to compensate for the motor torque controlled on the second microcomputer 302B side is not performed, and motor energization is controlled based on the torque command assigned to the own system. To do.

但し、両系統が正常である場合よりもアシストトルクが減るので、第１マイクロコンピュータ３０２Ａは、警告灯３７１を点灯させる警告制御を行うことで、車両の運転者に異常（故障）の発生を警告して認知させる。
一方、イニシャル処理終了待ち時間が第１所定時間を下回っている間に、入力端子３６３Ａの入力がハイに切り替わると、第１マイクロコンピュータ３０２Ａは、ステップＳ１０７へ進み、入力端子３６３Ａの入力がハイに切り替わってから第２所定時間（例えば、１０ms）が経過したか否かを検出する。 However, since the assist torque is reduced as compared with the case where both systems are normal, the first microcomputer 302A performs warning control to turn on the warning lamp 371 to warn the driver of the vehicle of an abnormality (failure). And let them know.
On the other hand, if the input at the input terminal 363A switches to high while the initial processing end waiting time is below the first predetermined time, the first microcomputer 302A proceeds to step S107, and the input at the input terminal 363A goes to high. It is detected whether or not a second predetermined time (for example, 10 ms) has elapsed since switching.

そして、入力端子３６３Ａの入力がハイに切り替わってから第２所定時間が経過すると、第１マイクロコンピュータ３０２Ａは、ステップＳ１０８へ進み、出力端子３６１Ａ及び出力端子３６２Ａの出力をハイレベルからローレベルに切り替える。
例えば、図６に示すように、第１マイクロコンピュータ３０２Ａにおけるイニシャル処理の終了が、第２マイクロコンピュータ３０２Ｂにおけるイニシャル処理の終了よりも早かった場合には、第１マイクロコンピュータ３０２Ａは、第２マイクロコンピュータ３０２Ｂにおけるイニシャル処理の終了を待ち、第２マイクロコンピュータ３０２Ｂのイニシャル処理が終了してから第２所定時間後に出力端子３６１Ａ及び出力端子３６２Ａの出力をハイレベルからローレベルに切り替える。 When the second predetermined time elapses after the input at the input terminal 363A switches to high, the first microcomputer 302A proceeds to step S108, and switches the outputs of the output terminal 361A and the output terminal 362A from high level to low level. .
For example, as shown in FIG. 6, when the end of the initial process in the first microcomputer 302A is earlier than the end of the initial process in the second microcomputer 302B, the first microcomputer 302A Waiting for the end of the initial process in 302B, the output of the output terminal 361A and the output terminal 362A is switched from the high level to the low level after a second predetermined time after the end of the initial process of the second microcomputer 302B.

この場合、第２マイクロコンピュータ３０２Ｂがイニシャル処理を終了して出力端子３６１Ｂ及び出力端子３６２Ｂの出力をハイレベルに立ち上げたときには、第１マイクロコンピュータ３０２Ａ側からの入力がハイレベルになっていることから、第２マイクロコンピュータ３０２Ｂは、イニシャル処理の終了時点から第２所定時間が経過したときに、出力をハイレベルからローレベルに切り替えることになる。   In this case, when the second microcomputer 302B finishes the initial process and raises the outputs of the output terminal 361B and the output terminal 362B to the high level, the input from the first microcomputer 302A side is at the high level. Therefore, the second microcomputer 302B switches the output from the high level to the low level when the second predetermined time has elapsed from the end of the initial process.

この結果、マイクロコンピュータ３０２Ａ，３０２Ｂ間でイニシャル処理の終了タイミングが異なっていても、双方が同じタイミングで異常検知信号の出力をハイレベルからローレベルに切り替えることになる。
第１マイクロコンピュータ３０２Ａは、ステップＳ１０８において出力端子３６１Ａ，３６２Ａの出力レベルをハイからローに切り替えた後、ステップＳ１０９へ進み、第３所定時間が経過したか否かを検出する。 As a result, even if the end timing of the initial process is different between the microcomputers 302A and 302B, both output the abnormality detection signal from the high level to the low level at the same timing.
The first microcomputer 302A switches the output levels of the output terminals 361A and 362A from high to low in step S108, and then proceeds to step S109 to detect whether or not a third predetermined time has elapsed.

第１マイクロコンピュータ３０２Ａは、出力端子３６１Ａ，３６２Ａの出力レベルをハイからローに切り替えた時点から第３所定時間が経過するまでは、ステップＳ１０９の検出を繰り返し、第３所定時間が経過するとステップＳ１１０に進む。
第１マイクロコンピュータ３０２Ａは、ステップＳ１１０において、出力端子３６１Ａの出力をローレベルからハイレベルに切り替え、出力端子３６２Ａをローレベルからハイインピーダンス（High-Z）に設定する。 The first microcomputer 302A repeats the detection in step S109 until the third predetermined time elapses from the time when the output levels of the output terminals 361A and 362A are switched from high to low, and when the third predetermined time elapses, step S110 is performed. Proceed to
In step S110, the first microcomputer 302A switches the output of the output terminal 361A from low level to high level, and sets the output terminal 362A from low level to high impedance (High-Z).

なお、第２マイクロコンピュータ３０２Ｂでも、異常検知信号の出力をハイレベルからローレベルに切り替えた後から第３所定時間の経過を待って、出力端子３６１Ｂをハイレベルに切り替え、出力端子３６２Ｂをハイインピーダンス（High-Z）に切り替える処理が実施される。
その後、第１マイクロコンピュータ３０２Ａは、ステップＳ１１１に進み、出力端子３６１Ａをハイレベルとし、出力端子３６２Ａをハイインピーダンスとしてからの経過時間が第４所定時間に達したか否かを検出し、第４所定時間が経過するまでステップＳ１１１の検出処理を繰り返す。 The second microcomputer 302B also waits for the elapse of the third predetermined time after switching the output of the abnormality detection signal from the high level to the low level, switches the output terminal 361B to the high level, and sets the output terminal 362B to the high impedance. Processing to switch to (High-Z) is performed.
Thereafter, the first microcomputer 302A proceeds to step S111, detects whether or not the elapsed time since the output terminal 361A is set to the high level and the output terminal 362A is set to the high impedance has reached the fourth predetermined time. The detection process in step S111 is repeated until a predetermined time has elapsed.

そして、第４所定時間が経過すると、第１マイクロコンピュータ３０２Ａは、ステップＳ１１２に進み、出力端子３６１Ａ及び出力端子３６２Ａをハイインピーダンスに設定する。
なお、第２マイクロコンピュータ３０２Ｂでも、第４所定時間が経過した時点で２つの異常検知信号がハイインピーダンス（High-Z）に切り替える処理が実施される。
出力端子３６１Ａ及び出力端子３６２Ａをハイインピーダンスに設定した後、第１マイクロコンピュータ３０２Ａは、ステップＳ１１３に進み、出力端子３６１Ａ及び出力端子３６２Ａをハイインピーダンスに設定してから第５所定時間が経過したか否かを検出する。 When the fourth predetermined time has elapsed, the first microcomputer 302A proceeds to step S112, and sets the output terminal 361A and the output terminal 362A to high impedance.
Note that the second microcomputer 302B also performs a process of switching the two abnormality detection signals to high impedance (High-Z) when the fourth predetermined time has elapsed.
After setting the output terminal 361A and the output terminal 362A to high impedance, the first microcomputer 302A proceeds to step S113, and has the fifth predetermined time elapsed since the output terminal 361A and output terminal 362A were set to high impedance? Detect whether or not.

そして、第５所定時間が経過すると、第１マイクロコンピュータ３０２Ａは、ステップＳ１１４に進み、出力端子３６１Ａをハイインピーダンスに維持し、出力端子３６２Ａをハイインピーダンスからハイレベルに切り替える。
なお、第２マイクロコンピュータ３０２Ｂでも、第５所定時間が経過した時点で出力端子３６１Ｂをハイインピーダンスに維持し、出力端子３６２Ｂをハイレベルに切り替える。 When the fifth predetermined time has elapsed, the first microcomputer 302A proceeds to step S114, maintains the output terminal 361A at high impedance, and switches the output terminal 362A from high impedance to high level.
The second microcomputer 302B also maintains the output terminal 361B at high impedance and switches the output terminal 362B to high level when the fifth predetermined time has elapsed.

出力端子３６１Ａをハイインピーダンス、出力端子３６２Ａをハイレベルに設定した後、第１マイクロコンピュータ３０２Ａは、ステップＳ１１５に進み、出力端子３６１Ａをハイインピーダンス、出力端子３６２Ａをハイレベルに設定してから第６所定時間が経過したか否かを検出する。
なお、第２所定時間〜第６所定時間を全て同じ時間（例えば１０ms）とすることができ、また、第２所定時間〜第６所定時間を全て異なる時間に設定でき、更に、第２所定時間〜第６所定時間のうちの一部を同じに設定することもでき、第２所定時間〜第６所定時間は任意に設定できる時間である。但し、出力端子の切り替えを相手側が確認するのに要する時間を最小時間とする。 After setting the output terminal 361A to high impedance and the output terminal 362A to high level, the first microcomputer 302A proceeds to step S115 to set the output terminal 361A to high impedance and the output terminal 362A to high level. It is detected whether or not a predetermined time has passed.
The second predetermined time to the sixth predetermined time can all be set to the same time (for example, 10 ms), the second predetermined time to the sixth predetermined time can be set to different times, and the second predetermined time can be set. A part of the sixth predetermined time can be set to be the same, and the second predetermined time to the sixth predetermined time can be arbitrarily set. However, the time required for the other party to confirm the switching of the output terminal is the minimum time.

そして、出力端子３６１Ａをハイインピーダンス、出力端子３６２Ａをハイレベルに設定してから第６所定時間が経過すると、第１マイクロコンピュータ３０２Ａは、ステップＳ１１５に進み、出力端子３６１Ａ及び出力端子３６２Ａを共にローレベルに切り替えて、端子異常や断線などの有無を診断するための切り替え処理を終了させる。
なお、第２マイクロコンピュータ３０２Ｂでも、第６所定時間が経過した時点で両出力端子３６１Ｂ，出力端子３６２Ｂをローレベルに切り替える。 When the sixth predetermined time has elapsed since the output terminal 361A was set to high impedance and the output terminal 362A was set to high level, the first microcomputer 302A proceeds to step S115, and both the output terminal 361A and the output terminal 362A are set to low. Switching to the level ends the switching process for diagnosing the presence or absence of terminal abnormality or disconnection.
Note that the second microcomputer 302B also switches the output terminals 361B and 362B to the low level when the sixth predetermined time has elapsed.

上記出力端子の切り替え処理を実施することで、マイクロコンピュータ３０２Ａ，３０２Ｂは、同じタイミング毎に出力端子の状態を同じ状態に切り替えることになり、そのときの入力端子の状態から、正規の入力信号を受けているか否かを検出できることになる。
つまり、図６に示したように、２つの出力端子を共にハイレベルに設定している場合、相手側の２つの出力端子もハイレベルに設定されるから、入力がハイレベルであれば異常通知ラインが正常であることになり、２つの出力端子を共にローレベルに設定している場合、相手側の２つの出力端子もローレベルに設定されるから、入力がローレベルであれば異常通知ラインが正常であることになる。 By performing the output terminal switching process, the microcomputers 302A and 302B switch the output terminal state to the same state at the same timing. From the state of the input terminal at that time, the microcomputer 302A and 302B switch the normal input signal. It is possible to detect whether or not it is received.
That is, as shown in FIG. 6, when both the output terminals are set to the high level, the other two output terminals are also set to the high level. If the line is normal and both output terminals are set to low level, the other two output terminals are also set to low level. Will be normal.

更に、２つの出力端子を共にハイインピーダンスに設定している場合、相手側の２つの出力端子もハイインピーダンスに設定されるから、入力が中間電圧であれば異常通知ラインが正常であることになり、２つの出力端子の一方をハイレベルとし他方をハイインピーダンスに設定している場合、相手側の２つの出力端子も一方をハイレベルとし他方をハイインピーダンスに設定されるから、入力がハイレベルであれば異常通知ラインが正常であることになる。   Furthermore, when both output terminals are set to high impedance, the other two output terminals are also set to high impedance, so if the input is an intermediate voltage, the abnormality notification line is normal. If one of the two output terminals is set to high level and the other is set to high impedance, the other two output terminals are also set to high level and the other is set to high impedance. If there is, the abnormality notification line is normal.

このようにして、各マイクロコンピュータ３０２Ａ，３０２Ｂは、異常通知ライン３６０Ａ，３６０Ｂの正常性チェックを行い、ステップＳ１１７の通電制御にその結果を反映させる。
異常通知ライン３６０Ａ，３６０Ｂに断線などの異常が発生している場合、相手側系統の故障検出は行わず、また、相手側の通電制御で発生させるモータトルクを補うトルク補償制御を行わず、各マイクロコンピュータ３０２Ａ，３０２Ｂは、割り当てられた目標トルクに応じた通常の通電制御をそれぞれ実施する。また、異常通知ライン３６０Ａ，３６０Ｂに異常が発生している場合、各マイクロコンピュータ３０２Ａ，３０２Ｂは、異常発生を警告するための警告灯３７１を点灯させる制御を行う。 In this manner, each of the microcomputers 302A and 302B checks the normality of the abnormality notification lines 360A and 360B, and reflects the result in the energization control in step S117.
When abnormality such as disconnection occurs in the abnormality notification lines 360A, 360B, failure detection of the counterpart system is not performed, and torque compensation control that compensates for the motor torque generated by the power supply control of the counterpart side is not performed. The microcomputers 302A and 302B perform normal energization control in accordance with the assigned target torque. Further, when an abnormality has occurred in the abnormality notification lines 360A and 360B, the microcomputers 302A and 302B perform control to turn on the warning lamp 371 for warning the occurrence of the abnormality.

異常通知ライン３６０Ａ，３６０Ｂに断線などの異常が発生していても、各マイクロコンピュータ３０２Ａ，３０２Ｂが通常にモータ通電制御を行う場合があり、この場合は、アシストトルクは正常に発生することになるが、異常通知ライン３６０Ａ，３６０Ｂに異常が発生しているので、係る異常の修理などを運転者に促すために、各マイクロコンピュータ３０２Ａ，３０２Ｂは警告灯３７１を点灯させる制御を実施する。
通電制御開始後に、第１マイクロコンピュータ３０２Ａは、ステップＳ１１８に進み、自身の系統での異常発生（故障）の有無を検出し、異常（故障）が発生したときには、ステップＳ１１９に進んで、モータ通電制御を停止し、また、出力端子３６１Ａ及び出力端子３６２Ａを共にハイインピーダンスに設定して第２マイクロコンピュータ３０２Ｂに異常の発生を通知する。 Even if an abnormality such as a disconnection occurs in the abnormality notification lines 360A and 360B, the microcomputers 302A and 302B may normally perform motor energization control. In this case, the assist torque is normally generated. However, since an abnormality has occurred in the abnormality notification lines 360A and 360B, the microcomputers 302A and 302B perform control to turn on the warning lamp 371 in order to prompt the driver to repair the abnormality.
After the energization control is started, the first microcomputer 302A proceeds to step S118, detects the presence or absence of an abnormality (failure) in its own system, and when an abnormality (failure) occurs, the first microcomputer 302A proceeds to step S119 to energize the motor. The control is stopped, and both the output terminal 361A and the output terminal 362A are set to high impedance to notify the second microcomputer 302B of the occurrence of an abnormality.

ここで、第２マイクロコンピュータ３０２Ｂが正常に動作していて、かつ、異常通知ライン３６０Ａ，３６０Ｂが正常であれば、第２マイクロコンピュータ３０２Ｂは、第１マイクロコンピュータ３０２Ａによる通電制御が停止されることによるモータトルクの減少分を補う補償制御を実施する。
なお、図５のフローチャートに示す初期診断において、マイクロコンピュータ３０２Ａ，３０２Ｂの間でのシステムクロックの相対差が大きいと、クロックが異常である側のマイクロコンピュータが相手側のマイクロコンピュータの異常を誤診断する可能性がある。そこで、各系統内の監視機能により、自系統のクロック周波数が正常時の値を含む正常範囲内であるか否かを診断し、自系統のクロック周波数が正常範囲を逸脱している場合は自系統の動作を停止するよう構成することができる。 Here, if the second microcomputer 302B is operating normally and the abnormality notification lines 360A and 360B are normal, the second microcomputer 302B stops the energization control by the first microcomputer 302A. Compensation control that compensates for the decrease in motor torque due to is performed.
In the initial diagnosis shown in the flowchart of FIG. 5, if the relative difference between the system clocks between the microcomputers 302A and 302B is large, the microcomputer having the abnormal clock will erroneously diagnose the abnormality of the other microcomputer. there's a possibility that. Therefore, the monitoring function in each system diagnoses whether or not the clock frequency of the own system is within the normal range including the normal value, and if the clock frequency of the own system is out of the normal range, The system can be configured to stop operation.

また、図７に示すように、マイクロコンピュータ３０２Ａ，３０２Ｂ間で相互に通信するための通信回路７１１を設け、初期診断のためにマイクロコンピュータ３０２Ａ，３０２Ｂが出力端子の状態を切り替えるタイミングを、前記通信回路によって相手側に通知することで、相手側の出力端子の状態に見合う入力状態になっているか否かを診断することができる。   Further, as shown in FIG. 7, a communication circuit 711 for communicating with each other between the microcomputers 302A and 302B is provided, and the timing at which the microcomputers 302A and 302B switch the state of the output terminals for the initial diagnosis is determined by the communication By notifying the other party by the circuit, it is possible to diagnose whether or not the input state is commensurate with the state of the output terminal of the other party.

通信回路７１１を用いて相手側が出力端子の状態を切り替えるタイミングを監視する場合、初期診断で通信回路７１１の異常が検知されると（通信回路７１１を介して通信できなかったとき）、マイクロコンピュータ３０２Ａ，３０２Ｂは、相手側系統の故障検出は行わず、また、相手側の通電制御で発生させるモータトルクを補うトルク補償制御を行わず、割り当てられた目標トルクに応じた通常の通電制御をそれぞれ実施する。また、通信回路７１１に異常が発生している場合、各マイクロコンピュータ３０２Ａ，３０２Ｂは、異常発生を警告するための警告灯３７１を点灯させる制御を行う。   When using the communication circuit 711 to monitor the timing at which the other party switches the state of the output terminal, if an abnormality of the communication circuit 711 is detected in the initial diagnosis (when communication cannot be made via the communication circuit 711), the microcomputer 302A , 302B perform normal energization control according to the assigned target torque without performing fault detection of the counterpart system and without performing torque compensation control to supplement the motor torque generated by the energization control of the other party. To do. Further, when an abnormality occurs in the communication circuit 711, each of the microcomputers 302A and 302B performs control to turn on a warning lamp 371 for warning the occurrence of the abnormality.

以上、好ましい実施形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば種々の変形態様を採り得ることは自明である。
上記実施形態では、電動パワーステアリング装置１００において電動モータ１３０を制御する制御装置に本発明を適用したが、本発明を適用するシステムを電動パワーステアリング装置に限定するものではなく、また、制御対象をモータに限定するものでもなく、例えば、車両の電子ブレーキ装置や変速制御装置などの種々の制御装置に適用することが可能である。 Although the contents of the present invention have been specifically described above with reference to the preferred embodiments, it is obvious that those skilled in the art can take various modifications based on the basic technical idea and teachings of the present invention. is there.
In the above embodiment, the present invention is applied to the control device that controls the electric motor 130 in the electric power steering device 100. However, the system to which the present invention is applied is not limited to the electric power steering device, and the control target is not limited. The present invention is not limited to a motor, and can be applied to various control devices such as an electronic brake device and a shift control device for a vehicle.

また、３つ以上のマイクロコンピュータ（演算処理装置）間の異常通知に、本発明を適用できることは明らかであり、２つのマイクロコンピュータ間で一方から他方への異常通知にのみ本発明に係る異常通知を適用することもできる。
また、異常時処理には、異常検知履歴をメモリに格納すること、異常を警告すること、他系統の異常に基づき自系統の制御を停止させることなど、異常検知の結果に基づく種々の処理が含まれる。
また、図５のフローチャートに示した異常通知ラインの初期診断において、出力端子の状態を切り替える順番を任意に設定できることは明らかであり、また、２つの出力端子の出力の組み合わせパターンを、例えばハイインピーダンスとハイレベルとの組み合わせに限定することも可能である。 In addition, it is clear that the present invention can be applied to abnormality notifications between three or more microcomputers (arithmetic processing units), and abnormality notifications according to the present invention are only applied to abnormality notifications from one to the other between two microcomputers. Can also be applied.
In addition, the abnormality processing includes various processes based on the results of abnormality detection, such as storing the abnormality detection history in a memory, warning the abnormality, and stopping the control of the own system based on the abnormality of the other system. included.
Further, in the initial diagnosis of the abnormality notification line shown in the flowchart of FIG. 5, it is clear that the order of switching the state of the output terminals can be arbitrarily set, and the output combination pattern of the two output terminals is set to, for example, high impedance It is also possible to limit the combination to the high level.

１００…電動パワーステアリング装置、１３０…電動モータ、３０２Ａ，３０２Ｂ…マイクロコンピュータ、３６０Ａ，３６０Ｂ…異常通知ライン、３６１Ａ，３６２Ａ，３６１Ｂ，３６２Ｂ…出力端子（出力ポート）、３６３Ａ，３６３Ｂ…入力端子（入力ポート）、Ｒ１Ａ，Ｒ１Ｂ…プルダウン抵抗、Ｒ２Ａ，Ｒ２Ｂ…プルアップ抵抗、３６４Ａ，３６４Ｂ…Ａ／Ｄ変換回路
DESCRIPTION OF SYMBOLS 100 ... Electric power steering apparatus, 130 ... Electric motor, 302A, 302B ... Microcomputer, 360A, 360B ... Abnormality notification line, 361A, 362A, 361B, 362B ... Output terminal (output port), 363A, 363B ... Input terminal (input) Port), R1A, R1B ... pull-down resistor, R2A, R2B ... pull-up resistor, 364A, 364B ... A / D conversion circuit

Claims (9)

複数の演算処理装置を含む複数系統からなる制御装置であって、
前記複数の演算処理装置は、相互に異常通知信号を授受するための出力端子及び入力端子を備え、系統異常が発生したときに前記出力端子をハイインピーダンスに設定し、前記出力端子がハイインピーダンスであるときに入力端子側の演算処理装置が前記出力端子側の系統の異常に対処する処理を実施するよう構成された、制御装置。 A control device comprising a plurality of systems including a plurality of arithmetic processing devices,
The plurality of processing units include an output terminal and an input terminal for transmitting and receiving an abnormality notification signal to each other, and when a system abnormality occurs, the output terminal is set to high impedance, and the output terminal is set to high impedance. A control device configured to execute a process in which an arithmetic processing device on an input terminal side copes with an abnormality in a system on the output terminal side at a certain time. 前記出力端子をプルダウン処理するプルダウン抵抗と、前記入力端子をプルアップ処理するプルアップ抵抗とを備え、
前記複数の演算処理装置は、系統異常が発生していないときに前記出力端子をローレベルに設定し、前記入力端子の入力が中間電圧であるときに前記出力端子側の系統の異常に対処する処理を実施し、前記入力端子の入力がハイレベルであるときに異常通知ラインの断線に対処する処理を実施し、前記入力端子の入力がローレベルであるときに通常時処理を実施する、請求項１記載の制御装置。 A pull-down resistor that pulls down the output terminal; and a pull-up resistor that pulls up the input terminal.
The plurality of arithmetic processing devices sets the output terminal to a low level when no system abnormality occurs, and copes with an abnormality in the system on the output terminal side when the input of the input terminal is an intermediate voltage. Performing processing, performing processing to cope with disconnection of the abnormality notification line when the input of the input terminal is at a high level, and performing normal processing when the input of the input terminal is at a low level. Item 2. The control device according to Item 1. 前記入力端子の入力をローパス処理するフィルタ回路を備える、請求項２記載の制御装置。   The control device according to claim 2, further comprising a filter circuit that performs low-pass processing on an input of the input terminal. 前記出力端子は複数並列接続されて１つの異常通知ラインを形成する、請求項１から請求項３のいずれか１つに記載の制御装置。   4. The control device according to claim 1, wherein a plurality of the output terminals are connected in parallel to form one abnormality notification line. 5. 前記複数の演算処理装置は、前記出力端子と前記入力端子とを結ぶ異常通知ラインの正常性診断のために前記出力端子の状態を所定パターンに従って切り替える処理を並行して実施し、前記入力端子の状態が前記所定パターンに対応しないときに異常通知ラインの異常に対処する処理を実施する、請求項１から請求項４のいずれか１つに記載の制御装置。   The plurality of arithmetic processing devices concurrently perform a process of switching the state of the output terminal according to a predetermined pattern for normality diagnosis of an abnormality notification line connecting the output terminal and the input terminal. The control device according to any one of claims 1 to 4, wherein a process for dealing with an abnormality in an abnormality notification line is performed when a state does not correspond to the predetermined pattern. 前記複数の演算処理装置の間で通信するための通信回路を備え、
前記複数の演算処理装置は、前記出力端子の状態を前記所定パターンに従って切り替えるタイミングを前記通信回路を介して伝達する、請求項５記載の制御装置。 A communication circuit for communicating between the plurality of arithmetic processing units;
The control device according to claim 5, wherein the plurality of arithmetic processing devices transmit the timing for switching the state of the output terminal according to the predetermined pattern via the communication circuit. 前記複数の演算処理装置は、前記入力端子の電圧をＡ／Ｄ変換するＡ／Ｄ変換回路を備え、
前記Ａ／Ｄ変換回路は、Ａ／Ｄ変換する電圧を内部のコンデンサにチャージし、チャージした結果をＡ／Ｄ変換に使用する回路であり、
前記複数の演算処理装置は、基準電圧を前記コンデンサにチャージした後に前記入力端子の電圧を前記コンデンサにチャージする、請求項１から請求項６のいずれか１つに記載の制御装置。 The plurality of arithmetic processing units include an A / D conversion circuit for A / D converting the voltage of the input terminal,
The A / D conversion circuit is a circuit that charges an internal capacitor with a voltage to be A / D converted, and uses the charged result for A / D conversion.
The control device according to any one of claims 1 to 6, wherein the plurality of arithmetic processing devices charge a voltage of the input terminal to the capacitor after charging a reference voltage to the capacitor. 前記制御装置は、複数の巻線群を有する電動機を駆動制御する装置であり、
前記複数の演算処理装置は、前記複数の巻線群それぞれに電力を供給する複数のインバータをそれぞれ制御し、
前記複数の演算処理装置は、前記出力端子側の系統の異常に対処する処理として、異常が発生した系統が供給していた電力を正常な系統のインバータで補う処理を実施する、請求項１から請求項７のいずれか１つに記載の制御装置。 The control device is a device for driving and controlling an electric motor having a plurality of winding groups,
The plurality of arithmetic processing devices respectively control a plurality of inverters that supply power to each of the plurality of winding groups,
The plurality of arithmetic processing devices, as a process for dealing with an abnormality of the system on the output terminal side, implements a process of supplementing the power supplied by the system in which the abnormality has occurred with an inverter of a normal system. The control device according to claim 7. 異常通知用の出力端子及び入力端子をそれぞれ備えた複数の演算処理装置からなる複数系統間で相互に異常通知を行う方法であって、
前記出力端子をプルダウン処理し、
前記入力端子をプルアップ処理し、
系統異常が発生したときに前記出力端子をハイインピーダンスに設定し、
系統異常が発生していないときに前記出力端子をローレベルに設定し、
前記入力端子の入力がローレベルであるときに正常時処理を実施し、
前記入力端子の入力がハイレベルであるときに前記出力端子と前記入力端子との間での断線に対処する処理を実施し、
前記入力端子の入力が中間電圧であるときに前記出力端子側の系統の異常に対処する処理を実施する、
複数の演算処理装置における異常通知方法。 A method of performing abnormality notification between a plurality of systems composed of a plurality of arithmetic processing devices each having an output terminal and an input terminal for abnormality notification,
Pull down the output terminal,
Pull up the input terminal,
When a system error occurs, set the output terminal to high impedance,
Set the output terminal to low level when no system abnormality has occurred,
When the input of the input terminal is at a low level, perform normal processing,
When the input of the input terminal is at a high level, the processing to cope with the disconnection between the output terminal and the input terminal,
When the input of the input terminal is an intermediate voltage, the processing to cope with the abnormality of the system on the output terminal side,
An abnormality notification method in a plurality of arithmetic processing units.