JP2017152556A - Electronic component - Google Patents
Electronic component Download PDFInfo
- Publication number
- JP2017152556A JP2017152556A JP2016033980A JP2016033980A JP2017152556A JP 2017152556 A JP2017152556 A JP 2017152556A JP 2016033980 A JP2016033980 A JP 2016033980A JP 2016033980 A JP2016033980 A JP 2016033980A JP 2017152556 A JP2017152556 A JP 2017152556A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- electrode layer
- dlc film
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
本発明は、電子部品に関する。 The present invention relates to an electronic component.
素体と、素体に配置され、かつ、抵抗層を有している端子電極と、を備えている電子部品が知られている（たとえば、特許文献１参照）。特許文献１に記載された電子部品では、抵抗層は、抵抗体材料と固結剤（たとえば、ガラス成分又は熱硬化性樹脂など）とからなり、抵抗体材料は固結剤に分散されている。 There is known an electronic component that includes an element body and a terminal electrode that is disposed on the element body and has a resistance layer (see, for example, Patent Document 1). In the electronic component described in Patent Document 1, the resistance layer is made of a resistor material and a binder (for example, a glass component or a thermosetting resin), and the resistor material is dispersed in the binder. .
特許文献１に記載の電子部品では、以下のような問題点が生じるおそれがある。 In the electronic component described in Patent Document 1, the following problems may occur.
水分が素体内に浸入すると、電子部品の電気的特性が劣化するおそれがある。たとえば、電子部品が積層コンデンサ又は積層貫通コンデンサである場合、水分が素体内に浸入すると、絶縁抵抗が劣化する。 If moisture enters the element body, the electrical characteristics of the electronic component may be deteriorated. For example, when the electronic component is a multilayer capacitor or a multilayer feedthrough capacitor, if moisture enters the element body, the insulation resistance deteriorates.
固結剤内での抵抗体材料の分散状態にばらつきが生じていると、抵抗層の抵抗値がばらつくおそれがある。たとえば、電子部品が積層コンデンサ又は積層貫通コンデンサである場合、抵抗層の抵抗値にばらつきが生じていると、等価直列抵抗（ＥＳＲ）にばらつきか生じ、所望の特性が得られなくなる。また、抵抗層が固結剤を含んでいる場合、抵抗層の厚みにばらつきが生じやすく、この厚みのばらつきも、抵抗層の抵抗値のばらつきに影響を与えてしまう。 If the dispersion state of the resistor material in the caking agent varies, the resistance value of the resistance layer may vary. For example, when the electronic component is a multilayer capacitor or a multilayer feedthrough capacitor, if the resistance value of the resistance layer varies, the equivalent series resistance (ESR) varies, and desired characteristics cannot be obtained. Further, when the resistance layer contains a caking agent, the thickness of the resistance layer is likely to vary, and this variation in thickness also affects the variation in resistance value of the resistance layer.
本発明の一態様は、素体内への水分の浸入を防いで、電気的特性の劣化を抑制し、抵抗層の抵抗値にばらつきが生じるのを抑制することが可能な電子部品を提供することを目的とする。 One embodiment of the present invention provides an electronic component that can prevent moisture from entering the element body, suppress deterioration in electrical characteristics, and suppress variation in resistance value of a resistance layer. With the goal.
本発明の一態様に係る電子部品は、素体と、素体に配置されている端子電極と、を備え、端子電極は、ＤＬＣ膜からなる抵抗層を有している。 An electronic component according to one embodiment of the present invention includes an element body and a terminal electrode disposed on the element body, and the terminal electrode includes a resistance layer made of a DLC film.
本発明の一態様に係る電子部品では、抵抗層がＤＬＣ膜からなり、ＤＬＣ膜は水分を透過し難い。このため、ＤＬＣ膜の外側から水分が浸入し難く、電子部品の電気的特性の劣化が抑制される。 In the electronic component according to one embodiment of the present invention, the resistance layer is formed of a DLC film, and the DLC film hardly transmits moisture. For this reason, it is difficult for moisture to enter from the outside of the DLC film, and deterioration of the electrical characteristics of the electronic component is suppressed.
ＤＬＣ膜は、一般に、物理蒸着法（ＰＶＤ法）又は化学蒸着法（ＣＶＤ法）により形成され、形成されたＤＬＣ膜は、厚みばらつきが生じ難い。また、特許文献１に記載された電子部品のように、抵抗層が固結剤を含んでいる必要がない。このため、抵抗層の抵抗値にばらつきが生じるのが抑制される。 The DLC film is generally formed by a physical vapor deposition method (PVD method) or a chemical vapor deposition method (CVD method), and thickness variations of the formed DLC film hardly occur. Further, unlike the electronic component described in Patent Document 1, it is not necessary that the resistance layer contains a caking agent. For this reason, variation in the resistance value of the resistance layer is suppressed.
素体内に配置されており、端子電極と接続されている内部導体を更に備え、端子電極は、素体の外表面上に形成されていると共に内部導体と接続されている下地電極層を更に有していてもよい。この場合、下地電極層は、金属を含み、ＤＬＣ膜は、下地電極層上に形成されている。本形態では、端子電極が下地電極層を有しているので、端子電極と内部電極との接続性が高まる。 The device further includes an inner conductor connected to the terminal electrode, and the terminal electrode further includes a base electrode layer formed on the outer surface of the element body and connected to the inner conductor. You may do it. In this case, the base electrode layer contains a metal, and the DLC film is formed on the base electrode layer. In this embodiment, since the terminal electrode has the base electrode layer, the connectivity between the terminal electrode and the internal electrode is enhanced.
端子電極は、ＤＬＣ膜上に形成されており、ＤＬＣ膜よりも体積抵抗率が低い導電性樹脂層を更に有していてもよい。本形態では、めっき層が電気めっき法によってＤＬＣ膜上に形成される場合でも、めっき層が確実に形成されると共に、ＤＬＣ膜がめっき液の浸入を抑制する。したがって、本形態において、端子電極は、導電性樹脂層上に形成されているめっき層を更に有していてもよい。 The terminal electrode may be formed on the DLC film and may further include a conductive resin layer having a volume resistivity lower than that of the DLC film. In this embodiment, even when the plating layer is formed on the DLC film by electroplating, the plating layer is reliably formed, and the DLC film suppresses the penetration of the plating solution. Therefore, in this embodiment, the terminal electrode may further have a plating layer formed on the conductive resin layer.
ＤＬＣ膜は、第一ＤＬＣ膜と、第一ＤＬＣ膜上に形成されており、かつ、第一ＤＬＣ膜よりも体積抵抗率が低い第二ＤＬＣ膜と、を有していてもよい。本形態でも、めっき層が電気めっき法によってＤＬＣ膜（第二ＤＬＣ膜）上に形成される場合でも、めっき層が確実に形成されると共に、第一及び第二ＤＬＣ膜がめっき液の浸入を確実に抑制する。 The DLC film may include a first DLC film and a second DLC film formed on the first DLC film and having a volume resistivity lower than that of the first DLC film. Even in this embodiment, even when the plating layer is formed on the DLC film (second DLC film) by the electroplating method, the plating layer is surely formed, and the first and second DLC films prevent the plating solution from entering. Surely suppress.
端子電極は、ＤＬＣ膜上に形成されており、ＤＬＣ膜よりも体積抵抗率が低い金属層を更に有していてもよい。本形態でも、めっき層が電気めっき法によって金属層上に形成される場合でも、めっき層が確実に形成されると共に、ＤＬＣ膜がめっき液の浸入を抑制する。 The terminal electrode is formed on the DLC film, and may further include a metal layer having a volume resistivity lower than that of the DLC film. Even in this embodiment, even when the plating layer is formed on the metal layer by electroplating, the plating layer is reliably formed, and the DLC film suppresses the penetration of the plating solution.
本発明の一態様によれば、素体内への水分の浸入を防いで、電気的特性の劣化を抑制し、抵抗層の抵抗値にばらつきが生じるのを抑制することが可能な電子部品を提供することができる。 According to one embodiment of the present invention, there is provided an electronic component capable of preventing moisture from entering the element body, suppressing deterioration of electrical characteristics, and suppressing variation in resistance value of the resistance layer. can do.
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
図１〜図３を参照して、本実施形態に係る積層貫通コンデンサＣ１の構成を説明する。図１は、本実施形態に係る積層貫通コンデンサを示す斜視図である。図２及び図３は、本実施形態に係る積層貫通コンデンサの断面構成を説明するための図である。本実施形態では、電子部品として積層貫通コンデンサＣ１を例に説明する。 With reference to FIGS. 1-3, the structure of the multilayer feedthrough capacitor C1 which concerns on this embodiment is demonstrated. FIG. 1 is a perspective view showing a multilayer feedthrough capacitor according to this embodiment. 2 and 3 are views for explaining a cross-sectional configuration of the multilayer feedthrough capacitor according to the present embodiment. In the present embodiment, a multilayer feedthrough capacitor C1 will be described as an example of an electronic component.
積層貫通コンデンサＣ１は、図１〜図３に示されるように、素体２と、素体２の外表面に配置される一対の信号用端子電極５及び一対の接地用端子電極９と、を備えている。一対の信号用端子電極５及び一対の接地用端子電極９は、それぞれ離間している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。
As shown in FIGS. 1 to 3, the multilayer feedthrough capacitor C <b> 1 includes an
素体２は、その外表面として、互いに対向している略長方形状の一対の主面２ａと、互いに対向している一対の端面２ｃと、互いに対向している一対の側面２ｅと、を有している。一対の主面２ａが対向している方向が第一方向Ｄ１であり、一対の端面２ｃが対向している方向が第二方向Ｄ２であり、一対の側面２ｅが対向している方向が第三方向Ｄ３である。本実施形態では、第一方向Ｄ１は、素体２の高さ方向である。第二方向Ｄ２は、素体２の長手方向であり、第一方向Ｄ１と直交している。第三方向Ｄ３は、素体２の幅方向であり、第一方向Ｄ１と第二方向Ｄ２とに直交している。
The
一対の端面２ｃは、一対の主面２ａの間を連結するように第一方向Ｄ１に延びている。一対の端面２ｃは、第三方向Ｄ３（一対の主面２ａの短辺方向）にも延びている。一対の側面２ｅは、一対の主面２ａの間を連結するように第一方向Ｄ１に延びている。一対の側面２ｅは、第二方向Ｄ２（一対の主面２ａの長辺方向）にも延びている。
The pair of
素体２は、一対の主面２ａが対向している方向（第一方向Ｄ１）に複数の誘電体層が積層されて構成されている。素体２では、複数の誘電体層の積層方向（以下、単に「積層方向」と称する。）が第一方向Ｄ１と一致する。各誘電体層は、例えば誘電体材料（ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、又は（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際の素体２では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。
The
積層貫通コンデンサＣ１は、図２及び図３に示されるように、素体２内に配置されている内部導体として、複数の信号用内部電極１１と、複数の接地用内部電極１３と、を備えている。信号用内部電極１１及び接地用内部電極１３は、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ｎｉ又はＣｕなど）からなる。信号用内部電極１１及び接地用内部電極１３は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
As shown in FIGS. 2 and 3, the multilayer feedthrough capacitor C <b> 1 includes a plurality of signal
信号用内部電極１１と接地用内部電極１３とは、素体２の高さ方向において異なる位置（層）に配置されている。すなわち、信号用内部電極１１と接地用内部電極１３とは、素体２内において、第一方向Ｄ１に間隔を有して対向するように交互に配置されている。
The signal
各信号用内部電極１１は、図４の（ａ）に示されるように、主電極部１１ａと、接続部１１ｂ，１１ｃと、を含んでいる。主電極部１１ａは、第二方向Ｄ２が長辺方向であると共に第三方向Ｄ３が短辺方向である矩形形状を呈している。接続部１１ｂは、主電極部１１ａの一辺（一方の短辺）から延び、一方の端面２ｃに露出している。接続部１１ｃは、主電極部１１ａの一辺（他方の短辺）から延び、他方の端面２ｃに露出している。信号用内部電極１１は、一対の端面２ｃに露出し、一対の主面２ａ、及び、一対の側面２ｅには露出していない。主電極部１１ａと、各接続部１１ｂ，１１ｃとは、一体的に形成されている。
As shown in FIG. 4A, each signal
接続部１１ｂは、主電極部１１ａの一方の端面２ｃ側の端部から一方の端面２ｃまで延びている。接続部１１ｂの端は一方の端面２ｃに露出しており、当該露出した端部が一方の信号用端子電極５に接続されている。接続部１１ｃは、主電極部１１ａの他方の端面２ｃ側の端部から他方の端面２ｃまで延びている。接続部１１ｃの端は他方の端面２ｃに露出しており、当該露出した端部が他方の信号用端子電極５に接続されている。
The connecting
各接地用内部電極１３は、図４の（ｂ）に示されるように、主電極部１３ａと、接続部１３ｂ，１３ｃと、を含んでいる。主電極部１３ａは、第一方向Ｄ１で素体２の一部（誘電体層）を介して、主電極部１１ａと対向している。主電極部１３ａは、第二方向Ｄ２が長辺方向であると共に第三方向Ｄ３が短辺方向である矩形形状を呈している。接続部１３ｂは、主電極部１３ａの一辺（一方の長辺）から延び、一方の側面２ｅに露出している。接続部１３ｃは、主電極部１３ａの一辺（他方の長辺）から延び、他方の側面２ｅに露出している。接地用内部電極１３は、一対の側面２ｅに露出し、一対の主面２ａ、及び、一対の端面２ｃには露出していない。主電極部１３ａと、各接続部１３ｂ，１３ｃとは、一体的に形成されている。
As shown in FIG. 4B, each grounding
接続部１３ｂは、主電極部１３ａの一方の側面２ｅ側の端部における、第二方向Ｄ２での中央部分の位置から一方の側面２ｅまで延びている。接続部１３ｃは、主電極部１３ａの他方の側面２ｅ側の端部における、第二方向Ｄ２での中央部分の位置から他方の側面２ｅまで延びている。接続部１３ｂの端は一方の側面２ｅに露出しており、当該露出した端部が一方の接地用端子電極９に接続されている。接続部１３ｃの端は他方の側面２ｅに露出しており、当該露出した端部が他方の接地用端子電極９に接続されている。
The connecting
信号用端子電極５は、素体２の第二方向Ｄ２での端部に配置されている。信号用端子電極５は、一対の主面２ａ及び一対の側面２ｅにそれぞれ配置されている電極部分５ａと、端面２ｃに配置されている電極部分５ｂと、を有している。隣り合う電極部分５ａ，５ｂ同士は、素体２の稜線部において接続されており、互いに電気的に接続されている。信号用端子電極５は、一対の主面２ａ、一つの端面２ｃ、及び一対の側面２ｅの五面に形成されている。
The
電極部分５ｂは、接続部１１ｂ，１１ｃの端面２ｃに露出した部分をすべて覆うように配置されており、接続部１１ｂ，１１ｃは、信号用端子電極５に直接的に接続されている。すなわち、接続部１１ｂ，１１ｃは、主電極部１１ａと電極部分５ｂとを接続している。これにより、各信号用内部電極１１は、信号用端子電極５に電気的に接続される。
The
接地用端子電極９は、素体２の第二方向Ｄ２での中央部分に配置されている。接地用端子電極９は、一対の主面２ａにそれぞれ配置されている電極部分９ａと、側面２ｅに配置されている電極部分９ｂと、を有している。電極部分９ａと電極部分９ｂとは、素体２の稜線部において接続されており、互いに電気的に接続されている。接地用端子電極９は、一対の主面２ａ及び一つの側面２ｅの三面に形成されている。
The grounding
電極部分９ｂは、接続部１３ｂ，１３ｃの側面２ｅに露出した部分をすべて覆うように配置されており、接続部１３ｂ，１３ｃは、接地用端子電極９に直接的に接続されている。すなわち、接続部１３ｂ，１３ｃは、主電極部１３ａと電極部分９ｂとを接続している。これにより、各接地用内部電極１３は、接地用端子電極９に電気的に接続される。
The
各信号用端子電極５は、図２に示されるように、第一電極層２１、抵抗層Ｒ、第二電極層２３、第三電極層２５、及び第四電極層２７を有している。第四電極層２７は、信号用端子電極５の最外層を構成している。
As shown in FIG. 2, each
第一電極層２１は、導電性ペーストを素体２の表面に付与して焼き付けることにより形成されている。第一電極層２１は、導電性ペーストに含まれる金属成分（金属粉末）が焼結して形成された焼結金属層である。すなわち、第一電極層２１は、素体２に形成された焼結金属層であって、金属を含む下地電極層である。導電性ペーストは、たとえば印刷法又は浸漬法により付与される。第一電極層２１と素体２との密着強度を高めるために、第一電極層２１は、ガラス成分を含んでいてもよい。
The
信号用端子電極５では、第一電極層２１は、端面２ｃ上に形成されており、端面２ｃに露出している接続部１１ｂ，１１ｃと接続されている。すなわち、信号用端子電極５では、第一電極層２１が、信号用内部電極１１と直接的に接続されている。
In the
本実施形態では、第一電極層２１は、Ｃｕからなる焼結金属層である。第一電極層２１は、Ｎｉからなる焼結金属層であってもよい。このように、第一電極層２１は、Ｃｕ又はＮｉを含んでいる。導電性ペーストには、Ｃｕ又はＮｉからなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。第一電極層２１の厚みは、たとえば５〜１５μｍである。
In the present embodiment, the
信号用端子電極５が有している抵抗層Ｒは、ＤＬＣ（ダイヤモンドライクカーボン）膜からなる。ＤＬＣ膜は、主として炭化水素又は炭素の同素体からなる非晶質膜（非晶質炭素膜）である。抵抗層Ｒは、第一電極層２１を覆うように、第一電極層２１上に形成されている。抵抗層Ｒの厚みは、たとえば０．１〜５μｍである。
The resistance layer R included in the
ＤＬＣ膜は、たとえば、ＰＶＤ法又はＣＶＤ法により形成される。ＰＶＤ法には、スパッタリング法、アークイオンプレーティング法、イオン蒸着法、イオンビーム法、及び、レーザアブレーション法などが含まれる。ＣＶＤ法には、プラズマＣＶＤ法、熱ＣＶＤ法、及び光ＣＶＤ法などが含まれる。ＤＬＣ膜には、Ｎ、Ｗ、Ｓｉ、又はＣｒなどの元素が含有されていてもよい。ＤＬＣ膜の形成方法によっては、ＤＬＣ膜には、Ｈが含有されることがある。 The DLC film is formed by, for example, a PVD method or a CVD method. The PVD method includes a sputtering method, an arc ion plating method, an ion deposition method, an ion beam method, a laser ablation method, and the like. The CVD method includes a plasma CVD method, a thermal CVD method, a photo CVD method, and the like. The DLC film may contain an element such as N, W, Si, or Cr. Depending on the method of forming the DLC film, the DLC film may contain H.
抵抗層Ｒ（ＤＬＣ膜）、中間層（図示省略）を介して第一電極層２１上に形成されていてもよい。中間層は、第一電極層２１に接すると共に、抵抗層Ｒに接する。中間層は、Ｔｉ、Ｃｒ、Ｗ、Ｓｉ、Ｇｅよりなる群から選ばれる元素の金属層あるいは半金属層、窒化物層、および炭化物層のいずれかである。中間層は、たとえば、ＰＶＤ法又はＣＶＤ法により形成される。中間層の厚みは、たとえば５〜５００ｎｍである。
It may be formed on the
第二電極層２３は、導電性樹脂を硬化させることにより形成されており、導電性樹脂層である。導電性樹脂は、たとえば浸漬法又は印刷法により付与される。導電性樹脂には、熱硬化性樹脂に金属粉末及び有機溶媒などを混合したものが用いられる。金属粉末としては、たとえば、Ａｇ粉末又はＣｕ粉末などが用いられる。熱硬化性樹脂としては、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂などが用いられる。
The
信号用端子電極５では、第二電極層２３は、抵抗層Ｒ（ＤＬＣ膜）上に付与された導電性樹脂を硬化させることにより形成されている。すなわち、信号用端子電極５では、第二電極層２３は、抵抗層Ｒ上に形成された導電性樹脂層である。第二電極層２３は、抵抗層Ｒと接している。
In the
第二電極層２３の体積抵抗率は、抵抗層Ｒ（ＤＬＣ膜）の体積抵抗率よりも小さい。導電性樹脂層である第二電極層２３の体積抵抗率は、たとえば１．０×１０−５〜１．０×１０−３Ω・ｃｍである。抵抗層Ｒの体積抵抗率は、たとえば１０〜１０００Ω・ｃｍである。第二電極層２３は、抵抗層Ｒを覆うように、抵抗層Ｒ上に形成されている。本実施形態では、第二電極層２３は、抵抗層Ｒ上だけでなく、素体２上にも形成されている。すなわち、第二電極層２３は、一対の主面２ａ及び一対の側面２ｅ上に形成されている。第二電極層２３は、素体２の端面２ｃ側から、四つの面２ａ，２ｅに回り込むように形成されている。
The volume resistivity of the
第三電極層２５は、第二電極層２３上にめっき法（たとえば、電気めっき法など）により形成されている。本実施形態では、第三電極層２５は、第二電極層２３上にＮｉめっきにより形成されたＮｉめっき層である。第三電極層２５は、Ｓｎめっき層、Ｃｕめっき層、又はＡｕめっき層であってもよい。このように、第三電極層２５は、Ｎｉ、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。
The
第四電極層２７は、第三電極層２５上にめっき法（たとえば、電気めっき法など）により形成されている。本実施形態では、第四電極層２７は、第三電極層２５上にＳｎめっきにより形成されたＳｎめっき層である。第四電極層２７は、Ｃｕめっき層又はＡｕめっき層であってもよい。このように、第四電極層２７は、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。第三電極層２５及び第四電極層２７は、第二電極層２３に形成されためっき層である。
The
電極部分５ａは、第二電極層２３、第三電極層２５、及び第四電極層２７をそれぞれ含んでいる。電極部分５ｂは、第一電極層２１、抵抗層Ｒ、第二電極層２３、第三電極層２５、及び第四電極層２７をそれぞれ含んでいる。第二方向Ｄ２での電極部分５ａの長さは、主として、第二電極層２３における各面２ａ，２ｅ上に形成される部分の第二方向Ｄ２での長さで決まる。
The
各接地用端子電極９は、図３に示されるように、第一電極層２１、第二電極層２３、第三電極層２５、及び第四電極層２７を有している。第四電極層２７は、接地用端子電極９の最外層を構成している。本実施形態では、接地用端子電極９は、抵抗層Ｒを有していない。接地用端子電極９は、第二電極層２３を有していなくてもよい。
As shown in FIG. 3, each
接地用端子電極９では、第一電極層２１は、側面２ｅ上に形成されており、側面２ｅに露出している接続部１３ｂ，１３ｃと接続されている。すなわち、接地用端子電極９では、第一電極層２１が、接地用内部電極１３と直接的に接続されている。
In the
接地用端子電極９では、第二電極層２３は、第一電極層２１上に付与された導電性樹脂を硬化させることにより形成されている。すなわち、接地用端子電極９では、第二電極層２３は、第一電極層２１上に形成された導電性樹脂層である。第二電極層２３は、第一電極層２１と接している。
In the
電極部分９ａは、第二電極層２３、第三電極層２５、及び第四電極層２７をそれぞれ含んでいる。電極部分９ｂは、第一電極層２１、第二電極層２３、第三電極層２５、及び第四電極層２７をそれぞれ含んでいる。第三方向Ｄ３での電極部分９ａの長さは、主として、第二電極層２３における各面２ａ上に形成される部分の第二方向Ｄ２での長さで決まる。
The
以上のように、本実施形態では、各信号用端子電極５が、抵抗層Ｒを有している。このため、積層貫通コンデンサＣ１では、抵抗層Ｒを備えていない積層貫通コンデンサと比べて、高ＥＳＲ化が図られている。
As described above, in this embodiment, each
抵抗層ＲがＤＬＣ膜からなり、ＤＬＣ膜は水分を透過し難い。このため、抵抗層Ｒの外側から水分が浸入し難く、積層貫通コンデンサＣ１の電気的特性の劣化が抑制される。 The resistance layer R is made of a DLC film, and the DLC film hardly permeates moisture. For this reason, it is difficult for moisture to enter from the outside of the resistance layer R, and the deterioration of the electrical characteristics of the multilayer feedthrough capacitor C1 is suppressed.
ＤＬＣ膜は、上述したように、ＰＶＤ法又はＣＶＤ法により形成され、形成されたＤＬＣ膜は、厚みばらつきが生じ難い。また、特許文献１に記載された電子部品のように、抵抗層Ｒが固結剤を含んでいない。このため、抵抗層Ｒの抵抗値にばらつきが生じるのが抑制される。したがって、積層貫通コンデンサＣ１では、ＥＳＲのばらつきが抑制されている。 As described above, the DLC film is formed by the PVD method or the CVD method, and the formed DLC film is unlikely to have thickness variations. Further, unlike the electronic component described in Patent Document 1, the resistance layer R does not contain a caking agent. For this reason, variation in the resistance value of the resistance layer R is suppressed. Therefore, in the multilayer feedthrough capacitor C1, variations in ESR are suppressed.
信号用端子電極５は、素体２の外表面上に形成されていると共に信号用内部電極１１と接続されている第一電極層２１を有している。第一電極層２１は、金属を含み、抵抗層Ｒは、第一電極層２１上に形成されている。信号用端子電極５が第一電極層２１を有しているので、信号用端子電極５と信号用内部電極１１との接続性が高まる。同様に、接地用端子電極９は、素体２の外表面上に形成されていると共に接地用内部電極１３と接続されている第一電極層２１を有しているので、接地用端子電極９と接地用内部電極１３との接続性が高まる。
The
信号用端子電極５は、抵抗層Ｒ（ＤＬＣ膜）上に形成されており、抵抗層Ｒよりも体積抵抗率が低い第二電極層２３と、第二電極層２３上に形成されている第三及び第四電極層２５，２７と、有している。第三電極層２５が電気めっき法で形成される場合でも、第二電極層２３の体積抵抗率が抵抗層Ｒの体積抵抗率よりも小さいため、第三電極層２５が確実に形成される。また、抵抗層Ｒが、素体２内へのめっき液の浸入を抑制するので、積層貫通コンデンサＣ１の電気的特性（たとえば、絶縁抵抗）の劣化が抑制される。
The
第二電極層２３は、導電性樹脂層であるため、水分を含むことがある。第二電極層２３が水分を含む場合でも、抵抗層Ｒが、第二電極層２３に含まれる水分の素体２内への浸入を抑制する。したがって、信号用端子電極５が第二電極層２３を有している場合でも、積層貫通コンデンサＣ１の電気的特性の劣化が抑制される。
Since the
次に、図５〜図１３を参照して、積層貫通コンデンサＣ１の変形例の構成を説明する。図５〜図１３は、本変形例に係る積層コンデンサの断面構成を説明するための図である。 Next, a configuration of a modified example of the multilayer feedthrough capacitor C1 will be described with reference to FIGS. 5 to 13 are views for explaining a cross-sectional configuration of the multilayer capacitor in accordance with this modification.
図５に示された変形例では、第一電極層２１が、端面２ｃ上だけでなく、一対の主面２ａ及び一対の側面２ｅ上にも形成されている。すなわち、第一電極層２１は、素体２の端面２ｃ側から、四つの面２ａ，２ｅに回り込むように形成されている。抵抗層Ｒは、第一電極層２１における端面２ｃに形成されている部分上のみに形成されている。すなわち、第一電極層２１における一対の主面２ａ及び一対の側面２ｅ上に形成されている部分は、抵抗層Ｒから露出している。第二電極層２３は、抵抗層Ｒ、及び、第一電極層２１における抵抗層Ｒから露出している部分全体を覆うように、抵抗層Ｒ上、及び、第一電極層２１上に形成されている。
In the modification shown in FIG. 5, the
図６に示された変形例では、信号用端子電極５が第一電極層２１を有していない。すなわち、信号用端子電極５は、抵抗層Ｒ、第二電極層２３、第三電極層２５、及び第四電極層２７を有している。抵抗層Ｒは、端面２ｃ上に形成されている。抵抗層Ｒは、上述した中間層を介して端面２ｃ上に形成されていてもよい。
In the modification shown in FIG. 6, the
図７に示された変形例では、信号用端子電極５が第二電極層２３を有していない。すなわち、信号用端子電極５は、第一電極層２１、抵抗層Ｒ、第三電極層２５、及び第四電極層２７を有している。第三電極層２５は、抵抗層Ｒ上に形成されている。第三電極層２５は、上述した中間層を介して抵抗層Ｒ上に形成されていてもよい。第一電極層２１は、端面２ｃ上だけでなく、一対の主面２ａ及び一対の側面２ｅ上にも形成されていてもよい。この場合、第三電極層２５（第四電極層２７）は、第一電極層２１における一対の主面２ａ及び一対の側面２ｅ上に形成されている部分上にも形成される。
In the modification shown in FIG. 7, the
図８に示された変形例では、信号用端子電極５が第一電極層２１及び第二電極層２３を有していない。すなわち、信号用端子電極５は、抵抗層Ｒ、第三電極層２５、及び第四電極層２７を有している。抵抗層Ｒは、端面２ｃ上に形成されている。第三電極層２５は、抵抗層Ｒ上に形成されている。抵抗層Ｒは、上述した中間層を介して端面２ｃ上に形成されていてもよく、第三電極層２５は、上述した中間層を介して抵抗層Ｒ上に形成されていてもよい。
In the modification shown in FIG. 8, the
図９及び図１０に示された変形例では、抵抗層Ｒが、ＤＬＣ膜からなる第一抵抗層Ｒ１と、ＤＬＣ膜からなる第二抵抗層Ｒ２と、を有している。第一抵抗層Ｒ１（第一ＤＬＣ膜）の厚みは、たとえば０．１〜５μｍである。第二抵抗層Ｒ２（第二ＤＬＣ膜）の厚みは、たとえば０．１〜１μｍである。第二抵抗層Ｒ２の体積抵抗率は、第一抵抗層Ｒ１の体積抵抗率よりも小さい。ＤＬＣ膜では、たとえば、ダイアモンド構造に対応するｓｐ３結合とグラファイト結合に対応するｓｐ２結合との割合、金属元素の含有量、又は、水素の含有量が異なることにより、体積抵抗率が異なる。第一抵抗層Ｒ１の体積抵抗率は、たとえば１０〜１０００Ω・ｃｍである。第二抵抗層Ｒ２の体積抵抗率は、たとえば０．１〜１０Ω・ｃｍである。 In the modification shown in FIGS. 9 and 10, the resistance layer R includes a first resistance layer R1 made of a DLC film and a second resistance layer R2 made of a DLC film. The thickness of the first resistance layer R1 (first DLC film) is, for example, 0.1 to 5 μm. The thickness of the second resistance layer R2 (second DLC film) is, for example, 0.1 to 1 μm. The volume resistivity of the second resistance layer R2 is smaller than the volume resistivity of the first resistance layer R1. In the DLC film, for example, the volume resistivity varies depending on the ratio of the sp 3 bond corresponding to the diamond structure and the sp 2 bond corresponding to the graphite bond, the metal element content, or the hydrogen content. The volume resistivity of the first resistance layer R1 is, for example, 10 to 1000 Ω · cm. The volume resistivity of the second resistance layer R2 is, for example, 0.1 to 10 Ω · cm.
第二抵抗層Ｒ２は、第一抵抗層Ｒ１上に形成されている。第一抵抗層Ｒ１は、上述した中間層を介して、端面２ｃ上又は第一電極層２１上に形成されていてもよい。第三電極層２５は、上述した中間層を介して第二抵抗層Ｒ２上に形成されていてもよい。
The second resistance layer R2 is formed on the first resistance layer R1. The first resistance layer R1 may be formed on the
図９及び図１０に示された変形例では、第三電極層２５が電気めっき法で形成される場合でも、第二抵抗層Ｒ２の体積抵抗率が第一抵抗層Ｒ１の体積抵抗率よりも小さいため、第三電極層２５が確実に形成される。また、第一抵抗層Ｒ１及び第二抵抗層Ｒ２が、素体２内へのめっき液の浸入を抑制するので、積層貫通コンデンサＣ１の電気的特性の劣化が抑制される。
In the modification shown in FIGS. 9 and 10, even when the
図１１に示された変形例では、第二電極層２３Ｍは、抵抗層Ｒを覆うように導電性ペーストを付与して焼き付けることにより形成されている。第二電極層２３Ｍは、導電性ペーストに含まれる金属成分（金属粉末）が焼結して形成された焼結金属層である。すなわち、第二電極層２３Ｍは、素体２に形成された焼結金属層であって、金属を含んでいる。導電性ペーストは、たとえば浸漬法又は印刷法により付与される。本変形例では、第二電極層２３Ｍは、Ｃｕからなる焼結金属層である。第二電極層２３Ｍは、Ｎｉからなる焼結金属層であってもよい。
In the modification example shown in FIG. 11, M
第二電極層２３Ｍの体積抵抗率は、抵抗層Ｒ（ＤＬＣ膜）の体積抵抗率よりも小さい。焼結金属層である第二電極層２３Ｍの体積抵抗率は、たとえば１．５×１０−８〜１．０×１０−７Ω・ｃｍである。
The volume resistivity of the
図１１に示された変形例では、第三電極層２５が電気めっき法で形成される場合でも、第二電極層２３Ｍの体積抵抗率が抵抗層Ｒの体積抵抗率よりも小さいため、めっき層である第三電極層２５が確実に形成される。また、抵抗層Ｒが、素体２内へのめっき液の浸入を抑制するので、積層貫通コンデンサＣ１の電気的特性の劣化が抑制される。
In the modification example shown in FIG. 11, even when the
信号用端子電極５が、焼結金属層である第一電極層２１を有している場合、第二電極層２３Ｍを形成する際に、第一電極層２１が溶融し、信号用端子電極５を適切に形成できないおそれがある。したがって、図１１に示された変形例では、第二電極層２３Ｍが焼結金属層であるので、信号用端子電極５は、焼結金属層である第一電極層２１を有していない。
When the
図１２及び図１３に示された変形例では、信号用端子電極５は、第二電極層２３、第三電極層２５、及び第四電極層２７を有していない。図１２に示された変形例では、信号用端子電極５は、抵抗層Ｒを有している。図１３に示された変形例では、信号用端子電極５は、第一電極層２１及び抵抗層Ｒを有している。
In the modification shown in FIGS. 12 and 13, the
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 As mentioned above, although embodiment of this invention has been described, this invention is not necessarily limited to embodiment mentioned above, A various change is possible in the range which does not deviate from the summary.
上述した実施形態及び各変形例では、一対の信号用端子電極５が抵抗層Ｒを有しているが、これに限られない。たとえば、いずれか一方の信号用端子電極５のみが、抵抗層Ｒを有していてもよい。信号用端子電極５ではなく、接地用端子電極９が、抵抗層Ｒを有していてもよい。
In the embodiment and each modification described above, the pair of
信号用端子電極５及び接地用端子電極９は、めっき層として、第三及び第四電極層２５，２７を有している、すなわち、めっき層が複数層のめっき層により構成されているが、これに限られない。めっき層は、一層のめっき層で構成されていてもよい。
The
本実施形態では、電子部品として積層貫通コンデンサＣ１を例に説明したが、本発明はこれに限られることなく、積層コンデンサ、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、もしくは積層複合部品などの積層電子部品、又は、積層電子部品以外の電子部品にも適用できる。 In the present embodiment, the multilayer feedthrough capacitor C1 has been described as an example of the electronic component. However, the present invention is not limited to this, and a multilayer capacitor, a multilayer inductor, a multilayer varistor, a multilayer piezoelectric actuator, a multilayer thermistor, a multilayer composite component, etc. The present invention can also be applied to other multilayer electronic components or electronic components other than multilayer electronic components.
２…素体、５…信号用端子電極、９…接地用端子電極、１１…信号用内部電極、１３…接地用内部電極、２１…第一電極層、２３，２３Ｍ…第二電極層、２５…第三電極層、２７…第四電極層、Ｃ１…積層貫通コンデンサ、Ｒ…抵抗層、Ｒ１…第一抵抗層、Ｒ２…第二抵抗層。
2 ... body, 5 ... signal terminal electrodes, 9 ... ground terminal electrode, the
Claims (6)
前記素体に配置されている端子電極と、を備え、
前記端子電極は、ＤＬＣ膜からなる抵抗層を有している、電子部品。 With the body,
A terminal electrode disposed on the element body,
The terminal electrode is an electronic component having a resistance layer made of a DLC film.
前記端子電極は、前記素体の外表面上に形成されていると共に前記内部導体と接続されている下地電極層を更に有しており、
前記下地電極層は、金属を含み、
前記ＤＬＣ膜は、前記下地電極層上に形成されている、請求項１に記載の電子部品。 An inner conductor disposed in the element body and connected to the terminal electrode;
The terminal electrode further includes a base electrode layer formed on the outer surface of the element body and connected to the inner conductor,
The base electrode layer includes a metal,
The electronic component according to claim 1, wherein the DLC film is formed on the base electrode layer.
第一ＤＬＣ膜と、
前記第一ＤＬＣ膜上に形成されており、前記第一ＤＬＣ膜よりも体積抵抗率が低い第二ＤＬＣ膜と、を有している、請求項１又は２に記載の電子部品。 The DLC film is
A first DLC film;
The electronic component according to claim 1, further comprising: a second DLC film formed on the first DLC film and having a volume resistivity lower than that of the first DLC film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016033980A JP2017152556A (en) | 2016-02-25 | 2016-02-25 | Electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016033980A JP2017152556A (en) | 2016-02-25 | 2016-02-25 | Electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017152556A true JP2017152556A (en) | 2017-08-31 |
Family
ID=59739763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016033980A Pending JP2017152556A (en) | 2016-02-25 | 2016-02-25 | Electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017152556A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019197767A (en) * | 2018-05-08 | 2019-11-14 | Tdk株式会社 | Electronic component |
| US11094465B2 (en) * | 2018-01-31 | 2021-08-17 | Tdk Corporation | Electronic component with external electrodes including conductive resin layer |
| US11417469B2 (en) | 2020-01-24 | 2022-08-16 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
-
2016
- 2016-02-25 JP JP2016033980A patent/JP2017152556A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11094465B2 (en) * | 2018-01-31 | 2021-08-17 | Tdk Corporation | Electronic component with external electrodes including conductive resin layer |
| JP2019197767A (en) * | 2018-05-08 | 2019-11-14 | Tdk株式会社 | Electronic component |
| US11631521B2 (en) | 2018-05-08 | 2023-04-18 | Tdk Corporation | Electronic component |
| US11417469B2 (en) | 2020-01-24 | 2022-08-16 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6946876B2 (en) | Electronic components and electronic component equipment | |
| CN110098050A (en) | Electronic component | |
| US10984939B2 (en) | Multilayer coil component | |
| CN110459390B (en) | Electronic component | |
| JP2018157029A (en) | Electronic component | |
| US11335501B2 (en) | Multilayer ceramic electronic component and method for producing the same | |
| US9984822B2 (en) | Electronic component | |
| JP2019067793A (en) | Electronic component | |
| JP2017152556A (en) | Electronic component | |
| JP2005051226A (en) | Chip-type electronic component and manufacturing method therefor | |
| JP6740874B2 (en) | Electronic parts | |
| US20220208474A1 (en) | Electronic component | |
| US7535694B2 (en) | Feedthrough multilayer capacitor | |
| JP6747201B2 (en) | Electronic parts | |
| JP6794791B2 (en) | Electronic components | |
| JP4403825B2 (en) | Chip-like ceramic electronic component and manufacturing method thereof | |
| JP2018157030A (en) | Electronic component | |
| JP2011049418A (en) | Common mode noise filter | |
| JP6958168B2 (en) | Electronic components and electronic component equipment | |
| JP2021129008A (en) | Electronic component | |
| JP2016149425A (en) | Stack penetration capacitor | |
| JP6503758B2 (en) | Multilayer capacitor | |
| JP7468341B2 (en) | Electronic Components | |
| JP2018129435A (en) | Multilayer feed-through capacitor and electronic component device | |
| CN117672683A (en) | Laminated coil component |