JP2017112465A - Gate drive circuit - Google Patents
Gate drive circuit Download PDFInfo
- Publication number
- JP2017112465A JP2017112465A JP2015244499A JP2015244499A JP2017112465A JP 2017112465 A JP2017112465 A JP 2017112465A JP 2015244499 A JP2015244499 A JP 2015244499A JP 2015244499 A JP2015244499 A JP 2015244499A JP 2017112465 A JP2017112465 A JP 2017112465A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- resistor
- drive circuit
- coil
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、III 族窒化物半導体からなる縦型トランジスタを駆動するためのゲート駆動回路に関する。 The present invention relates to a gate drive circuit for driving a vertical transistor made of a group III nitride semiconductor.
GaNなどIII 族窒化物半導体は絶縁破壊電界が大きく、オン抵抗が低いことから、パワーデバイスの材料として注目され、さかんに研究開発が行われている。特に耐圧の向上、小型化などの理由から、基板に垂直な方向に導通を取る縦型構造のパワーデバイスが望まれている。 Group III nitride semiconductors such as GaN have attracted attention as materials for power devices due to their large dielectric breakdown electric field and low on-resistance, and are being researched and developed extensively. In particular, a power device having a vertical structure that conducts electricity in a direction perpendicular to the substrate is desired for reasons such as improvement in breakdown voltage and miniaturization.
III 族窒化物半導体からなる縦型MOSFETは、現状耐圧性能が十分でないことなどから直接駆動は難しく、ゲート駆動回路を介してゲート電圧を制御して駆動することになる。トランジスタのゲート駆動回路としては、たとえば特許文献1〜3がある。
A vertical MOSFET made of a group III nitride semiconductor is difficult to drive directly because the current withstand voltage performance is not sufficient, and is driven by controlling a gate voltage via a gate drive circuit. For example,
特許文献1には、駆動するIGBTのゲートに、コンデンサとダイオードの並列体、その並列体と直列接続の第1抵抗、その直列体と並列接続された第2抵抗を設けた構成が示されている。これにより、IGBTのターンオフ時には、ゲート電荷をコンデンサと第1抵抗により速やかに放電し、IGBTのターンオン時には、ダイオードを導通させてゲート電荷を速やかに充電することが記載されている。
特許文献2には、駆動するMOSFETがオフとなったときに、コイルに蓄えられたエネルギーを開放して電源に回生させ、電力変換効率の向上を図る旨が記載されている。特許文献3には、IGBTのゲート駆動回路において、IGBTのエミッタ側の配線インダクタンスに起因する起電力を、IGBTのゲートにコイルを設けることで相殺し、ターンオン損失を抑制することが記載されている。
III 族窒化物半導体からなる縦型MOSFETは、低電圧ではオン抵抗が高く、高電圧ではオン抵抗が低くなる特性のため、省エネルギーなどの観点から高電圧で駆動することが望まれる。 A vertical MOSFET made of a group III nitride semiconductor has high on-resistance at a low voltage and low on-resistance at a high voltage. Therefore, it is desired to drive at a high voltage from the viewpoint of energy saving.
しかし、ゲート信号生成のための制御電源とは別に高電圧の電源回路を設けることとなると、ゲート駆動回路の高コスト化、大型化を招くことになる。 However, if a high-voltage power supply circuit is provided separately from the control power supply for generating the gate signal, the cost and size of the gate drive circuit are increased.
そこで本発明は、III 族窒化物半導体からなる縦型トランジスタのゲート駆動回路を、高電圧の電源を別途要せずに実現することを目的とする。 Accordingly, an object of the present invention is to realize a gate driving circuit for a vertical transistor made of a group III nitride semiconductor without requiring a separate high voltage power source.
本発明は、III 族窒化物半導体からなる縦型トランジスタを駆動するゲート駆動回路において、縦型トランジスタのゲート−ソース間に接続されたゲート電源と、ゲート電源に直列に接続され、縦型トランジスタを制御するゲート信号を縦型トランジスタのゲートに供給するコイルと、ゲート信号の増減を制御する制御回路と、を有し、制御回路は、ゲート電源とコイルの直列接続に対して並列に接続された制御トランジスタと、制御トランジスタをオンオフするための制御信号を、制御トランジスタの制御端子に供給する制御信号生成回路と、制御端子と制御信号生成回路との間に接続された抵抗と、抵抗に並列接続され、アノードが制御トランジスタの制御端子側、カソードが制御信号生成回路側に接続されたダイオードと、を有し、コイルに流れる電流の時間変化を調整するdI/dt調整回路と、を有することを特徴とするゲート駆動回路である。 The present invention relates to a gate driving circuit for driving a vertical transistor made of a group III nitride semiconductor, a gate power source connected between the gate and the source of the vertical transistor, and a serial connection to the gate power source. A coil that supplies a gate signal to be controlled to the gate of the vertical transistor, and a control circuit that controls increase / decrease of the gate signal, and the control circuit is connected in parallel to the serial connection of the gate power source and the coil A control transistor, a control signal generation circuit that supplies a control signal for turning on and off the control transistor to the control terminal of the control transistor, a resistor connected between the control terminal and the control signal generation circuit, and a parallel connection to the resistor A diode having an anode connected to the control terminal side of the control transistor and a cathode connected to the control signal generation circuit side. And a dI / dt adjustment circuit that adjusts the time change of the current flowing through the gate.
コイルと縦型トランジスタのゲートの間に、直列に接続された抵抗と、抵抗に並列に接続され、アノードがコイル側、カソードが縦型トランジスタのゲート側に接続されたダイオードと、をさらに有していてもよい。縦型トランジスタのオフ時に縦型トランジスタのゲート電荷が速やかに放電し、オフ動作を急峻にすることができる。 A resistor connected in series between the coil and the gate of the vertical transistor; and a diode connected in parallel to the resistor, with the anode connected to the coil side and the cathode connected to the gate side of the vertical transistor. It may be. When the vertical transistor is turned off, the gate charge of the vertical transistor is quickly discharged, and the off operation can be made steep.
駆動する縦型トランジスタは、たとえばMOSFET、IGBT、MISFET、HFETなどである。特に、MOSFETの駆動に本発明のゲート駆動回路は好適である。また、本発明のゲート駆動回路は、ゲート電源を3〜15Vとし、コイルによって30〜50Vに昇圧して縦型トランジスタのゲートに供給する場合に好適である。また、本発明のゲート駆動回路は、車載用の縦型トランジスタを駆動するものとして好適である。車載用電源を用いて低オン抵抗での駆動が可能となるためである。 The vertical transistor to be driven is, for example, a MOSFET, IGBT, MISFET, HFET or the like. In particular, the gate drive circuit of the present invention is suitable for driving a MOSFET. The gate drive circuit of the present invention is suitable for a case where the gate power supply is 3 to 15 V, the voltage is boosted to 30 to 50 V by a coil and supplied to the gate of the vertical transistor. The gate drive circuit of the present invention is suitable for driving a vertical transistor for vehicle use. This is because driving with a low on-resistance becomes possible using an on-vehicle power supply.
本発明のゲート駆動回路は、ゲート信号生成用の電源と駆動用の電源を共用化できるため、ゲート駆動回路の低コスト化、小型化を図ることができる。また、本発明によれば、コイルに流れる電流の変化をゆるやかにすることができる。これにより、ゲート電圧のピーク電圧を抑制することができる。 Since the gate drive circuit of the present invention can share a power supply for generating a gate signal and a drive power supply, the cost and size of the gate drive circuit can be reduced. Further, according to the present invention, the change in the current flowing through the coil can be moderated. Thereby, the peak voltage of the gate voltage can be suppressed.
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。 Hereinafter, specific examples of the present invention will be described with reference to the drawings. However, the present invention is not limited to the examples.
図1は、実施例1のゲート駆動回路の構成を示した図である。実施例1のゲート駆動回路は、III 族窒化物半導体からなる縦型MOSFETQ1を駆動するための回路である。実施例1のゲート駆動回路は、図1のように、制御信号生成回路10と、dI/dt調整回路20と、MOSFETQ2と、コイルL1と、抵抗R1と、ツェナーダイオードD1と、ゲート電源V1と、で構成されている。本発明の制御回路に相当するのが制御信号生成回路10と、dI/dt調整回路20である。
FIG. 1 is a diagram illustrating the configuration of the gate drive circuit according to the first embodiment. The gate drive circuit according to the first embodiment is a circuit for driving the vertical MOSFET Q1 made of a group III nitride semiconductor. As shown in FIG. 1, the gate drive circuit according to the first embodiment includes a control
図1のように、縦型MOSFETQ1のゲート−ソース間にはゲート電源V1が接続されており、ゲート電源V1の正極と縦型MOSFETQ1のゲート、負極と縦型MOSFETQ1のソースが接続されている。縦型MOSFETQ1のソース−ドレイン間には負荷R3、電源V3が直列に接続されている。ゲート電源V1は、3〜15Vである。そして、ゲート電源V1の正極性側と縦型MOSFETQ1のゲート間に、コイルL1、抵抗R1が直列に接続されている。 As shown in FIG. 1, a gate power source V1 is connected between the gate and source of the vertical MOSFET Q1, and the positive electrode of the gate power source V1 and the gate of the vertical MOSFET Q1, and the negative electrode and the source of the vertical MOSFET Q1 are connected. A load R3 and a power source V3 are connected in series between the source and drain of the vertical MOSFET Q1. The gate power supply V1 is 3 to 15V. A coil L1 and a resistor R1 are connected in series between the positive polarity side of the gate power supply V1 and the gate of the vertical MOSFET Q1.
また、コイルL1と抵抗R1との間には、SiからなるMOSFETQ2(本発明の制御トランジスタに相当)がゲート電源V1に並列に接続されている。MOSFETQ2のドレイン側がコイルL1と抵抗R1との間、ソースがゲート電源V1の負極側に接続されている。また、MOSFETQ2のゲート(本発明の制御端子に相当)には、制御信号生成回路10が接続されていて、制御信号生成回路10からの制御信号が入力される。MOSFETQ2は、制御信号に基づくオンオフ動作によってコイルL1に流れる電流を時間的に変化させる。これにより、ゲート電源V1の電圧を、オン電圧が30〜50Vであってデューティー比が制御信号生成回路10からの制御信号を反転したものである電圧に昇圧し、ゲート信号としてコイルL1から縦型MOSFETQ1のゲートに供給する。縦型MOSFETQ1は、ゲート電圧が30V未満ではオン抵抗が高く、30〜50Vでオン抵抗が低くなる特性のため、このような範囲において駆動することにより縦型MOSFETQ1で消費されるエネルギーを低減することができる。
Further, between the coil L1 and the resistor R1, a MOSFET Q2 made of Si (corresponding to the control transistor of the present invention) is connected in parallel to the gate power supply V1. The drain side of the MOSFET Q2 is connected between the coil L1 and the resistor R1, and the source is connected to the negative side of the gate power supply V1. A control
なお、図5のように、抵抗R1に並列に、アノードをコイル側、カソードを縦型MOSFETQ1のゲート側としてダイオードD3を接続してもよい。縦型MOSFETQ1のオフ時にゲート電荷が速やかに放電し、縦型MOSFETQ1のオフ動作を急峻にすることができる。また、オフ動作の急峻性が必要なければ、抵抗R1を省略してもよい。 As shown in FIG. 5, a diode D3 may be connected in parallel with the resistor R1, with the anode on the coil side and the cathode on the gate side of the vertical MOSFET Q1. When the vertical MOSFET Q1 is turned off, the gate charge is quickly discharged, and the off operation of the vertical MOSFET Q1 can be made steep. Further, if the steepness of the off operation is not necessary, the resistor R1 may be omitted.
また、制御信号が入力される制御端子を有し、制御信号によってオンオフ動作してコイルL1に流れる電流を時間的に増減させる素子(制御トランジスタ)であれば、MOSFETQ2以外を用いてもよく、その材料もSi以外を用いてよい。 Further, any element other than the MOSFET Q2 may be used as long as it is an element (control transistor) that has a control terminal to which a control signal is input and is turned on / off by the control signal to increase or decrease the current flowing through the coil L1. A material other than Si may also be used.
抵抗R1と縦型MOSFETQ1のゲートとの間には、ツェナーダイオードD1がゲート電源V1に並列に接続されている。ツェナーダイオードD1のカソードが抵抗R1と縦型MOSFETQ1のゲートとの間、アノードがゲート電源V1の負極側に接続されている。ツェナーダイオードD1は、縦型MOSFETQ1のゲートに過電圧がかからないようにするためのものである。過電圧のおそれがない場合などにはこのツェナーダイオードD1は省いてもよい。 A Zener diode D1 is connected in parallel to the gate power supply V1 between the resistor R1 and the gate of the vertical MOSFET Q1. The cathode of the Zener diode D1 is connected between the resistor R1 and the gate of the vertical MOSFET Q1, and the anode is connected to the negative side of the gate power supply V1. The Zener diode D1 is for preventing an overvoltage from being applied to the gate of the vertical MOSFET Q1. The zener diode D1 may be omitted when there is no fear of overvoltage.
制御信号生成回路10およびdI/dt調整回路20は、MOSFETQ2のオンオフのタイミングを調整し、コイルL1の電流の時間変化を調整することで、縦型MOSFETQ1のゲートに供給するゲート信号の増減を制御する回路である。
The control
制御信号生成回路10は、PWM回路10aと、インバータ10bとによって構成されている。PWM回路10aは、たとえば周波数10kHz〜100MHzで、オン電圧がゲート電源V1と等しい矩形波の制御信号を生成する。このPWM回路10aから出力される制御信号のデューティー比は、ゲート信号のデューティー比と等しい。インバータ10bは、PWM回路10aからの制御信号を反転して出力し、MOSFETQ2のゲートに供給する。PWM回路10aおよびインバータ10bの制御電源は、ゲート電源V1を共用している。実施例1のゲート駆動回路では、コイルL1とMOSFETQ2を用いてゲート電源V1の電圧を昇圧しているため、このような縦型MOSFETQ1の駆動用の電源(ゲート電源V1)と制御信号生成用の制御電源とを共用することができる。そして、この共用によって実施例1のゲート駆動回路の低コスト化、小型化を図っている。
The control
dI/dt調整回路20は、図1のように、抵抗R2と、ダイオードD2によって構成されている。抵抗R2は、制御信号生成回路10のインバータとMOSFETQ2のゲートとの間に直列に接続されている。ダイオードD2は、抵抗R2に並列に接続されており、アノードをMOSFETQ2側、カソードを制御信号生成回路10のインバータ側にして接続されている。
As shown in FIG. 1, the dI /
dI/dt調整回路20をこのように構成することで、MOSFETQ2がオンとなったときには、ダイオードD2が導通してMOSFETQ2のゲート電荷が速やかに充電されるようにし、MOSFETQ2がオフとなったときには、ダイオードD2で遮断してMOSFETQ2のゲート電荷が抵抗R2を通してゆるやかに放電するようにしている。すると、コイルL1を流れる電流は、MOSFETQ2がオフとなったときに時間的にゆるやかに減少する。その結果、縦型MOSFETQ1を駆動するゲート電圧は、オンのときのオーバーシュート(定常値を超えて上昇してしまうこと)が抑制され、定常値まで速やかに上昇する。
By configuring the dI /
次に、実施例1のゲート駆動回路の動作について、比較例のゲート駆動回路と対比しつつ説明する。 Next, the operation of the gate drive circuit of the first embodiment will be described in comparison with the gate drive circuit of the comparative example.
まず、比較例のゲート駆動回路の構成について説明する。比較例のゲート駆動回路は、図2のように、実施例1のゲート駆動回路において、抵抗R2と並列に接続されているダイオードD1を省いた構成であり、他は同一構成である。 First, the configuration of the gate drive circuit of the comparative example will be described. As shown in FIG. 2, the gate drive circuit of the comparative example has the same configuration as the gate drive circuit of the first embodiment except that the diode D1 connected in parallel with the resistor R2 is omitted.
図3は、比較例のゲート駆動回路について、各地点での電圧波形、電流波形を示したグラフである。図3(a)は、MOSFETQ2のゲート−ソース間電圧、図3(b)は、コイルL1に流れる電流、図3(c)は、MOSFETQ2のドレインに流れる電流、図3(d)は、縦型MOSFETQ1のゲートソース間電圧、図3(e)は、抵抗R1に流れる電流を示している。ゲート電源V1には10Vのものを用いている。 FIG. 3 is a graph showing voltage waveforms and current waveforms at various points in the gate drive circuit of the comparative example. 3A is a gate-source voltage of the MOSFET Q2, FIG. 3B is a current flowing through the coil L1, FIG. 3C is a current flowing through the drain of the MOSFET Q2, and FIG. The gate-source voltage of the type MOSFET Q1, FIG. 3E, shows the current flowing through the resistor R1. The gate power supply V1 is 10V.
図3(a)のように、MOSFETQ2のゲートソース間電圧は、オン時とオフ時ともに、急峻に変化していることがわかる。MOSFETQ2がオンオフされることにより、図3(b)に示すように、L1を流れる電流が時間的に変化している。 As shown in FIG. 3A, it can be seen that the gate-source voltage of the MOSFET Q2 changes sharply both when it is on and when it is off. When the MOSFET Q2 is turned on / off, the current flowing through L1 changes with time as shown in FIG.
ここで、図3(c)を見ると、MOSFETQ2がオフとなると急峻にMOSFETQ2のドレイン電流が0となり、MOSFETQ2のゲート電荷が速やかに放電していることがわかる。そのため、図3(b)のように、MOSFETQ2がオフとなったときにコイルL1を流れる電流は比較的速く減少する。 Here, it can be seen from FIG. 3C that when the MOSFET Q2 is turned off, the drain current of the MOSFET Q2 suddenly becomes 0, and the gate charge of the MOSFET Q2 is rapidly discharged. Therefore, as shown in FIG. 3B, the current flowing through the coil L1 decreases relatively quickly when the MOSFET Q2 is turned off.
その結果、図3(d)のように、縦型MOSFETQ1がオンになるときに一端定常値を超えて電圧が上昇し、その後定常値まで減少しており、オーバーシュートが発生していることが見て取れる。そして、図3(e)のように、縦型MOSFETQ1がオンになった瞬間に抵抗R1を流れる電流が高い値まで鋭く上昇しており、エネルギー損失が大きいことがわかる。 As a result, as shown in FIG. 3 (d), when the vertical MOSFET Q1 is turned on, the voltage rises beyond the steady value and then decreases to the steady value, resulting in overshoot. I can see it. As shown in FIG. 3E, the current flowing through the resistor R1 sharply rises to a high value at the moment when the vertical MOSFET Q1 is turned on, and it can be seen that the energy loss is large.
図4は、実施例1のゲート駆動回路について、各地点での電圧波形、電流波形を示したグラフである。図4(a)〜(e)は、それぞれ図3(a)〜(e)と対応しており、同様の地点での電圧波形、電流波形を示している。 FIG. 4 is a graph showing voltage waveforms and current waveforms at various points in the gate drive circuit of the first embodiment. FIGS. 4A to 4E correspond to FIGS. 3A to 3E, respectively, and show voltage waveforms and current waveforms at similar points.
図4(a)のように、MOSFETQ2がオフになると、MOSFETQ2のゲート電圧は10Vから5Vあたりまで急激に減少するが、その後はゆるやかに電圧が減少していることがわかる。これは、dI/dt調整回路20が設けられていることにより、MOSFETQ2がオフとなったときにMOSFETQ2のゲート電荷が抵抗R2を通してゆるやかに放電しているためである。
As shown in FIG. 4A, when the MOSFET Q2 is turned off, the gate voltage of the MOSFET Q2 rapidly decreases from 10V to around 5V, but thereafter, the voltage gradually decreases. This is because the dI /
また、MOSFETQ2のオフ時にゲートソース間電圧がゆるやかに減少する結果、図4(b)のように、MOSFETQ2のオフ時にコイルL1を流れる電流は、比較例の図3(b)の場合に比べてゆるやかに減少しており、図4(c)のように、MOSFETQ2のドレイン電流もゆるやかに減少している。 As a result of the gradual decrease in the gate-source voltage when the MOSFET Q2 is turned off, the current flowing through the coil L1 when the MOSFET Q2 is turned off as shown in FIG. 4B is larger than that in the comparative example shown in FIG. The drain current of the MOSFET Q2 gradually decreases as shown in FIG. 4C.
そして、図4(d)のように、縦型MOSFETQ1のゲートソース間電圧は、定常値42Vまでオーバーシュートせずに上昇している。これは、コイルL1を流れる電流が図4(b)のようにゆるやかに減少するためである。また、図4(e)のように、抵抗R1を流れる電流のピークは、比較例の図3(e)に比べて減少しており、エネルギー損失が低減されていることがわかる。 As shown in FIG. 4D, the gate-source voltage of the vertical MOSFET Q1 rises to the steady value 42V without overshooting. This is because the current flowing through the coil L1 gradually decreases as shown in FIG. Further, as shown in FIG. 4E, the peak of the current flowing through the resistor R1 is reduced as compared with FIG. 3E of the comparative example, and it can be seen that the energy loss is reduced.
以上、実施例1のゲート駆動回路によれば、制御信号生成用の電源と駆動用の電源をゲート電源V1として共用化することができ、ゲート駆動回路の低コスト化、小型化を図ることができる。また、縦型MOSFETQ2のゲート電圧のオン時のオーバーシュートが抑制され、エネルギー損失が抑制される。 As described above, according to the gate drive circuit of the first embodiment, the control signal generation power supply and the drive power supply can be shared as the gate power supply V1, thereby reducing the cost and size of the gate drive circuit. it can. Further, overshoot when the gate voltage of the vertical MOSFET Q2 is turned on is suppressed, and energy loss is suppressed.
[変形例]
実施例1では、III 族窒化物半導体からなる縦型MOSFETQ1を駆動する例を示したが、本発明のゲート駆動回路により駆動する素子はこれに限るものではない。III 族窒化物半導体からなる縦型のトランジスタであれば、任意の素子を駆動するものであってよい。たとえば、IGBT、MISFET、HFET、などを駆動するものであってもよい。
[Modification]
In the first embodiment, an example is shown in which the vertical MOSFET Q1 made of a group III nitride semiconductor is driven. However, the element driven by the gate drive circuit of the present invention is not limited to this. Any device may be used as long as it is a vertical transistor made of a group III nitride semiconductor. For example, an IGBT, MISFET, HFET, or the like may be driven.
実施例1のゲート駆動回路では、ゲート電源V1の電圧を3〜15Vとしているが、このような電圧値に限るものではない。ただし、実用上このような範囲の電圧値であることが利便である。また、実施例1のゲート駆動回路では、コイルL1とMOSFETQ2により30〜50Vに昇圧しているが、これに限るものではない。ただし、III 族窒化物半導体からなる縦型MOSFETなどの縦型トランジスタは、30V未満の駆動電圧ではオン抵抗が高く、30V以上でオン抵抗が低くなり、50Vあたりで飽和する特性を示すため、30〜50Vに昇圧することが望ましい。また、コイルL1のインダクタンスやMOSFETQ2の特性などの観点から、ゲート電源V1の電圧値を2〜10倍、より望ましくは3〜5倍に昇圧するよう設定することが望ましい。 In the gate drive circuit according to the first embodiment, the voltage of the gate power supply V1 is 3 to 15 V, but the voltage is not limited to such a voltage value. However, it is convenient for the voltage value to be in such a range in practical use. In the gate drive circuit according to the first embodiment, the voltage is increased to 30 to 50 V by the coil L1 and the MOSFET Q2, but the present invention is not limited to this. However, a vertical transistor such as a vertical MOSFET made of a group III nitride semiconductor has a high on-resistance at a driving voltage of less than 30V, a low on-resistance at 30V or more, and a saturation characteristic around 50V. It is desirable to step up to ~ 50V. Further, from the viewpoint of the inductance of the coil L1 and the characteristics of the MOSFET Q2, it is desirable to set the voltage value of the gate power supply V1 to be boosted 2 to 10 times, more preferably 3 to 5 times.
本発明のゲート駆動回路は、車載用の縦型トランジスタを駆動するものとして好適である。車載用電源は12Vであり、実施例1のゲート電源V1として車載用電源を用いることで、効率的に車載用の縦型トランジスタを駆動することができる。 The gate drive circuit of the present invention is suitable for driving an on-vehicle vertical transistor. The in-vehicle power source is 12V, and the in-vehicle vertical transistor can be efficiently driven by using the in-vehicle power source as the gate power source V1 in the first embodiment.
実施例1のゲート駆動回路では、ゲート信号の周波数を10kHz〜100MHzとしているが、本発明はこれに限るものではない。ただし、省エネルギーなどの観点から、周波数をこの範囲として縦型トランジスタを駆動する場合に本発明のゲート駆動回路は好適である。 In the gate drive circuit of the first embodiment, the frequency of the gate signal is 10 kHz to 100 MHz, but the present invention is not limited to this. However, the gate drive circuit of the present invention is suitable when driving the vertical transistor with the frequency in this range from the viewpoint of energy saving.
本発明は、各種のGaN系パワーデバイス、高周波デバイスのゲート駆動回路として用いることができる。特に車載用として好適である。 The present invention can be used as gate drive circuits for various GaN-based power devices and high-frequency devices. It is particularly suitable for in-vehicle use.
10:制御信号生成回路
10a:PWM回路
10b:インバータ
20:dI/dt調整回路
Q1:縦型MOSFET
Q2:MOSFET
R1、R2:抵抗
R3:負荷
L1:コイル
D1:ツェナーダイオード
D2:ダイオード
V1:ゲート電源
V3:電源
10: Control
Q2: MOSFET
R1, R2: Resistance R3: Load L1: Coil D1: Zener diode D2: Diode V1: Gate power supply V3: Power supply
Claims (5)
前記縦型トランジスタのゲート−ソース間に接続されたゲート電源と、
前記ゲート電源に直列に接続され、前記縦型トランジスタを制御するゲート信号を前記縦型トランジスタのゲートに供給するコイルと、
前記ゲート信号の増減を制御する制御回路と、
を有し、
前記制御回路は、
前記ゲート電源と前記コイルの直列接続に対して並列に接続された制御トランジスタと、
前記制御トランジスタをオンオフするための制御信号を、前記制御トランジスタの制御端子に供給する制御信号生成回路と、
前記制御端子と前記制御信号生成回路との間に接続された抵抗と、前記抵抗に並列接続され、アノードが前記制御トランジスタの制御端子側、カソードが前記制御信号生成回路側に接続されたダイオードと、を有し、前記コイルに流れる電流の時間変化を調整するdI/dt調整回路と、
を有することを特徴とするゲート駆動回路。 In a gate drive circuit for driving a vertical transistor made of a group III nitride semiconductor,
A gate power source connected between the gate and source of the vertical transistor;
A coil connected in series to the gate power supply and supplying a gate signal for controlling the vertical transistor to the gate of the vertical transistor;
A control circuit for controlling increase and decrease of the gate signal;
Have
The control circuit includes:
A control transistor connected in parallel to a serial connection of the gate power supply and the coil;
A control signal generation circuit for supplying a control signal for turning on and off the control transistor to a control terminal of the control transistor;
A resistor connected between the control terminal and the control signal generation circuit; a diode connected in parallel to the resistor; an anode connected to the control terminal side of the control transistor; and a cathode connected to the control signal generation circuit side; A dI / dt adjustment circuit for adjusting a time change of the current flowing through the coil;
A gate driving circuit comprising:
ことを特徴とする請求項1に記載のゲート駆動回路。 The gate power supply is 3 to 15 V, and the coil boosts the voltage to 30 to 50 V and supplies the gate signal to the gate of the vertical transistor.
The gate drive circuit according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015244499A JP2017112465A (en) | 2015-12-15 | 2015-12-15 | Gate drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015244499A JP2017112465A (en) | 2015-12-15 | 2015-12-15 | Gate drive circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017112465A true JP2017112465A (en) | 2017-06-22 |
Family
ID=59081068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015244499A Pending JP2017112465A (en) | 2015-12-15 | 2015-12-15 | Gate drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017112465A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101952292B1 (en) * | 2017-12-28 | 2019-02-26 | 동명대학교산학협력단 | Gate driver circuit for reducing latency of turn-off using secondary fet |
-
2015
- 2015-12-15 JP JP2015244499A patent/JP2017112465A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101952292B1 (en) * | 2017-12-28 | 2019-02-26 | 동명대학교산학협력단 | Gate driver circuit for reducing latency of turn-off using secondary fet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4763606B2 (en) | High frequency control of semiconductor switches | |
US10630160B2 (en) | Gate drive adapter | |
US9705489B2 (en) | Cascode transistor circuit | |
WO2016002249A1 (en) | Switching circuit and power supply circuit provided therewith | |
US9729060B2 (en) | Power conversion apparatus having DC-DC converters with different gate resistances | |
US20150091539A1 (en) | Half-bridge gate driver control | |
JP2009011013A (en) | Power conversion equipment | |
US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
JP6988256B2 (en) | Power converter | |
KR20060059996A (en) | High frequency control of a semiconductor switch | |
US10860042B2 (en) | Method of forming a semiconductor device | |
CN111758210B (en) | Rectifying circuit and power supply device | |
JP6655837B2 (en) | Bidirectional converter, controller, and semiconductor device | |
WO2018181212A1 (en) | Switching circuit | |
US9479049B2 (en) | Semiconductor module and boost rectifier circuit | |
JP2017112465A (en) | Gate drive circuit | |
TWI749933B (en) | Switch circuit with reduced switch node ringing | |
JP6801343B2 (en) | Power converter | |
KR102657175B1 (en) | DRIVING CIRCUIT FOR GaN FET | |
EP4054078A1 (en) | Bipolar pulsed-voltage gate driver | |
WO2018216251A1 (en) | Gate drive circuit | |
CN117559776A (en) | Power conversion circuit and control method thereof | |
JP2020120418A (en) | Switching circuit | |
KR20160125109A (en) | Gate driving device and inverter having the same | |
JP2020120417A (en) | Switching circuit |