JP2017112188A - Electronic parts - Google Patents

Electronic parts Download PDF

Info

Publication number
JP2017112188A
JP2017112188A JP2015244663A JP2015244663A JP2017112188A JP 2017112188 A JP2017112188 A JP 2017112188A JP 2015244663 A JP2015244663 A JP 2015244663A JP 2015244663 A JP2015244663 A JP 2015244663A JP 2017112188 A JP2017112188 A JP 2017112188A
Authority
JP
Japan
Prior art keywords
protective layer
protective
resistor
resin
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015244663A
Other languages
Japanese (ja)
Inventor
博史 久保田
Hiroshi Kubota
博史 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015244663A priority Critical patent/JP2017112188A/en
Publication of JP2017112188A publication Critical patent/JP2017112188A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component with improved adhesion between a resin as a protective layer and an internal electrode or a resistor and improved water resistance.SOLUTION: In a chip resistor 10, linear first protective layers 16a, 16b are formed only on an end regions of a second protective layer 18 on surface electrodes 14a, 14b, and the first protective layers 16a, 16b and a resistive film 12 between the surface electrodes 14a, 14b are coated with the second protective layer 18. At that time, one end portion of the first protective layers 16a, 16b and the end portion of the second protective layer 18 are made to be substantially the same position on the surface electrodes.SELECTED DRAWING: Figure 1

Description

本発明は、例えば電子回路等に搭載する薄膜チップ抵抗器等の電子部品に関する。   The present invention relates to an electronic component such as a thin film chip resistor mounted on an electronic circuit, for example.

近年、自動車、家電機器、通信機器、産業機器等に使用されるチップ抵抗器、チップコンデンサ等の小型電子部品は、さらなる高精度化、低コスト化のみならず、高温多湿等の厳しい使用環境においても所望の性能を発揮することが要求されている。   In recent years, small electronic components such as chip resistors and chip capacitors used in automobiles, home appliances, communication equipment, industrial equipment, etc., not only in higher accuracy and cost, but also in severe usage environments such as high temperature and humidity. Is also required to exhibit desired performance.

小型電子部品としてのチップ抵抗器は、図８に示すように絶縁基板１０１の表面両端部に形成された一対の表面電極１０３ａ，１０３ｂ間に、両端部が重なるように抵抗体１０４を形成し、その抵抗体１０４がガラス等のコート材１０２，１０５で被覆されて保護される。そして、表面電極１０３ａ，１０３ｂと、絶縁基板１０１の両端面に形成された端面電極１０６ａ，１０６ｂと、絶縁基板１０１の裏面両端部に形成された一対の裏面電極１０８ａ，１０８ｂとを覆う端部電極１０７ａ，１０７ｂを形成し、さらに、これら端部電極１０７ａ，１０７ｂを含む端部にメッキ処理を施してメッキ膜１０９ａ，１０９ｂを形成した構造を有する。例えば特許文献１，２は、抵抗膜を被覆するコートを２層とする構造を有するチップ抵抗器を開示している。   As shown in FIG. 8, the chip resistor as a small electronic component is formed by forming a resistor 104 between a pair of surface electrodes 103 a and 103 b formed at both ends of the surface of the insulating substrate 101 so that both ends overlap. The resistor 104 is covered and protected by coating materials 102 and 105 such as glass. End electrodes covering the surface electrodes 103a and 103b, end surface electrodes 106a and 106b formed on both end surfaces of the insulating substrate 101, and a pair of back surface electrodes 108a and 108b formed on both end portions of the back surface of the insulating substrate 101 107a and 107b are formed, and the end portions including the end electrodes 107a and 107b are plated to form plated films 109a and 109b. For example, Patent Documents 1 and 2 disclose a chip resistor having a structure in which a coat covering a resistance film is formed in two layers.

特開平３−６２９０１号公報（特公平７−１１１９２１号）Japanese Patent Laid-Open No. 3-62901 (Japanese Patent Publication No. 7-111921) 特開２００４−０２３００６号公報JP 2004-023006 A 特開平８−３１６０３号公報（特許第３０９２４５１号）JP-A-8-31603 (Patent No. 3092451)

従来よりチップ抵抗器は、厚膜タイプ、薄膜タイプを問わず、上記のように内部の抵抗皮膜の保護を目的として、抵抗皮膜上にエポキシ樹脂、ガラス等からなる保護層が形成される。薄膜電子部品の場合、金属膜と樹脂との密着性は、厚膜ペーストと樹脂との密着性に比べて大きく下回ることから、薄膜チップ部品は、下地基板や金属導体と保護層である樹脂との密着性が弱く、樹脂が剥がれやすい。   Conventionally, a chip resistor has a protective layer made of epoxy resin, glass or the like on the resistive film for the purpose of protecting the internal resistive film as described above, regardless of whether it is a thick film type or a thin film type. In the case of thin film electronic components, the adhesion between the metal film and the resin is much lower than the adhesion between the thick film paste and the resin. The adhesiveness is weak and the resin is easy to peel off.

また、下地基板や基板上に形成される各種金属導体と樹脂との接合面は、材料の熱膨張係数の違いによる応力負荷が集中する部分となる。応力負荷とは、樹脂の塗布後における硬化時の残留応力、高温高湿の環境下での熱ストレス等であり、薄膜導体と樹脂との接合面、特にその接合（接触）端部において樹脂と薄膜導体との接着力が保ちにくく、隙間が生じやすいという問題がある。そして、形成されたわずかな隙間に水分が付着し、侵入した場合、抵抗皮膜が酸化反応（電蝕）を起こし、断線に至ることがある。   Further, the joint surface between the base substrate and various metal conductors formed on the substrate and the resin is a portion where stress load due to the difference in thermal expansion coefficient of the material is concentrated. The stress load is a residual stress at the time of curing after application of the resin, a thermal stress in a high-temperature and high-humidity environment, and the like. There is a problem that it is difficult to maintain the adhesive force with the thin film conductor, and a gap is likely to occur. When moisture adheres to and penetrates the slight gap formed, the resistance film may cause an oxidation reaction (electrolytic corrosion), resulting in disconnection.

このような酸化反応は、チップ抵抗器に電圧が印加され、抵抗体パターン間に電位差が生じると、抵抗器に付着している水分が電気分解されてイオンとなり、そのイオンが、同じく電圧が印加されている電極に引き寄せられることで、薄膜導体と樹脂間に形成された隙間から水分が侵入することによるものと考えられる。   In such an oxidation reaction, when a voltage is applied to the chip resistor and a potential difference is generated between the resistor patterns, moisture adhering to the resistor is electrolyzed into ions, and the ions are also applied with a voltage. It is considered that moisture is invaded through a gap formed between the thin film conductor and the resin by being attracted to the electrode.

樹脂と薄膜導体との接着力が保ちにくく、隙間が生じやすいという問題は薄膜チップ抵抗器に生じやすいが、樹脂層を有する電子部品でも起こり得る共通の課題である。そして、金属導体とそれを覆う保護層との熱収縮の差異はそれらの接合面に現れやすく、特に端部において最も顕著となる。その結果、樹脂層の端部にズレが生じ、端部において金属導体から樹脂が剥がれやすくなる。従来のチップ抵抗器の場合、図８において点線の丸で囲まれた、電極１０３ａ，１０３ｂ（または、抵抗体１０４）と樹脂１０２，１０５との接合面の端部は、上述したイオンの発生による電蝕トラブルの危険性が高い環境にある。これに対して、樹脂材による層を複数層形成して保護層を厚くしても、熱収縮の違いが依然として存在するため、電極等の金属層と樹脂との接合面端部における密着性を強化することは困難となる。   The problem that it is difficult to maintain the adhesive force between the resin and the thin film conductor and the gap is likely to occur is likely to occur in the thin film chip resistor, but is a common problem that may occur even in an electronic component having a resin layer. The difference in thermal shrinkage between the metal conductor and the protective layer covering the metal conductor is likely to appear on the joint surface between them, and is most noticeable particularly at the end portion. As a result, the end of the resin layer is displaced, and the resin is easily peeled off from the metal conductor at the end. In the case of a conventional chip resistor, the end of the joint surface between the electrodes 103a and 103b (or the resistor 104) and the resins 102 and 105 surrounded by a dotted circle in FIG. There is a high risk of electric corrosion problems. On the other hand, even when a plurality of layers made of resin material are formed and the protective layer is thickened, there is still a difference in thermal shrinkage, so the adhesion at the end of the joint surface between the metal layer such as an electrode and the resin is improved. It becomes difficult to strengthen.

一方、特許文献３は、抵抗体層を覆う樹脂保護膜層（保護コート）と上面電極層との境界部分からめっき液が侵入することによる抵抗体層の電解腐食を防止するため、樹脂保護膜層の端部に重ねて導体樹脂の電極層を形成する技術を開示している。ここで特許文献３では、導体樹脂の電極層と保護コートの密着性を向上できても、上面電極（内部電極）と保護コートの密着性が強化されていないため、一旦内部電極に水分が侵入すると、その水分が抵抗体内部に容易に侵入して、上述した酸化反応（電蝕）が起こるという問題がある。   On the other hand, Patent Document 3 discloses a resin protective film in order to prevent electrolytic corrosion of the resistor layer due to penetration of the plating solution from the boundary portion between the resin protective film layer (protective coat) covering the resistor layer and the upper electrode layer. A technique for forming a conductive resin electrode layer on the end of the layer is disclosed. Here, in Patent Document 3, even though the adhesion between the electrode layer of the conductive resin and the protective coat can be improved, the adhesion between the upper surface electrode (internal electrode) and the protective coat is not strengthened, so that moisture once enters the internal electrode. Then, there is a problem that the moisture easily penetrates into the resistor and the above-described oxidation reaction (electric corrosion) occurs.

本発明は、上述した課題に鑑みてなされたものであり、その目的とするところは、保護層である樹脂と内部電極あるいは抵抗体との密着性等を向上した電子部品を提供することである。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an electronic component having improved adhesion between a resin as a protective layer and an internal electrode or a resistor. .

上記の目的を達成し、上述した課題を解決する一手段として以下の構成を備える。すなわち、本発明の電子部品は、絶縁性基板と、該絶縁性基板上に形成した金属膜と、該金属膜を被覆する保護層とを基本構成とする電子部品であって、前記保護層は第１保護層と該第１保護層を被覆する第２保護層からなり、該第１保護層が該第２保護層の端部領域に形成されるとともに該第１保護層の一方端部と該第２保護層の端部とが前記金属膜上においてほぼ同一の位置にあることを特徴とする。   The following configuration is provided as means for achieving the above object and solving the above-described problems. That is, the electronic component of the present invention is an electronic component that basically includes an insulating substrate, a metal film formed on the insulating substrate, and a protective layer that covers the metal film. A first protective layer and a second protective layer covering the first protective layer, wherein the first protective layer is formed in an end region of the second protective layer and one end of the first protective layer; The end portion of the second protective layer is substantially at the same position on the metal film.

例えば、前記第１保護層は前記金属膜上の所定位置に線状に形成され、前記第２保護層は該金属膜の全部または一部と該第１保護層とを覆うように面状に形成されることを特徴とする。また、例えば、前記第１保護層は前記金属膜の電流経路と直交する方向に形成されることを特徴とする。また、例えば、前記第１保護層は前記金属膜の電流経路と直交する方向および該電流経路と同方向に形成されることを特徴とする。   For example, the first protective layer is linearly formed at a predetermined position on the metal film, and the second protective layer is formed in a planar shape so as to cover all or part of the metal film and the first protective layer. It is formed. For example, the first protective layer is formed in a direction orthogonal to the current path of the metal film. For example, the first protective layer is formed in a direction orthogonal to the current path of the metal film and in the same direction as the current path.

さらには、例えば、前記第１保護層の層方向における厚さは前記第２保護層よりも薄いことを特徴とする。また、例えば、前記金属膜は、電極部と、該電極部と電気的に接続された電気素子とからなることを特徴とする。また、例えば、前記電気素子には少なくとも抵抗体、コイル、ヒューズ、ジャンパー素子が含まれることを特徴とする。   Furthermore, for example, the thickness of the first protective layer in the layer direction is thinner than that of the second protective layer. In addition, for example, the metal film includes an electrode portion and an electric element electrically connected to the electrode portion. For example, the electrical element includes at least a resistor, a coil, a fuse, and a jumper element.

本発明によれば、金属膜である内部電極あるいは抵抗体導体と、樹脂からなる保護層との熱膨張係数の違いによって生じる密着性等の低下を防止した電子部品を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the electronic component which prevented the fall of the adhesiveness etc. which arise by the difference in the thermal expansion coefficient of the internal electrode or resistor conductor which is a metal film, and the protective layer which consists of resin can be provided.

本発明の第１の実施の形態例に係る面実装タイプの薄膜チップ抵抗器の構造を示しており、（ａ）は平面図、（ｂ）は断面図である。1 shows a structure of a surface-mount type thin film chip resistor according to a first embodiment of the present invention, wherein (a) is a plan view and (b) is a cross-sectional view. 第１の実施の形態例に係るチップ抵抗器の製造工程を時系列で示すフローチャートである。It is a flowchart which shows the manufacturing process of the chip resistor which concerns on the example of 1st Embodiment in time series. 本発明の第２の実施の形態例に係る面実装タイプの薄膜チップ抵抗器の構造を示しており、（ａ）は平面図、（ｂ）は断面図である。The structure of the surface mount type thin film chip resistor which concerns on the 2nd Example of this invention is shown, (a) is a top view, (b) is sectional drawing. 本発明の第３の実施の形態例に係る面実装タイプの薄膜チップ抵抗器の構造を示しており、（ａ）は平面図、（ｂ）は断面図である。The structure of the surface mount type thin film chip resistor which concerns on the 3rd Embodiment of this invention is shown, (a) is a top view, (b) is sectional drawing. 本発明の第４の実施の形態例に係る面実装タイプの薄膜チップ抵抗器の構造を示しており、（ａ）は平面図、（ｂ）は断面図である。The structure of the surface mount type thin film chip resistor based on the 4th Example of this invention is shown, (a) is a top view, (b) is sectional drawing. 変形例１に係るチップ抵抗器の内部構造を示す平面図である。10 is a plan view showing an internal structure of a chip resistor according to Modification 1. FIG. 変形例２に係るチップ抵抗器の内部構造を示す平面図である。10 is a plan view showing an internal structure of a chip resistor according to Modification 2. FIG. 従来のチップ抵抗器の構造を示す断面図である。It is sectional drawing which shows the structure of the conventional chip resistor.

以下、本発明に係る実施の形態例について添付図面を参照して詳細に説明する。ここでは、本発明の実施の形態例に係る電子部品として薄膜チップ抵抗器を例に挙げて説明するが、本発明はこれに限定されず、例えばチップコンデンサ、チップコイル、チップ電流ヒューズ、ジャンパーチップ等の電子部品にも適用できる。   Embodiments according to the present invention will be described below in detail with reference to the accompanying drawings. Here, a thin film chip resistor will be described as an example of an electronic component according to an embodiment of the present invention. However, the present invention is not limited to this, and for example, a chip capacitor, a chip coil, a chip current fuse, a jumper chip It can also be applied to electronic parts such as.

＜第１の実施の形態例＞
図１は、本発明の第１の実施の形態例に係る面実装タイプの薄膜チップ抵抗器（以降において、単にチップ抵抗器ともいう。）の構成を示している。図１（ａ）は、チップ抵抗器を平面視したときの内部構造を示す平面図、図１（ｂ）は、チップ抵抗器を長手方向（図１（ａ）のＬ方向）に切断したときの断面図である。なお、図１（ａ）では、図１（ｂ）に示す外部電極メッキ１９ａ，１９ｂ等、構成の一部を省略している。 <First Embodiment>
FIG. 1 shows the configuration of a surface-mount type thin film chip resistor (hereinafter, also simply referred to as a chip resistor) according to a first embodiment of the present invention. 1A is a plan view showing the internal structure of the chip resistor when viewed in plan, and FIG. 1B is a diagram when the chip resistor is cut in the longitudinal direction (L direction in FIG. 1A). FIG. In FIG. 1A, a part of the configuration such as the external electrode platings 19a and 19b shown in FIG. 1B is omitted.

図１に示すように第１の実施の形態例に係るチップ抵抗器１０は、所定の厚さを有する電気絶縁性の基板１１の上面に所定パターンの抵抗被膜１２が形成され、抵抗被膜１２の両端部の上面に重ねて表面電極（上面電極ともいう）１４ａ，１４ｂが形成されている。また、基板１１の下面端部には裏面電極１５ａ，１５ｂが形成されている。なお、基板１１の両側面に、表面電極１４ａ，１４ｂと裏面電極１５ａ，１５ｂとを電気的に接続する端面電極を形成してもよい。   As shown in FIG. 1, the chip resistor 10 according to the first embodiment includes a resistance film 12 having a predetermined pattern formed on an upper surface of an electrically insulating substrate 11 having a predetermined thickness. Surface electrodes (also referred to as upper surface electrodes) 14a and 14b are formed so as to overlap the upper surfaces of both end portions. Further, back surface electrodes 15 a and 15 b are formed on the bottom surface of the substrate 11. In addition, you may form the end surface electrode which electrically connects surface electrode 14a, 14b and back surface electrode 15a, 15b on the both sides | surfaces of the board | substrate 11. FIG.

図１（ａ）に示すように、表面電極１４ａ，１４ｂの対向する側それぞれの端部領域に、その端部に沿って、例えばエポキシ樹脂からなる線状の樹脂層（以下、これら一対の樹脂層を第１保護層１６ａ，１６ｂという。）が形成され、さらに、第１保護層１６ａ，１６ｂと、表面電極１４ａ，１４ｂ間の抵抗被膜１２とを覆う面状の樹脂層（図１（ａ）では破線で示しており、以下、第２保護層１８という）が形成されている。また、図１（ｂ）に示すように、第２保護層１８の端部であって第１保護層１６ａ，１６ｂと重なる部分と、表面電極１４ａ，１４ｂと、裏面電極１５ａ，１５ｂとを覆うように、例えばニッケルメッキ等による外部電極メッキ１９ａ，１９ｂが施されている。   As shown in FIG. 1A, linear resin layers made of, for example, epoxy resin (hereinafter referred to as a pair of these resins) are formed in the end regions on the opposing sides of the surface electrodes 14a and 14b along the end portions. The first protective layers 16a and 16b are formed, and a sheet-like resin layer (FIG. 1 (a) covering the first protective layers 16a and 16b and the resistance film 12 between the surface electrodes 14a and 14b). ) Is indicated by a broken line, and is hereinafter referred to as a second protective layer 18). Further, as shown in FIG. 1B, the end portion of the second protective layer 18 that covers the first protective layers 16a and 16b, the front surface electrodes 14a and 14b, and the back surface electrodes 15a and 15b are covered. Thus, external electrode plating 19a, 19b by nickel plating or the like is applied, for example.

本実施の形態例に係るチップ抵抗器１０では、保護層として塗布した樹脂の端部の収縮度合が、その樹脂の形成面積の大小に比例するとの観点に立ち、下地樹脂である第１保護層１６ａ，１６ｂが第２保護層１８の端部領域においてのみ第２保護層と重なる（第２保護層で被覆される）ように形成される。さらに、第２保護層１８の両端部（図１（ａ）において符号１８ａ，１８ｂで示す部分）それぞれと、第１保護層１６ａ，１６ｂそれぞれの一方端部（図１（ａ）において符号１３ａ，１３ｂで示す部分）とが基板上でほぼ同一位置となるように第２保護層１８を形成する。   In the chip resistor 10 according to the present embodiment, the first protective layer, which is the base resin, is based on the viewpoint that the degree of shrinkage of the end portion of the resin applied as the protective layer is proportional to the size of the resin formation area. 16 a and 16 b are formed so as to overlap with the second protective layer (covered with the second protective layer) only in the end region of the second protective layer 18. Furthermore, both end portions of the second protective layer 18 (portions indicated by reference numerals 18a and 18b in FIG. 1A) and one end portions of the first protective layers 16a and 16b (reference numerals 13a and 16b in FIG. 1A). The second protective layer 18 is formed so that the portion shown by 13b is substantially at the same position on the substrate.

すなわち、本実施の形態例に係るチップ抵抗器１０は、一対の表面電極１４ａ，１４ｂの対向する側それぞれの縁部に沿って、その全幅に渡り（表面電極１４ａ，１４ｂの電流経路と直交する方向における、これら表面電極の一方端から他方端に至るまで）、線状のエポキシ樹脂層からなる第１保護層１６ａ，１６ｂを形成する。そして、第２保護層１８を形成する際、これら一対の第１保護層１６ａ，１６ｂの対向する側とは逆側の端部１３ａ，１３ｂと、第２保護層１８の端部１８ａ，１８ｂとがほぼ同一位置となるようにするとともに、第２保護層１８によって一対の第１保護層１６ａ，１６ｂと、表面電極１４ａ，１４ｂ間の抵抗体のパターン全体とを覆う構成を有する。   That is, the chip resistor 10 according to the present embodiment has its entire width (perpendicular to the current path of the surface electrodes 14a and 14b) along the respective edge portions of the opposing surfaces of the pair of surface electrodes 14a and 14b. First protective layers 16a and 16b made of a linear epoxy resin layer are formed in the direction (from one end of these surface electrodes to the other end). And when forming the 2nd protective layer 18, the edge parts 13a and 13b on the opposite side to the side which these paired 1st protective layers 16a and 16b oppose, and the edge parts 18a and 18b of the 2nd protective layer 18; Are substantially in the same position, and the second protective layer 18 covers the pair of first protective layers 16a and 16b and the entire resistor pattern between the surface electrodes 14a and 14b.

ここで、本実施の形態例に係るチップ抵抗器の外形寸法（サイズ）等について、一例を挙げて説明する。例えば、図１に示すチップ抵抗器１０が０６０３サイズ（インチサイズ表記）の場合、チップ抵抗器の外形寸法は、長さＬ＝１．６ｍｍ、幅Ｗ＝０．８ｍｍ、厚さＴ＝０．４５ｍｍであり、表面電極１４ａ，１４ｂの寸法は、例えば、Ｂ＝５００μｍ、Ｃ＝２９０μｍである。また、線状の第１保護層１６ａ，１６ｂは、それぞれ幅Ｅが例えば９０μｍ、長さＦが例えば５００μｍであり、その厚さＤは約３μｍである。また、第２保護層１８の厚さＧは約４０μｍである。   Here, an example of the outer dimensions (size) of the chip resistor according to the present embodiment will be described. For example, when the chip resistor 10 shown in FIG. 1 has a 0603 size (inch size notation), the outer dimensions of the chip resistor are a length L = 1.6 mm, a width W = 0.8 mm, and a thickness T = 0. The dimensions of the surface electrodes 14a and 14b are, for example, B = 500 μm and C = 290 μm. The linear first protective layers 16a and 16b each have a width E of, for example, 90 μm, a length F of, for example, 500 μm, and a thickness D of about 3 μm. The thickness G of the second protective layer 18 is about 40 μm.

なお、図１（ａ）に示す例では、表面電極１４ａ，１４ｂ上において、その長手方向（図１のＢの方向）の一方端から他方端に渡って第１保護層１６ａ，１６ｂを形成しているが、第１保護層１６ａ，１６ｂを長手方向にさらに延長して、それぞれの両端部分が抵抗被膜１２にかかるように形成してもよい。また、表面電極１４ａ，１４ｂ上において第１保護層１６ａ，１６ｂの端部１３ａ，１３ｂと、第２保護層１８の端部１８ａ，１８ｂとがほぼ同一の位置にあれば、第１保護層の対向する側の端部（端部１３ａ，１３ｂとは逆側の端部）それぞれが、表面電極１４ａ，１４ｂの端部を越え、表面電極１４ａ，１４ｂと抵抗被膜１２とを跨ぐように第１保護層を形成してもよい。   In the example shown in FIG. 1A, the first protective layers 16a and 16b are formed on the surface electrodes 14a and 14b from one end to the other end in the longitudinal direction (direction B in FIG. 1). However, the first protective layers 16 a and 16 b may be further extended in the longitudinal direction so that both end portions thereof are covered with the resistance film 12. Further, if the end portions 13a and 13b of the first protective layers 16a and 16b and the end portions 18a and 18b of the second protective layer 18 are substantially at the same position on the surface electrodes 14a and 14b, the first protective layer The first ends so that the opposite end portions (end portions opposite to the end portions 13a and 13b) cross the end portions of the surface electrodes 14a and 14b and straddle the surface electrodes 14a and 14b and the resistance film 12. A protective layer may be formed.

次に、本実施の形態例に係るチップ抵抗器の製造プロセスについて説明する。図２は、本実施の形態例に係るチップ抵抗器の製造工程を時系列で示すフローチャートである。最初の工程であるステップＳ１１においてチップ抵抗器の絶縁基板を準備する。ここでは、例えば、電気絶縁性のセラミック基板、アルミナ基板等からなる、多数個取り用の大判の絶縁基板を準備する。続くステップＳ１３では、準備した絶縁基板の表面と裏面それぞれに、基板分割用の溝として一次分割用の溝と二次分割用の溝を形成する。   Next, a manufacturing process of the chip resistor according to the present embodiment will be described. FIG. 2 is a flowchart showing the manufacturing process of the chip resistor according to the present embodiment in time series. In step S11, which is the first step, an insulating substrate for the chip resistor is prepared. Here, for example, a large-sized insulating substrate for preparing a large number of pieces, which is made of an electrically insulating ceramic substrate, an alumina substrate or the like, is prepared. In the subsequent step S13, a primary dividing groove and a secondary dividing groove are formed on the front and back surfaces of the prepared insulating substrate as the substrate dividing grooves.

ステップＳ１５において抵抗体の薄膜を形成（着膜）する。ここでは、基板上面のほぼ全面に、例えばスパッタリング、蒸着等によりニッケル・クロム（ＮｉＣｒ）膜を被着する。続くステップＳ１７では、上記のステップＳ１５で着膜した抵抗体の両端部に一対の表面電極（図１の表面電極１４ａ，１４ｂ）を薄膜形成する。ここでは、例えばスパッタリング等により銅（Ｃｕ）膜を被着して、上述した所定形状・所定寸法の電極にパターニングする。   In step S15, a thin film of a resistor is formed (deposited). Here, a nickel-chromium (NiCr) film is deposited on almost the entire upper surface of the substrate, for example, by sputtering, vapor deposition, or the like. In subsequent step S17, a pair of surface electrodes (surface electrodes 14a and 14b in FIG. 1) are formed in a thin film on both ends of the resistor deposited in step S15. Here, for example, a copper (Cu) film is deposited by sputtering or the like, and patterned into the electrodes having the predetermined shape and the predetermined dimensions described above.

ステップＳ１９において、所定パターンの薄膜抵抗体を形成する。より詳細には、抵抗体被膜の上面に数μｍ程度の均一なフォトレジスト膜を塗布し、乾燥させる。次に、乾燥したフォトレジスト膜の上に、所定形状の抵抗パターン（例えば、図１の抵抗被膜１２のようなミアンダ形状）と同一のパターンが形成されたマスクフィルムを被せ、残りの部分を露光する（パターン露光）。次に、パターン露光によってフォトレジスト膜上に形成した抵抗パターン部分を除くフォトレジスト膜と抵抗体被膜をウエットエッチングによって除去する。そして、所定形状にパターン化された薄膜抵抗体の表面に残っているフォトレジスト膜を、レジスト剥離液等で剥離して除去し、薄膜抵抗体を露出させる。   In step S19, a thin film resistor having a predetermined pattern is formed. More specifically, a uniform photoresist film of about several μm is applied on the upper surface of the resistor film and dried. Next, a mask film on which a resist pattern having a predetermined shape (for example, a meander shape like the resistance film 12 in FIG. 1) is formed is covered on the dried photoresist film, and the remaining portion is exposed. (Pattern exposure) Next, the photoresist film and the resistor film excluding the resistance pattern portion formed on the photoresist film by pattern exposure are removed by wet etching. Then, the photoresist film remaining on the surface of the thin film resistor patterned in a predetermined shape is removed by removing with a resist stripping solution or the like, thereby exposing the thin film resistor.

ステップＳ２１では、表面電極と同様の方法で、基板下面の両端部に一対の裏面電極を薄膜形成する。その後、ステップＳ２３において、表面電極、裏面電極、抵抗体等を乾燥、焼成する熱処理を行い、ステップＳ２５で抵抗体のトリミングによる抵抗値調整を行う。例えば、表面電極間において抵抗値を測定し、その値をもとに、レーザビームやサンドブラスト等により抵抗体のパターンに切れ込みを入れることによって、抵抗体の抵抗値を調整する。   In step S21, a pair of back electrodes are formed in a thin film on both ends of the lower surface of the substrate by the same method as that for the front electrodes. Thereafter, in step S23, a heat treatment for drying and baking the front surface electrode, the back surface electrode, the resistor, and the like is performed, and in step S25, the resistance value is adjusted by trimming the resistor. For example, the resistance value is measured between the surface electrodes, and the resistance value of the resistor is adjusted by cutting the resistor pattern with a laser beam, sandblast, or the like based on the measured value.

ステップＳ２７，Ｓ２９では保護膜を形成する。具体的にはステップＳ２７において、一対の表面電極それぞれの縁部のうち対向する側の縁部に沿って、その表面電極上に一次保護膜として、線状のエポキシ樹脂層からなる第１保護層（図１の第１保護層１６ａ，１６ｂ）を形成する。ステップＳ２９では、二次保護膜として、上記一対の第１保護層と、表面電極間の抵抗体のパターン全体とを覆うように第２保護層（図１の第２保護層１８）を形成する。その際、第２保護層の両端部（図１（ａ）において符号１８ａ，１８ｂで示す部分）と、一対の第１保護層の長手方向の端部のうち、対向する側とは逆側の端部（図１（ａ）において符号１３ａ，１３ｂで示す部分）とが、平面視したときに基板上でほぼ同一位置となるように第２保護層を形成する。   In steps S27 and S29, a protective film is formed. Specifically, in step S27, a first protective layer made of a linear epoxy resin layer is formed as a primary protective film on the surface electrode along the opposite edge of each of the pair of surface electrodes. (First protective layers 16a and 16b in FIG. 1) are formed. In step S29, a second protective layer (second protective layer 18 in FIG. 1) is formed as a secondary protective film so as to cover the pair of first protective layers and the entire resistor pattern between the surface electrodes. . At that time, both ends of the second protective layer (portions indicated by reference numerals 18a and 18b in FIG. 1A) and the ends in the longitudinal direction of the pair of first protective layers are opposite to the opposite sides. The second protective layer is formed so that the end portions (portions indicated by reference numerals 13a and 13b in FIG. 1A) are substantially at the same position on the substrate when viewed in plan.

上述した保護層の形成工程（ステップＳ２７，Ｓ２９）では、下位層である第１保護層を形成した後、上位層として、第１保護層よりも厚い第２保護層を形成する際、第２保護層の樹脂ペーストの端部が中央部と比較して厚みが薄くなりやすく、樹脂の周縁部がダレて広がる性質があること等を考慮して、印刷プロセスにおいて、第２保護層の端部が第１保護層の端部を越えることなく、これらの端部がほぼ同一位置となるように第２保護層の端部の印刷位置が制御される。   In the above-described protective layer forming step (steps S27 and S29), after forming the first protective layer which is the lower layer, the second protective layer thicker than the first protective layer is formed as the upper layer. In consideration of the fact that the end of the resin paste of the protective layer tends to be thinner than the central portion and the peripheral edge of the resin has a tendency to spread out, the end of the second protective layer in the printing process However, the printing position of the end portion of the second protective layer is controlled so that these end portions are substantially at the same position without exceeding the end portion of the first protective layer.

ステップＳ３１において、あらかじめ基板の一方向に設けた溝を分割ラインとする１次分割を行って、基板を短冊状に分割する。ステップＳ３３では、例えば、短冊状に分割した基板を積み重ね、その一方の破断面（側部）にスパッタリングを行って端面電極を形成する。なお、図１に示すチップ抵抗器では、端面電極を省略している。ステップＳ３５では、上記のように短冊状に分割した基板を、あらかじめ上記一方向と直交する方向に設けた溝にしたがって２次分割し、チップ抵抗器を個片に分割する。   In step S31, the substrate is divided into strips by performing primary division with a groove provided in one direction in advance as a dividing line. In step S33, for example, the substrates divided into strips are stacked, and sputtering is performed on one of the fracture surfaces (side portions) to form end face electrodes. In the chip resistor shown in FIG. 1, the end face electrode is omitted. In step S35, the substrate divided into strips as described above is secondarily divided according to a groove previously provided in a direction orthogonal to the one direction, and the chip resistor is divided into individual pieces.

ステップＳ３７では、基板の端面を介して、表面電極の一部（端部）と裏面電極とを覆うように電極めっき層を形成する。この電極めっき層は、例えば、ニッケル等で下地めっきを施した後、はんだめっき処理する等の積層構造とする。なお、端面電極を形成した場合には、表面電極と端面電極と裏面電極とを覆うように電極めっき層を形成する。   In step S37, an electrode plating layer is formed so as to cover a part (end portion) of the front surface electrode and the back surface electrode via the end surface of the substrate. The electrode plating layer has a laminated structure in which, for example, a base plating is performed with nickel or the like and then a solder plating process is performed. When the end face electrode is formed, an electrode plating layer is formed so as to cover the front face electrode, the end face electrode, and the back face electrode.

以上説明したように本実施の形態例に係るチップ抵抗器では、下地樹脂である第１保護層を第２保護層の端部位置（端部領域）にのみ形成することで、樹脂と表面電極あるいは抵抗体の熱膨張係数の違いによって生じる熱ストレスの集中が第１保護層によって補強、緩和される。   As described above, in the chip resistor according to the present embodiment, the resin and the surface electrode are formed by forming the first protective layer, which is the base resin, only in the end position (end region) of the second protective layer. Alternatively, the concentration of thermal stress caused by the difference in the thermal expansion coefficient of the resistor is reinforced and alleviated by the first protective layer.

すなわち、従来のチップ抵抗器は、例えば保護コートを２層構造とした場合、平面視したときの１層目と２層目の面積が同等となるが、本実施の形態例に係るチップ抵抗器では、１層目である第１保護層を第２保護層の端部領域にのみ形成して、第１保護層の全体面積を小さくしたので収縮も小さくなり、その上層に形成される第２保護層（２層目）の樹脂収縮のストッパーとなる。そのため、樹脂を塗布した後の硬化時に樹脂全体が収縮しても、塗布した樹脂の端部には応力（負荷）が集中せず、樹脂のズレが生じないので、チップ抵抗器において金属導体から樹脂が剥がれるのを防止でき、樹脂と表面電極あるいは抵抗体との密着性および耐湿性を向上できる。   That is, in the conventional chip resistor, for example, when the protective coat has a two-layer structure, the areas of the first layer and the second layer when viewed in plan are equal, but the chip resistor according to the present embodiment example Then, since the first protective layer, which is the first layer, is formed only in the end region of the second protective layer, and the entire area of the first protective layer is reduced, the shrinkage is also reduced, and the second protective layer is formed on the second layer. It serves as a stopper for resin shrinkage of the protective layer (second layer). Therefore, even if the entire resin shrinks during curing after the resin is applied, the stress (load) does not concentrate on the end of the applied resin and the resin does not shift. The resin can be prevented from being peeled off, and the adhesion and moisture resistance between the resin and the surface electrode or resistor can be improved.

よって、仮に電極めっき層と保護層（保護コート）の界面から水分が侵入して、内部電極である表面電極に達したとしても、表面電極と保護層との密着性が強化されているため、その水分が抵抗被膜（抵抗体内部）までは侵入することはないので、抵抗被膜における酸化反応（電蝕）を回避できる。   Therefore, even if moisture enters from the interface between the electrode plating layer and the protective layer (protective coat) and reaches the surface electrode which is the internal electrode, the adhesion between the surface electrode and the protective layer is enhanced, Since the moisture does not penetrate into the resistance film (inside the resistor), an oxidation reaction (electric corrosion) in the resistance film can be avoided.

また、電子部品として小型化が要求されるチップ抵抗器において、従来品と比較してそのサイズを変更させることなく、樹脂端面の厚みを確保しつつ、樹脂層と表面電極あるいは抵抗体との密着性、耐湿性を強化することができる。   Also, in chip resistors that require miniaturization as electronic components, the resin layer and the surface electrode or resistor are in close contact with each other while maintaining the thickness of the resin end face without changing its size compared to conventional products. And moisture resistance can be enhanced.

＜第２の実施の形態例＞
上述した第１の実施の形態例に係るチップ抵抗器では、一対の表面電極それぞれの対向する縁部に沿って、第１保護層として線状の樹脂層を形成したが、表面電極上における第１保護層の位置については種々の変形が可能である。 <Second Embodiment>
In the chip resistor according to the first embodiment described above, a linear resin layer is formed as the first protective layer along the opposing edge of each of the pair of surface electrodes. Various modifications can be made to the position of one protective layer.

表面電極上において第１保護層の一方端部と第２保護層の端部とがほぼ同一位置にあれば、表面電極上において第１保護層を形成する位置は、表面電極の対向する側の縁部に沿った位置に限定されない。この点に鑑みて、本発明の第２の実施の形態例では、表面電極それぞれのほぼ中央部に、電極の長手方向に延びる線状の樹脂層を形成して一対の第１保護層とし、これら一対の第１保護層と、表面電極間の抵抗被膜とを覆うように第２保護層を形成する。以下、第２の実施の形態例に係るチップ抵抗器について説明する。   If the one end portion of the first protective layer and the end portion of the second protective layer are substantially in the same position on the surface electrode, the position where the first protective layer is formed on the surface electrode is on the opposite side of the surface electrode. It is not limited to a position along the edge. In view of this point, in the second embodiment of the present invention, a linear resin layer extending in the longitudinal direction of the electrode is formed in the substantially central portion of each surface electrode to form a pair of first protective layers, A second protective layer is formed so as to cover the pair of first protective layers and the resistance film between the surface electrodes. Hereinafter, a chip resistor according to the second embodiment will be described.

図３は、第２の実施の形態例に係るチップ抵抗器の構成を示している。図３（ａ）は、チップ抵抗器を平面視したときの内部構造を示す平面図、図３（ｂ）は、チップ抵抗器の中央部を長手方向（図３（ａ）のＬ方向）に切断したときの断面図である。なお、図３において、図１に示すチップ抵抗器と同一の構成部分には同一の符号を付して、それらの説明を省略する。また、図３（ａ）では、図３（ｂ）に示す外部電極メッキ１９ａ，１９ｂ等、構成の一部を省略している。   FIG. 3 shows the configuration of the chip resistor according to the second embodiment. FIG. 3A is a plan view showing the internal structure of the chip resistor when viewed in plan, and FIG. 3B shows the central portion of the chip resistor in the longitudinal direction (L direction in FIG. 3A). It is sectional drawing when cut | disconnecting. In FIG. 3, the same components as those of the chip resistor shown in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted. In FIG. 3A, some of the components such as the external electrode platings 19a and 19b shown in FIG. 3B are omitted.

図３に示す第２の実施の形態例に係るチップ抵抗器２０では、基板１１上の表面電極１４ａ，１４ｂそれぞれのほぼ中央部に、これら表面電極の長手方向に延びる一対の線状樹脂層（第１保護層２６ａ，２６ｂ）が形成されている。すなわち、表面電極１４ａ，１４ｂのほぼ中央部に、その全幅（表面電極１４ａ，１４ｂの電流経路と直交する方向であって、これら表面電極の一方端から他方端まで）に渡り、第１保護層２６ａ，２６ｂとして線状のエポキシ樹脂層を形成する。さらに、第１保護層２６ａ，２６ｂと、表面電極１４ａ，１４ｂの一部と、表面電極１４ａ，１４ｂ間の抵抗被膜１２とを覆う樹脂層（第２保護層２８）を形成する。第２保護層２８は、図３（ａ）において破線で示されている。   In the chip resistor 20 according to the second embodiment shown in FIG. 3, a pair of linear resin layers (in the longitudinal direction of the surface electrodes) are provided at substantially the center of each of the surface electrodes 14 a and 14 b on the substrate 11. First protective layers 26a, 26b) are formed. That is, the first protective layer is formed at substantially the center of the surface electrodes 14a and 14b over the entire width (in a direction orthogonal to the current path of the surface electrodes 14a and 14b and from one end to the other end of these surface electrodes). A linear epoxy resin layer is formed as 26a and 26b. Further, a resin layer (second protective layer 28) is formed to cover the first protective layers 26a, 26b, a part of the surface electrodes 14a, 14b, and the resistive film 12 between the surface electrodes 14a, 14b. The second protective layer 28 is indicated by a broken line in FIG.

第１の実施の形態例に係るチップ抵抗器１０と同様、第２の実施の形態例に係るチップ抵抗器２０も、下地樹脂である第１保護層２６ａ，２６ｂが第２保護層２８の端部領域にのみ形成されている。そして、第２保護層２８の両端部（図３（ａ）において符号２８ａ，２８ｂで示す部分）それぞれが、表面電極１４ａ，１４ｂそれぞれのほぼ中央に形成された第１保護層２６ａ，２６ｂの一方端部（図３（ａ）において符号２３ａ，２３ｂで示す部分）とほぼ同一位置となるように第２保護層２８が形成される。   Similar to the chip resistor 10 according to the first embodiment, the chip resistor 20 according to the second embodiment also has the first protective layers 26a and 26b, which are the base resin, at the ends of the second protective layer 28. It is formed only in the partial area. Then, both end portions of the second protective layer 28 (portions indicated by reference numerals 28a and 28b in FIG. 3A) are respectively one of the first protective layers 26a and 26b formed at substantially the center of each of the surface electrodes 14a and 14b. The second protective layer 28 is formed so as to be substantially in the same position as the end (portions indicated by reference numerals 23a and 23b in FIG. 3A).

なお、図３（ａ）では、表面電極１４ａ，１４ｂの長手方向の一方端から他方端に渡って第１保護層２６ａ，２６ｂを形成しているが、これら第１保護層２６ａ，２６ｂを長手方向にさらに延長して、それぞれの端部が抵抗被膜１２にかかるように形成してもよい。   In FIG. 3A, the first protective layers 26a and 26b are formed from one end to the other end in the longitudinal direction of the surface electrodes 14a and 14b. Further extending in the direction, each end may be formed on the resistance coating 12.

このように、第２の実施の形態例に係るチップ抵抗器では、表面電極それぞれのほぼ中央に第１保護層を形成したので、表面電極の対向する側それぞれの端部領域に形成する場合と比較して、表面電極上における第１保護層の印刷位置に自由度を持たせることができ、印刷位置そのものの制御が容易になる。また、第１保護層を第２保護層の端部領域にのみ形成して樹脂と表面電極あるいは抵抗体との密着性および耐湿性を向上するとともに、表面電極それぞれのほぼ中央に第１保護層を形成することは、第１保護層の対向する側の端部が印刷の際に表面電極を越えて抵抗体被膜にかかることを回避したい場合に有効な手段となる。   As described above, in the chip resistor according to the second embodiment, the first protective layer is formed in the approximate center of each of the surface electrodes. Therefore, the chip resistor is formed in each end region on the opposite side of the surface electrode. In comparison, the printing position of the first protective layer on the surface electrode can have a degree of freedom, and the printing position itself can be easily controlled. In addition, the first protective layer is formed only in the end region of the second protective layer to improve the adhesion and moisture resistance between the resin and the surface electrode or the resistor, and the first protective layer is provided at substantially the center of each surface electrode. Forming is an effective means when it is desired to avoid the opposite end of the first protective layer from being applied to the resistor film beyond the surface electrode during printing.

なお、第２の実施の形態例における第１保護層の形成位置は、上記のような表面電極の中央部に限定されず、表面電極と電極めっき層とが十分な電気的導通領域を確保でき、かつ、めっきの密着性に影響を与えない範囲において、表面電極上における第１保護層の形成位置を適宜、選択できる。   In addition, the formation position of the first protective layer in the second embodiment is not limited to the central portion of the surface electrode as described above, and the surface electrode and the electrode plating layer can secure a sufficient electrical conduction region. And the formation position of the 1st protective layer on a surface electrode can be suitably selected in the range which does not affect the adhesion nature of plating.

＜第３の実施の形態例＞
図４は、本発明の第３の実施の形態例に係る面実装タイプの薄膜チップ抵抗器の構成を示している。図４（ａ）は、チップ抵抗器を平面視したときの内部構造を示す平面図、図４（ｂ）は、チップ抵抗器の中央部を長手方向に切断したときの断面図である。なお、図４において、図１に示す第１の実施の形態例に係るチップ抵抗器と同一の構成部分には同一の符号を付して、それらの説明を省略する。また、図４（ａ）では、図４（ｂ）に示す外部電極メッキ１９ａ，１９ｂ等、構成の一部を省略している。 <Third Embodiment>
FIG. 4 shows the configuration of a surface-mount type thin film chip resistor according to the third embodiment of the present invention. FIG. 4A is a plan view showing the internal structure when the chip resistor is viewed in plan, and FIG. 4B is a cross-sectional view when the center portion of the chip resistor is cut in the longitudinal direction. In FIG. 4, the same components as those of the chip resistor according to the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted. In FIG. 4A, some of the components such as the external electrode platings 19a and 19b shown in FIG. 4B are omitted.

図４に示すように第３の実施の形態例に係るチップ抵抗器３０は、一対の表面電極１４ａ，１４ｂそれぞれの端部のうち対向する側の端部領域に沿って、線状のエポキシ樹脂層からなる第１保護層１６ａ，１６ｂが形成されるとともに、表面電極１４ａ，１４ｂ間の抵抗被膜１２を覆う島状の抵抗体保護層３５が形成されている。そして、図４（ａ）において破線で示すように、これら第１保護層１６ａ，１６ｂと抵抗体保護層３５とを覆う第２保護層（二次保護膜）３８を形成する。抵抗体保護層３５と第２保護層（二次保護膜）３８は、例えばエポキシ樹脂からなる。また、抵抗体保護層３５の厚さは、第１保護層１６ａ，１６ｂと同等にする。   As shown in FIG. 4, the chip resistor 30 according to the third embodiment includes a linear epoxy resin along end regions on the opposite side of the end portions of the pair of surface electrodes 14a and 14b. First protective layers 16a and 16b made of layers are formed, and an island-shaped resistor protective layer 35 that covers the resistive film 12 between the surface electrodes 14a and 14b is formed. 4A, a second protective layer (secondary protective film) 38 that covers the first protective layers 16a and 16b and the resistor protective layer 35 is formed. The resistor protective layer 35 and the second protective layer (secondary protective film) 38 are made of, for example, an epoxy resin. Further, the thickness of the resistor protection layer 35 is made equal to that of the first protection layers 16a and 16b.

第３の実施の形態例に係るチップ抵抗器３０においても、下地樹脂である第１保護層１６ａ，１６ｂを第２保護層３８の端部領域にのみ形成する。その際、図４（ａ）において符号３８ａ，３８ｂで示す、第２保護層３８の両端部と、一対の第１保護層１６ａ，１６ｂの長手方向の端部のうち、対向する側とは逆側の端部（図４（ａ）において符号１３ａ，１３ｂで示す）とが基板上でほぼ同一の位置となるように第２保護層３８を形成する。   Also in the chip resistor 30 according to the third embodiment, the first protective layers 16 a and 16 b that are the base resin are formed only in the end region of the second protective layer 38. At that time, both ends of the second protective layer 38 indicated by reference numerals 38a and 38b in FIG. 4A and the ends in the longitudinal direction of the pair of first protective layers 16a and 16b are opposite to the opposite sides. The second protective layer 38 is formed so that the end portions on the side (indicated by reference numerals 13a and 13b in FIG. 4A) are substantially at the same position on the substrate.

なお、第３の実施の形態例に係るチップ抵抗器３０の製造プロセスは、図２に示す第１の実施の形態例に係るチップ抵抗器の製造工程と同じであるが、例えば、抵抗体保護層３５を、一対の第１保護層１６ａ，１６ｂを形成する工程と同一の工程で形成することで、これらの保護層の硬化プロセスも同時期に実施できる。また、第１保護層１６ａ，１６ｂを長手方向にさらに延長して、それぞれの端部が抵抗被膜１２にかかるように形成してもよい。   The manufacturing process of the chip resistor 30 according to the third embodiment is the same as the manufacturing process of the chip resistor according to the first embodiment shown in FIG. By forming the layer 35 in the same step as the step of forming the pair of first protective layers 16a and 16b, the curing process of these protective layers can be performed at the same time. Further, the first protective layers 16 a and 16 b may be further extended in the longitudinal direction so that each end portion covers the resistance film 12.

このように第３の実施の形態例に係るチップ抵抗器３０において、第１保護層１６ａ，１６ｂを第２保護層３８の端部領域にのみ形成しているので、樹脂からなるこれらの保護層と、金属導体である表面電極の熱膨張係数の違いによる熱ストレスの集中が第１保護層１６ａ，１６ｂにより補強、緩和される。その結果、塗布後において樹脂全体が収縮しても樹脂の端部には応力集中がないため、樹脂のズレ、金属導体からの樹脂の剥がれを防止して、樹脂と表面電極あるいは抵抗体との密着性および耐湿性を向上できる。   As described above, in the chip resistor 30 according to the third embodiment, the first protective layers 16a and 16b are formed only in the end region of the second protective layer 38. Therefore, these protective layers made of resin. And the concentration of thermal stress due to the difference in thermal expansion coefficient of the surface electrode that is a metal conductor is reinforced and alleviated by the first protective layers 16a and 16b. As a result, even if the entire resin shrinks after application, there is no stress concentration at the end of the resin, preventing resin displacement and peeling of the resin from the metal conductor. Adhesion and moisture resistance can be improved.

加えて、第３の実施の形態例に係るチップ抵抗器３０では、抵抗被膜１２を覆う島状の抵抗体保護層３５を形成したので、第１保護層１６ａ，１６ｂと抵抗体保護層３５を形成した後、第２保護層３８を形成するまでの工程において抵抗被膜１２の上に微細な埃、塵等が付着するのを防止でき、電子部品としての信頼性が向上する。   In addition, in the chip resistor 30 according to the third embodiment, since the island-shaped resistor protection layer 35 covering the resistance film 12 is formed, the first protection layers 16a and 16b and the resistor protection layer 35 are provided. After the formation, it is possible to prevent fine dust, dust and the like from adhering to the resistance film 12 in the process until the second protective layer 38 is formed, and the reliability as an electronic component is improved.

＜第４の実施の形態例＞
図５は、本発明の第４の実施の形態例に係る面実装タイプの薄膜チップ抵抗器の構成を示している。図５（ａ）は、チップ抵抗器を平面視したときの内部構造を示す平面図、図５（ｂ）は、チップ抵抗器の中央部を長手方向に切断したときの断面図である。なお、図５において、図３に示す第２の実施の形態例に係るチップ抵抗器と同一の構成部分には同一の符号を付して、それらの説明を省略する。また、図５（ａ）では、図５（ｂ）に示す外部電極メッキ１９ａ，１９ｂ等、構成の一部を省略している。 <Fourth embodiment>
FIG. 5 shows the configuration of a surface-mount type thin film chip resistor according to the fourth embodiment of the present invention. FIG. 5A is a plan view showing the internal structure when the chip resistor is viewed in plan, and FIG. 5B is a cross-sectional view when the center portion of the chip resistor is cut in the longitudinal direction. In FIG. 5, the same components as those of the chip resistor according to the second embodiment shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted. In FIG. 5A, some of the components such as the external electrode platings 19a and 19b shown in FIG. 5B are omitted.

第４の実施の形態例に係るチップ抵抗器４０は、第１保護層２６ａ，２６ｂとして、基板１１上の表面電極１４ａ，１４ｂそれぞれのほぼ中央部に、これら表面電極の長手方向に延びる一対の線状の樹脂層を形成する。さらに、表面電極１４ａ，１４ｂ上における第１保護層２６ａ，２６ｂの内側（対向する側）の領域に端部を有し、表面電極１４ａ，１４ｂ間の抵抗被膜１２を覆う島状の抵抗体保護層４５を形成する。そして、図５（ａ）において破線で示すように、第１保護層２６ａ，２６ｂと抵抗体保護層４５とを覆うように第２保護層（二次保護膜）４８を形成する。抵抗体保護層４５と第２保護層（二次保護膜）４８は、例えばエポキシ樹脂からなり、抵抗体保護層４５の厚さは、第１保護層２６ａ，２６ｂと同等とする。   The chip resistor 40 according to the fourth embodiment includes a pair of first protective layers 26a and 26b that extend in the longitudinal direction of the surface electrodes approximately at the center of the surface electrodes 14a and 14b on the substrate 11, respectively. A linear resin layer is formed. Further, an island-shaped resistor protection is provided that has an end portion on the inner side (opposite side) of the first protective layers 26a and 26b on the surface electrodes 14a and 14b and covers the resistive film 12 between the surface electrodes 14a and 14b. Layer 45 is formed. 5A, a second protective layer (secondary protective film) 48 is formed so as to cover the first protective layers 26a and 26b and the resistor protective layer 45. The resistor protective layer 45 and the second protective layer (secondary protective film) 48 are made of, for example, an epoxy resin, and the thickness of the resistor protective layer 45 is equal to that of the first protective layers 26a and 26b.

第４の実施の形態例に係るチップ抵抗器４０においても、第１保護層２６ａ，２６ｂが第２保護層４８の端部領域にのみ形成される。そして、第２保護層４８の両端部（図５（ａ）において符号４８ａ，４８ｂで示す）それぞれが、表面電極１４ａ，１４ｂそれぞれのほぼ中央に形成された第１保護層２６ａ，２６ｂの一方端部（図５（ａ）において符号２３ａ，２３ｂで示す部分）とほぼ同一位置となるように第２保護層４８が形成されている。   Also in the chip resistor 40 according to the fourth embodiment, the first protective layers 26 a and 26 b are formed only in the end region of the second protective layer 48. Then, both end portions of the second protective layer 48 (indicated by reference numerals 48a and 48b in FIG. 5A) are respectively one ends of the first protective layers 26a and 26b formed at substantially the centers of the surface electrodes 14a and 14b. The second protective layer 48 is formed so as to be substantially in the same position as the portion (portions indicated by reference numerals 23a and 23b in FIG. 5A).

なお、第４の実施の形態例に係るチップ抵抗器４０の製造プロセスは、図２に示す第１の実施の形態例に係るチップ抵抗器の製造工程と同じであるが、抵抗体保護層４５を、一対の第１保護層２６ａ，２６ｂを形成する工程と同一工程で形成して、これらの保護層の硬化プロセスも同時期に実施する。また、第１保護層２６ａ，２６ｂを長手方向にさらに延長して、それぞれの端部が抵抗被膜１２にかかるように形成してもよい。   The manufacturing process of the chip resistor 40 according to the fourth embodiment is the same as the manufacturing process of the chip resistor according to the first embodiment shown in FIG. Are formed in the same step as the step of forming the pair of first protective layers 26a and 26b, and the curing process of these protective layers is also performed at the same time. Further, the first protective layers 26 a and 26 b may be further extended in the longitudinal direction so that the respective end portions are covered with the resistance film 12.

このように第４の実施の形態例に係るチップ抵抗器４０においても、第１保護層２６ａ，２６ｂを第２保護層４８の端部領域にのみ形成しているので、第１保護層２６ａ，２６ｂによって、樹脂からなる保護層と金属導体である表面電極の熱膨張係数の違いによる熱ストレスの集中が補強、緩和され、塗布後において樹脂全体が収縮しても樹脂の端部には応力集中がないため、樹脂のズレ、金属導体からの樹脂の剥がれを防止して、樹脂と表面電極あるいは抵抗体との密着性および耐湿性を向上できる。   Thus, also in the chip resistor 40 according to the fourth embodiment, the first protective layers 26a and 26b are formed only in the end region of the second protective layer 48. 26b reinforces and alleviates the concentration of thermal stress due to the difference in thermal expansion coefficient between the protective layer made of resin and the surface electrode that is a metal conductor, so that even if the entire resin shrinks after application, the stress concentration at the end of the resin Therefore, it is possible to prevent the resin from being displaced and the resin from being peeled off from the metal conductor, and to improve the adhesion and moisture resistance between the resin and the surface electrode or the resistor.

さらに、第１保護層２６ａ，２６ｂと抵抗体保護層４５を形成した後、第２保護層４８を形成するまでの工程における抵抗被膜１２上への微細な埃、塵等の付着を防止でき、電子部品として信頼性の高い部品の供給が可能となる。   Furthermore, after forming the first protective layers 26a and 26b and the resistor protective layer 45, it is possible to prevent adhesion of fine dust, dust, etc. on the resistance coating 12 in the process until the second protective layer 48 is formed. It is possible to supply highly reliable parts as electronic parts.

本発明は上記の実施の形態例に限定されず、種々の変形が可能である。以下、上記実施の形態例に係るチップ抵抗器の変形例について説明する。   The present invention is not limited to the above embodiment, and various modifications can be made. Hereinafter, modifications of the chip resistor according to the above embodiment will be described.

＜変形例１＞
図６は、変形例１に係るチップ抵抗器の内部構造を示す平面図である。なお、図６において、図１に示す第１の実施の形態例に係るチップ抵抗器と同一の構成部分には同一の符号を付して、それらの説明を省略する。 <Modification 1>
FIG. 6 is a plan view showing the internal structure of the chip resistor according to the first modification. In FIG. 6, the same components as those of the chip resistor according to the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.

図６に示すように、変形例１に係るチップ抵抗器５０の第１保護層４６は、図において縦方向に並行して延びる２本の線状樹脂層と、横方向に並行して延びる２本の線状樹脂層とを接続してなる枠状の形状（ロの字形状）を有する。縦方向の２本の線状樹脂層それぞれは、表面電極１４ａ，１４ｂの対向する側の縁部上面に沿って、チップ抵抗器５０の幅方向（図１におけるＷ方向）の両端部まで延びている。一方、横方向の２本の線状樹脂層は、それぞれの両端部が、縦方向の２本の線状樹脂層と繋がることで、全体として枠状の第１保護層４６が形成される。第１保護層４６は、例えばエポキシ樹脂からなる。   As shown in FIG. 6, the first protective layer 46 of the chip resistor 50 according to the first modification includes two linear resin layers extending in parallel in the vertical direction and 2 extending in parallel in the horizontal direction. It has a frame-like shape (a square shape) formed by connecting a linear resin layer of a book. Each of the two linear resin layers in the vertical direction extends to both end portions in the width direction (W direction in FIG. 1) of the chip resistor 50 along the upper surface of the opposite edge of the surface electrodes 14a and 14b. Yes. On the other hand, the two linear resin layers in the horizontal direction are connected to the two linear resin layers in the vertical direction at both ends, whereby the frame-shaped first protective layer 46 is formed as a whole. The first protective layer 46 is made of, for example, an epoxy resin.

変形例１に係るチップ抵抗器５０において、枠状の第１保護層４６と、この第１保護層４６で囲まれる抵抗被膜１２とを覆うように、例えば、エポキシ樹脂からなる第２保護層５８（図６において破線で示す）が形成される。このとき、枠状の第１保護層４６の外側の４つの端部４６ａ，４６ｂ，４６ｃ，４６ｄそれぞれが、第２保護層５８の４つの端部５８ａ，５８ｂ，５８ｃ，５８ｄそれぞれと基板上でほぼ同一の位置となるように第２保護層５８が形成される。   In the chip resistor 50 according to the first modification, the second protective layer 58 made of, for example, an epoxy resin so as to cover the frame-shaped first protective layer 46 and the resistance film 12 surrounded by the first protective layer 46. (Indicated by broken lines in FIG. 6) is formed. At this time, each of the four end portions 46a, 46b, 46c, 46d outside the frame-shaped first protective layer 46 and the four end portions 58a, 58b, 58c, 58d of the second protective layer 58 are on the substrate. The second protective layer 58 is formed so as to be in substantially the same position.

このように変形例１に係るチップ抵抗器５０において、枠状の第１保護層４６が第２保護層５８の下層にあり、かつ、第１保護層４６を第２保護層５８の端部領域にのみ形成しているので、第２保護層５８の４つの端部それぞれにおいて応力（負荷）が集中せず、塗布した樹脂のズレが生じない。そのため、第２保護層５８の４つの端部が保護されるだけでなく、第１保護層４６のうち表面電極１４ａ，１４ｂ上に形成された部分において、金属導体である表面電極より樹脂からなる第１保護層の端部が剥がれるのを防止できる。   As described above, in the chip resistor 50 according to the first modified example, the frame-shaped first protective layer 46 is located below the second protective layer 58, and the first protective layer 46 is disposed at the end region of the second protective layer 58. Therefore, stress (load) is not concentrated at each of the four end portions of the second protective layer 58, and the applied resin is not displaced. Therefore, not only the four end portions of the second protective layer 58 are protected, but the portion of the first protective layer 46 formed on the surface electrodes 14a and 14b is made of resin from the surface electrode which is a metal conductor. It can prevent that the edge part of a 1st protective layer peels.

＜変形例２＞
図７は、変形例２に係るチップ抵抗器の内部構造を示す平面図であり、図１に示す第１の実施の形態例に係るチップ抵抗器と同一の構成部分には同一の符号を付して、それらの説明を省略する。 <Modification 2>
FIG. 7 is a plan view showing the internal structure of the chip resistor according to the second modification. Components identical to those of the chip resistor according to the first embodiment shown in FIG. Therefore, the description thereof is omitted.

図７に示すように変形例２に係るチップ抵抗器６０は、４箇所に分割して枠状となるように配置した第１保護層６１，６２，６３，６４と、これら４個の第１保護層で囲まれる抵抗被膜１２とを覆うように第２保護層６８（図７において破線で示す）が形成されている。これら第１保護層６１，６２，６３，６４と第２保護層６８は、例えばエポキシ樹脂からなる。   As shown in FIG. 7, the chip resistor 60 according to the modified example 2 includes first protective layers 61, 62, 63, 64 that are divided into four portions and arranged in a frame shape, and these four first resistors. A second protective layer 68 (shown by a broken line in FIG. 7) is formed so as to cover the resistance film 12 surrounded by the protective layer. The first protective layers 61, 62, 63, 64 and the second protective layer 68 are made of, for example, an epoxy resin.

変形例２に係るチップ抵抗器６０において、枠状となるように４箇所に分割して配置した第１保護層６１，６２，６３，６４を、第２保護層６８の４つの端部領域にのみ形成し、これら第１保護層の外側の端部６１ａ，６２ａ，６３ａ，６４ａそれぞれが、第２保護層６８の４つの端部６８ａ，６８ｂ，６８ｃ，６８ｄそれぞれと基板上でほぼ同一の位置となるように第２保護層６８を形成する。こうすることで、第２保護層６８の４つの端部の保護とともに、４箇所の第１保護層のうち表面電極１４ａ，１４ｂ上に形成された第１保護層６２，６４については、それらの第１保護層の端部において、金属導体である表面電極より樹脂からなる第１保護層のズレおよび剥がれを防止できる。   In the chip resistor 60 according to the modified example 2, the first protective layers 61, 62, 63, and 64 that are divided into four portions so as to form a frame shape are provided in the four end regions of the second protective layer 68. The outer end portions 61a, 62a, 63a, and 64a of the first protective layer are formed at substantially the same positions on the substrate as the four end portions 68a, 68b, 68c, and 68d of the second protective layer 68, respectively. Then, the second protective layer 68 is formed. By doing so, the first protective layers 62 and 64 formed on the surface electrodes 14a and 14b among the four first protective layers as well as the protection of the four end portions of the second protective layer 68 are used. At the end portion of the first protective layer, it is possible to prevent displacement and peeling of the first protective layer made of resin from the surface electrode which is a metal conductor.

１０，２０，３０，４０，５０，６０ チップ抵抗器
１１ 基板
１２ 抵抗被膜
１４ａ，１４ｂ 表面電極（上面電極）
１５ａ，１５ｂ 裏面電極
１６ａ，１６ｂ，２６ａ，２６ｂ，４６，６１〜６４ 第１保護層
１８，２８，３８，４８，５８，６８ 第２保護層
１９ａ，１９ｂ 外部電極メッキ
３５，４５ 抵抗体保護層 10, 20, 30, 40, 50, 60 Chip resistor 11 Substrate 12 Resistive coating 14a, 14b Surface electrode (upper surface electrode)
15a, 15b Back electrode 16a, 16b, 26a, 26b, 46, 61-64 First protective layer 18, 28, 38, 48, 58, 68 Second protective layer 19a, 19b External electrode plating 35, 45 Resistor protective layer

Claims (7)

絶縁性基板と、該絶縁性基板上に形成した金属膜と、該金属膜を被覆する保護層とを基本構成とする電子部品であって、
前記保護層は第１保護層と該第１保護層を被覆する第２保護層からなり、該第１保護層が該第２保護層の端部領域に形成されるとともに該第１保護層の一方端部と該第２保護層の端部とが前記金属膜上においてほぼ同一の位置にあることを特徴とする電子部品。 An electronic component having a basic configuration of an insulating substrate, a metal film formed on the insulating substrate, and a protective layer covering the metal film,
The protective layer includes a first protective layer and a second protective layer that covers the first protective layer. The first protective layer is formed in an end region of the second protective layer, and One end and the end of the second protective layer are at substantially the same position on the metal film. 前記第１保護層は前記金属膜上の所定位置に線状に形成され、前記第２保護層は該金属膜の全部または一部と該第１保護層とを覆うように面状に形成されることを特徴とする請求項１に記載の電子部品。 The first protective layer is formed in a linear shape at a predetermined position on the metal film, and the second protective layer is formed in a planar shape so as to cover all or part of the metal film and the first protective layer. The electronic component according to claim 1. 前記第１保護層は前記金属膜の電流経路と直交する方向に形成されることを特徴とする請求項２に記載の電子部品。 The electronic component according to claim 2, wherein the first protective layer is formed in a direction orthogonal to a current path of the metal film. 前記第１保護層は前記金属膜の電流経路と直交する方向および該電流経路と同方向に形成されることを特徴とする請求項２に記載の電子部品。 The electronic component according to claim 2, wherein the first protective layer is formed in a direction orthogonal to the current path of the metal film and in the same direction as the current path. 前記第１保護層の層方向における厚さは前記第２保護層よりも薄いことを特徴とする請求項１から４のいずれか１項に記載の電子部品。 5. The electronic component according to claim 1, wherein a thickness of the first protective layer in a layer direction is thinner than that of the second protective layer. 前記金属膜は、電極部と、該電極部と電気的に接続された電気素子とからなることを特徴とする請求項１から４のいずれか１項に記載の電子部品。 5. The electronic component according to claim 1, wherein the metal film includes an electrode portion and an electric element electrically connected to the electrode portion. 前記電気素子には少なくとも抵抗体、コイル、ヒューズ、ジャンパー素子が含まれることを特徴とする請求項６に記載の電子部品。 The electronic component according to claim 6, wherein the electric element includes at least a resistor, a coil, a fuse, and a jumper element.
JP2015244663A 2015-12-15 2015-12-15 Electronic parts Pending JP2017112188A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015244663A JP2017112188A (en) 2015-12-15 2015-12-15 Electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015244663A JP2017112188A (en) 2015-12-15 2015-12-15 Electronic parts

Publications (1)

Publication Number Publication Date
JP2017112188A true JP2017112188A (en) 2017-06-22

Family

ID=59081170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015244663A Pending JP2017112188A (en) 2015-12-15 2015-12-15 Electronic parts

Country Status (1)

Country Link
JP (1) JP2017112188A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021098888A3 (en) * 2020-12-31 2021-07-15 深圳顺络电子股份有限公司 High-frequency load piece based on aluminum nitride substrate and manufacturing method therefor
JP2022023781A (en) * 2020-07-27 2022-02-08 禾伸堂企業股▲ふん▼有限公司 High power resistor and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022023781A (en) * 2020-07-27 2022-02-08 禾伸堂企業股▲ふん▼有限公司 High power resistor and manufacturing method thereof
WO2021098888A3 (en) * 2020-12-31 2021-07-15 深圳顺络电子股份有限公司 High-frequency load piece based on aluminum nitride substrate and manufacturing method therefor

Similar Documents

Publication Publication Date Title
KR0168466B1 (en) Thin film surface mount fuses
JP7461422B2 (en) Chip Resistors
US10290402B2 (en) Chip resistor and method of making the same
JPH11144904A (en) Chip electronic component
WO2017002566A1 (en) Wiring board and thermal head
US4342020A (en) Electrical network
JP2017112188A (en) Electronic parts
JP2024015453A (en) Resistor
JP2006286224A (en) Chip-type fuse
JP7219146B2 (en) Manufacturing method of sulfuration detection sensor
JP7256085B2 (en) Sulfurization detection sensor and manufacturing method of sulfuration detection sensor
JP6688025B2 (en) Chip resistor and method of manufacturing chip resistor
JP2014057096A (en) Intra-substrate built-in chip resistor and manufacturing method thereof
JP3567144B2 (en) Chip type resistor and method of manufacturing the same
JP7197393B2 (en) Sulfurization detection sensor and manufacturing method thereof
JP4306892B2 (en) Method for manufacturing circuit protection element
CN112997261B (en) Surface movable positive temperature coefficient device and manufacturing method thereof
JP2000331590A (en) Circuit protection element and its manufacture
JP2023157576A (en) Chip resistor and method for manufacturing chip resistor
JP2022189028A (en) Chip component
JP2023082211A (en) chip resistor
JP2014204094A (en) Resistor and method of manufacturing resistor
JP2004128218A (en) Method of manufacturing small electronic component and chip resistor
JP2017098391A (en) Wiring board and manufacturing method of the same
JPH10321403A (en) Manufacture of resistor