JP2017092395A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017092395A JP2017092395A JP2015224222A JP2015224222A JP2017092395A JP 2017092395 A JP2017092395 A JP 2017092395A JP 2015224222 A JP2015224222 A JP 2015224222A JP 2015224222 A JP2015224222 A JP 2015224222A JP 2017092395 A JP2017092395 A JP 2017092395A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- cover
- support portion
- semiconductor chip
- base portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】低コスト化が可能であり、かつ高周波特性の劣化を抑制することが可能な半導体装置を提供すること。【解決手段】本発明は、ベース部と、前記ベース部上に配置された半導体チップと、前記ベース部上に配置された支持部と、前記支持部によって、前記半導体チップと空間を隔てて離間した位置に支持されたカバーとを備え、前記空間は外部の空間に対して解放されてなる半導体装置である。低コスト化が可能であり、かつ高周波特性の劣化を抑制することが可能な半導体装置を提供することができる。【選択図】図1A
Description
本件は半導体装置に関する。
半導体装置では、耐湿性を高めるため、半導体チップを気密封止することがある。特許文献1には、基板に実装した半導体チップを樹脂で封止し、さらにシールドケースを設ける技術が記載されている。
しかしながら、気密封止すると半導体装置のコストが高くなってしまう。また封止に用いる樹脂は比較的高い誘電率を有する場合がある。このため、樹脂が半導体チップに接触すると、大きな寄生容量が生じ、半導体装置の高周波特性が劣化する。半導体装置に入力および出力する信号の周波数が例えば5GHz以上になると、高周波特性が大きく劣化する。
本願発明は、上記課題に鑑み、低コスト化が可能であり、かつ高周波特性の劣化を抑制することが可能な半導体装置を提供することを目的とする。
本発明の一形態は、ベース部と、前記ベース部上に配置された半導体チップと、前記ベース部上に配置された支持部と、前記支持部によって、前記半導体チップと空間を隔てて離間した位置に支持されたカバーとを備え、前記空間は外部の空間に対して解放されてなる半導体装置である。
上記発明によれば、低コスト化が可能であり、かつ高周波特性の劣化を抑制することが可能な半導体装置を提供することが可能となる。
本発明の一形態は、(1)ベース部と、前記ベース部上に配置された半導体チップと、前記ベース部上に配置された支持部と、前記支持部によって、前記半導体チップと空間を隔てて離間した位置に支持されたカバーとを備え、前記空間は外部の空間に対して解放されてなる半導体装置である。これにより寄生容量の発生が抑制され、半導体装置の高周波特性の劣化が抑制される。また、気密封止しなくてよいため、半導体装置の低コスト化が可能である。
(2)前記支持部は前記ベース部の四隅に配置されてなることが好ましい。支持部が四隅においてカバーを支持するため、半導体装置の強度を高めることができる。
(3)前記支持部はL字形状を有することが好ましい。L字形状の支持部が二辺に沿ってカバーを支持するため、半導体装置の強度を高めることができる。
(4)前記支持部は短手方向と長手方向を持つ形状を備え、当該支持部は前記ベース部の対向する辺のそれぞれに対応して配置されるとともに、当該支持部の間には前記半導体チップが位置することが好ましい。辺に沿って伸びる支持部により半導体チップを保護することができる。また大きな支持部によりカバーを支持するため、半導体装置の強度を高めることができる。
(5)前記カバーおよび前記支持部は樹脂により形成されていることが好ましい。これにより半導体装置の低コスト化が可能である。
(6)前記カバーおよび前記支持部は金属により形成されていることが好ましい。これにより半導体装置の放熱性を高めることができる。またカバーおよび支持部がノイズを遮断するシールドとして機能するため、半導体装置の高周波特性の劣化を抑制することができる。
(7)前記ベース部上には、前記半導体チップと接続される端子が設けられ、前記半導体チップと前記端子との間は、ボンディングワイヤによって接続されるとともに、前記ボンディングワイヤは、外部の空間に対して解放される、前記カバーの下の空間に位置することが好ましい。これにより寄生容量の発生が抑制され、半導体装置の高周波特性の劣化が抑制される。
(2)前記支持部は前記ベース部の四隅に配置されてなることが好ましい。支持部が四隅においてカバーを支持するため、半導体装置の強度を高めることができる。
(3)前記支持部はL字形状を有することが好ましい。L字形状の支持部が二辺に沿ってカバーを支持するため、半導体装置の強度を高めることができる。
(4)前記支持部は短手方向と長手方向を持つ形状を備え、当該支持部は前記ベース部の対向する辺のそれぞれに対応して配置されるとともに、当該支持部の間には前記半導体チップが位置することが好ましい。辺に沿って伸びる支持部により半導体チップを保護することができる。また大きな支持部によりカバーを支持するため、半導体装置の強度を高めることができる。
(5)前記カバーおよび前記支持部は樹脂により形成されていることが好ましい。これにより半導体装置の低コスト化が可能である。
(6)前記カバーおよび前記支持部は金属により形成されていることが好ましい。これにより半導体装置の放熱性を高めることができる。またカバーおよび支持部がノイズを遮断するシールドとして機能するため、半導体装置の高周波特性の劣化を抑制することができる。
(7)前記ベース部上には、前記半導体チップと接続される端子が設けられ、前記半導体チップと前記端子との間は、ボンディングワイヤによって接続されるとともに、前記ボンディングワイヤは、外部の空間に対して解放される、前記カバーの下の空間に位置することが好ましい。これにより寄生容量の発生が抑制され、半導体装置の高周波特性の劣化が抑制される。
本発明の実施例について説明する。
図1Aは実施例1に係る半導体装置100を例示する平面図である。図1Bは図1Aの線A−Aに沿った断面図である。
図1Aおよび図1Bに示すように、半導体装置100は、ベース部10、半導体チップ12、チップ14および16、端子18、支持部26およびカバー28を備える。図1Aにおいてカバー28を破線で示し、かつ透視している。X方向は半導体チップ12、チップ14および16、ならびに端子18が並ぶ方向である。Y方向はベース部10の上面が広がる方向のうちX方向に直交する方向である。Z方向はXY平面の法線方向である。
ベース部10は、例えば銅(Cu)の表面に金(Au)メッキを施した部材である。またベース部10は、例えば−Z側から順にCu層、モリブデン(Mo)層、Cu層を積層したものなど、他の金属により形成されてもよい。図1Aに示すようにベース部10の上面の形状は矩形である。例えばベース部10のX方向の長さは6mm、Y方向の長さは4mm、厚さは0.5mmである。ベース部10は基準電位(例えばグランド電位)を有する。
ベース部10の上面には、半導体チップ12、チップ14および16、2つの端子18、4つの支持部26が設けられている。支持部26の上にカバー28が設けられている。支持部26は例えば四角柱形状の部材であり、ベース部10の上面の四隅に配置され、例えばエポキシ樹脂またはロウ材などの接着剤により固定される。支持部26のX方向の長さは例えば1.5mm、Y方向の長さは例えば0.8mmである。4つの支持部26は互いに離間しており、複数の支持部26の間を充填する樹脂などは設けられていない。このため複数の支持部26の間には空間が形成され、こうした空間は半導体装置100の外部の空間に解放されている。また支持部26は、半導体チップ12、チップ14および16(これら3つを部品と総称することがある)、端子18、ならびにボンディングワイヤ24から離間している。
なお、支持部26は、カバー28を支持できればよく、四隅に配置される場合に限定するものではない。カバー28を十分に支持できる場合は、1カ所だけに配置することもできる。安定なカバー28の支持を実現するには、2カ所以上が好ましく、また、配置する領域が確保できる場合には、4カ所を超える支持部26を配置してもよい。また、支持部26はカバー28の辺の方向に沿って長く延在させてもよい。ただし、支持部26の個数や形状の如何によらず、支持部26とカバー28とで構成される空間は、支持部26とカバー28によって、内部が隠蔽されないよう、外部の空間に向かって解放されている。
カバー28は矩形の板状部材であり、例えばエポキシ樹脂またはロウ材などの接着剤30を用いて、支持部26の上面に固定されている。例えばカバー28のX方向の長さは5.5mm、Y方向の長さは3.5mm、厚さは300μmである。カバー28のX方向およびY方向におけるサイズはベース部10のサイズと同じでもよいし、異なってもよい。支持部26の高さは各部品の高さ(例えば100〜200μm)より大きく、例えば500μmである。カバー28は、半導体チップ12、チップ14および16、端子18およびボンディングワイヤ24から離間している。カバー28により、半導体チップ12、チップ14および16、ボンディングワイヤ24は異物の接触などから保護される。
支持部26およびカバー28は金属または絶縁体により形成されている。支持部26およびカバー28は、例えばCuに銀(Ag)メッキをすることで形成されてもよく、また例えばエポキシなどの樹脂またはセラミックにより形成されてもよい。ベース部10、支持部26、およびカバー28はパッケージを構成する。
半導体チップ12、チップ14および16などの部品がパッケージに収納される。これらの部品は、例えば金および錫(Au−Sn)の合金により形成されたロウ材により、ベース部10の上面に搭載されている。端子18は、例えばCuなどの金属により形成されている。端子18は、接着剤22によりベース部10の上面のX側の対向する二辺に設けられ、ベース部10の外側に突出するようにX方向に伸びている。各部品および端子18は空間に露出している。
半導体チップ12は例えば電界効果トランジスタ(Field Effect Transistor:FET)を含む。半導体チップ12において、例えば基板は炭化シリコン(SiC)、FETのチャネル層は窒化ガリウム(GaN)、電子供給層は窒化アルミニウムガリウム(AlGaN)により形成されている。半導体チップ12はFETの形成された面が上を向くように、フェイスアップで実装されている。
チップ14および16(電子部品)は、例えばインダクタおよびキャパシタなどにより形成された整合回路を含む。半導体装置100に入力および出力される高周波(Radio Frequency:RF)信号の周波数において、チップ14および16は、端子18と半導体チップ12との間のインピーダンスを整合する。半導体チップ12のFETとチップ14および16とはボンディングワイヤ24により電気的に接続されている。チップ14および16と端子18とはボンディングワイヤ24により電気的に接続されている。ボンディングワイヤ24は例えば金(Au)などの金属により形成されている。図1Aに示すようにボンディングワイヤ24も、外部の空間に向かって解放される、支持部26とカバー28とで構成される空間の内部に位置する。
2つの端子18のうち一方はゲート電極として機能し、RF信号およびFETのバイアス電圧が入力される。半導体チップ12のFETは入力されたRF信号を増幅する。2つの端子18のうち他方はドレイン電極として機能し、増幅されたRF信号を出力する。このように半導体装置100はRF信号を増幅する増幅器として機能する。RF信号の周波数は例えば1GHz以上、3GHz以上、5GHz以上、10GHz以上などである。
図1Bに示すように、支持部26およびカバー28は、半導体チップ12、チップ14および16、端子18から離間し、半導体チップ12、チップ14および16、ならびに端子18は空間に露出している。誘電率の高い樹脂が部品および端子18に接触しないため、寄生容量が小さくなる。このため実施例1によれば、半導体装置100の高周波特性の劣化が抑制される。RF信号の周波数が例えば5GHz以上でも半導体装置100は良好な高周波特性を示す。また実施例1によれば、ベース部10の上面を囲む封止部を設けなくてよいため、気密封止する場合に比べ、半導体装置100の低コスト化が可能である。
寄生容量を低減するために、支持部26と端子18との距離、および支持部26と半導体チップ12との距離は、それぞれ例えば0.3mm以上であることが好ましい。また、半導体チップ12のFETが形成された面が空間に露出することが好ましい。またボンディングワイヤ24が空間に位置しており、カバー28および支持部26と接触しない。これにより寄生容量が低減する。
ベース部10上面の四隅に設けられた支持部26によりカバー28を支持するため、半導体装置100の強度が高くなる。カバー28により部品を保護することができる。またカバー28には半導体装置100の型番などを記載するマーキング部として利用することもできる。
半導体チップ12、チップ14および16の耐湿性は高いことが好ましい。これらの部品は空間に露出しており、水分に接触することもあるためである。また耐湿性を高めることで、部品を樹脂で覆わなくてよい。樹脂が接触しないことで寄生容量の発生を抑制し、高周波特性の劣化を抑制することができる。
ベース部10は金属により形成されているため、高い熱伝導率を有する。これにより半導体装置100の放熱性を高め、半導体チップ12において発生する熱をベース部10から効率的に放出することができる。
図2Aは実施例2に係る半導体装置200を例示する平面図である。図2Bは図2Aの線B−Bに沿った断面図である。実施例1と同じ構成については説明を省略する。
図2Aに示すように、実施例2においては実施例1と比較して、半導体チップ12、チップ14および16のY方向の幅が大きい。図2Aおよび図2Bに示すように、支持部32のX方向の長さは、実施例1の支持部26の長さより小さく、例えば0.8mmである。半導体チップ12、チップ14および16は、ベース部10の上面の辺のうち、端子18の設けられていない辺の伸びる方向(X方向)において、支持部32と対向する。すなわち半導体チップ12、チップ14および16は、X方向において2つの端子18に挟まれている。
実施例2によれば、実施例1と同様に、半導体装置200の高周波特性の劣化を抑制でき、かつ低コスト化が可能である。また複数の支持部32の間に樹脂などを充填しないため、半導体チップ12、チップ14および16を2つの支持部32の間に配置することができる。この結果、実施例1と同じ大きさのベース部10に、大きな部品を搭載することができる。つまり実施例2によれば、半導体装置200を小型化することができる。例えば実施例1と同じ大きさの部品を設ける場合には、ベース部10のY方向の長さを小さくすることで、半導体装置を小型化することが可能である。
実施例1および2において、支持部26および32(以下、支持部と記載)、カバー28は、絶縁体または金属のいずれで形成してもよい。支持部およびカバー28の両方を樹脂で形成することにより、半導体装置の低コスト化が可能である。一方、支持部およびカバー28の両方を金属で形成することにより、これらは電気的なノイズを遮断するシールドとして機能する。また、支持部およびカバー28の熱伝導率が高くなるため、半導体装置の放熱性が向上する。金属の支持部と、金属のカバー28およびベース部10とは、例えばAu−Sn合金のロウ材により接着することができる。また、支持部およびカバー28のいずれか一方を金属で形成し、他方を絶縁体で形成してもよい。支持部は例えば円柱形など、四角柱以外の形状を有してもよい。
図3Aは実施例3に係る半導体装置300を例示する平面図である。図3Bは図3Aの線C−Cに沿った断面図である。実施例1および2と同じ構成については説明を省略する。
図3Aおよび図3Bに示すように、ベース部10は金属部10aおよび絶縁部10bを有する。金属部10aは例えばCuなどの金属により形成されている。絶縁部10bは例えばエポキシなどの樹脂またはセラミックなど絶縁体により形成されている。図3Bに示すように、金属部10aはベース部10の中央部に位置し、絶縁部10bはXY平面において金属部10aの周囲を囲む。半導体チップ12、チップ14および16は金属部10aの上面に設けられている。端子18は絶縁部10bの上面に設けられている。
支持部34は金属部10aおよび絶縁部10bの上面に設けられている。支持部34はZ方向から見て、ベース部10の上面の四隅に沿ったL字形状を有しており、ベース部10の上面のX方向の辺およびY方向の辺の二辺に沿って伸びる。支持部34の頂点はベース部10の外側を向いている。支持部34のX方向の長さ、およびY方向の長さはそれぞれ例えば1.5mmである。支持部34は互いに離間し、かつ部品および端子18からも離間している。
実施例3によれば、実施例1と同様に、半導体装置300の高周波特性の劣化を抑制でき、かつ低コスト化が可能である。また、支持部34がベース部10の四隅に配置され、X方向およびY方向の辺においてカバー28を支持するため、半導体装置300の強度を高めることができる。支持部34は例えば四角柱など他の形状としてもよい。
実施例3によれば、半導体チップ12は金属部10aの上面に設けられているため、半導体チップ12から発生する熱が金属部10aを通じて効率的に放出される。また金属部10aの電位を基準電位(例えばグランド電位)とすることができる。ベース部10が絶縁部10bを含むため、ベース部10全体を金属で形成する場合に比べ、半導体装置の低コスト化が可能である。
図3Cは実施例3の変形例に係る半導体装置300Aを例示する断面図である。実施例1〜3と同じ構成については説明を省略する。図3Cに示すカバー35と支持部36とは、例えばモールド成形などで一体成形されている。支持部36をベース部10に設けることで、カバー35もベース部10上に配置することができるため、工程が簡略化される。カバー35および支持部36は例えば金属または絶縁体で形成することができる。またベース部10と支持部36とを一体成形してもよい。
図4Aは実施例4に係る半導体装置400を例示する平面図である。図4Bは図4Aの線D−Dに沿った断面図である。実施例1〜3と同じ構成については説明を省略する。
図4Aおよび図4Bに示すように、ベース部10の上面に2つの支持部38が設けられている。支持部38は、例えば直方体の形状を有しており、ベース部10の上面の一つの隅と別の隅とを接続するように、ベース部10の上面のY側の辺に沿う方向(X方向)に伸びている。つまり支持部38の長手方向はX方向であり、短手方向はY方向である。支持部38のX方向の長さは例えば5.5mmである。半導体チップ12、チップ14および16は2つの支持部38の間に位置する。
実施例4によれば、実施例1と同様に、半導体装置400の高周波特性の劣化を抑制でき、かつ低コスト化が可能である。また半導体チップ12、チップ14および16をより効果的に保護することができる。例えばピンセットなどで半導体装置400を把持する際、±X側には端子18があるため、±Y側から把持することになる。このとき支持部38により、半導体チップ12、チップ14および16へのピンセットの接触を抑制することができる。またX方向に伸びる大きな支持部38によりカバー28を支持するため、半導体装置400の機械的な強度が向上する。
支持部38はベース部10の長手方向に沿って設け、端子18は短手側の辺に設けることが好ましい。長手方向の辺において半導体装置400を把持する際に、チップ14および16を保護することができる。また長い辺に沿って支持部38がカバー28を支持するため、半導体装置400の機械的な強度が向上する。
図5Aは実施例5に係る半導体装置500を例示する平面図である。図5Bは図5Aの線E−Eに沿った断面図である。実施例1〜4と同じ構成については説明を省略する。
図5Aに示すように、ベース部10の上面に2つの支持部40が設けられている。支持部40は、Z方向から見てU字型の部材である。支持部40は、ベース部10の上面のX側の二辺に沿って伸び、かつ上面の一つの隅と別の隅とを接続するように、ベース部10の上面のY側の辺に沿って伸びている。支持部40が三辺においてカバー28を支持するため、半導体装置500の強度が向上する。2つの支持部40は部品および端子18から離間している。
実施例5によれば、実施例1と同様に、半導体装置500の高周波特性の劣化を抑制でき、かつ低コスト化が可能である。また、端子18付近を除いて、支持部40がベース部10の上面を囲むため、半導体チップ12、チップ14および16を効果的に保護し、かつ半導体装置500の強度を高めることができる。
実施例4および5においても、実施例1のように金属で形成されたベース部を用いてもよい。支持部およびカバー28は金属および絶縁体のいずれで形成してもよい。また実施例3の変形例のように、カバー28と支持部とを一体成形してもよい。
実施例1〜5に示したように、支持部はベース部10の上面の四隅に設けられているが、支持部の個数および配置領域はこれに限定されない。また、例えば四隅のうち2つを接続する実施例4または実施例5の支持部を1つ設け、かつ四隅のうち残りの2つに実施例1〜3の支持部を設けてもよい。
実施例1〜5において、半導体チップ12は基板、および基板上に設けられた半導体層を含む。基板はSiC、シリコン(Si)、サファイア、GaNなどにより形成される。半導体層には、例えば窒化物半導体を含むFETなどが形成されている。窒化物半導体とは、窒素(N)を含む半導体であり、例えばGaN、窒化アルミニウムガリウム(AlGaN)、窒化インジウムガリウム(InGaN)、窒化インジウム(InN)、および窒化アルミニウムインジウムガリウム(AlInGaN)などがある。半導体チップ12には、窒化物半導体以外に、例えば砒素系半導体などの化合物半導体を用いてもよい。砒素系半導体とはガリウム砒素(GaAs)など砒素(As)を含む半導体である。この場合、半導体チップ12の基板をGaAsで形成してもよい。また半導体チップ12にはFET以外のトランジスタなどが形成されていてもよい。半導体装置は例えば増幅器として機能するが、他の機能を有してもよい。半導体装置に含まれる半導体チップ12は2つ以上でもよい。
実施例1〜5において、チップ14および16がインピーダンスを整合するため、半導体装置の高周波特性が改善する。半導体装置に含まれるチップは1つでもよいし、3つ以上でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 ベース部
10a 金属部
10b 絶縁部
12 半導体チップ
14、16 チップ
18 端子
22、30 接着剤
24 ボンディングワイヤ
26、32、34、38、40 支持部
28 カバー
100、200、300、300A、400、500 半導体装置
10a 金属部
10b 絶縁部
12 半導体チップ
14、16 チップ
18 端子
22、30 接着剤
24 ボンディングワイヤ
26、32、34、38、40 支持部
28 カバー
100、200、300、300A、400、500 半導体装置
Claims (7)
- ベース部と、
前記ベース部上に配置された半導体チップと、
前記ベース部上に配置された支持部と、
前記支持部によって、前記半導体チップと空間を隔てて離間した位置に支持されたカバーとを備え、
前記空間は外部の空間に対して解放されてなる半導体装置。 - 前記支持部は前記ベース部の四隅に配置されてなる請求項1に記載の半導体装置。
- 前記支持部はL字形状を有する請求項1または2に記載の半導体装置。
- 前記支持部は短手方向と長手方向を持つ形状を備え、当該支持部は前記ベース部の対向する辺のそれぞれに対応して配置されるとともに、当該支持部の間には前記半導体チップが位置する請求項1に記載の半導体装置。
- 前記カバーおよび前記支持部は樹脂により形成されている請求項1から4のいずれか一項に記載の半導体装置。
- 前記カバーおよび前記支持部は金属により形成されている請求項1から4のいずれか一項に記載の半導体装置。
- 前記ベース部上には、前記半導体チップと接続される端子が設けられ、
前記半導体チップと前記端子との間は、ボンディングワイヤによって接続されるとともに、前記ボンディングワイヤは、外部の空間に対して解放される、前記カバーの下の空間に位置する請求項1から6のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015224222A JP2017092395A (ja) | 2015-11-16 | 2015-11-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015224222A JP2017092395A (ja) | 2015-11-16 | 2015-11-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017092395A true JP2017092395A (ja) | 2017-05-25 |
Family
ID=58771072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015224222A Pending JP2017092395A (ja) | 2015-11-16 | 2015-11-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017092395A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140687A (ja) * | 1997-07-16 | 1999-02-12 | Toshiba Corp | 半導体装置 |
JP2004119881A (ja) * | 2002-09-27 | 2004-04-15 | Sony Corp | 半導体装置及びその製造方法 |
JP2009302248A (ja) * | 2008-06-12 | 2009-12-24 | Mitsubishi Electric Corp | 電子部品パッケージおよびその製造方法 |
JP2011222866A (ja) * | 2010-04-13 | 2011-11-04 | Mitsubishi Electric Corp | 高周波パッケージ及びその製造方法 |
-
2015
- 2015-11-16 JP JP2015224222A patent/JP2017092395A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140687A (ja) * | 1997-07-16 | 1999-02-12 | Toshiba Corp | 半導体装置 |
JP2004119881A (ja) * | 2002-09-27 | 2004-04-15 | Sony Corp | 半導体装置及びその製造方法 |
JP2009302248A (ja) * | 2008-06-12 | 2009-12-24 | Mitsubishi Electric Corp | 電子部品パッケージおよびその製造方法 |
JP2011222866A (ja) * | 2010-04-13 | 2011-11-04 | Mitsubishi Electric Corp | 高周波パッケージ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI629757B (zh) | High frequency semiconductor amplifier | |
JP2020535701A (ja) | バイアスストリップを有するrf増幅器パッケージ | |
EP2159837B1 (en) | Electronic component storing package and electronic device | |
US10475777B2 (en) | Semiconductor apparatus installing passive device | |
US20160056131A1 (en) | Semiconductor device | |
JP2015023194A (ja) | 半導体装置 | |
US8476755B2 (en) | High frequency ceramic package and fabrication method for the same | |
JP2010186959A (ja) | 半導体パッケージおよびその作製方法 | |
US9887676B2 (en) | High frequency semiconductor amplifier | |
JP6164722B2 (ja) | 半導体装置 | |
JP2017092395A (ja) | 半導体装置 | |
US10790249B2 (en) | Discrete electronic component comprising a transistor | |
JP6012953B2 (ja) | 高周波半導体装置 | |
TW201324695A (zh) | 半導體裝置 | |
US11929317B2 (en) | Capacitor networks for harmonic control in power devices | |
US20230230904A1 (en) | Semiconductor device | |
US20230124581A1 (en) | Transistor device structure with angled wire bonds | |
US20240194413A1 (en) | Stacked integrated passive device | |
KR102629840B1 (ko) | 반도체 장치 | |
JP5948693B2 (ja) | パッケージ | |
JP2011159892A (ja) | 半導体パッケージおよび高周波半導体装置 | |
JP2021125713A (ja) | 高周波半導体装置 | |
JP4164013B2 (ja) | 半導体装置 | |
US9324649B2 (en) | Semiconductor device including a cap substrate on a side wall that is disposed on a semiconductor substrate | |
JP2015042001A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20180921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191203 |