JP2017079571A - 3レベルインバータの制御方法及び制御装置 - Google Patents
3レベルインバータの制御方法及び制御装置 Download PDFInfo
- Publication number
- JP2017079571A JP2017079571A JP2015207810A JP2015207810A JP2017079571A JP 2017079571 A JP2017079571 A JP 2017079571A JP 2015207810 A JP2015207810 A JP 2015207810A JP 2015207810 A JP2015207810 A JP 2015207810A JP 2017079571 A JP2017079571 A JP 2017079571A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- output
- switching element
- voltage command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000010586 diagram Methods 0.000 description 9
- 239000013598 vector Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
図2において、B1,B2は直列に接続された直流電源であり、Oは中点である。直流電源B1,B2の直列回路の両端には、半導体スイッチング素子(以下、単にスイッチング素子ともいう)S1〜S4が直列に接続され、スイッチング素子S1,S2同士の接続点とスイッチング素子S3,S4同士の接続点との間には、ダイオードD1,D2の直列回路が接続されている。
なお、直流電源B1の正極電位をEd、直流電源B2の負極電位を−Edとし、中点Oの電位を0[V]とする。
例えば、スイッチング素子S1,S2がオンして同S3,S4がオフしている状態では、出力電圧はEdとなり(ただし、スイッチング素子の電圧降下は無視する)、同S2,S3がオンして同S1,S4がオフしている状態では、出力電圧は0となり、同S3,S4がオンして同S1,S2がオフしている状態では、出力電圧は−Edとなる。
この従来技術における出力電圧の種類は図2と同じであり、例えば、スイッチング素子S1がオンして同S2〜S4がオフしていれば、出力電圧はEdとなり、同S2,S3がオンして同S1,S4がオフしていれば、出力電圧は0となり、同S4がオンして同S1〜S3がオフしていれば、出力電圧は−Edとなる。
特許文献1には、出力電圧指令の周波数指令または振幅指令に基づき、低出力電圧領域ではダイポーラ変調、中出力電圧領域ではユニポーラ変調、それ以降は過変調というように、複数の変調方式を切り替える方法が記載されている。
また、特許文献2には、コモンモード電圧を抑制するために、瞬時空間ベクトルを用いて出力電圧指令に適する複数の出力電圧ベクトルを選択してこれらを順次出力させる制御方法が開示されており、スイッチング回数が必要以上に増加しないように電圧ベクトルを遷移させることも示唆されている。
一方、ダイポーラ変調の場合は、低出力領域で更にスイッチング回数が増加することになり、スイッチング損失に起因して装置の効率が低下するという問題がある。
図4は、先願に係る制御装置を示す機能ブロック図であり、マイクロコンピュータシステムのハードウェア及びソフトウェアによって構成されている。
また、最大・中間・最小電圧指令演算手段10は、図5に示すように電圧指令の1周期を区間1〜6とした場合、表1に従って電圧指令vu *,vv *,vw *を最大・中間・最小電圧指令vmax,vmid,vminに振り分ける。ここで、最大・中間・最小電圧は、直流高電圧,直流中電圧,直流低電圧と同義である。
図4の最大・中間・最小電圧指令演算手段10は、前述した最大・中間・最小電圧指令vmax,vmid,vminを数式1によりそれぞれ補正し、vmax *,vmid *,vmin *として出力する。
例えば区間1では、vmax *としてvu0が出力され、vmid *(=0)としてvv0が出力され、vmin *としてvw0が出力される。数式1によりvmax *=vmax−vmidであるから、vu0は、図5の区間1における最大電圧のvu *と中間電圧のvv *との差になる。また、数式1によりvmin *=vmin−vmidであるから、vw0は、区間1における最小電圧のvw *と中間電圧のvv *との差になる。
区間2では、vmax *としてvv0が出力され、vmid *(=0)としてvu0が出力され、vmin *としてvw0が出力される。以下同様に、区間3〜6についても、補正後の電圧指令vmax *,vmid *,vmin *として、vu0,vv0,vw0の何れかがそれぞれ出力される。
区間1では、U相電圧指令vu *が最大値であるため、図3のスイッチング素子S1のオン時間比率がλmax *となる。また、スイッチング素子S1がオフしている間は0を出力するので、同S3のオン時間比率は、(1−λmax *)となる。更に、同S2はオンしていても直流電源B2を短絡することはないので、還流モードとしてオンし、同S4は電圧(−Ed)を出力しないのでオフする。
よって、最大電圧指令に対する各スイッチング素子S1〜S4のオン時間比率λmaxS1〜λmaxS4は、数式3となる。
よって、最小電圧指令に対する各スイッチング素子S1〜S4のオン時間比率は、数式5となる。
各相オン時間比率演算手段40は、区間1を例として求めた数式3,数式4,数式5のλmax *,λmid *,λmin *(λmaxS1,λmidS2,λminS4)に対し、表1の逆変換を行ってU,V,W相の電圧指令のオン時間比率λu,λv,λwに変換する。
また、マイコン等に内蔵されたコンパレータを用いて図4の三角波比較手段50を構成し、図7(a)に示すごとく、数式3〜数式5のオン時間比率に基づく各相電圧指令vu0,vv0,vw0とキャリアとを比較する。そして、一つのキャリアに対し、電圧指令が大きい場合は1(オン)、小さい場合は0(オフ)として、図7(b),(c),(d)のように各相のオン・オフ信号を作成する。
図7(c)において、区間1ではV相電圧指令vv0が中間値であり、スイッチング素子Sv2,Sv3がオン、同Sv1,Sv4はオフとなっている。なお、図7(c)では、特性線の重なりを避けるためにSv3,Sv4の特性線のみが示されているが、実際はSv3とSv2とが重なり、Sv4とSv1とが重なっている。このように、V相では全てのスイッチング素子Sv1〜Sv4がスイッチングしておらず、1スイッチング周期におけるスイッチング回数は0回である。
図7(d)において、区間1ではW相電圧指令vv0が最小値であるため、スイッチング素子Sw2と同Sw4との間でスイッチングが2回行われており、同Sw1,Sw3はスイッチングを行っていない。
従って、スイッチング素子S1,S3、または同S2,S4がそれぞれ同時にオンしないように、オン動作時に遅延時間(オンディレイ時間)を設ける必要がある。
しかしながら、中間電圧の制御が必要な3レベルインバータを対象とした先願発明においては、2レベルインバータにおける出力電圧誤差の低減技術を単純に適用することはできない。
前記スイッチング素子の1スイッチング周期当たり、
第一相分の3レベルインバータが、前記高電圧点に接続されたスイッチング素子と前記中電圧点に接続されたスイッチング素子とをオン・オフさせて直流高電圧及び直流中電圧を出力し、第二相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子をオン状態で固定して直流中電圧を出力すると共に、第三相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子と前記低電圧点に接続されたスイッチング素子とをオン・オフさせて直流中電圧及び直流低電圧を出力するように各スイッチング素子のオン時間比率を演算する制御方法において、
複数のスイッチング素子の同時オンによる電源短絡防止用に設定されたオンディレイ時間とスイッチング周期との比と、負荷電流の極性とを用いて、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオンディレイ補正値をそれぞれ演算し、前記オンディレイ補正値により、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオン時間比率をそれぞれ補正するものである。
前記スイッチング素子の1スイッチング周期当たり、
第一相分の3レベルインバータが、前記高電圧点に接続されたスイッチング素子と前記中電圧点に接続されたスイッチング素子とをオン・オフさせて直流高電圧及び直流中電圧を出力し、第二相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子をオン状態で固定して直流中電圧を出力すると共に、第三相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子と前記低電圧点に接続されたスイッチング素子とをオン・オフさせて直流中電圧及び直流低電圧を出力するように各スイッチング素子のオン時間比率を演算する制御装置において、
所定区間の三相の出力電圧指令から振幅が中間値である電圧指令を選択する中間相選択手段と、
三相の出力電圧指令を振幅に応じて最大電圧指令・中間電圧指令・最小電圧指令に振り分けて前記中間電圧指令が常に0となるように前記最大電圧指令・中間電圧指令・最小電圧指令をそれぞれ補正して出力する最大・中間・最小電圧指令演算手段と、
前記直流高電圧及び直流低電圧を用いて、前記補正後の前記最大電圧指令・中間電圧指令・最小電圧指令に応じた電圧を出力させるために三相分の3レベルインバータのスイッチング素子に対するオン時間比率を演算するオン時間比率演算手段と、
複数のスイッチング素子の同時オンによる電源短絡防止用に設定されたオンディレイ時間とスイッチング周期との比と、負荷電流の極性とを用いて、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオンディレイ補正値をそれぞれ演算する補正値演算手段と、
前記オン時間比率演算手段から出力されるオン時間比率のうち、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオン時間比率を前記オンディレイ補正値によりそれぞれ補正するオンディレイ補正手段と、を備えたものである。
図1は、この実施形態に係る制御装置のブロック図であり、ここでは、図3の3レベルインバータを制御する場合を例に挙げて説明する。図1において、図4に示した各手段と同じ機能を有するものには同一の参照符号を付してある。
最大・中間・最小電圧指令演算手段10は、図5に示すように電圧指令の1周期を区間1〜6とした場合、前述の表1に従って、電圧指令vu *,vv *,vw *を最大・中間・最小電圧指令vmax,vmid,vminに振り分ける。ここで、最大・中間・最小電圧は、請求項における直流高電圧,直流中電圧,直流低電圧と同義である。
最大・中間・最小電圧指令演算手段10では、中間電圧指令vmid *が常に0となるように前述の数式1により各電圧指令vmax,vmid,vminを補正し、補正後の電圧指令vmax *,vmid *,vmin *を出力する。オン時間比率演算手段30は、スイッチング素子が1スイッチング周期当たりでオンする時間比率λmax *,λmin *を数式2により求め、更に、数式3〜数式5の演算を行うことにより、オン時間比率λmax *,λmid *,λmin *としてλmaxS1 *,λmidS2 *,λminS4 *をそれぞれ出力する。
すなわち、前述の表1によれば、図5に示した各区間における中間電圧指令vmid *に応じて、最大電圧指令及び最小電圧指令となる相がそれぞれ特定される。例えば、表1や図5の区間1では、中間電圧指令vmid *がV相であり、最大電圧指令vmax *はU相、最小電圧指令vmin *はW相であるから、最大電圧相の電流imaxとしてU相の電流検出値iuが選択され、最小電圧相の電流iminとしてW相の電流検出値iwが選択される。
数式6において、sign(imax),sign(imin)はそれぞれimax,iminの極性を示しており、極性が正であれば「1」、負であれば「−1」となる。従って、補正値λmaxcmp,λmincmpは、負荷電流の極性に応じてTd/Tsまたは(−Td/Ts)の値をとる。
このように最大電圧指令のオン時間比率λmaxS1 *及び最小電圧指令のオン時間比率λminS4 *を補正の対象とし、中間電圧指令(図5の区間1では、V相電圧指令vv *)のオン時間比率λmidS2 *に対して補正を行わないのは、中間電圧相に対応する一相分の3レベルインバータはもともとスイッチングを行わないので、補正の必要がないためである。
三角波比較手段55は、オン時間比率λu,λv,λwに基づく各相電圧指令vu0,vv0,vw0を三角波と比較し、三相各相のスイッチング素子のオン・オフ指令Su1〜Su4,Sv1〜Sv4,Sw1〜Sw4を求める。
なお、図1におけるオンディレイ補正手段80、各相オン時間比率演算手段40、三角波比較手段55による一連の動作は、オンディレイ補正前のオン時間比率λmaxS1 *,λmidS2 *,λminS4 *による各相のスイッチング素子のオン・オフ指令と、オンディレイ補正後のオン時間比率λmaxS1 *,λmidS2 *,λminS4 *による各相のスイッチング素子のオン・オフ指令との論理積を求めて最終的なオン・オフ指令を演算する動作に相当する。
20:中間相選択手段
30:オン時間比率演算手段
40:各相オン時間比率演算手段
55:三角波比較手段
60:最大・中間・最小相電流分類手段
70:補正値演算手段
80:オンディレイ補正手段
B1,B2:直流電源
S1〜S4:スイッチング素子
D1,D2:ダイオード
Claims (2)
- 高電圧点,中電圧点及び低電圧点を有する直流回路と一相分の交流出力端子との間に接続された複数のスイッチング素子をオン・オフさせ、直流高電圧,直流中電圧,直流低電圧からなる3つの電圧レベルを出力可能な3レベルインバータを三相分備え、三相の出力電圧指令に従って前記スイッチング素子を動作させることにより三相交流電圧を出力する3レベルインバータの制御方法であって、
前記スイッチング素子の1スイッチング周期当たり、
第一相分の3レベルインバータが、前記高電圧点に接続されたスイッチング素子と前記中電圧点に接続されたスイッチング素子とをオン・オフさせて直流高電圧及び直流中電圧を出力し、第二相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子をオン状態で固定して直流中電圧を出力すると共に、第三相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子と前記低電圧点に接続されたスイッチング素子とをオン・オフさせて直流中電圧及び直流低電圧を出力するように各スイッチング素子のオン時間比率を演算する制御方法において、
複数のスイッチング素子の同時オンによる電源短絡防止用に設定されたオンディレイ時間とスイッチング周期との比と、負荷電流の極性とを用いて、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオンディレイ補正値をそれぞれ演算し、前記オンディレイ補正値により、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオン時間比率をそれぞれ補正することを特徴とした3レベルインバータの制御方法。 - 高電圧点,中電圧点及び低電圧点を有する直流回路と一相分の交流出力端子との間に接続された複数のスイッチング素子をオン・オフさせ、直流高電圧,直流中電圧,直流低電圧からなる3つの電圧レベルを出力可能な3レベルインバータを三相分備え、三相の出力電圧指令に従って前記スイッチング素子を動作させることにより三相交流電圧を出力する3レベルインバータの制御装置であって、
前記スイッチング素子の1スイッチング周期当たり、
第一相分の3レベルインバータが、前記高電圧点に接続されたスイッチング素子と前記中電圧点に接続されたスイッチング素子とをオン・オフさせて直流高電圧及び直流中電圧を出力し、第二相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子をオン状態で固定して直流中電圧を出力すると共に、第三相分の3レベルインバータが、前記中電圧点に接続されたスイッチング素子と前記低電圧点に接続されたスイッチング素子とをオン・オフさせて直流中電圧及び直流低電圧を出力するように各スイッチング素子のオン時間比率を演算する制御装置において、
所定区間の三相の出力電圧指令から振幅が中間値である電圧指令を選択する中間相選択手段と、
三相の出力電圧指令を振幅に応じて最大電圧指令・中間電圧指令・最小電圧指令に振り分けて前記中間電圧指令が常に0となるように前記最大電圧指令・中間電圧指令・最小電圧指令をそれぞれ補正して出力する最大・中間・最小電圧指令演算手段と、
前記直流高電圧及び直流低電圧を用いて、前記補正後の前記最大電圧指令・中間電圧指令・最小電圧指令に応じた電圧を出力させるために三相分の3レベルインバータのスイッチング素子に対するオン時間比率を演算するオン時間比率演算手段と、
複数のスイッチング素子の同時オンによる電源短絡防止用に設定されたオンディレイ時間とスイッチング周期との比と、負荷電流の極性とを用いて、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオンディレイ補正値をそれぞれ演算する補正値演算手段と、
前記オン時間比率演算手段から出力されるオン時間比率のうち、前記第一相分及び第三相分の3レベルインバータのスイッチング素子に対するオン時間比率を前記オンディレイ補正値によりそれぞれ補正するオンディレイ補正手段と、
を備えたことを特徴とする3レベルインバータの制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207810A JP6575865B2 (ja) | 2015-10-22 | 2015-10-22 | 3レベルインバータの制御方法及び制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207810A JP6575865B2 (ja) | 2015-10-22 | 2015-10-22 | 3レベルインバータの制御方法及び制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017079571A true JP2017079571A (ja) | 2017-04-27 |
JP6575865B2 JP6575865B2 (ja) | 2019-09-18 |
Family
ID=58667177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015207810A Active JP6575865B2 (ja) | 2015-10-22 | 2015-10-22 | 3レベルインバータの制御方法及び制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6575865B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006020384A (ja) * | 2004-06-30 | 2006-01-19 | Fuji Electric Holdings Co Ltd | 電力変換器の制御装置 |
JP2012130224A (ja) * | 2010-12-17 | 2012-07-05 | Fuji Electric Co Ltd | 3レベルインバータ装置 |
JP2014147200A (ja) * | 2013-01-29 | 2014-08-14 | Meidensha Corp | マルチレベル電力変換装置のゲート駆動信号生成装置 |
WO2015094232A1 (en) * | 2013-12-18 | 2015-06-25 | Otis Elevator Company | Control strategies for multilevel line regenerative drive |
-
2015
- 2015-10-22 JP JP2015207810A patent/JP6575865B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006020384A (ja) * | 2004-06-30 | 2006-01-19 | Fuji Electric Holdings Co Ltd | 電力変換器の制御装置 |
JP2012130224A (ja) * | 2010-12-17 | 2012-07-05 | Fuji Electric Co Ltd | 3レベルインバータ装置 |
JP2014147200A (ja) * | 2013-01-29 | 2014-08-14 | Meidensha Corp | マルチレベル電力変換装置のゲート駆動信号生成装置 |
WO2015094232A1 (en) * | 2013-12-18 | 2015-06-25 | Otis Elevator Company | Control strategies for multilevel line regenerative drive |
Also Published As
Publication number | Publication date |
---|---|
JP6575865B2 (ja) | 2019-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8929111B2 (en) | System and method for common-mode elimination in a multi-level converter | |
JP3844060B2 (ja) | Pwmパルス制御方法 | |
US9362840B2 (en) | Power conversion device | |
US9130481B2 (en) | Power converting appartatus | |
US8773870B2 (en) | Power converter and method for controlling same | |
US9001542B2 (en) | Current-source power converting apparatus | |
US9520805B2 (en) | Control method and control system of three level inverter | |
TWI660566B (zh) | 電力變換裝置 | |
JP3856689B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
US7426122B2 (en) | Power-converter control apparatus employing pulse width modulation and adjusting duration of a zero-voltage vector | |
EP3853985A1 (en) | Multi-level inverter | |
JP4622840B2 (ja) | 交流交流直接変換器の制御装置 | |
JP2012070497A (ja) | インバータ装置及び制御方法 | |
JP5320356B2 (ja) | 電力変換装置 | |
WO2019049698A1 (ja) | 電力変換回路および電力変換装置 | |
JP6575865B2 (ja) | 3レベルインバータの制御方法及び制御装置 | |
JP2016149913A (ja) | 電力変換装置 | |
JP2006304576A (ja) | 電力変換装置 | |
JP4448294B2 (ja) | 電力変換装置 | |
JP7523693B2 (ja) | 電力変換器の制御部および電力変換装置 | |
JP5894031B2 (ja) | 電力変換装置 | |
WO2023175759A1 (ja) | 電力変換装置 | |
JPWO2017034028A1 (ja) | インバータの制御方法 | |
JPH11196582A (ja) | 単相入力3相出力電力変換回路 | |
JP2004357358A (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6575865 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |