JP2017073514A - Printed-wiring board and method for manufacturing the same - Google Patents
Printed-wiring board and method for manufacturing the same Download PDFInfo
- Publication number
- JP2017073514A JP2017073514A JP2015200687A JP2015200687A JP2017073514A JP 2017073514 A JP2017073514 A JP 2017073514A JP 2015200687 A JP2015200687 A JP 2015200687A JP 2015200687 A JP2015200687 A JP 2015200687A JP 2017073514 A JP2017073514 A JP 2017073514A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring board
- insulating layer
- printed wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、プリント配線板およびその製造方法に関する。 The present invention relates to a printed wiring board and a manufacturing method thereof.
従来、このような分野の技術として、例えば下記特許文献に記載されるものがある。特許文献1に記載のプリント配線板は、導体回路と絶縁層とを交互に積層してなる多層配線板であって、絶縁層には孔部(ビアホール)が設けられ、孔部の内部にはビア導体が形成されている。 Conventionally, as a technique in such a field, for example, there are those described in the following patent documents. The printed wiring board described in Patent Document 1 is a multilayer wiring board in which conductor circuits and insulating layers are alternately laminated, and a hole (via hole) is provided in the insulating layer. A via conductor is formed.
このような構成を有するプリント配線板は、セミアディティブ法(Semi Additive Process:SAP)で作製されている。具体的には、まず、樹脂材料からなる絶縁層にCO2レーザにより孔部を形成する。次に、孔部を含む絶縁層の表面に無電解Cuめっき層を形成する。次に、無電解Cuめっき層の上にレジストパターンを形成し、レジストパターンが形成されない部分に更に電解めっきを施す。その後、レジストパターンの除去及びエッチング処理を行う。これにより、絶縁層の孔部に導体を形成するとともに、絶縁層の上表面に導体層を形成することができる。 A printed wiring board having such a configuration is manufactured by a semi-additive process (SAP). Specifically, first, a hole is formed in an insulating layer made of a resin material by a CO 2 laser. Next, an electroless Cu plating layer is formed on the surface of the insulating layer including the hole. Next, a resist pattern is formed on the electroless Cu plating layer, and electrolytic plating is further applied to a portion where the resist pattern is not formed. Thereafter, the resist pattern is removed and etching is performed. Thereby, while forming a conductor in the hole of an insulating layer, a conductor layer can be formed in the upper surface of an insulating layer.
しかしながら、上記プリント配線板の製造方法では、絶縁層にCO2レーザを照射することにより複数の孔部を形成している。このため、各孔部の側壁面の表面形状は安定せず、各孔部の側壁面の表面粗さは、絶縁層の上表面の表面粗さよりも大きくなる傾向にある。得られた孔部には導体が形成されるが、孔部の側壁面の表面粗さは大きいため、導体と孔部の側壁面との間にはボイドが形成されることが想定される。 However, in the printed wiring board manufacturing method, the insulating layer is irradiated with a CO 2 laser to form a plurality of holes. For this reason, the surface shape of the side wall surface of each hole is not stable, and the surface roughness of the side wall surface of each hole tends to be larger than the surface roughness of the upper surface of the insulating layer. A conductor is formed in the obtained hole, but since the surface roughness of the side wall surface of the hole is large, it is assumed that a void is formed between the conductor and the side wall surface of the hole.
上記課題を解決する本発明のプリント配線板は、複数の導体パッドを有した第1導体層と、前記第1導体層の上に積層された絶縁層と、を少なくとも備えたプリント配線板において、前記絶縁層には、前記導体パッドが前記絶縁層から露出するように孔部が形成され、前記孔部内には、前記導体パッドに接触するように導体が形成されており、前記孔部を形成する側壁面の表面粗さは、前記絶縁層の上表面の表面粗さよりも小さい。 The printed wiring board of the present invention that solves the above problems is a printed wiring board comprising at least a first conductor layer having a plurality of conductor pads, and an insulating layer laminated on the first conductor layer. A hole is formed in the insulating layer such that the conductor pad is exposed from the insulating layer, and a conductor is formed in the hole so as to contact the conductor pad, thereby forming the hole. The surface roughness of the side wall surface is smaller than the surface roughness of the upper surface of the insulating layer.
また、本発明のプリント配線板の製造方法は、複数の導体パッドを有した第1導体層と、前記第1導体層の上に積層された絶縁層と、を少なくとも備えたプリント配線板の製造方法において、前記第1導体層を形成する工程と、前記導体パッドの上表面に、高分子樹脂からなるポスト材を形成する工程と、前記ポスト材とともに前記第1導体層を覆うように、前記絶縁層を形成する工程と、前記絶縁層の表面から前記ポスト材の表面が露出するように、前記絶縁層の表層を除去する工程と、前記ポスト材を少なくとも溶解する溶解液を用いて、前記絶縁層からポスト材を除去することにより、前記導体パッドが前記絶縁層から露出するように、前記絶縁層に孔部を形成する工程と、前記導体パッドに接触するように、前記孔部に導体を充填する工程と、を含む。 Moreover, the method for producing a printed wiring board according to the present invention is a production of a printed wiring board comprising at least a first conductor layer having a plurality of conductor pads and an insulating layer laminated on the first conductor layer. In the method, the step of forming the first conductor layer, the step of forming a post material made of a polymer resin on the upper surface of the conductor pad, and the first conductor layer together with the post material so as to cover the first conductor layer Using a step of forming an insulating layer, a step of removing a surface layer of the insulating layer so that a surface of the post material is exposed from a surface of the insulating layer, and a solution that dissolves at least the post material, Forming a hole in the insulating layer so that the conductor pad is exposed from the insulating layer by removing the post material from the insulating layer; and a conductor in the hole so as to be in contact with the conductor pad. Fill And a step, a.
本発明に係るプリント配線板によれば、導体と孔部の側壁面との間において形成されるボイドが少ない。さらに、本発明に係るプリント配線板の製造方法によれば、このようなプリント配線板を簡単に製造することができる。 According to the printed wiring board of the present invention, there are few voids formed between the conductor and the side wall surface of the hole. Furthermore, according to the method for manufacturing a printed wiring board according to the present invention, such a printed wiring board can be easily manufactured.
以下、図面を参照して本発明に係るプリント配線板及びその製造方法の実施形態について説明する。図面の説明において同一の要素には同一符号または末尾のアルファベットのみを変更した符号を付し、重複説明は省略する。 Embodiments of a printed wiring board and a manufacturing method thereof according to the present invention will be described below with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals or reference numerals in which only the alphabet at the end is changed, and redundant description is omitted.
<第1実施形態>
1.プリント配線板10Aについて
図1Aに示すように、本実施形態に係るプリント配線板10Aは、実装部品を表面に搭載し、その部品間を配線で接続することで電子回路を構成する配線板である。プリント配線板10Aには、はんだバンプ(図示せず)等を介して、たとえば、MPU、またはDRAMなどの半導体素子が実装される。
<First Embodiment>
1. About Printed
具体的には、プリント配線板10Aは、コア基板11を挟んで、その上に絶縁層と導体層とを交互に積層してなるビルドアップ多層積層配線板である。コア基板11にはスルーホール13が形成され、スルーホール13はスルーホール導体12が充填されている。コア基板11の両側の導体層15Aは、スルーホール導体12を介して電気的に接続されている。本実施形態では、プリント配線板10Aは、コア基板11の中心軸CLを挟んで、上下対称の構造になっている。したがって、以下の説明においては、中心軸CLよりも上側(片側)のみを説明する。なお、本実施形態では、プリント配線板10Aは、中心軸CLを挟んで上下対称の構造となっているが、接続される実装部品に合わせて、非対称の構造であってもよく、その構造は限定されるものではない。
Specifically, the printed wiring board 10 </ b> A is a build-up multilayer laminated wiring board in which an insulating layer and a conductor layer are alternately laminated on the
コア基板11の表面には、導体層15Aが、スルーホール導体12と一体的に形成されている。導体層15Aの上には、絶縁層16A、導体層15B、絶縁層16B、および導体層15Cの順に、これらの層が形成されている。各絶縁層16A(16B)には、各絶縁層16A(16B)の上下に形成された導体層15A,15B(15B,15C)に電気的に接続するように、ビア導体18A(18B)が形成されている。ビア導体18A,18Bは、プリント配線板10Aの厚さ方向に沿って形成されている。
A
各導体層15A〜15Cは、無電解めっき層15aおよび電気めっき層15bが順次積層された層である(例えば図2B,図2I参照)。無電解めっき層15aは、電気めっき層15bを形成するためのいわゆるシード層である。無電解めっき層15aは、銅、チタン、チタン化合物(たとえばチタンナイトライド)、ニッケル、およびクロムから選択された少なくとも1種を主材として含む。本実施形態では、シード層として、無電解めっき層15aを形成したが、シード層を、例えばスパッタリング等により形成してもよい。電気めっき層15bは、電気銅めっきにより形成された層である。なお、絶縁層16A,16Bの材質は、後述する製造方法において、詳述する。
Each of the conductor layers 15A to 15C is a layer in which an
導体層15A〜15Cは、それぞれ対応する導体パッド25A〜25Cと、配線35A〜35Cを備えている。本実施形態では、導体層15B(15C)の導体パッド25B,25B(25C,25C)間の配線35B(35C)のL/S(ラインアンドスペース)は、導体層15Aのものよりも小さい。しかしながら、これに限定されるものではなく、すべての導体層15A〜15Bの配線35A〜35CのL/Sが同じであってもよい。
The conductor layers 15A to 15C respectively include corresponding
図1Bは、絶縁層16Aに形成されたビアホール28Aの拡大断面図である。この図面では、ビアホール28A内に充填されるビア導体18Aを省略している。図1Bに示すように、絶縁層16Aには、導体パッド25Aの上表面25fが絶縁層16Aから露出するように、ビアホール(孔部)28Aが形成されている。ビアホール28Aには、上述した、ビア導体18Aが形成される(図1A参照)。なお、本発明の「第1導体層」が、「導体層15A」に相当する。
FIG. 1B is an enlarged cross-sectional view of the via
本実施形態では、ビアホール28Aの開口縁の直径は、1〜100μmの範囲にある。ビアホール28Aは、絶縁層16Aの厚さ方向に沿って拡径するように、形成されているが、絶縁層16Aの厚さ方向に沿って同じ径であってもよい。ビアホール28Aの側壁面16aと、導体パッド25Aの上表面25fとのなす角度は、90°〜120°の範囲にある。
In the present embodiment, the diameter of the opening edge of the via
ビアホール28Aを形成する側壁面16aの表面粗さは、絶縁層16Aの上表面16bの表面粗さよりも小さい。これにより、図1Aに示すように、絶縁層16Aの上表面16bに形成される導体層15Bの密着性を高めることができる。一方、ビア導体18Aとビアホール28Aの側壁面16aとの間には、ボイドがほとんど形成されていない。
The surface roughness of the
このような効果を発現するには、例えば、ビアホール28Aを形成する側壁面16aの十点表面粗さRzは、0.1〜2.0μmの範囲にあり、絶縁層16Aの上表面16bの十点表面粗さRzは、1.0〜5.0μmの範囲にあることが好ましい。
In order to exhibit such an effect, for example, the ten-point surface roughness Rz of the
ビアホール28Aを形成する側壁面16aの十点表面粗さRzが0.1μm未満である場合には、ビア導体18Aと絶縁層16Aの側壁面16aの密着性が低下するおそれがある。一方、ビアホール28Aを形成する側壁面16aの十点表面粗さRzが、2.0μmを超えた場合には、ビア導体18Aと絶縁層16Aの側壁面16aとの間にボイドが形成されるおそれがある。
When the ten-point surface roughness Rz of the
絶縁層16Aの上表面16bの十点表面粗さRzが1.0μm未満である場合には、絶縁層16Aの上表面16bに形成される導体層15Bと密着性が低下するおそれがある。一方、絶縁層16Aの上表面16bの十点表面粗さRzが5.0μmを超えた場合には、絶縁層16Aの上表面16bと導体層15Bとの間にボイドが形成されるおそれがある。
If the ten-point surface roughness Rz of the
なお、ビアホール28Aを形成する側壁面16aの前記表面粗さを、中心線平均粗さRaで表現すると、0.01〜0.20μmの範囲となる。一方、絶縁層16Aの上表面16bの前記表面粗さを、中心線平均粗さRaで表現すると、0.10〜0.50μmの範囲となる。
When the surface roughness of the
絶縁層16Aを構成する高分子樹脂には、熱硬化性樹脂である、エポキシ系樹脂、液晶ポリマー、ポリイミド系樹脂、またはアクリル系樹脂等を挙げることができる。絶縁層16Aを構成する高分子樹脂には、さらに絶縁性の無機材料からなるフィラー(無機粒子)を含有していてもよい。これにより、絶縁層16Aの熱膨張および熱収縮を低減することができる。より好ましく、絶縁層16Aは、熱膨張係数が1〜50ppm/Kの範囲にある材料であることが好ましい。
Examples of the polymer resin that constitutes the insulating
本実施形態では、絶縁層16Aについて詳述したが、絶縁層16Bに形成されるビアホールの形状、ビアホールの側壁面と絶縁層16Bの上表面との表面粗さ、および絶縁層16Bの材質等も、絶縁層16Aのものと同様であってもよい。
Although the insulating
2.プリント配線板10Aの製造方法について
以下に図1に示すプリント配線板10Aの製造方法を説明する。
まず、ガラス繊維布からなる芯材にエポキシ系樹脂が含浸されたコア基板11を準備する。コア基板11の両面である主面にはそれぞれ銅箔が形成されている(図示せず)。次に、コア基板11に、スルーホール13を形成する。具体的には、CO2レーザを用いて、コア基板11の両面から交互にレーザを照射することで、コア基板11にスルーホール13を形成する(図2A参照)。スルーホール13の形成後に、コア基板11を所定濃度の過マンガン酸水溶液に浸漬し、デスミア処理を行うことが好ましい。このようにデスミア処理を行うことで、不要な導通(ショート)を抑制することができる。
2. About the manufacturing method of 10 A of printed wiring boards The manufacturing method of 10 A of printed wiring boards shown in FIG. 1 below is demonstrated.
First, a
次に、図2Bに示すように、コア基板11の表面に導体層15Aを形成する。具体的には、無電解めっき液にコア基板11を浸漬し、銅箔が形成されたコア基板11に無電解めっき層15aを形成し、スルーホール13の内面にも、無電解めっき層15aを形成する。
Next, as illustrated in FIG. 2B, a
続いて、無電解めっき層15aの上に所定パターンのレジスト層を形成する(図示せず)。次に、レジスト層で覆われていない無電解めっき層15aの部分に電気めっき層15bを形成し、スルーホール13にスルーホール導体12を形成する。
Subsequently, a resist layer having a predetermined pattern is formed on the
続いて、レジスト層を除去し、無電解めっき層15aの露出した部分と共に銅箔を除去する。このようにして、無電解めっき層15aおよび電気めっき層15bにより、導体層15Aが形成される。導体層15Aには、配線35Aと導体パッド25Aが形成される(図2B参照)。
Subsequently, the resist layer is removed, and the copper foil is removed together with the exposed portion of the
次に、図2Cに示すように、導体パッド25Aの上表面に、高分子樹脂からなるポスト材40を形成する。具体的には、まず、導体パッド25Aの上表面に、紫外線により硬化する感光性樹脂(感光性レジスト)からなる感光性樹脂層を被覆する。次に、感光性樹脂層のうちポスト材40を形成する部分に、紫外線を照射することにより、感光性樹脂を硬化させ、ポスト材40を形成する。
Next, as shown in FIG. 2C, a
具体的には、導体パッド25Aの上表面に接触する基端部から先端部まで同じ径または拡径するように、ポスト材40を形成する。より具体的には、ポスト材40の側面と、導体パッド25Aの上表面とのなす角度が、60°〜90°の範囲となるように、ポスト材40を形成する。これにより、後述する溶解液により、絶縁層16Aからポスト材40を簡単に除去することができる。
Specifically, the
上述した感光性樹脂には、具体的には、感光性アクリル系樹脂、感光性ポリイミド系樹脂、感光性ポリベンゾオキサゾール系樹脂、感光性フェノール系樹脂、感光性エポキシ系樹脂、感光性シクロオレフィン系樹脂、または、感光性ベンゾシクロブテン系樹脂などの感光性レジストを挙げることができる。 Specific examples of the photosensitive resin include photosensitive acrylic resins, photosensitive polyimide resins, photosensitive polybenzoxazole resins, photosensitive phenol resins, photosensitive epoxy resins, and photosensitive cycloolefin resins. A photosensitive resist such as a resin or a photosensitive benzocyclobutene resin can be used.
特に、後述する絶縁層16Aを積層した際に、絶縁層16A(未硬化の熱硬化性樹脂)により変形せず、ポスト材40の形状を維持することができる硬さを有した感光性樹脂を選定することが好ましい。具体的には、ポスト材40(硬化後の感光性樹脂)のビッカース硬さは、Hv15〜80の範囲にあることが好ましい。ポスト材40のビッカース硬さが、Hv15未満である場合には、ポスト材40の形状を保持しつつ、絶縁層16Aをポスト材40に被覆することが難しい。一方、ポスト材40のビッカース硬さが、Hv80を超えた場合には、ポスト材40が、絶縁層16Aから除去し難くなる。
In particular, when an insulating
導体パッド25Aの上表面からポスト材40の先端部(上表面)までのポスト材40の高さ(後述する絶縁層16Aの研磨後のポスト材40の高さ)は、プリント配線板10Aの絶縁層16Aの層厚さと略同じであり、5μm以下であることが好ましい。ポスト材40の高さをこの範囲とすることにより、絶縁層16Aに、好適なビアホールを形成することができる。ここで、高さが5μmを超えるポスト材40は、ポスト材40を溶解する溶解液(例えば過マンガン酸水溶液)で、絶縁層16Aから除去することは難しいことがある。
The height of the
さらに、ポスト材40の先端部(先端面)の直径(好ましくは後述する絶縁層16Aの研磨後の直径)は、1〜100μmであることが好ましい。ここで、ポスト材40の先端部の直径が1μm未満である場合、後述する絶縁層16Aを積層する際に、ポスト材40が導体層15Aから剥離するおそれがある。
Furthermore, the diameter (preferably the diameter after polishing of the insulating
次に、図2Dに示すように、ポスト材40とともに導体層15Aを覆うように、絶縁層16Aを形成する。ここで、絶縁層16Aを構成する高分子樹脂には、熱硬化性樹脂である、エポキシ系樹脂、液晶ポリマー、ポリイミド系樹脂、またはアクリル系樹脂等を挙げることができる。
Next, as illustrated in FIG. 2D, the insulating layer 16 </ b> A is formed so as to cover the
ここで、図2Dに示すように、ポスト材40には、絶縁層16Aの一部(表層)が被覆される。したがって、図2Eに示すように、後述するポスト材40を除去する前に、絶縁層16Aの表層を除去し、ポスト材40の上表面41を露出させる。絶縁層16Aの表層を除去する方法は、ポスト材40の上表面41を露出させることができるのであれば、例えば機械研磨、化学研磨等、特に限定されるものではない。このように、絶縁層16Aの表層を除去し、ポスト材40の上表面41を露出させるので、後述する溶解液でポスト材40を効率的に除去することができる。
Here, as shown in FIG. 2D, the
次に、図2Fに示すように、導体パッド25Aの上表面25fが絶縁層16Aから露出するように、ポスト材40を除去する。より具体的には、ポスト材40を除去する工程において、絶縁層16Aの上表面16bとともに露出したポスト材40の上表面41に、溶解液を接触させる(図2G左図参照)。これにより、ポスト材40の少なくとも一部を溶解し、ポスト材40を絶縁層16Aから除去し、絶縁層16Aに、ビアホール(孔部)28Aが形成される(図2G右図参照)。
Next, as shown in FIG. 2F, the
具体的には、ポスト材40の上表面41が露出した絶縁層16Aの表面全体に、過マンガン酸水溶液などの溶解液を接触させる。これにより、各ポスト材40の高分子樹脂が溶解し、ポスト材40を除去することができる。
Specifically, a solution such as a permanganic acid aqueous solution is brought into contact with the entire surface of the insulating
ここで、絶縁層16Aの上表面16bは、ポスト材40が除去されるまで、常時、溶解液に晒されて溶解する。一方、ビアホール28Aの側壁面16aとなる部分は、ポスト材40が接していため、この部分は徐々に溶解する。このような結果、図2Gの右図に示すように、ビアホール28Aを形成する側壁面16aの表面粗さを、絶縁層16Aの上表面16bの表面粗さよりも小さくすることができる。なお、ポスト材40は、溶解液ですべて溶解される必要はなく、絶縁層16Aからポスト材が脱落する程度に、溶解されればよい。
Here, the
このような表面粗さの関係を満たすことにより、ビアホール28A内にビア導体18Aを形成する際に、ビア導体18Aとビアホール28Aの側壁面16aとの間にボイドが形成されることを低減することができる。一方、絶縁層16Aの上表面16bに積層する導体層15Bの密着性を確保することができる。
By satisfying such a surface roughness relationship, when the via
次に、図2Hに示すように、導体パッド25Aの上表面25fと共に絶縁層16Aの表面に、無電解めっき層15aを形成する。無電解めっき層15aの形成方法は、導体層15Aの無電解めっき層15aと同様である。
Next, as shown in FIG. 2H, an
次に、図2Iに示すようにして、ビア導体18Aと導体層15Bを形成する。具体的には、無電解めっき層15aの上にレジストを塗布し、所定のパターンのレジスト層を形成する。続いて、レジスト層で被覆されていない部分に電解めっき層15bを形成し、レジスト層の除去、および除去により露出した無電解めっき層15aをエッチング処理で除去する。これにより、ビアホール内にビア導体18Aを形成し、絶縁層16Aの上表面に導体層15B(第2導体層)を形成することができる(図2I参照)。続いて、図2C〜図2Iで説明した方法と同様の方法で、絶縁層16Bおよび導体層15Bを積層し、図1に示すプリント配線板10Aを製造することができる。
Next, as shown in FIG. 2I, the via
本実施形態では、ポスト材40を除去することによりビアホール28Aを形成した。これにより、従来の如くレーザ照射によりビアホールを形成する場合に比べて、絶縁層16A,16Bに複数の微細な孔部を精度よく形成することができる。
In the present embodiment, the via hole 28 </ b> A is formed by removing the
特に、感光性樹脂でポスト材40を形成したので、ポスト材40の形状を制御し易く、微細かつ均一な大きさにポスト材40を形成することができる。この結果、より微細かつ均一な大きさのビアホール28Aを得ることができる。
In particular, since the
<第2実施形態>
以下に、第2実施形態に係るプリント配線板10Bおよびその製造方法を説明する。第2実施形態に係るプリント配線板10Bが、第1実施形態のものと主に相違する点は、コア基板11を有していない点である。さらに相違する点は、絶縁層16Fに異なる大きさの第1および第2ビア導体18D,18Eが形成されている点と、絶縁層16Fの表面に異なる大きさの第1および第2導体パッド25F,25Gが形成されている点である。
Second Embodiment
Below, the printed
以下に、プリント配線板10Bの構造を説明し、その後に、この製造方法を説明する。図3に示すように、本実施形態に係るプリント配線板10Bは、POP(パッケージオンパッケージ)構造に用いられる配線板である。
Below, the structure of the printed
本実施形態では、プリント配線板10Bに、半導体チップ91及び他のプリント配線板92を実装することにより、半導体パッケージが構成される。半導体チップ91と他のプリント配線板92は、上下方向(すなわち、プリント配線板10Bの厚さ方向)に積み重ねるように配置されている。
In the present embodiment, a semiconductor package is configured by mounting a
他のプリント配線板92は、半導体チップ91を跨ぐように半導体チップ91の上方に配置され、かつ、はんだバンプを介してプリント配線板10Bの第1導体パッド25Fに電気的に接続されている。半導体チップ91の端子又は電極は、はんだバンプを介してプリント配線板10Bの第2導体パッド25Gに電気的に接続されている。
The other printed
導体層15Gを構成する第1導体パッド25Fは、第1ビア導体18Dを介して、電極に相当する導体パッド25Dに接続されている。一方、導体層15Gを構成する第2導体パッド25Gは、第2ビア導体18Eを介して、電極に相当する導体パッド25Eに接続されている。
The
第1ビア導体18Dおよび第2ビア導体18Eが充填されたビアホールの側壁面の表面粗さは、絶縁層16Fの上表面の表面粗さよりも小さい。ビアホールの側壁面の表面粗さの範囲と、絶縁層16Fの上表面の表面粗さの範囲は、第1実施形態ものと同じ範囲である。
The surface roughness of the side wall surface of the via hole filled with the first via
第2導体パッド25Gは、第1導体パッド25Fよりも小径であり、第2ビア導体18Eは、第1ビア導体18Dよりも小径である。さらに、第2導体パッド25G,25Gの間の配線35GのL/Sは、他の配線35FのL/Sよりも小さい。
The
以下に、本実施形態に係るプリント配線板10Bの製造方法を説明する。まず、図4Aに示すように、接着層52を介して銅箔53が積層されたキャリア51を準備する。接着層52は、キャリア51から銅箔53が剥離可能な状態で、キャリア51と銅箔53とを接着している。
Below, the manufacturing method of the printed
次に、銅箔53の上に所定パターンのレジスト層(図示せず)を形成する。次に、電解めっき処理により、銅箔53の表面のレジスト層の非形成部分に、配線35D,35Eおよび導体パッド25D,25Eを有する導体層15Fを形成する。導体層15Fの形成後、レジスト層を除去する(図4B参照)。
Next, a resist layer (not shown) having a predetermined pattern is formed on the
次に、第1実施形態と同様に、導体パッド25D、25Eの上表面に、第1ポスト材40Dおよび第2ポスト材40Eを形成する(図4C参照)。具体的には、導体層15Fの上表面を覆うように、感光性樹脂からなる感光性樹脂層を形成し、紫外線の照射の強度を変更する。これにより、異なる大きさ(異なる直径)の第1および第2ポスト材40D,40Eを容易に形成することができる。
Next, as in the first embodiment, the
具体的には、第2ポスト材40Eの先端部の直径は、第1ポスト材40Dの先端部の直径よりも小さい。第1ポスト材40Dの先端部の直径は、30〜100μmの範囲にあり、第2ポスト材40Eの先端部の直径は、5〜50μmの範囲にある。
Specifically, the diameter of the tip portion of the
次に、第1実施形態と同様に、一連の工程を行う。具体的には、第1および第2ポスト材40D,40Eとともに導体層15Fを覆うように、絶縁層16Fを形成する(図4D参照)。次に、機械研磨、化学研磨等により、絶縁層16Fの表層を除去し、第1および第2ポスト材40D,40Eの上表面41D,41Eを露出させる(図4E参照)。
Next, a series of steps are performed as in the first embodiment. Specifically, the insulating
次に、導体パッド25D,25Eの上表面25fが絶縁層16Fから露出するように、溶解液で第1および第2ポスト材40D,40Eを除去する。これにより、絶縁層16Fに、径の異なる第1および第2ビアホール(孔部)28D,28Eが形成される(図4F参照)。第2ビアホール28Eの開口縁の直径は、第1ビアホール28Dの開口縁の直径よりも小さい。第1ビアホール28Dの開口縁の直径は、30〜100μmの範囲にあり、複数の第2ビアホール28Eの開口縁の直径は、5〜50μmの範囲にある。
Next, the first and
これまでは、レーザの照射強度を変更することにより、絶縁層16Fに異なる大きさのビアホールを形成していたので、ビアホールの形状が安定し難いことが想定される。しかしながら、本実施形態では、溶解液を接触させることにより、第1および第2ポスト材40D,40Eを同時に除去する。これにより、第1および第2ビアホール28D,28Eの大きさに拘わらず、安定した形状の第1および第2ビアホール28D,28Eを簡単に形成することができる。第1および第2ビアホール28D,28Eの側壁面の表面粗さは、絶縁層16Fの上表面の表面粗さよりも小さくなる。
In the past, by changing the laser irradiation intensity, via holes having different sizes were formed in the insulating
次に、第1実施形態と同様に、導体パッド25D,25Eの上表面25fと共に絶縁層16Fの表面に、無電解めっき層15aを形成する(図4G参照)。次に、無電解めっき層15aの上に所定パターンのレジスト層45を形成する。次に、電解めっき処理により、無電解めっき層15aの表面のうちレジスト層45の非形成部分に、電解めっき層15bを形成する(図4H参照)。
Next, similarly to the first embodiment, the
その後、レジスト層45を除去し、キャリア51および接着層52を取り除き、エッチングにより、裏面の銅箔53を除去するとともに、電解めっき層15bから露出した無電解めっき層15aの部分を除去する。これにより、図3に示すプリント配線板10Bを得ることができる。なお、本実施形態では、導体層15F,15Gおよび絶縁層16Fで構成されているが、さらに、導体層および絶縁層を交互に積層してもよい。
Thereafter, the resist layer 45 is removed, the
特に、第2ビアホール28Eは小径であるため、第2ビア導体18Eと第2ビアホール28Eの側壁面との間に、ボイドが形成されやすい。しかしながら、本実施形態は、第1実施形態と同様の製造方法を採用することにより、これらの間のボイドの形成を抑えることができる。
In particular, since the second via
図5は、第2実施形態に係るプリント配線板の変形例の模式的断面図である。図5に示すように、プリント配線板10Cが、第2実施形態のものと主に相違する点は、半導体素子93,94を実装するための構造となっている点である。
FIG. 5 is a schematic cross-sectional view of a modified example of the printed wiring board according to the second embodiment. As shown in FIG. 5, the printed wiring board 10 </ b> C mainly differs from that of the second embodiment in that it has a structure for mounting
具体的には、プリント配線板10Cは、複数の導体層15G,15G,…と、複数の絶縁層16F,16F,…と、が交互に積層されている。半導体素子93,94は、はんだバンプを介して第1導体パッド25Fおよび第2導体パッド25Gに実装されている。半導体素子93,94とは、第2導体パッド25G、およびこれらの間に形成された配線35Gを介して、電気的に接続されている。
Specifically, the printed wiring board 10C has a plurality of conductor layers 15G, 15G,... And a plurality of insulating
第2実施形態と同様に、第2導体パッド25Gは、第1導体パッド25Fよりも小さく(小径であり)、第2ビア導体18Eは、第1ビア導体18Dよりも小さい(小径である)。第2導体パッド25G,25Gの間の配線35GのL/Sは、その他の配線35FのL/Sよりも小さい。このようなプリント配線板10Cであっても、第2実施形態に示した製造方法と同様の方法で、製造することができる。
Similar to the second embodiment, the
<第3実施形態>
図6は、第3実施形態に係るプリント配線板10Dの模式的断面図である。第1実施形態と相違する点は、導体層15D,15Eおよび絶縁層16D,16Eをさらに積層した点である。さらに、相違する点は、プリント配線板10Dの一方側に凹部30を形成し、凹部30にインターポーザなどの電子部品80を搭載した点である。なお、図6では、導体層の配線および無電解めっき層を省略し、スルーホール13およびスルーホール導体12の形状を簡略化している。
<Third Embodiment>
FIG. 6 is a schematic cross-sectional view of a printed
本実施形態では、各半導体素子93,94は、絶縁層16Eの上表面に形成された第1導体パッド25Hおよび第2導体パッド25Iにはんたバンプを介して実装される。半導体素子93,94は、電子部品80を介して、電気的に接続される。電子部品80は、プリント配線板10Dの凹部30に収容されている。電子部品80は、接着剤33を介して、導体層15Cに形成された銅層31に接着され、絶縁層16Eで覆われている。
In the present embodiment, each of the
絶縁層16Eの上表面に形成された第2導体パッド25Iは、第1導体パッド25Hよりも小径である。第1導体パッド25Hは、第1ビア導体18Hを介して導体層15Dに接続されている。第2導体パッド25Iは、第1ビア導体18Hよりも小径の第2ビア導体18Iを介して電子部品80に接続されている。なお、第1および第2ビア導体が形成されるビアホールの側壁面と、絶縁層16Eの上表面の関係は、第1および第2実施形態と同じである。
The second conductor pad 25I formed on the upper surface of the insulating
図7は、第3実施形態に係るプリント配線板の変形例を示す模式的断面図であり、第2実施形態の如く、POP(パッケージオンパッケージ)構造に用いられるプリント配線板10Eである。また、図8は、図7に示すプリント配線板の変形例を示す模式的断面図であり、電子部品80を搭載せず、電子部品に相当する導体回路80Aを導体層15Dに形成している。図6〜図8に示すプリント配線板10D〜10Fの如く、ビア導体が充填されるビアホールの大きさが異なる場合であっても、第2実施形態で示した製造方法により、プリント配線板10D〜10Fを容易に製造することができる。
FIG. 7 is a schematic cross-sectional view showing a modified example of the printed wiring board according to the third embodiment, and is a printed
(確認試験)
銅箔(導体層)が形成された支持板の表面に、厚さ23μmのアクリル系の感光性樹脂(レジストフィルム)を被覆した。次に、直径30μmの円柱状のポスト材が形成されるように、紫外線を照射し、感光性樹脂を硬化させた。次に、露光および現像を行うことにより、ポスト材を形成した(図9の左上図参照)。次に、ポスト材に絶縁層を被覆した(図9の右上図参照)。絶縁層には、フィラー(シリカ)が分散したエポキシ系樹脂(未硬化の熱硬化性樹脂)を用いた。
(Confirmation test)
The surface of the support plate on which the copper foil (conductor layer) was formed was coated with an acrylic photosensitive resin (resist film) having a thickness of 23 μm. Next, the photosensitive resin was cured by irradiating with ultraviolet rays so that a cylindrical post material having a diameter of 30 μm was formed. Next, exposure and development were performed to form a post material (see the upper left figure in FIG. 9). Next, an insulating layer was coated on the post material (see the upper right diagram in FIG. 9). For the insulating layer, an epoxy resin (uncured thermosetting resin) in which a filler (silica) was dispersed was used.
次に、絶縁層を加熱することにより、熱硬化性樹脂を硬化させた。次に、絶縁層の表層を機械研磨することにより、ポスト材の上表面を露出させた(図9の左下図参照)。この状態のポスト材の上表面が露出した絶縁層の表面に、過マンガン酸水溶液(溶解液)を接触させた。これにより、絶縁層からポスト材を除去し、銅箔(導体層)が露出するように孔部が形成された(図9の右下図参照)。 Next, the thermosetting resin was cured by heating the insulating layer. Next, the upper surface of the post material was exposed by mechanically polishing the surface layer of the insulating layer (see the lower left diagram in FIG. 9). An aqueous permanganate solution (dissolved solution) was brought into contact with the surface of the insulating layer where the upper surface of the post material in this state was exposed. Thus, the post material was removed from the insulating layer, and a hole was formed so that the copper foil (conductor layer) was exposed (see the lower right diagram in FIG. 9).
また、得らえた孔部を形成する側壁面の十点表面粗さRzは、0.1〜2.0μmの範囲にあり、絶縁層の上表面の十点表面粗さRzは、1.0〜5.0μmの範囲にあることが確認できた。 Further, the ten-point surface roughness Rz of the side wall surface forming the obtained hole is in the range of 0.1 to 2.0 μm, and the ten-point surface roughness Rz of the upper surface of the insulating layer is 1.0. It was confirmed that it was in the range of ˜5.0 μm.
以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments, and various designs can be made without departing from the spirit of the present invention described in the claims. It can be changed.
第2実施形態では、異なる直径の第1および第2のポスト材を形成することにより、異なる直径のビアホールを形成した。しかしながら、3種以上の異なる直径のビアホールを形成する際には、これらのビアホールの直径に応じて、異なる直径の複数種のポスト材を形成すればよい。また、本実施形態では、孔部はビアホールであったが、プリント配線板の最表層に孔部を形成し、この孔部にはんだを充填してもよい。 In the second embodiment, the via holes having different diameters are formed by forming the first and second post materials having different diameters. However, when three or more types of via holes having different diameters are formed, a plurality of types of post materials having different diameters may be formed according to the diameters of these via holes. In the present embodiment, the hole is a via hole. However, a hole may be formed in the outermost layer of the printed wiring board, and the hole may be filled with solder.
さらに、第1〜第3実施形態のプリント配線板の表面および裏面に、必要に応じてソルダーレジスト層がさらに形成されてもよく、ソルダーレジスト層に孔部を設け、この孔部にはんだが充填されていてもよい。 Furthermore, a solder resist layer may be further formed on the front and back surfaces of the printed wiring boards of the first to third embodiments as needed, and a hole is provided in the solder resist layer, and the hole is filled with solder. May be.
10A〜10F:プリント配線板、
15A〜15E:導体層、
16A〜16E:絶縁層、
16a:側壁面、
16b:上表面、
18A〜18C:ビア導体、
18D,18H:第1ビア導体、
18E,18I:第2ビア導体、
25A〜25E:導体パッド、
25F,25H:第1導体パッド、
25G,25I:第2導体パッド、
28A:ビアホール(孔部)、
28D:第1ビアホール(第1孔部)、
28E:第2ビアホール(第2孔部)、
40:ポスト材、
40D:第1ポスト材、
40E:第2ポスト材
10A-10F: Printed wiring board,
15A to 15E: conductor layer,
16A-16E: Insulating layer,
16a: side wall surface,
16b: upper surface,
18A-18C: Via conductor,
18D, 18H: first via conductor,
18E, 18I: second via conductor,
25A to 25E: conductor pads,
25F, 25H: first conductor pads,
25G, 25I: second conductor pads,
28A: via hole (hole),
28D: first via hole (first hole),
28E: second via hole (second hole),
40: Post material,
40D: first post material,
40E: Second post material
Claims (19)
前記絶縁層には、前記導体パッドが前記絶縁層から露出するように孔部が形成され、
前記孔部内には、前記導体パッドに接触するように導体が形成されており、
前記孔部を形成する側壁面の表面粗さは、前記絶縁層の上表面の表面粗さよりも小さい。 In a printed wiring board comprising at least a first conductor layer having a plurality of conductor pads, and an insulating layer laminated on the first conductor layer,
A hole is formed in the insulating layer such that the conductor pad is exposed from the insulating layer,
A conductor is formed in the hole so as to contact the conductor pad,
The surface roughness of the side wall surface forming the hole is smaller than the surface roughness of the upper surface of the insulating layer.
前記絶縁層の上表面には、第2導体層が形成されており、
前記孔部はビアホールであり、前記ビアホールには、前記第1導体層と前記第2導体層を電気的に接続するビア導体が前記導体として形成されている。 In the printed wiring board of Claim 1,
A second conductor layer is formed on the upper surface of the insulating layer,
The hole is a via hole, and a via conductor that electrically connects the first conductor layer and the second conductor layer is formed as the conductor in the via hole.
前記孔部を形成する側壁面の十点表面粗さRzは、0.1〜2.0μmの範囲にあり、
前記絶縁層の上表面の十点表面粗さRzは、1.0〜5.0μmの範囲にある。 In the printed wiring board according to claim 1 or 2,
The ten-point surface roughness Rz of the side wall surface forming the hole is in the range of 0.1 to 2.0 μm,
The ten-point surface roughness Rz of the upper surface of the insulating layer is in the range of 1.0 to 5.0 μm.
前記孔部の開口縁の直径は、1〜100μmである。 In the printed wiring board as described in any one of Claims 1-3,
The diameter of the opening edge of the hole is 1 to 100 μm.
前記孔部は、前記絶縁層の厚さ方向に沿って同じ径である、または、前記絶縁層の上表面に向かって拡径するように、形成されている。 In the printed wiring board as described in any one of Claims 1-4,
The hole portion has the same diameter along the thickness direction of the insulating layer, or is formed so as to increase in diameter toward the upper surface of the insulating layer.
前記孔部の側壁面と、前記導体パッドの上表面とのなす角度は、90°〜120°の範囲にある。 In the printed wiring board according to claim 5,
The angle formed between the side wall surface of the hole and the upper surface of the conductor pad is in the range of 90 ° to 120 °.
前記絶縁層は、高分子樹脂に無機粒子が分散した材料からなる。 In the printed wiring board as described in any one of Claims 1-6,
The insulating layer is made of a material in which inorganic particles are dispersed in a polymer resin.
前記絶縁層は、熱膨張係数が1〜50ppm/Kの範囲にある材料からなる。 In the printed wiring board as described in any one of Claims 1-7,
The insulating layer is made of a material having a thermal expansion coefficient in the range of 1 to 50 ppm / K.
前記孔部は、前記孔部の開口縁の直径が異なる、複数種の孔部を有する。 In the printed wiring board as described in any one of Claims 1-8,
The hole has a plurality of types of holes having different diameters of the opening edge of the hole.
前記複数種の孔部として、複数の第1孔部と、前記第1孔部の開口縁の直径よりも小さい複数の第2孔部と、を有する。 In the printed wiring board according to claim 9,
The plurality of types of holes include a plurality of first holes and a plurality of second holes smaller than the diameter of the opening edge of the first holes.
前記第1導体層を形成する工程と、
前記導体パッドの上表面に、高分子樹脂からなるポスト材を形成する工程と、
前記ポスト材とともに前記第1導体層を覆うように、前記絶縁層を形成する工程と、
前記絶縁層の表面から前記ポスト材の表面が露出するように、前記絶縁層の表層を除去する工程と、
前記ポスト材を少なくとも溶解する溶解液を用いて、前記絶縁層からポスト材を除去することにより、前記導体パッドが前記絶縁層から露出するように、前記絶縁層に孔部を形成する工程と、
前記導体パッドに接触するように、前記孔部に導体を充填する工程と、を含む。 In a method for manufacturing a printed wiring board comprising at least a first conductor layer having a plurality of conductor pads, and an insulating layer laminated on the first conductor layer,
Forming the first conductor layer;
Forming a post material made of a polymer resin on the upper surface of the conductor pad;
Forming the insulating layer so as to cover the first conductor layer together with the post material;
Removing the surface layer of the insulating layer such that the surface of the post material is exposed from the surface of the insulating layer;
Forming a hole in the insulating layer such that the conductive pad is exposed from the insulating layer by removing the post material from the insulating layer using a solution that dissolves at least the post material;
Filling the hole with a conductor so as to come into contact with the conductor pad.
前記孔部を形成する工程で、前記孔部としてビアホールを形成し、
前記導体を充填する工程で、前記導体としてビア導体を形成するとともに、前記絶縁層の上表面には、前記ビア導体を介して、前記第1導体層と電気的に接続するように第2導体層を形成する。 In the manufacturing method of the printed wiring board according to claim 11,
In the step of forming the hole, a via hole is formed as the hole,
In the step of filling the conductor, a via conductor is formed as the conductor, and a second conductor is formed on the upper surface of the insulating layer so as to be electrically connected to the first conductor layer via the via conductor. Form a layer.
前記ポスト材を形成する工程で、前記導体パッドの上表面に、紫外線により硬化する感光性樹脂からなる感光性樹脂層を被覆し、
前記感光性樹脂層のうち前記ポスト材を形成する部分に、前記紫外線を照射することにより、前記感光性樹脂を硬化させ、前記ポスト材を形成する。 In the manufacturing method of the printed wiring board of Claim 11 or 12,
In the step of forming the post material, the upper surface of the conductor pad is coated with a photosensitive resin layer made of a photosensitive resin that is cured by ultraviolet rays,
By irradiating the portion of the photosensitive resin layer on which the post material is formed with the ultraviolet rays, the photosensitive resin is cured to form the post material.
前記ポスト材を形成する工程で、前記導体パッドの上表面に接触する基端部から先端部まで同じ径または拡径するように、前記ポスト材を形成する。 In the manufacturing method of the printed wiring board according to claim 13,
In the step of forming the post material, the post material is formed so as to have the same diameter or an increased diameter from a base end portion that contacts the upper surface of the conductor pad to a front end portion.
前記ポスト材を形成する工程で、前記ポスト材の側面と、前記導体パッドの上表面とのなす角度が、60°〜90°の範囲となるように、前記ポスト材を形成する。 In the manufacturing method of the printed wiring board according to claim 14,
In the step of forming the post material, the post material is formed so that an angle formed between a side surface of the post material and an upper surface of the conductor pad is in a range of 60 ° to 90 °.
前記ポスト材を形成する工程で、前記ポスト材の先端部の直径を、1〜100μmとなるように、前記ポスト材を形成する。 In the manufacturing method of the printed wiring board as described in any one of Claims 11-15,
In the step of forming the post material, the post material is formed so that the diameter of the tip portion of the post material is 1 to 100 μm.
前記ポスト材のビッカース硬さは、Hv15〜80の範囲にある。 In the manufacturing method of the printed wiring board as described in any one of Claims 11-16,
The Vickers hardness of the post material is in the range of Hv15-80.
前記ポスト材を形成する工程で、前記ポスト材の先端部の直径が、異なる大きさとなるように、複数種のポスト材を形成する。 In the manufacturing method of the printed wiring board as described in any one of Claims 11-17,
In the step of forming the post material, a plurality of types of post materials are formed so that the diameters of the tip portions of the post material have different sizes.
前記ポスト材を形成する工程で、前記複数種のポスト材として、複数の第1ポスト材と、第1ポスト材の先端部の直径よりも小さい複数の第2ポスト材と、を形成する。 In the manufacturing method of the printed wiring board according to claim 18,
In the step of forming the post material, as the plurality of types of post materials, a plurality of first post materials and a plurality of second post materials having a diameter smaller than a diameter of a tip portion of the first post material are formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015200687A JP2017073514A (en) | 2015-10-09 | 2015-10-09 | Printed-wiring board and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015200687A JP2017073514A (en) | 2015-10-09 | 2015-10-09 | Printed-wiring board and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017073514A true JP2017073514A (en) | 2017-04-13 |
Family
ID=58537920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015200687A Pending JP2017073514A (en) | 2015-10-09 | 2015-10-09 | Printed-wiring board and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017073514A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4170710A1 (en) * | 2021-10-22 | 2023-04-26 | InnoLux Corporation | Electronic device and method of fabricating an electronic device |
-
2015
- 2015-10-09 JP JP2015200687A patent/JP2017073514A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4170710A1 (en) * | 2021-10-22 | 2023-04-26 | InnoLux Corporation | Electronic device and method of fabricating an electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9431347B2 (en) | Wiring board and method for manufacturing the same | |
JP5931547B2 (en) | Wiring board and manufacturing method thereof | |
TWI504318B (en) | Printed circuit board and method of manufacturing the same | |
US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
US9035463B2 (en) | Wiring board and method for manufacturing the same | |
JP2013214578A (en) | Wiring board and method for manufacturing the same | |
JP2010135721A (en) | Printed circuit board comprising metal bump and method of manufacturing the same | |
JP2014082334A (en) | Wiring board and method of manufacturing the same | |
KR101516072B1 (en) | Semiconductor Package and Method of Manufacturing The Same | |
US8209860B2 (en) | Method of manufacturing printed circuit board having metal bump | |
JP2016201529A (en) | Printed circuit board, manufacturing method of the same, and electronic component module | |
US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
US9736945B2 (en) | Printed wiring board | |
JP2016208007A (en) | Printed circuit board, semiconductor package and method of manufacturing the same | |
KR20150064976A (en) | Printed circuit board and manufacturing method thereof | |
JP2015146346A (en) | multilayer wiring board | |
JP2016122728A (en) | Wiring board with cavity and manufacturing method thereof | |
JP2021097129A (en) | Inductor built-in substrate | |
US10306759B2 (en) | Wiring substrate | |
JP2014049578A (en) | Wiring board and manufacturing method of wiring board | |
JP2005150553A (en) | Wiring board and its manufacturing method | |
JP6423313B2 (en) | Electronic component built-in substrate, method for manufacturing the same, and electronic apparatus | |
JP2016134621A (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
JP2015060981A (en) | Printed wiring board | |
JP2017073514A (en) | Printed-wiring board and method for manufacturing the same |