JP2017069507A - Led用パタンウェハ - Google Patents

Led用パタンウェハ Download PDF

Info

Publication number
JP2017069507A
JP2017069507A JP2015196491A JP2015196491A JP2017069507A JP 2017069507 A JP2017069507 A JP 2017069507A JP 2015196491 A JP2015196491 A JP 2015196491A JP 2015196491 A JP2015196491 A JP 2015196491A JP 2017069507 A JP2017069507 A JP 2017069507A
Authority
JP
Japan
Prior art keywords
pattern
led
wafer
resist
physical edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015196491A
Other languages
English (en)
Inventor
潤 古池
Jun Furuike
潤 古池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Priority to JP2015196491A priority Critical patent/JP2017069507A/ja
Publication of JP2017069507A publication Critical patent/JP2017069507A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

【課題】付着異物を低減し、LEDチップの収率を改善できるLED用パタンウェハを提供することを目的とする。【解決手段】複数の凸部、或いは、凹部により構成されるパタン(6)を具備するLED用パタンウェハであって、フィジカルエッジ(1)から250μm以内の領域に平坦部(8)とパタン(6)と、の境界(B)が設けられると共に、前記パタン(6)のピッチは、50nm以上5μm以下であることを特徴とする。本発明のLED用パタンウェハによれば、洗浄乾燥工程における液切れ性を良好にでき、したがって、付着異物を低減でき、LEDチップの収率を改善することが可能である。【選択図】図6

Description

本発明は、パタンを具備するLED用パタンウェハに関する。
環境エネルギー問題を背景に、LED(Light Emitting Diode)が注目を集めている。LEDの発光効率を示す外部量子効率EQEを決定する要因としては、電子注入効率EIE、内部量子効率IQE及び光取り出し効率LEEが挙げられる。特に、内部量子効率IQEと光取り出し効率LEEとは、LED用基板の主面にパタンを設けることで改善できるという報告が多数ある。既にLED用基板としてPSS(Patterned Sapphire Substrate)が一般流通しており、広く使用されている。PSSは、材質が単結晶サファイアであり、主面にマイクロメートルオーダの複数の凸部より構成されるパタンが、フォトリソグラフィ法により形成された基板である。このPSS基板を使用することで、特に光取り出し効率LEEが改善すると報告されている(特許文献1参照)。また、PSSのパタンをナノメートルオーダとした例として、特許文献2が挙げられる。特許文献1や特許文献2にみられるように、LEDの発光効率を改善する検討は、世界的に執り行われている。
LEDを照明用光源として全世界に流布させるためには、上記例示したようにLEDの発光効率を向上させることは勿論、LEDのコストを低減させる必要がある。LEDのコストを低減する方策は多数存在するが、1つの注目される観点は、1枚のLED用パタンウェハから製造されるLEDチップの個数を増やすことである。特に、特許文献1や特許文献2に示されるように、パタンを具備するLED用パタンウェハを使用するとLEDの発光効率が改善することから、LED用パタンウェハから製造されるLEDチップの数を大きくすることが重要である。
特開2012−160502号公報 国際公開第2014/058069号パンフレット
LED用パタンウェハは、フォトリソグラフィ法に代表される、レジストをエッチングマスクにした加工により製造される。またLEDチップの収率は、LED用パタンウェハの表面クリーン度に大きく影響される。よって、LED用パタンウェハの製造後、或いは、使用前に、LED用パタンウェハをSPMに代表される処理液にて洗浄する必要がある。しかしながら、洗浄後の乾燥工程にてフィジカルエッジ近傍に液だまりが生じ、LED用パタンウェハの外側に異物が付着し、これにより、LEDチップの収率が低減するという課題があった。
そこで本発明は、上記問題点を鑑みてなされたものであり、付着異物を低減し、LEDチップの収率を改善できるLED用パタンウェハを提供することを目的とする。
本発明は、複数の凸部、或いは、凹部により構成されるパタンを具備するLED用パタンウェハであって、フィジカルエッジから250μm以内の領域に平坦部とパタンと、の境界が設けられると共に、前記パタンのピッチは、50nm以上5μm以下であることを特徴とする。この構成によれば、LED用パタンウェハの洗浄乾燥工程における洗浄液の液切れが良好となり、付着異物を低減し、LEDチップの収率を改善できる。
本発明では、前記フィジカルエッジから250μm以内の領域に、複数の50μm以上2000μm以下の面積を有するパタン陥没部を有することが好ましい。この構成によれば、LED用パタンウェハの洗浄乾燥工程において、液だまりが生成した場合であっても、液だまりのLED用パタンウェハの内側への侵入を阻止し、付着異物を低減し、LEDチップの収率を改善できる。
また本発明では、前記パタン陥没部は、前記フィジカルエッジに沿うように配列されることが好ましい。この構成によれば、上記液だまりのLED用パタンウェハ内側への侵入を阻害する効力が増し、付着異物をより抑制し、LEDチップの収率が改善する。
また本発明では、前記LED用パタンウェハの面内に直交するxy軸を設定した時に、y軸と交わる少なくとも一方のフィジカルエッジ近傍の領域は、x軸と交わるフィジカルエッジ近傍の領域に比べ、前記パタン陥没部を2倍以上含むことが好ましい。この構成によれば上記LED用パタンウェハを容易に製造できる。
本発明のLED用パタンウェハによれば、洗浄乾燥工程における液切れ性を良好にでき、したがって、付着異物を低減でき、LEDチップの収率を改善することが可能である。
本実施の形態における「フィジカルエッジ」を定義するためのウェハ断面の模式図である。 本実施の形態における「内側/外側」を定義するためのウェハ平面の模式図である。 本実施の形態における「フィジカルエッジからXμm以内の領域」を定義するためのウェハ平面の模式図である。 本実施の形態における「パタン」、「パタンピッチ」、及び、「パタン陥没部」を定義するためのウェハ平面及びウェハ断面の部分拡大模式図である。 従来のLED用パタンウェハに対する洗浄液の濡れ性を説明するための模式図である。 本実施の形態におけるLED用パタンウェハの断面の一例を示す部分模式図である。 本実施の形態におけるパタン陥没部の密度について説明するためのウェハ平面の模式図である。 LED用ウェハとヒートテーブルとの関係を示す模式図である。 本実施の形態におけるLED用パタンウェハの光学顕微鏡写真である。 図9の模式図である。 本実施の形態におけるLED用パタンウェハの原子間力顕微鏡写真である。 本実施の形態におけるLED用パタンウェハの原子間力顕微鏡写真である。 本実施の形態におけるLED用パタンウェハの原子間力顕微鏡写真である。 図12の模式図である。
以下、本発明の一実施の形態(以下、「実施の形態」と略記する。)について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
以下、本実施の形態にて使用される各用語の定義について説明する。
(フィジカルエッジ)
図1は、本実施の形態における「フィジカルエッジ」を定義するためのウェハ断面の模式図である。
図1に示すように、フィジカルエッジ1は、ウェハ端部として定義される。フィジカルエッジ1は、面取り部2とウェハ主面3との交点により定義されるウェハエッジ4よりも、ウェハ外側に位置する。ここで図1に示す面取り部2がなく、ウェハ主面とウェハ端部とが直接接続する構成では、ウェハエッジ4とフィジカルエッジ1は同じ位置となる。
(内側/外側)
図2は、本実施の形態における「内側/外側」を定義するためのウェハ平面の模式図である。
図2Aに示すように、「内側」(内向)とは、フィジカルエッジ1からLED用パタンウェハの中心Oに向けた方向として定義される。
また図2Bに示すように、「外側」(外向)とは、内側の反対であり、LED用パタンウェハの中心Oからフィジカルエッジ1に向けた方向として定義される。
(フィジカルエッジからXμm以内の領域)
図3は、本実施の形態における「フィジカルエッジからXμm以内の領域」を定義するためのウェハ平面の模式図である。
図3に示すように、「フィジカルエッジからXμm以内の領域」とは、フィジカルエッジ1からウェハの内側にXμm侵入した領域5として定義される。
より具体的には、フィジカルエッジ1を0として、フィジカルエッジ1からウェハ内側にXμm進んだ位置をXとすれば、0〜Xの幅を持つ領域5として定義される。
(パタン)
図4は、本実施の形態における「パタン」、「パタンピッチ」、及び、「パタン陥没部」を定義するためのウェハ平面及びウェハ断面の部分拡大模式図である。
図4の右側に示すウェハ断面の模式図は、図4の左側に示すウェハ平面の点線部分を厚さ方向に切断した切断模式図である。
図4に示すように、パタン6は、複数の凸部或いは凹部により構成される。以下、パタン6は、複数の凸部により構成されるとして説明する。なお、パタン6は、少なくとも、3以上の凸部の集合により定義される。
(パタンのピッチ)
パタンのピッチは、最近接する凸部の頂点間の距離、或いは凹部の開口中心間距離であり、10点の相加平均値として定義される。図4には、ある一組の、最近接する凸部の頂点間の距離Pを示した。なお、ピッチは、走査型電子顕微鏡を用いた表面観察により測定することができる。
(パタン陥没部)
図4に示すように、パタン陥没部7は、パタン6の高低差以上に深い凹部であって、その面積が50μm以上2000μm以下のものとして定義される。パタン陥没部7は、原子間力顕微鏡(AFM)を用いた表面観察により測定することができる。
(従来技術)
LED用パタンウェハは、一般的にフォトリソグラフィ法により製造される。まず、サファイアウェハに代表されるLED用ウェハを、硫酸及び過酸化水素水の混合液であるSPM液により洗浄する。次に、フォトレジストをスピンコート法により塗布し成膜する。そして、エッジリンス及びバックリンスにより、ウェハ端部のレジストを除去する。その後、ステッパーを利用し露光し、現像して、エッチングすることでパタンを形成する。
ここでエッジリンス及びバックリンス(以下、エッジリンスと表記する)工程の意味は2つある。1つ目は、ウェハ端部の盛り上がったレジストを除去し、レジスト膜厚みの均等性を高めることである。2つ目は、ウェハの裏面に回り込んだレジストを除去し、装置内汚染を防ぐことである。エッジリンス工程により、LED用パタンウェハの端部には、フォトレジストの成膜されていない領域が出来る。即ち、LED用パタンウェハは、フィジカルエッジから内側に向けて、平坦部が設けられ、やがてパタン領域が形成される構成となる。平坦部とパタン領域との境界は、フィジカルエッジから500μm程度となる。これは、エッジリンス装置の分解能として決定される。換言すれば、約500μmの幅を有する平坦部が、LED用パタンウェハの端部に形成されると言える。この平坦部によりLEDチップの製造枚数が低減することは容易に想像できる。
次に、LED用パタンウェハを洗浄し、乾燥する過程を考える。LED用パタンウェハは同一物質にて構成されている。よって、洗浄液に対する濡れ性は、ウェハ面内において本質的に同等である。しかしながら図5に示すように、パタンのある領域と無い領域(平端部)とでは、接触角θ、θが異なることが知られている。即ち、ウェハの中心付近と端部付近と、では濡れ性が異なる。
洗浄の場合は、パタンの凸部及び凹部を全て洗浄液にて濡らす必要があることから、Wenzelモードと呼ばれる濡れモードにて洗浄する必要がある。この場合、濡れ性の指標となる洗浄液の接触角は、ウェハ主面の比表面積が大きくなるほど小さくなる。よって、平坦部に対する接触角θは、パタン領域に対する接触角θよりも大きくなる。換言すると、フィジカルエッジ近傍の濡れ性は、パタン領域に対する濡れ性よりも悪くなる。この濡れ性の差により、フィジカルエッジ近傍における洗浄液の液切れ性が悪化する。フィジカルエッジ近傍には乾燥斑が生成しやすく、異物が凝集しやすくなる。この異物が、LED用パタンウェハに対するCVD過程においても残留した場合、LEDの欠陥となり、LEDチップの収率が低下する。
本実施の形態のLED用パタンウェハは、複数の凸部或いは凹部により構成されるパタンを具備するLED用パタンウェハであって、フィジカルエッジから250μm以内の領域に平坦部とパタンと、の境界が設けられると共に、前記パタンのピッチは、50nm以上5μm以下であることを特徴とする。
この構成により、上記説明した、フィジカルエッジ近傍における洗浄液の濡れ性の差を限りなく小さくすることができる。この結果、洗浄液の液切れ性が良好となり、付着異物を低減し、LEDチップの収率を改善できる。
次に、本実施の形態におけるLED用パタンウェハの構成要件について分説する。
(構成要件)
(1)パタン
本実施の形態のパタンは、複数の凸部或いは凹部により構成される。即ち、複数の凸部が連続した凹部により隔てられたドット、複数の凹部が連続した凸部により隔てられたホール、複数の凸部が互いに離間した凹部により隔てられたラインアンドスペースを適用できる。特に、ドット或いはラインアンドスペースが好ましく、ドットが最も好ましい。これらのパタンの場合、パタンによる洗浄液のピン止め作用と洗浄液のパタンによるアンカー効果が低減する。そして、LED用パタンウェハを洗浄する際の内側から外側に向けた整流性が保たれ、液切れ性が改善される。これにより、LEDチップの収率が改善する。なお、これらのパタンの場合、LED用パタンウェハに対するCVD成膜の成膜性が改善するため、発光効率の良好なLEDチップを製造出来る。
(2)配列
パタンの配列は特に限定されず、ランダム配列から規則的配列まで採用できる。ただし、洗浄液の外側に向けた流が乱れることを抑制する観点と、半導体層の成膜性の観点とから、規則的配列が好ましい。ここで規則的配列は、正六方配列、正四方配列、准六方配列、或いは准四方配列である。「准」は、正方配列の配列ピッチが、1軸或いは2軸方向に30%以内の範囲で歪んだ配列である。また、この歪は、例えば、ステップ関数やサイン関数に重畳して、パタンのピッチよりも大きな周期にて変化する歪も含まれる。また、「准」には、正方配列からドットを間引くとともに、間引かれたドットは、二回転対称、三回転対称、四回転対称、或いは六回転対称である配列も含む。特に、フィジカルエッジ近傍における内側から外側に向けた液の流れが乱れることを抑制し、液切れ性を改善する観点から、正六方配列或いは准六方配列が好ましい。なお、正六方配列或いは准六方配列であることで、LED用パタンウェハに対するCVD工程の成膜に於いて、結晶性が向上し、内部量子効率が向上する。
(3)ピッチ
パタンのピッチは、50nm以上5μm以下である。50nm以上で、LEDチップの発光効率が改善する。一方で、5μm以下であることで、フィジカルエッジ近傍での液切れ性が良好となる。即ち、50nm以上5μm以下あることにより、発光効率の高いLEDチップの収率が向上する。なお、LEDチップの発光効率をより向上させると共に、LEDチップの収率をより改善する観点から、パタンのピッチは、250nm以上3.5μm以下であることがより好ましい。
(4)パタンの形状
液切れ性の観点から、ドットは底部から頂部へと徐々に細くなる形状であることが好ましい。この場合、洗浄液のパタンによるピン止め作用が軽減する。結果的に、フィジカルエッジ近傍における内側から外側に向けた整流性が、向上する。液切れ性がより改善し、LEDチップの収率が改善する。
同様の観点から、パタンのアスペクト比は、5以下であると好ましい。アスペクト比は、高さを、凸部の底部の径にて除した値である。特に、洗浄液のパタン側面との摩擦を低減し、上記整流性をより改善する観点から、アスペクト比は3以下であることがより好ましく、1.5以下であることが最も好ましい。
パタンの凸部の底部間の最短距離は、0nm以上200nm以下であると好ましい。この範囲を満たすことにより、CVD工程にて成膜される半導体層の結晶性が特に改善し、LEDチップの発光効率が改善する。特に、0nm以上100nm未満であれば、パタンの間にトラップされるナノスケールの異物を低減しやすいため、好ましい。
(5)フィジカルエッジから250μm以内の領域
平坦部とパタンとの境界が、フィジカルエッジから250μm以内の領域に設けられることで、フィジカルエッジからパタン開始点までの距離は最長で250μmとなる。従来方法では、当該距離は500μm以上である。これに比べて、当該距離が250μm以内と微小になることにより、平坦部とパタンとの濡れ性の差による寄与が小さくなる。よって、内側から外側に流れる洗浄液の流を乱す効力が弱まり、液切れ性が向上する。これに伴い、フィジカルエッジ近傍の異物が低減し、LEDチップの収率が改善する。特に、平坦部とパタンとの境界は、フィジカルエッジから100μm以内であることがより好ましい。この場合、フィジカルエッジにてピン止めされる洗浄液の、エネルギー的に安定な大きさが小さくなる。よって、液切れ性が改善され、異物がより低減する。更に、50μm以内であるとより好ましい。この場合、平坦部とフィジカルエッジとで形成する液だまりの体積が限りなく小さくなる。よって、製造上の揺らぎやばらつきの範囲で当該液だまりが形成された場合であっても、異物の影響は小さくなる。同様の観点から、10μm以内であることがより好ましい。LED用パタンウェハを安定量産する観点から、3μm以内であることが最も好ましい。なお、パタンと平坦部との境界よりも内側のパタンについては、全面にパタンが配置されるケースの他に、非パタンを面積率にて50%以下含むことが出来る。この混在する非パタンの面積率は、洗浄液の整流性の観点から25%以下がより好ましく、5%以下が最も好ましい。なお、非パタンは、規則的に配置されると、洗浄液の整流性が保たれるため、最もよい。例えば、LED用ウェハに対してフォトリソグラフィ法を更に適用し、ハニカム状の模様を予めパターニングしたりした場合、上記説明したようなパタンのない部分(非パタン)が、規則的に生成する。この比率を面積率にて50%以下に抑える。
(6)パタン陥没部
パタン陥没部は、フィジカルエッジから250μm以内の領域に設けられ、周囲を囲むパタンの高低差よりも深く、且つ、その面積が50μm以上2000μm以下である。パタン陥没部が設けられることで、洗浄乾燥工程におけるバラつきを理由に生じうるフィジカルエッジ近傍の液だまりが、LED用パタンウェハの内側に侵入することを阻害することが出来る。特に、パタン陥没部は、フィジカルエッジに沿うように配列することが好ましい。これにより、液だまりの侵入を阻害する効果がより向上する。また、LEDチップの収率を更に改善する観点から、パタン陥没部はフィジカルエッジから150μm以内の領域に設けられることが好ましく、100μm以内の領域に設けられることが最も好ましい。なお、フィジカルエッジに沿うように配列するとは、フィジカルエッジに沿うようにパタン陥没部が、数珠状に配列することを指す。この数珠状のパタン陥没部の面積は均等ではなく、50μm以上2000μm以下の面積を有するパタン陥没部が複数組み合わさり、連なって数珠状を形成する。
図6は、本実施の形態におけるLED用パタンウェハの断面の一例を示す部分模式図である。
図6に示すように、本実施の形態のLED用パタンウェハは、フィジカルエッジ1から内側に250μmの領域に、平坦部8とパタン6との境界B、及び、パタン陥没部7が存在している。図6に示す面取り部2の部分も平坦部8に含まれる。
また本実施の形態では、LED用パタンウェハの面内に直交するxy軸を設定した時に、y軸と交わる少なくとも一方のフィジカルエッジ近傍の領域は、x軸と交わるフィジカルエッジ近傍の領域に比べ、前記パタン陥没部を2倍以上含むことで、LED用パタンウェハを容易に製造できる。
図7は、本実施の形態におけるパタン陥没部の密度について説明するためのウェハ平面の模式図である。
図7に示すように、LED用パタンウェハに対して、ある直交するxy軸を設定する。次に、y軸とフィジカルエッジとの交点近傍の領域10、11に含まれるパタン陥没部をカウントする。パタン陥没部の数は、密度として算出できる。同様にx軸に注目し同様に、x軸とフィジカルエッジとの交点近傍の領域12、13に含まれるパタン陥没部の密度を求める。y軸に注目した際のフィジカルエッジ近傍の領域10、11は2つあるが、考える領域は片方でよく、パタン陥没部の密度の大きい方を採用する。この密度をDyと呼ぶ。x軸については、双方の領域12、13の値をそれぞれ採用する。この密度をDxと呼ぶ。この時、Dyは、Dxの2倍以上ある。即ち、パタン陥没部7は様に分布しているのではなく、異方性や偏りがある。このような構成により、フィジカルエッジから250μm以内の領域にパタンを配置すると共に、パタン陥没部7を好適に設置できる。パタン陥没部7の製造方法については、後述する。なお、フィジカルエッジから250μm以内の領域及び、それよりも内側の領域にパタンを形成する観点から、Dy≧5Dxであることがより好ましく、Dy≧10Dxであることが最も好ましい。
図7の右図は左図から約45度回転させた状態にあるが、例えば左図では、2倍以上のパタン陥没部の差を備えていない場合でも、右図において、2倍以上のパタン陥没部の差を備えていれば足りる。左図からの回転角を任意に決めることができる。
(製造方法)
続いて、本実施の形態におけるLED用パタンウェハは、例えば、シート状のレジストを使用することで製造できる。
(製造方法−1)
(1)フィルム基材の上にレジストを成膜する。
フィルム基材は、成膜したレジストをLED用パタンウェハに写し取るための支持基材であるため、特に限定されるものではない。例えば、ポリエステル、PS(ポリスチレン)、PVC(ポリ塩化ビニル)、PI(ポリイミド)、PPS(ポリフェニレンサルファイド)、アラミド、PET(ポリエチレンテレフタレート)、EVA(エチレン・酢酸ビニル共重合体)、PVDV(ポリ塩化ビニリデン)、EVOH(エチレン・ビニルアルコール共重合体)、TAC(トリアセテート)、PP(ポリプロピレン)、PC(ポリカーボネート)、PPO、LDPE(低密度ポリエチレン)、HDPE(高密度ポリエチレン)、COP、フッ素樹脂(PTFE、PFPE、PFA、FEP、ETFE、PCTFE)、これらの樹脂にフィラーやガラス繊維を組み込んだフィルム等を使用できる。
レジストは、ネガ型でもポジ型でもよい。少なくとも紫外線にて硬化作用が発現するラジカル重合システムを含むと好ましい。レジストに、フェノールノボラック、クレゾールノボラック、アクリル変性エポキシノボラック、メタクリル変性エポキシノボラック、アダマンタン、フルオレン、カルバゾール、ポリビニルカルバゾール、ポリpヒドロキシスチレン等を含むと、ウェハ加工性が向上するため好ましい。特に、オリゴマー或いはポリマー、モノマー、及び重合開始剤を含む混合物とすると、塗布したレジストの薄膜状態を維持する機能が向上するため望ましい。
レジストは、ドライ膜厚が100nm〜5μmの範囲で制御されると好ましい。レジストを溶剤にて希釈し、塗布し、その後、乾燥することで、成膜出来る。塗布方法は、グラビアコート、マイクログラビアコート、ダイコート、カーテンコート、リップコート、コンマコート、R&Rコート、DVコート、キャピラリコート等を適宜使用できる。なお、製造されたフィルム基材/レジスト/カバーフィルムより構成される成形体を、レジストシートと称す。
例えば、フィルム基材を繰り出して、3重量%〜80重量%に希釈したレジストを、ダイコーター、或いは、マイクログラビアにて塗布し、60℃〜140℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取ることで、レジストシートを製造出来る。カバーフィルムには、上記フィルム基材にて説明したフィルムを適宜使用できる。
フィルム基材の膜厚は30μm以上150μm以下が好ましい。この膜厚にすることで、後述する、LED用パタンウェハのフィジカルエッジ近傍に対する、貼り合わせ精度を向上させることができる。
(2)LED用ウェハにレジストを転写する。
レジストシートからカバーフィルムを剥離する。次に、露出したレジスト面を、LED用ウェハにラミネーションする。その後、フィルム基材のみを剥離することで、レジストをLED用ウェハに転写できる。
LED用ウェハが汚染されている場合、レジストとの密着性が低下するため、LED用ウェハは洗浄することが好ましい。例えば、SPM洗浄、プラズマ処理、エキシマ処理などを適用できる。クリーニングしたLED用ウェハは、主面は勿論、面取り部を含むエッジロールオフ領域の清浄度を保つ必要がある。よって、LED用ウェハの裏面を起点にハンドリングすることが望ましい。クリーニング後、LED用ウェハを60℃〜160℃に加温し、60℃〜140℃に加温されたラミネートロールを使用して、レジストシートのレジスト面をLED用ウェハに貼り合せる。
例えば、図8に示すように、LED用ウェハ20はヒートテーブル21に形成したザグリ21aに配置し、減圧吸着して固定できる。この時、LED用ウェハ20とザグリ外周との隙間22は、5mm以下であるとよい。この場合、レジストシートの、LED用ウェハのフィジカルエッジ近傍に対する追従性が向上する。パタンと平坦部の境界をフィジカルエッジ側に寄せることが出来る。また、当該隙間が3.5mm以下であれば、薄いレジスト層に対する残留応力を低減できる。よって、パタンと平坦部の境界をフィジカルエッジ側に寄せることが出来る。一方で、ラミネートロールの通過する段差23は、1mm以下であると好ましい。段差23が1mm以下であることにより、レジストシートの撓みを抑制できる。このため、LED用ウェハのフィジカルエッジ近傍に対する追従性が増し、パタンと平坦部の境界をフィジカルエッジ側に寄せることが出来る。段差23は、より好ましくは、0.5mm以下であり、0.4mm以下が最も好ましい。なお、下限値は特に限定されないが、LED用ウェハのばらつきを含めた量産安定性の観点から、0.05mm以上である。
ラミネートロールの表層は、低Tgの弾性体であると好ましい。これにより、LED用ウェハの、フィジカルエッジ近傍に対するレジストシートの密着性を良好にできる。また、ラミネート圧により容易にラミネートロールの変形を制御できる。このラミネートロールの変形量を制御することで、レジストシートのフィジカルエッジ近傍における変形量を制御可能となる。結果的に、パタン陥没部7を設けることが出来る。低Tgの弾性体とは、ガラス転移温度Tgが30℃以下である弾性体である。特に、Tgが0℃以下であることで、弾性変形率の制御が容易になり、パタンと平坦部の境界をフィジカルエッジ側に寄せることが出来る。また、ガラス転移温度Tgが−20℃以下であれば、パタン陥没部を、ラミネート集端部に優先的に形成できるため、最も好ましい。この場合、パタン陥没部を利用して、フィルム基材を剥離する際の、レジストの転写不良を抑制することも出来る。このような低Tgの弾性体としては、例えば、シリコーンゴム、ニトリルゴム、フッ素ゴム、ポリイソプレン(天然ゴム)、ポリブタジエン、ポリ酢酸ビニル、ポリエチレン、ポリプロピレン、ナイロン6、ナイロン66、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、ポリメタクリル酸メチル、及びポリスチレンが挙げられる。
レジストシートをLED用ウェハに貼り合わせた状態、或いはフィルム基材を剥離した状態で露光を行う。この露光は従来フォトリソグラフィ法にて使用されている方法の他にも、光学タルボ効果を利用し露光することも出来る。レジストを現像することで、LED用ウェハに対して、レジストパタンを形成できる。なお、露光の後に、加熱、紫外線照射、或いは加熱と紫外線照射によるPEB(PostExposureBake)工程を加えると、後の、ウェハ加工性が向上するため好ましい。
レジストシートの剥離方法は特に限定されないが、レジストシートの一端部から他端部へと徐々に剥離する方式が好ましい。特にラミネート方向と剥離方向と、が逆であるとよい。この場合、パタン陥没部を利用した剥離応力分散効果が高まり、レジストの転写性が向上するため好ましい。
(3)LED用ウェハを加工する。
パターニングされたレジストを有するLED用ウェハをエッチングし、LED用パタンウェハとする。
エッチングは、望まれるLED用パタンウェハのパタン形状に応じ、ウェットエッチングとドライエッチングを適宜選択できる。特にドライエッチングを適用した場合、LED用パタンウェハにおいて、製造可能なパタン形状が増加する。
以下、ドライエッチングにてついて説明する。レジストを備えたLED用パタンウェハを、レジスト付ウェハと称す。エッチング加工時に使用する載置部材上にレジスト付ウェハが載置された際の全体の熱抵抗値が6.79×10−3(m・K/W)以下であることが好ましい。熱抵抗値は、部材の厚さを、部材を構成する材料の熱伝導率λで除した値である。これにより、エッチング加工時に発生する熱によるレジストに対するエッチングダメージが低減され、エッチングにより所望のパタンを有するLED用パタンウェハを製造することができる。また、載置部材を搬送部材として使用することにより、ドライエッチング工程においてスループットを向上させることができる。
レジスト付ウェハは、載置部材の載置領域上に載置する。直接載置しても、伝熱シートのような他の部材を介して載置しても良い。いずれにしても、全体の熱抵抗値が6.79×10−3(m・K/W)以下であることが重要である。ここで、全体の熱抵抗値とは、載置領域における載置部材の熱抵抗値、レジスト付ウェハの熱抵抗値、及び載置領域における伝熱シートの熱抵抗値と、の和である。また、伝熱シートに代表される他の部材を使用しない場合は、伝熱シートの熱抵抗値を0にすればよい。
熱抵抗値R(m・K/W)は、部材の厚さd(m)/部材の熱伝導率λ(W/m・K))で計算される。全体の熱抵抗値がR≦6.79×10−3(m・K/W)となるように、載置部材を構成する材料や厚さを調整する。この状態でドライエッチングを実施すると、精度高くLED用パタンウェハを製造することができる。全体の熱抵抗値は、R≦3.04×10−3(m・K/W)以下であることがより好ましく、R≦1.21×10−3(m・K/W)以下であることが更に好ましい。なお、全体の熱抵抗値Rの下限は0である。熱抵抗値については、レーザーフラッシュ法により簡便に測定できる。
載置部材の厚さdは、0.001m以上であるとよい。これにより、搬送時に載置部材が破損しづらくなる。上限値は、0.05mであるとよい。これにより、搬送性や作業性が改善する。
載置部材を構成する材料としては、シリコン(Si)、石英(SiO)やアルミニウム(Al)、炭化シリコン(SiC)、アルミナ(Al)、窒化アルミニウム(AlN)、ジルコニア酸化物(ZrO)、イットリア酸化物(Y)や、これらのうちいずれか1種以上で被覆された無機部材を使用できる。
例えば、LED用パタンウェハ用をエッチングするという観点から、塩素系ガスやフロン系ガスを用いたエッチングを行うことができる。LED用パタンウェハ用を反応性エッチングすることが容易なフロン系ガス(CxHzFy:x=1〜4、y=1〜8、z=0〜3の範囲の整数)のうち、少なくとも1種を含む混合ガスを使用する。フロン系ガスとしては例えば、CF、CHF、C、C、C、C、CH、CHF等が挙げられる。更に、LED用パタンウェハ用のエッチングレートを向上させるため、フロン系ガスにArガス、Oガス、及びXeガスを、ガス流量全体の50%以下混合したガスを使用する。フロン系ガスでは反応性エッチングすることが難しいLED用ウェハ用(難エッチング基材)や堆積性の高い反応物が発生してしまうLED用ウェハ用をエッチングする場合は、反応性エッチングすることが可能な塩素系ガスのうち少なくとも1種を含む混合ガスを使用する。塩素系ガスとしては、例えば、Cl、BCl、CCl、PCl、SiCl、HCl、CCl、CClF等が挙げられる。更に難エッチング基材のエッチングレートを向上させるため、塩素系ガスにOガス、Arガス、又はOガスとArガスとの混合ガスを添加してもよい。
エッチング時の圧力は反応性エッチングに寄与するイオン入射エネルギーが大きくなり、LED用ウェハ用のエッチングレートが向上するため、0.1Pa〜20Paであることが好ましく、0.1Pa〜10Paであることがより好ましい。
エッチングにより所望のパタンを有するLED用パタンウェハを製造し、その後、クリーニングを実施する。例えば、硫酸と過酸化水素水を混合したSPM液にて洗浄できる。洗浄後のリンス時に、パタンと平坦部の境界がフィジカルエッジ側に寄っているため、既に説明した原理より、液切れが改善され、異物付着が低減する。
製造されたLED用パタンウェハを使用し、LEDを製造する。この際のCVD工程にて、洗浄時に異物が残存していると、結晶の成長阻害等が生じ、発光しない、或いは発光効率の極端に低いLEDチップが製造され、LED収率が低減する。これに対して、本実施の形態のLED用パタンウェハは、洗浄時に生成する異物を抑制できるので、LEDチップの収率を改善できる。
(製造方法−2)
(1)テクスチャ基材の上にレジストを成膜する。
予め、LED用パタンウェハのパタンのピッチに対応するピッチを有するテクスチャを具備するシートを製造する。このシートは、光或いは熱ナノインプリント法により製造できる。例えば、上記に挙げた製造製法−1のフィルム基材を連続的に繰り出し、フッ素含有感光性樹脂を塗布する。次に、離型処理を施した円筒状マスタに対して連続的に押圧し、連続的に紫外線を照射することで、フィルム基材上に所定のテクスチャを具備する、テクスチャ基材を製造出来る。テクスチャ基材からテクスチャ基材を複製してもよい。複製は、フッ素樹脂からフッ素樹脂への転写やニッケルに代表される電鋳を利用できる。
レジストは、上記の製造方法−1に記載したものを使用できる。レジストは、テクスチャ基材のテクスチャの深さ方向の充填率が80%以上であれば、後述する転写が良好に実施される。なお、ドライ膜厚としては、100nm〜5μmの範囲で制御されると好ましい。塗布方法は、製造方法−1に記載した通りである。製造された、テクスチャ基材/レジスト/カバーフィルムより構成される成形体を、レジストテクスチャシートと称す。
例えば、フッ素がテクスチャの表層に偏析したテクスチャ基材を繰り出して、3重量%〜80重量%に希釈したレジストを、ダイコーター或いはマイクログラビアにて塗布し、60℃〜140℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取ることで、レジストテクスチャシートを製造出来る。カバーフィルムは、上記の製造方法−1に記載したものを使用できる。
テクスチャ基材の膜厚は30μm以上150μm以下が好ましい。この膜厚にすることで、LED用ウェハのフィジカルエッジ近傍に対する、貼り合わせ精度が向上するためである。
(2)LED用パタンウェハにレジストを転写する。
カバーフィルムを剥離し、露出したレジスト面を、LED用ウェハにラミネーションする。続いて、テクスチャ基材のみを剥離することで、レジストをLED用ウェハに転写できる。これにより、LED用パタンウェハのパタンピッチに応じたピッチを有するテクスチャを、LED用ウェハに転写できる。
LED用ウェハの汚染と処理については、上記した製造方法−1と同様である。すなわち、LED用パタンウェハをクリーニング後、LED用パタンウェハを60℃〜160℃に加温し、60℃〜140℃に加温されたラミネートロールを使用して、レジストテクスチャシートのレジスト面をLED用パタンウェハに貼り合せる。貼り合わせの方法及び機構については、上記の製造方法−1と同様であり、フィジカルエッジから250μm以降の領域に対してもパタンを精度高く転写できる。
レジストテクスチャシートをLED用ウェハに貼り合わせた状態、或いはテクスチャ基材を剥離した状態で露光を行う。ここで、高圧水銀灯、メタルハライド光源、LED光源等により紫外線を照射することで、レジストを硬化させる。テクスチャシートのテクスチャが転写形成されることになる。即ち、上記の製造方法−1のように、露光によるパターニングをしなくとも、テクスチャを付与できる。ここで、更にフォトリソグラフィ法を適用することで、LED用ウェハに転写するテクスチャを、マクロにパターニングできる。例えば、六方配列のテクスチャに対して、ピッチの3〜10倍の一辺を有するハニカム状のマスクを利用することで、ハニカム状にテクスチャをパターニングできる。或いは、テクスチャを任意に間引くことも可能となる。
露光の後に、加熱、紫外線照射、或いは加熱と紫外線照射によるPEB(PostExposureBake)工程を加えると、後の、LED用ウェハの加工性が向上するため好ましい。なお、レジストシートの剥離方法は特に限定されず、上記した製造方法−1と同様に実施できる。
(3)LED用パタンウェハを加工する。
レジスト組成部をマスクとし、LED用ウェハをエッチングし、LED用パタンウェハとする。
レジストのテクスチャの凹部の底部とLED用パタンウェハと、の距離を残膜と称す。この残膜を除去した後に、LED用ウェハのエッチングが進行する。LED用ウェハのエッチングと残膜の除去は同一条件で実施しても、異なる条件にて実施してもよい。例えば、残膜の除去を酸素或いは、酸素とArの混合ガスを使用したエッチングにて実施し、その後、上記の製造方法−1に記載したエッチングを実行できる。或いは、上記の製造方法−1に記載したエッチングにより、残膜除去とLED用パタンウェハのエッチングを同時に実施してもよい。
エッチングにより所望のパタンを有するLED用パタンウェハを製造し、その後、製造方法−1と同様にクリーニングを実施する。洗浄後のリンス時に、パタンと平坦部の境界がフィジカルエッジ側に寄っているため、既に説明した原理より、液切れが改善され、異物付着が低減する。
製造されたLED用パタンウェハを使用し、LEDを製造する。この際のCVD工程にて、洗浄時に異物が残存していると、結晶の成長阻害等が生じ、発光しない、或いは発光効率の極端に低いLEDチップが製造され、LED収率が低減する。これに対して、本実施の形態のLED用パタンウェハは、洗浄時に生成する異物を抑制できるので、LEDチップの収率を改善できる。
(製造方法−3)
(1)テクスチャ基材の上に2層レジストを成膜する。
予め、製造方法−2と同様に、テクスチャ基材を製造する。レジストは2種類使用する。第1レジストは、Si、Ti、Zr、Alの少なくとも1以上の金属種を有する無機レジストである。例えば、上記金属種を有する金属アルコキシドを使用できる。この場合、重縮合を実施し2〜20量体にしてから使用することもできる。まず、第1レジストをテクスチャシートのテクスチャの凹部の内部に充填する。成膜方法は製造方法−1に記載の方法を採用できる。充填率は、高さ率として、5%以上90%以下が好ましい。このテクスチャシートを、1層レジストシートと称す。
第2レジストとしては、上記製造方法−1に記載したレジストを使用でき、1層レジストシートに対して製造方法−1の方法で成膜する。第2レジストは、第1レジスト及びテクスチャを平坦化するように、成膜する。なお、ドライ膜厚としては、100nm〜5μmの範囲で制御されると好ましい。塗布方法は、製造方法−1に記載した通りである。製造された、テクスチャ基材/第1レジスト/第2レジスト/カバーフィルムより構成される成形体を、2層レジストテクスチャシートと称す。
例えば、フッ素がテクスチャの表層に偏析したテクスチャ基材を繰り出して、3重量%〜15重量%に希釈した第1レジストを、ダイコーター或いはマイクログラビアにて塗布し、100℃〜140℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取り、1層レジストシートを製造する。次に、1層レジストシートを巻出し、5重量%〜50重量%に希釈した第2レジストを、ダイコーター或いはマイクログラビアにて塗布し、60℃〜140℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取り、2層レジストシートを製造する。カバーフィルムは、製造方法−1に記載したものを使用できる。
テクスチャ基材の膜厚は30μm以上150μm以下が好ましい。この膜厚にすることで、LED用ウェハのフィジカルエッジ近傍に対する、貼り合わせ精度を向上させることができる。
(2)LED用パタンウェハにレジストを転写する。
カバーフィルムを剥離し、露出した第2レジスト面を、LED用ウェハにラミネーションする。続いて、テクスチャ基材のみを剥離することで、レジストをLED用ウェハに転写できる。これにより、LED用パタンウェハのパタンピッチに応じたピッチを有するテクスチャを、LED用ウェハに転写できる。
LED用ウェハの汚染と処理については、製造方法−1と同様である。LED用ウェハをクリーニング後、LED用ウェハを60℃〜160℃に加温し、60℃〜140℃に加温されたラミネートロールを使用して、2層レジストテクスチャシートの第2レジスト面をLED用ウェハに貼り合せる。貼り合わせの方法及び機構については、製造方法−1と同様であり、パタンと平坦部の境界をフィジカルエッジ側に寄せることが出来る。
2層レジストテクスチャシートをLED用ウェハに貼り合わせた状態、或いはテクスチャ基材を剥離した状態で露光を行う。ここで、高圧水銀灯、メタルハライド光源、LED光源等により紫外線を照射することで、少なくとも第2レジストは硬化する。テクスチャシートのテクスチャが転写形成されることになる。即ち、製造方法−1のように、パターニングした光露光によるパターニングをしなくとも、テクスチャを付与できる。ここで、更にフォトリソグラフィ法を適用することで、LED用ウェハに転写するテクスチャを、マクロにパターニングできる。例えば、六方配列のテクスチャに対して、ピッチの3〜10倍の一辺を有するハニカム状のマスクを利用することで、ハニカム状にテクスチャをパターニングできる。或いは、テクスチャを任意に間引くことも可能となる。
露光の後に、加熱、紫外線照射、或いは加熱と紫外線照射によるPEB(PostExposureBake)工程を加えると、後の、LED用ウェハの加工性が向上するため好ましい。なお、テクスチャ基材の剥離方法は特に限定されず、製造方法−1と同様に実施できる。
(3)LED用パタンウェハを加工する。
第1レジストをマスクとし第2レジストをエッチングし、エッチングされた第2レジストをマスクとしてLED用ウェハをエッチングし、LED用パタンウェハとする。
第1レジスト層をマスクとした第2レジスト層のエッチングは、例えば、酸素或いは、酸素とArの混合ガスを使用したエッチングにて実施できる。続く、第2レジストをマスクにしたLED用ウェハのエッチングは、製造方法−1に記載したエッチングとして実行できる。
エッチングにより所望のパタンを有するLED用パタンウェハを製造し、その後、製造方法−1と同様にクリーニングを実施する。洗浄後のリンス時に、フィジカルエッジから250μm以降の領域にパタンが形成されているので、既に説明した原理より、液切れが改善され、異物付着が低減する。
製造されたLED用パタンウェハを使用し、LEDを製造する。この際のCVD工程にて、洗浄時に異物が残存していると、結晶の成長阻害等が生じ、発光しない、或いは発光効率の極端に低いLEDチップが製造され、LED収率が低減する。これに対して、本実施の形態のLED用パタンウェハは、洗浄時に生成する異物を抑制できるので、LEDチップの収率を改善できる。
以下、本発明の効果を明確にするために実施した実施例により本発明を詳細に説明する。なお、本発明は、以下の実施例によって何ら限定されるものではない。
12インチのシリコンウェハに、フォトリソグラフィ法を適用し、パタンを形成した。パタンはホール状とした。パタンの配列は正六方配列、ホールの開口径2.6μm、ピッチ3.0μmとした。これを平板マスタと称す。平板マスタをエキシマ処理し、クリーニングした。次に、トリメチロールプロパントリアクリレート、ジアクリレート、アクリル変性シリコーン、2−ヒドロキシ−2−メチル−1−フェニル−プロパン−1−オンを66g:34g:5g:3.5gにて混合した樹脂を使用し、光ナノインプリント法を適用して、TACフィルムに平板マスタのパタンを転写した。なお、光ナノインプリントに使用した光源は高圧水銀灯光源とした。ここで製造したシートに対してNi電鋳処理を行い、得られたNi電鋳プレートを切断及び溶接して円筒状に加工した。次に、円筒状Ni電鋳に対してトリデカフルオロ−1,1,2,2−テトラヒドロオクチル(tridecafluoro−1,1,2,2−tetra−hydrooctyl)を気相処理し、離型処理を実施した。この離型処理を施した円筒状Ni電鋳を、Niマスタと称す。
ロール・ツー・ロール法により、Niマスタからテクスチャ基材Iを製造した。フィルム基材としてポリエチレンテレフタレート(PET)フィルムを選択した。PETフィルムの易接着面に対して、マイクログラビア法を使用し、転写樹脂を塗布した。転写樹脂として、含フッ素添加剤、非フッ素含有重合性ウレタン剤、トリメチロールプロパン(EO)変性トリアクリレート、ジアクリレート及び光重合開始剤を混合した。含フッ素添加剤としては、イソシアヌル骨格を有すウレタン(メタ)アクリレートであり、(CFCFCFO)単位を含むペルフルオロポリエーテル基を具備するものを使用した。非フッ素含有重合性ウレタン剤としては、ウレタンアクリレートを使用した。より具体的には、6官能ウレタンアクリレートである、ジペンタエリスリトールペンタアクリレートヘキサメチレンジイソシアネートウレタン剤を使用した。ジアクリレートとしては、1,3−ビス(メタクリロイルオキシ)−2−プロパノールを選定した。重合開始剤は光重合開始剤である、1,2−オクタンジオン,1−[4−(フェニルチオ)−,2−(O−ベンゾイルオキシム)]を使用した。含フッ素添加剤は、転写樹脂全体を100重量部とした際に、3.8重量部添加した。非フッ素含有重合性ウレタン剤は、含フッ素添加剤の1.5倍量を添加した。また光重合開始剤は、転写樹脂全体を100重量部とした際に、5.5重量部添加した。ジアクリレートは、転写樹脂の粘度が、18cPになるように添加した。塗布膜厚は、1.7μmとした。
塗布後、通紙経路を10分間かけて移動し、Niマスタのパタン面に転写樹脂を、ゴムのニップロールを使用して押圧した。波長436nm及び波長365nmのUV−LED光源を使用して光照射を行った。その後、フィルム基材の流方向後段に位置するニップロールを利用して、転写樹脂とNiマスタとを分離した。上記説明した操作は連続的に行われる。これにより、長尺のテクスチャ基材Iを得た。
続いて、テクスチャ基材Iを裁断し、円筒所に加工して、上記テクスチャ基材Iの製造に使用したNiマスタと入れ替えた。この状態で、上記テクスチャ基材Iと同様の製造を行い、テクスチャ基材IIを得た。テクスチャ基材IIのテクスチャを、走査型電子顕微鏡を使用し観察した結果、複数のホールが正六方配列し、各ホールの開口径は2.6μm、ピッチは3.0μmであることを確認した。
テクスチャ基材に対してレジストを塗布した。レジストとしては、ポリpヒドロキシスチレン、ジペンタエリスリトールポリアクリレート、トリシクロデカンジメタノールジアクリレート、エタノン,1−[9−エチル−6−(2−メチルベンゾイル)−9H−カルバゾール−3−イル]−,1−(0−アセチルオキシム)を、65g:28g:7g:3.5gの重量比にて混合し、更に、メチルエチルケトンとアセトンとの混合溶剤にて、濃度が14重量%になるように調整した。レジストをテクスチャ基材IIに対してダイコート法にて塗布した。塗布膜厚は、テクスチャの充填率が高さ方向で95%になるように調整した。塗布後、105℃の乾燥炉にて乾燥し、低密度ポリエチレン(LDPE)製のカバーフィルムを合わせて、巻き取り、レジストテクスチャシートを製造した。
LED用ウェハとして、6インチのサファイアウェハを選択した。サファイアウェハを、ザグリの掘られたヒートテーブルにセットした。この時、サファイアウェハとザグリ周囲との隙間は、1mm以下とし、段差は0.35mmとした。ヒートテーブルを加温し、サファイアウェハを120℃に温めた。次に、Tgが−110℃のシリコーンゴムを表層に有するラミネートローラを、表面温度が90℃になるように加温した。レジストテクスチャシートからカバーフィルムを剥離し、ラミネートロールを使用し、サファイアにレジスト面を貼り合わせた。その後、レジストテクスチャシートを機械的にステップ/リピートで搬送し、波長365nmのUV−LED照射、125℃でのPEB、空冷を行い、最後に、テクスチャ基材を剥離した。なお、ラミネーションはオリエンテーションフラット側から実施し、剥離はその反対側から実施した。
レジスト付サファイアウェハを、BClガスとClガスと、の混合ガスを使用した反応性イオンエッチングによりエッチングした。処理条件としては、ICP:150W、BIAS:50W、圧力0.2Paとした。その後、硫酸と過酸化水素水の混合液を使用し洗浄した。
洗浄後のLED用パタンウェハを光学顕微鏡と原子間力顕微鏡を使用し観察した。図9は、光学顕微鏡写真であり、図10は、その模式図である。図11から図13は、夫々、図9、図10に示す領域C、D、Eにおける各原子間力顕微鏡写真であり、図14は、図12の模式図である。なお各写真は、ラミネーションの終端側であって、剥離の開始側である。図9、図10の結果により、フィジカルエッジから250μm以内の領域にパタンが形成されていることがわかった。また、フィジカルエッジより75μm地点に、フィジカルエッジに沿うように数珠状のパタン陥没部が形成されていることもわかった。なお、パタン陥没部は、ラミネーション方向をy軸とした時に、X軸と交わるフィジカルエッジ近傍にはほぼ形成されておらず、その比率は1/100程度であった。
次に、エッチング前のレジスト付サファイアの状態で、ウェハ中心部のパタンを保護し、ウェハ端部のレジストを除去した。この時、レジストを除去する、フィジカルエッジからの距離をパラメータとして設定し、未処理の3μm、10μm、50μm、100μm、250μm、350μmとした。この状態で上記説明したエッチング工程を適用し、LED用パタンウェハを製造した。レジストを除去した部分が平坦部となっており、フィジカルエッジからパタン形成部までの距離を任意に変化できた。
一方で従来法としてフォトリソグラフィ法を適用し、LED用パタンウェハを製造した。6インチのサファイアウェハに、スピンコート法によりレジストを成膜し、エッジリンスとバックリンスを実施した。次に、ステッパーにて露光し、最後に現像して、レジストパタンを得た。エッチングは上記に記載した方法にて実施した。製造したLED用パタンウェハを観察したところ、フィジカルエッジから450μmから500μm内側の位置を境にパタンが形成されていた。
上記にて作製したLED用パタンウェハに関し、SPM洗浄を実施し、その後リンスし、スピン乾燥を実施した。スピン乾燥は、1秒で100rpmまで加速させ10秒キープ、その後、2秒かけて500rpmに加速し30秒キープする回転プロファイルとした。その後、異物の付着状態を、ウェハ検査装置を使用しカウントした。その結果を表1に記載した。観察分解能を5μm以上とし、ウェハ端部含め、ウェハ全領域の異物をカウントし、フィジカルエッジから1mm以上内側の領域の情報を差し引き、フィジカルエッジ近傍の情報を抽出した。
表1より、フィジカルエッジからパタン開始領域までの距離が250μmを境に異物数が増加し始めることが分かった。換言すれば、フィジカルエッジから250μmの領域は平坦部であってもよく、この平坦部は狭い程好ましく、100μm以下であることがより好適とわかった。
また、従来スピンコート法では、エンジリンスやバックリンス工程の影響で、パタンはフィジカルエッジから450μm内側に設けることが出来たが(比較例参照)、それより内側は、実現しえなかった。この観点から、本実施例に記載したレジストシートを使用する方法だからこそ、フィジカルエッジ近傍にまでパタンを設けることができ、実績としてフィジカルエッジから3μm以降にパタンを精度よく配置できることを確認した。
本発明は、例えば、LED製造に用いられるLED用パタンウェハに好適に適用することが可能である。
1 フィジカルエッジ
2 面取り部
3 ウェハ主面
4 ウェハエッジ
5、10〜13 領域
6 パタン
7 パタン陥没部
8 平坦部
20 LED用ウェハ

Claims (4)

  1. 複数の凸部、或いは、凹部により構成されるパタンを具備するLED用パタンウェハであって、
    フィジカルエッジから250μm以内の領域に平坦部とパタンと、の境界が設けられると共に、
    前記パタンのピッチは、50nm以上5μm以下であることを特徴とするLED用パタンウェハ。
  2. 前記フィジカルエッジから250μm以内の領域に、複数の50μm以上2000μm以下の面積を有するパタン陥没部を有することを特徴とする請求項1記載のLED用パタンウェハ。
  3. 前記パタン陥没部は、前記フィジカルエッジに沿うように配列されることを特徴とする請求項2記載のLED用パタンウェハ。
  4. 前記LED用パタンウェハの面内に直交するxy軸を設定した時に、
    y軸と交わる少なくとも一方のフィジカルエッジ近傍の領域は、x軸と交わるフィジカルエッジ近傍の領域に比べ、前記パタン陥没部を2倍以上含むことを特徴とする請求項2又は請求項3に記載のLED用パタンウェハ。

JP2015196491A 2015-10-02 2015-10-02 Led用パタンウェハ Pending JP2017069507A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015196491A JP2017069507A (ja) 2015-10-02 2015-10-02 Led用パタンウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015196491A JP2017069507A (ja) 2015-10-02 2015-10-02 Led用パタンウェハ

Publications (1)

Publication Number Publication Date
JP2017069507A true JP2017069507A (ja) 2017-04-06

Family

ID=58495314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015196491A Pending JP2017069507A (ja) 2015-10-02 2015-10-02 Led用パタンウェハ

Country Status (1)

Country Link
JP (1) JP2017069507A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101404B2 (en) 2018-03-26 2021-08-24 Nichia Corporation Method for manufacturing semiconductor device and semiconductor device
US11626301B2 (en) 2019-09-24 2023-04-11 Nichia Corporation Method for manufacturing semiconductor element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101404B2 (en) 2018-03-26 2021-08-24 Nichia Corporation Method for manufacturing semiconductor device and semiconductor device
US11626301B2 (en) 2019-09-24 2023-04-11 Nichia Corporation Method for manufacturing semiconductor element

Similar Documents

Publication Publication Date Title
JP6339727B2 (ja) レジスト積層体の製造方法
JP5243672B1 (ja) 微細パタン形成用積層体及び微細パタン形成用積層体の製造方法
US20230141149A1 (en) Patterned structured transfer tape
KR102307788B1 (ko) Oled 디바이스용 나노구조체
TWI618113B (zh) Functional transfer body and functional transfer film reel
JP6171087B2 (ja) 光学基材及びその製造方法、並びに、積層体、レジスト剥離液
WO2014181798A1 (ja) エッチング被加工材
JP2017069507A (ja) Led用パタンウェハ
JP6307258B2 (ja) 微細パタン形成用積層体
WO2013161095A1 (ja) 凹凸構造を有する結晶基板の製造方法
TW201403662A (zh) 表面具有微細圖案的物品及其製造方法、以及光學物品、其製造方法及複製模具之製造方法
JP2016012610A (ja) 半導体発光素子
JP6324048B2 (ja) 機能転写体及び機能層の転写方法、ならびに太陽電池及びその製造方法
JP2017073508A (ja) Led基板
JP2016151578A (ja) 光学基材の製造装置及び光学基材の製造方法
JP2015005696A (ja) 半導体発光素子用ウェハ、エピタキシャルウェハ、及び半導体発光素子
JP6132545B2 (ja) 微細パタン形成用積層体
JP2017073509A (ja) Led基板
US20120126447A1 (en) Micro/nano imprint mold of the fabricating process and the method of fabricating high aspect ratio anti-etch structure by utilizing thereof
JP2017073507A (ja) Led基板
JP2019047008A (ja) インプリントモールド