JP2017055226A - High frequency semiconductor amplifier - Google Patents
High frequency semiconductor amplifier Download PDFInfo
- Publication number
- JP2017055226A JP2017055226A JP2015177079A JP2015177079A JP2017055226A JP 2017055226 A JP2017055226 A JP 2017055226A JP 2015177079 A JP2015177079 A JP 2015177079A JP 2015177079 A JP2015177079 A JP 2015177079A JP 2017055226 A JP2017055226 A JP 2017055226A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- impedance
- frequency
- output
- electrical length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明の実施形態は、高周波半導体増幅器に関する。 Embodiments described herein relate generally to a high-frequency semiconductor amplifier.
1GHz以上の高周波において、通信機器、レーダー装置などに用いる増幅器には、高い電力付加効率が求められる。 High power added efficiency is required for amplifiers used in communication equipment, radar devices, and the like at high frequencies of 1 GHz or higher.
負荷インピーダンスを開放インピーダンスの近くにすると、電力負荷効率を高めることができる。 When the load impedance is close to the open impedance, the power load efficiency can be increased.
1GHz以上の周波数において、HEMT(High Electron Mobility Transistor)を含む電界効果トランジスタなどの出力インピーダンスは、基本波において容量性である。半導体増幅素子により増幅された信号を効率よく取り出すためには、基本波においては、半導体増幅素子の出力インピーダンスと負荷インピーダンスとがインピーダンス整合していることが必要である。 At a frequency of 1 GHz or more, the output impedance of a field effect transistor including a HEMT (High Electron Mobility Transistor) is capacitive in the fundamental wave. In order to efficiently extract a signal amplified by the semiconductor amplifying element, it is necessary for the fundamental wave that the output impedance of the semiconductor amplifying element and the load impedance are impedance matched.
このためには、基本波において半導体増幅素子からみた負荷インピーダンスは誘導性の所望のインピーダンスであることが必要である。他方、電力付加効率を高めるには、2倍波において負荷インピーダンスは開放インピーダンス近傍であることが必要である。 For this purpose, it is necessary that the load impedance viewed from the semiconductor amplifying element in the fundamental wave is an inductive desired impedance. On the other hand, in order to increase the power added efficiency, the load impedance needs to be close to the open impedance at the second harmonic.
2倍波における伝送線路端での負荷インピーダンスを誘導性にすることで、基本波においては、半導体増幅素子の出力インピーダンスと負荷インピーダンスとをインピーダンス整合させつつ、同時に2倍波における負荷インピーダンスを開放インピーダンス近傍にする技術がある(特許文献1)。 By making the load impedance at the end of the transmission line in the double wave inductive, in the fundamental wave, the output impedance of the semiconductor amplifying element and the load impedance are impedance matched, and at the same time, the load impedance in the double wave is opened impedance. There is a technique for making it close (Patent Document 1).
半導体素子のインピーダンス変換比が小さいとき、基本波における負荷インピーダンスは大きくなるので、2倍波における負荷インピーダンスが基本波の負荷インピーダンスに比べて十分に大きいとは見えなくなる。半導体素子のインピーダンス変換比が小さくても、2倍波における負荷インピーダンスを開放インピーダンス近傍にし、高い電力付加効率動作が容易な高周波半導体増幅器を提供する。 When the impedance conversion ratio of the semiconductor element is small, the load impedance in the fundamental wave becomes large. Therefore, it cannot be seen that the load impedance in the double wave is sufficiently larger than the load impedance of the fundamental wave. Provided is a high-frequency semiconductor amplifier which can easily operate with high power-added efficiency by setting the load impedance at the second harmonic close to the open impedance even when the impedance conversion ratio of the semiconductor element is small.
実施形態の高周波半導体増幅器は、半導体素子と、出力端子と、出力整合回路と、を有する。前記半導体素子は、周波数帯域において容量性出力インピーダンスを有する。前記出力端子は、外部負荷に接続される。前記出力整合回路は、第1の端部と、前記第1の端部とは反対の側に設けられた第2の端部と、を有する第1の伝送線路と、前記半導体素子の出力電極に接続された第1の端部と、前記第1の伝送線路の前記第1の端部に接続された第2の端部と、を有するボンディングワイヤと、を含む。前記周波数帯域の上限周波数において、前記第1の端部と前記第2の端部との間の電気長をD(度)、前記容量性出力インピーダンスの実部に対する外部負荷の抵抗値の比であるインピーダンス変換比をXとするとき、3≦X≦30において、下記式、
以下、図面を参照しつつ、本発明の実施形態について説明する。
図1は、第1の実施形態にかかる高周波半導体増幅器の構成を表す模式図である。
高周波半導体増幅器10は、半導体素子20と、出力整合回路30と、出力端子82と、を有する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic diagram illustrating the configuration of the high-frequency semiconductor amplifier according to the first embodiment.
The high-frequency semiconductor amplifier 10 includes a semiconductor element 20, an output matching circuit 30, and an output terminal 82.
半導体素子20は、周波数帯域において容量性出力インピーダンスを有する。出力端子82は、外部負荷に接続される。半導体素子20は、HEMTを含む電界効果トランジスタなどとすることができる。なお、電界効果トランジスタがマルチセル構造であると、所望の出力電力に対応してセル数が決定される。図1の電界効果トランジスタは、たとえば、中出力程度とする。この場合、インピーダンス変換比(外部負荷の抵抗値/半導体素子の出力インピーダンス実部)が、たとえば、3程度などである。 The semiconductor element 20 has a capacitive output impedance in the frequency band. The output terminal 82 is connected to an external load. The semiconductor element 20 may be a field effect transistor including HEMT. When the field effect transistor has a multi-cell structure, the number of cells is determined corresponding to a desired output power. The field effect transistor in FIG. 1 has, for example, a medium output level. In this case, the impedance conversion ratio (the resistance value of the external load / the real part of the output impedance of the semiconductor element) is, for example, about 3.
出力整合回路30は、第1の伝送線路32と、ボンディングワイヤ74と、を少なくとも有する。第1の伝送線路32は、第1の端部32aと、第1の端部32aとは反対の側に設けられた第2の端部32bと、を有する。ボンディングワイヤ74は、半導体素子20の出力電極に接続された第1の端部74aと、第1の伝送線路32の第1の端部32aに接続された第2の端部74bと、を有する。 The output matching circuit 30 includes at least a first transmission line 32 and a bonding wire 74. The first transmission line 32 has a first end portion 32a and a second end portion 32b provided on the side opposite to the first end portion 32a. The bonding wire 74 has a first end portion 74 a connected to the output electrode of the semiconductor element 20 and a second end portion 74 b connected to the first end portion 32 a of the first transmission line 32. .
第1の伝送線路32において、第1の端部32aと第2の端部32bとの間の電気長は、周波数帯域の上限周波数fhで15°以上かつ45°以下とする。基本波fcにおいて、容量性出力インピーダンスは外部負荷ZLに整合される。半導体素子20からみた2倍波負荷インピーダンスz2は、誘導性を保ちつつ開放インピーダンスに近づく周波数軌跡を有する。 In the first transmission line 32, the electrical length between the first end 32a and the second end 32b is 15 ° or more and 45 ° or less at the upper limit frequency fh of the frequency band. At the fundamental fc, capacitive output impedance is matched to the external load Z L. The second harmonic load impedance z2 viewed from the semiconductor element 20 has a frequency locus that approaches the open impedance while maintaining inductivity.
出力整合回路30は、上限周波数fhで90°以下の電気長と、第1の伝送線路32の特性インピーダンスよりも高い第2の特性インピーダンスと、を有し、第1の伝送線路32と出力端子82との間に設けられた第2の伝送線路40をさらに有することができる。 The output matching circuit 30 has an electrical length of 90 ° or less at the upper limit frequency fh, and a second characteristic impedance higher than the characteristic impedance of the first transmission line 32, and the first transmission line 32 and the output terminal The second transmission line 40 may be further provided between the second transmission line 40 and the second transmission line 40.
基準面Q1は、第2の伝送線路40とボンディングワイヤ76との接続位置を含む。基準面Q2は、第1の伝送線路32とボンディングワイヤ76との接続位置を含む。なお、第1の伝送線路32と第2の伝送線路40とがパターンで接続されてもよい。基準面Q3は、ボンディングワイヤ74と第1の伝送線路32との接続位置を含む。基準面Q4は、半導体素子20の出力電極とボンディングワイヤ74との接続位置を含む。 The reference plane Q <b> 1 includes a connection position between the second transmission line 40 and the bonding wire 76. The reference plane Q <b> 2 includes the connection position between the first transmission line 32 and the bonding wire 76. Note that the first transmission line 32 and the second transmission line 40 may be connected in a pattern. The reference plane Q3 includes a connection position between the bonding wire 74 and the first transmission line 32. The reference plane Q4 includes a connection position between the output electrode of the semiconductor element 20 and the bonding wire 74.
また、高周波半導体増幅器10は、入力端子80と、入力整合回路50と、ボンディングワイヤ70と、をさらに有することができる。 The high-frequency semiconductor amplifier 10 can further include an input terminal 80, an input matching circuit 50, and a bonding wire 70.
たとえば、出力整合回路30において、第1の伝送線路32は、比誘電率K1が40、厚さT1が0.1mmの誘電体層を含むマイクロストリップ線路とする。ストライプ形状の上部電極は、幅W1が0.2mm(特性インピーダンスが16.6Ω)、長さL1が0.7mm(電気長44°)である。また、第2の伝送線路40は、比誘電率K2が10、厚さT2が0.254mmの誘電体層を含むマイクロストリップ線路とする。ストライプ形状の上部電極は、幅W2が0.4mm(特性インピーダンスが38Ω)、長さL2が2.7mm(電気長87°)である。 For example, in the output matching circuit 30, the first transmission line 32 is a microstrip line including a dielectric layer having a relative dielectric constant K1 of 40 and a thickness T1 of 0.1 mm. The stripe-shaped upper electrode has a width W1 of 0.2 mm (characteristic impedance is 16.6Ω) and a length L1 of 0.7 mm (electric length 44 °). The second transmission line 40 is a microstrip line including a dielectric layer having a relative dielectric constant K2 of 10 and a thickness T2 of 0.254 mm. The stripe-shaped upper electrode has a width W2 of 0.4 mm (characteristic impedance is 38Ω) and a length L2 of 2.7 mm (electrical length 87 °).
入力整合回路50において、第3の伝送線路52は、比誘電率K2が10、厚さT3が0.254mmの誘電体層を含むマイクロストリップ線路とする。ストライプ形状の上部電極は、幅W3が0.6mm、長さL3が2.7mmである。また、第4の伝送線路60は、比誘電率K1が40、厚さT4が0.1mmの誘電体層を含むマイクロストリップ線路とする。ストライプ形状の上部電極は、幅W4が0.5mm、長さL4が1.4mmである。 In the input matching circuit 50, the third transmission line 52 is a microstrip line including a dielectric layer having a relative dielectric constant K2 of 10 and a thickness T3 of 0.254 mm. The stripe-shaped upper electrode has a width W3 of 0.6 mm and a length L3 of 2.7 mm. The fourth transmission line 60 is a microstrip line including a dielectric layer having a relative dielectric constant K1 of 40 and a thickness T4 of 0.1 mm. The stripe-shaped upper electrode has a width W4 of 0.5 mm and a length L4 of 1.4 mm.
入力端子80には外部負荷ZS、出力端子82には外部負荷ZLがそれぞれ接続される。負荷ZS、ZLの抵抗値は、それそれ50Ωなどとする。 An external load Z S is connected to the input terminal 80, and an external load Z L is connected to the output terminal 82. The resistance values of the loads Z S and Z L are 50Ω, respectively.
図2(a)は第1の実施形態において半導体素子の出力電極からみた基本波および2倍波負荷インピーダンスを表すスミス図、図2(b)は基本波の入力側リターンロスを表すグラフ図、図2(c)は2倍波の反射係数を表すグラフ図、である。
図2(a)のスミス図は特性インピーダンスZccが15Ωとして正規化されている。図2(b)において、縦軸はリターンロス(dB)、横軸は周波数(GHz)、である。また図2(c)において、縦軸は反射係数、横軸は周波数(GHz)、である。
2A is a Smith diagram showing the fundamental wave and the second harmonic load impedance viewed from the output electrode of the semiconductor element in the first embodiment, and FIG. 2B is a graph diagram showing the input side return loss of the fundamental wave. FIG. 2C is a graph showing the reflection coefficient of the second harmonic wave.
In the Smith diagram of FIG. 2A, the characteristic impedance Zcc is normalized as 15Ω. In FIG. 2B, the vertical axis represents return loss (dB) and the horizontal axis represents frequency (GHz). In FIG. 2C, the vertical axis represents the reflection coefficient, and the horizontal axis represents the frequency (GHz).
ボンディングワイヤ74の第1の端部74aは、半導体素子20の出力電極に接続される。基準面Q4からみた基本波負荷インピーダンスz1@Q4は、半導体素子20の出力インピーダンス[(15ーj30)Ω]と複素共役となるよう設計される。すなわち、(15+j30)Ω近傍となる。この結果、出力側のリターンロスは、図2(b)に表すように、帯域の中心周波数fc(=10GHz)で70dB以上となり、基本波は整合状態となる。 The first end 74 a of the bonding wire 74 is connected to the output electrode of the semiconductor element 20. The fundamental load impedance z1 @ Q4 viewed from the reference plane Q4 is designed to be complex conjugate with the output impedance [(15−j30) Ω] of the semiconductor element 20. That is, it is in the vicinity of (15 + j30) Ω. As a result, as shown in FIG. 2B, the return loss on the output side is 70 dB or more at the center frequency fc (= 10 GHz) of the band, and the fundamental wave is in a matched state.
他方、基準面Q4からみた2倍波負荷インピーダンスz2@Q4は、誘導性を保ちつつ開放インピーダンスに近づく周波数軌跡を有する。この結果、図2(c)に表すように、2倍波(m5=2fc=20GHz)において、反射係数は約0.98と高く、2倍波が反射により十分に抑制され、電力付加効率を高くできる。高周波半導体増幅器10の帯域を中心周波数fcの10%とするとき、下限周波数flに対する2倍波(m4=2fl)は19GHz、上限周波数fhに対する2倍波(m6=2fh)は21GHzとなる。使用周波数帯域の2倍波における反射係数は0.97以上が確保されている。 On the other hand, the second harmonic load impedance z2 @ Q4 viewed from the reference plane Q4 has a frequency locus that approaches the open impedance while maintaining inductivity. As a result, as shown in FIG. 2C, in the second harmonic (m5 = 2fc = 20 GHz), the reflection coefficient is as high as about 0.98, and the second harmonic is sufficiently suppressed by reflection, and the power added efficiency is improved. Can be high. When the band of the high-frequency semiconductor amplifier 10 is 10% of the center frequency fc, the second harmonic (m4 = 2fl) for the lower limit frequency fl is 19 GHz, and the second harmonic (m6 = 2fh) for the upper limit frequency fh is 21 GHz. A reflection coefficient of 0.97 or more is ensured at the second harmonic of the used frequency band.
図3(a)は第1の実施形態において半導体素子の出力電極からみた基本波および2倍波負荷インピーダンスを表すスミス図、図3(b)は基本波の入力側リターンロスを表すグラフ図、図3(c)は2倍波の反射係数を表すグラフ図、である。
第2の実施形態において、出力整合回路30は、第2の伝送線路を有していないものとする。図3(a)のスミス図は特性インピーダンスZccが15Ωとして正規化されている。図3(b)において、縦軸はリターンロス(dB)、横軸は周波数(GHz)、である。また図3(c)において、縦軸は反射係数、横軸は周波数(GHz)、である。基本波のリターンロスは図2(b)よりも数dB低くなっているものの、25dBを確保できている。
なお、第2の伝送線路49を省略してもよい。インピーダンス変換比が小さいときは、第2の伝送線路49を省略してもインピーダンス整合が容易である。
FIG. 3A is a Smith diagram showing the fundamental wave and second harmonic load impedance viewed from the output electrode of the semiconductor element in the first embodiment, and FIG. 3B is a graph showing the input side return loss of the fundamental wave. FIG. 3C is a graph showing the reflection coefficient of the second harmonic wave.
In the second embodiment, the output matching circuit 30 does not have the second transmission line. In the Smith diagram of FIG. 3A, the characteristic impedance Zcc is normalized as 15Ω. In FIG. 3B, the vertical axis represents return loss (dB) and the horizontal axis represents frequency (GHz). In FIG. 3C, the vertical axis represents the reflection coefficient, and the horizontal axis represents the frequency (GHz). Although the return loss of the fundamental wave is several dB lower than in FIG. 2B, 25 dB can be secured.
Note that the second transmission line 49 may be omitted. When the impedance conversion ratio is small, impedance matching is easy even if the second transmission line 49 is omitted.
図4は、第3の実施形態にかかる高周波半導体増幅器の構成を表す模式図である。
高周波半導体増幅器は、半導体素子20と、出力整合回路30と、出力端子82と、を有する。比較例において、セル数が多く、半導体素子20の出力インピーダンスは、(1.5−j3)Ωのようになる。この結果、インピーダンス変換比が、たとえば、33などのように大きくなる。
FIG. 4 is a schematic diagram showing the configuration of the high-frequency semiconductor amplifier according to the third embodiment.
The high-frequency semiconductor amplifier has a semiconductor element 20, an output matching circuit 30, and an output terminal 82. In the comparative example, the number of cells is large, and the output impedance of the semiconductor element 20 is (1.5−j3) Ω. As a result, the impedance conversion ratio is increased to 33, for example.
第3の実施形態ではセル数が多いので、半導体素子20のチップは幅広になる。これに対応して第1の伝送線路32の幅W1を3mm(第1の実施形態の第1の伝送線路32の幅の15倍)と広くする。 In the third embodiment, since the number of cells is large, the chip of the semiconductor element 20 becomes wide. Correspondingly, the width W1 of the first transmission line 32 is increased to 3 mm (15 times the width of the first transmission line 32 of the first embodiment).
図5(a)は第3の実施形態において半導体素子の出力電極からみた基本波および2倍波負荷インピーダンスを表すスミス図、図5(b)は基本波の入力側リターンロスを表すグラフ図、図5(c)は2倍波の反射係数を表すグラフ図、である。
図5(a)のスミス図は特性インピーダンスZccが1.5Ωとして正規化されている。図5(b)において、縦軸はリターンロス(dB)、横軸は周波数(GHz)、である。また図5(c)において、縦軸は反射係数、横軸は周波数(GHz)、である。
FIG. 5A is a Smith diagram showing the fundamental wave and the second harmonic load impedance viewed from the output electrode of the semiconductor element in the third embodiment, and FIG. 5B is a graph diagram showing the input-side return loss of the fundamental wave. FIG. 5C is a graph showing the reflection coefficient of the second harmonic wave.
In the Smith diagram of FIG. 5A, the characteristic impedance Zcc is normalized as 1.5Ω. In FIG. 5B, the vertical axis represents return loss (dB) and the horizontal axis represents frequency (GHz). In FIG. 5C, the vertical axis represents the reflection coefficient, and the horizontal axis represents the frequency (GHz).
基準面Q4からみた基本波負荷インピーダンスz1@Q4を、半導体素子20の出力インピーダンスに整合させるには、図5(a)のように、負荷インピーダンスz1@Q4を(1.5+j3)Ωとすればよい。この場合、出力側のリターンロスは、図5(b)に表すように、中心周波数10GHz近傍で70dB以上となり、基本波は整合した状態である。 In order to match the fundamental wave load impedance z1 @ Q4 viewed from the reference plane Q4 with the output impedance of the semiconductor element 20, the load impedance z1 @ Q4 is set to (1.5 + j3) Ω as shown in FIG. Good. In this case, as shown in FIG. 5B, the return loss on the output side becomes 70 dB or more near the center frequency of 10 GHz, and the fundamental wave is in a matched state.
他方、基準面Q4からみた2倍波負荷インピーダンスz2@Q4は、誘導性を保ちつつ開放インピーダンスに近づく周波数軌跡となる。この結果、図5(c)に表すように、2倍波(m5=2fc=20GHz)において、反射係数は約0.982と高く、2倍波が反射により十分に抑制され、電力付加効率を高くできる。 On the other hand, the second harmonic load impedance z2 @ Q4 viewed from the reference plane Q4 is a frequency locus that approaches the open impedance while maintaining inductivity. As a result, as shown in FIG. 5C, in the second harmonic (m5 = 2fc = 20 GHz), the reflection coefficient is as high as about 0.982, and the second harmonic is sufficiently suppressed by the reflection, thereby improving the power added efficiency. Can be high.
図6(a)は第3の実施形態において第1伝送線路の電気長に対する2倍波負荷インピーダンスを表すスミス図、図6(b)はリターンロスを表すグラフ図、図6(c)は反射係数を表すグラフ図、である。
図6(a)のスミス図は特性インピーダンスZccが1.5Ωとして正規化されている。図6(b)において、縦軸はリターンロス(dB)、横軸は周波数(GHz)、である。また図6(c)において、縦軸は反射係数、横軸は周波数(GHz)、である。
図6(a)に表すように、第1の伝送線路32の電気長が90°であると、2倍波負荷インピーダンスz2@Q4は開放から大きく離間する。すなわち、図6(c)に表すように、電気長が77°以下の範囲では、2倍波(m5=2fc=20GHz)における反射係数が0.982以上となるので十分に反射される。
FIG. 6A is a Smith diagram showing the second harmonic load impedance with respect to the electrical length of the first transmission line in the third embodiment, FIG. 6B is a graph showing return loss, and FIG. 6C is a reflection. It is a graph figure showing a coefficient.
In the Smith diagram of FIG. 6A, the characteristic impedance Zcc is normalized as 1.5Ω. In FIG. 6B, the vertical axis represents return loss (dB) and the horizontal axis represents frequency (GHz). In FIG. 6C, the vertical axis represents the reflection coefficient, and the horizontal axis represents the frequency (GHz).
As shown in FIG. 6A, when the electrical length of the first transmission line 32 is 90 °, the second harmonic load impedance z2 @ Q4 is greatly separated from the open state. That is, as shown in FIG. 6C, when the electrical length is in the range of 77 ° or less, the reflection coefficient at the second harmonic (m5 = 2fc = 20 GHz) is 0.982 or more, so that it is sufficiently reflected.
しかし、電気長が77°よりも大きくなると、図6(a)の2倍波負荷インピーダンスz2@Q4は、開放インピーダンスを通り過ぎて容量性に変化する。この結果、電気長が90°である2倍波周波数(m5=2fc)では、反射係数が約0.94まで低下するので2倍波が十分に反射されない。 However, when the electrical length is greater than 77 °, the double wave load impedance z2 @ Q4 in FIG. 6A passes through the open impedance and changes to capacitive. As a result, at the second harmonic frequency (m5 = 2fc) where the electrical length is 90 °, the reflection coefficient decreases to about 0.94, so that the second harmonic is not sufficiently reflected.
他方、電気長が52°以下では、図6(b)に表すように、基本波fcにおける帯域が狭くなる。すなわち、インピーダンス変換比が33のように高い場合、第1の伝送線路32の電気長は、77°以下、かつ52°以上とすればよい。 On the other hand, when the electrical length is 52 ° or less, the band in the fundamental wave fc becomes narrow as shown in FIG. That is, when the impedance conversion ratio is as high as 33, the electrical length of the first transmission line 32 may be 77 ° or less and 52 ° or more.
図7は、比較例にかかる高周波半導体増幅器の構成を表す模式図である。
比較例の半導体素子121の出力インピーダンスは、(15−j30)Ωであり、インピーダンス変換比は、約3.3と小さい。第1の伝送線路32の電気長は、75°(第3実施形態と略同一)とする。伝送線路の幅(W1=0.3mm)は、第3の実施形態の伝送線路の幅W1=3mm)の10%と狭くしてある。
FIG. 7 is a schematic diagram illustrating a configuration of a high-frequency semiconductor amplifier according to a comparative example.
The output impedance of the semiconductor element 121 of the comparative example is (15−j30) Ω, and the impedance conversion ratio is as small as about 3.3. The electrical length of the first transmission line 32 is 75 ° (substantially the same as in the third embodiment). The width of the transmission line (W1 = 0.3 mm) is as narrow as 10% of the transmission line width W1 = 3 mm of the third embodiment.
図8(a)は比較例において第1の伝送線路の電気長に対する2倍波負荷インピーダンスを表すスミス図、図8(b)はリターンロスを表すグラフ図、図8(c)は反射係数を表すグラフ図、である。
図8(a)のスミス図は特性インピーダンスZcc=15Ωとして正規化されている。図8(b)において、縦軸はリターンロス(dB),横軸は周波数(GHz)、である。また図8(c)において、縦軸は反射係数、横軸は周波数(GHz)、である。
FIG. 8A is a Smith diagram showing the second harmonic load impedance with respect to the electrical length of the first transmission line in the comparative example, FIG. 8B is a graph showing return loss, and FIG. 8C shows the reflection coefficient. FIG.
The Smith diagram of FIG. 8A is normalized as characteristic impedance Zcc = 15Ω. In FIG. 8B, the vertical axis represents return loss (dB) and the horizontal axis represents frequency (GHz). In FIG. 8C, the vertical axis represents the reflection coefficient, and the horizontal axis represents the frequency (GHz).
図8(a)に表すように、第1の伝送線路131の電気長を75°にしても、図8(a)、(b)に表すように、基本波負荷インピーダンスz1@Q4を半導体素子121の出力インピーダンス[(15−j30)Ω]に整合させることができる。図8(a)に表すように、基準面Q4からみた2倍波負荷インピーダンスz2@Q4は、誘導性を保つが開放インピーダンスから遠ざかる周波数軌跡となる。また、図8(c)に表すように、2倍波(m5=2fc=20GHz)において、反射係数が0.92と低下する。このため、2倍波の抑制が不十分となり電力付加効率が低下する。 As shown in FIG. 8A, even if the electrical length of the first transmission line 131 is 75 °, the fundamental load impedance z1 @ Q4 is expressed as a semiconductor element as shown in FIGS. 8A and 8B. 121 output impedance [(15−j30) Ω]. As shown in FIG. 8A, the second harmonic load impedance z2 @ Q4 viewed from the reference plane Q4 is a frequency locus that maintains inductivity but moves away from the open impedance. Further, as shown in FIG. 8C, the reflection coefficient decreases to 0.92 at the second harmonic (m5 = 2fc = 20 GHz). For this reason, suppression of a 2nd harmonic becomes inadequate and electric power addition efficiency falls.
図9(a)は第1の実施形態にかかる高周波半導体増幅器の第1の伝送線路の電気長の電気長に対する2倍波負荷インピーダンスを示すスミス図、図9(b)はリターンロスを表すグラフ図、図9(c)は反射係数を表すグラフ図、である。
図9(a)のスミス図は特性インピーダンスZccが15Ωとして正規化されている(変換比は約3.3)。図9(b)において、縦軸はリターンロス(dB),横軸は周波数(GHz)、である。また図9(c)において、縦軸は反射係数、横軸は周波数(GHz)、である。
FIG. 9A is a Smith diagram showing a second harmonic load impedance with respect to the electrical length of the first transmission line of the high-frequency semiconductor amplifier according to the first embodiment, and FIG. 9B is a graph showing return loss. FIG. 9C is a graph showing the reflection coefficient.
In the Smith diagram of FIG. 9A, the characteristic impedance Zcc is normalized as 15Ω (conversion ratio is about 3.3). In FIG. 9B, the vertical axis represents return loss (dB) and the horizontal axis represents frequency (GHz). In FIG. 9C, the vertical axis represents the reflection coefficient, and the horizontal axis represents the frequency (GHz).
図9(c)に表すように、第1の伝送線路32の電気長が45°以下にあるとき、反射係数を0.97以上とでき、2倍波負荷インピーダンスは、誘導性を保ちつつ開放インピーダンスに近づく軌跡を有する。 As shown in FIG. 9C, when the electrical length of the first transmission line 32 is 45 ° or less, the reflection coefficient can be 0.97 or more, and the double wave load impedance is opened while maintaining inductivity. It has a locus that approaches impedance.
次に、第1の伝送線路32の電気長が60°となると反射係数が低下し始め、電気長さらに大きくなるに従い反射係数はさらに低下する。この場合、図9(a)に表すように、電気長が45°から90°まで増加するに従い、負荷インピーダンスは開放インピーダンスから遠ざかる。十分な2倍波反射を得るには、電気長を52°以下にすることが好ましい。電気長が45°以下であれば、インピーダンス変換比が3程度の2倍波(m5=2fc)における反射係数を高く保つことができる。 Next, when the electrical length of the first transmission line 32 reaches 60 °, the reflection coefficient starts to decrease, and the reflection coefficient further decreases as the electrical length increases. In this case, as shown in FIG. 9A, the load impedance is moved away from the open impedance as the electrical length increases from 45 ° to 90 °. In order to obtain sufficient double wave reflection, the electrical length is preferably set to 52 ° or less. If the electrical length is 45 ° or less, the reflection coefficient at the second harmonic (m5 = 2fc) having an impedance conversion ratio of about 3 can be kept high.
他方、図9(b)に表すように、電気長を33°以上にしないと基本波における帯域を確保できない。すなわち、第1の実施形態において、第1の伝送線路32の電気長を33°以上かつ52°以下とすることにより、2倍波を抑制し高い電力付加効率を保つことができる。 On the other hand, as shown in FIG. 9B, the band in the fundamental wave cannot be secured unless the electrical length is set to 33 ° or more. That is, in the first embodiment, by setting the electrical length of the first transmission line 32 to 33 ° or more and 52 ° or less, the second harmonic can be suppressed and high power added efficiency can be maintained.
図10(a)は第4の実施形態にかかる半導体素子の出力電極からみた基本波および2倍波負荷インピーダンスを表すスミス図、図10(b)は基本波の入力側リターンロスを表すグラフ図、図10(c)は2倍波の反射係数を表すグラフ図、である。
回路構成は、第1の実施形態と同じとする。第4の実施形態の出力インピーダンスは、(5−j15)Ωとし、インピーダンス変換比は10程度とする。図10(a)のスミス図は特性インピーダンスZccが5Ωとして正規化されている。図10(b)において、縦軸はリターンロス(dB)、横軸は周波数(GHz)、である。また図10(c)において、縦軸は反射係数、横軸は周波数(GHz)、である。
FIG. 10A is a Smith diagram showing the fundamental wave and the second harmonic load impedance viewed from the output electrode of the semiconductor device according to the fourth embodiment, and FIG. 10B is a graph showing the input side return loss of the fundamental wave. FIG. 10C is a graph showing the reflection coefficient of the second harmonic wave.
The circuit configuration is the same as in the first embodiment. The output impedance of the fourth embodiment is (5-j15) Ω, and the impedance conversion ratio is about 10. In the Smith diagram of FIG. 10A, the characteristic impedance Zcc is normalized as 5Ω. In FIG. 10B, the vertical axis represents return loss (dB) and the horizontal axis represents frequency (GHz). In FIG. 10C, the vertical axis represents the reflection coefficient, and the horizontal axis represents the frequency (GHz).
図10(a)に表すように、第1の伝送線路32の電気長が75°であると、2倍波負荷インピーダンスz2@Q4は開放から大きく離間する。すなわち、図10(c)に表すように、電気長を70°以下にすると、2倍波(m5=2fc=20GHz)が十分に反射される。 As shown in FIG. 10A, when the electrical length of the first transmission line 32 is 75 °, the second harmonic load impedance z2 @ Q4 is greatly separated from the open state. That is, as shown in FIG. 10C, when the electrical length is set to 70 ° or less, the second harmonic (m5 = 2fc = 20 GHz) is sufficiently reflected.
インピーダンス変換比に依存して、第1の伝送線路32の電気長の許容範囲は変化する。第1の伝送線路32の電気長の下限値は基本波におけるリターンロスで決まり、上限値は2倍波における反射係数で決まる。 Depending on the impedance conversion ratio, the allowable range of the electrical length of the first transmission line 32 changes. The lower limit value of the electrical length of the first transmission line 32 is determined by the return loss in the fundamental wave, and the upper limit value is determined by the reflection coefficient in the second harmonic wave.
図11は、インピーダンス変換比に対する第1伝送線路の電気長依存性を表すグラフ図である。
周波数帯域の上限周波数において、第1の伝送線路32の第1の端部32aと第2の端部32bとの間の電気長の上限値をYU、下限をYLとする。また、容量性出力インピーダンスの実部に対する外部負荷ZLの抵抗値の比であるインピーダンス変換比をXとする。
FIG. 11 is a graph showing the electrical length dependency of the first transmission line with respect to the impedance conversion ratio.
At the upper limit frequency of the frequency band, the upper limit value of the electrical length between the first end portion 32a and the second end portion 32b of the first transmission line 32 is YU, and the lower limit is YL. Also, let X be the impedance conversion ratio that is the ratio of the resistance value of the external load ZL to the real part of the capacitive output impedance.
図12は、インピーダンス変換比Xの逆数に対する第1伝送線路32の電気長依存性を表すグラフ図である。
図12に表すシミュレーション結果から、3≦X≦30に対して、周波数帯域の上限周波数における電気長の上限YUの近似式を式(1)で表し、その下限YLの近似式を式(2)で表すことができる。
FIG. 12 is a graph showing the electrical length dependency of the first transmission line 32 with respect to the reciprocal of the impedance conversion ratio X.
From the simulation results shown in FIG. 12, with respect to 3 ≦ X ≦ 30, the approximate expression of the upper limit YU of the electrical length at the upper limit frequency of the frequency band is expressed by Expression (1), and the approximate expression of the lower limit YL is expressed by Expression (2). Can be expressed as
すなわち、周波数帯域の上限周波数における電気長D(度)は、式(3)を満たすものとする。 That is, the electrical length D (degrees) at the upper limit frequency of the frequency band satisfies the formula (3).
インピーダンス変換比Xの範囲を複数のグループに分けたとき、電気長の範囲は以下のようになる。インピーダンス変換比Xが3近傍の場合、電気長は30〜50°、とする。インピーダンス変換比Xが5近傍の場合、電気長は45〜60°とする。インピーダンス変換比Xが10近傍の場合、電気長は50〜70°とする。インピーダンス変換比Xが30近傍の場合、電気長は50〜80°とする。 When the range of the impedance conversion ratio X is divided into a plurality of groups, the range of the electrical length is as follows. When the impedance conversion ratio X is near 3, the electrical length is 30 to 50 °. When the impedance conversion ratio X is near 5, the electrical length is 45 to 60 °. When the impedance conversion ratio X is near 10, the electrical length is 50 to 70 °. When the impedance conversion ratio X is in the vicinity of 30, the electrical length is 50 to 80 °.
本実施形態の高周波半導体増幅器は、小型かつ低消費電力であり、レーダー装置や通信機器に広く用いることができる。 The high-frequency semiconductor amplifier of this embodiment is small and has low power consumption, and can be widely used for radar devices and communication equipment.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
10 高周波半導体増幅器、20 半導体素子、32 第1の伝送線路、32a 第1の伝送線路の第1の端部、32b 第1の伝送線路の第2の端部、40 出力整合回路、49 第2の伝送線路、74 ボンディングワイヤ、74a ボンディングワイヤの第1の端部、74b ボンディングワイヤの第2の端部、82 出力端子、ZL 外部負荷、fc 中心周波数、fh 上限周波数、m4 2倍波下限周波数、m5 2倍波中心周波数、m6 2倍波上限周波数
DESCRIPTION OF SYMBOLS 10 High frequency semiconductor amplifier, 20 Semiconductor element, 32 1st transmission line, 32a 1st edge part of 1st transmission line, 32b 2nd edge part of 1st transmission line, 40 output matching circuit, 49 2nd Transmission line, 74 bonding wire, 74a first end of bonding wire, 74b second end of bonding wire, 82 output terminal, Z L external load, fc center frequency, fh upper limit frequency, m4 double wave lower limit Frequency, m5 double harmonic center frequency, m6 double harmonic upper limit frequency
Claims (7)
外部負荷に接続される出力端子と、
第1の端部と、前記第1の端部とは反対の側に設けられた第2の端部と、を有する第1の伝送線路と、前記半導体素子の出力電極に接続された第1の端部と、前記第1の伝送線路の前記第1の端部に接続された第2の端部と、を有するボンディングワイヤと、を含む出力整合回路と、
を備え、
前記周波数帯域の上限周波数において、前記第1の端部と前記第2の端部との間の電気長をD(度)、前記容量性出力インピーダンスの実部に対する外部負荷の抵抗値の比であるインピーダンス変換比をXとするとき、
3≦X≦30において、 下記式、
An output terminal connected to an external load;
A first transmission line having a first end and a second end provided on the opposite side of the first end; and a first transmission line connected to the output electrode of the semiconductor element An output matching circuit comprising: a bonding wire having an end of the first transmission line; and a second end connected to the first end of the first transmission line;
With
At the upper limit frequency of the frequency band, the electrical length between the first end and the second end is D (degrees), and the ratio of the resistance value of the external load to the real part of the capacitive output impedance When an impedance conversion ratio is X,
In 3 ≦ X ≦ 30, the following formula:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177079A JP6523108B2 (en) | 2015-09-08 | 2015-09-08 | High frequency semiconductor amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177079A JP6523108B2 (en) | 2015-09-08 | 2015-09-08 | High frequency semiconductor amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017055226A true JP2017055226A (en) | 2017-03-16 |
JP6523108B2 JP6523108B2 (en) | 2019-05-29 |
Family
ID=58317673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015177079A Active JP6523108B2 (en) | 2015-09-08 | 2015-09-08 | High frequency semiconductor amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6523108B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130234794A1 (en) * | 2012-03-08 | 2013-09-12 | Kazutaka Takagi | Microwave semiconductor amplifier |
JP2013187774A (en) * | 2012-03-08 | 2013-09-19 | Toshiba Corp | High-frequency semiconductor amplifier |
JP2013187773A (en) * | 2012-03-08 | 2013-09-19 | Toshiba Corp | High-frequency semiconductor amplifier |
-
2015
- 2015-09-08 JP JP2015177079A patent/JP6523108B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130234794A1 (en) * | 2012-03-08 | 2013-09-12 | Kazutaka Takagi | Microwave semiconductor amplifier |
JP2013187774A (en) * | 2012-03-08 | 2013-09-19 | Toshiba Corp | High-frequency semiconductor amplifier |
JP2013187773A (en) * | 2012-03-08 | 2013-09-19 | Toshiba Corp | High-frequency semiconductor amplifier |
Also Published As
Publication number | Publication date |
---|---|
JP6523108B2 (en) | 2019-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5603893B2 (en) | High frequency semiconductor amplifier | |
JP5619055B2 (en) | High frequency semiconductor amplifier | |
US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
EP2637302B1 (en) | Microwave semiconductor amplifier | |
JP5468095B2 (en) | High frequency semiconductor amplifier | |
JP2015149627A (en) | High frequency semiconductor amplifier | |
JP4896609B2 (en) | Feed forward amplifier | |
JP2015149626A (en) | High frequency semiconductor amplifier | |
US9935581B2 (en) | High-frequency semiconductor amplifier | |
US9929693B2 (en) | High-frequency semiconductor amplifier | |
JP6383224B2 (en) | Semiconductor amplifier | |
US9590562B2 (en) | Semiconductor amplifier bias circuit and semiconductor amplifier device | |
WO2019202631A1 (en) | High-frequency power amplifier | |
JP6523108B2 (en) | High frequency semiconductor amplifier | |
JP6648979B2 (en) | Semiconductor amplifier | |
US9985584B2 (en) | High-frequency semiconductor amplifier | |
JP4142000B2 (en) | Integrated power amplification structure | |
JP2014207576A (en) | Field effect transistor and high frequency amplification circuit | |
KR102564085B1 (en) | doherty amplifier | |
JP6678827B2 (en) | High frequency amplifier | |
KR101601829B1 (en) | Semiconductor package for high power transistor | |
JP2018142583A (en) | Monolithic microwave integrated circuit | |
JP2018050276A (en) | Microwave semiconductor device | |
JP2017005534A (en) | High frequency power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170907 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6523108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |