JP2017054979A - Electronic component - Google Patents
Electronic component Download PDFInfo
- Publication number
- JP2017054979A JP2017054979A JP2015178786A JP2015178786A JP2017054979A JP 2017054979 A JP2017054979 A JP 2017054979A JP 2015178786 A JP2015178786 A JP 2015178786A JP 2015178786 A JP2015178786 A JP 2015178786A JP 2017054979 A JP2017054979 A JP 2017054979A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electrode
- metal bump
- base substrate
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
本発明は、貫通電極を有する電子部品に関する。 The present invention relates to an electronic component having a through electrode.
従来より、パッケージのキャビティ内に半導体素子、水晶振動子、又はＭＥＭＳ素子などの電子素子を封入した電子部品が知られている。これらの電子部品には、ベース基板を貫通する貫通電極が設けられており、この貫通電極を介して、キャビティ内の電子素子に電圧を印加することが可能となっている。
例えば、近年では、半導体微細加工技術を用いたＭＥＭＳ（Micro Electro Mechanical Systems）と呼ばれるマイクロマシン用パッケージやインターポーザ等の電子装置が知られているが、これらの電子装置では、基板の上面と下面との間を貫通する貫通電極を形成して配線パターン間を電気的に接続する構成が採られている。
2. Description of the Related Art Conventionally, an electronic component in which an electronic element such as a semiconductor element, a crystal resonator, or a MEMS element is sealed in a package cavity is known. These electronic components are provided with a through electrode penetrating the base substrate, and a voltage can be applied to the electronic element in the cavity through the through electrode.
For example, in recent years, electronic devices such as micro-machine packages and interposers called MEMS (Micro Electro Mechanical Systems) using semiconductor microfabrication technology are known. In these electronic devices, the upper and lower surfaces of a substrate are A configuration is adopted in which a through electrode penetrating therethrough is formed to electrically connect the wiring patterns.
近年、半導体集積回路の高密度集積化、高性能化を達成するための技術として、電子素子としての半導体素子にバンプ電極を形成し、このバンプ電極と貫通電極とを電気的に接続する構成が提案されている。この構成によれば、電子素子と貫通電極とをワイヤー接続する場合と比較して、両者の導電経路を短縮することが可能になる。 In recent years, as a technique for achieving high density integration and high performance of semiconductor integrated circuits, a configuration in which bump electrodes are formed on a semiconductor element as an electronic element and the bump electrode and the through electrode are electrically connected has been proposed. Proposed. According to this structure, compared with the case where the electronic element and the through electrode are connected by wire, it is possible to shorten the conductive path of both.
バンプ電極に関連する技術として、例えば特許文献１には、パッケージ内に実装される電子素子の裏面に金属バンプを形成し、ベース基板に形成された貫通孔を当該金属バンプによって塞ぐことで、貫通電極と金属バンプとの電気的接続を可能とする技術が開示されている。 As a technique related to the bump electrode, for example, in Patent Document 1, a metal bump is formed on the back surface of an electronic element mounted in a package, and a through hole formed in the base substrate is closed by the metal bump. A technique that enables electrical connection between an electrode and a metal bump is disclosed.
しかしながら従来技術には次の課題がある。
電子素子に金属バンプを形成し、当該金属バンプと貫通電極とを接続する場合、球状の金属バンプによって貫通孔を塞ぐことになるので、金属バンプと貫通電極との接触面積が一定とならず、両者の電気的接続が不安定になる虞がある。また、金属バンプによって貫通孔を確実に封止できず、電子部品の気密性が低下することで電子部品の高機能化を実現できない虞がある。
However, the prior art has the following problems.
When the metal bump is formed on the electronic element and the metal bump and the through electrode are connected, the through hole is blocked by the spherical metal bump, so the contact area between the metal bump and the through electrode is not constant, There is a risk that the electrical connection between the two becomes unstable. Further, the through-holes cannot be reliably sealed by the metal bumps, and there is a possibility that the electronic components cannot be improved in function because the airtightness of the electronic components is reduced.
そこで本発明は、上記課題を解決すべく、金属バンプと貫通電極との電気的接続の安定性を高めると共に、電子部品の気密性を確実に維持することが可能な電子部品の製造方法を提供することを目的とする。 Accordingly, the present invention provides a method for manufacturing an electronic component capable of improving the stability of the electrical connection between the metal bump and the through electrode and reliably maintaining the airtightness of the electronic component in order to solve the above-described problems. The purpose is to do.
上記目的を達成するために本発明の電子部品にあっては、ベース基板と、前記ベース基板との間にキャビティを形成するリッド基板と、前記キャビティ内に封入される電子素子と、前記ベース基板を貫通する貫通孔に形成される貫通電極と、を備え、前記貫通電極における前記キャビティ側の端面には金属バンプが形成されており、前記金属バンプによって前記貫通孔が塞がれていると共に前記金属バンプ上に前記電気素子が実装されており、前記貫通電極は、前記貫通孔の内側側面に形成され、前記金属バンプに接続する導電膜と、前記貫通孔に充填されているめっき層とによって形成されていることを特徴とする。 In order to achieve the above object, in the electronic component of the present invention, a base substrate, a lid substrate that forms a cavity between the base substrate, an electronic element sealed in the cavity, and the base substrate A metal bump is formed on the end surface of the through electrode on the cavity side, and the through hole is closed by the metal bump. The electric element is mounted on a metal bump, and the through electrode is formed on an inner side surface of the through hole, and is formed of a conductive film connected to the metal bump and a plating layer filled in the through hole. It is formed.
かかる構成によれば、電子素子ではなく、貫通電極の端面に金属バンプが形成されており、当該金属バンプが貫通孔を塞ぐように形成されているので、従来技術と比較すると貫通電極と金属バンプとの電気的接続の安定性を高めることが可能になる。また、金属バンプによって貫通孔を塞ぐと共に、貫通孔にめっき層が充填されているので、貫通孔を確実に封止することが可能になる。よって、電子部品の高機能化を実現できる。 According to such a configuration, the metal bump is formed on the end face of the through electrode, not the electronic element, and the metal bump is formed so as to close the through hole. It is possible to increase the stability of the electrical connection with the. Moreover, since the through hole is closed by the metal bump and the plated hole is filled in the through hole, the through hole can be reliably sealed. Therefore, it is possible to realize higher functionality of electronic components.
また、本発明では、
前記ベース基板上において前記貫通孔の開口端の周囲には、前記導電膜と接続する電極膜が形成されており、前記金属バンプは、前記貫通電極の端面と前記電極膜上に形成されていると好適である。
In the present invention,
On the base substrate, an electrode film connected to the conductive film is formed around the opening end of the through hole, and the metal bump is formed on the end surface of the through electrode and the electrode film. It is preferable.
かかる構成によれば、導電膜に対してベース基板上の電極膜が接続されており、金属バンプがこの電極膜上にも形成されていることによって、貫通電極と金属バンプとの電気的接続の安定性をより高めることが可能になる。また、金属バンプと電極膜とが接続しているので、ベース基板上に金属バンプを形成する際に、金属バンプの形成位置を高精度に決める必要がない（電極膜と接触していれば、貫通電極と金属バンプとの電気的接続は維持できる）。よって、工程の簡素化、低コスト化を実現することができる。 According to such a configuration, the electrode film on the base substrate is connected to the conductive film, and the metal bumps are also formed on the electrode film, so that the electrical connection between the through electrode and the metal bump is achieved. Stability can be further increased. In addition, since the metal bump and the electrode film are connected, it is not necessary to determine the formation position of the metal bump with high accuracy when forming the metal bump on the base substrate (if it is in contact with the electrode film, The electrical connection between the through electrode and the metal bump can be maintained). Therefore, simplification of the process and cost reduction can be realized.
また、本発明では、
前記貫通孔において前記キャビティとは反対側の端面では、前記導電膜が前記貫通孔の内側側面から前記ベース基板上にまで延出し、前記導電膜を覆う領域に前記めっき層が形成されていると共に、前記めっき層の上に外部電極膜が形成されていると好適である。
In the present invention,
In the end face of the through hole opposite to the cavity, the conductive film extends from the inner side surface of the through hole to the base substrate, and the plating layer is formed in a region covering the conductive film It is preferable that an external electrode film is formed on the plating layer.
かかる構成によれば、導電膜がベース基板上にまで延出し、導電膜を覆うようにめっき層が形成されており、さらのそのめっき層の上に外部電極膜が形成されているので、電子部品を基板に実装した状態で、外部より衝撃、振動を受けた場合に、導電膜、めっき層が緩衝部材として機能することで、衝撃、振動を緩和させることが可能になる。よって、衝撃、振動が電子素子に伝わることを低減でき、電子部品の高機能化を実現できる。 According to such a configuration, the conductive film extends to the base substrate, the plating layer is formed so as to cover the conductive film, and the external electrode film is formed on the plating layer. When the component is mounted on the substrate and receives impact and vibration from the outside, the conductive film and the plating layer function as a buffer member, so that the impact and vibration can be reduced. Therefore, it is possible to reduce the impact and vibration from being transmitted to the electronic element, and it is possible to realize high functionality of the electronic component.
また、本発明では、
前記金属バンプの最大径は、前記貫通孔の断面積の１．５倍以上であると好適である。
In the present invention,
It is preferable that the maximum diameter of the metal bump is 1.5 times or more the cross-sectional area of the through hole.
かかる構成によれば、金属バンプの位置精度に関わらず、金属バンプと貫通電極とを確実に電気的接続させることが可能になる。 According to this configuration, the metal bump and the through electrode can be reliably electrically connected regardless of the position accuracy of the metal bump.
また、本発明では、
前記電子素子とは、ＭＥＭＳ、半導体デバイス又は水晶振動子であると好適である。
In the present invention,
The electronic element is preferably a MEMS, a semiconductor device, or a crystal resonator.
かかる構成によれば、電気的接続の安定性を高めると共に、電子部品の気密性を確実に維持することが可能なＭＥＭＳ、半導体デバイス又は水晶振動子を提供することができる。 According to this configuration, it is possible to provide a MEMS, a semiconductor device, or a crystal resonator that can improve the stability of electrical connection and can reliably maintain the airtightness of an electronic component.
以上説明したように、本発明によれば、金属バンプと貫通電極との電気的接続の安定性を高めると共に、電子部品の気密性を確実に維持することが可能な電子部品を提供することが可能になる。 As described above, according to the present invention, it is possible to provide an electronic component capable of improving the stability of the electrical connection between the metal bump and the through electrode and reliably maintaining the airtightness of the electronic component. It becomes possible.
以下に図面を参照して、この発明を実施するための形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。 DETAILED DESCRIPTION Exemplary embodiments for carrying out the present invention will be described in detail below with reference to the drawings. However, the dimensions, materials, shapes, relative arrangements, and the like of the components described in the following embodiments are not intended to limit the scope of the present invention only to those unless otherwise specified. Absent.
（第１実施形態）
図１〜図１３を参照して、本発明の第１実施形態に係る電子部品について説明する。
(First embodiment)
With reference to FIGS. 1-13, the electronic component which concerns on 1st Embodiment of this invention is demonstrated.
（１：電子部品の概略構成）
図１は、本実施形態における電子部品の貫通電極、及び金属バンプ１０６（バンプ電極）の概略構成を示す図である。なお、ここでは不図示であるが、本実施形態における電子部品は、ベース基板１０１とリッド基板（不図示）との間に形成されたキャビティ内において、ベース基板１０１上に電子デバイス１２０（電子素子）が実装される構成を有している。
(1: Schematic configuration of electronic components)
FIG. 1 is a diagram showing a schematic configuration of a through electrode of an electronic component and a metal bump 106 (bump electrode) in the present embodiment. Although not shown here, the electronic component in the present embodiment has an electronic device 120 (electronic element) on the base substrate 101 in a cavity formed between the base substrate 101 and a lid substrate (not shown). ) Is implemented.
ベース基板１０１、リッド基板は、従来より知られている基板を適用することが可能であるが、本実施形態では、ベース基板１０１として、厚みが３００〜５００μｍ程度のシリコン基板を用いている。 Conventionally known substrates can be applied to the base substrate 101 and the lid substrate. In this embodiment, a silicon substrate having a thickness of about 300 to 500 μm is used as the base substrate 101.
また、ベース基板１０１とリッド基板の接合方法は、接着剤による接合、陽極接合による接合など、従来より知られている接合方法を用いることができる。また、ベース基板１０１、及びリッド基板は、いずれも平板状としてこれらの基板の間に枠状部材を介在させてもよいし、少なくとも一方を凹状とすることでキャビティを形成してもよい。 As a method for bonding the base substrate 101 and the lid substrate, conventionally known bonding methods such as bonding by an adhesive and bonding by anodic bonding can be used. In addition, the base substrate 101 and the lid substrate may both be flat and a frame member may be interposed between these substrates, or a cavity may be formed by making at least one concave.
電子デバイス１２０は、ベース基板１０１に形成された金属バンプ１０６に対して、電子デバイス１２０上に形成されている電極パッド１２１が接続することで、金属バンプ１０６と電気的に接続されている。なお、電子デバイス１２０としては、ＭＥＭＳ素子（ＭＥＭＳ技術によって作製された素子）、半導体デバイス、又は水晶振動子などを用いることができる。 The electronic device 120 is electrically connected to the metal bump 106 by connecting the electrode pad 121 formed on the electronic device 120 to the metal bump 106 formed on the base substrate 101. Note that as the electronic device 120, a MEMS element (an element manufactured by MEMS technology), a semiconductor device, a crystal resonator, or the like can be used.
ベース基板１０１の表面及び貫通孔１０４の内側面には、絶縁膜１０３が連続して形成されており、さらに貫通孔１０４の一方の開口端の周辺領域には、絶縁膜１０３の表面に電極配線１０５（電極膜）が形成されている。そして、電極配線１０５の表面に、金属バンプ１０６が形成されている。図１では、電極配線１０５が、金属バンプ１０６よりも外側にはみ出す領域に形成されている構成が示されているが、金属バンプ１０６が電極配線１０５を覆うように形成されていてもよい。この場合は、ベース基板１０１に対する金属バンプ１０６の接着強度がより向上する。なお、絶縁膜１０３と電極配線１０５との金属バンプの親和性を異ならせてもよい。例えば、絶縁膜１０３の親和性よりも電極配線１０５の尾や和性の方を高くすることで、金属バンプ１０６の濡れ広がりを抑制することが可能になり、金属バンプ１０６の姿勢を安定させることができる。 An insulating film 103 is continuously formed on the surface of the base substrate 101 and the inner side surface of the through hole 104, and an electrode wiring is formed on the surface of the insulating film 103 in the peripheral region of one opening end of the through hole 104. 105 (electrode film) is formed. A metal bump 106 is formed on the surface of the electrode wiring 105. Although FIG. 1 shows a configuration in which the electrode wiring 105 is formed in a region protruding outside the metal bump 106, the metal bump 106 may be formed so as to cover the electrode wiring 105. In this case, the adhesive strength of the metal bump 106 to the base substrate 101 is further improved. Note that the affinity of the metal bumps of the insulating film 103 and the electrode wiring 105 may be different. For example, by making the tail and compatibility of the electrode wiring 105 higher than the affinity of the insulating film 103, it becomes possible to suppress the wetting and spreading of the metal bump 106, and to stabilize the posture of the metal bump 106. Can do.
そして、貫通孔１０４には、内側面において絶縁膜１０３の表面にシード膜１０８（導電膜）が形成されており、さらにシード膜１０８の表面には、めっきが充填されることで形成された貫通ビア１０９（めっき層）が設けられている。なお、本実施形態では、貫通ビア１０９の直径を３０〜６０μｍ程度としている。 In the through hole 104, a seed film 108 (conductive film) is formed on the surface of the insulating film 103 on the inner surface, and the surface of the seed film 108 is formed by filling with plating. A via 109 (plating layer) is provided. In the present embodiment, the diameter of the through via 109 is about 30 to 60 μm.
一方、貫通孔１０４の他方の開口端の周辺領域では、絶縁膜１０３の表面にシード膜１０８が延出しており、このシード膜１０８を覆うように、貫通ビア１０９が延出されている。さらに、シード膜１０８、貫通ビア１０９を覆うように、拡散防止膜１１０が成膜されており、その表面に、外部接続用電極１１１が形成されている。この構成によれば、貫通ビア１０９とシード膜１０８とが緩衝部材として機能することで、外部からの衝撃、振動が貫通ビア１０９を経由して電子デバイス１２０に伝達する可能性を低減できる。よって、電子デバイス１２０の高機能化を実現できる。 On the other hand, in the peripheral region of the other opening end of the through hole 104, the seed film 108 extends on the surface of the insulating film 103, and the through via 109 extends so as to cover the seed film 108. Further, a diffusion prevention film 110 is formed so as to cover the seed film 108 and the through via 109, and an external connection electrode 111 is formed on the surface thereof. According to this configuration, since the through via 109 and the seed film 108 function as a buffer member, it is possible to reduce the possibility that external impact and vibration are transmitted to the electronic device 120 via the through via 109. Therefore, high functionality of the electronic device 120 can be realized.
なお、本実施形態では、拡散防止膜１１０としてＮｉを用い、外部接続用電極１１１としてＡｕを用いている。また、拡散防止膜１１０は、貫通ビア１０９の表面を覆うのみならず、貫通ビア１０９の側面も覆うように、即ち、貫通ビア１０９が露出しないように完全に覆うように構成してもよい。これにより、貫通ビア１０９の耐久性を向上させることが可能になる。 In this embodiment, Ni is used as the diffusion preventing film 110 and Au is used as the external connection electrode 111. Further, the diffusion preventing film 110 may be configured not only to cover the surface of the through via 109 but also to cover the side surface of the through via 109, that is, to completely cover the through via 109 so as not to be exposed. Thereby, the durability of the through via 109 can be improved.
（２：電子部品の製造方法）
図２〜図１２を参照して、本実施形態における電子部品の製造方法について説明する。まず、図２に示すように、ベース基板１０１として、シリコンやＧａＡｓといった半導体、ガラス、又はセラミックスなどの絶縁体から形成されるベース基板１０１を準備する。ベース基板１０１の材料を選択する際は、ベース基板１０１に実装する電子デバイス１２０の諸特性を考慮して選択する。
(2: Manufacturing method of electronic parts)
With reference to FIGS. 2-12, the manufacturing method of the electronic component in this embodiment is demonstrated. First, as shown in FIG. 2, a base substrate 101 formed from an insulator such as a semiconductor such as silicon or GaAs, glass, or ceramics is prepared as the base substrate 101. When the material of the base substrate 101 is selected, the material is selected in consideration of various characteristics of the electronic device 120 mounted on the base substrate 101.
（２−１：貫通孔形成工程）
次に、図３、図４に示すように、ベース基板１０１の所定の位置に貫通孔１０４を形成する（貫通孔形成工程）。貫通孔形成工程では、まず、ベース基板１０１の表面、裏面をレジスト膜などの保護膜で覆い、その後、後述する貫通孔１０４を形成する位置以外の領域のみが保護膜で覆われるようにパターン１０２Ａを形成する。これにより、貫通孔１０４の位置のみが露出したマスクパターンが形成される。なお、ベース基板１０１の裏面では、一様に保護膜１０２Ｂが形成されている。なお、ここでは貫通孔１０４がひとつだけ図示されているが、本実施形態では、ウェハ上に複数個の電子部品を形成する場合を想定しており、よって、貫通孔１０４は複数形成されているものとする。
(2-1: Through hole forming step)
Next, as shown in FIGS. 3 and 4, a through hole 104 is formed at a predetermined position of the base substrate 101 (through hole forming step). In the through-hole forming step, first, the surface 102b of the base substrate 101 is covered with a protective film such as a resist film. Form. Thereby, a mask pattern in which only the position of the through hole 104 is exposed is formed. Note that a protective film 102 </ b> B is uniformly formed on the back surface of the base substrate 101. Although only one through hole 104 is shown here, in the present embodiment, it is assumed that a plurality of electronic components are formed on the wafer, and thus a plurality of through holes 104 are formed. Shall.
その後、図４に示すように、ドライエッチング法または、ベース基板１０１の材質によっては、ウエットエッチング法やブラスト加工を用いて、貫通孔１０４を形成する。貫通孔１０４を形成後は、マスクパターン１０２Ａおよび１０２Ｂを剥離する。上述したように、本実施形態における貫通孔１０４の直径は３０〜６０μｍとする。 Thereafter, as shown in FIG. 4, the through-hole 104 is formed using a dry etching method or a wet etching method or a blast process depending on the material of the base substrate 101. After the through hole 104 is formed, the mask patterns 102A and 102B are peeled off. As described above, the diameter of the through hole 104 in this embodiment is 30 to 60 μm.
（２−２：絶縁膜形成工程）
次に、図５に示すように、貫通孔１０４の内側面とベース基板１０１の表面、裏面に対して、互いが連続するように絶縁膜１０３を形成する。絶縁膜１０３は、ＣＶＤ法により形成することができる。このとき、絶縁膜１０３の厚みは、０．５〜２．０μｍとすることができる。また、本実施形態では、絶縁膜１０３をＳｉＯ２によって形成しているが、ＳｉＯ２のみならず、ＳｉＯ２膜上にＳｉＮ膜を形成することで絶縁膜１０３を形成しても良い。
(2-2: Insulating film forming step)
Next, as shown in FIG. 5, an insulating film 103 is formed on the inner surface of the through hole 104 and the front and back surfaces of the base substrate 101 so as to be continuous with each other. The insulating film 103 can be formed by a CVD method. At this time, the thickness of the insulating film 103 can be set to 0.5 to 2.0 μm. In the present embodiment, the insulating film 103 is formed of SiO 2. However, the insulating film 103 may be formed by forming a SiN film on the SiO 2 film as well as the SiO 2.
（２−３：電極膜形成工程）
次に、図６、図７に示すように、貫通孔１０４の一方の開口端の周辺領域に電極配線１０５（電極膜）を形成する。電極配線１０５は、絶縁膜１０３上に形成されている。電極配線１０５としては、Ａｕ／Ｎｉ／Ｃｒや、Ａｕ／Ｐｔ／Ｔｉの構成を採用することができる。この電極配線１０５は、スパッタ法により、露光パターニングにて、所望の箇所に形成する。
(2-3: Electrode film forming step)
Next, as shown in FIGS. 6 and 7, an electrode wiring 105 (electrode film) is formed in a peripheral region around one open end of the through hole 104. The electrode wiring 105 is formed on the insulating film 103. As the electrode wiring 105, a configuration of Au / Ni / Cr or Au / Pt / Ti can be adopted. The electrode wiring 105 is formed at a desired location by exposure patterning using a sputtering method.
具体的には、まず、図６に示すように、ベース基板１０１の表面において、電極配線１０５を形成するためにレジスト膜１０２Ａをマスクとするマスクパターンを形成する。また、ベース基板１０１の裏面において、後述する外部接続用電極１１１の領域を形成するためのレジスト膜１０２Ｂをマスクとするマスクパターンを形成する（レジスト膜形成工程）。 Specifically, first, as shown in FIG. 6, a mask pattern using the resist film 102 </ b> A as a mask is formed on the surface of the base substrate 101 in order to form the electrode wiring 105. Further, a mask pattern is formed on the back surface of the base substrate 101 using a resist film 102B as a mask for forming a region of an external connection electrode 111 to be described later (resist film forming step).
次に、図７に示すように、電極配線１０５をレジスト膜１０２Ａを覆うようにして、スパッタ法で形成する。これにより、電極配線１０５は、貫通孔１０４の一方の開口端の周辺領域と、そのさらに外側の領域との境界に段差が形成されることになる。即ち、段差状の電極配線１０５が形成される。なお、電極配線１０５の材質は上述の通りであるが、例えば、Ａｕ／Ｎｉ／Ｃｒによって電極配線１０５を構成する場合は、Ａｕは１０００〜１５００Å、Ｎｉは１０００〜２０００Å、Ｃｒは３００〜６００Åとすることができる。なお、Ａｕ／Ｐｔ／Ｔｉによって電極配線１０５を構成する場合も同様の厚さである。 Next, as shown in FIG. 7, the electrode wiring 105 is formed by sputtering so as to cover the resist film 102A. Thereby, in the electrode wiring 105, a step is formed at the boundary between the peripheral region of one open end of the through hole 104 and the region further outside. That is, the stepped electrode wiring 105 is formed. The material of the electrode wiring 105 is as described above. For example, when the electrode wiring 105 is made of Au / Ni / Cr, Au is 1000 to 1500 mm, Ni is 1000 to 2000 mm, and Cr is 300 to 600 mm. can do. Note that the thickness is similar when the electrode wiring 105 is formed of Au / Pt / Ti.
（２−４：バンプ形成工程）
次に、図８に示すように、貫通孔１０４の一方の開口端を覆うように金属バンプ１０６を形成する。金属バンプ１０６は、貫通孔１０４の周辺領域に形成された段差状の電極配線１０５の下段領域に超音波接続によって形成されている。金属バンプ１０６の材料としては、ＡｕあるいはＣｕを使用することができる。
(2-4: Bump formation process)
Next, as shown in FIG. 8, metal bumps 106 are formed so as to cover one open end of the through hole 104. The metal bump 106 is formed by ultrasonic connection in the lower region of the stepped electrode wiring 105 formed in the peripheral region of the through hole 104. As a material of the metal bump 106, Au or Cu can be used.
この金属バンプ１０６の直径は５０〜１００μｍであり、その高さは５０〜１００μｍとすることができる。金属バンプ１０６の直径は、貫通孔１０４の直径の１．５倍以上であるとよい。これにより、金属バンプ１０６の位置精度（誤差）によらず、金属バンプと後述の貫通ビア１０９との接続を確実に確保することができる。
このように、上述の電極膜形成工程において形成した段差状の電極配線１０５の下段領域に金属バンプ１０６を形成しているので、形成する際の位置決めが容易であり、さらに金属バンプ１０６を形成した後に金属バンプ１０６が濡れ広がり、金属バンプ１０６の姿勢が変形することを防止できる。
The metal bump 106 has a diameter of 50 to 100 μm and a height of 50 to 100 μm. The diameter of the metal bump 106 is preferably 1.5 times or more the diameter of the through hole 104. As a result, the connection between the metal bump and a later-described through via 109 can be reliably ensured regardless of the positional accuracy (error) of the metal bump 106.
As described above, the metal bumps 106 are formed in the lower region of the stepped electrode wiring 105 formed in the above-described electrode film forming step, so that positioning during the formation is easy, and the metal bumps 106 are further formed. It is possible to prevent the metal bumps 106 from getting wet later and the metal bumps 106 from being deformed.
（２−５：下地金属形成工程、貫通電極形成工程）
次に図９〜図１１に示すように、貫通孔１０４にシード膜１０８、貫通ビア１０９を形成する。
まず、図９に示すように、ベース基板１０１の表面において、金属バンプ１０６を覆うようにして保護フィルム１０７を張り付ける。これは、後述のめっき法により貫通ビア１０９を形成する際に、金属バンプ１０６および電極配線１０５の表面にめっき金属が付着しないようにするためのものである。なお、保護フィルム１０７としては、フィルム状レジスト膜を用いることができる。また、保護フィルム１０７の厚みは、１０〜１００μｍとすることができる。
(2-5: base metal forming step, through electrode forming step)
Next, as shown in FIGS. 9 to 11, a seed film 108 and a through via 109 are formed in the through hole 104.
First, as shown in FIG. 9, a protective film 107 is pasted on the surface of the base substrate 101 so as to cover the metal bumps 106. This is to prevent the plating metal from adhering to the surfaces of the metal bump 106 and the electrode wiring 105 when the through via 109 is formed by a plating method described later. Note that a film-like resist film can be used as the protective film 107. Moreover, the thickness of the protective film 107 can be 10-100 micrometers.
次に、図１０に示すように、無電解めっき法によって貫通ビア１０９を形成する。
まず、貫通孔１０４の内側面にシード膜１０８を形成する。シード膜１０８の形成方法については詳述しないが、ベース基板１０１の裏面に形成したレジスト膜１０２Ｂ上にスパッタ法でシード膜１０８を形成する。なお、ここでは無電解めっき法による貫通ビア１０９の形成方法を説明しているが、貫通ビア１０９は、電解めっき法で形成してもよく、この場合は、シード膜１０８は不要である。
Next, as shown in FIG. 10, through vias 109 are formed by electroless plating.
First, the seed film 108 is formed on the inner surface of the through hole 104. Although a method for forming the seed film 108 is not described in detail, the seed film 108 is formed on the resist film 102B formed on the back surface of the base substrate 101 by a sputtering method. Here, although the method of forming the through via 109 by the electroless plating method is described, the through via 109 may be formed by the electrolytic plating method, and in this case, the seed film 108 is unnecessary.
次に、図１１に示すように、電解めっき法又は無電解めっき法によって、貫通ビア１０９を形成する。電解めっき法で貫通ビア１０９を形成する際には、電極配線１０５に電圧を印加することで、電気的に接続している金属バンプ１０６を給電層として貫通ビア１０９を形成することができる。また、無電解めっき法では、シード膜１０８を核として、貫通ビア１０９を形成することができる。 Next, as shown in FIG. 11, through vias 109 are formed by electrolytic plating or electroless plating. When the through via 109 is formed by the electrolytic plating method, by applying a voltage to the electrode wiring 105, the through via 109 can be formed using the electrically connected metal bump 106 as a power feeding layer. In the electroless plating method, the through via 109 can be formed with the seed film 108 as a nucleus.
このようなめっき法によって貫通ビア１０９を形成することで、貫通孔１０４の内側面から貫通孔１０４の中心方向に向けてめっきが徐々に積層され、結果的に貫通孔１０４の直径と同じ３０〜６０μｍの突出量となる。よって、めっきによって貫通孔１０４を確実に封止することができる。また、貫通孔１０４の内側面からめっきが積層されるので、空隙を形成することなく、貫通孔１０４内をめっきで万遍なく充填することができる。よって、貫通ビア１０９の信頼度が向上し、さらに空隙が形成されないことから貫通ビア１０９の抵抗を下げることができるので、電子デバイス１２０の高機能化に対応することが可能になる。 By forming the through via 109 by such a plating method, the plating is gradually laminated from the inner surface of the through hole 104 toward the center of the through hole 104, and as a result, the diameter of the through hole 104 is 30 to 30 mm. The protrusion amount is 60 μm. Therefore, the through hole 104 can be reliably sealed by plating. Moreover, since plating is laminated | stacked from the inner surface of the through-hole 104, the inside of the through-hole 104 can be filled with plating uniformly, without forming a space | gap. Therefore, the reliability of the through via 109 is improved, and the resistance of the through via 109 can be lowered because no void is formed. Therefore, it is possible to cope with the higher functionality of the electronic device 120.
貫通ビア１０９を形成した後は、貫通孔１０４の他方の開口端から突出した貫通ビア１０９の端面を覆うように拡散防止膜１１０を形成し、更に外部接続用電極１１１を形成する。この際、拡散防止膜１１０は、無電解めっき法あるいは、電解めっき法を使用して形成することができ、材質としてはＮｉを使用することができる。また、外部電極接続用電極１１１も同様に電解めっき法あるいは無電解めっき法で形成することができ、材質としてＡｕを使用することができる。 After the through via 109 is formed, the diffusion prevention film 110 is formed so as to cover the end face of the through via 109 protruding from the other opening end of the through hole 104, and the external connection electrode 111 is further formed. At this time, the diffusion preventing film 110 can be formed using an electroless plating method or an electrolytic plating method, and Ni can be used as a material. Similarly, the external electrode connecting electrode 111 can be formed by electrolytic plating or electroless plating, and Au can be used as the material.
（２−６：リフトオフ工程）
図１２、図１３を参照して、貫通ビア１０９を形成した後のリフトオフ工程について説明する。
貫通ビア１０９を形成し、拡散防止膜１１０、外部接続用電極１１１を形成した後は、図１２に示すように、ベース基板１０１の表面から保護フィルム１０７を剥がす。そして、図１３に示すように、レジスト膜１０２Ａおよび１０２Ｂを、有機溶剤を使用したリフトオフ技法によって剥離する。その後、不図示の工程により、金属バンプ１０６上に電子デバイス１２０を実装し、さらにリッド基板とベース基板１０１とを接合することにより、電子部品を製造することが可能になる。
(2-6: Lift-off process)
With reference to FIGS. 12 and 13, the lift-off process after the through via 109 is formed will be described.
After the through via 109 is formed, and the diffusion prevention film 110 and the external connection electrode 111 are formed, the protective film 107 is peeled off from the surface of the base substrate 101 as shown in FIG. Then, as shown in FIG. 13, the resist films 102A and 102B are removed by a lift-off technique using an organic solvent. Thereafter, the electronic device 120 is mounted on the metal bump 106 by a process (not shown), and the lid substrate and the base substrate 101 are bonded to each other, whereby an electronic component can be manufactured.
また、電解めっき法を行うために、金属バンプ１０６上に金属層を形成する必要がなく、この金属層を除去する際の薬液によって、金属バンプ１０６および電極配線１０５がダメージを受ける可能性がない為、実装不良や電気的特性不良などの品質や低下させることがなく、電子部品の信頼性の確保をすることができる。 Further, it is not necessary to form a metal layer on the metal bump 106 in order to perform the electrolytic plating method, and there is no possibility that the metal bump 106 and the electrode wiring 105 are damaged by a chemical solution when removing the metal layer. Therefore, it is possible to ensure the reliability of the electronic component without deteriorating the quality such as mounting failure or electrical characteristic failure.
また、本実施形態のめっき法によれば、貫通ビア１０９内に空隙等が生じる虞がないので、信頼性の高い貫通ビア１０９を形成することが可能になる。 In addition, according to the plating method of the present embodiment, there is no possibility that a void or the like is generated in the through via 109, so that the through via 109 with high reliability can be formed.
このように、本実施形態の電子部品によれば、バンプ電極と貫通電極との電気的接続の安定性を高めると共に、気密性を確実に維持することが可能な電子部品を提供することが可能になる。 As described above, according to the electronic component of the present embodiment, it is possible to provide an electronic component that can improve the stability of the electrical connection between the bump electrode and the through electrode and can reliably maintain airtightness. become.
（その他の実施形態）
上記実施形態では、ベース基板１０１としてシリコン基板を用いているが、ベース基板１０１が、ガラスやセラミックなどの絶縁性に優れた材料で形成される場合であってもよい。この場合は、ベース基板１０１自体が絶縁性を有するので、上述した絶縁膜形成工程を省略することが可能である。即ち、本発明における絶縁膜形成工程は、ベース基板１０１の材料によって、適宜選択することができる工程である。
(Other embodiments)
In the above embodiment, a silicon substrate is used as the base substrate 101. However, the base substrate 101 may be formed of a material having excellent insulating properties such as glass or ceramic. In this case, since the base substrate 101 itself has an insulating property, the above-described insulating film forming step can be omitted. That is, the insulating film formation step in the present invention is a step that can be selected as appropriate depending on the material of the base substrate 101.
１０１・・・ベース基板、１０３・・・絶縁膜、１０４・・・貫通孔、１０８・・・シード膜、１０９・・・貫通ビア（貫通電極）、１１０・・・拡散防止膜、１１１・・・外部接続用電極、１２０・・・電子デバイス DESCRIPTION OF SYMBOLS 101 ... Base substrate, 103 ... Insulating film, 104 ... Through-hole, 108 ... Seed film, 109 ... Through-via (through-electrode), 110 ... Diffusion prevention film, 111 ... .Electrodes for external connection, 120 ... electronic device
Claims (5)
前記ベース基板との間にキャビティを形成するリッド基板と、
前記キャビティ内に封入される電子素子と、
前記ベース基板を貫通する貫通孔に形成される貫通電極と、を備え、
前記貫通電極における前記キャビティ側の端面には金属バンプが形成されており、前記金属バンプによって前記貫通孔が塞がれていると共に前記金属バンプ上に前記電気素子が実装されており、
前記貫通電極は、前記貫通孔の内側側面に形成され、前記金属バンプに接続する導電膜と、前記貫通孔に充填されているめっき層とによって形成されていることを特徴とする電子部品。 A base substrate;
A lid substrate that forms a cavity with the base substrate;
An electronic element enclosed in the cavity;
A through electrode formed in a through hole penetrating the base substrate,
A metal bump is formed on the end surface on the cavity side of the through electrode, the through hole is blocked by the metal bump, and the electric element is mounted on the metal bump,
The through electrode is formed on an inner side surface of the through hole, and is formed of a conductive film connected to the metal bump and a plating layer filled in the through hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015178786A JP2017054979A (en) | 2015-09-10 | 2015-09-10 | Electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015178786A JP2017054979A (en) | 2015-09-10 | 2015-09-10 | Electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017054979A true JP2017054979A (en) | 2017-03-16 |
Family
ID=58320995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015178786A Pending JP2017054979A (en) | 2015-09-10 | 2015-09-10 | Electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017054979A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006025139A1 (en) * | 2004-09-01 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | Circuit board, manufacturing method thereof, and electronic parts using the same |
| JP2006253631A (en) * | 2005-02-14 | 2006-09-21 | Fujitsu Ltd | Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same |
| JP2007115776A (en) * | 2005-10-18 | 2007-05-10 | Shinko Electric Ind Co Ltd | Semiconductor chip and its manufacturing method |
-
2015
- 2015-09-10 JP JP2015178786A patent/JP2017054979A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006025139A1 (en) * | 2004-09-01 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | Circuit board, manufacturing method thereof, and electronic parts using the same |
| JP2006253631A (en) * | 2005-02-14 | 2006-09-21 | Fujitsu Ltd | Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same |
| JP2007115776A (en) * | 2005-10-18 | 2007-05-10 | Shinko Electric Ind Co Ltd | Semiconductor chip and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101117618B1 (en) | Method for forming through electrode | |
| JP6286169B2 (en) | Wiring board and manufacturing method thereof | |
| JP5139347B2 (en) | Electronic component device and manufacturing method thereof | |
| US9585254B2 (en) | Electronic device | |
| JP3975194B2 (en) | Package manufacturing method | |
| JPWO2010016487A1 (en) | Piezoelectric vibration device sealing member and manufacturing method thereof | |
| TWI682411B (en) | Thin film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device provided with the substrate | |
| US11492250B2 (en) | Electronic device and method for manufacturing an electronic device | |
| JP5367616B2 (en) | Wiring board and manufacturing method thereof | |
| KR20040055642A (en) | Method of forming a penetration electrode and substrate having a penetration electrode | |
| JP2014192386A (en) | Interposer, and electronic component package | |
| JP2018107419A (en) | Through electrode substrate, mounting substrate including through electrode substrate, and manufacturing method of through electrode substrate | |
| JP2007149742A (en) | Package and electronic device using the same | |
| JP2019016672A (en) | Mounting substrate, and method of manufacturing mounting substrate | |
| JP2012084681A (en) | Electronic component device, and manufacturing method and wiring substrate for the same | |
| EP3301712A1 (en) | Semiconductor package assembley | |
| JP2018067571A (en) | Semiconductor device and method of manufacturing the same | |
| JP2009049087A (en) | Method for manufacturing electronic component and electronic component | |
| JP6712136B2 (en) | Electronic component manufacturing method | |
| JP2017054979A (en) | Electronic component | |
| JP2016157901A (en) | Electronic device | |
| JP2017054978A (en) | Method for manufacturing electronic component | |
| JP6129491B2 (en) | Multi-wiring board | |
| JP6580889B2 (en) | Semiconductor device | |
| JP2014086963A (en) | Package and method of manufacturing package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170913 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190910 |