JP2017033383A - Processing device - Google Patents
Processing device Download PDFInfo
- Publication number
- JP2017033383A JP2017033383A JP2015154134A JP2015154134A JP2017033383A JP 2017033383 A JP2017033383 A JP 2017033383A JP 2015154134 A JP2015154134 A JP 2015154134A JP 2015154134 A JP2015154134 A JP 2015154134A JP 2017033383 A JP2017033383 A JP 2017033383A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- status request
- status
- information
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 39
- 230000005540 biological transmission Effects 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 27
- 238000004891 communication Methods 0.000 abstract description 13
- 230000008859 change Effects 0.000 description 18
- 238000000034 method Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 239000000758 substrate Substances 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Landscapes
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Bus Control (AREA)
Abstract
Description
本明細書に開示される技術は、操作パネルとメイン制御部とがシリアルバスで接続される処理装置に関する。 The technology disclosed in this specification relates to a processing apparatus in which an operation panel and a main control unit are connected by a serial bus.
従来、プリンタやスキャナ等の処理装置には、ユーザからの操作を受け付ける操作パネルと、用紙に画像を形成する画像形成部といった処理装置の各部を制御するCPUを有するメイン制御部とが、該処理装置内の互いに離れた位置に配置されるものがある(特許文献1参照)。この処理装置では、操作パネルとメイン制御部が有するパネルインターフェイス部とがシリアルバスで接続されている。パネルインターフェイス部は、シリアルバスを介して操作パネルに、操作パネルの各種キーの押下などの状態を示すステータス情報を所定の間隔で問い合わせ、ステータス情報を受け付ける。そして、メイン制御部内のCPUが、メイン制御部から離れた位置にある操作パネルのステータス情報を、同じメイン制御部内のパネルインターフェイス部にアクセスすることで、ステータス情報を取得する。 Conventionally, a processing apparatus such as a printer or a scanner has an operation panel that receives an operation from a user and a main control unit having a CPU that controls each unit of the processing apparatus such as an image forming unit that forms an image on paper. Some are arranged at positions separated from each other in the apparatus (see Patent Document 1). In this processing apparatus, the operation panel and the panel interface unit included in the main control unit are connected by a serial bus. The panel interface unit inquires of the operation panel via the serial bus for status information indicating a state such as pressing of various keys on the operation panel at predetermined intervals, and receives the status information. Then, the CPU in the main control unit obtains the status information by accessing the status information of the operation panel located away from the main control unit to the panel interface unit in the same main control unit.
しかし、操作パネルに設けられた液晶ディスプレイなどの表示部や、スタートキー、テンキーなどの多くのキーが、操作パネルに設けられると、その分、操作パネルのステータス情報の数が多くなる。メイン制御部内のCPUも、取得すべき操作パネルのステータス情報が多くなる。その為、メイン制御部が有するパネルインターフェイス部は、ステータス情報の数のステータス要求を順番に、シリアルバスを介して操作パネルに送信し、送信が完了したら、再び同じ順番でステータス要求を送信することを繰り返す必要があった。 However, if a display unit such as a liquid crystal display provided on the operation panel and many keys such as a start key and a numeric keypad are provided on the operation panel, the number of status information on the operation panel increases accordingly. The CPU in the main control unit also has a lot of operation panel status information to be acquired. For this reason, the panel interface unit of the main control unit transmits status requests corresponding to the number of status information in order to the operation panel via the serial bus, and when the transmission is completed, transmits the status requests again in the same order. It was necessary to repeat.
すると、メイン制御部から操作パネルへ接続するシリアルバスに、なんらかのステータス要求が常に送信されることになり、シリアルバス内を通過するデータ量が多くなり、通信負担が増大するという問題があった。 Then, some status request is always transmitted from the main control unit to the serial bus connected to the operation panel, and there is a problem that the amount of data passing through the serial bus increases and the communication burden increases.
本発明の目的は、操作パネルが有するパネル制御部とメイン制御部がシリアルバスで接続されている処理装置であって、シリアルバスを介して送信されるステータス要求のデータ量を少なくすることで、通信負担を抑制することができる処理装置を提供することである。 An object of the present invention is a processing device in which a panel control unit and a main control unit of an operation panel are connected via a serial bus, and by reducing the amount of data of status requests transmitted via the serial bus, It is providing the processing apparatus which can suppress a communication burden.
前記の目的を達成するため、本発明に係る処理装置は、メイン制御部と、前記メイン制御部とシリアルバスを介して接続されるパネル制御部と、を有する操作パネルを備え、前記パネル制御部は、前記操作パネルの複数のステータス情報を保持する保持部を有し、前記シリアルバスを介してステータス要求を受信し、前記保持部に保持された前記受信したステータス要求に該当するステータス情報を、前記シリアルバスを介して前記メイン制御部に送信し、前記メイン制御部は、前記複数のステータス情報毎に設けられ、それぞれ定められた所定時間毎に、該当のステータス情報を要求するステータス要求を出力する複数のステータス要求出力部と、前記各ステータス要求出力部が出力するステータス要求が入力され、入力された順に入力された前記ステータス要求を、前記シリアルバスを介して前記パネル制御部に送信する、ステータス要求調停部と、を有し、前記複数のステータス要求出力部のうち、少なくとも2つのステータス要求出力部の前記所定時間が互いに異なる。 In order to achieve the above object, a processing apparatus according to the present invention includes an operation panel having a main control unit and a panel control unit connected to the main control unit via a serial bus, and the panel control unit. Has a holding unit that holds a plurality of status information of the operation panel, receives a status request via the serial bus, and stores status information corresponding to the received status request held in the holding unit, The status information is transmitted to the main control unit via the serial bus, and the main control unit is provided for each of the plurality of status information, and outputs a status request for requesting the corresponding status information at each predetermined time. A plurality of status request output units, and status requests output by the status request output units are input and input in the input order. A status request arbitration unit that transmits the status request to the panel control unit via the serial bus, and the predetermined number of at least two status request output units among the plurality of status request output units. Times are different from each other.
この構成によれば、メイン制御部は、操作パネルの複数のステータス情報毎に、ステータス要求出力部が複数、設けられる。ステータス要求調停部は、ステータス要求出力部から入力されるステータス要求の入力された順に、シリアルバスを介して、パネル制御部に送信する。複数のステータス要求出力部は、それぞれ定められた所定時間毎に該当のステータス情報を要求するステータス要求を出力する。そして、それぞれ定められた所定時間は、少なくとも2つのステータス要求出力部において互いに異なるように構成されている。 According to this configuration, the main control unit is provided with a plurality of status request output units for each of a plurality of status information on the operation panel. The status request arbitration unit transmits the status requests input from the status request output unit to the panel control unit via the serial bus in the input order. The plurality of status request output units output status requests for requesting corresponding status information at predetermined time intervals. Each predetermined time is configured to be different from each other in at least two status request output units.
故に、少なくとも互いに所定時間が異なる2つのステータス要求出力部のステータス要求とステータス要求との間に、所定時間が異なる分の間隔が空く形で、ステータス要求調停部がシリアルバスを介してステータス要求を前記パネル制御部に送信する。よって、メイン制御部とパネル制御部とをつなぐシリアルバスに生じる通信負担を低減することができる。 Therefore, the status request arbitration unit makes a status request via the serial bus so that at least a predetermined time interval is left between the status request and the status request of two status request output units having different predetermined times. Transmit to the panel controller. Therefore, it is possible to reduce the communication burden that occurs on the serial bus that connects the main control unit and the panel control unit.
本発明に係る処理装置は、前記複数のステータス要求出力部に予め定められた前記所定時間は互いに異なっていてもよい。 In the processing apparatus according to the present invention, the predetermined times predetermined in the plurality of status request output units may be different from each other.
この構成によれば、各ステータス要求出力部が予め定められた所定時間が互いに異なると、ステータス要求調停部がシリアルバスを介して送信するステータス要求とステータス要求との間にステータス要求を出力しない時間がより生じやすくなるため、シリアルバスに生じる通信負担をより低減することができる。 According to this configuration, when the status request output units differ from each other by a predetermined time, the status request arbitration unit does not output a status request between the status request transmitted via the serial bus and the status request. Therefore, it is possible to further reduce the communication burden generated on the serial bus.
本発明に係る処理装置は、前記ステータス要求調停部は、前記各ステータス要求出力部が出力した前記ステータス要求が2以上、同時に入力された場合、予め定められた前記所定時間が短いステータス要求出力部が出力したステータス要求から順に、前記シリアルバスを介して前記パネル制御部に送信してもよい。 In the processing device according to the present invention, the status request arbitration unit is configured such that when two or more status requests output from the status request output units are input at the same time, the predetermined predetermined time is short. May be sequentially transmitted to the panel control unit via the serial bus.
この構成によれば、各ステータス要求出力部が予め定められた所定時間が互いに異なる場合であっても、あるタイミングでは、ステータス要求調停部にステータス要求が2以上、同時に入力されることがある。また、操作パネルの複数のステータス情報のなかでいち早く取得すべきものほど、ステータス要求の所定時間の間隔は短く設定される。 According to this configuration, two or more status requests may be simultaneously input to the status request arbitration unit at a certain timing even when the status request output units are different from each other for a predetermined time. Also, the shorter the predetermined time interval between status requests, the shorter the status information that should be acquired among the plurality of status information on the operation panel.
そこで、本処理装置によれば、ステータス要求調停部にステータス要求が2以上、同時に入力される場合、予め定められた所定時間が短いステータス要求出力部が出力したステータス要求から順に、ステータス要求を出すことで、メイン制御部が操作パネルの複数のステータス情報の中で、いち早く取得すべきステータス情報を取得することができる。 Therefore, according to this processing apparatus, when two or more status requests are simultaneously input to the status request arbitration unit, the status requests are issued in order from the status request output by the status request output unit having a predetermined short time. As a result, the main control unit can acquire the status information to be acquired promptly among the plurality of status information on the operation panel.
本発明に係る処理装置は、前記シリアルバスは、送信用信号線と受信用信号線とからなり、前記ステータス要求調停部は、入力された前記ステータス要求を、前記送信用信号線を介して送信し、前記パネル制御部から送信されるステータス情報を、前記受信用信号線を介して受信し、更に、前記ステータス要求調停部は、前記各ステータス要求出力部が出力した前記ステータス要求が2以上、同時に入力された場合、入力された前記ステータス要求のうち前記所定時間が最も短いステータス要求出力部が出力したステータス要求を、前記送信用信号線を介して送信し、前記出力したステータス要求に該当するステータス情報を、前記受信用信号線を介して受信後、入力された前記ステータス要求のうち前記所定時間が次に短いステータス要求出力部が出力したステータス要求を送信してもよい。 In the processing device according to the present invention, the serial bus includes a transmission signal line and a reception signal line, and the status request arbitration unit transmits the input status request via the transmission signal line. The status information transmitted from the panel control unit is received via the reception signal line, and the status request arbitration unit has two or more status requests output by the status request output units, In the case of simultaneous input, the status request output by the status request output unit having the shortest predetermined time among the input status requests is transmitted via the transmission signal line, and corresponds to the output status request. After receiving the status information via the reception signal line, the status request having the next shortest predetermined time among the input status requests May send a status request to the force unit has output.
この構成によれば、ステータス要求調停部に、各ステータス要求出力部が出力した前記ステータス要求が2以上、同時に入力された場合は次のように行う。ステータス要求調停部は、入力されたステータス要求のうち所定時間が最も短く設定されたステータス要求出力部が出力したステータス要求を、送信用信号線を介して送信する。 According to this configuration, when two or more status requests output from the status request output units are simultaneously input to the status request arbitration unit, the processing is performed as follows. The status request arbitration unit transmits the status request output from the status request output unit, which is set to the shortest predetermined time among the input status requests, via the transmission signal line.
そして、ステータス要求調停部は、パネル制御部から送信される、出力したステータス要求に該当するステータス情報を受信し、その受信が完了した段階で、入力されたステータス要求のうち、所定時間が次に短く設定されたステータス要求出力部が出力したステータス要求の送信を行う。 Then, the status request arbitration unit receives the status information corresponding to the output status request transmitted from the panel control unit, and at the stage when the reception is completed, the status request arbitration unit The status request output from the short status request output unit is transmitted.
故に、ステータス要求調停部は、出力したステータス要求に対応するステータス情報の受信完了を契機として、次のステータス要求を送信するため、ステータス要求との間で間隔が生じることによって、シリアルバスの送信用信号線における通信負担の増大を抑制することができる。 Therefore, since the status request arbitration unit transmits the next status request when the reception of the status information corresponding to the output status request is completed, an interval occurs between the status request and the status request arbitration unit. An increase in communication burden on the signal line can be suppressed.
本発明に係る処理装置は、前記パネル制御部は、前記操作パネルに入力されるステータス情報、及び、前記パネル制御部が有する各部のステータス情報の少なくともいずれかを含む複数のステータス情報毎に設けられ、該ステータス情報を保持する複数の保持部、を有し、前記各保持部は、保持しているステータス情報を要求するステータス要求を受信し、受信した段階で前記保持しているステータス情報を、前記シリアルバスを介して前記メイン制御部に送信してもよい。 In the processing apparatus according to the present invention, the panel control unit is provided for each of a plurality of status information including at least one of status information input to the operation panel and status information of each unit of the panel control unit. A plurality of holding units that hold the status information, each of the holding units receives a status request for requesting the status information that is held, the status information that is held in the received stage, The data may be transmitted to the main control unit via the serial bus.
この構成によれば、保持部は、複数のステータス情報毎に複数、設けられる。各保持部は、保持しているステータス情報を要求するステータス要求を受信し、保持しているステータス情報を、シリアルバスを介してメイン制御部に送信する。故に、保持部がステータス情報毎に分かれているため、各保持部に応じた処理を行いやすい。 According to this configuration, a plurality of holding units are provided for each of a plurality of status information. Each holding unit receives a status request for requesting the held status information, and transmits the held status information to the main control unit via the serial bus. Therefore, since the holding unit is divided for each status information, it is easy to perform processing according to each holding unit.
本発明に係る処理装置は、前記複数の保持部のうち1つは、割込部であり、前記割込部は、前記パネル制御部が有する各部、及び、前記割込部を除く各保持部から割込情報が入力可能であり、該割込部が保持するステータス情報は前記割込情報であり、前記複数のステータス要求出力部のうち1つは、前記複数のステータス要求出力部のうち予め定められた前記所定時間が最も短い第1所定時間毎に、要求先の保持部が前記割込部である第1ステータス要求を出力する第1ステータス要求出力部であり、前記割込部は、前記第1ステータス要求を受信した際、保持された前記情報を前記メイン制御部に送信してもよい。 In the processing apparatus according to the present invention, one of the plurality of holding units is an interrupt unit, and the interrupt unit includes each unit included in the panel control unit and each holding unit excluding the interrupt unit. Interrupt information can be input, and the status information held by the interrupt unit is the interrupt information, and one of the plurality of status request output units is preliminarily selected from among the plurality of status request output units. The first status request output unit that outputs a first status request, in which the request destination holding unit is the interrupt unit, for each first predetermined time that is the shortest predetermined time, and the interrupt unit includes: When the first status request is received, the stored information may be transmitted to the main control unit.
この構成によれば、割込部には、表示部を制御する表示制御部といったパネル制御部が有する各部や、割込部を除く各保持部から、表示部等のエラーの情報や、各保持部に入力されるセンサの検知結果の変化等の情報が割込情報として、入力される。このため、メイン制御部は、いち早く緊急性のある割込情報を取得することができる。 According to this configuration, the interrupt unit includes error information such as the display unit and each holding unit from each unit included in the panel control unit such as a display control unit that controls the display unit, and each holding unit excluding the interrupt unit. Information such as a change in the detection result of the sensor input to the unit is input as interrupt information. For this reason, the main control unit can quickly acquire urgent interrupt information.
本発明に係る処理装置は、更に、センサを有し、前記センサが出力する検知、又は、非検知の検知情報は、前記パネル制御部に入力され、前記割込部を除く各保持部のうちの1つは、センサ出力結果保持部であり、前記センサ出力結果保持部は、前記パネル制御部から前記検知情報が入力可能であり、該センサ出力結果保持部が保持するステータス情報は前記検知情報であり、前記複数のステータス要求出力部のうち1つは、前記第1所定時間より長い第2所定時間毎に、要求先の保持部が前記センサ出力結果保持部である第2ステータス要求を出力する第2ステータス要求出力部であり、前記センサ出力結果保持部は、入力される前記検知情報が変化した場合、前記割込情報を前記割込部に入力し、前記第2ステータス要求を受信した際、保持された前記検知情報を前記メイン制御部に送信してもよい。 The processing apparatus according to the present invention further includes a sensor, and detection information output by the sensor or non-detection detection information is input to the panel control unit, and is included in each holding unit excluding the interrupt unit. Is a sensor output result holding unit, and the sensor output result holding unit can receive the detection information from the panel control unit, and the status information held by the sensor output result holding unit is the detection information. And one of the plurality of status request output units outputs a second status request in which a request destination holding unit is the sensor output result holding unit every second predetermined time longer than the first predetermined time. The sensor output result holding unit receives the second status request by inputting the interrupt information to the interrupt unit when the input detection information changes. When The lifting said detected information which may be transmitted to the main control unit.
この構成によれば、センサの出力する検知情報は、パネル制御部に入力される。そして、例えば、検知から非検知への変化や、非検知から検知への変化といったセンサの検知情報の変化は、割込部に入力されるため、メイン制御部のCPUは、センサの検知情報が変化したことを、割込部を介して、いち早く取得することができる。また、センサの変化がないときの検知情報は、センサ出力結果保持部が第2ステータス要求出力部からの第2ステータス要求を受信した段階で、保持された第2ステータス情報をメイン制御部に送信することができる。 According to this configuration, detection information output from the sensor is input to the panel control unit. For example, since the change in detection information of the sensor such as a change from detection to non-detection or a change from non-detection to detection is input to the interrupt unit, the CPU of the main control unit receives the detection information of the sensor. The change can be acquired quickly via the interrupt unit. The detection information when there is no sensor change is transmitted to the main control unit when the sensor output result holding unit receives the second status request from the second status request output unit. can do.
本発明に係る処理装置は、前記操作パネルは、更に、キー操作部を有し、前記キー操作部のキーの押下情報は、前記パネル制御部に入力され、前記割込部を除く各保持部のうちの1つは、キー押下情報保持部であり、前記キー押下情報保持部は、前記パネル制御部からに入力される前記押下情報が入力可能であり、該キー押下情報保持部が保持するステータス情報は前記押下情報であり、前記複数のステータス要求出力部のうち1つは、前記第1所定時間より長い第3所定時間毎に、要求先の保持部が前記キー押下情報保持部である第3ステータス要求を出力する第3ステータス要求出力部であり、前記キー押下情報保持部は、入力される前記押下情報が変化した場合、前記割込情報を前記割込部に入力し、前記第3ステータス要求を受信した際、保持された前記押下情報を前記メイン制御部に送信してもよい。 In the processing device according to the present invention, the operation panel further includes a key operation unit, and key pressing information of the key operation unit is input to the panel control unit, and each holding unit excluding the interrupt unit One of them is a key pressing information holding unit, and the key pressing information holding unit can input the pressing information inputted from the panel control unit, and the key pressing information holding unit holds the key pressing information holding unit. The status information is the pressing information, and one of the plurality of status request output units is the key pressing information holding unit as a request destination holding unit every third predetermined time longer than the first predetermined time. A third status request output unit that outputs a third status request, wherein the key press information holding unit inputs the interrupt information to the interrupt unit when the input press information is changed; 3 Receive a status request Here, the depression information held may be transmitted to the main control unit.
この構成によれば、キー操作部の出力する押下情報は、パネル制御部に入力される。そして、例えば、押下から非押下への変化や、非押下から押下への変化といったキーの押下情報の変化は、割込部に入力されるため、メイン制御部は、キー操作部の押下情報が変化したことを、割込部を介して、いち早く取得することができる。また、キー操作部に変化がないときの押下情報は、キー押下情報保持部が第3ステータス要求出力部からの第3ステータス要求を受信した段階で、保持された第3ステータス情報をメイン制御部に送信することができる。 According to this configuration, the pressing information output from the key operation unit is input to the panel control unit. And, for example, a change in key press information such as a change from pressing to non-pressing or a change from non-pressing to pressing is input to the interrupt unit. The change can be acquired quickly via the interrupt unit. In addition, the pressing information when there is no change in the key operation unit is used as the main control unit when the key pressing information holding unit receives the third status request from the third status request output unit. Can be sent to.
以下では、本発明の実施形態について、添付図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
<1.外観>
図1は、本実施形態の複合機1(処理装置の一例)の外観を示す斜視図である。以下、図1中の符号Fの方向を複合機1の前方向、符号Uの方向を複合機1の上方向、図1中の符号Rの方向を複合機1の右方向とする。図1に示すように、複合機1は、装置本体2を備え、装置本体2の上部に、原稿(不図示)が載置されるガラスからなる載置部5と、載置部5を開閉可能に覆うカバー4とが設けられている。カバーセンサ31(センサの一例)が載置部5近傍に設けられ、カバーセンサ31は、カバー4が載置部5に対して閉じられている際に、カバー4と接する。
<1. Appearance>
FIG. 1 is a perspective view illustrating an appearance of a multifunction machine 1 (an example of a processing apparatus) according to the present embodiment. In the following, the direction of the reference symbol F in FIG. 1 is the forward direction of the
載置部5の前側には、操作パネル3が設けられる。操作パネル3は、キー操作部32と、表示部33と、を備える。キー操作部32は、スタートキー、ストップキー、テンキー等から構成され、複合機1の使用者によるキー操作入力を受け付けるキー群からなる。表示部33は、液晶ディスプレイからなり、操作画面や警告等の各種表示が表示される。
An
そして、装置本体2内にはメイン基板23(1点鎖線)、操作パネル3内にはパネル基板34(1点鎖線)が、それぞれ設けられている。メイン基板23は、装置本体2の内部の右側面側に設けられ、パネル基板34とメイン基板23とは、互いに離れた位置に位置している。
A main substrate 23 (one-dot chain line) is provided in the apparatus
<2.内部構成>
図2に示すように、装置本体2は、画像形成部21と、画像読取部22と、メイン基板23とを備える。操作パネル3は、カバーセンサ31と、キー操作部32と、表示部33と、パネル基板34とを備える。メイン基板23は、メインASIC(Application Specific Integrated Circuit)25(メイン制御部の一例)と、ROM26と、RAM27とを備える。
<2. Internal configuration>
As shown in FIG. 2, the apparatus
画像読取部22は、載置部5であるガラスの下側において左右方向(副走査方向)に移動可能に設けられている。画像読取部22は、CPU40から画像読取指示を受けることにより、右方向に移動しつつ載置部5に載せられた原稿を読み取り、その読み取った原稿の画像データを出力する。そして、出力された画像データは、RAM27に記憶される。画像形成部21は、CPU40から画像形成指示を受けることにより、RAM27に記憶された画像データの画像をシート(不図示)に形成する。画像形成部21は、レーザー方式であってもインクジェット方式のいずれであってもよい。
The
メインASIC25は、中央処理装置(以下、CPU)40を含む。ROM26には、各種のプログラムが記憶されており、各種のプログラムには、画像形成部21と、画像読取部22といった各部の動作を制御するためのプログラムが含まれる。RAM27は、CPU40が各種のプログラムを実行する際の作業領域や、画像形成部21が画像形成する画像データや、画像読取部22が読み取った原稿の画像データ等の一時的な記憶領域として利用される。
The
パネル基板34は、パネルASIC35(パネル制御部の一例)を備える。そして、メインASIC25とパネルASIC35とは、シリアルバス50を介して接続されている。故に、パネル基板34と、そのパネル基板34から離れた位置に位置するメイン基板23とが、シリアルバス50(シリアルバスの一例)で接続されている。シリアルバス50は、例えばUARTである。
The
パネルASIC35には、カバーセンサ31、キー操作部32、表示部33が接続される。カバーセンサ31の検知結果を示すオンオフ情報(検知情報の一例)、及び、キー操作部32からのどのキーが押されたかを示すキー押下情報(押下情報の一例)、及び、表示部33キー操作部32等からの割込(割込情報の一例)等からなる、操作パネル3の状態を示すステータス情報が、パネルASIC35に入力される。パネルASIC35に入力されたオンオフ情報等のステータス情報は、シリアルバス50を介してメインASIC25に送られる。そして、メインASIC25(具体的には後述するステータス情報保持回路48)内にステータス情報が保持される。
The
そして、CPU40は、メインASIC25内のステータス情報保持回路48(後述、図3参照)にアクセスすることで、操作パネル3のステータス情報を取得することができる。CPU40は、取得した操作パネル3のステータス情報に応じて、画像形成部21や画像読取部22といった各部の動作を制御する。例えば、画像読取部22を用いて載置部5に置かれた原稿を読み取る前に、CPU40は、カバーセンサ31のオンオフ情報、すなわち、カバー4が閉じているか開いているかの情報を取得する必要がある。そして、CPU40は、カバー4が閉じられている状態、オンオフ情報がオフであると、画像読取部22に対して画像読取指示を行うといった制御を行う。
Then, the
<3.パネルASIC35とメインASIC25との回路構成>
次に、パネルASIC35とメインASIC25の各構成について説明する。図3は、パネルASIC35とメインASIC25との回路構成を示すブロック図である。パネルASIC35は、表示制御部51と、シリアルインターフェイス部57と、それぞれレジスタ53を有するN個の保持部52(保持部の一例)と、を備える。
<3. Circuit Configuration of
Next, each configuration of the
図3には、N個の保持部52のうち、割込部52A(割込部の一例)と、センサブロック部52B(センサ出力結果保持部の一例)と、キーブロック部52C(キー押下情報保持部の一例)とが図示されている。割込部52Aはレジスタ53Aを、センサブロック部52Bはレジスタ53Bを、キーブロック部52Cはレジスタ53Cをそれぞれ有している。また、パネルASIC35の各部は、接続線91〜97、W1〜W3といった接続線で図3に示すように接続されている。
FIG. 3 shows an interrupt
(1)パネルASIC35
表示制御部51は、表示部33と接続線33Aを介して接続される。表示制御部51は、接続線33Aを介して、表示部33の起動や停止などの指示を行い、表示部33の起動指示後、表示部33への各種表示の指示を行う。また、後述するCPU40からの表示制御部51自身の起動指示は、シリアルインターフェイス部57から接続線91を経て表示制御部51に入力される。
(1) Panel ASIC35
The
N個の保持部52のそれぞれのレジスタ53には、操作パネル3の状態を示すステータス情報が保持されている。センサブロック部52Bは、カバーセンサ31と接続線31Aを介して接続される。カバーセンサ31の検知結果を示すオンオフ情報が接続線31Aを介して、センサブロック部52Bのレジスタ53Bに保持される。
Status information indicating the state of the
キーブロック部52Cは、キー操作部32と接続線32Aを介して接続される。キー操作部32のキー群の各キーは、使用者の該キーの押下げによりオフ状態からオン状態となる。キーブロック部52Cのレジスタ53Cには、キー操作部32のキー群の各キーのうち、どのキーがオン状態となったかのキー押下情報が保持される。
The
割込部52Aは、表示制御部51と接続線W1を介して、センサブロック部52Bと接続線W2を介して、キーブロック部52Cと接続線W3を介して、それぞれ接続されている。割込部52Aは、表示制御部51、センサブロック部52B、キーブロック部52Cから割込が入力される。そして、入力された割込は、レジスタ53Aに保持される。
The interrupt
割込には、表示制御部51、センサブロック部52B、キーブロック部52CといったパネルASIC35の各部を示す識別子と、割込の種類が規定された識別子とが含まれる。表示部33やセンサブロック部52B等の異常、キー操作部32のキー群の各キーのうち、少なくとも1つのキーがオフ状態からオン状態へ変化、レジスタ53Bに記憶された情報がオンからオフ、又は、オフからオンへ変化といった内容毎に、割込の種類が規定され、その種類毎に識別子が定められている。
The interrupt includes an identifier indicating each part of the
(2)メインASIC25
メインASIC25は、CPU40と、レジスタ制御部41と、N(>3)個のモジュール42(ステータス要求出力部の一例)と、ステータス要求調停部46と、シリアルインターフェイス部47と、ステータス情報保持回路48とを備える。図3には、N個のモジュール42のうち、第1のモジュール42A(第1ステータス要求出力部の一例)と、第2のモジュール42B(第2ステータス要求出力部の一例)と、第3のモジュール42C(第3ステータス要求出力部の一例)とが図示されている。各モジュール42毎にタイマー43を有している。第1のモジュール42Aはタイマー43A、第2のモジュール42Bはタイマー43B、第3のモジュール42Cはタイマー43Cをそれぞれ有している。そして、メインASIC25の各部は、接続線40A、61〜63、71〜73、81〜83といった接続線で図3に示すように接続されている。
(2)
The
そして、パネルASIC35とメインASIC25とは、シリアルインターフェイス部57とシリアルインターフェイス部47とを、シリアルバス50(送信用信号線50A、受信用信号線50B)を介して接続されている。
The
(3)CPU40
CPU40は、レジスタ制御部41と、N個のモジュール42のそれぞれと、ステータス情報保持回路48とに接続されている。CPU40は、レジスタ制御部41に、操作パネル3の起動指示、停止指示を出力することが可能である。また、CPU40は、N個のモジュール42のそれぞれに対して、起動指示、又は、停止指示を出力することが可能である。また、CPU40は、ステータス情報保持回路48にアクセスすることにより、ステータス情報保持回路48に保持されているステータス情報を取得する。
(3)
The
(4)レジスタ制御部41
レジスタ制御部41は、CPU40から操作パネル3の起動指示、停止指示があった場合、その起動指示(停止指示)に従って、操作パネル3の起動指示等をステータス要求調停部46に出力する。すると、ステータス要求調停部46は、入力された起動指示(停止指示)を、シリアルインターフェイス部47、送信用信号線50Aを通って、シリアルインターフェイス部57に送信する。すると、シリアルインターフェイス部57が、表示制御部51、N個の保持部52(割込部52A、センサブロック部52B、キーブロック部52C)に、起動指示(停止指示)を出力することで、表示制御部51、N個の保持部52が起動(停止)動作を行う。
(4)
When there is a start instruction or a stop instruction for the
(5)ステータス情報保持回路48
ステータス情報保持回路48は、割込部52A、センサブロック部52B、キーブロック部52C等のN個の保持部52から送信される操作パネル3の各種ステータス情報(割込、オンオフ情報、キー押下情報等)が保持される。
(5) Status
The status
ステータス情報保持回路48は、モジュール42と接続線63、73、83を介して接続されており、それぞれステータス情報が入力可能となっている。そして、ステータス情報保持回路48は、入力されたステータス情報をそれぞれ保持する。ステータス情報保持回路48は、保持しているステータス情報が変化した場合、CPU40に対して入力を行う。ここでいう、ステータス情報の変化とは、例えば、カバーセンサ31のオンオフ情報がオンからオフに変化したことを示す。すると、CPU40は、ステータス情報保持回路48にアクセスすることで、ステータス情報の変化(例えば、カバーセンサ31のオンオフ情報がオンからオフへの変化)を把握することができる。
The status
例えば、画像読取部22を用いて載置部5に置かれた原稿を読み取る前に、CPU40は、カバーセンサ31のオンオフ情報がオフ情報である、すなわち、カバー4が閉じているか否かの情報を取得する必要がある。そして、CPU40は、カバー4が閉じられている状態で、画像読取部22に対して画像読取指示を行う。CPU40は、上記のように、原稿を読み取る前にカバー4が閉じられているか否かを確認するために、任意のタイミングでステータス情報保持回路48にアクセスすることで、ステータス情報を確認することができる。
For example, before reading a document placed on the
(6)モジュール42
各モジュール42は、接続線61、71、81等を通って、それぞれのステータス要求をステータス要求調停部46に出力する。そして、各モジュール42は、後述するステータス要求調停部46から、それぞれの接続線62、72、82を通ってステータス情報が入力され、入力されたステータス情報をそれぞれの接続線63、73、83等を通って、ステータス情報保持回路48に出力する。
(6)
Each
ステータス要求は、読出指示を示すリードコマンドと、ステータス要求の要求先、すなわち、N個のレジスタ53のうち、どのレジスタ53であるのかを示すアドレス情報とから構成されている。N個のレジスタ53毎に、アドレス情報が互いに異なる。 The status request is composed of a read command indicating a read instruction and address information indicating which of the N registers 53 is the request destination of the status request, that is, the N registers 53. The address information is different for each of the N registers 53.
各モジュール42は、リードコマンドと共にレジスタ53のアドレス情報を有するステータス要求を、タイマー43によって計測された所定時間毎にステータス要求調停部46にそれぞれ出力する。その際、各モジュール42のそれぞれに設定されている各所定時間は、互いに異なる。
Each
第1のモジュール42Aは、割込部52A有するレジスタ53Aのアドレス情報を有するステータス要求(第1ステータス要求)を、所定時間t1(第1所定時間)毎に、ステータス要求調停部46に出力する。第2のモジュール42Bは、センサブロック部52B有するレジスタ53Bのアドレス情報を有するステータス要求(第2ステータス要求)を、所定時間t2(第2所定時間)毎に、ステータス要求調停部46に出力する。キーブロック部52Cの第3のモジュール42Cは、レジスタ53Cのアドレス情報を有するステータス要求(第3ステータス要求)を、所定時間t3(第3所定時間)毎に、ステータス要求調停部46に出力する。
The
図4は、第1のモジュール42A、第2のモジュール42B、第3のモジュール42Cのそれぞれがステータス要求を出力するタイミングを示すタイムチャートである。横軸は、時間を示しており、第1のモジュール42Aが第1所定時間t1の間隔毎に第1ステータス要求を、第2のモジュール42Bが第2所定時間t2の間隔毎に第2ステータス要求を、第3のモジュール42Cが第3所定時間t3の間隔毎に第3ステータス要求を、それぞれ出力していることを示している。なお、第1のモジュール42Aは接続線61を介して、第2のモジュール42Bは接続線71を介して、第3のモジュール42Cは接続線81を介して、それぞれのステータス要求を出力する。
FIG. 4 is a time chart showing timings at which the
図4は、時間Taにおいて、第1のモジュール42A単独で第1ステータス要求S1(Ta)が単独で出力されていることを示している。また、時間Tbにおいて、第1のモジュール42Aから第1ステータス要求S1(Tb)と、第2のモジュール42Bから第2ステータス要求S2(Tb)とが、それぞれ同じタイミングで出力されている。また、時間Tcにおいて、第1のモジュール42Aから第1ステータス要求S1(Tc)が、第3のモジュール42Cから第3ステータス要求S3(Tc)が、それぞれ同じタイミングで出力されていることを示している。
FIG. 4 shows that the first status request S1 (Ta) is output solely by the
第1のモジュール42A、第2のモジュール42B、第3のモジュール42Cのそれぞれに設定されている第1所定時間t1、第2所定時間t2、第3所定時間t3は互いに異なり、t3>t2>t1の関係である。第1のモジュール42Aは、第1所定時間t1毎に、第2のモジュール42Bは、第2所定時間t2毎、第3のモジュール42C毎に、それぞれステータス要求を出力する。なお、第1のモジュール42Aが出力する割込部52A有するレジスタ53Aへのステータス要求である第1ステータス要求は、N個のモジュール42にそれぞれ設定された所定時間のうち、最も短い時間である第1所定時間毎に出力される。
The first predetermined time t1, the second predetermined time t2, and the third predetermined time t3 set in each of the
図5は、第1のモジュール42Aの動作フローである。各モジュール42は、各モジュール42毎に定められたステータス要求と所定時間とがそれぞれ異なる以外は、図5の動作フローは同じ動作フローをそれぞれ独立に実行するように構成された複合回路である。そして、CPU40からN個のモジュール42に対して、それぞれ起動指示が入力された際、各モジュール42は、その動作フローをそれぞれ実行する。
FIG. 5 is an operation flow of the
まず、第1のモジュール42Aは、第1のモジュール42A自身が有するタイマー43Aの計測を開始させる(S110)。そして、タイマー43Aの計測時間が、定められた所定時間に達している場合(S120:YES)、第1ステータス要求を出力する(S130)。タイマー43Aの計測時間をリセットし(S140)、S150に進む。
First, the
タイマー43Aの計測時間が、定められた所定時間に達していない場合も(S120:NO)、S150に進む。S150では、第1のモジュール42Aは、CPU40から停止指示が入力された場合(S150:YES)、第1のモジュール42Aは停止する。モジュール42Aは、CPU40から停止指示が入力されていない場合(S150:NO)、本動作フローを繰り返し実行する。
Even when the measurement time of the
(7)ステータス要求調停部46
ステータス要求調停部46は、レジスタ制御部41と、N個のモジュール42のそれぞれと接続され、更に、シリアルインターフェイス部47に接続されている。上述したように、N個のモジュール42は、それぞれ定められた所定時間毎に、ステータス要求を出力している。そして、ステータス要求調停部46には、N個のモジュール42からステータス要求が入力される。ステータス要求調停部46は、入力されたステータス要求を、入力された順にシリアルインターフェイス部47に出力する。
(7) Status
The status
なお、ステータス要求調停部46には、同時に複数のステータス要求が入力される場合がある。図4にて説明した第1のモジュール42Aと第2のモジュール42Bとからそれぞれ同じタイミングで出力されるため、第1ステータス要求S1(Ta)と第2ステータス要求S2(Ta)は、ステータス要求調停部46に同時に入力される。ステータス要求調停部46は、第1ステータス要求S1(Tb)をシリアルインターフェイス部47に出力後、シリアルインターフェイス部47から割込が入力された段階で、第2ステータス要求S2(Ta)をシリアルインターフェイス部47に出力することになる。なお、その場合におけるステータス要求調停部46のシリアルインターフェイス部47への出力に関しては、詳細に後述する。
The status
(8)シリアルインターフェイス部47
シリアルインターフェイス部47は、ステータス要求調停部46から入力されたステータス要求を、シリアルバス50の送信用信号線50Aを介して、パネル制御部35のシリアルインターフェイス部57に送信する。また、シリアルインターフェイス部47は、シリアルインターフェイス部57から送信されるステータス情報を、シリアルバス50の受信用信号線50Bを介して受信し、ステータス要求調停部46に出力する。
(8)
The
<4.ステータス要求の流れ(モジュール42から保持部52)>
モジュール42から保持部52へのステータス要求の流れは、下記に示す4−1、4−2、4−3の流れを経て、操作パネル3のシリアルインターフェイス部57に送信される。
<4. Status Request Flow (from
The flow of status request from the
4−1 各モジュール42が、ステータス要求調停部46に対して、各モジュール毎に定められた所定時間毎に各ステータス要求を出力する(各モジュール42毎に定められた所定時間は、互いに異なる。)。
4-1 Each
4−2 ステータス要求調停部46は、入力されたステータス要求を、入力された順にシリアルインターフェイス部47に出力する(但し、同時にステータス要求が入力されない限り)。
4-2 The status
4−3 シリアルインターフェイス部47は、その入力されたステータス要求を、直ちにシリアルインターフェイス部57に出力する。
4-3 The
本実施形態において、各モジュール42毎に定められた所定時間は、互いに異なるように設定されている。仮に、各モジュール42毎に定められた所定時間が、一律同じであって、各ステータス要求を出力するタイミングが各モジュール42毎に同じである場合、ステータス要求調停部46には、ステータス要求が同時に入力されることになる。
In the present embodiment, the predetermined time determined for each
すると、ステータス要求調停部46に同時に入力されたステータス要求のうち1つを、ステータス要求調停部46がシリアルインターフェイス部47、送信用信号線50Aを介して、パネルASIC35のシリアルインターフェイス部57に送信する。そして、残りのステータス要求のうちの1つをシリアルインターフェイス部47、送信用信号線50Aを介して、パネルASIC35のシリアルインターフェイス部57に送信することを繰り返す。
Then, the status
ステータス要求調停部46は、シリアルインターフェイス部47、送信用信号線50Aを介して、ステータス要求が切れ目無くシリアルインターフェイス部57に送信されることになり、シリアルバス50の送信用信号線50Aに通信負担が増大する。
The status
一方、少なくともモジュール42の所定時間が互いに異なっていれば、全てのステータス要求が同時にステータス要求調停部46に入力される可能性は低くなる。そのため、
ステータス要求調停部46によって出力されるステータス要求は、所定時間が異なっている分、ステータス要求を出力しない時間が生じるため、シリアルバス50の送信用信号線50Aに生じる通信負担を低減することができる。
On the other hand, if at least the predetermined times of the
Since the status request output by the status
特に、本実施形態のように、各モジュール42毎に定められた所定時間は、互いに異なる場合は、ステータス要求調停部46に入力される可能性がより低くなり、シリアルバス50の送信用信号線50Aに通信負担が増大する。シリアルバス50の送信用信号線50Aに生じる通信負担を低減することができる。
In particular, as in the present embodiment, when the predetermined times determined for each
但し、各モジュール42毎に定められた所定時間は、互いに異なるように設定されていたとしても、図4にて説明したように、第1ステータス要求S1(Ta)と第2ステータス要求S2(Ta)は、同じタイミングで出力されることがあるため、ステータス要求調停部46に同時に入力される可能性はある。それは、各モジュール42毎は、所定時間毎にステータス要求を出力している以上、同時にステータス要求が入力されることはある。次に、ステータス要求調停部46には、同時に複数のステータス要求が入力される場合があることについて詳細に説明する。
However, even if the predetermined time determined for each
<5.ステータス要求調停部46の動作フローについて>
まず、図6のステータス要求調停部46の動作フローについて説明する。ステータス要求調停部46は、図6に示す動作フローを実行するように構成された複合回路であり、CPU40から起動指示が入力されることにより起動して、図6に示す動作フローを開始する。
<5. Operation Flow of Status
First, the operation flow of the status
ステータス要求調停部46は、N個のモジュール42のうち、少なくとも1つのステータス要求が入力されている場合(S210:YES)、S220に進む。ステータス要求調停部46は、N個のモジュール42のうち、いずれのステータス要求も入力が無い場合(S210:NO)、S360に進む。
If at least one status request among the
(1)第1ステータス要求が入力の場合
ステータス要求調停部46は、少なくとも1つのステータス要求が入力されている場合(S210:YES)であって、かつ、第1ステータス要求が入力されている場合(S220:YES)、第1ステータス要求を、シリアルインターフェイス部47に出力する(S230)。すると、シリアルインターフェイス部47は、送信用信号線50Aを経て、パネル制御部35のシリアルインターフェイス部57に、入力された第1ステータス要求を送信する。
(1) When the first status request is input The status
ステータス要求調停部46は、第1ステータス要求を出力してから割込が入力されるまでの一連の流れの間、待機する(S240:NO)。そして、ステータス要求調停部46は、割込が入力されると(S240:YES)、入力された第1ステータス要求を消去する(S250)。そして、S360に進む。
The status
S360では、ステータス要求調停部46は、CPU40から停止指示が入力されていない場合(S360:NO)、S210に進む。ステータス要求調停部46は、CPU40から停止指示が入力されている場合(S360:YES)、ステータス要求調停部46は停止する。
In S360, when the stop instruction is not input from the CPU 40 (S360: NO), the status
(2)第1ステータス要求が未入力、少なくとも第2ステータス要求が入力の場合
ステータス要求調停部46は、第1ステータス要求が入力されていない場合(S220:NO)、かつ、第2ステータス要求が入力されている場合(S260:YES)、第2ステータス要求を、シリアルインターフェイス部47に出力する(S270)。
(2) When the first status request is not input and at least the second status request is input The status
ステータス要求調停部46は、第2ステータス要求を出力してからオンオフ情報が入力されるまでの一連の流れの間、待機する(S280:NO)。そして、ステータス要求調停部46は、オンオフ情報が入力されると(S280:YES)、入力された第2ステータス要求を消去する(S290)。そして、S360に進む。
The status
(3)第1、第2ステータス要求が未入力、第3ステータス要求が入力されている場合
ステータス要求調停部46は、第2ステータス要求が入力されていない場合(S260:NO)、かつ、第3ステータス要求が入力されている場合(S300:YES)、第3ステータス要求を、シリアルインターフェイス部47に出力する(S310)。
(3) When the first and second status requests are not input and the third status request is input The status
ステータス要求調停部46は、第3ステータス要求を出力してからキー押下情報が入力されるまでの一連の流れの間、待機する(S320:NO)。そして、ステータス要求調停部46は、キー押下情報が入力されると(S320:YES)、入力された第3ステータス要求を消去する(S330)。そして、S360に進む。
The status
(4)その他、第4ステータス要求が入力されている場合
ステータス要求調停部46は、第1、第2、第3ステータス要求が入力されていない場合(S300:NO)は、第4ステータス要求を出力し、第4ステータス情報が入力されるまで待機し、第4ステータス情報が入力された段階で第4ステータス要求を消去するという一連の流れを行い、S360に進む。第5、第6ステータス要求も同様の流れである。
(4) In addition, when the fourth status request is input The status
<6.ステータス要求調停部46に同時に複数入力された場合>
図6において、ステータス要求調停部46の動作フローについて説明したが、ステータス要求調停部46に同時に複数入力された場合について図6に加えて図7を用いて説明する。図7は、第1のモジュール42A及び第2のモジュール42Bのステータス要求の出力タイミングと、ステータス要求調停部46のステータス要求の出力タイミング、ステータス情報の入力タイミングとを示すタイムチャートである。横軸は時間を示している。
<6. When multiple inputs are made simultaneously to the status
Although the operation flow of the status
なお、図7は、図4の第1のモジュール42A及び第2のモジュール42Bのタイムチャートの第1ステータス要求S1(Tb)及び第2ステータス要求S2(Tb)付近を拡大したものが示されている。図7を用いて、ステータス要求調停部46にステータス要求が同時に複数入力された場合について説明する。
FIG. 7 shows an enlarged view of the vicinity of the first status request S1 (Tb) and the second status request S2 (Tb) in the time chart of the
(1)ステータス要求が同時に第1、第2ステータス要求S2が入力された場合
図7には、第1のモジュール42Aが出力する第1ステータス要求S1(Tb)と第2のモジュール42Bが出力する第2ステータス要求S2(Tb)が同時に出力していることが示されている。この場合、ステータス要求調停部46には、第1ステータス要求S1(Tb)と第2ステータス要求S2(Tb)とが同時に入力される。
(1) When the first and second status requests S2 are input simultaneously, FIG. 7 shows the first status request S1 (Tb) output from the
ステータス要求調停部46は、第1ステータス要求S1(Tb)と第2ステータス要求S2(Tb)とが入力されている場合、S220においてYESに進み、第1ステータス要求S1(Tb)を、シリアルインターフェイス部47に出力することになる(S230)。
When the first status request S1 (Tb) and the second status request S2 (Tb) are input, the status
図7の3段目(図7:Tx)には、ステータス要求調停部46のステータス要求の出力
タイミングが示されている。ステータス要求調停部46は、第1ステータス要求を構成する、リードコマンド(図11符合R)、レジスタ53Aのアドレス情報(図11符合A1)を順番に送信する。第1ステータス要求S1(Tb)、及び、第2ステータス要求S2(Tb)は、ステータス要求調停部46に入力が保持されたままである。
The third stage of FIG. 7 (FIG. 7: Tx) shows the status request output timing of the status
すると、第1ステータス要求(リードコマンド)は、割込部52Aに到達し、割込部52Aは、レジスタ53Aに保持されている割込をシリアルインターフェイス部57に出力する。そして、シリアルインターフェイス部57は、今度は、受信用信号線50B(図7:Rx)を経て、メイン制御部25のシリアルインターフェイス部47に割込(図7符合D1)を送信する。シリアルインターフェイス部47は、第1のモジュール42Aを通って、その割込をステータス要求調停部46に出力する。
Then, the first status request (read command) reaches the interrupt
ステータス要求調停部46は、受信用信号線50B(図7:Rx)を経て、割込の入力完了後(S240:YES)、第2ステータス要求S2(Tb)の入力は保持した状態で、第1ステータス要求S1(Tb)の入力を消去し(S250)、再び、S360、S210を経て、S220に至る。
The status
ステータス要求調停部46は、S220にて第1ステータス要求が入力されていないため、S280に進む。そして、ステータス要求調停部46は、第2ステータス要求を構成する、リードコマンド(符号R)、レジスタ53Bのアドレス情報(符合A2)を順番に出力することになる。
The status
本場合、ステータス要求調停部46は、第1ステータス要求S1(Tb)を構成するレジスタ53Aのアドレス情報を出力後(S230)、割込の入力が完了していない場合(S240:NO)、第2ステータス要求S2(Tb)をシリアルインターフェイス部47に出力しない。そして、ステータス要求調停部46は、割込の入力が完了後(S240:YES)、第2ステータス要求を構成する、リードコマンド(符号R)、レジスタ53Bのアドレス情報(符合A2)を順番に出力することになる。
In this case, the status
すなわち、ステータス要求調停部46は、第1ステータス要求S1(Tb)を構成するアドレス情報を出力後(S230)から、第2ステータス要求S2(Tb)を構成するリードコマンドを出力するまで、間隔L(図7)が生じる。すると、シリアルバス50の送信用信号線50Aにおける第1ステータス要求S1(Tb)を構成するアドレス情報と第2ステータス要求S2(Tb)を構成するリードコマンドは、間隔Lの間隔をおいて順に送信されることになる。
That is, the status
仮に、ステータス要求調停部46に、同時にステータス要求が複数入力されて、入力された順番で順にステータス要求を出力する構成であるとすると、シリアルバス50の送信用信号線50Aには、ステータス要求が切れ目無く出力されることになる。すると、シリアルバス50の送信用信号線50Aにおける通信負担が多くなる。上記の例では、同時に入力されるステータス要求の数が2個である場合において説明したが、ステータス要求調停部46に2個、3個、4個・・・と同時にステータス要求が入力される場合も考えられ、同時に入力されるステータス要求の数が多ければ多いほどシリアルバス50の送信用信号線50Aにおける通信負担が多くなる。
If the status
しかし、本実施形態では、ステータス要求の出力後(S230、S270、S310)
ステータス要求に対応する操作パネル3のステータス情報(割込、オンオフ情報、キー押下情報)の入力完了後(S240、S280、S320がYESの時)、次の工程に進むため、例えば、図7の間隔Lのような間隔をおいて、ステータス要求がシリアルバス50の送信用信号線50Aに送信されることになる。故に、ステータス要求とステータス要求との間に、少なくとも間隔Lの間隔が空くことで、シリアルバス50の送信用信号線50Aにおける通信負担が多くなることを抑制することができる。
However, in this embodiment, after the status request is output (S230, S270, S310)
After completing the input of status information (interrupt, on / off information, key press information) on the
(2)ステータス要求調停部46のステータス要求の出力に関する優先順位
各モジュール42において、それぞれ設定されている各所定時間は互いに異なり、第1のモジュール42A、第2のモジュール42B、第3のモジュール42Cのそれぞれに設定されている第1所定時間t1、第2所定時間t2、第3所定時間t3は互いに異なり、t3>t2>t1の関係であることを説明した。
(2) Priority order regarding output of status request of status
ステータス要求調停部46は、その各モジュール42毎に定められた所定時間が短いステータス要求を先に出力するように構成されている。図6のステータス要求調停部46の動作フローにおけるS220における第1ステータス要求入力の有無、図6のS260における第2ステータス要求入力の有無、図6のS300の第3ステータス要求入力の有無の並びは、各モジュール42の所定時間の関係で定まっている。
The status
そして、ステータス要求調停部46に同時にステータス要求が入力された場合、所定時間が短いモジュール42から入力されるステータス要求を優先的に、ステータス要求調停部46は出力するように構成されている。故に、所定時間が短いモジュール42から入力されるステータス要求が、ステータス要求調停部46から先に出力されるので、先にN個の保持部52のうち該当する保持部52に到達することとなる。故に該当する保持部52から、シリアルインターフェイス部57からシリアルインターフェイス部47、ステータス要求調停部46、モジュール42を経て、ステータス情報保持回路48にステータス情報が到達し、保持されることになる。
When a status request is simultaneously input to the status
各モジュール42の所定時間は、CPU40が操作パネル3のステータス情報の中で、いち早く取得すべきものほど、短く設定されている。本実施形態では、割込部52Aに対する第1ステータス要求を出力する第1のモジュール42Aには、最も短い第1所定時間t1が設定されている。
The predetermined time of each
例えば、割込の内容が、表示部33やセンサブロック部52B等の異常であれば、CPU40は、表示部33やセンサブロック部52Bの停止の指示を、レジスタ制御部41に行い、表示部33やセンサブロック部52Bを停止や、再起動の指示をいち早く行う必要がある。故に、本実施形態のように、最も短い第1所定時間で第1ステータス要求がモジュール42Aから出力されると、その分、割込部52Aからの割込がいち早くステータス情報保持回路48に保持されることになるため、CPU40は、ステータス情報保持回路48にアクセスし、どういった割込の内容なのかを把握し、適切な制御を行うことができる。
For example, if the content of the interrupt is abnormal in the
また、キーブロック部52Cのレジスタ53Cに保持される、キー操作部32のキー群の各キーのうち、どのキーがオン状態となったかのキー押下情報は、割込といった緊急性のあるものと比較すると、長い時間間隔で同じ結果であるため、CPU40は、短い間隔で操作パネル3のキー押下情報を入手する必要はない。故に、第3のモジュール42Cに設定されている第3所定時間t3が第1所定時間t1より長く設定されている。第2のモジュール42Bに設定されている第2所定時間t2も同様である。
Also, the key press information indicating which key is turned on among the keys of the key group of the
<7.割込部52Aの動作フローについて>
図8の割込部52Aの動作フローについて説明する。割込部52Aは、CPU40から起動指示が入力されることにより起動して、図8に示す動作フローを開始する。
<7. Operation flow of interrupt
The operation flow of the interrupt
割込部52Aは、第1ステータス要求が入力されている場合(S310:YES)、S320に進む。第1ステータス要求が入力されていない場合(S310:NO)、S360に進む。第1ステータス要求が入力されているとは、割込部52Aにリードコマンドが入力されることである。
When the first status request is input (S310: YES), the interrupt
次に、第1ステータス要求が入力である場合(S310:YES)であって、レジスタ53Aに割込が保持されている場合(S320:YES)は、割込部52Aは、割込を接続線93を通って出力する(S330)。その後、その割込をレジスタ53Aから削除し(S340)、S360に進む。
Next, when the first status request is an input (S310: YES) and the interrupt is held in the
レジスタ53Aに割込が保持されていない場合(S320:NO)は、割込部52Aは、割込無し、を示すNULLデータを、接続線93を通って出力する(S350)。その後、S360に進む。
If no interrupt is held in the
なお、出力された割込は、シリアルインターフェイス部57、シリアルインターフェイス部47、ステータス要求調停部46および第2モジュール42Bを介してステータス情報保持回路48に送信され、第1のモジュール42Aを経てステータス情報保持回路48に保持される。
The output interrupt is transmitted to the status
<8.センサブロック部52Bの動作フローについて>
図9及び図10のセンサブロック部52Bの動作フローについて説明する。センサブロック部52Bとキーブロック部52Cとは、ステータス要求の種類や、保持しているステータス情報が異なる点以外は、基本的な動作フローは同じである。故に、センサブロック部52Bの動作フローについて代表して説明する。
<8. Operation flow of
An operation flow of the
CPU40から起動指示が入力されることにより起動して、センサブロック部52Bは、図9及び図10に示す動作フローを並行に開始する。
The
図9において、センサブロック部52Bは、第2ステータス要求が入力されている場合(S410:YES)、S420に進む。第2ステータス要求が入力されていない場合(S410:NO)、S430に進む。第2ステータス要求が入力されているとは、センサブロック部52Bにリードコマンドが入力されることである。
In FIG. 9, when the second status request is input (S410: YES), the
割込部52Aは、レジスタ53Bに保持されているオンオフ情報を接続線95を通って出力し(S420)、S430に進む。S430では、センサブロック部52Bは、CPU40から停止指示が入力されていない場合(S430:NO)、S410に戻る。センサブロック部52Bは、CPU40から停止指示が入力されている場合(S430:YES)、センサブロック部52Bは停止する。
The interrupt
図10において、レジスタ53Bに保持されているオンオフ情報がオンからオフへの変化、又は、オフからオンへの変化の場合(S510:YES)、接続線W2を通って割込部52Aのレジスタ53Aに、割込を出力し(S520:YES)、S530に進む。なお、その割込には、センサブロック部52Bからの割込であること、カバーセンサ31のオンオフが変化したことを示す識別子を含んでいる。そして、割込部52Aのレジスタ53Aには、その割込が保持される。
In FIG. 10, when the on / off information held in the
レジスタ53Bに保持されているオンオフ情報が変化が無い場合(S510:NO)、S530に進む。S530では、センサブロック部52Bは、CPU40から停止指示が入力されていない場合(S530:NO)、S510に戻る。センサブロック部52Bは、CPU40から停止指示が入力されている場合(S530:YES)、センサブロック部52Bは停止する。
When the on / off information held in the
図10の動作フローは、センサブロック部52Bを例示して説明を行った。表示制御部51においても、同様な動作フローを実行することが可能である。表示制御部51の場合は、表示部33からの異常情報が入力されたり、表示制御部51自身の異常情報があれば割込部52Aに、接続線W1を通って割込部52Aのレジスタ53Aに、割込を出力することができる。
The operation flow of FIG. 10 has been described by exemplifying the
すなわち、図10で例示するように、割込部52Aには、表示制御部51といったパネルASIC35が有する各部や、割込部52Aを除く各保持部52(センサブロック部52Bやキーブロック部52C)から、表示部33等の異常情報、カバーセンサ31の検知情報の変化情報や、キー操作部32の押下情報の変化情報が割込情報として、入力される。このため、メインASIC25のCPU40は、このような緊急性の高い異常情報や変化情報を、他のステータス情報よりもいち早く取得することができる。メインASIC25のCPU40は、そのステータス情報に応じた各種制御を実行することができる。
That is, as illustrated in FIG. 10, the interrupt
<9.他の実施形態>
本明細書で開示される技術は、上述の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態に変形することができ、例えば次のような変形も可能である。
<9. Other embodiments>
The technology disclosed in the present specification is not limited to the above-described embodiment, and can be modified into various forms without departing from the gist thereof. For example, the following modifications are possible.
上記実施形態では、処理装置として、複合機1を例示したが、処理装置は、これに限定されず、印刷機能のみ有するプリンタ単体やファクシミリ装置などの画像形成装置でもよく、また、読み取り機能のみ有するスキャナ単体などの読取装置でもよい。また、処理装置は、このような画像処理装置に限らず、メイン制御部と、当該メイン制御部とシリアルバスを介して接続されるパネル制御部を有する操作パネルとを備えるものであればよい。
In the above embodiment, the
上記実施形態では、保持部52は、複数有る場合を例示したが、保持部52は1つでもよく、保持部52の記憶領域を各ステータス情報毎に分割し、分割された記憶領域にそれぞれ各ステータス情報が記憶されていてもよい。
In the above embodiment, the case where there are a plurality of holding
上記実施形態では、センサとして、カバーセンサ31を例示したが、センサは、これに限定されず、載置部5上の原稿の有無に示す検知情報を出力する原稿センサなどでもよい。
In the above embodiment, the
上記実施形態において、少なくとも2つのモジュール42にそれぞれ設定されている所定時間が互いに異なっていればよい。
In the above-described embodiment, the predetermined times set in at least two
上記実施形態において、モジュール42および保持部52は、3個ずつ備えていてもよく、要するに、モジュール42および保持部52を少なくとも2個ずつ備えていればよい。
In the above-described embodiment, the
1:複合機 3:操作パネル 4:カバー 25:メインASIC 26:ROM 27:RAM 31:カバーセンサ 32:キー操作部 33:表示部 35:パネルASIC 40:CPU 42:モジュール 46:ステータス要求調停部 47:シリアルインターフェイス部 48:ステータス情報保持回路 50:シリアルバス 50A:送信用信号線 50B:受信用信号線 51:表示制御部 52:保持部 52A:割込部 52B:センサブロック部 52C:キーブロック部 57:シリアルインターフェイス部
1: Multifunction device 3: Operation panel 4: Cover 25: Main ASIC 26: ROM 27: RAM 31: Cover sensor 32: Key operation unit 33: Display unit 35: Panel ASIC 40: CPU 42: Module 46: Status request arbitration unit 47: Serial interface part 48: Status information holding circuit 50:
Claims (8)
を備え、
前記パネル制御部は、
前記操作パネルの複数のステータス情報を保持する保持部を有し、
前記シリアルバスを介してステータス要求を受信し、前記保持部に保持された前記受信したステータス要求に該当するステータス情報を、前記シリアルバスを介して前記メイン制御部に送信し、
前記メイン制御部は、
前記複数のステータス情報毎に設けられ、それぞれ定められた所定時間毎に、該当のステータス情報を要求するステータス要求を出力する複数のステータス要求出力部と、
前記各ステータス要求出力部が出力するステータス要求が入力され、入力された順に入力された前記ステータス要求を、前記シリアルバスを介して前記パネル制御部に送信する、ステータス要求調停部と、を有し、
前記複数のステータス要求出力部のうち、少なくとも2つのステータス要求出力部の前記所定時間が互いに異なる、
処理装置。 An operation panel having a main control unit, and a panel control unit connected to the main control unit via a serial bus;
With
The panel control unit
A holding unit for holding a plurality of status information of the operation panel;
A status request is received via the serial bus, status information corresponding to the received status request held in the holding unit is transmitted to the main control unit via the serial bus,
The main control unit
Provided for each of the plurality of status information, a plurality of status request output units for outputting a status request for requesting the corresponding status information at each predetermined time,
A status request arbitration unit that receives status requests output from the status request output units and transmits the status requests input in the order of input to the panel control unit via the serial bus; ,
Among the plurality of status request output units, the predetermined times of at least two status request output units are different from each other.
Processing equipment.
前記複数のステータス要求出力部に予め定められた前記所定時間は互いに異なる、
処理装置。 The processing apparatus according to claim 1,
The predetermined times predetermined in the plurality of status request output units are different from each other.
Processing equipment.
前記ステータス要求調停部は、
前記各ステータス要求出力部が出力した前記ステータス要求が2以上、同時に入力された場合、予め定められた前記所定時間が短いステータス要求出力部が出力したステータス要求から順に、前記シリアルバスを介して前記パネル制御部に送信する、
処理装置。 The processing apparatus according to claim 2,
The status request arbitration unit
When two or more status requests output from each status request output unit are input at the same time, the status requests output from the status request output unit having a short predetermined time are sequentially received via the serial bus. Send to panel control,
Processing equipment.
前記シリアルバスは、送信用信号線と受信用信号線とからなり、
前記ステータス要求調停部は、
入力された前記ステータス要求を、前記送信用信号線を介して送信し、前記パネル制御部から送信されるステータス情報を、前記受信用信号線を介して受信し、
更に、
前記ステータス要求調停部は、
前記各ステータス要求出力部が出力した前記ステータス要求が2以上、同時に入力された場合、入力された前記ステータス要求のうち前記所定時間が最も短いステータス要求出力部が出力したステータス要求を、前記送信用信号線を介して送信し、前記出力したステータス要求に該当するステータス情報を、前記受信用信号線を介して受信後、入力された前記ステータス要求のうち前記所定時間が次に短いステータス要求出力部が出力したステータス要求を送信する、
処理装置。 The processing apparatus according to claim 3, wherein
The serial bus consists of a transmission signal line and a reception signal line,
The status request arbitration unit
The input status request is transmitted via the transmission signal line, the status information transmitted from the panel control unit is received via the reception signal line,
Furthermore,
The status request arbitration unit
When two or more status requests output by each status request output unit are input simultaneously, the status request output by the status request output unit with the shortest predetermined time among the input status requests is used for the transmission A status request output unit that transmits the status information corresponding to the output status request via the signal line and receives the status request corresponding to the output status request via the reception signal line and has the next shortest predetermined time among the status requests that are input. Send the status request output by
Processing equipment.
前記パネル制御部は、
前記操作パネルに入力されるステータス情報、及び、前記パネル制御部が有する各部のステータス情報の少なくともいずれかを含む複数のステータス情報毎に設けられ、該ステータス情報を保持する複数の保持部、を有し、
前記各保持部は、
保持しているステータス情報を要求するステータス要求を受信し、受信した段階で前記保持しているステータス情報を、前記シリアルバスを介して前記メイン制御部に送信する、
処理装置。 The processing apparatus according to any one of claims 1 to 4, wherein:
The panel control unit
Provided for each of a plurality of status information including at least one of status information input to the operation panel and status information of each unit included in the panel control unit, and a plurality of holding units that hold the status information. And
Each holding part is
Receiving a status request for requesting status information held, and transmitting the status information held in the received stage to the main control unit via the serial bus;
Processing equipment.
前記複数の保持部のうち1つは、割込部であり、
前記割込部は、
前記パネル制御部が有する各部、及び、前記割込部を除く各保持部から割込情報が入力可能であり、該割込部が保持するステータス情報は前記割込情報であり、
前記複数のステータス要求出力部のうち1つは、前記複数のステータス要求出力部のうち予め定められた前記所定時間が最も短い第1所定時間毎に、要求先の保持部が前記割込部である第1ステータス要求を出力する第1ステータス要求出力部であり、
前記割込部は、
前記第1ステータス要求を受信した際、保持された前記割込情報を前記メイン制御部に送信する、
処理装置。 The processing apparatus according to claim 5, wherein
One of the plurality of holding units is an interrupt unit,
The interrupt unit is
Interrupt information can be input from each unit included in the panel control unit and each holding unit excluding the interrupt unit, and the status information held by the interrupt unit is the interrupt information,
One of the plurality of status request output units is configured such that a request destination holding unit is the interrupt unit for each first predetermined time that is the shortest predetermined time among the plurality of status request output units. A first status request output unit for outputting a certain first status request;
The interrupt unit is
When the first status request is received, the held interrupt information is transmitted to the main control unit.
Processing equipment.
更に、
センサを有し、
前記センサが出力する検知、又は、非検知の検知情報は、前記パネル制御部に入力され、
前記割込部を除く各保持部のうちの1つは、センサ出力結果保持部であり、
前記センサ出力結果保持部は、前記パネル制御部から前記検知情報が入力可能であり、該センサ出力結果保持部が保持するステータス情報は前記検知情報であり、
前記複数のステータス要求出力部のうち1つは、前記第1所定時間より長い第2所定時間毎に、要求先の保持部が前記センサ出力結果保持部である第2ステータス要求を出力する第2ステータス要求出力部であり、
前記センサ出力結果保持部は、
入力される前記検知情報が変化した場合、前記割込情報を前記割込部に入力し、
前記第2ステータス要求を受信した際、保持された前記検知情報を前記メイン制御部に送信する、
処理装置。 The processing apparatus according to claim 6, wherein
Furthermore,
Have a sensor,
Detection information output by the sensor or non-detection detection information is input to the panel control unit,
One of the holding units excluding the interrupt unit is a sensor output result holding unit,
The sensor output result holding unit can receive the detection information from the panel control unit, and the status information held by the sensor output result holding unit is the detection information,
One of the plurality of status request output units outputs a second status request in which a request destination holding unit is the sensor output result holding unit every second predetermined time longer than the first predetermined time. A status request output unit,
The sensor output result holding unit is
When the input detection information changes, the interrupt information is input to the interrupt unit,
When the second status request is received, the held detection information is transmitted to the main control unit.
Processing equipment.
前記操作パネルは、
更に、キー操作部を有し、
前記キー操作部のキーの押下情報は、前記パネル制御部に入力され、
前記割込部を除く各保持部のうちの1つは、キー押下情報保持部であり、
前記キー押下情報保持部は、前記パネル制御部からに入力される前記押下情報が入力可能であり、該キー押下情報保持部が保持するステータス情報は前記押下情報であり、
前記複数のステータス要求出力部のうち1つは、前記第1所定時間より長い第3所定時間毎に、要求先の保持部が前記キー押下情報保持部である第3ステータス要求を出力する第3ステータス要求出力部であり、
前記キー押下情報保持部は、
入力される前記押下情報が変化した場合、前記割込情報を前記割込部に入力し、
前記第3ステータス要求を受信した際、保持された前記押下情報を前記メイン制御部に送信する、
処理装置。 The processing apparatus according to claim 6 or 7, wherein
The operation panel is
Furthermore, it has a key operation part,
The key pressing information of the key operation unit is input to the panel control unit,
One of the holding units excluding the interrupt unit is a key press information holding unit,
The key press information holding unit is capable of inputting the press information input from the panel control unit, and the status information held by the key press information holding unit is the press information,
One of the plurality of status request output units outputs a third status request in which a request destination holding unit is the key press information holding unit every third predetermined time longer than the first predetermined time. A status request output unit,
The key press information holding unit
When the input push information changes, input the interrupt information to the interrupt unit,
When the third status request is received, the held pressing information is transmitted to the main control unit.
Processing equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015154134A JP6575208B2 (en) | 2015-08-04 | 2015-08-04 | Processing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015154134A JP6575208B2 (en) | 2015-08-04 | 2015-08-04 | Processing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017033383A true JP2017033383A (en) | 2017-02-09 |
JP6575208B2 JP6575208B2 (en) | 2019-09-18 |
Family
ID=57988099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015154134A Active JP6575208B2 (en) | 2015-08-04 | 2015-08-04 | Processing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6575208B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09146413A (en) * | 1995-11-21 | 1997-06-06 | Canon Inc | Image forming device and its control method |
JPH11296316A (en) * | 1998-04-15 | 1999-10-29 | Seiko Epson Corp | Peripheral processor and control method therefor |
JP2006146492A (en) * | 2004-11-18 | 2006-06-08 | Sharp Corp | Device and method for acquiring status of image processor, program for executing same method and recording medium with same program recorded |
JP2007115052A (en) * | 2005-10-20 | 2007-05-10 | Seiko Epson Corp | Information processor |
-
2015
- 2015-08-04 JP JP2015154134A patent/JP6575208B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09146413A (en) * | 1995-11-21 | 1997-06-06 | Canon Inc | Image forming device and its control method |
JPH11296316A (en) * | 1998-04-15 | 1999-10-29 | Seiko Epson Corp | Peripheral processor and control method therefor |
JP2006146492A (en) * | 2004-11-18 | 2006-06-08 | Sharp Corp | Device and method for acquiring status of image processor, program for executing same method and recording medium with same program recorded |
JP2007115052A (en) * | 2005-10-20 | 2007-05-10 | Seiko Epson Corp | Information processor |
Also Published As
Publication number | Publication date |
---|---|
JP6575208B2 (en) | 2019-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8848205B2 (en) | Information processing apparatus capable of setting insert, image forming apparatus, method of controlling the information processing apparatus, and storage medium | |
EP2306297B1 (en) | Printing device with job cancellation function | |
JP2017073682A (en) | Device, information processing method, and program | |
JP2013025433A (en) | Operation device | |
US8539356B2 (en) | Image forming apparatus, authority management method of image forming apparatus, and authority management system of image forming apparatus | |
US20120192120A1 (en) | Image forming apparatus and terminal device each having touch panel | |
EP2369482B1 (en) | Display screen control device, display screen control method, and computer readable medium | |
JP2017140708A (en) | Communication control method, program and printing device | |
US10095383B2 (en) | Display/input device, image forming apparatus, and method for controlling a display/input device | |
US9094551B2 (en) | Image processing apparatus having a touch panel | |
JP6575208B2 (en) | Processing equipment | |
EP2369828B1 (en) | Display screen control device, display screen control method, and computer readable medium | |
JP2016207175A (en) | Electronic apparatus and display control program | |
JP6210099B2 (en) | Screen transition control method, screen transition control device, and program | |
JP2017226190A (en) | Information processing device for sorting a plurality of objects, method for sorting the same and program | |
JP6323392B2 (en) | Electronic apparatus and image forming apparatus | |
JP2016141019A (en) | Printing control device, control method and control program | |
JP7485180B2 (en) | IMAGE PROCESSING APPARATUS, DISPLAY CONTROL METHOD, AND DISPLAY CONTROL PROGRAM | |
JP2016060161A (en) | Image forming device | |
JP5755209B2 (en) | Web client, image forming apparatus, and display program | |
JP2019012388A (en) | Display control device, display control method, and display control program | |
JP2005102045A (en) | Image forming device | |
JP6120754B2 (en) | Display input device and image forming apparatus having the same | |
JP2022130887A (en) | Image forming apparatus | |
JP6382614B2 (en) | Facsimile device, image data signal communication system, image data signal communication method, and image data signal communication program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6575208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |