JP2017016410A - 電子制御装置及びスタック領域の使用監視方法 - Google Patents

電子制御装置及びスタック領域の使用監視方法 Download PDF

Info

Publication number
JP2017016410A
JP2017016410A JP2015132781A JP2015132781A JP2017016410A JP 2017016410 A JP2017016410 A JP 2017016410A JP 2015132781 A JP2015132781 A JP 2015132781A JP 2015132781 A JP2015132781 A JP 2015132781A JP 2017016410 A JP2017016410 A JP 2017016410A
Authority
JP
Japan
Prior art keywords
task
electronic control
stack
stack area
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015132781A
Other languages
English (en)
Other versions
JP6466269B2 (ja
Inventor
暁仁 窪田
Akihito Kubota
暁仁 窪田
忠敬 森川
Tadataka Morikawa
忠敬 森川
雄介 阿部
Yusuke Abe
雄介 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2015132781A priority Critical patent/JP6466269B2/ja
Publication of JP2017016410A publication Critical patent/JP2017016410A/ja
Application granted granted Critical
Publication of JP6466269B2 publication Critical patent/JP6466269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)
  • Safety Devices In Control Systems (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

【課題】機能安全を実現するべく、タスクが当該タスクに割り当てられたスタック領域を適切に使用しているかを監視することができる電子制御装置及びスタックメモリ領域の使用監視方法を提供する。【解決手段】電子制御装置100が、メモリ及びプロセッサを備え、プロセッサが定時的な割り込みによって第1のタスクを実行するときに、当該第1のタスクについて、メモリに確保された複数のスタック領域のうち、第1のタスクに予め割り当てられた少なくとも1つのスタック領域を使用させ、第1のタスクが当該第1のタスクに予め割り当てられた少なくとも1つのスタック領域を使用しているか否かを、定時的な割り込みの発生タイミングとは相関しないタイミングで発生する第2のタスクによって監視させる。【選択図】図4

Description

本発明は、スタック領域を使用する電子制御装置及びスタック領域の使用監視方法に関する。
電子制御装置において、RAM(Random Access Memory)の一部がスタック領域として使用される。このスタック領域は、電子制御装置における処理中のデータなどを一時的に退避させる場合に使用される(例えば、特許文献1参照)。
特開2008−184912号公報
ISO26262において、車両の機能安全についての基準が定められている。この基準において、ASIL(Automotive Safety Integrity Level)という安全性のレベルが定められている。安全性のレベルは、5段階あり、安全性の基準が高い順にASIL−D,ASIL−C,ASIL−B,ASIL−A,QMとなっている。そして、前記機能安全を実現する上では、例えば、タスクごとにこの安全性のレベルが割り当てられ、割り当てられたレベルが低いものの障害がよりレベルが高いものに影響を与えないことが求められる。このため、電子制御装置において、高い安全性のレベル(例えば、ASIL−D)が割り当てられたタスクによりスタックメモリ領域に一時的に退避されたデータが、より低い安全性のレベル(例えば、QM)が割り当てられたタスクによってアクセスされないようにする。例えば、スタック領域が複数確保され、タスクのASILレベルに応じて、そのタスクが使用するスタック領域が少なくとも一つ割り当てられるようにする。
このようにした場合に、割り当てられたスタック領域が適切に使用されているかを監視する必要がある。このような監視において、実行されるタスクの中で決まったタイミングで監視をしても、そのタイミングにおける異常以外を発見することができないため、信頼性が低下し機能安全が実現できない恐れがある。また、実行されるタスクの中で異なるタイミングで監視をしようとすると、タスクが複雑化し、処理に時間がかかり、車両の他の制御に影響を及ぼし機能安全が実現できない恐れがある。
そこで、機能安全を実現するべく、タスクが当該タスクに割り当てられたスタック領域を適切に使用しているかを監視することができる電子制御装置及びスタック領域の使用監視方法を提供する。
前記課題を解決するために、電子制御装置が、メモリ及びプロセッサを備え、プロセッサが定時的な割り込みによって第1のタスクを実行するときに、当該第1のタスクについて、メモリに確保された複数のスタック領域のうち、第1のタスクに予め割り当てられた少なくとも1つのスタック領域を使用させ、第1のタスクが当該第1のタスクに予め割り当てられた少なくとも1つのスタック領域を使用しているか否かを、定時的な割り込みの発生タイミングとは相関しないタイミングで発生する第2のタスクによって監視させる。
前記電子制御装置によれば、タスクが当該タスクに割り当てられたスタック領域を適切に使用しているかを監視することができ、機能安全を実現できる。
電子制御装置の実施形態を示すブロック図である。 前記電子制御装置のスタック領域の構成を示す図である。 前記電子制御装置がタスクを実行する際のフローを示す図である。 前記電子制御装置がスタック領域の使用を監視するタスクを実行する際のフローを示す図である。 前記電子制御装置がスタック領域の使用を監視するタイミングを示した図である。
以下、本発明の実施の形態を添付図面に基づいて説明する。
図1は、自動車に搭載された電子制御装置100の実施形態を示す図である。この電子制御装置100は、車両の様々な制御を行うもので、例えば、内燃機関の制御を行う。電子制御装置100は、複数のCPU(Central Processing Unit)110と、複数のローカルメモリ120と、グローバルメモリ130と、を備えている。
CPU110は、電子制御装置100に接続された各種センサの検出値等を読み出して車両制御用の目標値を算出することができる。具体的には、CPU110には、図示していないクランク角センサ、カム角センサ、水温センサ、スロットルセンサ、エアフローセンサ、空燃比センサを含む各種センサ等の信号が入力され、また、電子スロットル弁、燃料噴射弁、点火コイル等の各種制御に必要なデータを演算することができる。
前記CPU110には、CPU110にそれぞれ設けられたローカルメモリ120と、全てのCPU110がアクセス可能なグローバルメモリ130とが接続されている。このローカルメモリ120は、CPU110に1対1で対応し、対応するCPU110の実行にのみ用いられる。このローカルメモリ120には、LIFO(Last In First Out)方式でデータを保持するスタック領域122や他の各種メモリ領域が設けられている。
電子制御装置100は、タスクを実行する上で、スタック領域へのアクセス制限の異なる複数のモードを有している。このアクセス制限は、安全性の基準に基づいたレベルに応じて定められている。本実施形態では、複数のモードとして、スーパーバイザーモード(SVM:supervisor mode)と、ユーザーモード(UM:user mode)とがあり、それぞれにアクセス権限が割り当てられてアクセス制限を実現している。そして、SVMのときには、安全性レベルがASIL−D,C,B,Aのいずれかであるタスクが実行され、UMのときには、安全性レベルがQMであるタスクが実行される。換言すると、電子制御装置100において、タスクは、安全性レベルなどの所定規則に基づいてグループに分類され、グループに応じたモードで実行されるようになっている。
ローカルメモリ120に設けられたスタック領域122は、QM用スタック領域124と、ASIL用スタック領域126との、2つの領域に分けられている。すなわち、ローカルメモリ120には2つのスタック領域が確保されている。そして、UMが割り当てられたタスクは、QM用スタック領域124にのみアクセスが可能であり、ASIL用スタック領域126へのアクセスが禁止されている。SVMが割り当てられたタスクは、ASIL用スタック領域126及びQM用スタック領域124にアクセスが可能である。このようなタスクごとのアクセスの制限は、メモリ管理ユニット等のハードウェアで実現することができる。なお、本実施形態では、アクセスの種別として読み込み、書き込み、実行の3種類があり、これら全てのアクセスがまとめて禁止されるか又は許可されている。しかし、例えば、書き込み及び実行は禁止するが読み込みだけを許可するといったように、一部のアクセスを許可するような設定をすることができる。また、各モードにおいて、スタック領域ごとに、かつ、アクセス種別ごとに許可又は禁止の設定をすることができる。
なお、本実施形態においてはローカルメモリ120に2つのスタック領域が確保されているが、電子制御装置はローカルメモリに複数のスタック領域を確保することができる。
次に、図2を参照してスタック領域122について詳細に説明する。
スタック領域122において、例えば、アドレスが大きくなる方向にデータが蓄積される。図2においては上方向がアドレスの値が大きくなる方向である。そして、スタック領域122においては、図2(a)(b)に示すように、アドレスが小さい方からASIL用スタック領域126、QM用スタック領域124の順で、メモリ領域が割り付けられている。すなわち、スタック領域122は、データが蓄積される方向側に、より重要度が低いスタック領域が設けられている。換言すると、各スタック領域122は、分割されたスタック領域のうち重要度が高いスタック領域からスタックデータが蓄積される方向に割り付けられている。
また、図2に記載のように、このスタック領域122において、ASIL用スタック領域126の最も新しく格納されたデータASIL−2を示す第1のスタックポインタと、QM用スタック領域124の最も新しく格納されたデータQM−3を示す第2のスタックポインタと、をモードに応じて切り換えることができる。図2(a)は、SVMのタスクが実行されている場合を表している。この場合には、電子制御装置100は、第1のスタックポインタ及び第2のスタックポインタを切り換えて使用することができる。そして、SVMのタスクが実行されるときには、QM用スタック領域124及びASIL用スタック領域126にアクセスすることが可能である。また、図2(b)は、UMのタスクが実行されている場合を表している。この場合には、電子制御装置100は、第2のスタックポインタを使用する。そして、QMのタスクが実行されるときには、ASIL用スタック領域126へのアクセスが禁止されている。
このようにして、電子制御装置100において、CPU110がタスクを実行するときに当該タスクに使用させるスタック領域として、ローカルメモリ120に確保された複数のスタック領域のうち少なくとも1つのスタック領域が予め割り当てられる。そして、タスクが使用する少なくとも1つのスタック領域は、安全性レベルなどの所定規則によりタスクを分類したグループごとに設定されている。これにより、電子制御装置100における機能安全が実現される。
また、このように構成された電子制御装置100で実行されるタスクにおいては、割り当てられたモードよりも権限が高くなる方向にモード変更ができないようになっている。例えば、UMのタスクは、UMからSVMへのモード変更は行えない。
ここで、前記電子制御装置100がタスクを実行する際のフローについて図3を参照して説明する。
まず、このフローはモードがSVMで起動される。このとき、電子制御装置100は、フローがSVMで始まるので、ASIL用スタック領域126の最も新しく格納されたデータを示す第1のスタックポインタを使用している。そして、イニシャルプログラムを実行する(S101)。
次に、プログラムの実行上、UMのタスクを実行することがあり、それに伴いモードをSVMからUMに切り換えることがある。このとき、まず、電子制御装置100は、スタックポインタをQM用スタック領域124の最も新しく格納されたデータを示す第2のスタックポインタに切り換える(S102)。そして、電子制御装置100はモードをSVMからUMに切り換える(S103)。
そして、モードがUMに遷移した後に電子制御装置100はQMのタスクを実行して、その際にスタック領域としてQM用スタック領域124を使用する(S104)。
例えば、QMのタスクとしては、アクセル開度から目標トルクを演算し、その目標トルクに基づいて電子スロットルの目標スロットル開度を演算する目標トルク演算タスクがある。以下、目標トルク演算タスクが実施される例について説明する。
この目標トルク演算タスクにおいて、電子制御装置100は、まず、アクセルペダルセンサからアクセル開度の出力を読み込む。そして、電子制御装置100は、アクセル開度から目標トルクを演算する。そして、電子制御装置100は、演算した目標トルクとなるように目標スロットル開度を演算し、その目標スロットル開度に基づいて電子制御スロットルを制御する。
次に、このような電子制御スロットルの制御において、異常が発生しているかを検知する必要がある。そこで、目標トルクとは別に、現在のトルクを算出して、目標トルクと現在のトルクとを対比させて、異常が発生しているかの判定を行う。ここで、このような判定を行うタスクは、安全性のレベルがQMよりも高いものである(例えば、ASIL−C)。それゆえ、このタスクは、UMでは行われることができずSVMで行われる必要がある。そこで、電子制御装置100は、割り込み指令を出してSVMの異常検知タスク(割り込み処理1)を割り込みさせることによって処理を行う。
割り込み処理1では、まず、電子制御装置100は、この異常検知タスクはSVMで行われるものであるので、ASIL用スタック領域126のデータを示す第1のスタックポインタを使用する必要がある。本事例では割り込み前にはQMのタスクが実施されており第2のスタックポインタが使用されているので、電子制御装置100は、スタックポインタを切り換えて第1のスタックポインタを使用して、スタック領域としてASIL用スタック領域126を使用して処理を行うようにする(S201)。次に、電子制御装置100は、各種センサからの出力に基づいて現在のトルクを算出する。そして、電子制御装置100は、目標トルクと現在のトルクとを対比し、異常が発生しているか否かの判定を行う(S202)。
更に、前記異常の判定とは別に、タスクの実行順や実行タイミングに異常があるか否かを判定し、処置を行うタスクが実行される。このタスクは、安全性レベルがQMよりも高いものである(例えば、ASIL−C)。それゆえ、このタスクはSVMで行われる必要がある。そこで、割り込み処理1のステップ202での処理中にこのような機能動作の異常判定を行う必要がある場合には、更に機能動作の異常判定タスクである割り込み処理2を実行する。この機能動作の異常判定タスクは、SVMで行われるものであるので、まず、第1のスタックポインタが使用されているかを判定する。本事例では、割り込み処理1中に行われているので、既に第1のスタックポインタが使用されると共にスタック領域としてASIL用スタック領域126が使用されている。したがって、スタックポインタの切り換えは行われない(S301)。そして、前記機能動作の異常判定タスクが行われる(S302)。このタスクの終了後に戻る処理がSVMでの処理であるので、電子制御装置100は、スタックポインタを第1のスタックポインタから切り換えずに割り込み処理1に戻る(S303)。
電子制御装置100は、処理を割り込み処理1に戻らせ、処理を再開する。そして、電子制御装置100は、割り込み処理1が終了したら、戻るタスクがUMのタスクであるので、スタックポインタを第2のスタックポインタに切り換え、スタック領域としてQM用スタック領域124を使用して処理を行うようにする(S203)。その後、電子制御装置100は、目標トルク演算タスクを再開して実行する。
ここで、電子制御装置100における制御において、プログラムの書き換え等の特殊モードへのモード遷移が必要となる場合があり、UMからより高い重要度が割り当てられたSVMへ遷移することがある。しかし、電子制御装置100において、QMのタスクはQMからSVMにモード遷移することができない。ここで、本実施例においては、低い重要度のモードから高い重要度のモードへの遷移は、SVMのタスクを割り込ませて割り込み処理にて実施する。具体的には、電子制御装置100は、割り込み命令を出し(S105)、これによりSVMのタスクを割り込ませて、QMからSVMにモード遷移をする(S401)。そして、モード遷移後にSVMのタスクがスタックポインタを第1のスタックポインタに切り換えてスタック領域としてASIL用スタック領域126を使用して処理を行うようにし(S106)、電子制御装置100は特殊モードでの処理等を実行する。
以上のようにして、電子制御装置100は、複数のスタック領域が確保された上で、実行されるタスクに応じて割り込み処理を行い、適宜スタックポインタ及びスタック領域を切り換えてプログラムを実行する。
ここで、電子制御装置100は、複数のスタック領域が確保された場合において、スタック領域が、タスクが実行される際にそのタスクが属するグループに応じて適切に使用されているかを監視することができる。
このような監視をするタスクは、割り込み処理にて実行される。この割り込み処理について図4及び5を参照しつつ説明する。
図4は、割り込み処理1及び割り込み処理2が実行されるフローにおいて、更に割り込み処理として、スタック領域の使用が適切に行われているかを監視するタスク(割り込み処理4)が行われる場合を表す概念図である。なお、上記説明した割り込み処理1及び2は定時的な割り込みとして実行される処理である。
図4において示されたフローは、定時的な割り込みである前記割り込み処理1が割り込んだ状態から始まっている。そして、電子制御装置100は、割り込み処理1が実行されるので、スタックポインタを第1のスタックポインタに切り換えて、スタック領域としてASIL用スタック領域126を使用して処理を行うようにする(S501)。そして、電子制御装置100は、タスクを実行する前に実行するタスクを示す実行タスク情報を適切なメモリに記録する(S502)。その後、割り込み処理1が実行される(S503)。
ここで割り込み処理1の実行中に、定時的な割り込みが実行されるタイミングとは相関しないタイミングで、実行されているタスクが、当該タスクが属するグループに応じて予め割り当てられたスタック領域を使用しているかを監視する割り込み処理4が行われる。本実施例においては、電子制御装置100は、クランク角センサ等のエンジン回転センサにおける立ち上がりエッジ及び立ち下りエッジの検出がなされるタイミングで割り込み処理4を実行する。
この割り込み処理4では、電子制御装置100は、グループに属するタスクとそのグループのタスクに使用させる予め割り当てられたスタック領域とが示されたテーブルを参照して、割り込み処理3で実施されたタスクがそのタスクが属するグループに応じて予め割り当てられたスタック領域を使用しているか否かを監視する。
例えば、まず、実行タスク情報を読み出す(S601)。そして、電子制御装置100は、グループに属するタスクと当該グループに応じて予め割り当てられたスタック領域のアドレスの範囲とがグループごとに示されたテーブルを参照して、実行タスク情報が属するグループに基づいて、そのグループに応じて予め割り当てられたスタック領域のアドレスの範囲を読み出す。そして、電子制御装置100は、スタックポインタが、前記読み出した予め割り当てられたアドレスの範囲内を示していれば、実行タスクがその属するグループに応じて予め割り当てられたスタック領域を使用していると判定する。一方、電子制御装置100は、スタックポインタが、前記読み出した予め割り当てられたアドレスの範囲外を示していれば、実行タスクがその属するグループに応じて予め割り当てられたスタック領域を使用していないと判定する。そして、電子制御装置100は、実行タスクがその属するグループに応じて予め割り当てられたスタック領域を使用していると判定した場合には、割り込みを終了して元の処理に戻る。一方、電子制御装置100は、実行タスクがその属するグループに応じて予め割り当てられたスタック領域を使用していないと判定した場合には、例えば、外部装置にエラーを通知するか、又は、図示しない不揮発性のメモリ(フラッシュメモリ等)へエラーを記録する(S602)。
次に、スタック監視をする割り込み処理4が終了して割り込み処理1に処理が戻る。そして、割り込み処理1の実行中に前述したように機能動作の異常判定タスクである割り込み処理2が定時的な割り込みとして実行される。割り込み処理2は、SVMのタスクであり、スタック領域は、ASIL用スタック領域126を使用する。既に、割り込み処理1において、第1のスタックポインタが使用されているので、電子制御装置100は、スタックポインタの切り換えを実行しない(S504)。そして、電子制御装置100は、S502と同様に割り込み処理2の実行タスク情報を記録する(S505)。その後、電子制御装置100は、割り込み処理2を実行する。
ここで、割り込み処理2の実行中に、電子制御装置100は、例えば、エンジン回転センサにおけるエッジを検出して、スタック監視をする割り込み処理4を行う。電子制御装置100は、この割り込み処理で、実行タスク情報を読み出す(S603)。電子制御装置100は、読み出した実行タスク情報に基づいて、実行タスクがその属するグループに応じて予め割り当てられたスタック領域を使用しているかを判定し、S602と同様の処理を行う(S604)。その後、電子制御装置100は、割り込み処理4を終了させて、割り込み処理2の実行に戻る。
このようなタスク監視を行う一例における、時間、実行タスク、使用スタック領域、スタック監視タスクの実行タイミングの関係を、図5を参照して説明する。
まず、実行タスクと使用されるスタック領域との関係について説明する。時間t1で定時的な割り込みである割り込み処理1が実行される。この場合の使用されるスタック領域はASIL用スタック領域である。次に時間t2で割り込み処理2が実行される。この場合の使用されるスタック領域は割り込み処理1と同様にASIL用スタック領域である。そして、時間t3で割り込み処理2が終了し、割り込み処理1に戻る。更に、時間t4で割り込み処理1が終了し、通常タスクに戻る。このときに、スタックポインタが切り換わり、QM用スタック領域を示すようになる。そして次に、時間t5で通常タスク実行時に定時割り込みで割り込み処理1が実行される。これに対しスタック監視タスクは、エンジン回転センサにおけるエッジの検出時(t11〜t16)に割り込みを発生して、スタック監視タスクを実行する。ここで、エンジン回転センサにおけるエッジの検出タイミングは、定時的な割り込みである割り込み処理1及び定時的な割り込みである割り込み処理2の割り込みのタイミングとは相関していない。このように、定時的な割り込みタイミングとは相関しない、エンジン回転センサにおけるエッジの検出タイミングで、スタック監視タスクを実行することにより、定時的ではないランダムなタイミングでスタック領域の使用を監視することができる。
なお、本明細書においては2つのCPUで構成されたデュアルプロセッサについて説明したが、ローカルメモリをそれぞれ有する3以上のCPUで構成されたマルチプロセッサにおいても、本実施形態に記載したスタック領域を適用することができる。また、マルチコアプロセッサにおいてコアごとにローカルメモリが接続されている場合に、その各ローカルメモリに本実施形態に記載したスタック領域を設けることができる。
本実施形態においては、2つの重要度に分けて2つのモードで実行される場合について説明したが、電子制御装置は、3つ以上の重要度の分類が設けられて、その重要度の分類の数に応じてモードが分けられると共にスタック領域が複数確保されてもよい。
本明細書における、定時的とは、決められた時間間隔にという意味を指すだけではなく、決められた手順の中で決められたタイミングでという意味をも含む。
100…電子制御装置、122…スタック領域

Claims (4)

  1. メモリ及びプロセッサを備えた電子制御装置において、
    前記プロセッサが定時的な割り込みによって第1のタスクを実行するときに、当該第1のタスクについて、前記メモリに確保された複数のスタック領域のうち、前記第1のタスクに予め割り当てられた少なくとも1つの前記スタック領域を使用させ、
    前記第1のタスクが当該第1のタスクに予め割り当てられた少なくとも1つのスタック領域を使用しているか否かを、前記定時的な割り込みの発生タイミングとは相関しないタイミングで発生する第2のタスクによって監視させる、
    ことを特徴とする電子制御装置。
  2. 前記第2のタスクは、前記予め割り当てられた少なくとも1つのスタック領域をスタックポインタが指しているか否かを介して、前記第1のタスクが前記予め割り当てられた少なくとも1つのスタックメモリ領域を使用しているか否かを監視する、
    ことを特徴とする請求項1に記載の電子制御装置。
  3. 前記第1のタスクが使用する少なくとも1つのスタック領域は、前記第1のタスクを所定規則により分類したグループに基づいて設定された、
    ことを特徴とする請求項1又は2に記載の電子制御装置。
  4. 電子制御装置が、定時的な割り込みによって第1のタスクを実行するときに、当該第1のタスクについて、メモリに確保された複数のスタック領域のうち、前記第1のタスクに予め割り当てられた少なくとも1つの前記スタック領域を使用させ、
    前記第1のタスクが当該第1のタスクに予め割り当てられた少なくとも1つのスタックメモリ領域を使用しているか否かを、前記定時的な割り込みの発生タイミングとは相関しないタイミングで発生する第2のタスクによって監視させる、
    ことを特徴とするスタック領域の使用監視方法。
JP2015132781A 2015-07-01 2015-07-01 電子制御装置及びスタック領域の使用監視方法 Active JP6466269B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015132781A JP6466269B2 (ja) 2015-07-01 2015-07-01 電子制御装置及びスタック領域の使用監視方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015132781A JP6466269B2 (ja) 2015-07-01 2015-07-01 電子制御装置及びスタック領域の使用監視方法

Publications (2)

Publication Number Publication Date
JP2017016410A true JP2017016410A (ja) 2017-01-19
JP6466269B2 JP6466269B2 (ja) 2019-02-06

Family

ID=57828202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015132781A Active JP6466269B2 (ja) 2015-07-01 2015-07-01 電子制御装置及びスタック領域の使用監視方法

Country Status (1)

Country Link
JP (1) JP6466269B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7414667B2 (ja) 2020-08-27 2024-01-16 日立Astemo株式会社 電子制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001022222A1 (fr) * 1999-09-17 2001-03-29 Keihin Corporation Unite de commande d'une automobile
JP2004157662A (ja) * 2002-11-05 2004-06-03 Matsushita Electric Ind Co Ltd 動的スタックオーバライトモニタ方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001022222A1 (fr) * 1999-09-17 2001-03-29 Keihin Corporation Unite de commande d'une automobile
JP2004157662A (ja) * 2002-11-05 2004-06-03 Matsushita Electric Ind Co Ltd 動的スタックオーバライトモニタ方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7414667B2 (ja) 2020-08-27 2024-01-16 日立Astemo株式会社 電子制御装置

Also Published As

Publication number Publication date
JP6466269B2 (ja) 2019-02-06

Similar Documents

Publication Publication Date Title
JP4920015B2 (ja) 分散制御用制御ソフトウェアおよび電子制御装置
JP4770602B2 (ja) 電子機器
JP2010126012A (ja) 車両制御用マルチコアシステムまたは内燃機関の制御装置
JP2015118662A (ja) 電子制御装置
WO2013088519A1 (ja) マルチコア・プロセッサ
JP2002278779A (ja) 処理実行装置及びプログラム
JP5533789B2 (ja) 車載電子制御装置
US20180259577A1 (en) Electronic control apparatus and method
JP6466269B2 (ja) 電子制御装置及びスタック領域の使用監視方法
US20070239916A1 (en) Input-output control apparatus, input-output control method, process control apparatus and process control method
JP6771272B2 (ja) 車載電子制御装置及びスタック使用方法
JP2014193690A (ja) 車両用制御装置
JP2016170567A (ja) 自動車用電子制御装置
JP5699896B2 (ja) 情報処理装置、異常判定方法
JP6877475B2 (ja) 電子制御装置及びスタック使用方法
JP6654230B2 (ja) 車両制御装置
JP6471510B2 (ja) マイクロコンピュータ
JP2010113419A (ja) マルチコア制御装置
US20180068501A1 (en) Multiprocessor system and vehicle control system
JP5978873B2 (ja) 電子制御装置
US9740584B2 (en) Method and device for testing a computer core in a processor having at least two computer cores
JP2009080566A (ja) 車両制御用プログラムおよびプログラム生成方法、プログラム生成装置、及び自動車用制御装置
JP6596455B2 (ja) 自動車用電子制御装置
JP5942904B2 (ja) 処理装置
JP2006323617A (ja) メモリ管理方法及びメモリ管理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190109

R150 Certificate of patent or registration of utility model

Ref document number: 6466269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250