JP2017005588A - Display controller and display control method - Google Patents
Display controller and display control method Download PDFInfo
- Publication number
- JP2017005588A JP2017005588A JP2015119418A JP2015119418A JP2017005588A JP 2017005588 A JP2017005588 A JP 2017005588A JP 2015119418 A JP2015119418 A JP 2015119418A JP 2015119418 A JP2015119418 A JP 2015119418A JP 2017005588 A JP2017005588 A JP 2017005588A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- synchronization signal
- vertical synchronization
- period
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
本発明は表示制御装置及び表示制御方法に関する。 The present invention relates to a display control device and a display control method.
送信側の装置に接続されたカメラ等で画像を取得し、送信側の装置から送信された当該画像を、受信側の装置で表示するシステムが従来から知られている。例えば車載カメラで撮影された画像を、車内のモニタに無線通信により送信する車載カメラシステムが知られている。このようなシステムでは、カメラで取得された画像がモニタで途切れることなく表示され続けなければならない。 2. Description of the Related Art Conventionally, a system that acquires an image with a camera or the like connected to a transmission-side device and displays the image transmitted from the transmission-side device on a reception-side device is conventionally known. For example, an in-vehicle camera system that transmits an image captured by an in-vehicle camera to a monitor in the vehicle by wireless communication is known. In such a system, an image acquired by a camera must be continuously displayed on the monitor without interruption.
しかしながら従来の技術では、送信側の装置での画像の取得タイミングと、受信側の装置での画像の表示タイミングと、の位相ずれが、受信側の装置のバッファ等で吸収できないほど大きくなると、画像の欠落等が発生する可能性があった。例えば車載カメラシステムでは、車載カメラを車外に設置する場合、車内の温度と、車の移動に伴う車外の温度変化と、の差によって送信側の装置と、受信側の装置と、の位相ずれが受信側の装置のバッファ等で吸収できないほど大きくなり画像の欠落等が発生する可能性があった。 However, in the conventional technique, when the phase shift between the image acquisition timing at the transmission-side device and the image display timing at the reception-side device becomes so large that it cannot be absorbed by the buffer or the like of the reception-side device, There was a possibility of missing. For example, in an in-vehicle camera system, when an in-vehicle camera is installed outside a vehicle, the phase shift between the transmitting device and the receiving device is caused by the difference between the temperature inside the vehicle and the temperature change outside the vehicle as the vehicle moves. There is a possibility that the image becomes so large that it cannot be absorbed by the buffer or the like of the device on the receiving side, and an image is lost.
本発明は、上記に鑑みてなされたものであって、送信側の装置から受信された画像をより良好に表示させることができる表示制御装置及び表示制御方法を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a display control device and a display control method that can display an image received from a transmission-side device in a better manner.
上述した課題を解決し、目的を達成するために、本発明は、画像取得装置と通信する表示制御装置であって、前記画像取得装置から、画像と、前記画像取得装置の垂直同期信号を示す第１垂直同期信号の立ち上がりのタイミングを特定するタイミング情報と、を含むデータを受信する受信回路と、前記画像取得装置から前記タイミング情報を受信したタイミングを検出する検出回路と、前記タイミング情報が検出されたタイミングが、前記表示制御装置の垂直同期信号を示す第２垂直同期信号が出力されている出力期間のうち、所定の許容期間に含まれているか否かを判定する判定回路と、前記タイミング情報が検出されたタイミングが、前記所定の許容期間に含まれない場合、前記タイミング情報が検出されるタイミングが前記所定の許容期間に含まれるまで、前記第２垂直同期信号の垂直ブランキング期間を、前記第２垂直同期信号の周波数偏差範囲内で変更した垂直同期信号を生成する生成回路と、を備える。 In order to solve the above-described problems and achieve the object, the present invention is a display control device that communicates with an image acquisition device, and displays an image and a vertical synchronization signal of the image acquisition device from the image acquisition device. A reception circuit that receives data including timing information that specifies a rising timing of the first vertical synchronization signal, a detection circuit that detects a timing at which the timing information is received from the image acquisition device, and the timing information is detected A determination circuit for determining whether or not the determined timing is included in a predetermined allowable period in an output period in which a second vertical synchronization signal indicating a vertical synchronization signal of the display control device is output; If the timing at which the information is detected is not included in the predetermined allowable period, the timing at which the timing information is detected is the predetermined allowable time. Until it included between, and a generation circuit for generating the vertical blanking period of the second vertical synchronizing signal, a vertical synchronizing signal changes in the frequency deviation range of the second vertical synchronizing signal.
本発明によれば、送信側の装置から受信された画像をより良好に表示させることができるという効果を奏する。 According to the present invention, there is an effect that an image received from a transmission-side apparatus can be displayed better.
以下に添付図面を参照して、表示制御装置及び表示制御方法の実施形態を詳細に説明する。 Hereinafter, embodiments of a display control device and a display control method will be described in detail with reference to the accompanying drawings.
はじめに、ビデオカメラ等により撮影された画像を取得して、表示制御装置に画像を送信する画像取得装置の構成について説明する。なお画像の符号化・圧縮フォーマットは任意でよい。符号化・圧縮フォーマットは、静止画像の場合、例えばＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）であり、動画像の場合、例えばＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）である。 First, the configuration of an image acquisition device that acquires an image captured by a video camera or the like and transmits the image to a display control device will be described. The image encoding / compression format may be arbitrary. The encoding / compression format is, for example, JPEG (Joint Photographic Experts Group) in the case of a still image, and MPEG (Moving Picture Expert Group) in the case of a moving image, for example.
図１は実施形態の画像取得装置３０の構成の例を示す図である。実施形態の画像取得装置３０は、入力信号Ｉ／Ｆ２、符号化・圧縮処理回路３、セレクタ７、マーカー挿入回路８、送信用バッファ９、送信用Ｉ／Ｆ１０及び送信回路１２を備える。符号化・圧縮処理回路３は、圧縮処理回路４、符号処理回路５及びＴＸ書き込み制御回路６を備える。送信用Ｉ／Ｆ１０はＴＸ読み込み制御回路１１を備える。
FIG. 1 is a diagram illustrating an example of a configuration of an
入力信号Ｉ／Ｆ２は、ビデオカメラ等から、１フレームの画像を示す画像信号１を受け付けると、当該画像信号１のフォーマットを変換する。入力信号Ｉ／Ｆ２は、例えばＹＣｂＣｒ（４：２：２）フォーマットの画像信号１を、ＹＣｂＣｒ（４：１：１）フォーマットの画像信号に変換する。入力信号Ｉ／Ｆ２は、フォーマットが変換された画像信号１を圧縮処理回路４に入力する。
When the input signal I /
圧縮処理回路４は、入力信号Ｉ／Ｆ２から、フォーマットが変換された画像信号１を受け付けると、当該画像信号１を、所定のライン数毎に圧縮することにより、複数の圧縮データを生成する。圧縮処理回路４は、複数の圧縮データを順番に符号化処理回路５に入力する。
When receiving the
符号化処理回路５は、圧縮処理回路４から圧縮データを受け付けると、当該圧縮データを符号化することにより、符号化・圧縮データを生成する。符号化処理回路５は、符号化・圧縮データをセレクタ７に入力し、符号化・圧縮処理が終了したことを示す制御信号をＴＸ書き込み制御回路６に入力する。
When receiving the compressed data from the compression processing circuit 4, the
ＴＸ書き込み制御回路６は、符号化処理回路５から制御信号を受け付けると、セレクタ７から送信用バッファ９に入力される後述の通信データを書き込むアドレス、及び、当該送信用データの書き込みタイミングを示す制御信号を、送信用バッファ９に入力する。
When the TX
セレクタ７は、符号化処理回路５から符号化・圧縮データを受け付け、マーカー挿入回路８からマーカーを受け付けると、符号化・圧縮データにマーカーを挿入する。
When the selector 7 receives the encoded / compressed data from the
図２は実施形態のマーカーの挿入例を示す図である。図２の例は、１フレームの画像を示す画像信号１が、所定のライン数分の画像毎にｎ個に分割されて、送信される場合を示す。スタートマーカーＳ１は、１フレームの画像を示す画像信号１の最初の符号化・圧縮データの開始を示すタイミング情報である。エンドマーカーＥ１は、１フレームの画像を示す画像信号１の最初の符号化・圧縮データの終了を示す。すなわち最初に送信される通信データは、スタートマーカーＳ１、符号化・圧縮データ及びエンドマーカーＥ１を含む。
FIG. 2 is a diagram illustrating an example of marker insertion according to the embodiment. The example of FIG. 2 shows a case where an
同様に、スタートマーカーＳ２は、１フレームの画像を示す画像信号１の２番目の符号化・圧縮データの開始を示す。エンドマーカーＥ２は、１フレームの画像を示す画像信号１の２番目の通信データの終了を示す。すなわち２番目に送信される通信データは、スタートマーカーＳ２、符号化・圧縮データ及びエンドマーカーＥ２を含む。スタートマーカーＳｎは、１フレームの画像を示す画像信号１のｎ番目の符号化・圧縮データの開始を示す。エンドマーカーＥｎは、１フレームの画像を示す画像信号１のｎ番目の通信データの終了を示す。すなわち、最後に送信される通信データは、スタートマーカーＳｎ、符号化・圧縮データ及びエンドマーカーＥｎを含む。
Similarly, the start marker S2 indicates the start of the second encoded / compressed data of the
以下、スタートマーカーＳ１〜Ｓｎを区別しない場合、単にスタートマーカーＳという。またエンドマーカーＥ１〜Ｅｎを区別しない場合、単にエンドマーカーＥという。またスタートマーカーＳ及びエンドマーカーＥを区別しない場合、単にマーカーという。 Hereinafter, when the start markers S1 to Sn are not distinguished, they are simply referred to as start markers S. When the end markers E1 to En are not distinguished, they are simply referred to as end markers E. When the start marker S and the end marker E are not distinguished, they are simply referred to as markers.
図１に戻り、送信用バッファ９は、セレクタ７から出力される通信データを、ＴＸ書き込み制御回路６から受け付けた制御信号が示すタイミングで、ＴＸ書き込み制御回路６から受け付けたアドレスに書き込む。
Returning to FIG. 1, the transmission buffer 9 writes the communication data output from the selector 7 to the address received from the TX
一方、送信用バッファ９からの読み出しについては、ＴＸ読み込み制御回路１１が、送信回路１２から転送用同期信号を受け付けると、送信用バッファ９から通信データを読み込むアドレス、及び、当該送信用データの読み込みタイミングを示す制御信号を、送信用バッファに入力する。
On the other hand, regarding the reading from the transmission buffer 9, when the TX read control circuit 11 receives the transfer synchronization signal from the
そして送信用Ｉ／Ｆ１０は、ＴＸ読み込み制御回路１１の制御に基づいて、送信用バッファ９から通信データを読み出す。送信用Ｉ／Ｆ１０は、当該通信データのフォーマットを、通信プロトコルに応じたフォーマットに変換し、フォーマットが変換された通信データを送信回路１２に入力する。なお送信用Ｉ／Ｆ１０は、送信回路１２の送信処理が途切れる事がないように、送信用バッファ９から通信データを読み出す。
The transmission I /
送信回路１２は、送信用Ｉ／Ｆ１０から通信データを受け付けると、当該通信データを表示制御装置４０に送信する。
When receiving the communication data from the transmission I /
次に実施形態の表示制御装置４０の構成の例について説明する。実施形態の表示制御装置４０は、画像取得装置３０から通信データとして送信された符号化・圧縮データを受信し、当該符号化・圧縮データに復号化・伸張処理を行うことによって得られた画像信号１をモニタに表示する。
Next, an example of the configuration of the
図３は実施形態の表示制御装置４０の構成の例を示す図である。実施形態の表示制御装置４０は、受信回路１３、受信用Ｉ／Ｆ１４、検出回路１６、判定回路１７、生成回路１８、復号化・伸張処理回路１９、表示信号Ｉ／Ｆ２１、ＲＸ書き込み制御回路２２及び受信用バッファ２３を備える。受信用Ｉ／Ｆ１４は、データ判別回路１５及びＲＸ書き込み制御回路２２を備える。復号化・伸張処理回路１９は、ＲＸ読み込み制御回路２４、復号化処理回路２５及び伸張処理回路２６を備える。表示信号Ｉ／Ｆ２１はモニタ２７と接続される。モニタ２７は、液晶ディスプレイ等の表示装置である。
FIG. 3 is a diagram illustrating an example of the configuration of the
受信回路１３は、画像取得装置３０から通信データを受信すると、当該通信データをデータ判別回路１５に入力し、転送用同期信号をＲＸ書き込み制御回路２２に入力する。
When receiving communication data from the
データ判別回路１５は、受信回路１３から通信データを受け付けると、当該通信データのフォーマットを、通信プロトコルに応じたフォーマットから画像表示処理用のフォーマットに変換する。そしてデータ判別回路１５は、マーカーと、符号化・圧縮データと、を判別する。データ判別回路１５は、スタートマーカーＳ１を検出回路１６に入力し、符号化・圧縮データを受信用バッファ２３に入力する。またデータ判別回路１５は、データ判別処理が終了したことを示す制御信号をＲＸ書き込み制御回路２２に入力する。
When receiving the communication data from the receiving
検出回路１６は、データ判別回路１５からスタートマーカーＳ１を受け付ける。検出回路１６は、検出回路１６内部のマーカー位置検出カウンタにより、データ判別回路１５から当該スタートマーカーＳ１を受け付けたタイミングを検出することにより、送信側の画像取得装置３０からスタートマーカーＳ１を受信したタイミングを検出する。マーカー位置検出カウンタが受信側の垂直同期信号であるＳｙｎｃに同期している。
The
図４は実施形態の検出回路１６のマーカー検出処理の例を示す。マーカー位置検出カウンタは、データ判別回路１５からスタートマーカーＳ１を受け付けたタイミングを示すカウント値６０を決定する。マーカー位置検出カウンタは、受信側（表示制御装置４０）の垂直同期信号（第２垂直同期信号に相当）の所定のタイミングＡでカウント最大値Ｅをリセットする。マーカー位置検出カウンタは、カウント最大値Ｅがリセットされると、０からカウントを開始し、受信側の垂直同期信号の立下りエッジでカウントを終了する。マーカーフラグＭ１は、カウント値６５が示すタイミングでスタートマーカーＳ１が検出されたことを示す。
FIG. 4 shows an example of marker detection processing of the
ここで所定のタイミングＡは、画像取得装置３０で取得された画像信号１が、表示制御装置４０の垂直同期信号の立ち上がりエッジを示すタイミングＣで、モニタ２７に表示可能になるまでに行われる各種の処理の処理時間に基づいて決定される。各種の処理は、例えば画像信号１の符号化・圧縮処理、通信データの送信処理、通信データの受信処理、及び、符号化・圧縮データの復号化・伸張処理等である。
Here, the predetermined timing A is various timings performed until the
図４に示すマーカーフラグＭ１は、画像取得装置３０の垂直同期信号と、表示制御装置４０の垂直同期信号と、の位相が一致している場合を示す。すなわち図４は、表示制御装置４０の垂直同期信号の立ち下がりエッジを示すタイミングＢと、画像取得装置３０の垂直同期信号の立下りエッジを示すタイミングＤと、の差が理想的な場合を示す。なおタイミングＤは、画像取得装置３０で１フレームの画像が取得されてから、当該１フレームの画像の最初の符号化・圧縮データを含む通信データを表示制御装置４０で受信するまでにかかる時間と、カウント値６５が示すタイミングと、の差から特定できる。図４により示されるマーカーフラグＭ１が検出されたタイミングで、復号化・伸張処理回路１９が、符号化・圧縮データの先頭から復号化・伸張処理が開始される場合が、表示制御装置４０の理想的な動作状態を示す。
The marker flag M1 illustrated in FIG. 4 indicates a case where the phases of the vertical synchronization signal of the
次に、図５Ａ乃至図５Ｃを参照して、送信側の画像取得装置３０の垂直同期信号と、受信側の表示制御装置４０の垂直同期信号と、の位相差について説明する。
Next, with reference to FIGS. 5A to 5C, the phase difference between the vertical synchronization signal of the transmission-side
図５Ａは送信側と受信側の垂直同期信号の位相が合っている場合を示す図である。期間５０は、符号化・圧縮データの先頭から復号化・伸張処理が開始されてから、画像信号１をモニタ２７に表示可能になるまでの処理時間を示す。すなわち図５Ａは、期間５０の開始地点のタイミングで、スタートマーカーＳ１が検出された場合を示す。期間５１は、標準的な長さの垂直ブランキング期間を示す。期間５２は、１フレームの処理に相当する標準的な長さの垂直同期信号を示す。
FIG. 5A is a diagram showing a case where the vertical synchronization signals on the transmission side and the reception side are in phase. A
図５Ｂは受信側の垂直同期信号の位相が遅れている場合を示す図である。期間５０〜５２の説明は、図５Ａと同じなので省略する。期間５３は、送信側の垂直同期信号と、受信側の垂直同期信号と、の位相ずれによる遅延量を示す。すなわち図５Ｂの例は、表示制御装置４０が、期間５０の終了地点で、画像信号１を表示可能な状態となっているが、受信側の垂直同期信号の立ち上がりを示す期間５３の終了地点まで、画像信号１の表示を待つ状態を示す。
FIG. 5B is a diagram illustrating a case where the phase of the vertical synchronization signal on the receiving side is delayed. The description of the
図５Ｃは受信側の垂直同期信号の位相が早い場合を示す図である。期間５０〜５２の説明は、図５Ａと同じなので省略する。期間５４は、送信側の垂直同期信号と、受信側の垂直同期信号と、の位相ずれによる先行量を示す。すなわち図５Ｃの例は、表示制御装置４０が、期間５０の終了地点で、画像信号１を表示可能な状態となるが、画像信号１を表示可能な状態にするまでの処理が終わる前に、受信側の垂直同期信号が立ち上がる場合を示す。
FIG. 5C is a diagram illustrating a case where the phase of the vertical synchronization signal on the receiving side is early. The description of the
図３に戻り、検出回路１６は、カウント値を判定回路１７に入力する。判定回路１７は、検出回路１６からカウント値を受け付け、生成回路１８からのＳｙｎｃにより垂直同期信号を受け付ける。判定回路１７は、スタートマーカーＳ１が検出されたタイミングが、表示制御装置４０の垂直同期信号が出力されている出力期間のうち、所定の許容期間に含まれているか否かを、検出回路１６から受け付けたカウント値に基づいて判定する。
Returning to FIG. 3, the
ここで図６Ａ乃至図６Ｃを参照して、判定回路１７により行われる位相差の判定処理について具体的に説明する。 Here, the phase difference determination process performed by the determination circuit 17 will be described in detail with reference to FIGS. 6A to 6C.
図６Ａは実施形態の位相差の判定処理（位相が合っている場合）の例を示す図である。図６Ａの例は、カウント値６０が、復号化・伸長処理の許容範囲を示す所定の許容期間７０の開始のタイミングを示すカウント値Ａ１と、所定の許容期間７０の終了のタイミングを示すカウント値Ｂ１の間の値である場合を示す。この場合、判定回路１７は、スタートマーカーＳ１が、所定の許容期間７０で検出されたことを判定する。すなわちマーカーフラグＭ１は、画像取得装置３０の垂直同期信号と、表示制御装置４０の垂直同期信号と、の位相が一致している場合（位相差が許容範囲である場合）を示す。
FIG. 6A is a diagram illustrating an example of a phase difference determination process (when phases are matched) according to the embodiment. In the example of FIG. 6A, the
なお所定の許容期間７０は、１つ前のフレームの画像信号１の表示処理に係る垂直同期信号の出力期間に含まれている。この所定の許容期間７０は、復号化・伸張処理回路１９が、次のフレームの画像信号１の符号化・圧縮データの先頭から復号化・伸張処理を開始するタイミングの許容期間を示す。この所定の許容期間７０の間に、復号化・伸張処理回路１９が、次のフレームの画像信号１の符号化・圧縮データの先頭から復号化・伸張処理を開始することにより、表示信号Ｉ／Ｆ２１が、画像信号１を途切れることなくモニタ２７に表示することができる。
The predetermined
カウント値Ａ１からカウント値Ｂ２は、符号化・伸張処理回路２２が、符号化・圧縮データの先頭から処理を開始するタイミングの従来の許容期間７１を示す。従来の許容期間７１は、受信側の装置に備えられた、位相差のずれを吸収するフレームメモリの容量に応じて決定される。
The count value A1 to the count value B2 indicate a conventional
本実施形態ではカウント値Ａ１からＢ１の新たな所定の許容期間７０を設け、この範囲で復号化・伸張処理を常に行うよう判定回路１７でスタートマーカーＳ１の位置すなわちカウント値を常に監視する。
In the present embodiment, a new predetermined
図６Ｂは実施形態の位相差の判定処理（受信側の位相が遅れている場合）の例を示す図である。図６Ｂの例は、カウント値６１がカウント値Ａ１より小さい値である場合を示す。この場合、判定回路１７は、スタートマーカーＳ１が、所定の許容期間７０の開始のタイミングよりも前に検出されたことを判定する。すなわちマーカーフラグＭ２は、表示制御装置４０の垂直同期信号が、画像取得装置３０の垂直同期信号よりも遅れている場合を示す。
FIG. 6B is a diagram illustrating an example of a phase difference determination process (when the phase on the reception side is delayed) according to the embodiment. The example of FIG. 6B shows a case where the
図６Ｃは実施形態の位相差の判定処理（受信側の位相が早い場合）の例を示す図である。図６Ｃの例は、カウント値６２がカウント値Ｂ１より大きい値である場合を示す。この場合、判定回路１７は、スタートマーカーＳ１が、所定の許容期間７０の終了のタイミングよりも後に検出されたことを判定する。すなわちマーカーフラグＭ３は、表示制御装置４０の垂直同期信号が、画像取得装置３０の垂直同期信号よりも早い場合を示す。
FIG. 6C is a diagram illustrating an example of a phase difference determination process (when the phase on the reception side is early) according to the embodiment. The example of FIG. 6C shows a case where the
図３に戻り、判定回路１７は上述の判定処理の判定結果を生成回路１８に入力する。判定結果は、表示制御装置４０の垂直同期信号と画像取得装置３０の垂直同期信号とが一致していること（位相差が許容範囲であること）、表示制御装置４０の垂直同期信号が画像取得装置３０の垂直同期信号よりも遅れていること、又は、表示制御装置４０の垂直同期信号が画像取得装置３０の垂直同期信号よりも早いこと、を示す。
Returning to FIG. 3, the determination circuit 17 inputs the determination result of the determination process described above to the
生成回路１８は、判定回路１７から判定結果を受け付けると、当該判定結果に応じた垂直同期信号を生成する。
Upon receiving the determination result from the determination circuit 17, the
具体的には、位相が遅れている場合、生成回路１８は、スタートマーカーＳ１が検出されたタイミングが、所定の許容期間７０に含まれるまで、垂直ブランキング期間を、垂直同期信号の周波数偏差範囲内で短くした垂直同期信号（第４垂直同期信号に相当）を生成する。周波数偏差範囲内の値は、例えば表示制御装置４０のシステムクロックの１〜２クロック分に相当する。また、位相が早い場合、生成回路１８は、スタートマーカーＳ１が検出されたタイミングが、所定の許容期間７０に含まれるまで、垂直ブランキング期間を、垂直同期信号の周波数偏差範囲内で長くした垂直同期信号（第３垂直同期信号に相当）を生成する。
Specifically, when the phase is delayed, the
ここで、第３（第４）の垂直同期信号とは表示制御装置４０の垂直同期信号（すなわち第２の垂直同期信号）を長く（短く）した同期信号である。また、この第３（第４）の垂直同期信号の役割は、この垂直同期信号をモニタ表示の同期信号に使うことや、判定回路１７並び検出回路１６の制御としてフィードバックされる事、位相が合ったら第２垂直同期信号になる等が考えられる。
Here, the third (fourth) vertical synchronizing signal is a synchronizing signal obtained by lengthening (shortening) the vertical synchronizing signal (that is, the second vertical synchronizing signal) of the
なお生成回路１８は、垂直同期信号の長さを変更する場合、水平同期信号の水平ブランキング期間であるときに、表示制御装置４０の垂直同期信号の垂直ブランキング期間の長さを変更する。
In addition, when changing the length of the vertical synchronization signal, the
図７Ａは位相ずれを補正する実施形態の垂直同期信号（受信側の位相が遅れている場合）の例を示す図である。期間５０〜５３の説明は、図５Ｂと同じなので省略する。生成回路１８は、標準的な長さの垂直ブランキング期間を示す期間５１を、垂直同期信号の周波数偏差範囲内で短くした期間１０２を有する垂直同期信号を生成する。期間１０１は、位相の遅れの補正に使用される１フレーム分の垂直同期信号を示す。図７Ａの例は、２フレーム分の補正により、遅延量１００が修正された場合を示す。
FIG. 7A is a diagram illustrating an example of a vertical synchronization signal (when the phase on the receiving side is delayed) according to the embodiment for correcting the phase shift. The description of the
図７Ｂは位相ずれを補正する実施形態の垂直同期信号（受信側の位相が早い場合）の例を示す図である。期間５０〜５２及び５４の説明は、図５Ｃと同じなので省略する。生成回路１８は、標準的な長さの垂直ブランキング期間を示す期間５１を、垂直同期信号の周波数偏差範囲内で長くした期間１０５を有する垂直同期信号を生成する。期間１０４は、位相の先行の補正に使用される１フレーム分の垂直同期信号を示す。図７Ｂの例は、２フレーム分の補正により、先行量１００が修正された場合を示す。
FIG. 7B is a diagram illustrating an example of a vertical synchronization signal (when the phase on the reception side is early) according to the embodiment for correcting the phase shift. The description of the
図３に戻り、生成回路１８は垂直同期信号を、判定回路１７、復号化・伸張処理回路１９及び表示信号Ｉ／Ｆ２１に入力する。
Returning to FIG. 3, the
復号化・伸張処理回路１９は、生成回路１８からＳｙｎｃである垂直同期信号に基づいて、復号化・伸張処理により生成された画像信号１を表示信号Ｉ／Ｆ２１に入力する。表示信号Ｉ／Ｆ２１は、生成回路１８から（受け付けた）Ｓｙｎｃである垂直同期信号に基づいて、画像信号１をモニタ２７に表示する。
The decoding /
一方、ＲＸ書き込み制御回路２２は、受信回路１３からＳｙｎｃ ｏｆ ｔｒａｎｓである転送用同期信号を受け付け、データ判別回路１５から、データ判別処理が終了したことを示す制御信号を受け付けると、符号化・圧縮データを書き込むアドレス、及び、当該符号化・圧縮データの書き込みタイミングを示す制御信号を、受信用バッファ２３に入力する。この転送用同期信号によってＲＸ書き込み制御回路２２が制御されている。
On the other hand, when the RX write control circuit 22 receives a synchronization signal for transfer that is Sync of trans from the receiving
受信用バッファ２３は、データ判別回路１５から出力される符号化・圧縮データを、ＲＸ書き込み制御回路２２から受け付けた制御信号が示すタイミングで、ＲＸ書き込み制御回路６から受け付けたアドレスに書き込む。
The
受信用バッファ２３からの読み出しについては、ＲＸ読み込み制御回路２４が、受信用バッファ２３から符号化・圧縮データを読み込むアドレス、及び、当該符号化・圧縮データの読み込みタイミングを示す制御信号を、受信用バッファ２３に入力する。これは、垂直同期信号（第２〜４垂直同期信号）によって制御されている。
For reading from the
復号化処理回路２５は、ＲＸ読み込み制御回路２４の制御に基づいて、受信用バッファ２３から符号化・圧縮データを読み出すと、当該符号化・圧縮データを復号化することにより、圧縮データを生成する。復号化処理回路２５は圧縮データを伸張処理回路２６に入力する。
When the
伸張処理回路２６は、復号化処理回路２５から、圧縮データを受け付けると、当該圧縮データを伸張することにより、画像信号１のうち所定のライン数分の画像データを生成する。伸張処理回路２６は、伸張処理回路２６内部のメモリを使用して、所定のライン数分の画像データを、順番にｎ個組み合わせることにより、画像信号１を生成する。
When the
次に実施形態の位相差の状態遷移の例について説明する。 Next, an example of the state transition of the phase difference according to the embodiment will be described.
図８は実施形態の位相差の状態遷移の例を示す状態遷移図である。状態Ｓ１（８０）は、送信側（画像取得装置３０）の垂直同期信号と、受信側（表示制御装置４０）の垂直同期信号の位相が一致している状態を示す。状態Ｓ２（８３）は、送信側の垂直同期信号と、受信側の垂直同期信号の位相ずれが発生している状態を示す（許容範囲内）。状態Ｓ３（８５）は、スタートマーカーＳ１を検出したタイミングを示すカウント値が、マーカー位置下限を示すカウント値Ａ１以下になった状態を示す（図６Ｂの６１に示されている位置にある。）。状態Ｓ４（８７）は、スタートマーカーＳ１を検出したタイミングを示すカウント値が、マーカー位置上限を示すカウント値Ｂ１以上になった状態を示す（図６Ｃの６２に示されている位置にある。）。 FIG. 8 is a state transition diagram illustrating an example of the state transition of the phase difference according to the embodiment. The state S1 (80) indicates a state in which the phases of the vertical synchronization signal on the transmission side (image acquisition device 30) and the vertical synchronization signal on the reception side (display control device 40) match. A state S2 (83) indicates a state where a phase shift occurs between the vertical synchronization signal on the transmission side and the vertical synchronization signal on the reception side (within an allowable range). State S3 (85) shows a state in which the count value indicating the timing at which the start marker S1 is detected is equal to or less than the count value A1 indicating the marker position lower limit (the position is indicated by 61 in FIG. 6B). . The state S4 (87) shows a state in which the count value indicating the timing at which the start marker S1 is detected is equal to or greater than the count value B1 indicating the marker position upper limit (the position is indicated by 62 in FIG. 6C). .
状態Ｓ３（８５）の場合、生成回路１８は、図７Ａで行っている標準的な長さの垂直ブランキング期間を示す期間５１を、垂直同期信号の周波数偏差範囲内で長くした期間１０５を有する垂直同期信号を生成する。状態Ｓ４（８７）の場合、生成回路１８は、図７Ｂで行っている標準的な長さの垂直ブランキング期間を示す期間５１を、垂直同期信号の周波数偏差範囲内で短くした期間１０２を有する垂直同期信号を生成する。図８では、状態遷移Ｓ２（８３）が位相はずれているが位相調整する必要がない状態である。図９のフローチャートのＳ９のステップが状態Ｓ３（８５）で行う処理である。図９のフローチャートのＳ６のステップが状態Ｓ４（８７）で行う処理である。
In the case of the state S3 (85), the
遷移８１は、現在の状態が維持される場合の遷移を示す。遷移８２は、送信側の垂直同期信号と受信側の垂直同期信号の位相ずれが発生した場合の遷移を示す。遷移８４は、スタートマーカーＳ１を検出したタイミングを示すカウント値が、マーカー位置下限を示すカウント値Ａ１以下になった場合の遷移を示す。遷移８６は、スタートマーカーＳ１を検出したタイミングを示すカウント値が、マーカー位置上限を示すカウント値Ｂ１以上になった場合の遷移を示す。
A
遷移８８は、スタートマーカーＳ１を検出したタイミングを示すカウント値が、マーカー位置上限を示すカウント値Ｂ１以下になった場合の遷移を示す。状態遷移Ｓ４（８７）で行う垂直同期信号の垂直ブランキングの処理を行う事によって、カウント値Ｂ１以上だったスタートマーカーＳ１を検出したカウント値がカウント値Ｂ１以下になる。
The
遷移８９は、スタートマーカーＳ１を検出したタイミングを示すカウント値が、マーカー位置下限を示すカウント値Ａ１以上になった場合の遷移を示す。遷移状態Ｓ３（８５）で行う垂直同期信号の垂直ブランキングの処理を行う事によって、カウント値Ａ１以下だったスタートマーカーＳ１を検出したカウント値がカウント値Ａ１以上になる。
A
遷移９０は、送信側の垂直同期信号と、受信側の垂直同期信号の位相が一致した場合の遷移を示す。遷移９１は、送信側の画像取得装置３０、及び、受信側の表示制御装置４０をリセットした場合の遷移を示す。
A
次に実施形態の表示制御方法の例について説明する。 Next, an example of the display control method of the embodiment will be described.
図９は実施形態の表示制御方法の例を示すフローチャートである。はじめに、検出回路１６が、スタートマーカーＳ１を検出する（ステップＳ１）。次に、判定回路１７が、ステップＳ１で検出されたスタートマーカーＳ１のタイミングが、表示制御装置４０の垂直同期信号の所定の許容期間７０内であるか否かを判定する（ステップＳ２）。
FIG. 9 is a flowchart illustrating an example of the display control method according to the embodiment. First, the
検出タイミングが所定の許容期間７０内の場合（ステップＳ２、Ｙｅｓ）、処理はステップＳ１に戻る。検出タイミングが処理の期間外の場合（ステップＳ２、Ｎｏ）、判定回路１７が、ステップＳ１で検出されたスタートマーカーＳ１のタイミングが、マーカー位置下限Ａ１以下であるか否かを判定する（ステップＳ３）。 When the detection timing is within the predetermined allowable period 70 (step S2, Yes), the process returns to step S1. When the detection timing is outside the processing period (No at Step S2), the determination circuit 17 determines whether or not the timing of the start marker S1 detected at Step S1 is equal to or lower than the marker position lower limit A1 (Step S3). ).
マーカー位置下限Ａ１以下である場合（ステップＳ３、Ｙｅｓ）、判定回路１７が、表示制御装置４０のＳｙｎｃである第１から第４の垂直同期信号が、垂直ブランキング期間であるか否かを判定する（ステップＳ４）。垂直ブランキング期間でない場合（ステップＳ４、Ｎｏ）、処理はステップＳ１に戻る。垂直ブランキング期間である場合（ステップＳ４、Ｙｅｓ）、判定回路１７が、表示制御装置４０の水平同期信号が、水平ブランキング期間であるか否かを判定する（ステップＳ５）。水平ブランキング期間でない場合（ステップＳ５、Ｎｏ）、処理はステップＳ１に戻る。水平ブランキング期間である場合（ステップＳ５、Ｙｅｓ）、生成回路１８が、表示制御装置４０の垂直同期信号の垂直ブランキング期間を、垂直同期信号の周波数偏差範囲内で長くした垂直同期信号を生成する（ステップＳ６）。
When it is below the marker position lower limit A1 (step S3, Yes), the determination circuit 17 determines whether or not the first to fourth vertical synchronization signals that are the sync of the
一方、マーカー位置下限Ａ１以下でない場合（ステップＳ３、Ｎｏ）、判定回路１７が、表示制御装置４０の垂直同期信号が、垂直ブランキング期間であるか否かを判定する（ステップＳ７）。垂直ブランキング期間でない場合（ステップＳ７、Ｎｏ）、処理はステップＳ１に戻る。垂直ブランキング期間である場合（ステップＳ７、Ｙｅｓ）、判定回路１７が、表示制御装置４０の水平同期信号が、水平ブランキング期間であるか否かを判定する（ステップＳ８）。水平ブランキング期間でない場合（ステップＳ８、Ｎｏ）、処理はステップＳ１に戻る。水平ブランキング期間である場合（ステップＳ８、Ｙｅｓ）、生成回路１８が、表示制御装置４０の垂直同期信号の垂直ブランキング期間を、垂直同期信号の周波数偏差範囲内で短くした垂直同期信号を生成する（ステップＳ９）。
On the other hand, when it is not below the marker position lower limit A1 (step S3, No), the determination circuit 17 determines whether or not the vertical synchronization signal of the
なお上述のフローチャートの説明において、ステップＳ５及びステップＳ８の処理を行わなくてもよい。すなわち生成回路１８は、水平同期信号が水平ブランキング期間でないときに、垂直同期信号の垂直ブランキング期間の長さを変更した垂直同期信号を生成してもよい。
In the description of the flowchart described above, the processing of step S5 and step S8 may not be performed. That is, the
以上説明したように、実施形態の表示制御装置４０では、受信回路が、画像取得装置３０から、画像信号１と、１フレームの画像を示す画像信号１の最初の符号化・圧縮データの開始を示すスタートマーカーＳ１と、を含む通信データを受信する。検出回路１６が、スタートマーカーＳ１を検出する。判定回路１７が、スタートマーカーＳ１が検出されたタイミングが、表示制御装置４０の所定の許容期間７０に含まれているか否かを判定する。
As described above, in the
そして生成回路１８が、スタートマーカーＳ１が検出されたタイミングが、所定の許容期間７０よりも遅い場合、スタートマーカーＳ１が検出されるタイミングが所定の許容期間７０に含まれるまで、表示制御装置４０の垂直ブランキング期間を、周波数偏差範囲内で短くした垂直同期信号を生成する。また生成回路１８が、スタートマーカーＳ１が検出されたタイミングが、所定の許容期間７０よりも早い場合、スタートマーカーＳ１が検出されるタイミングが所定の許容期間７０に含まれるまで、表示制御装置４０の垂直ブランキング期間を、周波数偏差範囲内で長くした垂直同期信号を生成する。
If the timing at which the
これにより実施形態の表示制御装置４０によれば、送信側の画像取得装置３０から送信された画像信号１を途切れることなく表示することができる。
Thereby, according to the
また、補正した垂直同期は、モニタの制御だけでなく、受信側ユニットの信号制御にも反映される。さらに補正した垂直同期信号は、位相調整の回路にも反映される。 The corrected vertical synchronization is reflected not only in the monitor control but also in the signal control of the receiving unit. Further, the corrected vertical synchronizing signal is also reflected in the phase adjustment circuit.
１ 画像信号
２ 入力信号Ｉ／Ｆ
３ 符号化・圧縮処理回路
４ 圧縮処理回路
５ 符号化処理回路
６ ＴＸ書き込み制御回路
７ セレクタ
８ マーカー挿入回路
９ 送信用バッファ
１０ 送信用Ｉ／Ｆ
１１ ＴＸ読み込み制御回路
１２ 送信回路
１３ 受信回路
１４ 受信用Ｉ／Ｆ
１５ データ判別回路
１６ 検出回路
１７ 判定回路
１８ 生成回路
１９ 復号化・伸張処理回路
２１ 表示信号Ｉ／Ｆ
２２ ＲＸ書き込み制御回路
２３ 受信用バッファ
２４ ＲＸ読み込み制御回路
２５ 復号化処理回路
２６ 伸張処理回路
２７ モニタ
３０ 画像取得装置
４０ 表示制御装置
1
3 Encoding / Compression Processing Circuit 4
11 TX
DESCRIPTION OF
22 RX
Claims (7)
前記画像取得装置から、画像と、前記画像取得装置の垂直同期信号を示す第１垂直同期信号の立ち上がりのタイミングを特定するタイミング情報と、を含むデータを受信する受信回路と、
前記画像取得装置から前記タイミング情報を受信したタイミングを検出する検出回路と、
前記タイミング情報が検出されたタイミングが、前記表示制御装置の垂直同期信号を示す第２垂直同期信号が出力されている出力期間のうち、所定の許容期間に含まれているか否かを判定する判定回路と、
前記タイミング情報が検出されたタイミングが、前記所定の許容期間に含まれない場合、前記タイミング情報が検出されるタイミングが前記所定の許容期間に含まれるまで、前記第２垂直同期信号の垂直ブランキング期間を、前記第２垂直同期信号の周波数偏差範囲内で変更した垂直同期信号を生成する生成回路と、
を備える表示制御装置。 A display control device that communicates with an image acquisition device,
A receiving circuit for receiving data including an image and timing information for specifying a rising timing of a first vertical synchronization signal indicating a vertical synchronization signal of the image acquisition device from the image acquisition device;
A detection circuit for detecting a timing at which the timing information is received from the image acquisition device;
Determining whether or not the timing at which the timing information is detected is included in a predetermined allowable period in an output period in which a second vertical synchronization signal indicating a vertical synchronization signal of the display control device is output Circuit,
If the timing at which the timing information is detected is not included in the predetermined allowable period, vertical blanking of the second vertical synchronization signal is performed until the timing at which the timing information is detected is included in the predetermined allowable period. A generating circuit for generating a vertical synchronizing signal whose period is changed within a frequency deviation range of the second vertical synchronizing signal;
A display control device.
請求項１に記載の表示制御装置。 When the timing at which the timing information is detected is earlier than the timing at which the predetermined permissible period starts, the generation circuit is configured until the timing at which the timing information is detected is included in the predetermined permissible period. Generating a third vertical synchronization signal in which a vertical blanking period of the two vertical synchronization signals is extended within a frequency deviation range of the second vertical synchronization signal;
The display control apparatus according to claim 1.
請求項１又は２に記載の表示制御装置。 If the timing at which the timing information is detected is later than the timing at which the predetermined permissible period ends, the generation circuit until the timing at which the timing information is detected is included in the predetermined permissible period. Generating a fourth vertical synchronizing signal by shortening a vertical blanking period of the two vertical synchronizing signals within a frequency deviation range of the second vertical synchronizing signal;
The display control apparatus according to claim 1 or 2.
請求項１乃至３のいずれか１項に記載の表示制御装置。 The predetermined allowable period of the second vertical synchronization signal is necessary for the display control device to display the image received from the image acquisition device on the display device connected to the display control device without interruption. Indicates the allowable period of the start timing of the predetermined process.
The display control apparatus according to any one of claims 1 to 3.
請求項１乃至４のいずれか１項に記載の表示制御装置。 In the generation circuit, the second horizontal synchronization signal indicating the horizontal synchronization signal of the display control device is a horizontal blanking period, and the timing at which the timing information is detected is not included in the predetermined allowable period. Changing the length of the vertical blanking period of the second vertical synchronization signal;
The display control apparatus of any one of Claims 1 thru | or 4.
前記判定回路は、前記カウント値が、前記所定の許容期間の下限を示す第１カウンタ値と、前記所定の許容期間の上限を示す第２カウンタ値と、の間にあるか否かにより、前記タイミング情報が検出されたタイミングが、前記第２垂直同期信号の所定の許容期間に含まれているか否かを判定する、
請求項１乃至５のいずれか１項に記載の表示制御装置。 The detection circuit detects a timing at which the timing information is received by a count value,
The determination circuit determines whether the count value is between a first counter value indicating a lower limit of the predetermined allowable period and a second counter value indicating an upper limit of the predetermined allowable period. Determining whether timing at which timing information is detected is included in a predetermined allowable period of the second vertical synchronization signal;
The display control apparatus according to any one of claims 1 to 5.
受信回路が、前記画像取得装置から、画像と、前記画像取得装置の垂直同期信号を示す第１垂直同期信号の立ち上がりのタイミングを特定するタイミング情報と、を含むデータを受信するステップと、
検出回路が、前記画像取得装置から前記タイミング情報を受信したタイミングを検出するステップと、
判定回路が、前記タイミング情報が検出されたタイミングが、前記表示制御装置の垂直同期信号を示す第２垂直同期信号が出力されている出力期間のうち、所定の許容期間に含まれているか否かを判定するステップと、
生成回路が、前記タイミング情報が検出されたタイミングが、前記所定の許容期間に含まれない場合、前記タイミング情報が検出されるタイミングが前記所定の許容期間に含まれるまで、前記第２垂直同期信号の垂直ブランキング期間を、前記第２垂直同期信号の周波数偏差範囲内で変更した垂直同期信号を生成するステップと、
を含む表示制御方法。 A display control method of a display control device that communicates with an image acquisition device,
Receiving a data from the image acquisition device, the image including the image, and timing information specifying a rising timing of a first vertical synchronization signal indicating a vertical synchronization signal of the image acquisition device;
Detecting a timing at which the detection circuit receives the timing information from the image acquisition device;
Whether the timing at which the timing information is detected is included in a predetermined permissible period in the output period in which the second vertical synchronization signal indicating the vertical synchronization signal of the display control device is output. Determining
If the timing at which the timing information is detected is not included in the predetermined permissible period, the second vertical synchronization signal is generated until the timing at which the timing information is detected is included in the predetermined permissible period. Generating a vertical synchronization signal in which the vertical blanking period is changed within a frequency deviation range of the second vertical synchronization signal;
A display control method including:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015119418A JP2017005588A (en) | 2015-06-12 | 2015-06-12 | Display controller and display control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015119418A JP2017005588A (en) | 2015-06-12 | 2015-06-12 | Display controller and display control method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017005588A true JP2017005588A (en) | 2017-01-05 |
Family
ID=57752381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015119418A Pending JP2017005588A (en) | 2015-06-12 | 2015-06-12 | Display controller and display control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017005588A (en) |
-
2015
- 2015-06-12 JP JP2015119418A patent/JP2017005588A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6275326B2 (en) | Video information playback system and video information playback device | |
| US20090019129A1 (en) | Communication system, communication apparatus and communication method of communication system | |
| JP6516480B2 (en) | Display device, display system and display method | |
| US8582033B2 (en) | Movie reproduction system and movie reproduction method for reducing delay time of reproduced movie | |
| US20120147976A1 (en) | Video Transmission On A Serial Interface | |
| US9055225B2 (en) | Display device and display system for performing a phase adjustment for a packet | |
| KR101787424B1 (en) | Mechanism for clock recovery for streaming content being communicated over a packetized communication network | |
| JP2006047412A (en) | Interface device and synchronizing method | |
| JP6034703B2 (en) | Conversion circuit, image processing apparatus, and conversion method | |
| CN106941591B (en) | Semiconductor device, video display system, and method for outputting video signal | |
| US9571799B2 (en) | Wireless communication system and method, and data receiving apparatus, method and program | |
| US8345160B2 (en) | Synchronous signal conversion circuit, signal processing system including it, and synchronous signal conversion method | |
| KR101795350B1 (en) | A data processing apparatus, a data processing method, and a data processing program stored in a recording medium | |
| JP2009147831A (en) | Image transmission device and wireless image reception device | |
| JP2017005588A (en) | Display controller and display control method | |
| JP2015115670A (en) | Transmitter, method, and program | |
| JPWO2011132246A1 (en) | Video processing device | |
| US9912427B2 (en) | Reception apparatus and system | |
| JP2017200058A (en) | Semiconductor device, video image display system, and video image signal output method | |
| JP6414702B2 (en) | Image processing device | |
| US11841740B2 (en) | DP-out adapter and associated control method | |
| JP2006217502A (en) | Image transmission system | |
| KR100416786B1 (en) | System for storing and printing screen of pdp | |
| CN116614651A (en) | Input processing method and circuit of image data interface | |
| JP2021083052A (en) | Control device, control method of display device, program, and storage medium |