JP2016541191A - 高レートでの関心領域処理及びイベント駆動型フォレンジック・ルックバック機能を備える電気光学（ｅｏ）／赤外線（ｉｒ）凝視型焦点面 - Google Patents

Abstract

焦点面アレイは、複数の検出器と、各セクションがフレームのシーケンスを生成するために対応する検出器１つによって生成される電荷を供給される複数のユニットセルセクションと、各セクションがユニットセルの対応する１つへ結合される複数組のストレージセクションとを備える。ストレージセクションの各組は、フレームを順次に格納する複数のストレージユニットを有する。関心領域セレクタセクションは、複数のユニットセルのフレームを調べて、所定の特性を有する少なくとも１つのフレームを検出する。プロセッサは、（ｉ）所定の特性を有すると検出された少なくとも１つのユニットセルの近くにある複数のユニットセルセクションの中のサブセットを特定し、（ｉｉ）定められた関心領域内のユニットセルセクションのサブセットへ結合されているストレージセクション内の複数のストレージユニットを順次に読み出す。

Description

本開示は、概して、高レートでの関心領域処理を備える電気光学（ＥＯ；Electro-Optical）／赤外線（ＩＲ；Infrared）凝視型焦点面に関係があり、特に、高レートでの関心領域処理及びイベント駆動型フォレンジック・ルックバック（forensic look-back）機能を備えるＥＯ／ＩＲ凝視型焦点面に関係がある。

当該技術で知られているように、電気光学（ＥＯ）／赤外線（ＩＲ）イメージング、検出、及び特性システムは、センサの視野（ＦＯＶ；Field Of View）内のイベントの幾何学的な且つ時間的に正確な特性を提供するよう、より高いサンプリング周波数とともに、増え続ける分解能を有して、高ＦＯＶ焦点面アレイ（ＦＰＡ；focal plane array）センサを提供するために必要とされている。加えて、それらのシステムは、放射分析特性を改善して、より大きいデータ変換要件をもたらすよう、低いノイズ及び高いダイナミックレンジを必要とする。増え続ける高エテンデュシステムにおける焦点面アレイに関連する電気バンド幅は非常に大きいので、高度なセンサシステムの機能を有効に使用するにはセンサ、プラットフォーム、及びシステムレシーバへのデータの返送におけるバンド幅は足りない。従前のセンサは、動眼視野（ＦＯＲ；field-of-regard）に合うようＦＯＶを選択して、オブジェクト面分解能を妥協することによって、大きなエリアカバレッジを提供しようと試みてきた。他は、妥当なデータレートを可能にするよう時間分解能性能を妥協してきた。幾つかのシステムは、ＦＯＶ／ＦＯＲの要望を達成することへのこだわりを妥協する。ピクセルカウント、分解能、データレート及びダイナミックレンジについてのサブシステム仕様に適合する大規模な凝視型（staring）ＩＲ焦点面アレイが製造されてきた。しかし、それらのアレイは、システムの他のサブシステムのバンド幅における制限のために、センサ製造者からの要求の妥協されたフローダウンの結果であった。

今日まで、展開されているシステムは、車両、プロセッシング、伝送、及びオペレータ応答時間における制限のために、幾つかの用途において、観測及び応答のための十分に高速なエンド間応答時間を有さない。結果として、今日までに展開されたシステムは、一般に、持続的に所望のＦＯＲの特性を示すそれらの能力が制限されている。それらは、実際的なシステムを得るために所望の機能を妥協しなければならなかった。例えば、システムは、ＦＯＲをカバーすることへのこだわりを失うステップステア（step stare）センサを配備してきた。検出器が少なすぎるシステムは、オブジェクト空間分解能が不十分である。あるいは、システムは、時間周波数を劇的に低減し、イベントの時間に基づく特性のための機能の低下に苦しんできた。更に、システムは、所望のダイナミックレンジを達成することができず、放射分析精度を犠牲にしなければならなかった。

このように、今日のリードアウト集積回路（ＲＯＩＣ；Read Out Integrated Circuit）及びセンサシステムは、将来のシステムによって望まれる非常に大きいエテンデュを満足するようデータレート、分解能、ピクセルの数、及びビットの数に同時に対応していなかった。このことは、システム性能の妥協をもたらす。

本開示に従って、複数の検出器と、各セクションがフレームのシーケンスを生成するために対応する検出器１つによって生成される電荷を供給される複数のユニットセルセクションと、各セクションがユニットセルの対応する１つへ結合される複数組のストレージセクションとを備える焦点面アレイが提供される。ストレージセクションの各組は、フレームを順次に格納する複数のストレージユニットを有する。関心領域セレクタセクションは、複数のユニットセルのフレームを調べて、所定の特性を有する少なくとも１つのフレームを検出する。プロセッサは、（ｉ）所定の特性を有すると検出された少なくとも１つのユニットセルの近くにある複数のユニットセルセクションの中のサブセットを特定し、（ｉｉ）定められた関心領域内のユニットセルセクションのサブセットへ結合されているストレージセクション内の複数のストレージユニットを順次に読み出す。

そのような構成によれば、有効なエテンデュを大いに増大させる構造が提供される。構造は、イベントを読み出して、イベントの周囲及びそれより前にあるデータの前のフレームを“見返す（look back）”。構造は、センサのＦＯＶ内の動き又は変化のエリアにおけるセンサシステムのバンド幅リソースに適用され得る。それは、センサのＦＯＶ内の動き又は変化のエリアの観測を、イベントの正確な特性を得るために、それらが変化又は移動する前に可能にするとともに、センサバンド幅をより良く管理するよう窓付きモードで働き始めることができる。

一実施形態において、複数の検出器と、各セクションが検出器の対応する１つによって生成される電荷を供給される複数のユニットセルセクションと備える焦点面アレイが提供される。セルの夫々１つは、（ｉ）供給された前記電荷をレートＲ１での第１の積分／リセットで積分する積分器と、（ｉｉ）Ｒ２はＲ１／Ｍであるとして、低フレームレートＲ２でフレームを生成するよう複数のＭ個の前記生成されたフレームを足し合わせる加算器と、（ｉｉｉ）高フレームレートでフレームを生成する高データフレーム出力と前記加算器との間で前記積分された電荷を周期的に切り替えるトグルとを有する。低データレートセクションは、複数のユニットセルの生成された低フレームレートフレームを処理するために、複数のユニットセルによって低フレームレートで生成されたフレームを供給される。高データレートセクションは、複数のユニットセルによって高フレームレートで生成されたフレームへ結合される。前記高データレートセクションは、複数組のストレージセクションを有し、該セクションの夫々１つは、ユニットセルの対応する１つへ結合され、ストレージセクションの各組は、高フレームレートで生成されたフレームを順次に格納する複数のストレージユニットを有する。関心領域セレクタは、所定の特性を有する低フレームレートで生成されたフレームの中の少なくとも１つを検出するよう複数のユニットセルからの低フレームレートで生成されたフレームを調べ、所定の特性を有すると検出されたユニットセルセクションの少なくとも１つの近くにある複数のユニットセルのサブセットを特定して関心領域を定め、該特定されたユニットセルセクションへ結合されているストレージセクション内の複数のストレージユニットを高フレームレートで順次に読み出す。

高バンド幅でデータを取得し、同時に低バンド幅でデータを送信することによって、ＦＯＲ全体にわたって持続性を保つことが可能である。イベントが起こる場合にのみ、システムは、依然としてシステムのバンド幅制約内で動作を維持しながら、イベントを追跡して特性化するよう再構成される。

そのような構成によれば、アナログ及びデジタル回路は、所望の高サンプルレートで取得されたＦＯＶ全体におけるあらゆるピクセルからのピクセルデータを絶えず読み出し、離散時間サンプリングされたデータを絶えず記憶し、低レートデータで時間フィルタリングを絶えず実行してイベントを検出し、サンプルの積分を絶えず実行し、それらを達成可能なより低いシステムデータレートで外部システムへ読み出すよう機能する。有意なイベントの検出があると、このＲＯＩＣ／プロセッサ（ＲＯＩＣＰ）は、ＦＯＶ全体から通常の低レートデータを読み出し続け、イベントの位置の周囲の小さい領域（関心領域（ＲＯＩ；）Region Of Interest）を（高時間レートで）モニタリングするＲＯＩデータストリームをデジタルデータストリームに挿入し、より高いデータレートでイベントより前に所定の複数のフレームを読み出すことから始めて、より高いデータレートで実時間においてデータを読み出し続ける。

このように、システムは、多数の比較的小さいＲＯＩ窓の高速読み出しを可能にするようフレームごとに複数のＲＯＩを特定する能力を備える。

本開示の１つ以上の実施形態の詳細は、添付の図面及び以下の記載において説明される。本開示の他の特徴、目的、及び利点は、本明細書及び図面から並びに特許請求の範囲から明らかである。

本開示に従う焦点面アレイの側面図である。

図１の焦点面アレイのブロック図である（図２Ｂとともに集合的に図２と呼ばれる。）。 図２Ａのブロック図の続きである。

図１及び２の焦点面アレイで使用される複数の検出器を備えたチップの平面図である。

図１及び２の焦点面アレイで使用されるユニットセルの平面図である。

図１及び２の焦点面アレイで使用されるリードアウト集積回路（ＲＯＩＣ１）で使用される低データレートプロセッサ、マルチプレクサ、Ａ／Ｄコンバータセクションのブロック図である。

図１及び２の焦点面アレイで使用される第２のリードアウト集積回路（ＲＯＩＣ２）で使用される高データレートプロセッサ、潜在的関心領域セレクタ及びストレージ、Ａ／Ｄコンバータセクションのブロック図である（図５Ｂとともに集合的に図２と呼ばれる。）。 図５Ａのブロック図の続きである。

図１及び２の焦点面アレイの動作のフロー図である。

種々の図において、同じ参照符号は同じ要素を示すものである。

これより図１及び２を参照すると、焦点面アレイ１０、ここでは例えば、凝視型アレイが示されている。焦点面アレイ１０は、ここでは貫通シリコンビア（Through Silicon Vias）及び直接接合ハイブリッド形成（Direct Bond Hybridization）を用いて、図１で示されるようにスタック配置において、電気接点１６を介して第１の半導体（ここでは例えば、シリコン）ＲＯＩＣ１チップ１４へ貼着されて電気的に接続されている検出器アレイ半導体（ここでは例えば、ＨｇＣｄＴｅ）チップ１２と、電気接点２０を介してＲＯＩＣ１チップ１４へ貼着されて電気的に接続されている第２の半導体（ここでは例えば、シリコン）ＲＯＩＣ２チップ１８とを有する。

検出器アレイチップ１２は、複数の検出器、ここでは、例えば、図３Ａで示されるように、２０４８行及び２０４８列で配置されているＥＯ及び／又はＩＲダイオード検出器Ｄ_１，１乃至Ｄ_{２０４８，２０４８}の正方２０４８×２０４８アレイを有する。

再び図２を参照すると、ＲＯＩＣ１チップ１４は、複数のユニットセル２４_１，１乃至２４_{２０４８，２０４８}を有する。ユニットセル２４_１，１乃至２４_{２０４８，２０４８}の夫々１つは、図示されるように、検出器Ｄ_１，１乃至Ｄ_{２０４８，２０４８}のうちの対応する１つへ結合されている。複数のユニットセル２４_１，１乃至２４_{２０４８，２０４８}は、ここでは、図３Ｂで示されるように、行及び列で配置されている複数のユニットセル２４_１，１乃至２４_{２０４８，２０４８}の正方２０４８×２０４８アレイである。特に、複数のユニットセル２４_１，１乃至２４_{２０４８，２０４８}は、プロセッシング・コンシダレーションのために、領域、ここでは例えば、図３Ｂで示されるように、１６個の柱状の領域、領域１乃至領域１６に分割されている。

再び図２を参照すると、セル２４_１，１乃至２４_{２０４８，２０４８}の夫々１つは、構造が同じであり、ユニットセルコントローラ／クロック２５からタイミング信号を受信して同時に動作する。その例となる１つ、ここではセル２４_１，１は、検出器Ｄ１，１によって供給されるリセット可能な積分器２６を有するよう示されている。そのような積分器２６は、所定のレートＲ１、ここでは例えば、２００Ｈｚでリセットされる。積分器２６の出力は、Ｒ２がＲ１／Ｍであるとして、低フレームレートＲ２でフレームを生成するよう複数Ｍ個の生成されたフレームを足し合わせるために、マルチサンプル加算セクション及びスイッチセクション２７へ供給される。ここで、例えば、Ｍ＝２０及びＲ２は１０Ｈｚである。

特に、マルチサンプル加算セクション及びスイッチセクション２７は、リセット可能な積分器２６の出力へ結合されている入力部と、一対の出力部とを備えるトグルスイッチ２８を有する。図示されるように、１つの出力部は、マルチサンプル加算セクション及びスイッチセクション２７の高フレームレート出力３０_１であり、第２の出力部は、キャパシタ３４及び直列に接続されているリセット可能な加算器３６への低フレームレート出力３２_１へ結合されている。リセット可能な加算器３６は、上述されたように、Ｒ２がＲ１／Ｍであるとして、複数Ｍ個の生成されたフレームを足し合わせて出力部３２_１において低フレームレートＲ２でフレームを生成するためにレートＲ２でリセットされる。ここで、例えば、Ｍ＝２０及びＲ２は１０Ｈｚである。低データレート出力３２_１，１乃至３２_{２０４８，２０４８}は、図４に関連して詳細に記載される低データレートプロセッサ、ＭＵＸ及びＡ／Ｄコンバータセクション３８へ並列に供給される。高データレート出力は、ＲＯＩＣ１チップ１４を通じてＲＯＩＣ２チップ１８へ供給される。そのようなチップ１８は、図５に関連して詳細に記載される高データレートプロセッサ、潜在的関心領域ストレージセクション、及びＡ／Ｄコンバータセクション４８を備える。

低データレートプロセッサ、ＭＵＸ及びＡ／Ｄコンバータセクション３８（図４）は、複数の、ここでは１６個のマルチプレクサ４０_１乃至４０_１６を有する。夫々のマルチプレクサは２０４８×１２８の入力を有し、夫々の入力は、１６個の領域１乃至１６（図３Ｂ）のうちの対応する１つにあるユニットセルによって供給される。よって、例えば、領域１における例となるユニットセル２４_１，１〜２４_{２０４８，１２８}及び領域１６におけるユニットセル２４_{１，１９２０}〜２４_{２０４８，２０４８}（図３Ｂ）を考え、他のユニットセルが同様に接続されていると理解するならば、ユニットセル２４_１，１〜２４_{２０４８，１２８}の出力３２_１，１〜３２_{２０４８，１２８}は領域マルチプレクサ４０_１へ結合され、ユニットセル２４_{１，１９２０}〜２４_{２０４８，２０４８}の出力３２_{１，１９２０}〜３２_{２０４８，２０４８}は領域マルチプレクサ４０_１６へ結合される。領域マルチプレクサ４０_１乃至４０_１６は同時に動作し、夫々１つは、その出力部で、２．６２ＭＨｚ＝１２８×２０４８×１０Ｈｚのマルチプレクサレートで順次に供給されたユニットセルからの出力に対して電荷を生成する。よって、例となるマルチプレクサ４０_１を考えると、ユニットセル２４_１，１〜２４_{２０４８，１２８}の出力３０_１，１〜３０_{２０４８，１２８}は、２．６２ＭＨｚレートでマルチプレクサ４０_１の出力で順次に現れる。上述されたように、全部で１６個のマルチプレクサ４０_１乃至４０_１６は、このようにして同時に動作する。よって、出力の夫々１つは、１２８×２０４８のアナログ信号のシーケンスを生成する。

１６個の領域マルチプレクサ４０_１乃至４０_１６の夫々１つの出力は、１２８×２０４８のデジタルワードの１６個のストリームを同時に生成するよう、図示されるように、１６個のアナログ−デジタルコンバータ４２_１乃至４２_１６のうちの対応する１つへ結合される。１２８×２０４８のデジタルワードの夫々１つは、Ｒ２×１２８×２０４８のレートで出力４４_１乃至４４_１６のうちの対応する１つへ結合される。

これより図５を参照すると、ＲＯＩＣ２チップ１８は、高データレートプロセッサ、潜在的関心領域セレクタセクション、及びＡ／Ｄコンバータセクション８４を有する。特に、高データレートプロセッサ、潜在的関心領域セレクタセクション、及びＡ／Ｄコンバータセクション８４は、複数の、ここでは２０４８×２０４８の分配器５０_１乃至５０_{２０４８×２０４８}を有する。２０４８×２０４８の分配器５０_１乃至５０_{２０４８×２０４８}の夫々１つは、ユニットセル２４_１，１乃至２４_{２０４８，２０４８}の高データレート出力３０_１，１乃至３０_{２０４８，２０４８}（図２）のうちの対応する１つから夫々電荷を供給される。高データレートプロセッサ、潜在的関心領域セレクタセクション、及びＡ／Ｄコンバータセクション８４は、複数のアナログストレージセクション５２_１乃至５２_{２０４８×２０４８}を有する。夫々のアナログストレージセクションは、図５で示されるように、２０４８×２０４８の分配器５０_１乃至５０_{２０４８×２０４８}のうちの対応する１つへ結合される。ここで、アナログストレージセクション５２_１乃至５２_{２０４８×２０４８}の夫々１つは、例となるストレージセクション５２_１及び５２_{２０４８×２０４８}について示されるように、複数の、ここでは例えば、２０個のキャパシタＣ_１乃至Ｃ_２０を有する。分配器５０_１乃至５０_{２０４８×２０４８}の夫々１つは、その入力部にある電荷を、２００Ｈｚのレートで、自身へ結合されているアナログストレージセクション５２_１乃至５２_{２０４８×２０４８}のうちの１つにおける２０個のキャパシタＣ_１乃至Ｃ_２０のうちの対応する１つへ順次に分配する。よって、例となる分配器５０_１を考えると、５ミリ秒の第１フレーム期間の間のユニットセル２４_１，１（図２）からの出力３０_１，１での高データレートフレームは、最初にキャパシタＣ_１へ、次いでキャパシタＣ_２へ、そしてキャパシタＣ_２０まで分配される。その後に、分配プロセスは繰り返す。このようにして、アナログストレージセクション５２_１乃至５２_{２０４８×２０４８}におけるキャパシタＣ_１乃至Ｃ_２０は、検出器Ｄ_１，１乃至Ｄ_{２０４８，２０４８}（図３）のアレイ全体にわたる過去２０個のフレームを格納する。

高データレートプロセッサ、潜在的関心領域セレクタセクション、及びＡ／Ｄコンバータセクション８４は、低データレートプロセッサ、ＭＵＸ及びＡ／Ｄコンバータセクション３８（図４）から１６個の出力４４_１乃至４４_１６を供給される関心領域セレクタセクション６０を更に有する。関心領域セレクタセクション６０は、所定の特性又はシグニチャを有する１つ以上の検出器を特定するよう、低フレームレートで捕捉されるアレイ内のユニットセルの夫々の１つにおける電荷を調べるために使用される。特定されると、関心領域セレクタセクション６０は、関心領域、すなわち、シグニチャを有する特定された１つ以上の検出器及びその特定された１つ以上の検出器の近くにある更なる検出器を含む検出器のアレイ全体の中のサブアレイを生成し、又は“生み出す（spawn）”。ここで、関心領域は、特定された１つ以上の検出器及びその特定された１つ以上の検出器の周りの他の検出器を含む６４×６４の検出器のサブセットアレイであり、これが生成され又は生み出される。ここで、この例では、所定の特性又はシグニチャは、予め決定されている閾レベルである。すなわち、例えば、バックグラウンドノイズのような、所定の閾値よりも大きい信号を検出する検出器である。よって、ここでは、関心領域セレクタセクション６０は、複数の１６個の閾検出器６４_１乃至６４_１６を有する。夫々の閾検出器は、低データレートプロセッサ、ＭＵＸ及びＡ／Ｄコンバータセクション３８からの１６個の出力４４_１乃至４４_１６のうちの対応する１つへ結合される。１６個の閾検出器６４_１乃至６４_１６からの出力はＲＯＩ発生器６６、ここでは例えば、ルックアップテーブル、又はリードオンリーメモリ（ＲＯＭ）へ供給される。ＲＯＩ発生器６６は、シグニチャを有する１つ以上の検出器及びその特定された１つ以上の検出器の近くにある更なる検出器に関連する出力イネーブル／ディセーブルライン６８_１乃至６８_{２０４８×２０４８}のうちの６４×６４においてイネーブル信号を生成するようプログラムされる。出力イネーブル／ディセーブルライン６８_１乃至６８_{２０４８×２０４８}のうちの残り全てのラインは無効にされる。すなわち、ＲＯＩ発生器６６は、特定された１つ以上の検出器及びその特定された１つ以上の検出器の周りの他の検出器を含む検出器の２０４８×２０４８アレイ全体のうちの６４×６４の検出器のサブセットアレイの関心領域を確立し、又は生み出す。

アナログストレージセクション５２_１乃至５２_{２０４８×２０４８}の夫々におけるキャパシタＣ_１乃至Ｃ_２０の出力は、示されているように、２０４８×２０４８の２０：１コミュテータ７０_１乃至７０_{２０４８×２０４８}のうちの対応する１つへ供給される。コミュテータ７０_１乃至７０_{２０４８×２０４８}は、コミュテータ７０_１乃至７０_{２０４８×２０４８}の出力７２_１乃至７２_{２０４８×２０４８}で夫々、高データレートＲ２、ここでは２００Ｈｚのレートでアレイ全体から順次にデータの２０個のフレームを生成するよう、同時に動作する。出力７２_１乃至７２_{２０４８×２０４８}の夫々１つは、２０４８×２０４８のゲート増幅器７４_１乃至７４_{２０４８，２０４８}のうちの対応する１つへ夫々結合される。ゲート増幅器７４_１乃至７４_{２０４８×２０４８}の夫々１つは、示されるように、ＲＯＩ発生器６６の出力イネーブル／ディセーブルライン６８_１乃至６８_{２０４８×２０４８}のうちの対応する１つから夫々イネーブル／ディセーブル信号を供給される。上述されたように、単一の関心領域に対応する、イネーブル／ディセーブルライン６８_１乃至６８_{２０４８×２０４８}のうちの６４×６４のみが、有効にされる。

ゲート増幅器７４_１乃至７４_{２０４８，２０４８}からの出力は、セレクタ７８へ供給される。セレクタ７８は２０４８×２０４８の入力部を備え、夫々の入力部は、示されるように、２０４８×２０４８のゲート増幅器７４_１乃至７４_{２０４８，２０４８}のうちの対応する１つへ結合されている。セレクタ７８は、イネーブル／ディセーブルライン６８_１乃至６８_{２０４８×２０４８}においてイネーブル／ディセーブル信号を更に供給される。セレクタ７８は、その出力ライン８０_１乃至８０_{６４×６４}へ、有効にされているゲート増幅器からの出力のみを送る。このようにして、セレクタ７８の出力は、特定された関心領域内の検出器の６４×６４アレイに含まれる検出器のみからの２０個の直近のフレームからフレームのシーケンスを生成する。セレクタ７８からの６４×６４の出力は、アナログ−デジタル（Ａ／Ｄ）コンバータセクション８４によってデジタル信号に変換される。

これより図６を参照すると、システム（図２）の動作が示されている。よって、アレイ全体における全ての検出器からの光電流は、高サンプリングレート（例えば、２００Ｈｚ）でユニットセルのうちの夫々の対応する１つの光電流積分器セクションにおいて積分される。幾つかのサンプルにわたって（例えば、２０個のサンプル又はフレームにわたって）捕捉された積分された電荷は加算されて、低フレームレート（例えば、毎秒１０フレーム）でＲＯＩＣ１へ出力される。低フレームレートでのフレームサンプルは、ＲＯＩＣ１においてＡ／Ｄコンバータで対応するデジタルデータサンプルに変換される。

アレイ全体におけるセルの夫々１つについての積分された電荷は、ＲＯＩＣ２における複数組のアナログストレージセクションのうちの対応する１つで蓄積される。アナログストレージセクションの夫々は複数のＮ個のアナログストレージデバイスを有する。サンプルは、Ｎが整数であるとして、複数のＮ個の前のフレームを格納するよう、２００Ｈｚレートで複数のアナログストレージデバイスの夫々１つにおいて順次に格納される。

アレイ内のセルの夫々における積分された電荷は、所定の特性又はシグニチャに関してＲＯＩＣ１から得られる低フレームデータレートで捕捉される。アレイ内のセルの少なくとも１つが所定の特性又はシグニチャを有するかどうかに関して判定がなされる。判定は関心領域セレクタ６０において行われる。所定の特性を有するセルのアレイのサブセットが存在する場合には、関心領域が確立され、確立された関心領域における特定されたサブセットに対応する複数のストレージセルのうちの選択されたものに蓄えられている積分された電荷が読み出され、関心領域内のアナログ電荷は高データレートで対応するデジタルデータに変換される。

なお、当然ながら、本開示に従うシステムは、複数の検出器と、夫々のセクションが、フレームのシーケンスを生成するために、対応する検出器によって生成される電荷を供給される、複数のユニットセルセクションと、夫々のセクションが前記ユニットセルセクションの対応する１つへ結合される複数組のストレージセクションであって、ストレージセクションの各組が、前記フレームを順次に格納する複数のストレージユニットを含む、前記複数組のストレージセクションと、所定の特性を有する前記フレームの中の少なくとも１つを検出するよう前記複数のユニットセルセクションの前記フレームを調べる関心領域セレクタセクションと、（ｉ）関心領域を定めるよう前記所定の特性を有する前記検出されたユニットセルセクションの近くにある前記複数のユニットセルセクションのサブセットを特定し、（ｉｉ）前記定められた関心領域内の前記ユニットセルセクションのサブセットへ結合されている前記ストレージセクション内の前記複数のストレージユニットを順次に読み出すプロセッサとを有する。システムは、次の特徴のうちの１つ以上を独立して又は他の特徴と組み合わせて有してよく、前記ストレージユニットの夫々１つがアナログストレージユニットを有すること、前記ストレージユニットの夫々１つがキャパシタを有すること、又は前記ストレージユニットの夫々１つがデジタルストレージユニットを有することを含む。

なお、当然ながら、本開示に従う焦点面アレイは、（Ａ）複数の検出器と、（Ｂ）複数のユニットセルセクションであって、該セクションの夫々１つが、フレームのシーケンスを生成するために前記検出器の対応する１つによって生成される電荷を供給される、前記複数のユニットセルセクションと、（Ｃ）複数組のストレージセクションであって、該セクションの夫々１つが、前記ユニットセルセクションの対応する１つへ結合され、ストレージセクションの各組が、（ｉ）前記フレームを順次に格納する複数のストレージユニットを有する、前記複数組のストレージセクションと、（Ｄ）所定の特性を有する前記複数のユニットセルセクションによって生成された前記フレームの中の少なくとも１つを検出するよう前記複数のユニットセルセクションの前記フレームを調べる関心領域セレクタと、（Ｅ）（ｉ）関心領域を定めるよう前記所定の特性を有すると検出された前記ユニットセルセクションの前記少なくとも１つの近くにある前記複数のユニットセルセクションのサブセットを特定し、（ｉｉ）前記定められた関心領域内の前記ユニットセルセクションのサブセットへ結合されている前記ストレージセクション内の前記複数のストレージユニットを順次に読み出すプロセッサとを有する。

なお、更に当然ながら、本開示に従う焦点面アレイは、（Ａ）複数の検出器と、（Ｂ）複数のユニットセルセクションであって、該セクションの夫々１つが、前記検出器の対応する１つによって生成される電荷を供給され、前記セルセクションの夫々１つが、（ｉ）供給された前記電荷をレートＲ１での第１の積分／リセットで積分する積分器と、（ｉｉ）Ｒ２はＲ１／Ｍであるとして、低フレームレートＲ２でフレームを生成するよう複数のＭ個の前記生成されたフレームを足し合わせる加算器と、（ｉｉｉ）高フレームレートでフレームを生成する高データフレーム出力と前記加算器との間で前記積分された電荷を周期的に切り替えるトグルとを有する、前記複数のユニットセルセクションと、（Ｃ）前記複数のユニットセルセクションの生成された低フレームレートフレームを処理するために、前記複数のユニットセルセクションによって前記低フレームレートで生成されたフレームを供給される低データレートセクションと、（Ｄ）前記複数のユニットセルセクションによって前記高フレームレートで生成されたフレームへ結合される高データレートセクションであって、（ｉ）複数組のストレージセクションであって、該セクションの夫々１つが、前記ユニットセルセクションの対応する１つへ結合され、ストレージセクションの各組が、前記高フレームレートで生成されたフレームを順次に格納する複数のストレージユニットを有する、前記複数組のストレージセクションと、（ｉｉ）所定の特性を有する前記低フレームレートで生成されたフレームの中の少なくとも１つを検出するよう前記複数のユニットセルセクションからの前記低フレームレートで生成されたフレームを調べ、関心領域を定めるよう前記所定の特性を有すると検出された前記ユニットセルセクションの少なくとも１つの近くにある前記複数のユニットセルセクションのサブセットを特定し、該特定されたユニットセルセクションへ結合されている前記ストレージセクション内の前記複数のストレージユニットを前記高フレームレートで順次に読み出す関心領域セレクタとを有する高データレートセクションとを有する。焦点面アレイは、（Ａ）複数組のストレージセクションであって、該セクションの夫々１つが、前記ユニットセルセクションの対応する１つへ結合され、ストレージセクションの各組が、（ｉ）前記フレームを順次に格納する複数のストレージユニットを有する、前記複数組のストレージセクションと、（Ｂ）所定の特性を有する前記複数のユニットセルセクションによって生成された前記フレームの中の少なくとも１つを検出するよう前記複数のユニットセルセクションの前記フレームを調べる関心領域セレクタと、（Ｃ）（ｉ）関心領域を定めるよう前記所定の特性を有すると検出された前記ユニットセルセクションの前記少なくとも１つの近くにある前記複数のユニットセルセクションのサブセットを特定し、（ｉｉ）前記定められた関心領域内の前記ユニットセルセクションのサブセットへ結合されている前記ストレージセクション内の前記複数のストレージユニットを順次に読み出すプロセッサとを更に有する。

本開示の多数の実施形態が記載されてきた。それでもなお、様々な変更が、本開示の主旨及び適用範囲から逸脱することなしになされてよいことが理解されるであろう。例えば、アナログストレージユニットが記載されているが、電荷は、対応するデジタル信号に変換されてよく、その場合に、ストレージユニットはデジタルストレージユニットである。更に、同じ又は異なったシグニチャを有する複数の関心領域セレクタセクションは、対応する複数の関心領域が同時に観測されることを可能にするよう含まれてよい。また更に、他のデータレート及びプロセッシングレート、並びに回路素子が使用されてよい。然るに、他の実施形態は、特許請求の範囲の適用範囲内にある。

Claims (7)

1. 複数の検出器と、
   夫々のセクションが、フレームのシーケンスを生成するために、対応する検出器によって生成される電荷を供給される、複数のユニットセルセクションと、
   夫々のセクションが前記ユニットセルセクションの対応する１つへ結合される複数組のストレージセクションであって、ストレージセクションの各組が、前記フレームを順次に格納する複数のストレージユニットを含む、前記複数組のストレージセクションと、
   所定の特性を有する前記フレームの中の少なくとも１つを検出するよう前記複数のユニットセルセクションの前記フレームを調べる関心領域セレクタセクションと、
   （ｉ）関心領域を定めるよう前記所定の特性を有する前記検出されたユニットセルセクションの近くにある前記複数のユニットセルセクションのサブセットを特定し、（ｉｉ）前記定められた関心領域内の前記ユニットセルセクションのサブセットへ結合されている前記ストレージセクション内の前記複数のストレージユニットを順次に読み出すプロセッサと
   を有するシステム。
2. （Ａ）複数の検出器と、
   （Ｂ）複数のユニットセルセクションであって、該セクションの夫々１つが、フレームのシーケンスを生成するために前記検出器の対応する１つによって生成される電荷を供給される、前記複数のユニットセルセクションと、
   （Ｃ）複数組のストレージセクションであって、該セクションの夫々１つが、前記ユニットセルセクションの対応する１つへ結合され、ストレージセクションの各組が、（ｉ）前記フレームを順次に格納する複数のストレージユニットを有する、前記複数組のストレージセクションと、
   （Ｄ）所定の特性を有する前記複数のユニットセルセクションによって生成された前記フレームの中の少なくとも１つを検出するよう前記複数のユニットセルセクションの前記フレームを調べる関心領域セレクタと、
   （Ｅ）（ｉ）関心領域を定めるよう前記所定の特性を有すると検出された前記ユニットセルセクションの前記少なくとも１つの近くにある前記複数のユニットセルセクションのサブセットを特定し、（ｉｉ）前記定められた関心領域内の前記ユニットセルセクションのサブセットへ結合されている前記ストレージセクション内の前記複数のストレージユニットを順次に読み出すプロセッサと
   を有する焦点面アレイ。
3. （Ａ）複数の検出器と、
   （Ｂ）複数のユニットセルセクションであって、該セクションの夫々１つが、前記検出器の対応する１つによって生成される電荷を供給され、前記セルセクションの夫々１つが、
   （ｉ）供給された前記電荷をレートＲ１での第１の積分／リセットで積分する積分器と、
   （ｉｉ）Ｒ２はＲ１／Ｍであるとして、低フレームレートＲ２でフレームを生成するよう複数のＭ個の前記生成されたフレームを足し合わせる加算器と、
   （ｉｉｉ）高フレームレートでフレームを生成する高データフレーム出力と前記加算器との間で前記積分された電荷を周期的に切り替えるトグルと
   を有する、前記複数のユニットセルセクションと、
   （Ｃ）前記複数のユニットセルセクションの生成された低フレームレートフレームを処理するために、前記複数のユニットセルセクションによって前記低フレームレートで生成されたフレームを供給される低データレートセクションと、
   （Ｄ）前記複数のユニットセルセクションによって前記高フレームレートで生成されたフレームへ結合される高データレートセクションであって、
   （ｉ）複数組のストレージセクションであって、該セクションの夫々１つが、前記ユニットセルセクションの対応する１つへ結合され、ストレージセクションの各組が、前記高フレームレートで生成されたフレームを順次に格納する複数のストレージユニットを有する、前記複数組のストレージセクションと、
   （ｉｉ）所定の特性を有する前記低フレームレートで生成されたフレームの中の少なくとも１つを検出するよう前記複数のユニットセルセクションからの前記低フレームレートで生成されたフレームを調べ、関心領域を定めるよう前記所定の特性を有すると検出された前記ユニットセルセクションの少なくとも１つの近くにある前記複数のユニットセルセクションのサブセットを特定し、該特定されたユニットセルセクションへ結合されている前記ストレージセクション内の前記複数のストレージユニットを前記高フレームレートで順次に読み出す関心領域セレクタと
   を有する高データレートセクションと
   を有する焦点面アレイ。
4. （Ａ）複数組のストレージセクションであって、該セクションの夫々１つが、前記ユニットセルセクションの対応する１つへ結合され、ストレージセクションの各組が、（ｉ）前記フレームを順次に格納する複数のストレージユニットを有する、前記複数組のストレージセクションと、
   （Ｂ）所定の特性を有する前記複数のユニットセルセクションによって生成された前記フレームの中の少なくとも１つを検出するよう前記複数のユニットセルセクションの前記フレームを調べる関心領域セレクタと、
   （Ｃ）（ｉ）関心領域を定めるよう前記所定の特性を有すると検出された前記ユニットセルセクションの前記少なくとも１つの近くにある前記複数のユニットセルセクションのサブセットを特定し、（ｉｉ）前記定められた関心領域内の前記ユニットセルセクションのサブセットへ結合されている前記ストレージセクション内の前記複数のストレージユニットを順次に読み出すプロセッサと
   を更に有する、請求項３に記載の焦点面アレイ。
5. 前記ストレージユニットの夫々１つは、アナログストレージユニットを有する、
   請求項１に記載のシステム。
6. 前記ストレージユニットの夫々１つは、キャパシタを有する、
   請求項１に記載のシステム。
7. 前記ストレージユニットの夫々１つは、デジタルストレージユニットを有する、
   請求項１に記載のシステム。