JP2016524336A - 全体的または部分的に溶着された誘電体リード線を有するダイパッケージング - Google Patents

全体的または部分的に溶着された誘電体リード線を有するダイパッケージング Download PDF

Info

Publication number
JP2016524336A
JP2016524336A JP2016522336A JP2016522336A JP2016524336A JP 2016524336 A JP2016524336 A JP 2016524336A JP 2016522336 A JP2016522336 A JP 2016522336A JP 2016522336 A JP2016522336 A JP 2016522336A JP 2016524336 A JP2016524336 A JP 2016524336A
Authority
JP
Japan
Prior art keywords
die
wiring system
package
dielectric
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016522336A
Other languages
English (en)
Inventor
エス． ケーヒル シーン
エス． ケーヒル シーン
エー． サンフアン エリック
エー． サンフアン エリック
Original Assignee
ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー
ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー, ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー filed Critical ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー
Publication of JP2016524336A publication Critical patent/JP2016524336A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/27—Adaptation for use in or on movable bodies
    • H01Q1/28—Adaptation for use in or on aircraft, missiles, satellites, or balloons
    • H01Q1/282—Modifying the aerodynamic properties of the vehicle, e.g. projecting type aerials
    • H01Q1/283—Blade, stub antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85935—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85935—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing
    • H01L2224/85939—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Remote Sensing (AREA)
  • Materials Engineering (AREA)
  • Fluid Mechanics (AREA)
  • Chemical & Material Sciences (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本発明は、複数の接続パッド（３）を有する第１のダイ（１）と、第１のダイ（１）から延出する少なくとも１つの配線（１０，２０）とを備え、配線は、コア径を有する複数の金属コア（１２，４２）と、金属コア（１２，４２）を被覆する誘電体厚を有する誘電体層（１５，４３）とを備え、誘電体層（１５，４３）の少なくとも一部は、隣接する金属コア（１２，４２）を複数の金属コア（１２，４２）の長さ方向に沿って被覆し、さらに、接地接続される外側金属層（４１）を備えるダイ配線システムに関する。

Description

本発明は、個別のダイと同一パッケージのダイとの両方を有する改良されたダイからダイへの配線、または、ダイから基板への配線に関する。さらに、本発明は、インピーダンスが異なる電源と負荷との間の改良された配線のためのトラフラインに関する。
さらに、ダイからの排熱を促進する伝熱配線構造が記載される。そのような配線構造は、マルチダイおよびスタックドダイパッケージで特に役立つ。
電子機器およびコンポーネントは、日々、動作速度や、動作する周波数範囲が増大している。一般的な半導体パッケージタイプは、基板またはリードフレームの接続にワイヤボンドを使用しているが、電子機器のプリント回路基板（ＰＣＢ）への接続用として、二次レベル配線、ビア、基板またはパッケージトレース、半田ボール等に接続できる。
しかし、リード線は、剛性と強度とを有する適切な機械的特性を持たない可能性がある。別の実施形態において、特に誘電体層が厚い場合は、ダイピッチの制約により、個々のリード線が重ならないように誘電体層で被覆することができない。
さらに、従来型のパッケージリード線は、インピーダンスが異なる電源と負荷との間の配線を有する特定の電気的特性において最適化されないことがある。
さらに、速度が増加すると、電力要求およびダイからの排熱を取り去る必要も増加する。これは特に、スタックドダイ、基板材料によって頂部と底部で有効に断熱されているスタック内の内部ダイ、または、他の発熱するダイにおいて問題である。
従来技術の課題と欠点に鑑み、本発明の目的は、少なくとも１つのダイを有する半導体ダイパッケージを配線するための配線システムを提供することであり、そのシステムは電気的特性に与える影響を最小化した接続リード線の改良された機械的特性を有する。
ダイパッケージのリード線の機械的特性は、電気的特性への影響を最小にして、金属被覆リボンへの誘電体層の溶着によって改良される。
当業者には明らかであろう上記およびその他の目的は、半導体ダイパッケージを配線するための配線システムを対象とする本発明で達成され、本発明は、複数の接続パッドを備える第１のダイと、第１のダイから延出するコア径を有する複数の金属コアと、金属コアを被覆する誘電体厚を有する誘電体層とを備えるリボンリード線とを有し、誘電体の少なくとも一部は、隣接する金属コア間に、複数の金属コアの長さ方向に沿って溶着されており、さらに、接地接続された外側金属層を備えている。
本発明によれば、ダイパッケージ用リード線の機械的特性は、電気的特性への影響を最小限にしながら、金属被覆リボンに誘電体層を溶着することによって改良することができる。
さらに、部分的または全体的に被覆された金属リボンに部分的または全体的に誘電体を溶着することによってトラフラインを形成することができる。これは、インピーダンスが異なる電源と負荷との間の改良された配線、ならびに、パッチアンテナを有するパッケージまたは基板搭載型アンテナのより良好な信号伝送特性を可能にする。
さらに、伝熱リボン配線構造は、ダイからの排熱を促進できる。そのようなリボン配線構造は、マルチダイおよびスタックドダイパッケージに特に効果的である。
配線システムは、第１のダイと第２のダイとを備え、各ダイが複数の接続パッドをそれぞれ有し、リボンリード線が第１のダイから第２のダイへ延出しているマルチダイ配線システムであってもよい。
配線システムは、第１のダイと第２のダイを備え、各ダイが複数の接続パッドをそれぞれ有し、複数の接続パッドを有するパッケージ基板があり、リボンリード線が第１のダイから第２のダイに延出しているトラフライン配線システムであってもよい。
配線システムは、複数の接続パッドを有するパッケージ基板を備え、リボンリード線がパッケージ基板から第１のダイへ延出しているトラフライン配線システムであってもよい。
外側金属層は伝熱を促進するために周囲条件に露出されてもよい。付加的または代替的に、リボンリード線は第１のダイからヒートシンクに延出してもよい。
従属請求項は本発明の効果的な実施形態に関する。
機械的性能の改善と許容可能な電気的特性を実現する誘電体および金属を被覆したリード線をリボンに統合して形成されたダイからダイへの配線構造を示す図である。 誘電体および金属を被覆したリード線により形成された大型ダイから小型ダイへの配線構造を示す図であり、リード線は、小型ダイの縮小したピッチのため、その長さの少なくとも一部においてリボンに統合されている。 リボンリード線を有するパッケージからパッケージへの配線およびダイからダイへの配線の両方を示す平面図である。 リボンリード線を有する、パッケージからパッケージへの配線およびダイからダイへの配線の両方を示す側面図である。 外側の接地接続された金属被覆を有する誘電体被覆されたリード線の製造の方法ステップを示す図である。 外側の接地接続された金属被覆を有する誘電体被覆されたリード線の製造のサブトラクティブ法を示す図である。 外側の接地接続された金属被覆を有する誘電体被覆されたリード線を備えたＢＧＡパッケージを示す図である。 外側の接地接続された金属被覆を有する誘電体被覆されたリード線を備えたリードフレームパッケージの一部を示す図である。 誘電体および配線要求のために最適化された部分的または完全に金属が被覆されたリード線を形成するための構造および方法を示す図である。 完全に金属被覆された誘電体被覆リード線が部分的に金属被覆されたトラフラインに統合されて配線される２つのダイの平面図を示す図である。 パッケージ型ダイからダイへのトラフライン配線、および別個のトラフラインから基板搭載アンテナへの配線を示す図である。 改善された伝熱性能のために、誘電体と金属を被覆したリード線をリボンに統合して形成され、パッケージの外に露出したダイからダイへの配線構造の図である。 改善された伝熱性能のために、パッケージ内に、ダイからダイへの、また、ダイから外部接続への、誘電体と金属を被覆したリード線から形成される配線リボン構造を有する、スタックドダイパッケージの図である。 アクティブまたはパッシブヒートシンクへの伝送を伴うパッケージからパッケージへのリボン配線の平面図である。 アクティブまたはパッシブヒートシンクへの伝送を伴うパッケージからパッケージへのリボン配線の側面図である。
図１に示すように、半導体ダイパッケージを配線するのに適したリボンリード線は、誘電体被覆金属コアを有し、誘電体被覆がリード線の長さに沿って完全にまたは部分的に溶着されているリード線から形成することができる。誘電体被覆は、機械的特性を改善するとともに、酸化またはその他の化学的影響によるポリマーの劣化への耐性を改善しながら、所望の電気的特性を提供するために外側の接地接続された金属被覆で被覆される。図１に関して示すように、それぞれ接続パッド３を有する第１と第２のダイ１、２は、金属で封止された溶着された誘電体被覆１５で構成される２つの別個のリボン１０、２０によって配線される。リボン配線の形成プロセスは、リード線の金属コア１２を、ダイと基板接続パッド３に取り付けることで開始する。金属コア１２は、誘電体１５を被覆されて金属被覆され、金属は接地接続される（接地接続パッドへのアクセスを可能にするため、別個のレーザーアブレーションまたは誘電体除去のその他のステップが必要な可能性がある）。キャビティパッケージに関しては、ダイに密封蓋またはその他のカバーが嵌められてもよい。または、ダイはモールドコンパウンド、エポキシグロブトップまたはその他の適切な封止材料によって、リボンリード線（複数）がその封止材料から延出した状態で別個に、または要求に応じて１つのマルチダイパッケージに一緒に被覆することができる。
図２に示すように、半導体ダイパッケージを配線するのに適したリボンリード線は、誘電体被覆金属コア１２があり、誘電体被覆１５がリード線の長さに沿って部分的にのみ溶着しているリード線から形成することができる。図２において、小型ダイのより小さいピッチが、小型ダイ付近での誘電体材料の溶着をもたらす。縁部のリード線の電気的環境が内部リード線と実質的に異なるため、これは別個で分離されたリード線と比べて電気的特性の均一性を減少させ得るが、小型ダイ付近の限定された長さ分のリード線のみに溶着誘電体があるならば、ばらつきは最小である。
図３および図４はそれぞれ、図１に関して説明したリボンリード線３０を用いた、パッケージからパッケージへの配線、ならびに、共通のモールドパッケージ内のダイからダイへの配線３２、およびダイから基板へのリボン接続３４を示す平面図と側面図である。図４に示すように、スタックドパッケージ３６もサポートされ、スタックドダイの間に延出するリボンが示されている。
以下、図９から１１に示す本発明の実施形態を説明する。半導体ダイまたは、アンテナを有するその他のアクティブまたはパッシブ素子を配線するのに適した部分的に金属被覆されたリボンリード線が、誘電体被覆金属コアを有するリード線から形成されることができ、誘電体被覆はリード線の長さに沿って完全にまたは部分的に溶着されている。誘電体被覆は、所望のトラフラインの電気的特性をもたらすために、外側の接地接続された金属被覆で部分的にのみ覆われる。リボン配線の形成プロセスは、リード線の金属コアを、ダイと基板接続パッドに取り付けることで開始する。金属コアは、誘電体を被覆されて金属被覆され、金属は接地接続される（接地接続パッドへのアクセスを可能にするため、別個のレーザーアブレーションまたは誘電体除去のその他のステップが必要な可能性がある）。
図９に示すように、半導体ダイパッケージに適したリード線４５、４６、４７が、基板４０の上に配置され、外側の接地接続された金属被覆４１を有する誘電体被覆金属コア４２から形成することができる。図９に関して示すように、非均一な（または特定の実施形態においては均一な）誘電体被覆が、インピーダンスを有する電気的特性を調節するために選択的に金属被覆することができる。選択的な部分的金属被覆は、必要に応じ単一リード線で、グループのリード線で、またはパッケージ内の全リード線で行われてよい。図９において、金属コア４２を被覆する部分的に金属被覆され溶着された誘電体リボン４３の集合ならびに、単一の部分的に金属被覆されたリード線４６と、均一に誘電体を施され金属被覆されたリード線４７が示されており、全て同一のダイに接続可能である。部分的トラフラインのリード線は、他のダイに、接続パッドに支持された基板４０に、または、パッチまたはその他のアンテナを有するその他のアクティブまたはパッシブ素子に接続できる。いくつかの実施形態において、単一のリード線が、アンテナ始動を有するがそれに限定されないアンテナシステムへのトラフラインを画定できる。実際、リード線の長さの一部、典型的には基板４０付近のリード線の下側に沿って金属を削減または完全に除去したリード線４５、４６が、リード線の電気的特性を選択的に修正するために形成される。
図１０は、部分的に金属被覆されたトラフラインに融合する、完全に金属被覆された誘電体被覆リード線によって配線される２つのダイ４８、４９の平面図を示す。小型ダイ４９付近で、溶着誘電体４４は金属被覆中に下側（基板付近に位置する）を遮蔽し、大型ダイ付近では完全に分離した接地接続用に完全に金属被覆されたリード線と、小型ダイ付近では溶着され部分的に金属被覆されたトラフラインを有する配線をもたらす。理解されるように、スタックドダイまたはパッケージへのトラフライン配線も可能である。
図１１は、パッケージ型ダイからダイへのトラフライン配線６０、および、別個の基板搭載アンテナ６４へのトラフライン配線６２を示す。アンテナ６４へのトラフライン配線６２は、インピーダンスの低い電源と高いアンテナとの中間インピーダンスの接続を提供するために有効である。
以下、図１２から図１５に特に示した本発明の実施形態について説明する。図１２に示すように、１以上の半導体ダイパッケージ７０の配線に適した高伝熱性リード線は、誘電体被覆された金属コア７２を有し、誘電体被覆がリード線７１の長さ方向に沿って完全にまたは部分的に施された、または、非溶着のリード線７１により形成される。誘電体が完全にまたは部分的に溶着している実施形態は「リボン」リード線７１として特徴付けられる一方、非溶着のリード線はリード線または単一リード線と呼ぶことができる。リボンリード線または単一リード線は、パッケージからの排熱を補助するためにパッケージ７０の外側の周囲空気に延出してもよい。または、リード線は、空気移動または液体、高伝熱性金属または他のヒートシンク、熱ペーストまたは伝熱性接着材または圧電クーラー等の能動冷却手段を有する適切なアクティブまたはパッシブサーマルヒートシンクによって対流式でまたは接触で冷却することができる。
誘電体被覆７３は、機械的特性を改善するとともに、酸化または他の化学的影響によるポリマーの劣化への耐性を改善しながら、所望の熱的および電気的特性を提供するために外側の接地接続された金属で被覆される。図１２に示すように、それぞれ接続パッドを有する第１と第２のダイ７４、７５は、金属で封止され溶着された誘電体被覆７３で構成される溶着形成された２つの別々のリボン７１によって配線される。リボン配線の形成プロセスは、リード線の金属コア７２をダイ基板接続パッドに取り付けることで開始する。金属コア７２は、誘電体７３が被覆されてから金属被覆され、金属は接地接続される（接地接続パッドへのアクセスを可能にするため、別個のレーザーアブレーションまたは誘電体除去の他のステップを要することがある）。キャビティパッケージに関しては、ダイに密封蓋または他のカバーが嵌められてもよい。または、ダイはモールドコンパウンド、エポキシグロブトップまたは他の適切な封止材料によって、必要に応じて、リボンリード線（複数）がその封止材料から延出した状態で別個に、または、１つのマルチダイパッケージに一緒に封止されてもよい。特定の実施形態において、封止前に、優れた接着特性を有するＴｉＷまたは他の金属または金属スタックが予め被覆された金属をオーバーコートするために用いられてもよい。例えば、接地面の金属被覆は、ＴｉＷ−Ｃｕ−ＴｉＷ金属スタックを有してもよい。
図１３に示すように、半導体ダイパッケージ８０の配線に適した、または、パッケージ内のダイ間に延在するリボンリード線は、スタックドダイ８２の実施形態に特に効果的である。リルートに必要なダイ基板８３は、一般的に伝熱性が低い電気絶縁材料で形成される。接地接続が可能な最外金属被覆層を持つ溶着された誘電体被覆金属コアで形成されるリボンリード線８５を用いれば、内部ダイから排熱することも、ダイから基板に熱を伝えることも可能である。
図１４および図１５は、それぞれ図１２で説明したリボンリード線９５を用いた、パッケージからパッケージへの接続９０、ならびに、共通のモールドパッケージ内のダイからダイへの接続、および、ダイから基板へのリボン接続、を示す平面図および側面図である。図１５に示すように、スタックドパッケージ９６もサポートされ、スタックドダイ間に延出するリボン９７が示されている。図１４および図１５に示すように、パッケージ間を配線するリボン９５は、伝熱および熱放散を促進するために「ウイング付き」熱放散銅またはアルミニウムシンクまたはスラグ９９に取り付けられている。望ましくは、ウイング付きスラグから排熱するためにアクティブまたはパッシブ空気または液体冷却を使用することができる。
上記に説明した実施形態のうち少なくともいくつかにおいて、半導体ダイパッケージングに使用される誘電体被覆されたリード線が異なる誘電体厚を有するように形成することにより、リボンの電気的特性を調節できる。誘電体被覆回数と製造ステップを変えることにより、厚型、薄型および中間厚さの調整が可能である。コア径と誘電体厚との両方を変えることができる。特定の実施形態において、被覆誘電体の組成も変えられるが、例えば、別個の誘電体材料で金属コアが被覆され、次に接地接続可能な金属被覆で覆うことが行われる。これは、例えば、優れた蒸気バリアや酸素分解耐性等を有する高性能誘電体が低コストの誘電体材料の厚い層の上に薄く被着することを可能にする。さらに別の実施形態において、異なる厚さの誘電体の多数の層が薄い金属層によって分離され、最外金属層が接地接続されてもよい。
一般に、薄い誘電体層は電力線用に適する低インピーダンスを提供し、厚い誘電体層は信号伝送品質に適し、外側金属層は同じ接地に接続される。コア径と誘電体厚との組み合わせが可能であり、一連のそのようなステップが、２以上のインピーダンスを達成するために実行されてもよいことに注目されたい。特定の実施形態において、電力処理能力を増加させ、電力線温度を下げ、および／または、接地電位の変動または電力低下を悪化させることになる電源および接地線へのインダクタンスをさらに減少させるために、電力線に大径のコアを備えることが望ましい。３以上の異なる誘電体厚を有するリード線を備えることが多くのパッケージに有用であるため、中間厚さの誘電体層も効果的である。例えば、電力伝導を最大化するために、電源と実質的に異なるインピーダンスの負荷とを接続するために、中間の誘電体厚を有するリード線を使用することができる。例えば、１０オームの電源が２０オームのリード線で４０オームの負荷に接続されてもよい。さらに、誘電体のコストが高くなることがあるため、リセット等の重大な状態が少ない状態で、電力リード線より厚みが大きいが（中間）より小さい厚みの誘電体層でリード線を被覆できる状態で、厚い誘電体を用いて、重要な信号経路と重要な信号リード線とを相互接続してもよい。これは、誘電体被覆の材料コストと時間を削減するために有効である
各リード線の所望の特定インピーダンス値を達成するために、ワイヤボンド径と組み合わせて、誘電体被覆の厳密な厚さを選択することができる。
Figure 2016524336
同軸線の特性のインピーダンスが式（１）に表されており、式（１）において、Ｌはユニット長ごとのインダクタンスであり、Ｃはユニット長ごとの静電容量であり、ａはボンドワイヤの直径であり、ｂは誘電体の外径であり、εγは同軸誘電体の比誘電率である。
図５に示すように、一実施形態において、外側の接地接続された金属被覆を有する誘電体被覆リード線の製造は、以下のステップを用いて進行できる。接続パッドが、ダイおよび基板上で洗浄され（５０）、ワイヤボンダを用いてダイが接続パッドに接続される（５１）。任意で、第２の直径のワイヤ（例えば、電力接続に適した、より大径のワイヤ）が取り付けられてもよいし（５２）、選択的な被覆を可能にするためにダイの領域がマスキングされる（５３）か、または、保護されてもよい。同一または異なる組成の誘電体の１以上の層が被覆されてもよく（５４）、次の誘電体被覆ステップで被覆された接地接続へのアクセスを可能にするために、選択的に誘電体部分に対してレーザーまたはサーマルアブレーションまたは化学的除去が行われる（５５）。いくつかの実施形態では接地ビアの必要性を排除することができるため、このステップは任意である。仮想ＲＦ接地は、容量結合によって達成ができるため、高周波数で稼動するダイに適する。次に、金属被覆が行われ（５７）、リード線の最外金属被覆層を形成する金属層で誘電体を被覆し、リード線を接地接続する。このプロセス全体を多数回繰り返してもよく（５８）、それは、選択可能な被覆技法を用いる実施形態に有効であり、また、多数のダイまたは複雑かつ異なるインピーダンスのリード線を用いる実施形態では特に有効である。最終ステップにおいて、非キャビティパッケージに関しては、リード線を封止するためにオーバーモールドを使用することができる（５９）。別の実施形態および付加的または変形例の方法ステップは、米国特許出願公開第２０１２００６６８９４号明細書および米国特許第６，７７０，８２２号明細書にも記載されており、それらの開示を参照して用いてもよい。
特定の実施形態において、説明されたプロセスへの変更および追加が可能である。例えば、誘電体の共形被覆は、化学的（電気泳動）、機械的（表面張力）、触媒（プライマー）、電磁（ＵＶ、ＩＲ）、電子線、その他適切な技法によって達成することができる。電気泳動ポリマーは、それらがプロセスパラメータを調整することにより、および／または電気泳動塗布液に単純に添加剤、濃度、化学的、熱的またはタイミングの変更を施すことによって容易に厳密な厚さに被覆できる自己抑制反応に依存するため、特に有利である。
別の実施形態において、誘電体を予備被覆したボンドワイヤを用いてリード線を形成してもよい。市販の被覆ワイヤは、例えば５０オームのリード線を製造するために必要な誘電体厚よりも典型的に薄いため、所望のインピーダンスを設定するために誘電体厚を増加させて、上記に説明した誘電体被覆ステップが用いることができる。これらの予備被覆されたワイヤの使用は、同軸を形成するために必要な他のプロセスステップを単純化し、必要な被覆誘電体のより薄い層と、接地ビアを形成するためのより迅速な処理時間を可能にする。予備被覆されたボンドワイヤは、空間が狭いまたは交差するリード線の短絡を防止するために使用することができる。特定の実施形態において、予備被覆されたボンドワイヤは、選択的パターニング技法を可能にするために感光性材料で製造された誘電体を有していてもよい。
別の実施形態において、誘電性パリレンが使用することができる。パリレンとは、水分バリアおよび誘電体バリアとして使用される、多様な化学蒸着ポリ（ｐ−キシレン）ポリマーの商号である。パリレンは、修正パリレン被着システムを用いた成長抑制縮合反応で形成することができるものであり、該システムにおいて、ダイ、基板およびリード線は感光板に整列し、それがＥＭ放射（ＩＲ、ＵＶまたはその他）を厳密に衝突させ、選択的な誘電体の成長速度を提供する。これが、コンタクトビア形成、パリレンのバルク除去等のプロセスの必要性を効果的に低減または排除できる。
パリレンおよびその他の誘電体は、酸素、水蒸気および熱が存在する場合、酸素切断による分解を受けることが知られている。損傷は、真に密封性の界面を形成できる３−５ミクロン厚さの薄膜層で優れた蒸気酸素バリアを形成する金属層によって制限することができる。代替的に、電気的、熱的または機械的要求により、金属が選択的に除去されている場合、または金属が特定領域に被覆していない場合、広範なポリマー系蒸気酸素バリアの使用が可能であり、中でもポリビニルアルコール（ＰＶＡ）は広範に使用される１つのポリマーである。これらのポリマーは、グロブトッピング処理、スクリーン印刷処理、ステンシル処理、ガントリー分配処理、酸素またはＨ２Ｏ蒸気環境に曝されるパリレン表面に噴霧処理されてもよい。有利には、蒸気バリアポリマーの使用は、使用しない場合は高コストのパリレンの厚い層または酸素感応物が必要とされるため、コスト削減戦略の一環となりうる。
理解されるように、説明した全ての方法ステップは、種々の選択可能な被着技法の利点を享受する。選択可能な被覆は、物理的マスキング、指向性ポリマー蒸着、フォトレジスト法、または、被覆時に、金属コア、誘電体層または他の最外層において、異なる被覆厚さを保証する任意の他の適切な方法を用いてもよい。選択可能な被覆では、リード線の構築がアディティブ法で可能であるが、サブトラクティブ法も可能であり、サブトラクティブ法では、異なるインピーダンスの配線を形成するために誘電体または金属が除去される。例えば、１以上のダイが配置されたパッケージが、全パッケージとデバイスパッドの相互接続用に適宜ワイヤボンド接合されてもよい。ダイパッケージの製造に関するステップと構造を示す図６に関連して示されるように、誘電体被覆２００はワイヤボンド金属導体２０２の上に厚さＸ−Ａに被覆することができる（ステップＡ）が、Ａは二次配線インピーダンスに必要とされる誘電体の厚さである。二次インピーダンスのワイヤボンド誘電体は例えばエッチングステップによって除去される（ステップＢ）ことができ、続いて第２のコーティング２０４を被覆し（ステップＣ）、それに続いて両配線の金属被覆２０６が行われる（ステップＤ）。このサブトラクティブプロセスにより、２つの独立したインピーダンスのワイヤボンドが作製される。
図７に示した実施形態において、機械的特性を改善するため、または、適切な電気的配線を提供するために、選択されたリード線の部分的または完全な誘電体被覆を有する誘電体および金属が被覆されたリード線２１２、２１４を備えるボールグリッドアレイ（ＢＧＡ）パッケージ２１０について説明する。代案として、誘電体および金属が被覆されたリード線２１２、２１４は、部分的に金属被覆されたリード線またはトラフラインとして形成されることも可能である。代替的にまたは付加的に、誘電体および金属が被覆されたリード線２１２、２１４は、改良された熱伝達をサポートできる。
ＢＧＡは、集積回路に広く使用されている表面実装パッケージングであり、ＢＧＡの底面全体が接続パッドに使用することができるため、一般に、デュアルインライン、リードフレームまたはその他のフラットパッケージよりも多数の相互接続ピンを提供できる。多くの種類のＢＧＡパッケージにおいて、ダイ２１６は接続パッドに接続された充填可能なビア２２０を有する基板２１８に取り付けられている。リード線２１２、２１４は頂部側ダイ２１６をパッド／ビア２２０に接続するために使用され、これにより基板の頂部側から底部への電気接続を提供する。ＢＧＡパッケージでは、半田ボール２２２がパッケージの底部に取り付けられ、プリント回路基板または他の基板への半田付けまでは粘着質の束で定位置に保持される。本明細書で説明するように、従来型ＢＧＡパッケージのワイヤボンドは、誘電体層と外側接地接続可能な金属層を有する改良されたリード線で置き換えることができる。リード線は、内側コアおよび外側金属層の上に異なる誘電体厚を有することができ、誘電体層厚が部分的に相違、または、より良く適合するように選択された特定のインピーダンスを有するように選択的に最適化することができる。図７に示すように、長いリード線２１２および短いリード線２１４の両方がサポートされる。
より詳細には、改良されたＢＧＡパッケージの組み立てにおいて、基板のビアに隣接しビアの周りに形成された接続パッドを支持する基板に対して、ダイの表面を上にした取り付けを要する場合がある。この組立品は、各々必要な配線向けに適宜ワイヤボンド接合され、ワイヤボンドは基板上の接続パッドとダイ上の接続パッドの間に形成される。低周波数および電力入力は低周波数信号リード線に接続されるが、高周波数入力と出力は高周波数信号リード線に接続される。いくつかの実施形態において、低周波数および電力入力のリード線は、高周波数信号リード線とは異なる厚さを有してもよい。そして、組立品は、基本的に共形の誘電体材料で被覆される。低コスト、真空蒸着の容易さ、および、優れた性能特性のために、パリレンを使用することができる。リードフレーム取付位置付近の誘電体層の一部分は、接地接続点または接地シールド層への電気的な接続を行うためにエッチング、熱劣化、レーザーアブレーションによって選択的に除去することができる。同様に、接地接続を可能にするために、誘電体層の一部分が、ダイ接続パッド付近で除去される。誘電体層の頂部から金属被覆層を覆うことから続いて、構造上の接地接続がなされ、接地シールドを形成する。好ましい金属層の厚さは、皮層深さとＤＣ耐性の点を考慮して選択されるべきであり、銀、銅、または金等の優れた導電体から主に構成されるべきである。殆どのアプリケーションに対して、機能性の点では１ミクロンの被覆厚さで十分であるが、より厚い被覆は、リード線間のクロストークの低減に役立つ。これらの被覆は、リソグラフィーまたはその他のマスキング法と、めっきまたはその他の選択可能な被覆法の組み合わせにより、規定領域に施すことができる。パッケージは、ダイ上にオーバーモールドまたは蓋を配置し、次にダイシング（シンギュレーション）および検査を経て完成することができる。
別法として、図８に示した実施形態において、ダイからリードフレームへ延出するワイヤボンドを有するダイパッケージ３００をベースとした低コストなリードフレームは、個々のパッケージサイトの二次元アレイと外側フレーム部分を有するリードフレームストリップを形成することによって製造することができる。リードフレームの加工は従来型であり、別個のリード線のエッチング、打ち抜き加工または電着により形成することができる。リードフレームストリップは、射出成形またはトランスファー成形装置を含むが、これらに限定されないモールドに配置することができる。市販のエポキシモールドコンパウンド等の好ましくはプラスチック製の適切な誘電体材料が、リードフレーム／モールド材料複合体構造を達成するために、モールドに射出、圧送または移送される。モールド材料の特性は、それらの比誘電率、損失正接および電気的分散特性ならびにそれらの温度、湿度および他の機械的な性能属性が重要である。
結果として得られる複合リードフレームストリップの各パッケージサイトは、モールド離型剤および／またはバリを除去されて、リードフレームの露出した金属部分の上から金属仕上げの被覆用に準備される。これは、浸漬または電気めっき等のめっき技法によって達成することができるものであり、金属は、腐食抑制とワイヤボンド接合を容易にするために選択される。そのような仕上げの一例は、ニッケルの薄膜層（保護用）に続く金の層（付加的な保護とワイヤボンドの能力）である。次に、結果として得られる成形されたリードフレームストリップの各パッケージサイトには必要なダイが配置されて底部に取り付けられ、ダイ取り付け材料は、特定のパッケージング用途に対応する機械的および熱的特性によって選択される。次に、結果として得られる組立品は各必要な配線向けに適宜ワイヤボンド接合され、ワイヤボンドはリードフレーム上のリード線とダイ上の接続パッドの間に形成される。低周波数および電力入力は低周波数信号リード線に接続され、他方で、高周波数入力および出力は高周波数信号リード線に接続される。いくつかの実施形態において、低周波数および電力入力は、高周波数信号リード線とは異なる厚さを有してもよい。
前述のＢＧＡパッケージ２１０と同様に、配置後のリードフレームストリップは、パリレンを含む基本的に共形の誘電体材料で被覆される。パリレンの場合、最終的にＰＣＢに取り付けられるリード線部分への被着を防止するために、アクリル系接着剤が付いた真空対応ポリイミド、または、同様の材料等のテープでパッケージの底部をマスキングすることが好ましい。これは、後続ステップにおいて、より容易な半田付けを可能にする。リードフレームの取り付け位置付近の誘電体の一部分は、接地接点または接地シールド層への電気的な接続を行うために、エッチング、熱的劣化またはレーザーアブレーションによって選択的に除去される。
同様に、ダイ接続パッド付近の誘電体層の一部分が接地接続を可能にするために除去される。誘電体層の上からの金属被覆層の塗布に続いて、構造的な接地接続が施され、接地シールドを形成する。好ましい金属層の厚さは、ＤＣ耐性の点と皮層深さを考慮して選択されるべきであり、銀、銅または金等の優れた導電体から主に構成されるべきである。殆どの用途において、機能性の点では１ミクロンの被覆厚さが適切であるが、より厚い被覆は、リード線間のクロストークを低減するのに役立つ。これらの被覆は、リソグラフィーまたはその他のマスキング法と、めっきまたは他の選択可能な被覆法の組み合わせで、規定領域に加えることができる。パッケージは、ダイ上にオーバーモールドまたは蓋を配置し、次にダイシング（シンギュレーション）および検査を経て完成される。
例１−ダイから基板へのパッケージ内伝熱用の１以上のリード線の使用、または、伝熱構造が図に示されている。図示されているように、本開示に係る単一リード線またはリボンリード線が、スタックドダイからの伝熱のために使用することができる。
特に、本発明は、第１のダイと第２のダイとを備え、各ダイが複数の接続パッドをそれぞれ有し、また、第１のダイから第２のダイへ延出するリボンリード線を備え、リボンリード線は、コア径を有する複数の金属コアと、金属コアを被覆する誘電体厚を有する誘電体層とを有し、誘電体の少なくとも一部が金属コアの長さ方向に沿って複数の隣接する金属コアの間で溶着され、外側金属層が接地接続されているマルチダイ配線システムを対象とする。
さらに本発明は、複数の接続パッドを有する第１のダイと、複数の接続パッドを有する第パッケージ基板と、パッケージ基板から第１のダイへ延出するリボンリード線とを備え、リボンリード線は、コア径を有する複数の金属コアと、金属コアを被覆する誘電体厚を有する誘電体層とを備え、誘電体の少なくとも一部が金属コアの長さ方向に沿って複数の隣接する金属コアの間で溶着され、外側金属層が溶着された誘電体を部分的に覆い、金属層が接地接続されているトラフライン配線システムに関する。
さらに本発明は、第１のダイと第２のダイとを備え、各ダイは複数の接続パッドをそれぞれ有し、さらに、第１のダイから第２のダイへ延出するリボンリード線を備え、リボンリード線は、コア径を有する複数の金属コアと、金属コアを被覆する誘電体厚を有する誘電体層とを備え、誘電体の少なくとも一部が金属コアの長さ方向に沿って複数の隣接する金属コアの間で溶着され、外側金属層が溶着された誘電体を部分的に覆い、金属層が接地接続されているトラフライン配線システムに関する。
さらに、本発明は以下に関する：ダイパッケージからダイパッケージ、スタックドダイパッケージ、ＢＧＡパッケージ、リードフレームパッケージ、共通のパッケージ内のダイからダイへの接続、パッケージ型ダイから基板の配線、扇型に狭まる大ピッチから小ピッチへの配線、扇型に狭まる大型ダイから小型ダイへの配線、大ピッチから小ピッチへの部分的トラフライン、および、ダイからアンテナ放射構造への配線。
さらに、本発明は、第１のダイと第２のダイとを備え、各ダイが複数の接続パッドをそれぞれ有し、さらに、第１のダイから第２のダイへ延出するリード線とを備え、リード線は、コア径を有する複数の金属コアと、金属コアを被覆する誘電体厚を有する誘電体層とを備え、誘電体の少なくとも一部が金属コアの長さ方向に沿って複数の隣接する金属コアの間で溶着され、外側金属層は、接地接続され、伝熱を促進するために周囲条件に曝されるマルチダイ配線システムに関する。
さらに、本発明は、ダイパッケージからダイパッケージ、スタックドダイパッケージ、ＢＧＡパッケージ、リードフレームパッケージ、共通のパッケージ内のダイからダイへの配線、パッケージ型ダイから基板への接続、ヒートシンクまたはスラグ接続、直接またはヒートシンクでの流体冷却、および、リボンリード線に関する。
さらに、本発明は、複数の接続パッドを有するダイと、第１のダイからヒートシンクへ延出するリード線とを備え、リード線は、コア径を有する複数の金属コアと、金属コアを被覆する誘電体厚を有する誘電体層とを備え、誘電体の少なくとも一部が金属コアの長さ方向に沿って複数の隣接する金属コアの間で溶着され、外側金属層は、接地接続されているパッケージ型ダイの伝熱システムを対象とする。
最後に、本発明は、スタックドダイと、基板の形式のヒートシンクと、接着層と、伝熱性ペーストと、金属スラグと、パッケージ内伝熱のための素子と、リボンリード線とを対象とする。

Claims (19)

  1. 複数の接続パッド（３）を有する第１のダイ（１）と、
    前記第１のダイ（１）から延出するリボンリード線（１０，２０）とを備え、前記リボンリード線（２０，３０）は、コア径を持つ複数の金属コア（１２）と、前記金属コアを被覆する誘電体厚を持つ誘電体層（１５）とを有し、前記誘電体層の少なくとも一部が複数の前記金属コアの長さ方向に沿って隣接する別の前記金属コアとの間で溶着され、さらに、接地接続される外側金属層を有する配線システム。
  2. 前記配線システムは、第１のダイ（１）と第２のダイ（２）とを備えたマルチダイ配線システムであり、前記第１のダイおよび前記第２のダイ（１，２）は、それぞれ複数の接続パッド（３）を有し、前記リボンリード線は、前記第１のダイ（１）から前記第２のダイ（２）に延出することを特徴とする請求項１に記載の配線システム。
  3. 前記配線システムは、第１のダイと第２のダイとを備えたトラフライン配線システムであり、前記第１のダイおよび前記第２のダイは、それぞれ複数の接続パッドを有し、前記リボンリード線は、前記第１のダイから前記第２のダイに延出することを特徴とする請求項１に記載の配線システム。
  4. 前記配線システムは、複数の接続パッドを有するパッケージ基板を備えたトラフライン配線システムであり、前記リボンリード線は、前記パッケージ基板から前記第１のダイに延出することを特徴とする請求項１に記載の配線システム。
  5. 前記外側金属層は、溶着された前記誘電体層を部分的にのみ被覆することを特徴とする請求項１から４のいずれか一項に記載の配線システム。
  6. 前記誘電体層は、前記リード線の長さ方向に沿って完全に溶着されるか、または、部分的にのみ溶着されることを特徴とする請求項１から５のいずれか一項に記載の配線システム。
  7. 前記第２のダイは、前記第１のダイよりも小型であり、小型の前記第２のダイ付近のリード線の限定された長さ分のみに誘電体が溶着されていることを特徴とする請求項２または３に記載の配線システム。
  8. 第１のダイと第２のダイとを有する少なくとも１つのスタックドダイを備え、前記リボンリード線は、前記第１のダイから前記第２のダイに延出、または、前記第１のダイから前記スタックドダイの一部ではない別のダイおよび／またはダイ基板に延出することを特徴とする請求項１から７のいずれか一項に記載の配線システム。
  9. 第１のダイパッケージと第２のダイパッケージとを有し、
    前記リボンリード線は、前記第１のダイパッケージから前記第２のダイパッケージに延出することを特徴とする請求項１から８のいずれか一項に記載の配線システム。
  10. アンテナまたはアンテナシステムのような少なくとも１つのアクティブ素子またはパッシブ素子を有し、
    リボンリード線は、前記第１のダイから前記アクティブ素子および／または前記パッシブ素子に延出することを特徴とする請求項１から９のいずれか一項に記載の配線システム。
  11. 大型ダイから小型ダイへの配線構造の形式であり、１以上のリード線がそれらの少なくとも長さ方向の一部にわたりリボンリード線を形成している請求項１から１０のいずれか一項に記載の配線システム。
  12. 第１のコアを被覆する前記誘電体層は、第１の厚さを有し、
    第２のコアを被覆する前記誘電体層は、前記第１の厚さとは異なる第２の厚さを有することを特徴とする請求項１から１１のいずれか一項に記載の配線システム。
  13. 前記外側金属層は、伝熱を促進するために周囲条件に曝されることを特徴とする請求項１から１２のいずれか一項に記載の配線システム。
  14. 前記リード線は、空気または液体の移動、高伝熱性金属、熱ペーストまたは伝熱性接着材、および／または圧電クーラーのような能動冷却手段を含むアクティブおよび／またはパッシブヒートシンクによって対流式または接触により冷却されることを特徴とする請求項１から１３のいずれか一項に記載の配線システム。
  15. 前記リード線は、前記第１のダイからヒートシンクに延出することを特徴とする請求項１から１４のいずれか一項に記載の配線システム。
  16. 請求項１から１５のいずれか一項に記載の配線システムを有するＢＧＡパッケージ。
  17. 請求項１から１５のいずれか一項に記載の配線システムを有するリードフレームパッケージ。
  18. 請求項１から１５のいずれか一項に記載の配線システムを備え、前記リード線が前記第１のダイからヒートシンクに延出するパッケージダイの伝熱システム。
  19. 前記ヒートシンクは、基板、接着層、熱導電ペーストおよび／または金属スラグであることを特徴とする請求項１８に記載の伝熱システム。
JP2016522336A 2013-07-03 2014-07-02 全体的または部分的に溶着された誘電体リード線を有するダイパッケージング Pending JP2016524336A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201361842954P 2013-07-03 2013-07-03
US201361842948P 2013-07-03 2013-07-03
US201361842949P 2013-07-03 2013-07-03
US61/842,954 2013-07-03
US61/842,948 2013-07-03
US61/842,949 2013-07-03
PCT/EP2014/001823 WO2015000594A1 (en) 2013-07-03 2014-07-02 An interconnect system comprising an interconnect having a plurality of metal cores at least partially surrounded by a dielectric layer

Publications (1)

Publication Number Publication Date
JP2016524336A true JP2016524336A (ja) 2016-08-12

Family

ID=51167848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016522336A Pending JP2016524336A (ja) 2013-07-03 2014-07-02 全体的または部分的に溶着された誘電体リード線を有するダイパッケージング

Country Status (9)

Country Link
US (1) US9812420B2 (ja)
EP (1) EP3017472A1 (ja)
JP (1) JP2016524336A (ja)
KR (1) KR20160029037A (ja)
CN (1) CN105359267B (ja)
CA (1) CA2915407C (ja)
HK (1) HK1218991A1 (ja)
TW (1) TWM506373U (ja)
WO (1) WO2015000594A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541190B2 (en) * 2015-11-30 2020-01-21 Intel Corporation Stacked die package with through-mold thermally conductive structures between a bottom die and a thermally conductive material
EP3297093B1 (de) * 2016-09-16 2019-01-02 Rosenberger Hochfrequenztechnik GmbH & Co. KG Steckverbinder zum verbinden einer optischen faser und eines elektrischen leiters
US20190206827A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Semiconductor package with externally accessible wirebonds
US11812545B2 (en) 2020-01-08 2023-11-07 Delta Electronics (Shanghai) Co., Ltd Power supply system and electronic device
CN113098234B (zh) 2020-01-08 2022-11-01 台达电子企业管理（上海）有限公司 供电***
CN111900144B (zh) * 2020-08-12 2021-11-12 深圳安捷丽新技术有限公司 高速互连的接地参考形状

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888304A (ja) * 1994-09-09 1996-04-02 Internatl Business Mach Corp <Ibm> 動作温度を一定に維持するための能動的手段を有する電子パッケージ
JPH08186200A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
JP2007504749A (ja) * 2003-09-03 2007-03-01 レイセオン・カンパニー フレキシブルなコンフォーマルアンテナのための埋込み式ｒｆ垂直相互接続
JP2008109131A (ja) * 2006-10-25 2008-05-08 Gm Global Technology Operations Inc 内蔵式冷却システムを有する電力モジュール
JP2008167036A (ja) * 2006-12-27 2008-07-17 Toshiba Corp アンテナ装置及び無線通信装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020006526A1 (en) * 1999-10-11 2002-01-17 Polese Frank J. Aluminum silicon carbide and copper clad material and manufacturing process
US20050156322A1 (en) * 2001-08-31 2005-07-21 Smith Lee J. Thin semiconductor package including stacked dies
US6608390B2 (en) 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
US7671449B2 (en) 2005-05-04 2010-03-02 Sun Microsystems, Inc. Structures and methods for an application of a flexible bridge
US7969022B1 (en) * 2007-03-21 2011-06-28 Marvell International Ltd. Die-to-die wire-bonding
KR100874925B1 (ko) * 2007-06-04 2008-12-19 삼성전자주식회사 반도체 패키지, 그 제조 방법, 이를 포함하는 카드 및 이를포함하는 시스템
US8581113B2 (en) * 2007-12-19 2013-11-12 Bridgewave Communications, Inc. Low cost high frequency device package and methods
US7884444B2 (en) 2008-07-22 2011-02-08 Infineon Technologies Ag Semiconductor device including a transformer on chip
US20100258952A1 (en) * 2009-04-08 2010-10-14 Interconnect Portfolio Llc Interconnection of IC Chips by Flex Circuit Superstructure
US8377749B1 (en) 2009-09-15 2013-02-19 Applied Micro Circuits Corporation Integrated circuit transmission line
TWI484616B (zh) * 2011-10-06 2015-05-11 Adl Engineering Inc 具電磁干擾屏蔽之封裝模組
CN105359268B (zh) * 2013-07-03 2018-07-17 罗森伯格高频技术有限及两合公司 高带宽互连所用的隔热结构
US9554463B2 (en) * 2014-03-07 2017-01-24 Rogers Corporation Circuit materials, circuit laminates, and articles formed therefrom

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888304A (ja) * 1994-09-09 1996-04-02 Internatl Business Mach Corp <Ibm> 動作温度を一定に維持するための能動的手段を有する電子パッケージ
JPH08186200A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007504749A (ja) * 2003-09-03 2007-03-01 レイセオン・カンパニー フレキシブルなコンフォーマルアンテナのための埋込み式ｒｆ垂直相互接続
JP2008109131A (ja) * 2006-10-25 2008-05-08 Gm Global Technology Operations Inc 内蔵式冷却システムを有する電力モジュール
JP2008167036A (ja) * 2006-12-27 2008-07-17 Toshiba Corp アンテナ装置及び無線通信装置

Also Published As

Publication number Publication date
CA2915407A1 (en) 2015-01-08
WO2015000594A1 (en) 2015-01-08
US20160379952A1 (en) 2016-12-29
US9812420B2 (en) 2017-11-07
KR20160029037A (ko) 2016-03-14
EP3017472A1 (en) 2016-05-11
TWM506373U (zh) 2015-08-01
CN105359267B (zh) 2018-06-05
CA2915407C (en) 2020-09-29
HK1218991A1 (zh) 2017-03-17
CN105359267A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
JP6556707B2 (ja) 高帯域幅配線用の熱絶縁構造
JP2016524336A (ja) 全体的または部分的に溶着された誘電体リード線を有するダイパッケージング
JP6285021B2 (ja) 低電磁干渉配線を有するダイパッケージ
JP6450378B2 (ja) 選択的に修正された電気的特性を持つリード線を有する電子機器
JP6457505B2 (ja) 誘電体および金属で被覆されたワイヤを有する基板レスダイパッケージおよびその製造方法
CA2915404C (en) Coated bond wires for die packages and methods of manufacturing said coated bond wires
JP6395822B2 (ja) 混合インピーダンスボンドワイヤ接合およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190910