JP2016515265A - 外部からプログラム可能なメモリ管理ユニット - Google Patents
外部からプログラム可能なメモリ管理ユニット Download PDFInfo
- Publication number
- JP2016515265A JP2016515265A JP2016501279A JP2016501279A JP2016515265A JP 2016515265 A JP2016515265 A JP 2016515265A JP 2016501279 A JP2016501279 A JP 2016501279A JP 2016501279 A JP2016501279 A JP 2016501279A JP 2016515265 A JP2016515265 A JP 2016515265A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- address
- instruction
- registers
- readable medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1008—Correctness of operation, e.g. memory ordering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1048—Scalability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/657—Virtual address space management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Stored Programmes (AREA)
Abstract
Description
本出願は、2013年3月14日出願の共有される米国非仮特許出願第13/828,718号からの優先権を主張し、2013年3月14日出願の同時係属の米国非仮特許出願第13/829,023号に関係する。これらの出願の各々の内容はその全体が参照により援用される。
110 1次プロセッサ
120 インターフェース
121 テーブル1のアドレス
122 テーブル2のアドレス
130 2次プロセッサ
131 メモリ管理ユニット
132 レジスタ
133 LOAD_STREAMID命令
134 テーブル
135 オーバーライド
200 方法
300 方法
400 電子デバイス
410 1次プロセッサ
422 システムオンチップデバイス
426 ディスプレイコントローラ
428 ディスプレイ
430 入力デバイス
432 メモリ
434 CODEC
436 スピーカー
438 マイクロフォン
440 ワイヤレスコントローラ
442 アンテナ
444 電源
456 命令
457 1次ハイパーバイザ
458 2次ハイパーバイザ
459 ゲストオペレーティングシステム
474 2次プロセッサ
480 SMMUインターフェース
Claims (35)
- 第1のプロセッサへのインターフェースと、
メモリ管理ユニットを含む第2のプロセッサと、
1つまたは複数の設定値を格納するメモリデバイスと、
を備え、
前記第1のプロセッサは、前記1つまたは複数の設定値を前記メモリデバイスにプログラムするために前記インターフェースを使用するように構成され、
前記第2のプロセッサは、アドレス変換を遂行するために前記1つまたは複数の設定値を使用するように構成される、
装置。 - 前記第2のプロセッサは、前記第2のプロセッサで実行されるロード操作、前記第2のプロセッサで実行されるストア操作、またはそれらの任意の組合せの間にアドレス変換を遂行するように構成される、請求項1に記載の装置。
- 前記第2のプロセッサは、前記第2のプロセッサで実行されるフェッチ操作の間にアドレス変換を遂行するように構成される、請求項1に記載の装置。
- 前記第2のプロセッサは、前記メモリデバイスから前記1つまたは複数の設定値を検索し、前記メモリ管理ユニットに前記1つまたは複数の設定値を格納するように構成される、請求項3に記載の装置。
- アドレス変換を遂行することは、仮想アドレスを中間物理アドレスに変換すること、中間物理アドレスを物理アドレスに変換すること、またはそれらの任意の組合せを備える、請求項1に記載の装置。
- 前記インターフェースはシステムメモリ管理ユニット(SMMU)インターフェースと互換性がある、請求項1に記載の装置。
- 前記第1のプロセッサおよび前記第2のプロセッサは同じプロセッサである、請求項1に記載の装置。
- 前記第1のプロセッサは第1の命令セットアーキテクチャと関連付けられ、前記第2のプロセッサは前記第1の命令セットアーキテクチャと異なる第2の命令セットアーキテクチャと関連付けられる、請求項1に記載の装置。
- 前記第1のプロセッサは第1のハイパーバイザと関連付けられ、前記第2のプロセッサは第2のハイパーバイザと関連付けられる、請求項1に記載の装置。
- 前記第1のプロセッサは中央処理ユニット(CPU)であり、前記第2のプロセッサはデジタルシグナルプロセッサ(DSP)である、請求項1に記載の装置。
- メモリ管理ユニットの記憶デバイスから1つまたは複数の設定値を読み込むことと、
プロセッサの1つまたは複数のレジスタへ前記1つまたは複数の設定値をロードすることであって、前記1つまたは複数のレジスタは前記プロセッサによりアドレス変換を遂行するために使用可能であることと
を備える操作を遂行するために前記プロセッサにより実行可能な命令を格納する、非一時的なコンピュータ可読媒体。 - 前記1つまたは複数のレジスタは命令により排他的に書き込み可能である、請求項11に記載の非一時的なコンピュータ可読媒体。
- 前記記憶デバイスは、前記命令のオペランドに基づいてインデックスを付けられたテーブルを格納する、請求項11に記載の非一時的なコンピュータ可読媒体。
- 前記テーブルは、少なくとも1つの設定ブロックへの少なくとも1つのポインタを含む、請求項13に記載の非一時的なコンピュータ可読媒体。
- 前記少なくとも1つの設定ブロックは少なくとも1つのアドレス変換テーブルの少なくとも1つのアドレスを含み、前記少なくとも1つのアドレス変換テーブルは、少なくとも1つの仮想アドレスから中間物理アドレスへの変換、少なくとも1つの中間物理アドレスから物理アドレスへの変換、またはそれらの任意の組合せを含む、請求項14に記載の非一時的なコンピュータ可読媒体。
- 前記操作は、特定の設定値が前記1つまたは複数のレジスタに前もってロードされたと決定することに応じて、前記1つまたは複数のレジスタに前記特定の設定値をロードしないことをさらに備える、請求項11に記載の非一時的なコンピュータ可読媒体。
- 前記操作は、前記命令のオペランドに基づいて、前記記憶デバイスに格納され前記命令の前記オペランドに基づいてインデックスを付けられたテーブルに基づいて、またはそれらの任意の組合せで、前記特定の設定値が前記1つまたは複数のレジスタに前もってロードされたと決定することをさらに備える、請求項16に記載の非一時的なコンピュータ可読媒体。
- 前記操作は、前記命令が特定のオペランドを含むと決定することに応じて、前記1つまたは複数のレジスタにロードされた設定値をオーバーライドすることをさらに備える、請求項11に記載の非一時的なコンピュータ可読媒体。
- 前記オーバーライドされる設定値は、ベースアドレスレジスタにロードされ仮想アドレスから中間物理アドレスへの変換を遂行するために使用可能なベースアドレスを備える、請求項18に記載の非一時的なコンピュータ可読媒体。
- メモリから1つまたは複数の設定値を読み込むことと、
前記1つまたは複数の設定値をプロセッサの1つまたは複数のレジスタへロードすることと
を備える操作を遂行するために前記プロセッサにより実行可能な命令を格納し、
前記1つまたは複数のレジスタは前記命令により排他的に書き込み可能であり、
前記1つまたは複数の設定値はアドレス変換を遂行するために前記プロセッサにより使用可能である、
非一時的なコンピュータ可読媒体。 - 前記メモリは外部からプログラム可能なメモリを備える、請求項20に記載の非一時的なコンピュータ可読媒体。
- 前記外部からプログラム可能なメモリは第2のプロセッサによりプログラムされる、請求項21に記載の非一時的なコンピュータ可読媒体。
- 前記1つまたは複数の設定値は少なくとも1つのアドレス変換テーブルの少なくとも1つのアドレスを含み、前記少なくとも1つのアドレス変換テーブルは、少なくとも1つの仮想アドレスから中間物理アドレスへの変換、少なくとも1つの中間物理アドレスから物理アドレスへの変換、またはそれらの任意の組合せを含む、請求項20に記載の非一時的なコンピュータ可読媒体。
- 前記操作は、前記命令のオペランドに基づいて、前記命令の前記オペランドに基づいてインデックスを付けられたテーブルに格納されたデータに基づいて、またはそれらの任意の組合せで、前記1つまたは複数の設定値を識別することをさらに備える、請求項20に記載の非一時的なコンピュータ可読媒体。
- 前記メモリはメモリ管理ユニットの記憶デバイスを備える、請求項20に記載の非一時的なコンピュータ可読媒体。
- プロセッサにより、前記プロセッサのメモリ管理ユニットと関連付けられた記憶デバイスから1つまたは複数の設定値を読み込むステップと、
前記1つまたは複数の設定値を前記プロセッサの1つまたは複数のレジスタへロードするステップであって、前記1つまたは複数のレジスタはアドレス変換を遂行するために前記プロセッサにより使用可能である、ステップと、
を備える方法。 - 単一の命令の実行の間に前記読み込むステップおよび前記ロードするステップを遂行するステップをさらに備える、請求項26に記載の方法。
- 前記レジスタは前記命令により排他的に書き込み可能である、請求項27に記載の方法。
- 前記1つまたは複数の設定値を読み込むステップは、前記命令のオペランドに基づいて前記メモリ管理ユニットに格納されたテーブルを探索するステップを備える、請求項27に記載の方法。
- 前記命令が特定のオペランドを含むと決定するステップに応じて、前記1つまたは複数のレジスタにロードされた設定値をオーバーライドするステップをさらに備える、請求項27に記載の方法。
- 前記1つまたは複数の設定値は少なくとも1つのアドレス変換テーブルの少なくとも1つのアドレスを含み、前記少なくとも1つのアドレス変換テーブルは少なくとも1つの仮想アドレスから中間物理アドレスへの変換、少なくとも1つの中間物理アドレスから物理アドレスへの変換、またはそれらの任意の組合せを含む、請求項26に記載の方法。
- 特定の設定値が前記1つまたは複数のレジスタに前もってロードされたと決定するステップに応じて、前記1つまたは複数のレジスタに前記特定の設定値をロードしないステップをさらに備える、請求項26に記載の方法。
- 処理するための第1の手段と、
前記処理するための第1の手段にインターフェースするための手段と、
メモリ管理ユニットを含む、処理するための第2の手段と、
1つまたは複数の設定値を格納するための手段と
を備え、
前記処理するための第1の手段は、前記格納するための手段に前記1つまたは複数の設定値をプログラムするために、前記インターフェースするための手段を使用するように構成され、
前記処理するための第2の手段は、アドレス変換を遂行するために前記1つまたは複数の設定値を使用するように構成される、
装置。 - 前記インターフェースするための手段は、システムメモリ管理ユニット(SMMU)インターフェースと互換性がある、請求項33に記載の装置。
- 前記処理するための第1の手段は第1の命令セットアーキテクチャと関連付けられ、前記処理するための第2の手段は前記第1の命令セットアーキテクチャと異なる第2の命令セットアーキテクチャと関連付けられる、請求項33に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/828,718 US10114756B2 (en) | 2013-03-14 | 2013-03-14 | Externally programmable memory management unit |
US13/828,718 | 2013-03-14 | ||
PCT/US2014/023552 WO2014159418A1 (en) | 2013-03-14 | 2014-03-11 | Externally programmable memory management unit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016515265A true JP2016515265A (ja) | 2016-05-26 |
JP2016515265A5 JP2016515265A5 (ja) | 2018-02-01 |
JP6345231B2 JP6345231B2 (ja) | 2018-06-20 |
Family
ID=50933473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016501279A Expired - Fee Related JP6345231B2 (ja) | 2013-03-14 | 2014-03-11 | 外部からプログラム可能なメモリ管理ユニット |
Country Status (6)
Country | Link |
---|---|
US (1) | US10114756B2 (ja) |
EP (1) | EP2972898B1 (ja) |
JP (1) | JP6345231B2 (ja) |
KR (1) | KR20150130382A (ja) |
CN (1) | CN105144122B (ja) |
WO (1) | WO2014159418A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10437591B2 (en) | 2013-02-26 | 2019-10-08 | Qualcomm Incorporated | Executing an operating system on processors having different instruction set architectures |
US9396012B2 (en) | 2013-03-14 | 2016-07-19 | Qualcomm Incorporated | Systems and methods of using a hypervisor with guest operating systems and virtual processors |
US9606818B2 (en) | 2013-03-14 | 2017-03-28 | Qualcomm Incorporated | Systems and methods of executing multiple hypervisors using multiple sets of processors |
US9412432B2 (en) * | 2013-03-15 | 2016-08-09 | Ps4 Luxco S.A.R.L. | Semiconductor storage device and system provided with same |
GB2536201B (en) | 2015-03-02 | 2021-08-18 | Advanced Risc Mach Ltd | Handling address translation requests |
GB2536880B (en) * | 2015-03-24 | 2021-07-28 | Advanced Risc Mach Ltd | Memory management |
US10474461B2 (en) * | 2016-09-22 | 2019-11-12 | Qualcomm Incorporated | Instruction-based synchronization of operations including at least one SIMD scatter operation |
US10514943B2 (en) | 2016-11-17 | 2019-12-24 | Qualcomm Incorporated | Method and apparatus for establishing system-on-chip (SOC) security through memory management unit (MMU) virtualization |
US10736154B2 (en) | 2017-06-13 | 2020-08-04 | Rumfert, Llc | Wireless real-time data-link sensor method and system for small UAVs |
CN110459256A (zh) * | 2018-05-08 | 2019-11-15 | 美光科技公司 | 动态p2l异步功率损耗降低 |
US11867529B2 (en) | 2018-06-01 | 2024-01-09 | Rumfert, Llc | Altitude initialization and monitoring system and method for remote identification systems (remote Id) monitoring and tracking unmanned aircraft systems (UAS) in the national airspace system (NAS) |
CN112015474B (zh) * | 2020-08-28 | 2024-01-26 | 格兰菲智能科技有限公司 | 电子装置及其命令数量减少方法 |
US11416960B2 (en) * | 2020-11-06 | 2022-08-16 | Samsung Electronics Co., Ltd. | Shader accessible configurable binning subsystem |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001037088A2 (en) * | 1999-11-19 | 2001-05-25 | Realchip, Inc. | Programmable multi-tasking memory management system |
US6286092B1 (en) * | 1999-05-12 | 2001-09-04 | Ati International Srl | Paged based memory address translation table update method and apparatus |
JP2005500592A (ja) * | 2001-04-24 | 2005-01-06 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 共有メモリを用いて仮想メモリを実現するマルチプロセッサシステムならびにページ化メモリの整合性を管理するためのページ差し替え方法 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6516373B1 (en) | 1999-06-18 | 2003-02-04 | Samsung Electronics Co., Ltd. | Common motherboard interface for processor modules of multiple architectures |
US6981132B2 (en) * | 2000-08-09 | 2005-12-27 | Advanced Micro Devices, Inc. | Uniform register addressing using prefix byte |
US6904483B2 (en) | 2001-03-20 | 2005-06-07 | Wind River Systems, Inc. | System and method for priority inheritance |
GB2378277B (en) | 2001-07-31 | 2003-06-25 | Sun Microsystems Inc | Multiple address translations |
JP2003099272A (ja) | 2001-09-20 | 2003-04-04 | Ricoh Co Ltd | タスク切替システムと方法およびdspとモデム |
US7620678B1 (en) | 2002-06-12 | 2009-11-17 | Nvidia Corporation | Method and system for reducing the time-to-market concerns for embedded system design |
US6981072B2 (en) | 2003-06-05 | 2005-12-27 | International Business Machines Corporation | Memory management in multiprocessor system |
US7134007B2 (en) | 2003-06-30 | 2006-11-07 | Intel Corporation | Method for sharing firmware across heterogeneous processor architectures |
US7424709B2 (en) | 2003-09-15 | 2008-09-09 | Intel Corporation | Use of multiple virtual machine monitors to handle privileged events |
US20050251806A1 (en) | 2004-05-10 | 2005-11-10 | Auslander Marc A | Enhancement of real-time operating system functionality using a hypervisor |
US7917740B1 (en) | 2004-05-11 | 2011-03-29 | Advanced Micro Devices, Inc. | Virtualization assist for legacy x86 floating point exception handling |
US8271976B2 (en) | 2004-06-30 | 2012-09-18 | Microsoft Corporation | Systems and methods for initializing multiple virtual processors within a single virtual machine |
US7299337B2 (en) | 2005-05-12 | 2007-11-20 | Traut Eric P | Enhanced shadow page table algorithms |
US7739476B2 (en) | 2005-11-04 | 2010-06-15 | Apple Inc. | R and C bit update handling |
US7945913B2 (en) | 2006-01-19 | 2011-05-17 | International Business Machines Corporation | Method, system and computer program product for optimizing allocation of resources on partitions of a data processing system |
US20070283336A1 (en) | 2006-06-01 | 2007-12-06 | Michael Karl Gschwind | System and method for just-in-time compilation in a heterogeneous processing environment |
US8700883B1 (en) * | 2006-10-24 | 2014-04-15 | Nvidia Corporation | Memory access techniques providing for override of a page table |
US8082551B2 (en) | 2006-10-30 | 2011-12-20 | Hewlett-Packard Development Company, L.P. | System and method for sharing a trusted platform module |
US7681012B2 (en) * | 2007-01-30 | 2010-03-16 | Texas Instruments Incorporated | Method, system and device for handling a memory management fault in a multiple processor device |
US7685409B2 (en) | 2007-02-21 | 2010-03-23 | Qualcomm Incorporated | On-demand multi-thread multimedia processor |
US8789063B2 (en) | 2007-03-30 | 2014-07-22 | Microsoft Corporation | Master and subordinate operating system kernels for heterogeneous multiprocessor systems |
US8250254B2 (en) | 2007-07-31 | 2012-08-21 | Intel Corporation | Offloading input/output (I/O) virtualization operations to a processor |
US8245236B2 (en) | 2008-02-27 | 2012-08-14 | International Business Machines Corporation | Lock based moving of threads in a shared processor partitioning environment |
US20090282198A1 (en) | 2008-05-08 | 2009-11-12 | Texas Instruments Incorporated | Systems and methods for optimizing buffer sharing between cache-incoherent cores |
US8166254B2 (en) | 2008-06-06 | 2012-04-24 | International Business Machines Corporation | Hypervisor page fault processing in a shared memory partition data processing system |
US8516260B2 (en) * | 2008-10-27 | 2013-08-20 | Advanced Micro Devices, Inc. | Method, apparatus, and device for providing security among a calling function and a target function |
US8301863B2 (en) | 2008-11-17 | 2012-10-30 | International Business Machines Corporation | Recursive logical partition real memory map |
US8291414B2 (en) | 2008-12-11 | 2012-10-16 | International Business Machines Corporation | Shared resource service provisioning using a virtual machine manager |
US20100242014A1 (en) | 2009-03-17 | 2010-09-23 | Xiaohan Zhu | Symmetric multi-processor operating system for asymmetric multi-processor architecture |
US9152200B2 (en) | 2009-06-23 | 2015-10-06 | Hewlett-Packard Development Company, L.P. | Resource and power management using nested heterogeneous hypervisors |
US8479196B2 (en) | 2009-09-22 | 2013-07-02 | International Business Machines Corporation | Nested virtualization performance in a computer system |
US8443376B2 (en) | 2010-06-01 | 2013-05-14 | Microsoft Corporation | Hypervisor scheduler |
US20110320766A1 (en) | 2010-06-29 | 2011-12-29 | Youfeng Wu | Apparatus, method, and system for improving power, performance efficiency by coupling a first core type with a second core type |
US20120072638A1 (en) | 2010-09-16 | 2012-03-22 | Unisys Corp. | Single step processing of memory mapped accesses in a hypervisor |
US8307169B2 (en) | 2011-03-10 | 2012-11-06 | Safenet, Inc. | Protecting guest virtual machine memory |
JP5648544B2 (ja) | 2011-03-15 | 2015-01-07 | 富士通株式会社 | スケジューリングプログラム、および情報処理装置 |
US8984330B2 (en) * | 2011-03-28 | 2015-03-17 | Siemens Corporation | Fault-tolerant replication architecture |
US9043562B2 (en) | 2011-04-20 | 2015-05-26 | Microsoft Technology Licensing, Llc | Virtual machine trigger |
US8677360B2 (en) | 2011-05-12 | 2014-03-18 | Microsoft Corporation | Thread-related actions based on historical thread behaviors |
US20130013889A1 (en) * | 2011-07-06 | 2013-01-10 | Jaikumar Devaraj | Memory management unit using stream identifiers |
US9250969B2 (en) | 2011-08-30 | 2016-02-02 | At&T Intellectual Property I, L.P. | Tagging a copy of memory of a virtual machine with information for fetching of relevant portions of the memory |
US20140053272A1 (en) | 2012-08-20 | 2014-02-20 | Sandor Lukacs | Multilevel Introspection of Nested Virtual Machines |
US10437591B2 (en) * | 2013-02-26 | 2019-10-08 | Qualcomm Incorporated | Executing an operating system on processors having different instruction set architectures |
US9396012B2 (en) | 2013-03-14 | 2016-07-19 | Qualcomm Incorporated | Systems and methods of using a hypervisor with guest operating systems and virtual processors |
US9606818B2 (en) * | 2013-03-14 | 2017-03-28 | Qualcomm Incorporated | Systems and methods of executing multiple hypervisors using multiple sets of processors |
-
2013
- 2013-03-14 US US13/828,718 patent/US10114756B2/en active Active
-
2014
- 2014-03-11 CN CN201480013945.5A patent/CN105144122B/zh active Active
- 2014-03-11 EP EP14729747.7A patent/EP2972898B1/en active Active
- 2014-03-11 KR KR1020157027789A patent/KR20150130382A/ko not_active Application Discontinuation
- 2014-03-11 WO PCT/US2014/023552 patent/WO2014159418A1/en active Application Filing
- 2014-03-11 JP JP2016501279A patent/JP6345231B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6286092B1 (en) * | 1999-05-12 | 2001-09-04 | Ati International Srl | Paged based memory address translation table update method and apparatus |
WO2001037088A2 (en) * | 1999-11-19 | 2001-05-25 | Realchip, Inc. | Programmable multi-tasking memory management system |
JP2005500592A (ja) * | 2001-04-24 | 2005-01-06 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 共有メモリを用いて仮想メモリを実現するマルチプロセッサシステムならびにページ化メモリの整合性を管理するためのページ差し替え方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105144122A (zh) | 2015-12-09 |
WO2014159418A1 (en) | 2014-10-02 |
US20140281332A1 (en) | 2014-09-18 |
CN105144122B (zh) | 2018-10-26 |
EP2972898A1 (en) | 2016-01-20 |
US10114756B2 (en) | 2018-10-30 |
JP6345231B2 (ja) | 2018-06-20 |
KR20150130382A (ko) | 2015-11-23 |
EP2972898B1 (en) | 2017-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6345231B2 (ja) | 外部からプログラム可能なメモリ管理ユニット | |
JP6430970B2 (ja) | 異なる命令セットアーキテクチャを有するプロセッサ上におけるオペレーティングシステムの実行 | |
US9606818B2 (en) | Systems and methods of executing multiple hypervisors using multiple sets of processors | |
JP6124463B2 (ja) | 一方のアーキテクチャのコードモジュールが他方のアーキテクチャのライブラリモジュールを用いることを可能にするインターアーキテクチャ互換性モジュール | |
TWI574156B (zh) | 具有獨立的使用者和監管者域的記憶體保護鑰結構 | |
JP2021077408A (ja) | アルゴリズム整合、機能無効化、または性能制限による後方互換性 | |
US10565131B2 (en) | Main memory including hardware accelerator and method of operating the same | |
JP6293795B2 (ja) | スカラーレジスタデータ値に基づいたベクトルレジスタアドレス指定および関数 | |
TW201732547A (zh) | 用於載入索引及預取散佈運算的邏輯和指令 | |
US9208102B2 (en) | Overlap checking for a translation lookaside buffer (TLB) | |
US10713021B2 (en) | Geometric 64-bit capability pointer | |
CN112654965A (zh) | 动态模块的外部分页和交换 | |
JP2017219931A (ja) | 情報処理装置、情報処理方法、およびプログラム | |
US20200226067A1 (en) | Coherent multiprocessing enabled compute in storage and memory | |
US20150186140A1 (en) | Opcode trapping |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171214 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20171214 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6345231 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |