JP2016512656A - デバイス内インターコネクト構造体を形成する方法 - Google Patents

デバイス内インターコネクト構造体を形成する方法 Download PDF

Info

Publication number
JP2016512656A
JP2016512656A JP2016501881A JP2016501881A JP2016512656A JP 2016512656 A JP2016512656 A JP 2016512656A JP 2016501881 A JP2016501881 A JP 2016501881A JP 2016501881 A JP2016501881 A JP 2016501881A JP 2016512656 A JP2016512656 A JP 2016512656A
Authority
JP
Japan
Prior art keywords
substrate
layer
routing
vss
vcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016501881A
Other languages
English (en)
Other versions
JP6541270B2 (ja
Inventor
モロウ、パトリック
ネルソン、ドン
ウェブ、エム．、クレア
ジュン、キミン
ソン、イル−ソック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016512656A publication Critical patent/JP2016512656A/ja
Application granted granted Critical
Publication of JP6541270B2 publication Critical patent/JP6541270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

複数の小型電子インターコネクト内デバイス構造体を形成する複数の方法が、説明される。これらの方法および構造は、第１の基板においてデバイス層を形成する段階と、第２の基板において少なくとも１つのルーティング層を形成する段階と、その次に第１の基板を第２の基板に結合する段階とを含み得、第１の基板は、第２の基板にボンディングされる。

Description

小型電子パッケージング技術がより高いプロセッサ性能に向かって進歩すると、デバイス寸法は、継続して縮小する。デバイス内のインターコネクトルーティングは、特定のセルレイアウト設計の複数のビルディングブロックまたはセルを設計する場合に、限界要素になった。最終的なセルサイズに限界がある態様のうち１つは、インターコネクトルーティングの設計／配置における複数の限界によるものである。
本明細書は、特定の複数の実施形態を具体的に指摘し、明確に特許請求する特許請求の範囲をもって結論とするが、これらの実施形態の利点は、添付の図面と併せて読めば、以下の説明から容易に確認され得る。
様々な実施形態による複数の構造体の断面図を表す。 様々な実施形態による複数の構造体の断面図を表す。 様々な実施形態による複数の構造体の断面図を表す。 様々な実施形態による複数の構造体の断面図を表す。 様々な実施形態による複数の構造体の断面図を表す。 様々な実施形態による複数の構造体の断面図を表す。 複数の実施形態による複数の構造体の断面図を表す。 複数の実施形態による複数の構造体の断面図を表す。 複数の実施形態による構造体の断面図を表す。 複数の実施形態による構造体の断面図を表す。 複数の実施形態によるシステムの概略図を表す。
以下の詳細な説明において、例示により、複数の方法および複数の構造が実施され得る特定の複数の実施形態を示す添付の図面が参照される。これらの実施形態は、当業者が実施形態を実施することを可能にするべく、十分に詳細に説明される。異なってはいるが、様々な実施形態は、必ずしも相互に排他的ではないことを理解されたい。例えば、本明細書において一実施形態に関して説明される特定の特徴、構造体、または特性は、複数の実施形態の趣旨および範囲を逸脱することなく、他の複数の実施形態内に実装され得る。更に、開示される各実施形態内の個別の要素および配列は、複数の実施形態の趣旨および範囲を逸脱することなく変更され得ることを理解されたい。従って、以下の詳細な説明は、限定的意味に解釈されるべきではなく、複数の実施形態の範囲は、添付の特許請求の範囲のみにより規定され、特許請求の範囲が権利を与えられる均等物の完全な範囲と共に適切に解釈される。複数の図面において、同一の符号は、いくつかの図において、同一または類似の機能性を指し得る。
インターコネクト内デバイス構造体等、複数の小型電子構造体を形成し、使用する複数の方法および関連する複数の構造体が、説明される。これらの方法／構造体は、第１の基板においてデバイス層を形成する段階と、第２の基板において少なくとも１つのルーティング層を形成する段階と、その次に第１の基板を第２の基板と結合する段階とを備え、第１の基板は、第２の基板にボンディングされ得る。本明細書において開示される様々な実施形態の構造体は、複数の小型電子デバイスセルのレイアウトにおけるセルサイズの低減を可能にする。
図１Ａ〜１Ｄは、デバイス層の下に配置されたルーティング層等、複数のインターコネクト構造体を有するデバイス等の小型電子構造体を形成する複数の実施形態の断面図を例示する。一実施形態において、デバイス１００は、小型電子ダイおよび／または３Ｄモノリシックダイを備え得るが、例えば、第１の部分１０２および第２の部分１０６を備え得る。第１の部分１０２は、複数のルーティング層／インターコネクト構造体１０１を備え、一般に、複数の電力ルーティング構造体を備え得る。一実施形態において、第１の部分１０２は、複数の層のトランジスタ１０６を備えないことがある。一実施形態において、第１の部分１０２は、複数のコンデンサおよびインダクタを備え得る。第２の部分１０６は、トランジスタ、レジスタ、およびコンデンサ等、複数の回路素子を備え得る。第２の部分１０６は、層間誘電材料１１５、１１３、および例えば金属層１０９、１１１等、複数の金属層を備え得る。一実施形態において、第２の層１０６は、デバイス層を備え得る。一実施形態において、パッケージ基板は、デバイス１００に結合され得る。一実施形態においてヒートシンクが、デバイスに結合され得る。
デバイス１００の第１および第２の部分１０２、１０６は、中間部分１０４により互いに分離され得る。一実施形態において、中間部分１０４は、酸化物と酸化物、金属と金属、およびシリコンとシリコンのボンディング領域を備える領域等のボンディング層を備え得る。一実施形態において、中間部分１０４は、層転写され、互いにボンディングされた２つの層を備え得る。一実施形態において、第２の部分１０６は、再結晶部分を備え、アルファシリコン材料を含み得る。一実施形態において、第１の部分１０２は、単結晶シリコン材料または他の単結晶半導体材料を含み得る。一実施形態において、第１の部分１０２は、第２の部分１０６に配置されたルーティングラインよりも広い複数の長距離配線リソース用の少なくとも１つの信号ルーティングラインと、低いＲＣとを備え得る。一実施形態において、第２の部分１０６は、第１の部分１０２の高さよりも小さい高さを有し得る。
一実施形態において、複数のインターコネクト構造体１０１は、電力、接地、および信号インターコネクト構造体１０１のうち少なくとも１つを備え得る。一実施形態において、第２の部分１０６は、アルファシリコン材料を含み、第１の部分１０２は、非アルファシリコン材料を含み得る。一実施形態において、第２の部分１０６は、複数の回路素子を含み得る。一実施形態において、第１の部分１０２は、約３０ミクロン〜約７５０ミクロンの厚さ１１２を備え、第２の部分１０６は、約１〜約１０ミクロンの厚さ１１０を備え得る。一実施形態において、第２の部分は、トランジスタ、レジスタ、およびコンデンサ等の複数の回路素子を備え、第１の部分１０２は、第２の部分１０６の下に電力ルーティングを備える。一実施形態において、第１の部分１０２は、１つの層の金属のみを備える。一実施形態において、第１の部分１０２は、電源、接地、およびＩ／Ｏルーティングラインの１つを備える。一実施形態において、第２の部分１０６の複数のルーティングラインは、第１の部分１０２の複数のルーティングラインよりも細く、第１の部分１０２に配置された複数のルーティングラインの厚さは、電力供給を提供する。
一実施形態において、実質的に全ての電力および入力／出力（Ｉ／Ｏ）は、第２の部分１０６の上に配置された複数の導電性バンプインターコネクトを介して供給され得る。一実施形態において、Ｉ／Ｏバンプ１２４、Ｖｓｓバンプ１２２、およびＶｃｃバンプ１２６は、第２の部分１０６の上面に配置され得る（図１Ｂ）。一実施形態において、上面は、バンプ側面１２０を備え、これは、いくつかの場合においてＣ４バンプ側面を備え得る。一実施形態において、ＶｓｓおよびＶｃｃのうち１つは、第１の部分１０２に配置された複数のルーティング層に結合され得る。一実施形態において、ＶｓｓまたはＶｃｃのうち１つのみが、第２の部分１０６の下の第１の部分１０２に配置された複数のインターコネクト構造体／ルーティング層１０１に押し出され／導電的に結合され得るが、ＶｓｓまたはＶｃｃのうち他のものは、複数のルーティング層と結合されない。一実施形態において、ヒートシンク側面１２１は、バンプ側面１２０の反対側に配置され得る。
別の実施形態において、第２の部分１０６は、フロント部分１０６上の複数の導電性インターコネクト／バンプを介して供給される実質的に全ての電力およびＩ／Ｏを含み得る。Ｖｓｓ１２２およびＶｃｃ１２６の双方は、第１の部分１０２（図１Ｃ）に配置された複数の金属層／ルーティングインターコネクト構造体１２３、１２５に押し出され／結合され得る。一実施形態において、ｍｉｍキャップ（一実施形態において、２つの電気板およびその間の誘電材料を有する平行板コンデンサを備え得る）は、第１の部分１０２に配置され得る。また、複数のインダクタは、第１の部分１０２に含まれ得、第１の部分１０２は、複数のスパイラルインダクタ、複数の磁気材料を含む複数のインダクタ、ならびに一般に、デバイス層１０２の下に配置された複数の受動構造体を備え得る。別の実施形態において、Ｉ／ＯおよびＶｃｃは、パッケージ側面（図１Ｄ）を備え得る第２の部分１０６を介して供給され得る。Ｖｓｓ１２２は、第１の部分１０２に配置された複数のインターコネクト／ルーティング層１２３、１２５に押し出され／結合され得る。Ｖｓｓは、接地Ｖｓｓであってもよく、接地ヒートシンク１３０に接触する複数のバンプ／インターコネクト１２９により供給され得る。あるいは、ＶｓｓおよびＶｃｃは、相互に交換され、ヒートシンク１３０は、接地に代えて、Ｖｃｃ電位にあってもよい。
別の実施形態において、複数のＩ／Ｏ信号は、デバイス１００の１つの側の複数のバンプを介して供給され得、ＶｃｃおよびＶｓｓ電力は、デバイス１００の他の側の複数のバンプを介して供給され得る（図１Ｅ）。例えば、Ｉ／Ｏバンプ１２４は、第２の部分１０６の上に配置されてもよく、Ｖｃｃ１２６およびＶｓｓ１２２は、第１の部分１０２の上に配置されてもよい。電力は、第１の基板１０２の上の複数のバンプにより供給され得る。別の実施形態において、第１の部分１０２の上の複数のバンプは、Ｉ／Ｏ１２４、Ｖｓｓ１２２、およびＶｃｃ、１２６を供給し得る（図１Ｆ）。Ｉ／Ｏ、（第２の部分の側面を備え得る）ＶｓｓおよびＶｃｃの反対側には、信号は供給されず、この反対側は、ヒートシンクを備え得る。一実施形態において、Ｉ／Ｏは、導電性構造体１３３により第１の部分に結合され、第２の部分１０６は、ヒートシンク側面１２１を備え得る。
図２Ａ〜２Ｂは、デバイスの下に位置する複数のルーティングインターコネクト構造体を備えるデバイスを形成する方法を図示する。一実施形態において、第１の基板２０２は、例えばルーティングライン２０１等、複数の導電性インターコネクトライン２０１を備え得る。一実施形態において、第１の基板２０２は、第１のボンディング層２１４を備え得る。一実施形態において、第１の基板２０２は、複数のインターコネクト／ルーティング構造体２０１を形成する任意の適切な材料を備え得る。一実施形態において、第１の基板２０２は、絶縁体材料上のシリコン、非シリコン材料、単結晶シリコン材料、およびポリシリコン材料を含み得る。
第２の基板２４０は、デバイス層２０６、注入層、例えばドナー部分２１０を備え得る劈開層２０７、第２のボンディング層２１２を備え得る。一実施形態において、第２の基板２４０は、単結晶シリコン材料を備え得る。
デバイス層２０６は、例えばコンデンサ、トランジスタ、およびレジスタ等の複数の回路素子を備え得る。他の複数の実施形態において、デバイス層２０６は、複数の回路素子を備えないことがあるが、その後に複数の回路素子を内部に形成するべく用いられ得る材料を含み得る。第１のボンディング層２１４が第２のボンディング層２１２にボンディングされ得る、転写層処理２２０が用いられ得る。一実施形態において、第２のボンディング層２１２は、第１の基板２０２の第１のボンディング層２１４にボンディングされ得る任意のタイプの材料を含み得る。一実施形態において、ボンディング層２１２、２１４は、化学蒸着（ＣＶＤ）誘電材料、または熱成長酸化物もしくは窒化材料等の誘電材料を含み得る。一実施形態において、層転写処理２２０は、例えば、酸化物と酸化物との、もしくは金属と金属とのボンディング処理、またはシリコンとシリコンとのボンディング処理を含み、これらの処理は、第１の基板２０２をデバイス層２０６にボンディングするべく使用され得る。一実施形態において、ボンディングは、第１のボンディング層と第２のボンディング層との間の水素ボンディングを含み得る。
一実施形態において、第２のボンディング層２１２は、デバイス層２０６の上に直接に配置され、層転写処理の後に、デバイス層２０６は、第１のボンディング層２１４の上に直接に配置され得る。ドナー部分２１０は、劈開層２０７において劈開され、デバイス構造体２００の下にインターコネクトを形成し得、複数のインターコネクト／ルーティング層２０１は、第１の基板２０２に配置される（図２Ｂ）。一実施形態において、第１の基板２０２の複数のインターコネクト／ルーティング層２０１は、中間層／領域２０４によりデバイス層から分離され、複数のインターコネクト／ルーティング層２０１は、遠近に応じて、第２の基板２０６の複数のデバイス特徴の上方または下方に配置されるものとしてみなし得る。
一実施形態において、劈開層２０７は、水素またはヘリウムイオン注入層等のイオン注入層を備え、いくつかの場合に、デバイス層２０６から劈開／分離され得、ドナー部分２１０は、第２の基板２４０から除去され得る。また、ドナー部分２１０は、除去を容易にするべく、多孔質シリコンまたは他の機械的に弱い複数の界面層を用いて除去され得、および／またはエッチバック処理が使用され得る。転写されるデバイス層２０６を可能にする任意の適切な処理が、用いられ得る。一実施形態において、第１のボンディング層および第２のボンディング層２１２、２１４は、中間層２０４を備え得、中間層２０４は、いくつかの場合に約１０ｎｍ〜約２００ｎｍの厚さを有し得、デバイス層２０６と第１の基板２０２との間に配置された層／領域を備え、領域／層２０４は、層転写処理を使用して互いにボンディングされた２つの層を備える。
一実施形態において、複数の回路素子は、デバイス層２０６を第１の基板２００にボンディングし、ドナー部分２１０を除去した後に形成され得る。複数の回路要素は、例えば、トランジスタ構造体２０５等のプロセッサダイにおいて用いる論理回路、または特定の実施形態によるその他の好適なデバイス回路を備え得る。複数の金属化層２０９、２１１および絶縁材料２１３、２１５は、デバイス層２０６、ならびに複数の金属層／インターコネクトを複数の外部デバイスに結合し得る導電性接点／バンプに含まれ得る。一実施形態において、複数のバンプは、銅を含み得る。一実施形態において、複数の導電性インターコネクト２１９は、電気的に形成され、例えばトランジスタ２０５等の複数の回路素子を、第１の基板２０１のルーティングライン２０１に物理的に結合し得る。
図３は、デバイス構造体３６０の下のインターコネクトの別の実施形態を図示する。第１の部分３０２は、例えば図２Ｂと同様に、複数のルーティング層／インターコネクト構造体を備え得る。第１の部分３０２は、例えば、トランジスタ／デバイスの層等、他のタイプの回路素子を備えないことがある。第２の部分３０６は、初期的に無結晶シリコン材料３２１を含み得る。第２の部分３０６は、複数の開口３２７を備え得る複数の酸化物構造体３０４を備え得る。複数の開口３２７は、単結晶区域３２５が第１の部分３０２の材料の下の材料からシードされ、第２の部分３０６内にデバイス層３０６を形成する再結晶処理３２８を可能にし得る。
このように、第２の部分３０６は、所望の厚さに成長し、その次にトランジスタ、コンデンサ等の複数の回路素子を形成するべく用いられ、例えば図２Ｂのデバイス層２０６に相似し得る。実施形態において、酸化物層３０４は、デバイス構造体３６０の下のインターコネクトの第１の部分３０２と第２の部分３０６との間に中間層３０４を備え得る。一実施形態において、複数のシード３２５の複数の部分は、中間層３０４の一部を備え得る。
本明細書に含まれる複数のデバイス構造体の下のインターコネクトの複数の実施形態は、例えば様々なパッケージ構造体と結合され、ダイ等の小型電子デバイスと、複数のパッケージ構造体が結合され得る次のレベルのコンポーネント（例えば、回路基板）との間の電気通信を提供することが可能な任意の好適なタイプのパッケージ構造体を備え得る。別の実施形態において、本明細書における複数のパッケージ構造体は、ダイと、下部ＩＣパッケージに結合された上部集積回路（ＩＣ）パッケージとの間の電気通信を提供することが可能な任意の好適なタイプのパッケージ構造体を備え得る。
本明細書の様々な図面におけるデバイスは、例えば、シリコン論理ダイもしくはメモリダイ、または任意のタイプの好適な小型電子デバイス／ダイを備え、パッケージ構造体のバックサイドまたはフロントサイドに配置され得る。いくつかの実施形態において、パッケージ構造体は、複数のダイを更に備え得、複数のダイは、具体的な実施形態に応じて互いに積層され得る。いくつかの場合において、ダイは、フロントサイド、バックサイド、または複数のパッケージ構造体のフロントおよびバックサイドの上／いくつかの組み合わせで位置付けられ／取り付けられ／埋め込まれ得る。一実施形態において、ダイは、複数の実施形態のパッケージ構造体に部分的または完全に埋め込まれ得る。
いくつかの場合に、本明細書に含まれる複数のデバイス構造体の下のインターコネクトの様々な実施形態は、少なくとも４０パーセントのセルサイズ低減を促進する。複数のルーティング層をデバイス層およびセルレイアウトの下に位置付けることにより、セルのフットプリントは、縮小することを可能にされ得る。電力接地および複数の信号ルーティング層は、トランジスタの下等、複数のデバイス要素の下に移動され得る。単結晶シリコンは、層転写処理を使用することによりデバイス製造に用いられ得る。
ここで図４を参照すると、コンピューティングシステム４００の実施形態が、例示される。システム４００は、メインボード４１０または他の回路基板上に配置されたいくつかのコンポーネントを含む。メインボード４１０は、第１の側面４１２および対向する第２の側面４１４を含み、様々なコンポーネントが、第１および第２の側面４１２、４１４のいずれかまたは双方に配置され得る。例示される実施形態において、コンピューティングシステム４００は、メインボードの第１の側面４１２に配置されたパッケージ構造体４４０（例えば、図１Ｅのパッケージ構造体１２０に類似し得る）を含み、パッケージ構造体４４０は、本明細書において説明される複数の導電性インターコネクト構造体の実施形態のいずれかを備え得る。
システム４００は、例えば、携帯式もしくはモバイルコンピューティングデバイス（例えば、携帯電話、スマートフォン、モバイルインターネットデバイス、音楽プレーヤ、タブレットコンピュータ、ラップトップコンピュータ、ネットトップコンピュータ等）等、任意のタイプのコンピューティングシステムを備え得る。しかし、開示される複数の実施形態は、携帯式および他の複数のモバイルコンピューティングデバイスに限定されず、これらの実施形態は、デスクトップコンピュータおよびサーバ等、他のタイプの複数のコンピューティングシステムに用途を見出し得る。
メインボード４１０は、ボード上に配置された様々なコンポーネントのうち１または複数の間の電気通信を提供することが可能な任意の好適なタイプの回路基板または他の基板を備え得る。一実施形態において、例えばメインボード４１０は、誘電材料層により互いに分離され、電気的導電性バイアスによりインターコネクトされた複数の金属層を備えるプリント回路基板（ＰＣＢ）を備える。複数の金属層のうち１または複数は、おそらくは他の複数の金属層と共に複数のボード４１０と結合された複数のコンポーネントの間の電気信号をルーティングするべく所望の回路パターンで形成され得る。しかし、開示される複数の実施形態は、上述のＰＣＢに限定されず、更に、メインボード４１０は、その他の好適な基板を備え得ることを理解されたい。
パッケージ構造体４４０に加えて、１または複数の更なるコンポーネントが、メインボード４１０の側面４１２、４１４のうち１つまたは双方に配置され得る。例として、複数の図面に示されるように、複数のコンポーネント４０１ａは、メインボード４１０の第１の側面４１２に配置され得、複数のコンポーネント４０１ｂは、メインボードの対向する側面４１４に配置され得る。メインボード４１０の上に配置され得る複数の更なるコンポーネントとしては、他のＩＣデバイス（例えば、処理デバイス、メモリデバイス、信号処理デバイス、無線通信デバイス、グラフィックスコントローラ、および／またはドライバ、オーディオプロセッサ、および／もしくはコントローラ等）、電力供給コンポーネント（例えば、電圧調整器および／もしくは他の電力管理デバイス、バッテリ等の電源、および／またはコンデンサ等の受動デバイス）、および１または複数のユーザインターフェースデバイス（例えば、オーディオ入力デバイス、オーディオ出力デバイス、タッチスクリーンディスプレイ等のキーパッドもしくは他のデータエントリデバイス、および／またはグラフィックスディスプレイ等）、ならびにこれらおよび／または他のデバイスの任意の組み合わせが、挙げられる。
一実施形態において、コンピューティングシステム４００は、放射線遮蔽材を含む。更なる実施形態において、コンピューティングシステム４００は、冷却ソリューションを含む。なおも別の実施形態において、コンピューティングシステム４００は、アンテナを含む。なおも更なる実施形態において、アセンブリ４００は、ハウジングまたはケース内に配置され得る。メインボード４１０がハウジング内に配置される場合、コンピュータシステム４００の複数のコンポーネント、例えば、ディスプレイもしくはキーパッド等のユーザインターフェースデバイス、および／またはバッテリ等の電源のうちいくつかは、メインボード４１０（および／またはこのボード上に配置されたコンポーネント）と電気的に結合され得るが、ハウジングと機械的に連結され得る。
図５は、一実施形態によるコンピュータシステム５００の概略図である。図示されるコンピュータシステム５００（電子システム５００とも呼ばれる）は、本開示において記載されるいくつかの開示される実施形態およびそれらの均等物のいずれかを含む、パッケージ構造体／導電性インターコネクト材料を実施／包含し得る。コンピュータシステム５００は、ネットブックコンピュータ等のモバイルデバイスであってもよい。コンピュータシステム５００は、ワイヤレススマートフォン等のモバイルデバイスであってもよい。コンピュータシステム５００は、デスクトップコンピュータであってもよい。コンピュータシステム５００は、携帯式リーダであってもよい。コンピュータシステム５００は、自動車に統合されてもよい。コンピュータシステム５００は、テレビに統合されてもよい。
一実施形態において、電子システム５００は、電子システム５００の様々なコンポーネントを電気的に結合するシステムバス５２０を含むコンピュータシステムである。システムバス５２０は、シングルバス、または様々な実施形態による複数のバスの任意の組み合わせである。電子システム５００は、電力を集積回路５１０に提供する電圧源５３０を含む。いくつかの実施形態において、電圧源５３０は、システムバス５２０を介して集積回路５１０に電流を供給する。
集積回路５１０は、システムバス５２０に電気的に通信可能に結合され、本明細書に含まれる様々な実施形態のパッケージ／デバイスを含む一実施形態による任意の回路、または複数の回路の組み合わせを含む。一実施形態において、集積回路５１０は、本明細書の複数の実施形態による任意のタイプの複数のパッケージング構造体を含み得る、プロセッサ５１２を含む。本明細書において用いられるように、プロセッサ５１２は、マイクロプロセッサ、マイクロコントローラ、グラフィックスプロセッサ、デジタル信号プロセッサ、または別のプロセッサ等、任意のタイプの回路を意味し得るが、これらに限定されない。一実施形態において、プロセッサ５１２は、本明細書において開示される複数のパッケージ構造体の実施形態のいずれかを含む。一実施形態において、複数のＳＲＡＭ実施形態は、プロセッサの複数のメモリキャッシュに見出される。
集積回路５１０に含まれ得る他のタイプの複数の回路は、携帯電話、スマートフォン、ページャ、携帯式コンピュータ、双方向無線機、および類似の電子システム等の複数の無線デバイスにおいて用いる通信回路５１４等、カスタム回路または特定用途向け集積回路（ＡＳＩＣ）である。一実施形態において、プロセッサ５１２は、スタティックランダムアクセスメモリ（ＳＲＡＭ）等のオンダイメモリ５１６を含む。一実施形態において、プロセッサ５１２は、エンベデッドダイナミックランダムアクセスメモリ（ｅＤＲＡＭ）等のエンベデッドオンダイメモリ５１６を含む。
一実施形態において、集積回路５１０は、後続の集積回路５１１を用いて補完される。一実施形態において、デュアル集積回路５１１は、ｅＤＲＡＭ等のエンベデッドオンダイメモリ５１７を含む。デュアル集積回路５１１は、ＲＦＩＣデュアルプロセッサ５１３およびデュアル通信回路５１５、ならびにＳＲＡＭ等のデュアルオンダイメモリ５１７を含む。デュアル通信回路５１５は、ＲＦ処理をするように構成され得る。
少なくとも１つの受動デバイス５８０は、後続の集積回路５１１に結合される。一実施形態において、電子システム５００は、ＲＡＭの形態のメインメモリ５４２、１または複数のハードドライブ５４４、および／またはディスケット、コンパクトディスク（ＣＤ）、デジタル可変ディスク（ＤＶＤ）、フラッシュメモリドライブ等のリムーバブルメディア５４６、当技術分野で既知の他のリムーバブルメディアを処理する１または複数のドライブ等、特定の実施形態に好適な１または複数のメモリ要素を同様に含み得る、外部メモリ５４０も含む。また、外部メモリ５４０は、エンベデッドメモリ５４８であってもよい。一実施形態において、電子システム５００は、ディスプレイデバイス５５０およびオーディオ出力部５６０も含む。一実施形態において、電子システム５００は、キーボード、マウス、タッチパッド、キーパッド、トラックボール、ゲームコントローラ、マイク、音声認識デバイス、情報を電子システム５００に入力するその他の入力デバイスであり得るコントローラ５７０等の入力デバイスを含む。一実施形態において、入力デバイス５７０は、カメラを含む。一実施形態において、入力デバイス５７０は、デジタルサウンドレコーダを含む。一実施形態において、入力デバイス５７０は、カメラおよびデジタルサウンドレコーダを含む。
上述の説明は、複数の実施形態の方法において用いられ得る特定の段階および材料を指定したが、当業者は、多くの変形形態および代替形態が行われ得ることを理解するであろう。従って、全てのそのような変形形態、改変形態、代替形態、および追加の形態が、添付の特許請求の範囲により規定される複数の実施形態の趣旨および範囲内に包含されるものとみなされることが企図される。更に、本明細書において提供される複数の図面は、実施形態の実施に関する例示的な複数の小型電子デバイス、および関連するパッケージ構造体の一部のみを例示する。従って、実施形態は、本明細書において説明される構造体に限定されない。

Claims (74)

  1. 構造体を形成する方法であって、
    第１の基板において少なくとも１つのルーティング層を形成する段階と、
    第２の基板においてデバイス層を形成する段階と、
    前記第１の基板を前記第２の基板と結合させる段階とを備え、
    前記第１の基板は、前記第２の基板にボンディングされる、方法。
  2. セルサイズは、約４０パーセント低減されることを備える、請求項１に記載の方法。
  3. 前記ルーティング層は、電力層、接地層および信号ルーティング層のうち少なくとも１つを含み得る、請求項１または２に記載の方法。
  4. 前記少なくとも１つのルーティング層は、Ｖｃｃ、Ｖｓｓ、およびＩ／Ｏ供給構造体のうち１つを含む、請求項１〜３のいずれか１項に記載の方法。
  5. 前記デバイス層は、前記第２の基板において形成され、前記少なくとも１つのルーティング層は、前記第１の基板において形成される、請求項１〜４のいずれか１項に記載の方法。
  6. 前記第１の基板および前記第２の基板は、転写され、互いにボンディングされる層である、請求項１〜５のいずれか１項に記載の方法。
  7. 前記第１の基板上に配置された第１のボンディング層および前記第２の基板上に配置された第２のボンディング層は、共に直接ボンディングされる、請求項６に記載の方法。
  8. 前記第２の基板は、実質的に全ての電力インターコネクトおよびＩ／Ｏ導電性インターコネクトを含み、
    ＶｓｓおよびＶｃｃのうち１つは、前記第１の基板に配置された前記少なくとも１つのルーティング層に結合される、請求項１〜７のいずれか１項に記載の方法。
  9. 前記第２の基板は、実質的に全ての電力バンプおよびＩ／Ｏバンプを含み、
    ＶｓｓおよびＶｃｃの双方は、前記第１の基板における前記ルーティング層に結合される、請求項１〜８のいずれか１項に記載の方法。
  10. ｍｉｍキャップは、前記第１の基板において形成される、請求項９に記載の方法。
  11. 前記第２の基板は、Ｉ／ＯバンプおよびＶｃｃバンプを含み、
    Ｖｓｓは、前記第１の基板における前記少なくとも１つのルーティング層に結合され、
    Ｖｓｓは、接地されたヒートシンクに接触する複数のバンプにより供給される、請求項１〜１０のいずれか１項に記載の方法。
  12. 前記第２の基板は、Ｉ／ＯバンプおよびＶｓｓバンプを含み、
    Ｖｃｃは、前記第１の基板に配置された前記少なくとも１つのルーティング層に結合され、
    Ｖｃｃは、接地されたヒートシンクに接触する複数のバンプにより供給される、請求項１〜１１のいずれか１項に記載の方法。
  13. 前記第２の基板は、Ｉ／Ｏバンプを含み、
    ＶｃｃおよびＶｓｓは、前記第１の基板に配置された前記少なくとも１つのルーティング層に結合され、
    電力は、前記第２の基板上の複数のバンプにより供給される、請求項１〜１２のいずれか１項に記載の方法。
  14. 前記第１の基板は、Ｉ／Ｏ、ＶｓｓおよびＶｃｃを供給する複数のバンプを含み、
    前記第２の基板には、信号は供給されない、請求項１〜１３のいずれか１項に記載の方法。
  15. ヒートシンクは、前記第１の基板に結合される、請求項１４に記載の方法。
  16. 前記第１の基板は、前記第２の基板のルーティングラインよりも広い長距離配線リソース用の少なくとも１つの信号ルーティングラインと、低いＲＣとを含む、請求項１〜１５のいずれか１項に記載の方法。
  17. 前記第２の基板は、前記第１の基板の厚さよりも小さい厚さを含む、請求項１〜１６のいずれか１項に記載の方法。
  18. 前記第２の基板は、単結晶を含む、請求項１〜１７のいずれか１項に記載の方法。
  19. 前記第２の基板の複数のルーティングラインは、前記第１の基板の複数のルーティングラインよりも細く、
    前記第１の基板に配置された前記複数のルーティングラインの厚さは、電力供給を提供する、請求項１〜１８のいずれか１項に記載の方法。
  20. 前記構造体は、デバイスを含み、
    パッケージ基板は、前記デバイスに結合される、請求項１〜１９のいずれか１項に記載の方法。
  21. ヒートシンクは、前記第１の基板および前記第２の基板のうち１つに結合される、請求項２０に記載の方法。
  22. パッケージ構造体を形成する方法であって、
    第１の基板のデバイス層上に第１のボンディング層を形成する段階と、
    第２の基板上に第２のボンディング層を形成する段階と、
    前記第１のボンディング層を前記第２のボンディング層とボンディングする段階とを備え、
    前記第１の基板は、少なくとも１つのルーティング層を含む、方法。
  23. 前記第２の基板のドナー部分は、前記第２の基板から劈開される、請求項２２に記載の方法。
  24. 複数の回路素子は、前記第１のボンディング層を前記第２のボンディング層にボンディングした後、前記デバイス層において形成される、請求項２２または２３に記載の方法。
  25. 前記第１の基板は、層転写処理を用いることにより、前記第２の基板にボンディングされる、請求項２２〜２４のいずれか１項に記載の方法。
  26. 前記第１の基板は、複数の金属ルーティングラインの１つの層のみを含む、請求項２２〜２５のいずれか１項に記載の方法。
  27. 前記第１のボンディング層および前記第２のボンディング層は、酸化物、金属、およびシリコン材料のうち１つを含む、請求項２２〜２６のいずれか１項に記載の方法。
  28. 第１の基板に配置された少なくとも１つのルーティング層と、
    第２の基板に配置されたデバイス層と、
    前記第１の基板を前記第２の基板に結合させるボンディング層とを備える、構造体。
  29. 前記少なくとも１つのルーティング層は、電力層、接地層、および信号ルーティング層のうち少なくとも１つを有し得る、請求項２８に記載の構造体。
  30. 前記少なくとも１つのルーティング層は、前記デバイス層に配置されたＶｃｃ、Ｖｓｓ、およびＩ／Ｏのうち１つに導電的に結合される、請求項２８または２９に記載の構造体。
  31. 前記デバイス層は、前記第１の基板の材料とは異なる基板材料を有する、請求項２８〜３０のいずれか１項に記載の構造体。
  32. 前記第１の基板上に配置された第１のボンディング層および前記第２の基板上に配置された第２のボンディング層は、共に直接ボンディングされる、請求項２８〜３１のいずれか１項に記載の構造体。
  33. 前記第２の基板は、実質的に全ての電力インターコネクトおよびＩ／Ｏ導電性インターコネクトを含み、
    ＶｓｓおよびＶｃｃのうち１つは、前記第１の基板に配置された複数のルーティング層に導電的に結合される、請求項２８〜３２のいずれか１項に記載の構造体。
  34. 前記第２の基板は、実質的に全ての電力インターコネクトおよびＩ／Ｏ導電性インターコネクトを含み、
    ＶｓｓおよびＶｃｃの双方は、前記第１の基板に配置された複数のルーティング層に導電的に結合される、請求項２８〜３３のいずれか１項に記載の構造体。
  35. ｍｉｍキャップは、前記第１の基板に配置される、請求項３４に記載の構造体。
  36. 前記第２の基板は、Ｉ／ＯおよびＶｃｃを含み、
    Ｖｓｓは、前記第１の基板に配置された複数のルーティング層に導電的に結合され、
    Ｖｓｓは、接地されたヒートシンクに接触する複数のバンプにより供給される、請求項２８〜３５のいずれか１項に記載の構造体。
  37. 前記第２の基板は、Ｉ／ＯおよびＶｓｓを含み、
    Ｖｃｃは、前記第１の基板に配置された複数のルーティング層に導電的に結合され、
    Ｖｃｃは、接地されたヒートシンクに接触する複数のバンプにより供給される、請求項２８〜３６のいずれか１項に記載の構造体。
  38. 前記第２の基板は、Ｉ／Ｏを含み、
    ＶｃｃおよびＶｓｓは、前記第１の基板に配置された複数のルーティング層に導電的に結合され、
    電力は、前記第１の基板上の複数のバンプにより供給される、請求項２８〜３７のいずれか１項に記載の構造体。
  39. 前記第１の基板は、Ｉ／Ｏ、Ｖｓｓ、およびＶｃｃを供給することが可能な複数のバンプを含み、
    前記第２の基板は、信号ラインを含まない、請求項２８〜３８のいずれか１項に記載の構造体。
  40. 前記第２の基板は、ヒートシンクを含む、請求項３９に記載の構造体。
  41. 前記第１の基板は、長距離配線用の少なくとも１つのより広い信号ルーティングラインと、より低いＲＣとを含む、請求項２８〜４０のいずれか１項に記載の構造体。
  42. 前記第２の基板は、前記第１の基板の厚さよりも小さい厚さを有する、請求項２８〜４１のいずれか１項に記載の構造体。
  43. 前記第２の基板は、単結晶シリコン基板を有する、請求項２８〜４２のいずれか１項に記載の構造体。
  44. 前記第２の基板の複数のルーティングラインは、前記第１の基板の複数のルーティングラインよりも細く、
    前記第１の基板に配置された前記複数のルーティングラインは、電力供給を提供することが可能である、請求項２８〜４３のいずれか１項に記載の構造体。
  45. 前記構造体は、デバイスを備え、
    パッケージ基板は、前記デバイスに結合される、請求項２８〜４４のいずれか１項に記載の構造体。
  46. ヒートシンクは、前記第１の基板および前記第２の基板のうち１つに結合される、請求項４５に記載の構造体。
  47. 前記第１の基板は、複数の金属ルーティングラインの１つの層のみを含む、請求項２８〜４６のいずれか１項に記載の構造体。
  48. 第１のボンディング層および第２のボンディング層は、酸化物、金属、およびシリコン材料のうち１つを含む、請求項２８〜４７のいずれか１項に記載の構造体。
  49. 前記パッケージ基板は、ＢＢＵＬパッケージ基板を含む、請求項４５に記載の構造体。
  50. 前記デバイス層は、ＣＰＵダイおよびメモリダイのうち少なくとも１つを更に有する、請求項２８〜４９のいずれか１項に記載の構造体。
  51. 前記構造体に通信可能に結合されたバスと、
    前記バスに通信可能に結合されたｅＤＲＡＭとを含むシステムを更に備える、請求項２８〜５０のいずれか１項に記載の構造体。
  52. 前記構造体は、３Ｄモノリシックデバイスを備える、請求項２８〜５１のいずれか１項に記載の構造体。
  53. 構造体を形成する方法であって、
    基板の第１の部分に複数のインターコネクト構造体を形成する段階と、
    基板の第２の部分を形成する段階と、
    前記基板の前記第２の部分において複数のデバイスを形成する段階とを備え、
    前記第２の部分は、再結晶シリコン材料を含む、方法。
  54. 前記複数のインターコネクト構造体は、電力層、接地層および信号ルーティング層のうち少なくとも１つを含む、請求項５３に記載の方法。
  55. 前記第２の部分は、固相結晶化処理および液相結晶化処理のうち１つにより形成される、請求項５４に記載の方法。
  56. 基板の第１の部分に配置された複数のインターコネクト構造体と、
    基板の第２の部分に配置された複数の回路素子とを備え、
    前記第１の部分および前記第２の部分は、中間層により互いに分離される、構造体。
  57. 前記中間層は、ボンディング層および再結晶シード層のうち１つを含む、請求項５６に記載の構造体。
  58. 前記第１の部分は、非アルファシリコン材料を含み、
    前記第２の部分は、アルファシリコン材料を含む、請求項５６または５７に記載の構造体。
  59. 前記中間層は、約１０ｎｍ〜約２００ｎｍの厚さを含む、請求項５６〜５８のいずれか１項に記載の構造体。
  60. 前記基板は、小型電子ダイの一部を含む、請求項５６〜５９のいずれか１項に記載の構造体。
  61. 前記複数の回路素子は、複数のトランジスタ、複数のレジスタ、および複数のコンデンサのうち１つを含む、請求項５６〜６０のいずれか１項に記載の構造体。
  62. 前記第１の部分は、前記第２の部分の下に電力ルーティングを含む、請求項５６〜６１のいずれか１項に記載の構造体。
  63. 前記第２の部分は、複数のトランジスタ、複数のレジスタ、および複数のコンデンサを含む、請求項５６〜６２のいずれか１項に記載の構造体。
  64. 前記第１の部分は、金属の１つの層のみを含む、請求項５６〜６３のいずれか１項に記載の構造体。
  65. 前記第１の部分は、複数のルーティング層を含む、請求項５６〜６４のいずれか１項に記載の構造体。
  66. 前記第１の部分は、電源層、接地層、およびＩ／Ｏルーティング層のうち１つを含む、請求項５６〜６５のいずれか１項に記載の構造体。
  67. 前記第１の部分の複数のルーティング層は、前記第２の部分に配置された複数のルーティング層よりも細く、
    前記第１の部分に配置された前記複数のルーティング層は、電力供給を提供することが可能である、請求項６６に記載の構造体。
  68. 前記第２の部分は、実質的に全ての電力インターコネクトおよびＩ／Ｏ導電性インターコネクトを含み、
    ＶｓｓおよびＶｃｃのうち１つは、前記第１の部分に配置された前記複数のインターコネクト構造体に導電的に接続される、請求項５６〜６７のいずれか１項に記載の構造体。
  69. 前記第２の部分は、実質的に全ての電力インターコネクトおよびＩ／Ｏ導電性インターコネクトを含み、
    ＶｓｓおよびＶｃｃの双方は、前記第１の部分に配置された前記複数のインターコネクト構造体に導電的に結合される、請求項５６〜６８のいずれか１項に記載の構造体。
  70. 前記第２の部分は、Ｉ／ＯおよびＶｃｃを含み、
    Ｖｓｓは、前記第１の部分に配置された前記複数のインターコネクト構造体に導電的に結合され、
    Ｖｓｓは、接地されたヒートシンクに接触する複数のバンプにより供給されることが可能である、請求項５６〜６９のいずれか１項に記載の構造体。
  71. 前記第２の部分は、Ｉ／ＯおよびＶｓｓを含み、
    Ｖｃｃは、前記第１の部分に配置された前記複数のインターコネクト構造体に導電的に結合され、
    Ｖｃｃは、接地されたヒートシンクに接触する複数のバンプにより供給される、請求項５６〜７０のいずれか１項に記載の構造体。
  72. 前記第２の部分は、Ｉ／Ｏを含み、
    ＶｃｃおよびＶｓｓは、前記第１の部分に配置された前記複数のインターコネクト構造体に導電的に結合され、
    電力は、前記第１の部分上の複数のバンプにより供給される、請求項５６〜７１のいずれか１項に記載の構造体。
  73. 前記第１の部分は、Ｉ／Ｏ、Ｖｓｓ、およびＶｃｃを供給する複数のバンプを含み、
    信号は、前記第２の部分に供給されない、請求項５６〜７２のいずれか１項に記載の構造体。
  74. 前記構造体は、デバイスを含み、
    パッケージ基板は、前記デバイスに結合される、請求項５６〜７３のいずれか１項に記載の構造体。
JP2016501881A 2013-03-13 2014-03-13 デバイス内インターコネクト構造体を形成する方法および構造体 Active JP6541270B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/798,575 US9490201B2 (en) 2013-03-13 2013-03-13 Methods of forming under device interconnect structures
US13/798,575 2013-03-13
PCT/US2014/025562 WO2014159980A2 (en) 2013-03-13 2014-03-13 Methods of forming under device interconnect structures

Publications (2)

Publication Number Publication Date
JP2016512656A true JP2016512656A (ja) 2016-04-28
JP6541270B2 JP6541270B2 (ja) 2019-07-10

Family

ID=51523821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016501881A Active JP6541270B2 (ja) 2013-03-13 2014-03-13 デバイス内インターコネクト構造体を形成する方法および構造体

Country Status (8)

Country Link
US (2) US9490201B2 (ja)
JP (1) JP6541270B2 (ja)
KR (1) KR102222829B1 (ja)
CN (1) CN105190875B (ja)
DE (1) DE112014000546T5 (ja)
GB (1) GB2526458B (ja)
TW (2) TWI532106B (ja)
WO (1) WO2014159980A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024122643A1 (ja) * 2022-12-09 2024-06-13 国立大学法人東京大学 半導体装置、その製造方法、放熱膜形成方法及び配線構造体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101266B2 (en) * 2009-10-12 2021-08-24 Monolithic 3D Inc. 3D device and devices with bonding
KR102491069B1 (ko) 2015-12-03 2023-01-26 삼성전자주식회사 반도체 소자
US10847452B2 (en) * 2018-07-05 2020-11-24 Sandisk Technologies Llc Non-volatile memory with capacitors using metal under signal line or above a device capacitor
US11670567B2 (en) * 2020-07-09 2023-06-06 United Microelectronics Corp. Semiconductor structure and method of wafer bonding
TWI824597B (zh) * 2022-07-01 2023-12-01 宇瞻科技股份有限公司 具有雙層電路板之資料儲存裝置
US20240055407A1 (en) * 2022-08-11 2024-02-15 Adeia Semiconductor Bonding Technologies Inc. Bonded debugging elements for integrated circuits and methods for debugging integrated circuits using same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213520A (ja) * 1995-02-03 1996-08-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003124390A (ja) * 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd 半導体装置
JP2007115760A (ja) * 2005-10-18 2007-05-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US20070207592A1 (en) * 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
JP2008103387A (ja) * 2006-10-17 2008-05-01 Murata Mfg Co Ltd 半導体装置
JP2008166705A (ja) * 2006-12-06 2008-07-17 Denso Corp 半導体装置およびその製造方法
US20080191312A1 (en) * 2003-06-24 2008-08-14 Oh Choonsik Semiconductor circuit
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP2012004560A (ja) * 2010-06-18 2012-01-05 Palo Alto Research Center Inc 熱の抽出及び遮蔽のための埋込み式熱伝導層
JP2012009602A (ja) * 2010-06-24 2012-01-12 Nec Corp 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
US20120105144A1 (en) * 2010-10-28 2012-05-03 International Business Machines Corporation Optimized Semiconductor Packaging in a Three-Dimensional Stack
JP2013033786A (ja) * 2011-08-01 2013-02-14 Sony Corp 半導体装置および半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444602A (en) * 1994-02-25 1995-08-22 Intel Corporation An electronic package that has a die coupled to a lead frame by a dielectric tape and a heat sink that providees both an electrical and a thermal path between the die and teh lead frame
US8779597B2 (en) * 2004-06-21 2014-07-15 Sang-Yun Lee Semiconductor device with base support structure
US7186625B2 (en) 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
US7378331B2 (en) 2004-12-29 2008-05-27 Intel Corporation Methods of vertically stacking wafers using porous silicon
FR2898430B1 (fr) * 2006-03-13 2008-06-06 Soitec Silicon On Insulator Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede
US7897428B2 (en) * 2008-06-03 2011-03-01 International Business Machines Corporation Three-dimensional integrated circuits and techniques for fabrication thereof
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
US8193555B2 (en) 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
TWI451474B (zh) * 2009-12-14 2014-09-01 Tien Hsi Lee 一種製作可轉移性晶體薄膜的方法
US8445320B2 (en) 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
TWI509713B (zh) * 2011-03-31 2015-11-21 Soitec Silicon On Insulator 形成結合的半導體結構之方法及用該方法所形成之半導體結構
JP5729100B2 (ja) * 2011-04-11 2015-06-03 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
FR2978603B1 (fr) * 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213520A (ja) * 1995-02-03 1996-08-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003124390A (ja) * 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd 半導体装置
US20080191312A1 (en) * 2003-06-24 2008-08-14 Oh Choonsik Semiconductor circuit
JP2007115760A (ja) * 2005-10-18 2007-05-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US20070207592A1 (en) * 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
JP2008103387A (ja) * 2006-10-17 2008-05-01 Murata Mfg Co Ltd 半導体装置
JP2008166705A (ja) * 2006-12-06 2008-07-17 Denso Corp 半導体装置およびその製造方法
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP2012004560A (ja) * 2010-06-18 2012-01-05 Palo Alto Research Center Inc 熱の抽出及び遮蔽のための埋込み式熱伝導層
JP2012009602A (ja) * 2010-06-24 2012-01-12 Nec Corp 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
US20120105144A1 (en) * 2010-10-28 2012-05-03 International Business Machines Corporation Optimized Semiconductor Packaging in a Three-Dimensional Stack
JP2013033786A (ja) * 2011-08-01 2013-02-14 Sony Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024122643A1 (ja) * 2022-12-09 2024-06-13 国立大学法人東京大学 半導体装置、その製造方法、放熱膜形成方法及び配線構造体

Also Published As

Publication number Publication date
TWI532106B (zh) 2016-05-01
GB201513906D0 (en) 2015-09-23
US9490201B2 (en) 2016-11-08
TW201507036A (zh) 2015-02-16
WO2014159980A2 (en) 2014-10-02
US9721898B2 (en) 2017-08-01
WO2014159980A3 (en) 2014-12-04
TW201635397A (zh) 2016-10-01
KR20150127581A (ko) 2015-11-17
GB2526458A (en) 2015-11-25
CN105190875A (zh) 2015-12-23
DE112014000546T5 (de) 2015-12-17
US20140264739A1 (en) 2014-09-18
KR102222829B1 (ko) 2021-03-05
US20170025355A1 (en) 2017-01-26
GB2526458B (en) 2018-10-17
JP6541270B2 (ja) 2019-07-10
CN105190875B (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
US9721898B2 (en) Methods of forming under device interconnect structures
US9818751B2 (en) Methods of forming buried vertical capacitors and structures formed thereby
TWI785544B (zh) 包含在晶粒的設備、形成包含背側或底側敷金屬之積體電路晶粒的方法及包括封裝基板的系統
TWI502717B (zh) 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法
US11444067B2 (en) Stacked interposer structures, microelectronic device assemblies including same, and methods of fabrication, and related electronic systems
TWI543926B (zh) 形成與裝置基板耦合的埋入式微機電結構之方法及藉此形成之結構
US20140176368A1 (en) Package structures including discrete antennas assembled on a device
US9704796B1 (en) Integrated device comprising a capacitor that includes multiple pins and at least one pin that traverses a plate of the capacitor
US11476241B2 (en) Interposer, microelectronic device assembly including same and methods of fabrication
TWI706437B (zh) 形成電阻器結構之方法
CN103620766A (zh) 用于无芯基板的原位建立针栅阵列及其制造方法
TW202316618A (zh) 包括基板和多電容整合被動裝置的封裝
WO2019066870A1 (en) CAGE OF FARADAY COMPRISING INTERCONNECTION HOLES CROSSING THE SILICON
US20120306094A1 (en) Signal routing using through-substrate vias

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190610

R150 Certificate of patent or registration of utility model

Ref document number: 6541270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250