JP2016508002A5 - - Google Patents

Claims (38)

1. 認証コードを生成する方法であって、
   処理回路のスタートアップでまたは前記処理回路上で実行されるセッションの開始で複数の別個の鍵を含む鍵のセットを事前生成するステップと、
   複数の別個のマスクを含むマスクのセットを事前生成するステップと、
   固定長データ構造に関係付けられた複数の変数入力を取得するステップと、
   複数の一時的な値を取得するために、前記複数の変数入力の各々を前記鍵のセットからの選択した対応する鍵と組み合わせるステップと、
   中間値を取得するために前記複数の一時的な値を組み合わせるステップと、
   前記固定長データ構造についてのメッセージ認証コードを取得するために、前記中間値と前記マスクのセットからの選択したマスクとの間の演算を実行するステップと
   を含む方法。
2. 前記マスクのセットが、前記処理回路のスタートアップでまたは前記処理回路上で実行される前記セッションの開始でも事前生成される、請求項1に記載の方法。
3. 前記鍵のセットおよびマスクのセットのうちの少なくとも一方が、ランダム値に基づいて生成される、請求項1に記載の方法。
4. 前記複数の一時的な値が、
   組合せ値を取得するために前記複数の一時的な値を加算するステップと、
   前記中間値を取得するために、前記組合せ値について事前選択した固定素数とのモジュロ演算を実行するステップと
   によって組み合わせられる、請求項1に記載の方法。
5. 前記鍵のセット内の各鍵の前記値が、ゼロと前記事前選択した固定素数との間である、請求項4に記載の方法。
6. 前記中間値と前記選択したマスクとの間の前記演算が、ビット単位の排他的論理和演算である、請求項4に記載の方法。
7. 前記マスクおよび前記選択した対応する鍵の各々が、前記複数の変数入力のうちの少なくとも1つに基づいて選択される、請求項1に記載の方法。
8. 前記複数の変数入力のうちの前記少なくとも1つが、前記固定長データ構造に関係付けられたメモリアドレスである、請求項7に記載の方法。
9. 前記選択した対応する鍵の各々が、前記メモリアドレスに基づいて選択される、請求項8に記載の方法。
10. 前記選択したマスクが、前記メモリアドレスに基づいて選択される、請求項8に記載の方法。
11. 前記鍵のセットが、鍵のサブセットへと細分化され、鍵のサブセットだけが、前記メッセージ認証コードを計算するためにいずれかの鍵の1つのサブセットから選択される、請求項1に記載の方法。
12. スタートアップ間のまたはセッション間の期間にわたって安全なメモリ位置内に前記マスクのセットおよび鍵のセットのうちの少なくとも一方を記憶するステップ
    をさらに含む、請求項1に記載の方法。
13. メモリデバイスの前記固定長データ構造内に前記メッセージ認証コードを記憶するステップ
    をさらに含む、請求項1に記載の方法。
14. 前記メッセージ認証コードが、前記固定長データ構造に関するヘッダブロック内に記憶される、請求項13に記載の方法。
15. 前記データ構造から前に記憶したメッセージ認証コードを取得するステップと、
    前記データ構造の完全性を確認するために、前記メッセージ認証コードを前記前に記憶したメッセージ認証コードと比較するステップと
    をさらに含む、請求項1に記載の方法。
16. 固定長データ構造を記憶するためのメモリデバイスと、
    前記メモリデバイスに結合された処理回路であって、
    前記処理回路が、
    処理回路のスタートアップでまたは前記処理回路上で実行されるセッションの開始で複数の別個の鍵を含む鍵のセットを事前生成し、
    複数の別個のマスクを含むマスクのセットを事前生成し、
    前記固定長データ構造に関係付けられた複数の変数入力を取得し、
    複数の一時的な値を取得するために、前記複数の変数入力の各々を前記鍵のセットからの選択した対応する鍵と組み合わせ、
    中間値を取得するために前記複数の一時的な値を組み合わせ、
    前記固定長データ構造についてのメッセージ認証コードを取得するために、前記中間値と前記マスクのセットからの選択したマスクとの間の演算を実行する
    ように適合される、処理回路と
    を備える、デバイス。
17. 前記マスクのセットが、前記処理回路のスタートアップでまたは前記処理回路上で実行される前記セッションの開始でも事前生成される、請求項16に記載のデバイス。
18. 前記鍵のセットおよびマスクのセットのうちの少なくとも一方が、ランダム値に基づいて生成される、請求項16に記載のデバイス。
19. 前記複数の一時的な値が、
    組合せ値を取得するために前記複数の一時的な値を加算することと、
    前記中間値を取得するために、前記組合せ値について事前選択した固定素数とのモジュロ演算を実行することと
    によって組み合わせられる、請求項16に記載のデバイス。
20. 前記鍵のセット内の各鍵の前記値が、ゼロと前記事前選択した固定素数との間である、請求項19に記載のデバイス。
21. 前記中間値と前記選択したマスクとの間の前記演算が、ビット単位の排他的論理和演算である、請求項19に記載のデバイス。
22. 前記マスクおよび前記選択した対応する鍵の各々が、前記複数の変数入力のうちの少なくとも1つに基づいて選択される、請求項16に記載のデバイス。
23. 前記複数の変数入力のうちの前記少なくとも1つが、前記固定長データ構造に関係付けられたメモリアドレスである、請求項22に記載のデバイス。
24. 前記選択した対応する鍵の各々が、前記メモリアドレスに基づいて選択される、請求項23に記載のデバイス。
25. 前記選択したマスクが、前記メモリアドレスに基づいて選択される、請求項23に記載のデバイス。
26. 前記鍵のセットが、鍵のサブセットへと細分化され、鍵のサブセットだけが、前記メッセージ認証コードを計算するためにいずれかの鍵の1つのサブセットから選択される、請求項16に記載のデバイス。
27. 前記処理回路が、
    スタートアップ間のまたはセッション間の期間にわたって安全なメモリ位置内に前記マスクのセットおよび鍵のセットのうちの少なくとも一方を記憶する
    ようにさらに適合される、請求項16に記載のデバイス。
28. 前記処理回路が、
    メモリデバイスの前記固定長データ構造内に前記メッセージ認証コードを記憶する
    ようにさらに適合される、請求項16に記載のデバイス。
29. 前記メッセージ認証コードが、前記固定長データ構造に関するヘッダブロック内に記憶される、請求項28に記載のデバイス。
30. 前記処理回路が、
    前記データ構造から前に記憶したメッセージ認証コードを取得し、
    前記データ構造の完全性を確認するために、前記メッセージ認証コードを前記前に記憶したメッセージ認証コードと比較する
    ようにさらに適合される、請求項16に記載のデバイス。
31. 処理回路のスタートアップでまたは前記処理回路上で実行されるセッションの開始で複数の別個の鍵を含む鍵のセットを事前生成するための手段と、
    複数の別個のマスクを含むマスクのセットを事前生成するための手段と、
    固定長データ構造に関係付けられた複数の変数入力を取得するための手段と、
    複数の一時的な値を取得するために、前記複数の変数入力の各々を前記事前生成した鍵のセットからの選択した対応する鍵と組み合わせるための手段と、
    中間値を取得するために前記複数の一時的な値を組み合わせるための手段と、
    前記固定長データ構造についてのメッセージ認証コードを取得するために、前記中間値と前記事前生成したマスクのセットからの選択したマスクとの間の演算を実行するための手段と
    を備える、デバイス。
32. スタートアップ間のまたはセッション間の期間にわたって安全なメモリ位置内に前記マスクのセットおよび鍵のセットのうちの少なくとも一方を記憶するための手段
    をさらに備える、請求項31に記載のデバイス。
33. メモリデバイスの前記固定長データ構造内に前記メッセージ認証コードを記憶するための手段
    をさらに備える、請求項31に記載のデバイス。
34. 前記メッセージ認証コードが、前記固定長データ構造に関するヘッダブロック内に記憶される、請求項33に記載のデバイス。
35. 前記データ構造から前に記憶したメッセージ認証コードを取得するための手段と、
    前記データ構造の完全性を確認するために、前記メッセージ認証コードを前記前に記憶したメッセージ認証コードと比較するための手段と
    さらに備える、請求項31に記載のデバイス。
36. 少なくとも1つの処理回路によって実行されるときに、前記少なくとも1つの処理回路に、
    処理回路のスタートアップでまたは前記処理回路上で実行されるセッションの開始で複数の別個の鍵を含む鍵のセットを事前生成させ、
    複数の別個のマスクを含むマスクのセットを事前生成させ、
    固定長データ構造に関係付けられた複数の変数入力を取得し、
    複数の一時的な値を取得するために、前記複数の変数入力の各々を前記鍵のセットからの選択した対応する鍵と組み合わせ、
    中間値を取得するために前記複数の一時的な値を組み合わせ、
    前記固定長データ構造についてのメッセージ認証コードを取得するために、前記中間値と前記マスクのセットからの選択したマスクとの間の演算を実行させる
    1つまたは複数の命令を有する非一時的プロセッサ可読記憶媒体。
37. 少なくとも1つの処理回路によって実行されるときに、前記少なくとも1つの処理回路に、
    メモリデバイスの前記固定長データ構造内に前記メッセージ認証コードを記憶させる
    1つまたは複数の命令をさらに有する、請求項36に記載の非一時的プロセッサ可読記憶媒体。
38. 少なくとも1つの処理回路によって実行されるときに、前記少なくとも1つの処理回路に、
    前記データ構造から前に記憶したメッセージ認証コードを取得させ、
    前記データ構造の完全性を確認するために、前記メッセージ認証コードを前記前に記憶したメッセージ認証コードと比較させる
    1つまたは複数の命令をさらに有する、請求項36に記載の非一時的プロセッサ可読記憶媒体。