JP2016224045A - Method for forming resistive element, method for forming pressure sensor element, pressure sensor element, pressure sensor, altimeter, electronic apparatus, and mobile body - Google Patents

Method for forming resistive element, method for forming pressure sensor element, pressure sensor element, pressure sensor, altimeter, electronic apparatus, and mobile body Download PDF

Info

Publication number
JP2016224045A
JP2016224045A JP2016102803A JP2016102803A JP2016224045A JP 2016224045 A JP2016224045 A JP 2016224045A JP 2016102803 A JP2016102803 A JP 2016102803A JP 2016102803 A JP2016102803 A JP 2016102803A JP 2016224045 A JP2016224045 A JP 2016224045A
Authority
JP
Japan
Prior art keywords
pressure sensor
sensor element
resistance region
resistance
diaphragm portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016102803A
Other languages
Japanese (ja)
Inventor
島田　浩行
Hiroyuki Shimada
浩行 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to US15/165,040 priority Critical patent/US10032936B2/en
Priority to CN201610371309.0A priority patent/CN106395735A/en
Publication of JP2016224045A publication Critical patent/JP2016224045A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C5/00—Measuring height; Measuring distances transverse to line of sight; Levelling between separated points; Surveyors' levels
    • G01C5/06—Measuring height; Measuring distances transverse to line of sight; Levelling between separated points; Surveyors' levels by using barometric means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/02—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning
    • G01L9/06—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning of piezo-resistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a resistive element forming method that can form an extremely thin resistance region while the region is being buried in an extremely shallow position, a pressure sensor element forming method, a pressure sensor element that achieves reduction in size and increase in accuracy, a pressure sensor with the pressure sensor element, an altimeter, an electronic apparatus, and a mobile body.SOLUTION: The method for forming a pressure sensor element 1 according to the present invention includes the steps of: preparing a substrate 2 having an n-type silicon layer 213; forming a resistance region 51 by doping an impurity into the silicon layer 213; performing thermal processing on the resistance region 51 by any of rapid thermal annealing, flash lamp annealing, and excimer laser annealing; and forming a coating layer 213a by forming silicon on the resistance region 51 by epitaxial growth.SELECTED DRAWING: Figure 5

Description

本発明は、抵抗素子の製造方法、圧力センサー素子の製造方法、圧力センサー素子、圧力センサー、高度計、電子機器および移動体に関するものである。   The present invention relates to a resistance element manufacturing method, a pressure sensor element manufacturing method, a pressure sensor element, a pressure sensor, an altimeter, an electronic device, and a moving body.

微小電気機械システム（ＭＥＭＳ）（特にセンサーデバイス）において、単結晶シリコンに不純物をドープすることにより抵抗素子（ピエゾ抵抗素子）を形成することが広く行われている。   In a micro electro mechanical system (MEMS) (especially a sensor device), it is widely performed to form a resistance element (piezoresistive element) by doping impurities into single crystal silicon.

このような抵抗素子の製造方法として、例えば、特許文献１に開示されているように、ｎ型シリコン基板にボロンを１ＭｅＶのエネルギまで加速して打ち込むことにより、基板表面にｎ型層を残した状態で、ｐ型の抵抗層（抵抗領域）を形成する方法が知られている。このような方法により抵抗層を埋め込んで形成した抵抗素子によれば、外部電界の影響を低減することができる。   As a method for manufacturing such a resistance element, for example, as disclosed in Patent Document 1, boron is accelerated into an n-type silicon substrate to an energy of 1 MeV to leave an n-type layer on the substrate surface. A method of forming a p-type resistance layer (resistance region) in a state is known. According to the resistance element formed by embedding the resistance layer by such a method, the influence of the external electric field can be reduced.

しかし、特許文献１に記載の方法では、抵抗層が比較的深い位置まで形成されてしまうため、例えば、極めて薄いダイヤフラムの撓み検出に抵抗素子を用いる場合、効率的な検出を可能とするように抵抗層をダイヤフラムの片面に偏在させた状態で埋め込むことが難しいという問題があった。   However, in the method described in Patent Document 1, since the resistance layer is formed to a relatively deep position, for example, when a resistance element is used to detect bending of an extremely thin diaphragm, efficient detection can be performed. There is a problem that it is difficult to embed the resistance layer in a state of being unevenly distributed on one side of the diaphragm.

特開平７−１３１０３５号公報Japanese Unexamined Patent Publication No. 7-1331035

本発明の目的は、極めて薄い抵抗領域を極めて浅い位置に埋め込んだ状態で形成することができる抵抗素子の製造方法および圧力センサー素子の製造方法を提供すること、また、小型化および高精度化を図ることができる圧力センサー素子を提供すること、さらに、かかる圧力センサー素子を備える圧力センサー、高度計、電子機器および移動体を提供することにある。   An object of the present invention is to provide a method for manufacturing a resistance element and a method for manufacturing a pressure sensor element that can be formed in a state where an extremely thin resistance region is embedded in a very shallow position, and to reduce the size and increase the accuracy. It is another object of the present invention to provide a pressure sensor element that can be realized, and to provide a pressure sensor, an altimeter, an electronic device, and a moving body including the pressure sensor element.

このような目的は、下記の本発明により達成される。
［適用例１］
本発明の抵抗素子の製造方法は、ｎ型またはｐ型の領域を備えるシリコン層を有する基板を準備する工程と、
前記領域に不純物をドープすることにより抵抗領域を形成する工程と、
前記抵抗領域をラピッドサーマルアニール、フラッシュランプアニールおよびエキシマレーザーアニールのうちのいずれかのアニールにより熱処理する工程と、
前記抵抗領域上にシリコンをエピタキシャル成長させることにより被覆層を形成する工程と、
を含むことを特徴とする。 Such an object is achieved by the present invention described below.
[Application Example 1]
The resistance element manufacturing method of the present invention includes a step of preparing a substrate having a silicon layer including an n-type or p-type region,
Forming a resistance region by doping the region with impurities;
Heat-treating the resistance region by any one of rapid thermal annealing, flash lamp annealing, and excimer laser annealing;
Forming a coating layer by epitaxially growing silicon on the resistance region;
It is characterized by including.

このような抵抗素子の製造方法によれば、抵抗領域をラピッドサーマルアニール、フラッシュランプアニールおよびエキシマレーザーアニールのうちのいずれかのアニールにより熱処理するため、サーマルバジェット（熱履歴）が低く、不純物の拡散を低減して抵抗領域を浅い位置に留めつつ、抵抗領域を活性化させることができる。また、得られる抵抗素子において、抵抗領域が被覆層により覆われて埋設されるため、抵抗領域へのノイズの混入を低減することができる。特に、被覆層をエピタキシャル成長により形成するため、抵抗領域の厚さを極めて薄くしつつ、極めて浅い位置に抵抗領域を埋設することができる。   According to such a resistance element manufacturing method, the resistance region is heat-treated by any one of rapid thermal annealing, flash lamp annealing, and excimer laser annealing, so that the thermal budget (thermal history) is low and impurity diffusion is performed. The resistance region can be activated while keeping the resistance region in a shallow position. Further, in the obtained resistance element, the resistance region is covered and embedded with the coating layer, so that mixing of noise into the resistance region can be reduced. In particular, since the coating layer is formed by epitaxial growth, the resistance region can be buried in a very shallow position while the thickness of the resistance region is extremely reduced.

［適用例２］
本発明の抵抗素子の製造方法では、前記被覆層を形成する工程において、ジシランガスを用いて前記エピタキシャル成長を行うことが好ましい。 [Application Example 2]
In the resistance element manufacturing method of the present invention, it is preferable that the epitaxial growth is performed using disilane gas in the step of forming the coating layer.

これにより、比較的低温で被覆層を形成することができる。そのため、被覆層を形成する工程において、抵抗領域が拡散することを低減することができる。   Thereby, the coating layer can be formed at a relatively low temperature. Therefore, it is possible to reduce the diffusion of the resistance region in the step of forming the coating layer.

［適用例３］
本発明の抵抗素子の製造方法では、前記熱処理する工程において、前記熱処理後の前記抵抗領域の厚さが０．１μｍ以上２．０μｍ以下の範囲内にあることが好ましい。 [Application Example 3]
In the resistance element manufacturing method of the present invention, in the heat treatment step, the thickness of the resistance region after the heat treatment is preferably in the range of 0.1 μm to 2.0 μm.

これにより、例えば、受圧により撓み変形するダイヤフラム部に抵抗素子を歪検出素子として設ける場合、ダイヤフラム部を極めて薄くしても、抵抗領域をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。   Thereby, for example, when a resistance element is provided as a strain detection element in a diaphragm portion that is bent and deformed by pressure reception, the resistance region can be unevenly distributed near the surface of the diaphragm portion even if the diaphragm portion is extremely thin. The detection accuracy can be made excellent.

［適用例４］
本発明の抵抗素子の製造方法では、前記被覆層を形成する工程において、前記被覆層の厚さが０．０５μｍ以上０．４μｍ以下の範囲内にあることが好ましい。 [Application Example 4]
In the resistance element manufacturing method of the present invention, in the step of forming the coating layer, the thickness of the coating layer is preferably in the range of 0.05 μm or more and 0.4 μm or less.

これにより、例えば、受圧により撓み変形するダイヤフラム部に抵抗素子を歪検出素子として設ける場合、ダイヤフラム部を極めて薄くしても、抵抗領域をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。   Thereby, for example, when a resistance element is provided as a strain detection element in a diaphragm portion that is bent and deformed by pressure reception, the resistance region can be unevenly distributed near the surface of the diaphragm portion even if the diaphragm portion is extremely thin. The detection accuracy can be made excellent.

［適用例５］
本発明の圧力センサー素子の製造方法は、本発明の抵抗素子の製造方法を用いて抵抗素子を形成する工程と、
前記基板の一方の面側をエッチングすることにより、前記抵抗素子が設けられたダイヤフラム部を形成する工程と、
を含むことを特徴とする。 [Application Example 5]
The method of manufacturing a pressure sensor element of the present invention includes a step of forming a resistance element using the method of manufacturing a resistance element of the present invention,
Etching one surface side of the substrate to form a diaphragm portion provided with the resistance element;
It is characterized by including.

このような圧力センサー素子の製造方法によれば、得られる圧力センサー素子において、ダイヤフラム部を極めて薄くしても、抵抗領域をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。また、得られる圧力センサー素子において、抵抗領域が被覆層により覆われて埋設されるため、抵抗領域へのノイズの混入を低減することができる。このようなことから、得られる圧力センサー素子の小型化および高精度化を図ることができる。   According to such a pressure sensor element manufacturing method, even if the diaphragm part is extremely thin, the resistance region can be unevenly distributed near the surface of the diaphragm part in the obtained pressure sensor element, and the detection accuracy by the resistor element can be increased. It can be excellent. Further, in the obtained pressure sensor element, since the resistance region is covered and embedded with the coating layer, it is possible to reduce the mixing of noise into the resistance region. For this reason, the pressure sensor element obtained can be reduced in size and increased in accuracy.

［適用例６］
本発明の圧力センサー素子は、シリコン層と、
前記シリコン層内にキャリアを含む抵抗領域を有し、歪みに応じた電気信号を発生する抵抗素子と、
前記抵抗領域上の被覆層と、
を備えたダイヤフラム部を有し、
前記抵抗領域の厚さが前記ダイヤフラム部の厚さに対して５％以上３０％以下の範囲内にあり、
前記ダイヤフラム部の前記被覆層側の面と前記抵抗領域のキャリア濃度のピーク位置との間の距離が前記ダイヤフラム部の厚さに対して２％以上４０％以下の範囲内にあることを特徴とする。 [Application Example 6]
The pressure sensor element of the present invention includes a silicon layer,
A resistive element having a resistive region containing carriers in the silicon layer and generating an electrical signal in accordance with strain;
A coating layer on the resistance region;
Having a diaphragm part with
The resistance region has a thickness in the range of 5% to 30% with respect to the thickness of the diaphragm portion;
The distance between the surface of the diaphragm portion on the coating layer side and the peak position of the carrier concentration in the resistance region is in the range of 2% to 40% with respect to the thickness of the diaphragm portion, To do.

このようなセンサー素子によれば、ダイヤフラム部を極めて薄くしても、抵抗素子をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。また、抵抗領域が被覆層により覆われて埋設されるため、抵抗領域へのノイズの混入を低減することができる。このようなことから、圧力センサー素子の小型化および高精度化を図ることができる。   According to such a sensor element, even if the diaphragm portion is extremely thin, the resistance element can be unevenly distributed near the surface of the diaphragm portion, and the detection accuracy by the resistance element can be excellent. In addition, since the resistance region is covered with the coating layer and embedded, noise mixed into the resistance region can be reduced. For this reason, the pressure sensor element can be reduced in size and increased in accuracy.

［適用例７］
本発明の圧力センサー素子では、前記被覆層側に設けられている圧力基準室を備えることが好ましい。 [Application Example 7]
The pressure sensor element of the present invention preferably includes a pressure reference chamber provided on the coating layer side.

これにより、圧力基準室の圧力を基準として圧力を検出可能な圧力センサー素子を実現することができる。   Thereby, the pressure sensor element which can detect a pressure on the basis of the pressure of a pressure reference chamber is realizable.

［適用例８］
本発明の圧力センサー素子では、前記ダイヤフラム部の厚さが０．５μｍ以上１５μｍ以下の範囲内にあることが好ましい。
これにより、小型な圧力センサー素子を実現することができる。 [Application Example 8]
In the pressure sensor element of the present invention, it is preferable that the thickness of the diaphragm portion is in the range of 0.5 μm to 15 μm.
Thereby, a small pressure sensor element can be realized.

［適用例９］
本発明の圧力センサー素子では、前記抵抗領域の厚さが０．１μｍ以上２．０μｍ以下の範囲内にあることが好ましい。 [Application Example 9]
In the pressure sensor element of the present invention, the thickness of the resistance region is preferably in the range of 0.1 μm or more and 2.0 μm or less.

これにより、ダイヤフラム部を極めて薄くしても、抵抗領域をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。   Thereby, even if the diaphragm portion is extremely thin, the resistance region can be unevenly distributed near the surface of the diaphragm portion, and the detection accuracy by the resistance element can be made excellent.

［適用例１０］
本発明の圧力センサー素子では、前記ダイヤフラム部の前記被覆層側の面と前記抵抗領域のキャリア濃度のピーク位置との間の距離が０．０５μｍ以上０．４μｍ以下の範囲内にあることが好ましい。 [Application Example 10]
In the pressure sensor element of the present invention, it is preferable that the distance between the surface of the diaphragm portion on the coating layer side and the peak position of the carrier concentration in the resistance region is in a range of 0.05 μm or more and 0.4 μm or less. .

これにより、ダイヤフラム部を極めて薄くしても、抵抗領域をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。   Thereby, even if the diaphragm portion is extremely thin, the resistance region can be unevenly distributed near the surface of the diaphragm portion, and the detection accuracy by the resistance element can be made excellent.

［適用例１１］
本発明の圧力センサー素子では、前記ダイヤフラム部および回路部を有する基板を備えることが好ましい。 [Application Example 11]
The pressure sensor element of the present invention preferably includes a substrate having the diaphragm portion and the circuit portion.

これにより、ダイヤフラム部と回路部とを１チップ化した圧力センサー素子を実現することができる。   Thereby, the pressure sensor element which made the diaphragm part and the circuit part into one chip is realizable.

［適用例１２］
本発明の圧力センサーは、本発明の圧力センサー素子を備えることを特徴とする。 [Application Example 12]
The pressure sensor of the present invention includes the pressure sensor element of the present invention.

このような圧力センサーによれば、圧力センサー素子の小型化および高精度化を図ることができる。   According to such a pressure sensor, the pressure sensor element can be reduced in size and increased in accuracy.

［適用例１３］
本発明の高度計は、本発明の圧力センサー素子を備えることを特徴とする。 [Application Example 13]
The altimeter of the present invention includes the pressure sensor element of the present invention.

このような高度計によれば、圧力センサー素子の小型化および高精度化を図ることができる。   According to such an altimeter, the pressure sensor element can be reduced in size and accuracy.

［適用例１４］
本発明の電子機器は、本発明の圧力センサー素子を備えることを特徴とする。 [Application Example 14]
The electronic device of the present invention includes the pressure sensor element of the present invention.

このような電子機器によれば、圧力センサー素子の小型化および高精度化を図ることができる。   According to such an electronic device, the pressure sensor element can be reduced in size and increased in accuracy.

［適用例１５］
本発明の移動体は、本発明の圧力センサー素子を備えることを特徴とする。 [Application Example 15]
The moving body of the present invention includes the pressure sensor element of the present invention.

このような移動体によれば、圧力センサー素子の小型化および高精度化を図ることができる。   According to such a moving body, the pressure sensor element can be reduced in size and increased in accuracy.

本発明の第１実施形態に係る圧力センサー素子を示す断面図である。It is sectional drawing which shows the pressure sensor element which concerns on 1st Embodiment of this invention. 図１に示す圧力センサー素子が備える抵抗素子の配置を示す平面図である。It is a top view which shows arrangement | positioning of the resistive element with which the pressure sensor element shown in FIG. 1 is provided. 図２に示す抵抗素子の抵抗領域のキャリア濃度分布の一例を示すグラフである。It is a graph which shows an example of carrier concentration distribution of the resistance area | region of the resistance element shown in FIG. 図１に示す圧力センサー素子の作用を説明するための図であって、（ａ）は加圧状態を示す断面図、（ｂ）は加圧状態を示す平面図である。It is a figure for demonstrating the effect | action of the pressure sensor element shown in FIG. 1, Comprising: (a) is sectional drawing which shows a pressurization state, (b) is a top view which shows a pressurization state. 図１に示す圧力センサー素子の製造工程（抵抗素子の形成工程）を示す図である。It is a figure which shows the manufacturing process (formation process of a resistance element) of the pressure sensor element shown in FIG. 図５に示すアニール後の抵抗素子のキャリア濃度分布の一例を示すグラフである。It is a graph which shows an example of carrier concentration distribution of the resistance element after annealing shown in FIG. 図１に示す圧力センサー素子の製造工程（絶縁層、回路部等の形成工程）を示す図である。It is a figure which shows the manufacturing process (formation process of an insulating layer, a circuit part, etc.) of the pressure sensor element shown in FIG. 図１に示す圧力センサー素子の製造工程（圧力基準室、タイヤフラム部等の形成工程）を示す図である。It is a figure which shows the manufacturing process (formation process of a pressure reference chamber, a tire frame part, etc.) of the pressure sensor element shown in FIG. 本発明の第２実施形態に係る圧力センサー素子を示す断面図である。It is sectional drawing which shows the pressure sensor element which concerns on 2nd Embodiment of this invention. 本発明の圧力センサーの一例を示す断面図である。It is sectional drawing which shows an example of the pressure sensor of this invention. 本発明の高度計の一例を示す斜視図である。It is a perspective view which shows an example of the altimeter of this invention. 本発明の電子機器の一例を示す正面図である。It is a front view which shows an example of the electronic device of this invention. 本発明の移動体の一例を示す斜視図である。It is a perspective view which shows an example of the moving body of this invention.

以下、本発明の圧力センサー素子、圧力センサー、高度計、電子機器および移動体を添付図面に示す各実施形態に基づいて詳細に説明する。   Hereinafter, a pressure sensor element, a pressure sensor, an altimeter, an electronic device, and a moving body of the present invention will be described in detail based on each embodiment shown in the accompanying drawings.

１．圧力センサー素子
＜第１実施形態＞
図１は、本発明の第１実施形態に係る圧力センサー素子を示す断面図、図２は、図１に示す圧力センサー素子が備える抵抗素子の配置を示す平面図である。図３は、図２に示す抵抗素子の抵抗領域のキャリア濃度分布の一例を示すグラフである。図４は、図１に示す圧力センサー素子の作用を説明するための図であって、図４（ａ）は加圧状態を示す断面図、図４（ｂ）は加圧状態を示す平面図である。なお、以下では、説明の便宜上、図１中の上側を「上」、下側を「下」という。 1. Pressure sensor element <First embodiment>
FIG. 1 is a cross-sectional view showing a pressure sensor element according to the first embodiment of the present invention, and FIG. 2 is a plan view showing an arrangement of resistance elements included in the pressure sensor element shown in FIG. FIG. 3 is a graph showing an example of the carrier concentration distribution in the resistance region of the resistance element shown in FIG. 4A and 4B are diagrams for explaining the operation of the pressure sensor element shown in FIG. 1, in which FIG. 4A is a cross-sectional view showing a pressurized state, and FIG. 4B is a plan view showing the pressurized state. It is. In the following, for convenience of explanation, the upper side in FIG. 1 is referred to as “upper” and the lower side is referred to as “lower”.

図１に示す圧力センサー素子１は、ダイヤフラム部２０を有する基板２と、ダイヤフラム部２０に設けられている複数のピエゾ抵抗素子５（抵抗素子）と、基板２とともに空洞部Ｓ（圧力基準室）を形成している積層構造体６と、半導体回路９（回路部）と、を備えている。   A pressure sensor element 1 shown in FIG. 1 includes a substrate 2 having a diaphragm portion 20, a plurality of piezoresistive elements 5 (resistive elements) provided in the diaphragm portion 20, and a cavity portion S (pressure reference chamber) together with the substrate 2. And a semiconductor circuit 9 (circuit portion).

以下、圧力センサー素子１を構成する各部を順次説明する。
−基板−
基板２は、半導体基板２１と、半導体基板２１の一方の面上に設けられた絶縁膜２２と、絶縁膜２２の半導体基板２１とは反対側の面上に設けられた絶縁膜２３と、を有している。 Hereinafter, each part which comprises the pressure sensor element 1 is demonstrated sequentially.
-Board-
The substrate 2 includes a semiconductor substrate 21, an insulating film 22 provided on one surface of the semiconductor substrate 21, and an insulating film 23 provided on the surface of the insulating film 22 opposite to the semiconductor substrate 21. Have.

半導体基板２１は、単結晶シリコンで構成されているシリコン層２１１（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層２１２（ボックス層）と、単結晶シリコンで構成されているシリコン層２１３（デバイス層）とがこの順で積層されたＳＯＩ基板である。なお、半導体基板２１は、ＳＯＩ基板に限定されず、例えば、単結晶シリコン基板等の他の半導体基板であってもよい。   The semiconductor substrate 21 includes a silicon layer 211 (handle layer) made of single crystal silicon, a silicon oxide layer 212 (box layer) made of a silicon oxide film, and a silicon layer made of single crystal silicon. 213 (device layer) is an SOI substrate laminated in this order. The semiconductor substrate 21 is not limited to the SOI substrate, and may be another semiconductor substrate such as a single crystal silicon substrate.

絶縁膜２２は、例えば、シリコン酸化膜であり、絶縁性を有する。また、絶縁膜２３は、例えば、シリコン窒化膜であり、絶縁性を有するとともに、フッ酸を含むエッチング液に対する耐性をも有する。ここで、半導体基板２１（シリコン層２１３）と絶縁膜２３（シリコン窒化膜）との間に絶縁膜２２（シリコン酸化膜）が介在していることにより、絶縁膜２３の成膜時に生じた応力が半導体基板２１に伝わるのを絶縁膜２２により緩和することができる。また、絶縁膜２２は、半導体回路９の素子間分離膜として用いることもできる。なお、絶縁膜２２、２３は、前述した構成材料に限定されず、また、必要に応じて、絶縁膜２２、２３のうちのいずれか一方を省略してもよい。   The insulating film 22 is, for example, a silicon oxide film and has an insulating property. Further, the insulating film 23 is, for example, a silicon nitride film, and has an insulation property and resistance to an etching solution containing hydrofluoric acid. Here, since the insulating film 22 (silicon oxide film) is interposed between the semiconductor substrate 21 (silicon layer 213) and the insulating film 23 (silicon nitride film), the stress generated when the insulating film 23 is formed. Is transmitted to the semiconductor substrate 21 by the insulating film 22. The insulating film 22 can also be used as an element isolation film of the semiconductor circuit 9. Note that the insulating films 22 and 23 are not limited to the above-described constituent materials, and any one of the insulating films 22 and 23 may be omitted as necessary.

このような基板２には、周囲の部分よりも薄肉であり、受圧によって撓み変形するダイヤフラム部２０が設けられている。ダイヤフラム部２０は、半導体基板２１の下面に有底の凹部２４を設けることで形成されている。このダイヤフラム部２０は、その下面が受圧面２５となっている。本実施形態では、図２に示すように、ダイヤフラム部２０は、正方形（矩形）の平面視形状である。   Such a substrate 2 is provided with a diaphragm portion 20 which is thinner than the surrounding portion and is bent and deformed by receiving pressure. The diaphragm portion 20 is formed by providing a bottomed recess 24 on the lower surface of the semiconductor substrate 21. The diaphragm 20 has a pressure receiving surface 25 on the lower surface. In the present embodiment, as shown in FIG. 2, the diaphragm portion 20 has a square (rectangular) plan view shape.

本実施形態の基板２では、凹部２４がシリコン層２１１を貫通しており、ダイヤフラム部２０が酸化シリコン層２１２、シリコン層２１３、絶縁膜２２および絶縁膜２３の４層で構成されている。ここで、酸化シリコン層２１２は、後述するように、圧力センサー素子１の製造工程において凹部２４をエッチングにより形成する際にエッチングストップ層として利用することができ、ダイヤフラム部２０の厚さの製品ごとのバラツキを少なくすることができる。   In the substrate 2 of the present embodiment, the recess 24 penetrates the silicon layer 211, and the diaphragm portion 20 is composed of four layers of a silicon oxide layer 212, a silicon layer 213, an insulating film 22, and an insulating film 23. Here, as will be described later, the silicon oxide layer 212 can be used as an etching stop layer when the recess 24 is formed by etching in the manufacturing process of the pressure sensor element 1. The variation of the can be reduced.

なお、凹部２４がシリコン層２１１を貫通せず、ダイヤフラム部２０がシリコン層２１１の薄肉部、酸化シリコン層２１２、シリコン層２１３、絶縁膜２２および絶縁膜２３の５層で構成されていてもよい。   The concave portion 24 may not penetrate the silicon layer 211, and the diaphragm portion 20 may be constituted by five layers of the thin portion of the silicon layer 211, the silicon oxide layer 212, the silicon layer 213, the insulating film 22, and the insulating film 23. .

−ピエゾ抵抗素子（抵抗素子）−
複数のピエゾ抵抗素子５は、図１に示すように、それぞれ、ダイヤフラム部２０の空洞部Ｓ側に形成されている。ここで、ピエゾ抵抗素子５は、半導体基板２１のシリコン層２１３に形成されている。 -Piezoresistive element (resistive element)-
As shown in FIG. 1, the plurality of piezoresistive elements 5 are respectively formed on the cavity portion S side of the diaphragm portion 20. Here, the piezoresistive element 5 is formed in the silicon layer 213 of the semiconductor substrate 21.

図２に示すように、複数のピエゾ抵抗素子５は、ダイヤフラム部２０の外周部に配置されている複数のピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄで構成されている。   As shown in FIG. 2, the plurality of piezoresistive elements 5 are composed of a plurality of piezoresistive elements 5 a, 5 b, 5 c, and 5 d disposed on the outer periphery of the diaphragm portion 20.

基板２の厚さ方向から見た平面視（以下、単に「平面視」という）で四角形をなすダイヤフラム部２０の４つの辺にそれぞれ対応して、ピエゾ抵抗素子５ａ、ピエゾ抵抗素子５ｂ、ピエゾ抵抗素子５ｃ、ピエゾ抵抗素子５ｄが配置されている。   The piezoresistive element 5a, the piezoresistive element 5b, and the piezoresistor respectively correspond to the four sides of the diaphragm portion 20 that form a quadrangle when viewed from the thickness direction of the substrate 2 (hereinafter simply referred to as “planar view”). An element 5c and a piezoresistive element 5d are arranged.

ピエゾ抵抗素子５ａは、ダイヤフラム部２０の対応する辺に対して垂直な方向に沿って延びている抵抗領域５１ａを有する。この抵抗領域５１ａの両端部には、１対の配線２１４ａが電気的に接続されている。同様に、ピエゾ抵抗素子５ｂは、ダイヤフラム部２０の対応する辺に対して垂直な方向に沿って延びている抵抗領域５１ｂを有する。この抵抗領域５１ｂの両端部には、１対の配線２１４ｂが電気的に接続されている。   The piezoresistive element 5 a has a resistance region 51 a extending along a direction perpendicular to the corresponding side of the diaphragm portion 20. A pair of wirings 214a is electrically connected to both ends of the resistance region 51a. Similarly, the piezoresistive element 5 b has a resistance region 51 b extending along a direction perpendicular to the corresponding side of the diaphragm portion 20. A pair of wirings 214b are electrically connected to both ends of the resistance region 51b.

一方、ピエゾ抵抗素子５ｃは、ダイヤフラム部２０の対応する辺に対して平行な方向に沿って延びている抵抗領域５１ｃを有する。この抵抗領域５１ｃの両端部には、１対の配線２１４ｃが電気的に接続されている。同様に、ピエゾ抵抗素子５ｄは、ダイヤフラム部２０の対応する辺に対して平行な方向に沿って延びている抵抗領域５１ｄを有する。この抵抗領域５１ｄの両端部には、１対の配線２１４ｄが電気的に接続されている。   On the other hand, the piezoresistive element 5 c has a resistance region 51 c extending along a direction parallel to the corresponding side of the diaphragm portion 20. A pair of wirings 214c are electrically connected to both ends of the resistance region 51c. Similarly, the piezoresistive element 5 d has a resistance region 51 d extending along a direction parallel to the corresponding side of the diaphragm portion 20. A pair of wirings 214d are electrically connected to both ends of the resistance region 51d.

配線２１４ａ、２１４ｂ、２１４ｃ、２１４ｄは、それぞれ、図示しないが、半導体基板２１の上面に露出する部分を有し、かかる部分を介して半導体回路９に電気的に接続されている。   Although not shown, each of the wirings 214a, 214b, 214c, and 214d has a portion exposed on the upper surface of the semiconductor substrate 21, and is electrically connected to the semiconductor circuit 9 through the portion.

なお、以下では、抵抗領域５１ａ、５１ｂ、５１ｃ、５１ｄをまとめて「抵抗領域５１」、配線２１４ａ、２１４ｂ、２１４ｃ、２１４ｄをまとめて「配線２１４」ともいう。   Hereinafter, the resistance regions 51a, 51b, 51c, and 51d are collectively referred to as “resistance region 51”, and the wirings 214a, 214b, 214c, and 214d are collectively referred to as “wiring 214”.

このようなピエゾ抵抗素子５の抵抗領域５１および配線２１４は、それぞれ、例えば、シリコン（単結晶シリコン）にリン（ｎ型）、ボロン（ｐ型）等の不純物をキャリアとしてドープ（拡散または注入）して構成されている。ここで、配線２１４における不純物のドープ濃度は、抵抗領域５１における不純物のドープ濃度よりも高い。なお、配線２１４の少なくとも一部は、金属で構成されていてもよい。   The resistance region 51 and the wiring 214 of the piezoresistive element 5 are doped (diffused or implanted), for example, with silicon (single crystal silicon) as an impurity such as phosphorus (n-type) and boron (p-type). Configured. Here, the impurity doping concentration in the wiring 214 is higher than the impurity doping concentration in the resistance region 51. Note that at least part of the wiring 214 may be made of metal.

このようなキャリアを含む抵抗領域５１および配線２１４は、ダイヤフラム部２０のシリコン層２１３に埋設されている。すなわち、抵抗領域５１および配線２１４の上面は、抵抗領域５１および配線２１４とは異なる導電型の単結晶シリコンで構成された被覆層２１３ａにより覆われている。   The resistance region 51 and the wiring 214 including such carriers are embedded in the silicon layer 213 of the diaphragm portion 20. In other words, the upper surfaces of the resistance region 51 and the wiring 214 are covered with the covering layer 213 a made of single crystal silicon having a conductivity type different from that of the resistance region 51 and the wiring 214.

ここで、抵抗領域５１および配線２１４の導電型は、シリコン層２１３の抵抗領域５１および配線２１４を除く部分と異なる導電型である。すなわち、抵抗領域５１および配線２１４がｐ型である場合、シリコン層２１３の抵抗領域５１および配線２１４を除く部分はｎ型であり、被覆層２１３ａもｎ型であり、一方、抵抗領域５１および配線２１４がｎ型である場合、シリコン層２１３の抵抗領域５１および配線２１４を除く部分はｐ型であり、被覆層２１３ａもｐ型である。このようにして、抵抗領域５１および配線２１４と、シリコン層２１３の抵抗領域５１および配線２１４を除く部分との間には、ｐｎ接合が形成されている。これにより、抵抗領域５１および配線２１４からのリーク電流を低減することができる。   Here, the conductivity types of the resistance region 51 and the wiring 214 are different from those of the silicon layer 213 excluding the resistance region 51 and the wiring 214. That is, when the resistance region 51 and the wiring 214 are p-type, the portion of the silicon layer 213 excluding the resistance region 51 and the wiring 214 is n-type, and the covering layer 213a is also n-type, whereas the resistance region 51 and the wiring 214 When 214 is n-type, the portion of the silicon layer 213 excluding the resistance region 51 and the wiring 214 is p-type, and the covering layer 213a is also p-type. In this way, a pn junction is formed between the resistance region 51 and the wiring 214 and the portion of the silicon layer 213 excluding the resistance region 51 and the wiring 214. Thereby, leakage current from the resistance region 51 and the wiring 214 can be reduced.

抵抗領域５１および配線２１４の導電型は、ｐ型、ｎ型のいずれであってもよいが、ｐ型であることが好ましい。これにより、ピエゾ抵抗素子５の検出感度を優れたものとすることができる。なお、以下では、抵抗領域５１および配線２１４がｐ型である場合について説明する。   The conductivity type of the resistance region 51 and the wiring 214 may be either p-type or n-type, but is preferably p-type. Thereby, the detection sensitivity of the piezoresistive element 5 can be made excellent. Hereinafter, a case where the resistance region 51 and the wiring 214 are p-type will be described.

また、図３に示すように、抵抗領域５１の厚さｔ２は、ｐ型領域の厚さであり、ダイヤフラム部２０の厚さｔ１に対して５％以上３０％以下の範囲内にあり、ダイヤフラム部２０の被覆層２１３ａ側の面と抵抗領域５１のキャリア濃度のピーク位置との間の距離Ｌがダイヤフラム部２０の厚さｔ１に対して２％以上４０％以下の範囲内にある。これにより、ダイヤフラム部２０を極めて薄くしつつ、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。また、抵抗領域５１が埋設されるため、抵抗領域５１へのノイズの混入を低減することができる。このようなことから、圧力センサー素子１の小型化および高精度化を図ることができる。 Further, as shown in FIG. 3, the thickness t 2 of the resistance region 51 is the thickness of the p-type region, and is in the range of 5% to 30% with respect to the thickness t 1 of the diaphragm portion 20. The distance L between the surface of the diaphragm portion 20 on the coating layer 213a side and the peak position of the carrier concentration in the resistance region 51 is in the range of 2% to 40% with respect to the thickness t 1 of the diaphragm portion 20. . Thereby, the resistance region 51 can be unevenly distributed near the surface of the diaphragm portion 20 while making the diaphragm portion 20 extremely thin, and the detection accuracy by the piezoresistive element 5 can be made excellent. Moreover, since the resistance region 51 is embedded, it is possible to reduce the mixing of noise into the resistance region 51. For this reason, the pressure sensor element 1 can be reduced in size and increased in accuracy.

ここで、ダイヤフラム部２０の厚さｔ１は、０．５μｍ以上１５μｍ以下の範囲内にあることが好ましく、０．５μｍ以上５μｍ以下の範囲内にあることがより好ましく、０．５μｍ以上４μｍ以下の範囲内にあることがさらに好ましい。これにより、幅を小さくしてもダイヤフラム部２０を受圧により撓み変形させることができ、その結果、小型な圧力センサー素子１を実現することができる。 Here, the thickness t 1 of the diaphragm portion 20 is preferably in the range of 0.5 μm or more and 15 μm or less, more preferably in the range of 0.5 μm or more and 5 μm or less, and 0.5 μm or more and 4 μm or less. More preferably, it is in the range. Thereby, even if the width is reduced, the diaphragm portion 20 can be bent and deformed by receiving pressure, and as a result, a small pressure sensor element 1 can be realized.

また、ダイヤフラム部２０の幅ｗは、５０μｍ以上５００μｍ以下の範囲内にあることが好ましく、５０μｍ以上２００μｍ以下の範囲内にあることがより好ましく、８０μｍ以上２００μｍ以下の範囲内にあることがさらに好ましい。これにより、小型な圧力センサー素子１を実現することができる。   The width w of the diaphragm portion 20 is preferably in the range of 50 μm to 500 μm, more preferably in the range of 50 μm to 200 μm, and still more preferably in the range of 80 μm to 200 μm. . Thereby, the small pressure sensor element 1 is realizable.

また、抵抗領域５１の厚さｔ２は、０．１μｍ以上２．０μｍ以下の範囲内にあることが好ましく、０．１μｍ以上１．０μｍ以下の範囲内にあることがより好ましく、０．１μｍ以上０．５μｍ以下の範囲内にあることがさらに好ましい。これにより、ダイヤフラム部２０を極めて薄くしつつ、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。 The thickness t 2 of the resistance region 51 is preferably in the range of 0.1 μm to 2.0 μm, more preferably in the range of 0.1 μm to 1.0 μm, and more preferably 0.1 μm. More preferably, it is in the range of 0.5 μm or less. Thereby, the resistance region 51 can be unevenly distributed near the surface of the diaphragm portion 20 while making the diaphragm portion 20 extremely thin, and the detection accuracy by the piezoresistive element 5 can be made excellent.

また、ダイヤフラム部２０の被覆層２１３ａ側の面と抵抗領域５１のキャリア濃度のピーク位置との間の距離Ｌは、０．０５μｍ以上０．４μｍ以下の範囲内にあることが好ましく、０．１μｍ以上０．４μｍ以下の範囲内にあることがより好ましく、０．１μｍ以上０．３μｍ以下の範囲内にあることがさらに好ましい。これにより、ダイヤフラム部２０を極めて薄くしても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。   The distance L between the surface of the diaphragm portion 20 on the coating layer 213a side and the peak position of the carrier concentration in the resistance region 51 is preferably in the range of 0.05 μm to 0.4 μm, preferably 0.1 μm. More preferably, it is in the range of 0.4 μm or less, and further preferably in the range of 0.1 μm or more and 0.3 μm or less. Thereby, even if the diaphragm part 20 is very thin, the resistance region 51 can be unevenly distributed near the surface of the diaphragm part 20, and the detection accuracy by the piezoresistive element 5 can be made excellent.

また、被覆層２１３ａの厚さは、０．０５μｍ以上０．４μｍ以下の範囲内にあることが好ましく、０．０５μｍ以上０．２０μｍ以下の範囲内にあることがより好ましく、０．０５μｍ以上０．１０μｍ以下の範囲内にあることがさらに好ましい。これにより、これにより、ダイヤフラム部２０を極めて薄くしても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させつつ、抵抗領域５１へのノイズの混入を低減することができる。   The thickness of the coating layer 213a is preferably in the range of 0.05 μm to 0.4 μm, more preferably in the range of 0.05 μm to 0.20 μm, and more preferably 0.05 μm to 0 μm. More preferably, it is in the range of 10 μm or less. Thereby, even if the diaphragm part 20 is very thin, mixing of noise into the resistance region 51 can be reduced while the resistance region 51 is unevenly distributed near the surface of the diaphragm part 20.

以上説明したようなピエゾ抵抗素子５は、配線２１４等を介して、ブリッジ回路（ホイートストンブリッジ回路）を構成している。このブリッジ回路には、駆動電圧を供給する駆動回路（図示せず）が接続されている。そして、このブリッジ回路は、ピエゾ抵抗素子５の抵抗値に応じた信号（電圧）を出力する。このように、ピエゾ抵抗素子５は、歪みにより電気信号を発生する。   The piezoresistive element 5 as described above constitutes a bridge circuit (Wheatstone bridge circuit) via the wiring 214 and the like. A driving circuit (not shown) that supplies a driving voltage is connected to the bridge circuit. The bridge circuit outputs a signal (voltage) corresponding to the resistance value of the piezoresistive element 5. Thus, the piezoresistive element 5 generates an electrical signal due to distortion.

ここで、複数のピエゾ抵抗素子５は、例えば、自然状態における抵抗値が互いに等しくなるように構成されている。   Here, the plurality of piezoresistive elements 5 are configured, for example, such that the resistance values in the natural state are equal to each other.

−積層構造体−
積層構造体６は、前述した基板２との間に空洞部Ｓを画成するように形成されている。ここで、積層構造体６は、ダイヤフラム部２０のピエゾ抵抗素子５側に配置されていてダイヤフラム部２０（または基板２）とともに空洞部Ｓ（内部空間）を区画形成（構成）している。 -Laminated structure-
The laminated structure 6 is formed so as to define a cavity S between itself and the substrate 2 described above. Here, the laminated structure 6 is disposed on the piezoresistive element 5 side of the diaphragm portion 20, and defines (configures) the cavity portion S (internal space) together with the diaphragm portion 20 (or the substrate 2).

この積層構造体６は、基板２上に平面視でピエゾ抵抗素子５を取り囲むように形成された層間絶縁膜６１と、層間絶縁膜６１上に形成された配線層６２と、配線層６２および層間絶縁膜６１上に形成された層間絶縁膜６３と、層間絶縁膜６３上に形成され、複数の細孔６４２（開孔）を備えた被覆層６４１を有する配線層６４と、配線層６４および層間絶縁膜６３上に形成された表面保護膜６５と、被覆層６４１上に設けられた封止層６６とを有している。   The laminated structure 6 includes an interlayer insulating film 61 formed on the substrate 2 so as to surround the piezoresistive element 5 in plan view, a wiring layer 62 formed on the interlayer insulating film 61, a wiring layer 62, and an interlayer An interlayer insulating film 63 formed on the insulating film 61; a wiring layer 64 formed on the interlayer insulating film 63 and having a covering layer 641 having a plurality of pores 642 (openings); the wiring layer 64 and the interlayer A surface protective film 65 formed on the insulating film 63 and a sealing layer 66 provided on the covering layer 641 are provided.

層間絶縁膜６１、６３は、それぞれ、例えば、シリコン酸化膜で構成されている。また、配線層６２、６４および封止層６６は、それぞれ、アルミニウム等の金属で構成されている。また、封止層６６は、被覆層６４１が有する細孔６４２を封止している。また、表面保護膜６５は、例えば、シリコン窒化膜である。   The interlayer insulating films 61 and 63 are each composed of, for example, a silicon oxide film. The wiring layers 62 and 64 and the sealing layer 66 are each made of a metal such as aluminum. Further, the sealing layer 66 seals the pores 642 included in the coating layer 641. The surface protective film 65 is a silicon nitride film, for example.

また、半導体基板２１上およびその上方には、半導体回路９が作り込まれている。この半導体回路９は、ＭＯＳトランジスタ６７等の能動素子、その他必要に応じて形成されたコンデンサ、インダクタ、抵抗、ダイオード、配線（ピエゾ抵抗素子５に接続されている配線２１４、配線層６２、６４の一部を含む）等の回路要素を有している。ここで、ＭＯＳトランジスタ６７は、半導体基板２１の上面にリン、ボロン等の不純物をドープして形成されたソースおよびドレイン（図示せず）と、そのソースとドレインと間に形成されるチャネル領域上に形成されたゲート絶縁膜（図示せず）と、そのゲート絶縁膜上に形成されたゲート電極６７１と、を有している。   A semiconductor circuit 9 is formed on and above the semiconductor substrate 21. The semiconductor circuit 9 includes active elements such as MOS transistors 67, capacitors, inductors, resistors, diodes, wirings (wiring 214 connected to the piezoresistive element 5 and wiring layers 62, 64) formed as necessary. (Including some). Here, the MOS transistor 67 has a source and drain (not shown) formed by doping impurities such as phosphorus and boron on the upper surface of the semiconductor substrate 21, and a channel region formed between the source and drain. A gate insulating film (not shown) formed on the gate insulating film, and a gate electrode 671 formed on the gate insulating film.

このような積層構造体６および半導体回路９は、ＣＭＯＳプロセスのような半導体製造プロセスを用いて形成することができる。   Such a laminated structure 6 and the semiconductor circuit 9 can be formed using a semiconductor manufacturing process such as a CMOS process.

このように、基板２がダイヤフラム部２０および半導体回路９を有することにより、ダイヤフラム部２０と半導体回路９とを１チップ化した圧力センサー素子１を実現することができる。   As described above, since the substrate 2 includes the diaphragm portion 20 and the semiconductor circuit 9, the pressure sensor element 1 in which the diaphragm portion 20 and the semiconductor circuit 9 are integrated into one chip can be realized.

基板２と積層構造体６とによって画成された空洞部Ｓは、密閉された空間である。この空洞部Ｓは、ダイヤフラム部２０の受圧面２５とは反対側に設けられ、圧力センサー素子１が検出する圧力の基準値となる圧力基準室として機能する。本実施形態では、空洞部Ｓが真空状態（３００Ｐａ以下）となっている。空洞部Ｓを真空状態とすることによって、圧力センサー素子１を、真空状態を基準として圧力を検出する「絶対圧センサー」として用いることができ、その利便性が向上する。   The cavity S defined by the substrate 2 and the laminated structure 6 is a sealed space. The cavity S is provided on the side opposite to the pressure receiving surface 25 of the diaphragm 20 and functions as a pressure reference chamber that serves as a reference value of pressure detected by the pressure sensor element 1. In this embodiment, the cavity S is in a vacuum state (300 Pa or less). By making the cavity S into a vacuum state, the pressure sensor element 1 can be used as an “absolute pressure sensor” for detecting pressure with reference to the vacuum state, and the convenience is improved.

ただし、空洞部Ｓは、真空状態でなくてもよく、大気圧であってもよいし、大気圧よりも気圧が低い減圧状態であってもよいし、大気圧よりも気圧が高い加圧状態であってもよい。また、空洞部Ｓには、窒素ガス、希ガス等の不活性ガスが封入されていてもよい。   However, the cavity S may not be in a vacuum state, may be atmospheric pressure, may be in a reduced pressure state where the atmospheric pressure is lower than atmospheric pressure, or is a pressurized state where the atmospheric pressure is higher than atmospheric pressure. It may be. The cavity S may be filled with an inert gas such as nitrogen gas or a rare gas.

以上、圧力センサー素子１の構成について簡単に説明した。
このような構成の圧力センサー素子１は、図４（ａ）に示すように、ダイヤフラム部２０の受圧面２５が受ける圧力Ｐに応じて、ダイヤフラム部２０が変形し、これにより、図４（ｂ）に示すように、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄが歪み、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの抵抗値が変化する。それに伴って、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄが構成するブリッジ回路の出力が変化し、その出力に基づいて、受圧面２５で受けた圧力の大きさを求めることができる。 The configuration of the pressure sensor element 1 has been briefly described above.
As shown in FIG. 4A, the pressure sensor element 1 having such a configuration deforms the diaphragm portion 20 in accordance with the pressure P received by the pressure receiving surface 25 of the diaphragm portion 20, and thereby, FIG. ), The piezoresistive elements 5a, 5b, 5c, and 5d are distorted, and the resistance values of the piezoresistive elements 5a, 5b, 5c, and 5d are changed. Accordingly, the output of the bridge circuit formed by the piezoresistive elements 5a, 5b, 5c, and 5d changes, and the magnitude of the pressure received by the pressure receiving surface 25 can be obtained based on the output.

より具体的に説明すると、前述したようなダイヤフラム部２０の変形が生じる前の自然状態では、例えば、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの抵抗値が互いに等しい場合、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積とが等しく、ブリッジ回路の出力（電位差）はゼロとなる。   More specifically, in the natural state before the deformation of the diaphragm portion 20 as described above, for example, when the resistance values of the piezoresistive elements 5a, 5b, 5c, 5d are equal to each other, the piezoresistive elements 5a, 5b Is equal to the product of the resistance values of the piezoresistive elements 5c and 5d, and the output (potential difference) of the bridge circuit is zero.

一方、前述したようなダイヤフラム部２０の変形が生じると、図４（ｂ）に示すように、ピエゾ抵抗素子５ａ、５ｂの抵抗領域５１ａ、５１ｂにその長手方向に沿った圧縮歪みおよび幅方向に沿った引張歪みが生じるとともに、ピエゾ抵抗素子５ｃ、５ｄの抵抗領域５１ｃ、５１ｄにその長手方向に沿った引張歪みおよびその幅方向に沿った圧縮歪みが生じる。したがって、前述したようなダイヤフラム部２０の変形が生じたとき、ピエゾ抵抗素子５ａ、５ｂの抵抗値とピエゾ抵抗素子５ｃ、５ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少する。   On the other hand, when the diaphragm portion 20 is deformed as described above, as shown in FIG. 4B, the resistance regions 51a and 51b of the piezoresistive elements 5a and 5b are compressed in the longitudinal direction and in the width direction. The tensile strain along the longitudinal direction and the compressive strain along the width direction are generated in the resistance regions 51c and 51d of the piezoresistive elements 5c and 5d. Therefore, when the deformation of the diaphragm portion 20 as described above occurs, one of the resistance values of the piezoresistive elements 5a and 5b and the piezoresistive elements 5c and 5d increases, and the other resistance. The value decreases.

このようなピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの歪みにより、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積との差が生じ、その差に応じた出力（電位差）がブリッジ回路から出力される。このブリッジ回路からの出力に基づいて、受圧面２５で受けた圧力の大きさ（絶対圧）を求めることができる。   Due to the distortion of the piezoresistive elements 5a, 5b, 5c, and 5d, a difference between the product of the resistance values of the piezoresistive elements 5a and 5b and the product of the resistance values of the piezoresistive elements 5c and 5d occurs. The output (potential difference) is output from the bridge circuit. Based on the output from the bridge circuit, the magnitude (absolute pressure) of the pressure received by the pressure receiving surface 25 can be obtained.

ここで、前述したようなダイヤフラム部２０の変形が生じたとき、ピエゾ抵抗素子５ａ、５ｂの抵抗値とピエゾ抵抗素子５ｃ、５ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少するため、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積との差の変化を大きくすることができ、それに伴って、ブリッジ回路からの出力を大きくすることができる。その結果、圧力の検出感度を高めることができる。   Here, when the deformation of the diaphragm portion 20 as described above occurs, one of the resistance values of the piezoresistive elements 5a and 5b and the resistance values of the piezoresistive elements 5c and 5d increases. Since the resistance value decreases, the change in the difference between the product of the resistance values of the piezoresistive elements 5a and 5b and the product of the resistance values of the piezoresistive elements 5c and 5d can be increased. The output can be increased. As a result, the pressure detection sensitivity can be increased.

以上説明したように構成された圧力センサー素子１によれば、ダイヤフラム部２０を極めて薄くしつつ、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。また、抵抗領域５１が被覆層２１３ａにより覆われて埋設されるため、抵抗領域５１へのノイズの混入を低減することができる。このようなことから、圧力センサー素子１の小型化および高精度化を図ることができる。   According to the pressure sensor element 1 configured as described above, the resistance region 51 can be unevenly distributed near the surface of the diaphragm portion 20 while making the diaphragm portion 20 extremely thin, and the detection accuracy by the piezoresistive element 5 can be increased. It can be excellent. In addition, since the resistance region 51 is covered with the coating layer 213a and embedded, noise mixing into the resistance region 51 can be reduced. For this reason, the pressure sensor element 1 can be reduced in size and increased in accuracy.

また、以上説明したように構成された圧力センサー素子１は、以下に説明するような製造方法を用いて製造することができる。   Moreover, the pressure sensor element 1 configured as described above can be manufactured using a manufacturing method as described below.

（圧力センサー素子の製造方法）
次に、本発明の圧力センサー素子の製造方法について、前述した圧力センサー素子１の製造方法を一例として説明する。 (Method for manufacturing pressure sensor element)
Next, the manufacturing method of the pressure sensor element of the present invention will be described by taking the manufacturing method of the pressure sensor element 1 described above as an example.

図５は、図１に示す圧力センサー素子の製造工程（抵抗素子の形成工程）を示す図、図６は、図５に示すアニール後の抵抗素子のキャリア濃度分布の一例を示すグラフである。図７は、図１に示す圧力センサー素子の製造工程（絶縁層、回路部等の形成工程）を示す図である。図８は、図１に示す圧力センサー素子の製造工程（圧力基準室、タイヤフラム部等の形成工程）を示す図である。   5 is a diagram showing a manufacturing process (resistance element forming step) of the pressure sensor element shown in FIG. 1, and FIG. 6 is a graph showing an example of carrier concentration distribution of the resistance element after annealing shown in FIG. FIG. 7 is a diagram illustrating a manufacturing process of the pressure sensor element shown in FIG. 1 (process for forming an insulating layer, a circuit portion, and the like). FIG. 8 is a diagram illustrating a manufacturing process (a process for forming a pressure reference chamber, a tire frame portion, and the like) of the pressure sensor element shown in FIG.

圧力センサー素子１の製造方法は、［１］ピエゾ抵抗素子５を形成する工程と、［２］絶縁膜２２、２３を形成する工程と、［３］積層構造体６および半導体回路９を形成する工程と、［４］ダイヤフラム部２０を形成する工程と、を有する。   The manufacturing method of the pressure sensor element 1 includes: [1] a process of forming the piezoresistive element 5; [2] a process of forming the insulating films 22 and 23; [3] a stacked structure 6 and a semiconductor circuit 9; And [4] forming the diaphragm portion 20.

以下、各工程を順次説明する。
［１］ピエゾ抵抗素子を形成する工程（抵抗素子の製造方法）
１−１基板を準備する工程
まず、図５（ａ）に示すように、単結晶シリコンで構成されているシリコン層２１１（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層２１２（ボックス層）と、単結晶シリコンで構成されているシリコン層２１３（デバイス層）とがこの順で積層されたＳＯＩ基板である半導体基板２１を用意する。
本実施形態では、シリコン層２１３は、ｎ型の導電型を有する。 Hereinafter, each process is demonstrated one by one.
[1] Step of forming piezoresistive element (resistance element manufacturing method)
1-1 Step of Preparing a Substrate First, as shown in FIG. 5A, a silicon layer 211 (handle layer) made of single crystal silicon and a silicon oxide layer 212 made of a silicon oxide film ( A semiconductor substrate 21 which is an SOI substrate in which a box layer) and a silicon layer 213 (device layer) made of single crystal silicon are stacked in this order is prepared.
In the present embodiment, the silicon layer 213 has n-type conductivity.

１−２抵抗領域を形成する工程
そして、半導体基板２１のシリコン層２１３（ｎ型の領域）にボロン（ｐ型）等の不純物をドープ（イオン注入）することにより、図５（ｂ）に示すように、複数の抵抗領域５１および配線２１４を形成する。 1-2 Step of Forming Resistance Region Then, by doping (ion implantation) such as boron (p-type) into the silicon layer 213 (n-type region) of the semiconductor substrate 21, as shown in FIG. In this manner, a plurality of resistance regions 51 and wirings 214 are formed.

例えば、ボロンを＋８０ｋｅＶでイオン注入を行う場合、ピエゾ抵抗素子５へのイオン注入濃度を１×１０１４ａｔｏｍｓ／ｃｍ２程度とする。また、配線２１４へのイオン注入濃度をピエゾ抵抗素子５よりも多くする。例えば、ボロンを１０ｋｅＶでイオン注入を行う場合、配線２１４へのイオン注入濃度を５×１０１５ａｔｏｍｓ／ｃｍ２程度とする。 For example, when ion implantation of boron is performed at +80 keV, the ion implantation concentration into the piezoresistive element 5 is set to about 1 × 10 14 atoms / cm 2 . Further, the ion implantation concentration into the wiring 214 is made higher than that of the piezoresistive element 5. For example, when boron is ion-implanted at 10 keV, the ion implantation concentration into the wiring 214 is set to about 5 × 10 15 atoms / cm 2 .

１−３熱処理する工程
次に、図５（ｃ）に示すように、抵抗領域５１および配線２１４をアニールにより熱処理する。これにより、抵抗領域５１および配線２１４が活性化され、抵抗領域５１および配線２１４の電気的特性を優れたものとすることができる。 1-3 Heat Treatment Step Next, as shown in FIG. 5C, the resistance region 51 and the wiring 214 are heat treated by annealing. Thereby, the resistance region 51 and the wiring 214 are activated, and the electrical characteristics of the resistance region 51 and the wiring 214 can be made excellent.

特に、本工程１−３で用いるアニールは、ラピッドサーマルアニール（Rapid Thermal Anneal：ＲＴＡ）、フラッシュランプアニール（Flash Lamp Anneal：ＦＬＡ）およびエキシマレーザーアニール（Excimer Laser Anneal：ＥＬＡ）のうちのいずれかのアニール（短時間アニール）である。これらのアニールは、いずれも、サーマルバジェット（熱履歴）が低い。そのため、これらのうちのいずれかのアニールを用いることにより、不純物の拡散を低減することができる。したがって、熱処理後の抵抗領域５１の厚さが厚くなったり、抵抗領域５１のキャリア濃度のピーク位置が深い位置へ移動したりすることを低減することができる。よって、例えば図６に示すように抵抗領域５１を浅い位置に留めつつ、抵抗領域５１を活性化させることができる。   In particular, the annealing used in Step 1-3 is one of Rapid Thermal Anneal (RTA), Flash Lamp Anneal (FLA), and Excimer Laser Anneal (ELA). Annealing (short time annealing). All of these anneals have a low thermal budget (thermal history). Therefore, the diffusion of impurities can be reduced by using any one of these annealing methods. Accordingly, it is possible to reduce the thickness of the resistance region 51 after the heat treatment and the shift of the carrier concentration peak position of the resistance region 51 to a deep position. Therefore, for example, as shown in FIG. 6, it is possible to activate the resistance region 51 while keeping the resistance region 51 in a shallow position.

これに対し、例えば炉によるファーネスアニールを用いて熱処理を行った場合、サーマルバジェット（熱履歴）が高いため、ドーパントが拡散しやすい。そのため、熱処理後の抵抗領域５１の厚さの増加や、抵抗領域５１のキャリア濃度のピーク位置が深い位置への移動が比較的大きい。したがって、前述した工程１−２において薄くかつ浅い位置に抵抗領域５１を形成したとしても、薄くかつ浅い位置にある抵抗領域５１を形成することが難しい。ダイヤフラム部２０の厚さが比較的厚い場合であれば、抵抗領域５１が比較的厚かったり深い位置にあったりしても、抵抗領域５１をダイヤフラム部２０の表面側に偏在させることが可能であるため、あまり問題とならないが、ダイヤフラム部２０の厚さが極めて薄い場合、抵抗領域５１をダイヤフラム部２０の表面側に偏在させることができず、ピエゾ抵抗素子５による効率的な検出を行うことが困難となる。   On the other hand, for example, when heat treatment is performed using furnace annealing in a furnace, the thermal budget (heat history) is high, so that the dopant is likely to diffuse. Therefore, an increase in the thickness of the resistance region 51 after the heat treatment and a movement to a position where the peak position of the carrier concentration of the resistance region 51 is deep are relatively large. Therefore, even if the resistance region 51 is formed at a thin and shallow position in the above-described step 1-2, it is difficult to form the resistance region 51 at a thin and shallow position. If the thickness of the diaphragm portion 20 is relatively large, the resistance region 51 can be unevenly distributed on the surface side of the diaphragm portion 20 even if the resistance region 51 is relatively thick or deep. Therefore, although not a problem, when the thickness of the diaphragm portion 20 is extremely thin, the resistance region 51 cannot be unevenly distributed on the surface side of the diaphragm portion 20 and efficient detection by the piezoresistive element 5 can be performed. It becomes difficult.

また、本工程１−３の熱処理は、抵抗領域５１および配線２１４を１０００℃程度に加熱する。   In the heat treatment in Step 1-3, the resistance region 51 and the wiring 214 are heated to about 1000 ° C.

また、本工程１−３において、熱処理後の抵抗領域５１の厚さｔ２は、０．１μｍ以上２．０μｍ以下の範囲内にあることが好ましく、０．１μｍ以上１．０μｍ以下の範囲内にあることがより好ましく、０．１μｍ以上０．５μｍ以下の範囲内にあることがさらに好ましい。これにより、ダイヤフラム部２０を極めて薄く（例えば４μｍ以下に）しても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。 In the present step 1-3, the thickness t 2 of the resistance region 51 after the heat treatment is preferably in the range of 0.1 μm to 2.0 μm, preferably in the range of 0.1 μm to 1.0 μm. More preferably, it is in the range of 0.1 μm or more and 0.5 μm or less. Thereby, even if the diaphragm part 20 is extremely thin (for example, 4 μm or less), the resistance region 51 can be unevenly distributed near the surface of the diaphragm part 20, and the detection accuracy by the piezoresistive element 5 is excellent. Can do.

また、本工程１−３において、熱処理後の抵抗領域５１のキャリア濃度のピーク位置とシリコン層２１３の表面との間の距離Ｌ１は、０．０５μｍ以上１．０μｍ以下の範囲内にあることが好ましく、０．０５μｍ以上０．５μｍ以下の範囲内にあることがより好ましく、０．０５μｍ以上０．２５μｍ以下の範囲内にあることがさらに好ましい。これにより、ダイヤフラム部２０を極めて薄く（例えば４μｍ以下に）しても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。 In Step 1-3, the distance L 1 between the peak position of the carrier concentration in the resistance region 51 after the heat treatment and the surface of the silicon layer 213 is in the range of 0.05 μm to 1.0 μm. Is more preferable, and it is more preferably in the range of 0.05 μm or more and 0.5 μm or less, and further preferably in the range of 0.05 μm or more and 0.25 μm or less. Thereby, even if the diaphragm part 20 is extremely thin (for example, 4 μm or less), the resistance region 51 can be unevenly distributed near the surface of the diaphragm part 20, and the detection accuracy by the piezoresistive element 5 is excellent. Can do.

１−４被覆層を形成する工程
次に、図５（ｄ）に示すように、抵抗領域５１および配線２１４上に被覆層２１３ａを形成する。 Step of Forming 1-4 Covering Layer Next, as shown in FIG. 5D, the covering layer 213 a is formed on the resistance region 51 and the wiring 214.

被覆層２１３ａの形成は、シリコンをエピタキシャル成長させることにより行う。これにより、抵抗領域５１および配線２１４を被覆層２１３ａにより覆って埋設することができる。そのため、抵抗領域５１および配線２１４へのノイズの混入を低減することができる。特に、被覆層２１３ａをエピタキシャル成長により形成するため、特許文献１に記載の方法と異なり、抵抗領域５１の厚さを極めて薄くしつつ、極めて浅い位置に抵抗領域５１を埋設することができる。   The covering layer 213a is formed by epitaxially growing silicon. Thereby, the resistance region 51 and the wiring 214 can be covered and buried by the covering layer 213a. Therefore, noise can be reduced in the resistance region 51 and the wiring 214. In particular, since the coating layer 213a is formed by epitaxial growth, unlike the method described in Patent Document 1, the resistance region 51 can be embedded in a very shallow position while the thickness of the resistance region 51 is extremely thin.

また、本工程１−４で行うエピタキシャル成長に用いる原料ガスとしては、特に限定されないが、例えば、ジシラン（Ｓｉ２Ｈ６）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガス等が挙げられ、ジシランガスを用いることが好ましい。ジシランガスを用いてエピタキシャル成長を行うことにより、比較的低温（４５０℃程度）で被覆層２１３ａを形成することができる。そのため、被覆層２１３ａを形成する工程１−４において、抵抗領域５１が拡散することを低減することができる。 The source gas used for the epitaxial growth performed in this step 1-4 is not particularly limited, and examples thereof include disilane (Si 2 H 6 ) gas and dichlorosilane (SiH 2 Cl 2 ) gas, and disilane gas is used. It is preferable. By performing epitaxial growth using disilane gas, the coating layer 213a can be formed at a relatively low temperature (about 450 ° C.). Therefore, it is possible to reduce the diffusion of the resistance region 51 in the process 1-4 for forming the covering layer 213a.

また、エピタキシャル成長を行う際、例えばリン等のドーパントとなるガスを原料ガスに適宜混合することで、所望の導電型（ｎ型）や導電率の被覆層２１３ａを形成することができる。なお、ｐ型の被覆層２１３ａを形成する場合、例えばボロン等のガスを原料ガスに混合すればよい。   In addition, when epitaxial growth is performed, a coating layer 213a having a desired conductivity type (n-type) or conductivity can be formed by appropriately mixing a gas serving as a dopant such as phosphorus with a source gas. When forming the p-type coating layer 213a, for example, a gas such as boron may be mixed with the source gas.

また、本工程１−４において、被覆層２１３ａの厚さは、０．０５μｍ以上０．４μｍ以下の範囲内にあることが好ましく、０．０５μｍ以上０．３μｍ以下の範囲内にあることがより好ましく、０．１μｍ以上０．２μｍ以下の範囲内にあることがさらに好ましい。これにより、ダイヤフラム部２０を極めて薄くしても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。   Moreover, in this process 1-4, it is preferable that the thickness of the coating layer 213a exists in the range of 0.05 micrometer or more and 0.4 micrometer or less, and it exists in the range of 0.05 micrometer or more and 0.3 micrometer or less. Preferably, it is in the range of 0.1 μm or more and 0.2 μm or less. Thereby, even if the diaphragm part 20 is very thin, the resistance region 51 can be unevenly distributed near the surface of the diaphragm part 20, and the detection accuracy by the piezoresistive element 5 can be made excellent.

以上のようなピエゾ抵抗素子５の製造方法によれば、抵抗領域５１をラピッドサーマルアニール、フラッシュランプアニールおよびエキシマレーザーアニールのうちのいずれかのアニールにより熱処理するため、サーマルバジェット（熱履歴）が低く、不純物の拡散を低減して抵抗領域５１を浅い位置に留めつつ、抵抗領域５１を活性化させることができる。また、得られるピエゾ抵抗素子５において、抵抗領域５１が被覆層２１３ａにより覆われて埋設されるため、抵抗領域５１へのノイズの混入を低減することができる。特に、被覆層２１３ａをエピタキシャル成長により形成するため、抵抗領域５１の厚さを極めて薄くしつつ、極めて浅い位置に抵抗領域５１を埋設することができる。   According to the manufacturing method of the piezoresistive element 5 as described above, since the resistance region 51 is heat-treated by any one of rapid thermal annealing, flash lamp annealing, and excimer laser annealing, the thermal budget (thermal history) is low. The resistance region 51 can be activated while the diffusion of impurities is reduced to keep the resistance region 51 in a shallow position. Further, in the obtained piezoresistive element 5, the resistance region 51 is covered and embedded with the coating layer 213a, so that the mixing of noise into the resistance region 51 can be reduced. In particular, since the covering layer 213a is formed by epitaxial growth, the resistance region 51 can be embedded at a very shallow position while the thickness of the resistance region 51 is extremely reduced.

［２］絶縁膜２２、２３を形成する工程
次に、図７（ａ）に示すように、シリコン層２１３上に絶縁膜２２および絶縁膜２３をこの順で形成する。 [2] Step of Forming Insulating Films 22 and 23 Next, as shown in FIG. 7A, the insulating film 22 and the insulating film 23 are formed on the silicon layer 213 in this order.

絶縁膜２２、２３の形成は、それぞれ、例えば、スパッタリング法、ＣＶＤ法等により行うことができる。   The insulating films 22 and 23 can be formed by, for example, a sputtering method, a CVD method, or the like.

［３］積層構造体６および半導体回路９を形成する工程
３−１ＭＯＳトランジスタ６７の形成
次に、図７（ｂ）に示すように、シリコン層２１３上にＭＯＳトランジスタ６７を形成する。 [3] Step of Forming Laminated Structure 6 and Semiconductor Circuit 9 3-1 Formation of MOS Transistor 67 Next, as shown in FIG. 7B, a MOS transistor 67 is formed on the silicon layer 213.

ここで、ＭＯＳトランジスタ６７の形成は、公知の半導体製造プロセスを用いて行うことができる。   Here, the MOS transistor 67 can be formed by using a known semiconductor manufacturing process.

３−２層間絶縁膜・配線層形成工程
次に、図７（ｃ）に示すように、絶縁膜２３およびＭＯＳトランジスタ６７等を覆うように、犠牲層４１、配線層６２、犠牲層４２、配線層６４および表面保護膜６５をこの順で形成する。 3-2 Interlayer Insulating Film / Wiring Layer Formation Step Next, as shown in FIG. 7C, the sacrificial layer 41, the wiring layer 62, the sacrificial layer 42, and the wiring are formed so as to cover the insulating film 23, the MOS transistor 67, and the like. The layer 64 and the surface protective film 65 are formed in this order.

この犠牲層４１、４２は、それぞれ、後述する空洞部形成工程により一部が除去され、残部が層間絶縁膜６１、６３となるものである。犠牲層４１、４２の形成は、それぞれ、シリコン酸化膜をスパッタリング法、ＣＶＤ法等により形成し、そのシリコン酸化膜をエッチングによりパターニングすることにより行う。   The sacrificial layers 41 and 42 are partly removed by a cavity forming step to be described later, and the remaining portions become the interlayer insulating films 61 and 63. The sacrificial layers 41 and 42 are formed by forming a silicon oxide film by sputtering, CVD, or the like, and patterning the silicon oxide film by etching.

また、犠牲層４１、４２の厚さは、それぞれ、特に限定されないが、例えば、１５００ｎｍ以上５０００ｎｍ以下程度とされる。   The thicknesses of the sacrificial layers 41 and 42 are not particularly limited, but are, for example, about 1500 nm to 5000 nm.

また、配線層６２、６４の形成は、それぞれ、例えばアルミニウム等よりなる層をスパッタリング法、ＣＶＤ法等により形成した後、パターニング処理することにより行う。   In addition, the wiring layers 62 and 64 are formed by forming a layer made of, for example, aluminum by a sputtering method, a CVD method, or the like, and then performing a patterning process.

ここで、配線層６２、６４の厚さは、それぞれ、特に限定されないが、例えば、３００ｎｍ以上９００ｎｍ以下程度とされる。   Here, the thicknesses of the wiring layers 62 and 64 are not particularly limited, but are, for example, about 300 nm to 900 nm.

このような犠牲層４１、４２および配線層６２、６４からなる積層構造は、通常のＣＭＯＳプロセスを用いて形成され、その積層数は、必要に応じて適宜に設定される。すなわち、必要に応じてさらに多くの犠牲層や配線層が積層される場合もある。   Such a laminated structure composed of the sacrificial layers 41 and 42 and the wiring layers 62 and 64 is formed using a normal CMOS process, and the number of laminated layers is appropriately set as necessary. That is, more sacrificial layers and wiring layers may be stacked as necessary.

また、表面保護膜６５の形成は、例えば、スパッタリング法、ＣＶＤ法等によりを行うことができる。これにより、後述する工程３−３でのエッチングの際、犠牲層４１、４２の層間絶縁膜６１、６３となる部分を保護することができる。表面保護膜６５の構成材料としては、例えば、シリコン酸化膜、シリコン窒化膜、ポリイミド膜、エポキシ樹脂膜など、素子を水分、ゴミ、傷などから保護するための耐性を有するものが挙げられ、特に、シリコン窒化膜が好適である。図示しないが、前述したシリコン酸化膜およびシリコン窒化膜を有する表面保護膜６５を形成する際には、シリコン酸化膜およびシリコン窒化膜をこの順で一様に形成した後にこれらの層をパターニングすることにより形成する。表面保護膜６５の厚さは、特に限定されないが、例えば、５００ｎｍ以上２０００ｎｍ以下程度とされる。   The surface protective film 65 can be formed by, for example, a sputtering method or a CVD method. Thereby, the part used as the interlayer insulation films 61 and 63 of the sacrificial layers 41 and 42 at the time of the etching by process 3-3 mentioned later can be protected. The constituent material of the surface protective film 65 includes, for example, a silicon oxide film, a silicon nitride film, a polyimide film, an epoxy resin film, etc. having resistance to protect the element from moisture, dust, scratches, etc. A silicon nitride film is preferable. Although not shown, when the surface protective film 65 having the silicon oxide film and the silicon nitride film is formed, the silicon oxide film and the silicon nitride film are uniformly formed in this order, and then these layers are patterned. To form. Although the thickness of the surface protective film 65 is not specifically limited, For example, it is about 500 nm or more and 2000 nm or less.

３−３空洞部形成工程
次に、犠牲層４１、４２の一部を除去することにより、図８（ａ）に示すように、絶縁膜２３と被覆層６４１との間に空洞部Ｓ（キャビティ）を形成する。これにより、層間絶縁膜６１、６３が形成される。 3-3 Cavity Formation Step Next, by removing a part of the sacrificial layers 41 and 42, as shown in FIG. 8A, a cavity S (cavity) is formed between the insulating film 23 and the coating layer 641. ). Thereby, interlayer insulating films 61 and 63 are formed.

空洞部Ｓの形成は、被覆層６４１に形成された複数の細孔６４２を通じたエッチングにより、犠牲層４１、４２の一部を除去することにより行う。ここで、かかるエッチングとしてウェットエッチングを用いる場合、複数の細孔６４２からフッ酸、緩衝フッ酸等のエッチング液を供給し、ドライエッチングを用いる場合、複数の細孔６４２からフッ化水素酸ガス等のエッチングガスを供給する。このようなエッチングの際、絶縁膜２３がエッチングストップ層として機能する。また、絶縁膜２３は、エッチング液に対する耐性を有することから、絶縁膜２３に対して下側の構成部（例えば、絶縁膜２２、ピエゾ抵抗素子５、配線２１４等）をエッチング液から保護する機能をも有する。   The cavity S is formed by removing a part of the sacrificial layers 41 and 42 by etching through the plurality of pores 642 formed in the coating layer 641. Here, when wet etching is used as such etching, an etching solution such as hydrofluoric acid or buffered hydrofluoric acid is supplied from the plurality of pores 642, and when dry etching is used, hydrofluoric acid gas or the like is supplied from the plurality of pores 642. Etching gas is supplied. In such etching, the insulating film 23 functions as an etching stop layer. In addition, since the insulating film 23 has resistance to the etching solution, the function of protecting the components below the insulating film 23 (for example, the insulating film 22, the piezoresistive element 5, the wiring 214, etc.) from the etching solution. It also has.

３−４封止工程
次に、図８（ｂ）に示すように、被覆層６４１上に、シリコン酸化膜、シリコン窒化膜、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ等の金属膜等からなる封止層６６をスパッタリング法、ＣＶＤ法等により形成し、各細孔６４２を封止する。これより、空洞部Ｓが封止層６６により封止され、積層構造体６を得る。 3-4 Sealing Step Next, as shown in FIG. 8B, a sealing layer 641 is made of a silicon oxide film, a silicon nitride film, a metal film such as Al, Cu, W, Ti, or TiN. The stop layer 66 is formed by sputtering, CVD, or the like, and each pore 642 is sealed. Thus, the cavity S is sealed with the sealing layer 66, and the laminated structure 6 is obtained.

ここで、封止層６６の厚さは、特に限定されないが、例えば、１０００ｎｍ以上５０００ｎｍ以下程度とされる。   Here, the thickness of the sealing layer 66 is not particularly limited, but is, for example, about 1000 nm to 5000 nm.

［４］ダイヤフラム部２０を形成する工程
次に、シリコン層２１１の下面を必要に応じて研削した後、シリコン層２１１の下面（一方の面側）の一部をエッチングにより除去（加工）することにより、図８（ｃ）に示すように、凹部２４を形成する。これにより、ダイヤフラム部２０が形成される。 [4] Step of Forming Diaphragm 20 Next, after grinding the lower surface of the silicon layer 211 as necessary, a part of the lower surface (one surface side) of the silicon layer 211 is removed (processed) by etching. Thereby, as shown in FIG.8 (c), the recessed part 24 is formed. Thereby, the diaphragm part 20 is formed.

ここで、シリコン層２１１の下面の一部を除去する際、酸化シリコン層２１２がエッチングストップ層として機能する。これにより、ダイヤフラム部２０の厚さを高精度に規定することができる。   Here, when part of the lower surface of the silicon layer 211 is removed, the silicon oxide layer 212 functions as an etching stop layer. Thereby, the thickness of the diaphragm part 20 can be prescribed | regulated with high precision.

なお、シリコン層２１１の下面の一部を除去する方法としては、ドライエッチングであっても、ウェットエッチング等であってもよい。
以上のような工程により、圧力センサー素子１を製造することができる。 Note that a method for removing a part of the lower surface of the silicon layer 211 may be dry etching, wet etching, or the like.
The pressure sensor element 1 can be manufactured by the process as described above.

以上説明したような圧力センサー素子１の製造方法によれば、得られる圧力センサー素子１において、ダイヤフラム部２０を極めて薄くしても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。また、得られる圧力センサー素子１において、抵抗領域５１が被覆層２１３ａにより覆われて埋設されるため、抵抗領域５１へのノイズの混入を低減することができる。このようなことから、得られる圧力センサー素子１の小型化および高精度化を図ることができる。   According to the manufacturing method of the pressure sensor element 1 as described above, in the obtained pressure sensor element 1, the resistance region 51 can be unevenly distributed near the surface of the diaphragm part 20 even if the diaphragm part 20 is extremely thin. The detection accuracy by the piezoresistive element 5 can be made excellent. Further, in the pressure sensor element 1 obtained, the resistance region 51 is covered and embedded with the coating layer 213a, so that the mixing of noise into the resistance region 51 can be reduced. For this reason, the pressure sensor element 1 obtained can be reduced in size and increased in accuracy.

＜第２実施形態＞
図９は、本発明の第２実施形態に係る圧力センサー素子を示す断面図である。 Second Embodiment
FIG. 9 is a sectional view showing a pressure sensor element according to the second embodiment of the present invention.

本実施形態の圧力センサー素子は、圧力基準室の構成（配置）が異なる以外は、前述した第１実施形態と同様である。   The pressure sensor element of the present embodiment is the same as that of the first embodiment described above except that the configuration (arrangement) of the pressure reference chamber is different.

なお、以下の説明では、第２実施形態に関し、前述した実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図９において、前述した実施形態と同様の構成については、同一符号を付している。   In the following description, the second embodiment will be described with a focus on differences from the above-described embodiment, and description of similar matters will be omitted. In FIG. 9, the same reference numerals are given to the same configurations as those in the above-described embodiment.

図９に示す圧力センサー素子１Ａは、第１実施形態の積層構造体６に代えて、基板２とともに空洞部Ｓ１（圧力基準室）を形成している基板３を備えている。ここで、基板３は、基板２の凹部２４の開口を塞いで基板２の下面（シリコン層２１１の表面）に接合されている。このように、基板３で凹部２４を気密的に封止することで、圧力基準室である空洞部Ｓ１が形成される。また、基板３としては、圧力基準室として機能する空洞部Ｓ１を形成することができれば、特に限定されないが、例えば、シリコン基板、ガラス基板、セラミックス基板等を用いることができる。また、基板３は、空洞部Ｓ１を介してダイヤフラム部２０と対向している部分が差圧（空洞部Ｓ１の圧力と環境圧力の差）で変形しないように、ダイヤフラム部２０に対して十分に厚くなっている。   A pressure sensor element 1A shown in FIG. 9 includes a substrate 3 that forms a cavity S1 (pressure reference chamber) together with the substrate 2 in place of the laminated structure 6 of the first embodiment. Here, the substrate 3 is bonded to the lower surface of the substrate 2 (the surface of the silicon layer 211) by closing the opening of the recess 24 of the substrate 2. In this way, the cavity 24 S1 that is a pressure reference chamber is formed by hermetically sealing the recess 24 with the substrate 3. The substrate 3 is not particularly limited as long as the cavity S1 functioning as a pressure reference chamber can be formed. For example, a silicon substrate, a glass substrate, a ceramic substrate, or the like can be used. In addition, the substrate 3 is sufficiently large relative to the diaphragm portion 20 so that the portion facing the diaphragm portion 20 through the cavity portion S1 is not deformed by a differential pressure (difference between the pressure of the cavity portion S1 and the environmental pressure). It is thick.

ここで、本実施形態では、前述したように、基板２のシリコン層２１１側に圧力基準室として機能する空洞部Ｓ１を設けているため、ダイヤフラム部２０の空洞部Ｓ１とは反対側の面が受圧面２５Ａとなっている。   Here, in the present embodiment, as described above, since the cavity S1 that functions as the pressure reference chamber is provided on the silicon layer 211 side of the substrate 2, the surface on the opposite side to the cavity S1 of the diaphragm 20 is formed. It is a pressure receiving surface 25A.

なお、図９では、回路部の図示を省略しているが、前述した第１実施形態の半導体回路９と同様の回路部を設けてもよいし、圧力センサー素子１Ａの外部に回路部を設けてもよい。   In FIG. 9, the circuit portion is not shown, but a circuit portion similar to the semiconductor circuit 9 of the first embodiment described above may be provided, or a circuit portion is provided outside the pressure sensor element 1A. May be.

以上説明したような第２実施形態によっても、第１実施形態と同様、ダイヤフラム部２０を極めて薄くしつつ、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。また、抵抗領域５１が被覆層２１３ａにより覆われて埋設されるため、抵抗領域５１へのノイズの混入を低減することができる。このようなことから、圧力センサー素子１Ａの小型化および高精度化を図ることができる。   According to the second embodiment as described above, similarly to the first embodiment, the resistance region 51 can be unevenly distributed near the surface of the diaphragm portion 20 while making the diaphragm portion 20 extremely thin. The detection accuracy can be made excellent. In addition, since the resistance region 51 is covered with the coating layer 213a and embedded, noise mixing into the resistance region 51 can be reduced. For this reason, the pressure sensor element 1A can be reduced in size and increased in accuracy.

２．圧力センサー
次に、本発明の圧力センサー素子を備える圧力センサー（本発明の圧力センサー）ついて説明する。図１０は、本発明の圧力センサーの一例を示す断面図である。 2. Next, a pressure sensor (pressure sensor of the present invention) including the pressure sensor element of the present invention will be described. FIG. 10 is a cross-sectional view showing an example of the pressure sensor of the present invention.

図１０に示すように、本発明の圧力センサー１００は、圧力センサー素子１と、圧力センサー素子１を収納する筐体１０１と、圧力センサー素子１から得た信号を圧力データに演算する演算部１０２とを備えている。圧力センサー素子１は、配線１０３を介して演算部１０２と電気的に接続されている。   As shown in FIG. 10, the pressure sensor 100 of the present invention includes a pressure sensor element 1, a casing 101 that houses the pressure sensor element 1, and a calculation unit 102 that calculates a signal obtained from the pressure sensor element 1 to pressure data. And. The pressure sensor element 1 is electrically connected to the calculation unit 102 via the wiring 103.

圧力センサー素子１は、筐体１０１の内側に、図示しない固定手段により固定されている。また、筐体１０１には、圧力センサー素子１のダイヤフラム部２０が、例えば大気（筐体１０１の外側）と連通するための貫通孔１０４を有している。   The pressure sensor element 1 is fixed to the inside of the housing 101 by fixing means (not shown). In addition, the housing 101 has a through hole 104 through which the diaphragm portion 20 of the pressure sensor element 1 communicates with, for example, the atmosphere (outside the housing 101).

このような圧力センサー１００によれば、貫通孔１０４を介してダイヤフラム部２０が圧力を受ける。この受圧により圧力センサー素子１から出力された信号を配線１０３を介して演算部に送信し、圧力データを演算する。この演算された圧力データは、図示しない表示部（例えば、パーソナルコンピューターのモニター等）を介して表示することができる。   According to such a pressure sensor 100, the diaphragm portion 20 receives pressure through the through hole 104. A signal output from the pressure sensor element 1 by this pressure reception is transmitted to the calculation unit via the wiring 103 to calculate pressure data. The calculated pressure data can be displayed via a display unit (not shown) (for example, a monitor of a personal computer).

３．高度計
次に、本発明の圧力センサー素子を備える高度計（本発明の高度計）の一例について説明する。図１１は、本発明の高度計の一例を示す斜視図である。 3. Next, an example of an altimeter (the altimeter of the present invention) including the pressure sensor element of the present invention will be described. FIG. 11 is a perspective view showing an example of an altimeter according to the present invention.

高度計２００は、腕時計のように、手首に装着することができる。また、高度計２００の内部には、圧力センサー素子１（圧力センサー１００）が搭載されており、表示部２０１に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。   The altimeter 200 can be worn on the wrist like a wristwatch. Moreover, the pressure sensor element 1 (pressure sensor 100) is mounted inside the altimeter 200, and the altitude from the sea level of the current location or the atmospheric pressure of the current location can be displayed on the display unit 201.

なお、この表示部２０１には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。   The display unit 201 can display various information such as the current time, the user's heart rate, and weather.

４．電子機器
次に、本発明の圧力センサー素子を備える電子機器を適用したナビゲーションシステムについて説明する。図１２は、本発明の電子機器の一例を示す正面図である。 4). Next, a navigation system to which an electronic device including the pressure sensor element of the present invention is applied will be described. FIG. 12 is a front view showing an example of an electronic apparatus of the present invention.

ナビゲーションシステム３００には、図示しない地図情報と、ＧＰＳ（全地球測位システム：Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、圧力センサー素子１と、所定の位置情報または進路情報を表示する表示部３０１とを備えている。   The navigation system 300 includes map information (not shown), position information acquisition means from a GPS (Global Positioning System), self-contained navigation means using a gyro sensor, an acceleration sensor, and vehicle speed data, a pressure sensor element 1 And a display unit 301 that displays predetermined position information or course information.

このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を圧力センサー素子１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。   According to this navigation system, altitude information can be acquired in addition to the acquired position information. By obtaining altitude information, for example, when traveling on an elevated road that shows approximately the same position as a general road, if you do not have altitude information, you are traveling on an ordinary road or on an elevated road The navigation system was unable to determine whether or not the vehicle was being used, and the general road information was provided to the user as priority information. Therefore, in the navigation system 300 according to the present embodiment, altitude information can be acquired by the pressure sensor element 1, and a change in altitude caused by entering the elevated road from a general road is detected, and the navigation information in the traveling state of the elevated road is detected. Can be provided to the user.

なお、表示部３０１は、例えば液晶パネルディスプレイや、有機ＥＬ（Organic Electro-Luminescence）ディスプレイなど、小型かつ薄型化が可能な構成となっている。   The display unit 301 is configured to be small and thin, such as a liquid crystal panel display or an organic EL (Organic Electro-Luminescence) display.

なお、本発明の物理量センサーを備える電子機器は、上記のものに限定されず、例えば、パーソナルコンピューター、携帯電話、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター等に適用することができる。   Note that the electronic device including the physical quantity sensor of the present invention is not limited to the above-described ones. , Electronic endoscope), various measuring instruments, instruments (for example, vehicles, aircraft, ship instruments), flight simulators, and the like.

５．移動体
次いで、本発明の圧力センサー素子を適用した移動体（本発明の移動体）について説明する。図１３は、本発明の移動体の一例を示す斜視図である。 5. Next, the moving body (the moving body of the present invention) to which the pressure sensor element of the present invention is applied will be described. FIG. 13 is a perspective view showing an example of the moving body of the present invention.

図１３に示すように、移動体４００は、車体４０１と、４つの車輪４０２とを有しており、車体４０１に設けられた図示しない動力源（エンジン）によって車輪４０２を回転させるように構成されている。このような移動体４００には、ナビゲーションシステム３００（圧力センサー素子１）が内蔵されている。   As shown in FIG. 13, the moving body 400 includes a vehicle body 401 and four wheels 402, and is configured to rotate the wheels 402 by a power source (engine) (not shown) provided in the vehicle body 401. ing. Such a moving body 400 incorporates a navigation system 300 (pressure sensor element 1).

以上、本発明の圧力センサー素子、圧力センサー、高度計、電子機器および移動体を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。   As described above, the pressure sensor element, pressure sensor, altimeter, electronic device, and moving body of the present invention have been described based on the illustrated embodiments, but the present invention is not limited to these, and the configuration of each part is the same. It can be replaced with any configuration having the above function. Moreover, other arbitrary components may be added.

また、１つのダイヤフラム部に設けられるピエゾ抵抗素子（機能素子）の数は、前述した実施形態では４つである場合を例に説明したが、これに限定されず、例えば、１つ以上３つ以下、または、５つ以上であってもよい。また、ピエゾ抵抗素子の配置や形状等も前述した実施形態に限定されず、例えば、前述した実施形態において、ダイヤフラム部の中央部にもピエゾ抵抗素子を配置してもよい。   Moreover, although the number of piezoresistive elements (functional elements) provided in one diaphragm portion has been described as an example in the above-described embodiment, it is not limited to this. For example, one or more three The number may be 5 or less. Further, the arrangement, shape, and the like of the piezoresistive element are not limited to the above-described embodiment. For example, in the above-described embodiment, the piezoresistive element may be arranged at the center of the diaphragm portion.

１‥‥圧力センサー素子、１Ａ‥‥圧力センサー素子、２‥‥基板、３‥‥基板、５‥‥ピエゾ抵抗素子、５ａ‥‥ピエゾ抵抗素子、５ｂ‥‥ピエゾ抵抗素子、５ｃ‥‥ピエゾ抵抗素子、５ｄ‥‥ピエゾ抵抗素子、６‥‥積層構造体、９‥‥半導体回路、２０‥‥ダイヤフラム部、２１‥‥半導体基板、２２‥‥絶縁膜、２３‥‥絶縁膜、２４‥‥凹部、２５‥‥受圧面、２５Ａ‥‥受圧面、４１‥‥犠牲層、４２‥‥犠牲層、５１‥‥抵抗領域、５１ａ‥‥抵抗領域、５１ｂ‥‥抵抗領域、５１ｃ‥‥抵抗領域、５１ｄ‥‥抵抗領域、６１‥‥層間絶縁膜、６２‥‥配線層、６３‥‥層間絶縁膜、６４‥‥配線層、６５‥‥表面保護膜、６６‥‥封止層、６７‥‥ＭＯＳトランジスタ、１００‥‥圧力センサー、１０１‥‥筐体、１０２‥‥演算部、１０３‥‥配線、１０４‥‥貫通孔、２００‥‥高度計、２０１‥‥表示部、２１１‥‥シリコン層、２１２‥‥酸化シリコン層、２１３‥‥シリコン層、２１３ａ‥‥被覆層、２１４‥‥配線、２１４ａ‥‥配線、２１４ｂ‥‥配線、２１４ｃ‥‥配線、２１４ｄ‥‥配線、３００‥‥ナビゲーションシステム、３０１‥‥表示部、４００‥‥移動体、４０１‥‥車体、４０２‥‥車輪、６４１‥‥被覆層、６４２‥‥細孔、６７１‥‥ゲート電極、Ｌ‥‥距離、Ｌ１‥‥距離、Ｐ‥‥圧力、ｔ１‥‥厚さ、ｔ２‥‥厚さ、Ｓ‥‥空洞部、Ｓ１‥‥空洞部、ｗ‥‥幅 DESCRIPTION OF SYMBOLS 1 ... Pressure sensor element, 1A ... Pressure sensor element, 2 ... Substrate, 3 ... Substrate, 5 ... Piezoresistive element, 5a ... Piezoresistive element, 5b ... Piezoresistive element, 5c ... Piezoresistor Element, 5d ... Piezoresistive element, 6 ... Multilayer structure, 9 ... Semiconductor circuit, 20 ... Diaphragm part, 21 ... Semiconductor substrate, 22 ... Insulating film, 23 ... Insulating film, 24 ... Recess , 25 ... pressure-receiving surface, 25A ... pressure-receiving surface, 41 ... sacrificial layer, 42 ... sacrificial layer, 51 ... resistor region, 51a ... resistor region, 51b ... resistor region, 51c ... resistor region, 51d ...... Resistance region, 61 ... Interlayer insulating film, 62 ... Wiring layer, 63 ... Interlayer insulating film, 64 ... Wiring layer, 65 ... Surface protective film, 66 ... Sealing layer, 67 ... MOS transistor , 100 ... Pressure sensor, 101 ... Case, 102 ... Arithmetic unit, 103, wiring, 104, through-hole, 200, altimeter, 201, display unit, 211, silicon layer, 212, silicon oxide layer, 213, silicon layer, 213a, coating layer, 214... Wiring, 214 a... Wiring, 214 b... Wiring, 214 c... Wiring, 214 d. Wheel, 641 ... Cover layer, 642 ... Fine pore, 671 ... Gate electrode, L ... Distance, L 1 ... Distance, P ... Pressure, t 1 ... Thickness, t 2 ... Thickness , S ... hollow part, S1 ... hollow part, w ... width

Claims (15)

ｎ型またはｐ型の領域を備えるシリコン層を有する基板を準備する工程と、
前記領域に不純物をドープすることにより抵抗領域を形成する工程と、
前記抵抗領域をラピッドサーマルアニール、フラッシュランプアニールおよびエキシマレーザーアニールのうちのいずれかのアニールにより熱処理する工程と、
前記抵抗領域上にシリコンをエピタキシャル成長させることにより被覆層を形成する工程と、
を含むことを特徴とする抵抗素子の製造方法。 providing a substrate having a silicon layer with an n-type or p-type region;
Forming a resistance region by doping the region with impurities;
Heat-treating the resistance region by any one of rapid thermal annealing, flash lamp annealing, and excimer laser annealing;
Forming a coating layer by epitaxially growing silicon on the resistance region;
The manufacturing method of the resistive element characterized by the above-mentioned. 前記被覆層を形成する工程において、ジシランガスを用いて前記エピタキシャル成長を行う請求項１に記載の抵抗素子の製造方法。   The resistance element manufacturing method according to claim 1, wherein the epitaxial growth is performed using disilane gas in the step of forming the covering layer. 前記熱処理する工程において、前記熱処理後の前記抵抗領域の厚さが０．１μｍ以上２．０μｍ以下の範囲内にある請求項１または２に記載の抵抗素子の製造方法。   3. The method of manufacturing a resistance element according to claim 1, wherein, in the heat treatment step, the thickness of the resistance region after the heat treatment is in a range of 0.1 μm to 2.0 μm. 前記被覆層を形成する工程において、前記被覆層の厚さが０．０５μｍ以上０．４μｍ以下の範囲内にある請求項１ないし３のいずれか１項に記載の抵抗素子の製造方法。   4. The method of manufacturing a resistance element according to claim 1, wherein in the step of forming the covering layer, the thickness of the covering layer is in a range of 0.05 μm to 0.4 μm. 請求項１ないし４のいずれか１項に記載の抵抗素子の製造方法を用いて抵抗素子を形成する工程と、
前記基板の一方の面側をエッチングすることにより、前記抵抗素子が設けられたダイヤフラム部を形成する工程と、
を含むことを特徴とする圧力センサー素子の製造方法。 Forming a resistance element using the resistance element manufacturing method according to any one of claims 1 to 4,
Etching one surface side of the substrate to form a diaphragm portion provided with the resistance element;
A method for producing a pressure sensor element, comprising: シリコン層と、
前記シリコン層内にキャリアを含む抵抗領域を有し、歪みに応じた電気信号を発生する抵抗素子と、
前記抵抗領域上の被覆層と、
を備えたダイヤフラム部を有し、
前記抵抗領域の厚さが前記ダイヤフラム部の厚さに対して５％以上３０％以下の範囲内にあり、
前記ダイヤフラム部の前記被覆層側の面と前記抵抗領域のキャリア濃度のピーク位置との間の距離が前記ダイヤフラム部の厚さに対して２％以上４０％以下の範囲内にあることを特徴とする圧力センサー素子。 A silicon layer;
A resistive element having a resistive region containing carriers in the silicon layer and generating an electrical signal in accordance with strain;
A coating layer on the resistance region;
Having a diaphragm part with
The resistance region has a thickness in the range of 5% to 30% with respect to the thickness of the diaphragm portion;
The distance between the surface of the diaphragm portion on the coating layer side and the peak position of the carrier concentration in the resistance region is in the range of 2% to 40% with respect to the thickness of the diaphragm portion, Pressure sensor element. 前記被覆層側に設けられている圧力基準室を備える請求項６に記載の圧力センサー素子。   The pressure sensor element of Claim 6 provided with the pressure reference chamber provided in the said coating layer side. 前記ダイヤフラム部の厚さが０．５μｍ以上１５μｍ以下の範囲内にある請求項６または７に記載の圧力センサー素子。   The pressure sensor element according to claim 6 or 7, wherein a thickness of the diaphragm portion is in a range of 0.5 µm to 15 µm. 前記抵抗領域の厚さが０．１μｍ以上２．０μｍ以下の範囲内にある請求項６ないし８のいずれか１項に記載の圧力センサー素子。   The pressure sensor element according to any one of claims 6 to 8, wherein a thickness of the resistance region is in a range of 0.1 µm to 2.0 µm. 前記ダイヤフラム部の前記被覆層側の面と前記抵抗領域のキャリア濃度のピーク位置との間の距離が０．０５μｍ以上０．４μｍ以下の範囲内にある請求項６ないし９のいずれか１項に記載の圧力センサー素子。   The distance between the surface of the diaphragm portion on the coating layer side and the peak position of the carrier concentration in the resistance region is in a range of 0.05 μm or more and 0.4 μm or less. The pressure sensor element described. 前記ダイヤフラム部および回路部を有する基板を備える請求項６ないし１０のいずれか１項に記載の圧力センサー素子。   The pressure sensor element according to claim 6, further comprising a substrate having the diaphragm portion and the circuit portion. 請求項６ないし１１のいずれか１項に記載の圧力センサー素子を備えることを特徴とする圧力センサー。   A pressure sensor comprising the pressure sensor element according to any one of claims 6 to 11. 請求項６ないし１１のいずれか１項に記載の圧力センサー素子を備えることを特徴とする高度計。   An altimeter comprising the pressure sensor element according to any one of claims 6 to 11. 請求項６ないし１１のいずれか１項に記載の圧力センサー素子を備えることを特徴とする電子機器。   An electronic apparatus comprising the pressure sensor element according to claim 6. 請求項６ないし１１のいずれか１項に記載の圧力センサー素子を備えることを特徴とする移動体。   A moving body comprising the pressure sensor element according to claim 6.
JP2016102803A 2015-05-29 2016-05-23 Method for forming resistive element, method for forming pressure sensor element, pressure sensor element, pressure sensor, altimeter, electronic apparatus, and mobile body Pending JP2016224045A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/165,040 US10032936B2 (en) 2015-05-29 2016-05-26 Method for manufacturing resistive element, method for manufacturing pressure sensor element, pressure sensor element, pressure sensor, altimeter, electronic apparatus, and moving object
CN201610371309.0A CN106395735A (en) 2015-05-29 2016-05-30 Method for manufacturing resistive element, method for manufacturing pressure sensor element, pressure sensor element, pressure sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015109533 2015-05-29
JP2015109533 2015-05-29

Publications (1)

Publication Number Publication Date
JP2016224045A true JP2016224045A (en) 2016-12-28

Family

ID=57745642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016102803A Pending JP2016224045A (en) 2015-05-29 2016-05-23 Method for forming resistive element, method for forming pressure sensor element, pressure sensor element, pressure sensor, altimeter, electronic apparatus, and mobile body

Country Status (2)

Country Link
JP (1) JP2016224045A (en)
CN (1) CN106395735A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018063224A (en) * 2016-10-14 2018-04-19 株式会社フジクラ Differential pressure detection element and flow rate measurement device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022062350A (en) * 2020-10-08 2022-04-20 アズビル株式会社 Pressure measurement device
DE102021200720B4 (en) * 2021-01-27 2023-08-03 Infineon Technologies Ag TRANSISTOR-BASED STRESS SENSOR AND METHOD FOR DETERMINING A GRADIENT-COMPENSATED MECHANICAL STRESS COMPONENT

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098664A1 (en) * 2001-01-23 2002-07-25 Ziwei Fang Method of producing SOI materials
US20020187614A1 (en) * 2001-04-16 2002-12-12 Downey Daniel F. Methods for forming ultrashallow junctions with low sheet resistance
CN102412283B (en) * 2011-10-18 2013-07-24 上海华虹Nec电子有限公司 Silicon-germanium HBT (heterojunction bipolar transistor) device and fabrication method thereof
CN102980694B (en) * 2012-11-29 2015-07-29 北京大学 Without the MEMS piezoresistive pressure transducer and preparation method thereof of strain films structure
TWI506278B (en) * 2012-12-06 2015-11-01 Murata Manufacturing Co High Voltage Resistive MEMS Sensors
CN104634487B (en) * 2015-02-16 2017-05-31 迈尔森电子（天津）有限公司 Mems pressure sensor and forming method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018063224A (en) * 2016-10-14 2018-04-19 株式会社フジクラ Differential pressure detection element and flow rate measurement device

Also Published As

Publication number Publication date
CN106395735A (en) 2017-02-15

Similar Documents

Publication Publication Date Title
US9891125B2 (en) Electronic device, physical quantity sensor, pressure sensor, vibrator, altimeter, electronic apparatus, and moving object
US20160033347A1 (en) Physical quantity sensor, pressure sensor, altimeter, electronic device, and moving object
JP2016102768A (en) Electronic device, physical quantity sensor, pressure sensor, vibrator, altimeter, electronic apparatus and mobile body
US10032936B2 (en) Method for manufacturing resistive element, method for manufacturing pressure sensor element, pressure sensor element, pressure sensor, altimeter, electronic apparatus, and moving object
US20150217989A1 (en) Mems device, pressure sensor, altimeter, electronic apparatus, and moving object
JP2016095284A (en) Electronic device, physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body
US20150268114A1 (en) Physical quantity sensor, method for manufacturing physical quantity sensor, pressure sensor, altimeter, electronic device, and moving object
JP2015184046A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and mobile body
US9645027B2 (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving object
US20160138990A1 (en) Electronic Device, Physical Quantity Sensor, Pressure Sensor, Altimeter, Electronic Apparatus, And Moving Object
JP2016224045A (en) Method for forming resistive element, method for forming pressure sensor element, pressure sensor element, pressure sensor, altimeter, electronic apparatus, and mobile body
US9541460B2 (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving object
JP2015143635A (en) Physical quantity sensor, altimeter, electronic apparatus and movable body
US9682858B2 (en) Electronic device, physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving object
US9856138B2 (en) Electronic device, pressure sensor, altimeter, electronic apparatus, and moving object
JP2016099302A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and moving body
JP2015125045A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and movable body
JP2016031278A (en) Physical quantity sensor, pressure sensor, altimeter, electronic device, and moving object
JP2016031279A (en) Physical quantity sensor, pressure sensor, altimeter, electronic device, and moving object
JP2016200534A (en) Electronic device, pressure sensor, altimeter, electronic apparatus, and mobile body
JP2016138794A (en) Electronic device, method for manufacturing electronic device, pressure sensor, vibrator, altimeter, electronic apparatus, and mobile body
JP2016095270A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body
JP2015178999A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and movable body
JP2015152509A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving body
JP2016099147A (en) Physical quantity sensor, pressure sensor, altimeter, electronic apparatus and moving body