JP2016219798A - Electronic component package and package-on-package structure - Google Patents

Electronic component package and package-on-package structure Download PDF

Info

Publication number
JP2016219798A
JP2016219798A JP2016096403A JP2016096403A JP2016219798A JP 2016219798 A JP2016219798 A JP 2016219798A JP 2016096403 A JP2016096403 A JP 2016096403A JP 2016096403 A JP2016096403 A JP 2016096403A JP 2016219798 A JP2016219798 A JP 2016219798A
Authority
JP
Japan
Prior art keywords
electronic component
frame
disposed
component package
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016096403A
Other languages
Japanese (ja)
Other versions
JP6521529B2 (en
Inventor
ウォン ジェオン、スン
Sung Won Jeong
ウォン ジェオン、スン
グヮン コ、ヨウン
Young Gwan Ko
グヮン コ、ヨウン
サム カン、ミュン
Myung Sam Kang
サム カン、ミュン
ホン ミン、タエ
Tae Hong Min
ホン ミン、タエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016219798A publication Critical patent/JP2016219798A/en
Application granted granted Critical
Publication of JP6521529B2 publication Critical patent/JP6521529B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component package and a package-on-package structure.SOLUTION: An electronic component package includes: a frame containing a metal or ceramic based material and having a through-hole; an electronic component disposed in the through-hole; an insulating part at least covering upper portions of the frame and the electronic component; a bonding part at least partially disposed between the frame and the insulating part; and a redistribution part disposed at one side of the frame and the electronic component. The invention relates to the electronic component package and a package-on-package structure.SELECTED DRAWING: Figure 3

Description

本発明は、電子部品パッケージ及びパッケージオンパッケージ構造に関する。   The present invention relates to an electronic component package and a package-on-package structure.

電子部品パッケージとは、電子部品を回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）、例えば、電子機器のメインボードなどに電気的に連結させ、外部の衝撃から電子部品を保護するためのパッケージ技術を意味し、これは、回路基板、例えば、インターポーザ基板内に電子部品を内蔵する埋め込み技術とは区別される。一方、近年、電子部品に関する技術開発の主な傾向の一つは、部品のサイズを縮小することである。これに伴い、パッケージ分野においても、小型電子部品などの需要が急増しており、サイズが小型でありながらも多数のピンを実現することが求められている。   The electronic component package means a packaging technology for electrically connecting an electronic component to a printed circuit board (PCB), for example, a main board of an electronic device, and protecting the electronic component from an external impact. This is distinguished from an embedding technique in which electronic components are embedded in a circuit board, for example, an interposer board. On the other hand, in recent years, one of the main trends of technological development related to electronic components is to reduce the size of the components. Accordingly, in the package field, demand for small electronic components and the like is rapidly increasing, and it is required to realize a large number of pins even though the size is small.

上記のような技術的要求に応えるために提示されたパッケージ技術の一つが、ウェハー上に形成されている電子部品の電極パッドの再配線を用いるウェハーレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ：ＷＬＰ）である。ウェハーレベルパッケージとしては、ファン−インウェハーレベルパッケージ（ｆａｎ−ｉｎ ＷＬＰ）とファン−アウトウェハーレベルパッケージ（ｆａｎ−ｏｕｔ ＷＬＰ）が挙げられ、特にファン−アウトウェハーレベルパッケージは、サイズが小型でありながらも、多数のピンを実現するのに有用であるため、最近活発に開発されている。   One of the package technologies presented to meet the above technical requirements is a wafer level package (WLP) that uses rewiring of electrode pads of electronic components formed on a wafer. The wafer level package includes a fan-in wafer level package (fan-in WLP) and a fan-out wafer level package (fan-out WLP). In particular, the fan-out wafer level package has a small size. However, it has been actively developed recently because it is useful for realizing a large number of pins.

一方、電子部品の性能の向上に伴い、電子部品で発生する熱を効果的に処理することができる放熱構造の重要性がさらに高まっている。また、電子部品パッケージを成す構成要素間の熱膨張係数の差により反りが発生する問題も最小化する必要がある。   On the other hand, with the improvement of the performance of electronic components, the importance of a heat dissipation structure that can effectively process the heat generated in the electronic components is further increased. It is also necessary to minimize the problem of warping due to the difference in thermal expansion coefficient between the components constituting the electronic component package.

本発明の様々な目的の一つは、放熱及び反り特性が向上した電子部品パッケージ及びそれを含むパッケージオンパッケージ構造を提供することにある。   One of the various objects of the present invention is to provide an electronic component package having improved heat dissipation and warping characteristics and a package-on-package structure including the same.

本発明により提案する様々な解決手段のうちの一つは、放熱特性に優れ、且つ反り特性の改善に適した物質、例えば、Ｆｅ−Ｎｉ系合金やセラミック系物質などを用いてパッケージの剛性を補強することができるフレームを導入することである。   One of the various solutions proposed by the present invention is to improve the rigidity of the package by using a material excellent in heat dissipation characteristics and suitable for improving the warpage characteristics, for example, Fe-Ni alloy or ceramic material. Introducing a frame that can be reinforced.

本発明の様々な効果のうちの一つとして、放熱及び反り特性が向上した電子部品パッケージ及びそれを含むパッケージオンパッケージ構造を提供することができる。   As one of various effects of the present invention, it is possible to provide an electronic component package with improved heat dissipation and warping characteristics and a package-on-package structure including the same.

電子機器システムの例を概略的に示すブロック図である。It is a block diagram which shows the example of an electronic device system roughly. 電子機器に適用された電子部品パッケージの例を概略的に示す図である。It is a figure which shows roughly the example of the electronic component package applied to the electronic device. 電子部品パッケージの一例を概略的に示す断面図である。It is sectional drawing which shows an example of an electronic component package roughly. 図３のＩ−Ｉ'線に沿った電子部品パッケージの概略的な切断平面図である。FIG. 4 is a schematic plan view of the electronic component package taken along line II ′ of FIG. 3. 図３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図３の電子部品パッケージのフレームの様々な断面を示す図である。It is a figure which shows various cross sections of the flame | frame of the electronic component package of FIG. 電子部品パッケージの他の一例を概略的に示す断面図である。It is sectional drawing which shows schematically another example of an electronic component package. 図７のＩＩ−ＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。FIG. 8 is a schematic plan view of the electronic component package taken along line II-II ′ in FIG. 7. 図７の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図７の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図７の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図７の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 電子部品パッケージの他の一例を概略的に示す断面図である。It is sectional drawing which shows schematically another example of an electronic component package. 図１０のＩＩＩ−ＩＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。FIG. 11 is a schematic plan view of the electronic component package taken along line III-III ′ of FIG. 10. 図１０の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１０の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１０の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１０の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１０の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 電子部品パッケージの他の一例を概略的に示す断面図である。It is sectional drawing which shows schematically another example of an electronic component package. 図１３のＩＶ−ＩＶ'線に沿った電子部品パッケージの概略的な切断平面図である。FIG. 14 is a schematic plan view of the electronic component package taken along line IV-IV ′ in FIG. 13. 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１３の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１３の電子部品パッケージの貫通配線の様々な断面を示す図である。It is a figure which shows various cross sections of the penetration wiring of the electronic component package of FIG. 電子部品パッケージの他の一例を概略的に示す断面図である。It is sectional drawing which shows schematically another example of an electronic component package. 図１７のＶ−Ｖ'線に沿った電子部品パッケージの概略的な切断平面図である。FIG. 20 is a schematic plan view of the electronic component package taken along line VV ′ of FIG. 17. 図１７の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１７の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１７の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 図１７の電子部品パッケージの概略的な製造工程の一例を示す図である。It is a figure which shows an example of the schematic manufacturing process of the electronic component package of FIG. 電子部品パッケージの他の一例を概略的に示す断面図である。It is sectional drawing which shows schematically another example of an electronic component package. 図２０のＶＩ−ＶＩ'線に沿った電子部品パッケージの概略的な切断平面図である。FIG. 22 is a schematic plan view of the electronic component package taken along line VI-VI ′ of FIG. 20. 電子部品パッケージの他の一例を概略的に示す断面図である。It is sectional drawing which shows schematically another example of an electronic component package. 図２２のＶＩＩ−ＶＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。FIG. 23 is a schematic plan view of the electronic component package taken along line VII-VII ′ of FIG. 22. 電子部品パッケージの他の一例を概略的に示す断面図である。It is sectional drawing which shows schematically another example of an electronic component package. 図２４のＶＩＩＩ−ＶＩＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。FIG. 25 is a schematic plan view of the electronic component package taken along line VIII-VIII ′ in FIG. 24. 電子部品パッケージの他の一例を概略的に示す断面図である。It is sectional drawing which shows schematically another example of an electronic component package. 電子部品パッケージの他の一例を概略的に示す断面図である。It is sectional drawing which shows schematically another example of an electronic component package. パッケージオンパッケージの一例を概略的に示す断面図である。It is sectional drawing which shows an example of a package on package schematically. パッケージオンパッケージの他の一例を概略的に示す断面図である。It is sectional drawing which shows schematically another example of a package on package.

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
電子機器 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for a clearer description.
Electronics

図１は電子機器システムの例を概略的に示すブロック図である。図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／または電気的に連結されている。これらは、後述する他の部品とも結合されて、様々な信号ライン１０９０を形成する。   FIG. 1 is a block diagram schematically showing an example of an electronic device system. Referring to the drawing, the electronic device 1000 houses a main board 1010. The main board 1010 is physically and / or electrically connected to a chip-related component 1020, a network-related component 1030, and other components 1040. These are also combined with other components described below to form various signal lines 1090.

チップ関連部品１０２０には、揮発性メモリー（例えば、ＤＲＡＭ）、非揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップ、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップ、アナログ−デジタルコンバーター、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得ることは勿論である。また、これら部品１０２０が互いに組み合わされてもよい。   Chip related components 1020 include volatile memory (eg, DRAM), non-volatile memory (eg, ROM), memory chips such as flash memory, central processor (eg, CPU), graphic processor (eg, GPU), digital Application processor chips such as signal processors, encryption processors, microprocessors and microcontrollers, analog-digital converters, logic chips such as ASIC (Application-Specific IC), etc. are included, but are not limited to these. Of course, other forms of chip-related components may be included. Moreover, these components 1020 may be combined with each other.

ネットワーク関連部品１０３０には、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びその後のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これに限定されるものではなく、これら以外にも、その他の多数の無線または有線標準やプロトコルのうち任意のものが含まれ得ることは勿論である。また、これらの部品１０３０が、上述のチップ関連部品１０２０とともに互いに組み合わされてもよい。   The network-related component 1030 includes Wi-Fi (IEEE 802.11 family, etc.), WiMAX (IEEE 802.16 family, etc.), IEEE 802.20, LTE (Long Term Evolution), Ev-DO, HSPA +, HSDPA +, HSUPA + , EDGE, GSM (registered trademark), GPS, GPRS, CDMA, TDMA, DECT, Bluetooth (registered trademark), 3G, 4G, 5G, and any other designated as the following This includes, but is not limited to, wireless and wired protocols, and of course, any of a number of other wireless or wired standards and protocols may be included. Moreover, these components 1030 may be combined with each other together with the chip-related component 1020 described above.

その他の部品１０４０には、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター、ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられる受動部品などが含まれ得ることは勿論である。また、これらの部品１０４０が、上述のチップ関連部品１０２０及び／またはネットワーク関連部品１０３０とともに互いに組み合わされてもよい。   Other components 1040 include high frequency inductors, ferrite inductors, power inductors, ferrite beads, LTCC (Low Temperature Co-Firing Ceramics), EMI (Electro Magnetic Interference) filters, MLCCs (Multi-Layer Ceramic Condensers) and the like. However, the present invention is not limited to this, and other than these, it goes without saying that passive components used for various other purposes can be included. Further, these components 1040 may be combined with each other together with the above-described chip-related component 1020 and / or network-related component 1030.

電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／または電気的に連結されているか連結されていない他の部品を含むことができる。この他の部品は、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、バッテリー１０８０、オーディオコーデック（不図示）、ビデオコーデック（不図示）、電力増幅器（不図示）、羅針盤（不図示）、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカー（不図示）、大容量記憶装置（例えば、ハードディスクドライブ）（不図示）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）（不図示）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）（不図示）などを含むが、これに限定されるものではなく、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることは勿論である。   Depending on the type of electronic device 1000, the electronic device 1000 may include other components that are physically and / or electrically connected to the main board 1010. Other components include, for example, camera 1050, antenna 1060, display 1070, battery 1080, audio codec (not shown), video codec (not shown), power amplifier (not shown), compass (not shown), accelerometer ( (Not shown), gyroscope (not shown), speaker (not shown), mass storage device (for example, hard disk drive) (not shown), CD (compact disk) (not shown), and DVD (digital versatile disk) ( (Not shown) etc., but is not limited to this, and other parts used for various purposes may be included depending on the type of electronic device 1000. is there.

電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピューター（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）などであることができる。但し、これに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であり得ることは勿論である。   The electronic device 1000 includes a smart phone, a personal digital assistant, a digital video camera, a digital still camera, a network system, and a computer. It can be a monitor, a tablet, a laptop, a netbook, a television, a video game, a smart watch, and the like. However, the present invention is not limited to this, and it is a matter of course that any other electronic device that processes data can be used.

図２は電子機器に適用された電子部品パッケージの例を概略的に示す図である。電子部品パッケージは、上述の種々の電子機器１０００に様々な用途に適用される。例えば、スマートフォン１１００の本体１１０１の内部にメインボード１１１０が収容されており、上記メインボード１１１０には種々の電子部品１１２０が物理的及び／または電気的に連結されている。また、カメラ１１３０のように、メインボード１１１０に物理的及び／または電気的に連結されているか連結されていない他の部品が本体１１０１内に収容されている。この際、上記電子部品１１２０の一部は上述のようなチップ関連部品であることができ、電子部品パッケージ１００は、例えば、そのうちアプリケーションプロセッサーであることができるが、これに限定されるものではない。   FIG. 2 is a diagram schematically showing an example of an electronic component package applied to an electronic device. The electronic component package is applied to various uses for the various electronic devices 1000 described above. For example, a main board 1110 is accommodated in the main body 1101 of the smartphone 1100, and various electronic components 1120 are physically and / or electrically connected to the main board 1110. Further, like the camera 1130, other components that are physically and / or electrically connected to the main board 1110 or not connected are accommodated in the main body 1101. At this time, a part of the electronic component 1120 may be a chip-related component as described above, and the electronic component package 100 may be, for example, an application processor, but is not limited thereto. .

電子部品パッケージ
図３は電子部品パッケージの一例を概略的に示す断面図である。図４は図３のＩ−Ｉ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、一例による電子部品パッケージ１００Ａは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含む。 Electronic Component Package FIG. 3 is a cross-sectional view schematically showing an example of an electronic component package. FIG. 4 is a schematic plan view of the electronic component package taken along line II ′ of FIG. Referring to the drawing, an electronic component package 100A according to an example includes a frame 110 having a through hole 110X, an electronic component 120 disposed in the through hole 110X, and an insulation covering at least the frame 110 and the upper part of the electronic component 120. A portion 150, a joint portion 111 at least partially disposed between the frame 110 and the insulating portion 150, and rewiring portions 130 and 140 disposed below the frame 110 and the electronic component 120. Including.

フレーム１１０はパッケージ１００Ａを支持するための構成であって、これにより、剛性維持及び厚さ均一性の確保が可能である。フレーム１１０は、上面１１０Ａ及び上記上面１１０Ａと向かい合う下面１１０Ｂを有し、この際、上記貫通孔１１０Ｘが上記上面１１０Ａと下面１１０Ｂとの間を貫通するように形成されることができる。貫通孔１１０Ｘ内には電子部品１２０が配置される。   The frame 110 is configured to support the package 100A, and thus it is possible to maintain rigidity and ensure thickness uniformity. The frame 110 has an upper surface 110A and a lower surface 110B facing the upper surface 110A. At this time, the through hole 110X may be formed to penetrate between the upper surface 110A and the lower surface 110B. An electronic component 120 is disposed in the through hole 110X.

フレーム１１０は金属またはセラミック系物質を含み、これにより、フレーム１１０と電子部品１２０の熱膨張係数の差が最小化されるため、パッケージ１００Ａの反りが減少することができる。また、金属またはセラミック系物質は、通常のモールディング樹脂やプリプレグなどに比べて熱導電性に優れるため、放熱特性も改善することができる。尚、貫通孔１１０Ｘの形成工程をレーザードリル工程でなくエッチング工程により行うことができるため、異物による不良を根本的に除去することができる。金属またはセラミック系物質としては、剛性及び熱伝導度に優れた合金が用いられることができ、この際、合金としては、少なくとも鉄を含むものが用いられることができ、例えば、Ｆｅ−Ｎｉ系合金（Ｉｎｖａｒ）が用いられることができるが、これに限定されるものではない。また、合金に代えて、ジルコニア系（ＺｒＯ２）、アルミナ（Ａｌ２Ｏ３）系、シリコンカーバイド系（ＳｉＣ）、シリコンナイトライド系（Ｓｉ３Ｎ４）物質などのセラミック系物質を用いる場合にも、同一の効果を奏することができる。 The frame 110 includes a metal or a ceramic-based material, thereby minimizing a difference in coefficient of thermal expansion between the frame 110 and the electronic component 120, thereby reducing the warpage of the package 100A. In addition, since the metal or ceramic material is superior in thermal conductivity as compared with a normal molding resin or prepreg, the heat dissipation characteristics can be improved. In addition, since the formation process of the through-hole 110X can be performed not by a laser drill process but by an etching process, defects due to foreign matters can be fundamentally removed. As the metal or ceramic material, an alloy having excellent rigidity and thermal conductivity can be used. In this case, an alloy containing at least iron can be used, for example, an Fe-Ni alloy. (Invar) can be used, but is not limited thereto. In addition, when a ceramic material such as zirconia (ZrO 2 ), alumina (Al 2 O 3 ), silicon carbide (SiC), or silicon nitride (Si 3 N 4 ) is used instead of the alloy Also, the same effect can be achieved.

フレーム１１０の材料は、熱導電性が１Ｗ／ｍＫ以上、例えば、１０Ｗ／ｍＫ〜１５Ｗ／ｍＫ程度であることができる。通常のモールディング樹脂やプリプレグなどは、熱導電性が１Ｗ／ｍＫ未満であって熱放出において極めて劣るが、熱導電性に優れた金属またはセラミック系物質を含む場合、熱導電性が１Ｗ／ｍＫ以上と高いため、熱放出性が改善する。熱導電性は、当該技術分野において公知の熱伝導率測定装置を用いて測定可能である。   The material of the frame 110 may have a thermal conductivity of 1 W / mK or more, for example, about 10 W / mK to 15 W / mK. Conventional molding resins and prepregs have a thermal conductivity of less than 1 W / mK and are extremely inferior in heat release. However, when a metal or ceramic material having excellent thermal conductivity is included, the thermal conductivity is 1 W / mK or more. Therefore, heat release is improved. Thermal conductivity can be measured using a thermal conductivity measuring device known in the art.

フレーム１１０の材料は、熱膨張係数（ＣＴＥ）が１０ｐｐｍ／℃以下、例えば、１ｐｐｍ／℃〜８ｐｐｍ／℃程度であることができる。電子部品、例えば、集積回路の熱膨張係数が２ｐｐｍ／℃〜３ｐｐｍ／℃程度であるが、通常のモールディング樹脂やプリプレグなどの熱膨張係数が１２ｐｐｍ／℃〜５０ｐｐｍ／℃と高くて、両者の差が大きいため、反りが発生しやすい。一方、金属またはセラミック系物質を含む場合には、熱膨張係数を１０ｐｐｍ／℃以下に低めることができ、その結果、電子部品との熱膨張係数差が最小化され、工程中における反りや最終パッケージ製品の反りが改善することができる。熱膨張係数（ＣＴＥ）は、例えば、１００℃〜４００℃の温度区間でＴＭＡ（Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｚｅｒ）などを用いて測定することができる。   The material of the frame 110 may have a coefficient of thermal expansion (CTE) of 10 ppm / ° C. or less, for example, about 1 ppm / ° C. to 8 ppm / ° C. The thermal expansion coefficient of an electronic component, for example, an integrated circuit is about 2 ppm / ° C. to 3 ppm / ° C., but the thermal expansion coefficient of a normal molding resin or prepreg is as high as 12 ppm / ° C. to 50 ppm / ° C. Warping is likely to occur. On the other hand, when a metal or ceramic material is included, the coefficient of thermal expansion can be lowered to 10 ppm / ° C. or less, and as a result, the difference in coefficient of thermal expansion from the electronic component is minimized, warping in the process and the final package. Product warpage can be improved. The coefficient of thermal expansion (CTE) can be measured using, for example, TMA (Thermal Mechanical Analyzer) in the temperature range of 100 ° C. to 400 ° C.

フレーム１１０の材料は、弾性係数が１００ＧＰａ以上、例えば、１３０ＧＰａ〜１６０ＧＰａ程度であることができる。通常のモールディング樹脂やプリプレグなどは弾性係数が数十ＧＰａであるため、剛性維持が困難である。一方、１００ＧＰａ以上の弾性係数を有する場合、さらなる剛性の確保が可能であって、工程性が改善し、最終パッケージ製品の反りが改善する。弾性係数は、応力と変形の比を意味し、ＫＳ Ｍ ３００１、ＫＳ Ｍ ５２７−３、ＡＳＴＭ Ｄ８８２などに明示された引張試験により測定することができる。   The material of the frame 110 may have an elastic modulus of 100 GPa or more, for example, about 130 GPa to 160 GPa. Ordinary molding resins, prepregs and the like have an elastic modulus of several tens of GPa, so that it is difficult to maintain rigidity. On the other hand, when it has an elastic modulus of 100 GPa or more, further rigidity can be ensured, processability is improved, and warping of the final package product is improved. The elastic modulus means a ratio of stress to deformation, and can be measured by a tensile test specified in KS M 3001, KS M 527-3, ASTM D882, or the like.

フレーム１１０の断面における厚さは特に限定されず、電子部品１２０の断面における厚さに応じて設計することができる。例えば、電子部品１２０の種類に応じて、１００μｍ〜５００μｍ程度であることができる。   The thickness of the cross section of the frame 110 is not particularly limited, and can be designed according to the thickness of the cross section of the electronic component 120. For example, it may be about 100 μm to 500 μm depending on the type of the electronic component 120.

接合部１１１は、フレーム１１０と絶縁部１５０との接合を容易にする構成である。接合部１１１は、少なくともフレーム１１０と絶縁部１５０との間に配置され、例えば、フレーム１１０の上面１１０Ａ及び／または下面１１０Ｂに形成されることができる。尚、貫通孔１１０Ｘの内壁にも形成されることができる。接合部１１１は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などからなる。したがって、貫通孔１１０Ｘの内壁などに形成された接合部１１１により、パッケージ１００Ａの放熱特性が向上することができる。接合部１１１は、フレーム１１０を形成するための金属またはセラミック系物質より大きい熱導電性を有することができる。   The joining portion 111 is configured to facilitate joining of the frame 110 and the insulating portion 150. The joint portion 111 is disposed at least between the frame 110 and the insulating portion 150, and may be formed on the upper surface 110A and / or the lower surface 110B of the frame 110, for example. It can be also formed on the inner wall of the through hole 110X. The junction 111 is made of a conductive material such as copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), or an alloy thereof. Etc. Therefore, the heat dissipation characteristics of the package 100A can be improved by the joint portion 111 formed on the inner wall of the through hole 110X. The joint 111 may have a thermal conductivity greater than that of a metal or ceramic material for forming the frame 110.

接合部１１１は、再配線層１３０の導電性パターン１３２のうちグランド（ＧＮＤ）パターンの役割を担う再配線パターンと連結されることができる。電子部品１２０から放出された熱は、接合部１１１を経て導電性パターン１３２のうちグランド（ＧＮＤ）パターンに伝導され、パッケージ１００Ａの下部に分散されることができる。グランド（ＧＮＤ）パターンも電磁波遮断機能を担う。但し、必ずしもこれに限定されるものではなく、接合部１１１が再配線層１３０の再配線パターンと連結されていない場合にも、輻射、対流などによって熱が下部に分散されることができる。   The junction 111 may be connected to a rewiring pattern that serves as a ground (GND) pattern among the conductive patterns 132 of the rewiring layer 130. The heat released from the electronic component 120 is conducted to the ground (GND) pattern of the conductive pattern 132 through the junction 111, and can be dispersed in the lower portion of the package 100A. The ground (GND) pattern also has an electromagnetic wave shielding function. However, the present invention is not necessarily limited to this, and even when the bonding portion 111 is not connected to the rewiring pattern of the rewiring layer 130, heat can be dispersed downward by radiation, convection, or the like.

電子部品１２０は、種々の能動部品（例えば、ダイオード、真空管、トランジスターなど）または受動部品（例えば、インダクタ、コンデンサ、抵抗器など）であることができる。または、数百〜数百万個以上の素子が一つのチップ内に集積化されている集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）チップであることができる。必要に応じて、集積回路がフリップチップ形態でパッケージされた電子部品であってもよい。集積回路は、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップであることができるが、これに限定されるものではない。   The electronic component 120 can be a variety of active components (eg, diodes, vacuum tubes, transistors, etc.) or passive components (eg, inductors, capacitors, resistors, etc.). Alternatively, it may be an integrated circuit (IC) chip in which several hundred to several million elements or more are integrated in one chip. If necessary, the integrated circuit may be an electronic component packaged in a flip chip form. The integrated circuit can be, for example, an application processor chip such as, but not limited to, a central processor (eg, CPU), a graphics processor (eg, GPU), a digital signal processor, a cryptographic processor, a microprocessor, and a microcontroller. Is not to be done.

電子部品１２０は、再配線部１３０、１４０と電気的に連結される電極パッド１２０Ｐを含む。電極パッド１２０Ｐは、電子部品１２０を外部と電気的に連結させるための構成であって、その形成物質としては、導電性物質を特に制限なく用いることができる。導電性物質としても、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などを用いることができるが、これに限定されるものではない。電極パッド１２０Ｐは再配線部１３０、１４０により再配線される。電極パッド１２０Ｐは、埋め込まれた形態であってもよく、または突出した形態であってもよい。   The electronic component 120 includes an electrode pad 120 </ b> P that is electrically connected to the rewiring units 130 and 140. The electrode pad 120P is configured to electrically connect the electronic component 120 to the outside, and a conductive material can be used without particular limitation as a forming material thereof. As the conductive material, copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), or an alloy thereof may be used. Yes, but not limited to this. The electrode pad 120P is rewired by the rewiring units 130 and 140. The electrode pad 120P may be embedded or protruded.

電子部品１２０が集積回路である場合には、本体（符号不図示）、パッシベーション層（符号不図示）、及び電極パッド１２０Ｐを有することができる。本体は、例えば、活性ウェハーをベースとして形成されることができ、この場合、母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などが用いられることができる。パッシベーション層は、本体を外部から保護する機能を担うものであって、例えば、酸化膜または窒化膜などからなってもよく、または酸化膜と窒化膜の二重層からなってもよい。電極パッド１２０Ｐの形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。電極パッド１２０Ｐが形成された面は、活性面（ａｃｔｉｖｅ ｌａｙｅｒ）になる。   When the electronic component 120 is an integrated circuit, it can have a main body (not shown), a passivation layer (not shown), and an electrode pad 120P. The main body can be formed based on, for example, an active wafer. In this case, silicon (Si), germanium (Ge), gallium arsenide (GaAs), or the like can be used as a base material. The passivation layer bears a function of protecting the main body from the outside, and may be composed of, for example, an oxide film or a nitride film, or may be composed of a double layer of an oxide film and a nitride film. Examples of the material for forming the electrode pad 120P include copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), and alloys thereof. A conductive substance can be used. The surface on which the electrode pad 120P is formed becomes an active layer.

電子部品１２０の断面における厚さは特に限定されず、電子部品１２０の種類によって変わり得る。例えば、電子部品が集積回路である場合には、１００μｍ〜４８０μｍ程度であることができるが、これに限定されるものではない。電子部品１２０をフレーム１１０の貫通孔１１０Ｘ内に収容するために、フレーム１１０は貫通孔１１０Ｘによって貫通される何れかの層（ａｎｙ ｌａｙｅｒ）を有することができる。何れかの層（ａｎｙ ｌａｙｅｒ）と再配線部１３０、１４０との間の距離は、電子部品１２０の上面とこれと向かい合う電極パッド１２０Ｐが形成された下面との間の距離より小さくてよい。   The thickness of the cross section of the electronic component 120 is not particularly limited, and may vary depending on the type of the electronic component 120. For example, when the electronic component is an integrated circuit, it can be about 100 μm to 480 μm, but is not limited thereto. In order to house the electronic component 120 in the through hole 110X of the frame 110, the frame 110 may have any layer that is penetrated by the through hole 110X. The distance between any layer and the redistribution parts 130 and 140 may be smaller than the distance between the upper surface of the electronic component 120 and the lower surface on which the electrode pad 120P facing it is formed.

再配線部１３０、１４０は、電子部品１２０の電極パッド１２０Ｐを再配線するための構成である。再配線部１３０、１４０により、様々な機能を有する数十〜数百個の電極パッド１２０Ｐが再配線されることができ、後述する第１外部接続端子１６５を介して、その機能に応じて外部と物理的及び／または電気的に連結されることができる。   The rewiring units 130 and 140 have a configuration for rewiring the electrode pads 120P of the electronic component 120. By the rewiring units 130 and 140, several tens to several hundreds of electrode pads 120P having various functions can be rewired, and externally depending on the function via the first external connection terminal 165 described later. And can be physically and / or electrically connected to each other.

再配線部１３０、１４０は、絶縁層１３１、１４１と、上記絶縁層１３１、１４１上に配置される導電性パターン１３２、１４２と、上記絶縁層１３１、１４１を貫通する導電性ビア１３３、１４３と、を含む再配線層１３０、１４０で構成される。一例による電子部品パッケージ１００Ａでは、再配線部１３０、１４０が複数の再配線層１３０、１４０で構成されているが、これに限定されるものではなく、図面に図示したものと異なって、単層の再配線層で構成されることもできる。また、設計事項に応じて、より多くの層を有する複数の再配線層で構成されることもできる。   The redistribution parts 130 and 140 include insulating layers 131 and 141, conductive patterns 132 and 142 disposed on the insulating layers 131 and 141, and conductive vias 133 and 143 penetrating the insulating layers 131 and 141. , Including rewiring layers 130 and 140. In the electronic component package 100A according to an example, the rewiring portions 130 and 140 are configured by a plurality of rewiring layers 130 and 140, but the present invention is not limited to this, and unlike the one illustrated in the drawings, a single layer is provided. The rewiring layer can also be configured. Moreover, it can also be comprised by the some rewiring layer which has many layers according to a design matter.

絶縁層１３１、１４１の物質としては絶縁物質が用いられることができ、この際、絶縁物質としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）樹脂などが用いられることができる。ＰＩＤ樹脂などの感光性絶縁物質を用いる場合、絶縁層１３１、１４１をより薄く形成することができ、ファインピッチを容易に実現することができる。絶縁層１３１、１４１の物質は、互いに同一であってもよく、必要に応じて、互いに異なってもよい。絶縁層１３１、１４１の厚さも特に限定されず、例えば、それぞれ導電性パターン１３２、１４２を除いた厚さが５μｍ〜２０μｍ程度であり、導電性パターン１３２、１４２の厚さを考慮すると１５μｍ〜７０μｍ程度であることができる。   An insulating material may be used as the material of the insulating layers 131 and 141. In this case, the insulating material may be a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a glass fiber or an inorganic filler. For example, a resin impregnated with a reinforcing material such as prepreg, ABF (Ajinomoto Build-up Film), FR-4, or BT (Bismaleimide Triazine) resin can be used. When a photosensitive insulating material such as PID resin is used, the insulating layers 131 and 141 can be formed thinner, and a fine pitch can be easily realized. The materials of the insulating layers 131 and 141 may be the same as each other or different from each other as necessary. The thickness of the insulating layers 131 and 141 is not particularly limited. For example, the thickness excluding the conductive patterns 132 and 142 is about 5 μm to 20 μm, and considering the thickness of the conductive patterns 132 and 142, the thickness is 15 μm to 70 μm. Can be about.

導電性パターン１３２、１４２は、再配線パターン及び／またはパッドパターンの役割を担うことができ、形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。導電性パターン１３２、１４２は、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、再配線パターンとして、グランド（Ｇｒｏｕｎｄ：ＧＮＤ）パターン、パワー（Ｐｏｗｅｒ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどの役割を担うことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、パッドパターンとして、ビアパッド、外部接続端子パッドなどの役割を担うことができる。導電性パターン１３２、１４２の厚さも特に限定されず、例えば、それぞれ１０μｍ〜５０μｍ程度であることができる。   The conductive patterns 132 and 142 can serve as a rewiring pattern and / or a pad pattern. As a forming material, copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold Conductive substances such as (Au), nickel (Ni), lead (Pb), or alloys thereof can be used. The conductive patterns 132 and 142 can have various functions according to the design design of the corresponding layer. For example, the rewiring pattern can play a role of a ground (GND) pattern, a power (Power: PWR) pattern, a signal (Signal: S) pattern, and the like. Here, the signal (S) pattern includes various signals excluding a ground (GND) pattern, a power (PWR) pattern, and the like, for example, a data signal. Further, the pad pattern can serve as a via pad, an external connection terminal pad, or the like. The thickness of the conductive patterns 132 and 142 is not particularly limited, and can be, for example, about 10 μm to 50 μm.

導電性パターン１４２のうち露出した導電性パターン１４２には、必要に応じて表面処理層がさらに形成されることができる。上記表面処理層は、当該技術分野において公知のものであれば特に限定されず、例えば、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどにより形成されることができる。   A surface treatment layer may be further formed on the exposed conductive pattern 142 of the conductive pattern 142 as necessary. The surface treatment layer is not particularly limited as long as it is known in the technical field. For example, electrolytic gold plating, electroless gold plating, OSP or electroless tin plating, electroless silver plating, electroless nickel plating / substitution It can be formed by gold plating, DIG plating, HASL, or the like.

導電性ビア１３３、１４３は、互いに異なる層に形成された導電性パターン１３２、１４２、電極パッド１２０Ｐなどを電気的に連結させ、その結果、パッケージ１００Ａ内に電気的経路を形成する。導電性ビア１３３、１４３の形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。導電性ビア１３３、１４３も導電性物質で完全に充填されていてもよく、または導電性物質がビアの壁に沿って形成されたものであってもよい。また、その形状としては、下面に向かうほど直径が小さくなるテーパ状、下面に向かうほど直径が大きくなる逆テーパ状、円筒状などの当該技術分野において公知の全ての形状が適用されることができる。   The conductive vias 133 and 143 electrically connect the conductive patterns 132 and 142 formed in different layers, the electrode pads 120P, and the like, thereby forming an electrical path in the package 100A. The conductive vias 133 and 143 may be formed of copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), or these A conductive material such as an alloy can be used. The conductive vias 133 and 143 may also be completely filled with a conductive material, or the conductive material may be formed along the via walls. In addition, as the shape, all shapes known in the technical field such as a tapered shape in which the diameter decreases toward the lower surface, a reverse tapered shape in which the diameter increases in the lower surface, or a cylindrical shape can be applied. .

絶縁部１５０は、基本的には電子部品１２０を保護するための構成である。そのために、絶縁部１５０は電子部品１２０を覆う。覆う形態は特に制限されず、電子部品１２０の少なくとも上部を囲む形態であればよい。一例による電子部品パッケージ１００Ａでは、絶縁部１５０がフレーム１１０も覆う。ここで、覆うという概念は、対象構成要素を絶縁部１５０が直接覆う場合だけでなく、対象構成要素と絶縁部１５０との間に別の構成要素があって、対象構成要素に直接接触せず、間接的に覆う場合も含む概念である。すなわち、少なくとも対象構成要素の上部を保護する形態であればよい。例えば、図面に示すように、接合部１１１などがフレーム１１０の上面１１０Ａ及び／または貫通孔１１０Ｘの内壁に形成されている場合にも、絶縁部１５０がフレーム１１０を覆うものと解釈する。一方、絶縁部１５０は、フレーム１１０の貫通孔１１０Ｘ内の残りの空間を満たすことができ、この場合、具体的な物質に応じて、接着剤の役割を担うとともに、電子部品１２０のバックリングを減少させる役割も担うことができる。   The insulating unit 150 is basically configured to protect the electronic component 120. Therefore, the insulating unit 150 covers the electronic component 120. The form of covering is not particularly limited as long as it surrounds at least the upper part of the electronic component 120. In the electronic component package 100 </ b> A according to an example, the insulating unit 150 also covers the frame 110. Here, the concept of covering is not only the case where the insulating component 150 directly covers the target component, but there is another component between the target component and the insulating portion 150, and the target component does not directly contact the target component. It is a concept including the case of covering indirectly. In other words, at least the upper part of the target component may be protected. For example, as shown in the drawing, the insulating portion 150 is interpreted as covering the frame 110 even when the joint portion 111 or the like is formed on the upper surface 110A of the frame 110 and / or the inner wall of the through hole 110X. On the other hand, the insulating part 150 can fill the remaining space in the through hole 110X of the frame 110. In this case, the insulating part 150 plays a role of an adhesive according to a specific substance, and buckles the electronic component 120. It can also play a role of decreasing.

絶縁部１５０は、複数の物質からなる複数の層で構成されることができる。例えば、貫通孔１１０Ｘ内の空間を第１絶縁部で満たした後、フレーム１１０及び電子部品１２０を第２絶縁部で覆うことができる。または、第１絶縁部を用いて貫通孔１１０Ｘ内の空間を満たすとともに、所定の厚さでフレーム１１０及び電子部品１２０を覆い、その後、第１絶縁部上に第２絶縁部を所定の厚さでさらに覆う形態で用いることもできる。その他にも様々な形態に応用されることができる。   The insulating unit 150 may be composed of a plurality of layers made of a plurality of materials. For example, after the space in the through hole 110X is filled with the first insulating portion, the frame 110 and the electronic component 120 can be covered with the second insulating portion. Alternatively, the first insulating portion is used to fill the space in the through hole 110X, and the frame 110 and the electronic component 120 are covered with a predetermined thickness, and then the second insulating portion is formed on the first insulating portion with a predetermined thickness. It can also be used in a form that further covers. In addition, it can be applied to various forms.

絶縁部１５０の具体的な物質としては、特に限定されず、例えば、絶縁物質が用いられることができる。この際、絶縁物質としては、同様にエポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、これらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグ、ＡＢＦ、ＦＲ−４、ＢＴ、ＰＩＤ樹脂などが用いられることができる。また、ＥＭＣなどの公知のモールディング物質を用いることができることは勿論である。   A specific material of the insulating unit 150 is not particularly limited, and for example, an insulating material can be used. In this case, as the insulating material, a thermosetting resin such as epoxy resin, a thermoplastic resin such as polyimide, and a resin impregnated with a reinforcing material such as glass fiber or inorganic filler, for example, prepreg, ABF, FR -4, BT, PID resin or the like can be used. Of course, a known molding substance such as EMC can be used.

絶縁部１５０は、フレーム１１０の物質より低い弾性係数を有することができる。例えば、絶縁部１５０の弾性係数は１５ＧＰａ以下、例えば、５０ＭＰａ〜１５ＧＰａ程度であることができる。絶縁部１５０の弾性係数が相対的に小さいほど、電子部品１２０に対するバックリング効果及び応力分散効果により、パッケージ１００Ａの反りを減少させることができる。具体的に、絶縁部１５０が貫通孔１１０Ｘの空間を満たすことにより、電子部品１２０に対するバックリング効果を奏することができ、電子部品１２０をカプセル化することにより、電子部品１２０で発生する応力を分散及び緩和させることができる。但し、弾性係数が小さすぎる場合には、変形が激しくて絶縁部の基本的な役割を担うことができなくなる恐れがある。   The insulating part 150 may have a lower elastic modulus than the material of the frame 110. For example, the elastic coefficient of the insulating part 150 can be 15 GPa or less, for example, about 50 MPa to 15 GPa. As the elastic modulus of the insulating part 150 is relatively small, the warping of the package 100A can be reduced due to the buckling effect and the stress dispersion effect on the electronic component 120. Specifically, when the insulating part 150 fills the space of the through hole 110X, a buckling effect can be exerted on the electronic component 120. By encapsulating the electronic component 120, the stress generated in the electronic component 120 is dispersed. And can be relaxed. However, if the elastic modulus is too small, the deformation may be severe and the basic role of the insulating portion may not be achieved.

絶縁部１５０には、電磁波遮断のために、必要に応じて導電性粒子が含まれることができる。導電性粒子としては、電磁波遮断が可能なものであればいかなるものも用いることができ、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、半田（ｓｏｌｄｅｒ）などを用いて形成されることができるが、これは一例に過ぎず、特にこれに限定されるものではない。   The insulating part 150 may include conductive particles as necessary for shielding electromagnetic waves. Any conductive particles can be used as long as they can block electromagnetic waves. For example, copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), Although it can be formed using nickel (Ni), lead (Pb), solder, or the like, this is merely an example, and the present invention is not particularly limited thereto.

絶縁部１５０で満たされた貫通孔１１０Ｘ内の空間の間隔は特に限定されず、通常の技術者が最適化することができる。例えば、１０μｍ〜１５０μｍ程度であることができるが、これに限定されるものではない。   The space interval in the through hole 110X filled with the insulating portion 150 is not particularly limited, and can be optimized by a normal engineer. For example, it may be about 10 μm to 150 μm, but is not limited thereto.

一例による電子部品パッケージ１００Ａは、再配線部１３０、１４０の下部に配置される外部層１６０をさらに含むことができる。外部層１６０は、再配線部１３０、１４０を外部の物理的、化学的損傷などから保護するための構成である。外部層１６０は、再配線部１３０、１４０の再配線層１４０の導電性パターン１４２の少なくとも一部を露出させる第１開口部１６１を有する。第１開口部１６１は、導電性パターン１４２の一部の上面を露出させるが、場合によっては、側面を露出させることもできる。   The electronic component package 100 </ b> A according to an example may further include an outer layer 160 disposed under the rewiring units 130 and 140. The outer layer 160 is configured to protect the rewiring units 130 and 140 from external physical and chemical damage. The outer layer 160 has a first opening 161 that exposes at least a part of the conductive pattern 142 of the rewiring layer 140 of the rewiring portions 130 and 140. The first opening 161 exposes a part of the upper surface of the conductive pattern 142, but in some cases, the side surface can be exposed.

外部層１６０の物質としては、特に限定されず、例えば、半田レジストを用いることができる。その他にも、再配線部１３０、１４０の絶縁層１３１、１４１と同一の物質、例えば、同一のＰＩＤ樹脂を用いることもできる。外部層１６０は単層であることが一般的であるが、必要に応じて多層で構成されてもよい。   The substance of the outer layer 160 is not particularly limited, and for example, a solder resist can be used. In addition, the same material as the insulating layers 131 and 141 of the redistribution parts 130 and 140, for example, the same PID resin can be used. The outer layer 160 is generally a single layer, but may be composed of multiple layers as necessary.

一例による電子部品パッケージ１００Ａは、外部層１６０の再配線層１４０と連結された面と向かい合う反対面を介して外部に露出する第１外部接続端子１６５をさらに含むことができる。第１外部接続端子１６５は、電子部品パッケージ１００Ａを外部と物理的及び／または電気的に連結させるための構成である。例えば、電子部品パッケージ１００Ａは、第１外部接続端子１６５を介して電子機器のメインボードに実装される。第１外部接続端子１６５は第１開口部１６１に配置され、第１開口部１６１を介して露出した導電性パターン１４２と連結される。これにより、電子部品１２０とも電気的に連結される。   The electronic component package 100 </ b> A according to the example may further include a first external connection terminal 165 exposed to the outside through a surface opposite to a surface connected to the rewiring layer 140 of the external layer 160. The first external connection terminal 165 is configured to physically and / or electrically connect the electronic component package 100A to the outside. For example, the electronic component package 100A is mounted on the main board of the electronic device via the first external connection terminal 165. The first external connection terminal 165 is disposed in the first opening 161 and is connected to the conductive pattern 142 exposed through the first opening 161. Thereby, the electronic component 120 is also electrically connected.

第１外部接続端子１６５は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、半田（ｓｏｌｄｅｒ）などで形成されることができるが、これは一例に過ぎず、材質が特にこれに限定されるものではない。第１外部接続端子１６５は、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであることができる。第１外部接続端子１６５は多重層または単一層からなることができる。多重層からなる場合には、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層からなる場合には、スズ−銀半田や銅を含むことができるが、これも一例に過ぎず、これに限定されるものではない。   The first external connection terminal 165 is a conductive material such as copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), solder. However, this is only an example, and the material is not particularly limited to this. The first external connection terminal 165 may be a land, a ball, a pin, or the like. The first external connection terminal 165 may be composed of multiple layers or a single layer. In the case of multiple layers, it can include copper pillars and solder, and in the case of a single layer, it can include tin-silver solder and copper. It is not limited to.

第１外部接続端子１６５の一部はファン−アウト（ｆａｎ−ｏｕｔ）領域に配置される。ファン−アウト（ｆａｎ−ｏｕｔ）領域とは、電子部品が配置されている領域を外れた領域を意味する。すなわち、一例による電子部品パッケージ１００Ａはファン−アウト（ｆａｎ−ｏｕｔ）パッケージである。ファン−アウト（ｆａｎ−ｏｕｔ）パッケージは、ファン−イン（ｆａｎ−ｉｎ）パッケージに比べて信頼性に優れており、多数のＩ／Ｏ端子が実現可能であって、３Ｄ接続（３Ｄ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）が容易である。また、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージなどに比べて、別の基板がなくても電子機器に実装可能であるため、パッケージの厚さを薄く製造することができ、価格競争力に優れる。   A part of the first external connection terminal 165 is disposed in a fan-out region. The fan-out area means an area outside the area where the electronic component is disposed. That is, the electronic component package 100A according to an example is a fan-out package. The fan-out package is more reliable than the fan-in package, and a large number of I / O terminals can be realized, and a 3D connection is possible. Easy. Also, compared to BGA (Ball Grid Array) package, LGA (Land Grid Array) package, etc., it can be mounted on electronic devices without a separate substrate, so the thickness of the package can be manufactured thinly. Excellent price competitiveness.

第１外部接続端子１６５の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、第１外部接続端子１６５の数は、電子部品１２０の電極パッド１２０Ｐの数に応じて数十〜数千個であることができ、これに限定されず、それ以上またはそれ以下の数を有してもよい。   The number, interval, arrangement form, and the like of the first external connection terminals 165 are not particularly limited, and can be sufficiently modified by a normal engineer according to design matters. For example, the number of the first external connection terminals 165 may be several tens to several thousand, depending on the number of electrode pads 120P of the electronic component 120, but is not limited thereto. You may have.

図５ａ〜図５ｅは、一例による電子部品パッケージ１００Ａの概略的な製造工程の一例を示す図である。電子部品パッケージ１００Ａの製造例についての説明のうち、上述の説明と重複する内容は省略し、相違点を中心として説明する。   5A to 5E are diagrams illustrating an example of a schematic manufacturing process of the electronic component package 100A according to an example. In the description of the manufacturing example of the electronic component package 100A, the same contents as those described above are omitted, and the differences will be mainly described.

図５ａを参照すると、フレーム１１０を準備する。図面において、Ａは、フレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。フレーム１１０のサイズは、大量生産が容易であるように様々なサイズに製作及び活用可能である。すなわち、大型サイズのフレーム１１０を準備し、後述する過程により複数の電子部品パッケージ１００Ａを製造した後、ソーイング（Ｓａｗｉｎｇ）工程により個別のパッケージにシンギュレーションすることができる。フレーム１１０には、優れた整合性（Ｐｉｃｋ−ａｎｄ−Ｐｌａｃｅ：Ｐ＆Ｐ）のための基準マーク（ｆｉｄｕｃｉａｌ ｍａｒｋ）があり、これにより、電子部品１２０の実装位置をより明確にすることができるため、製作の完成度を高めることができる。   Referring to FIG. 5a, a frame 110 is prepared. In the drawings, A is a plan view of the frame 110, and B shows a cross section of a partial region that can be used as a unit package in A. FIG. The size of the frame 110 can be manufactured and used in various sizes so that mass production is easy. That is, after preparing a large-sized frame 110 and manufacturing a plurality of electronic component packages 100A through a process described later, they can be singulated into individual packages through a sawing process. The frame 110 has a fiducial mark for excellent alignment (Pick-and-Place: P & P), which makes it possible to make the mounting position of the electronic component 120 more clear. Can improve the degree of completion.

図５ｂを参照すると、フレーム１１０を貫通する貫通孔１１０Ｘを形成する。ここで、Ａは、貫通孔１１０Ｘが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。貫通孔１１０Ｘを形成する方法は特に限定されず、例えば、機械的ドリル及び／またはレーザードリル、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法、エッチング液を用いる湿式エッチング法などにより行うことができる。エッチングにより形成する場合、異物による不良を根本的に除去することができる。貫通孔１１０Ｘのサイズや形状などは、実装される電子部品１２０のサイズや形状、数などに応じて設計する。   Referring to FIG. 5b, a through hole 110X that penetrates the frame 110 is formed. Here, A is a plan view of the frame 110 in which the through hole 110X is formed, and B shows a cross section of a partial region that can be used as a unit package in A. The method for forming the through hole 110X is not particularly limited, and may be performed by, for example, a mechanical drill and / or a laser drill, a sand blast method using abrasive particles, a dry etching method using plasma, a wet etching method using an etching solution, or the like. Can do. When formed by etching, defects due to foreign matters can be fundamentally removed. The size, shape, and the like of the through hole 110X are designed according to the size, shape, number, and the like of the electronic component 120 to be mounted.

図５ｃを参照すると、フレーム１１０の上面１１０Ａ及び下面１１０Ｂ、貫通孔１１０Ｘの内壁に接合部１１１を形成する。ここで、Ａは、接合部１１１が形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。接合部１１１は、公知の方法で形成することができ、例えば、電解銅めっきまたは無電解銅めっきなどで形成することができる。より具体的には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）、アディティブ（Ａｄｄｉｔｉｖｅ）、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などの方法により形成することができるが、これに限定されるものではない。   Referring to FIG. 5C, the joint portion 111 is formed on the upper surface 110A and the lower surface 110B of the frame 110 and the inner wall of the through hole 110X. Here, A is a plan view of the frame 110 on which the joint portion 111 is formed, and B shows a cross section of a partial region that can be used as a unit package in A. FIG. The joining part 111 can be formed by a well-known method, for example, can be formed by electrolytic copper plating or electroless copper plating. More specifically, CVD (Chemical Vapor Deposition), PVD (Physical Vapor Deposition), Sputtering (Sputtering), Subtractive (Additive), SAP (Semi-Addive, SAP (Semi-Addive) However, the present invention is not limited to this.

図５ｄを参照すると、貫通孔１１０Ｘ内に電子部品１２０を配置する。電子部品１２０は、電極パッド１２０Ｐが下部に向かうようにフェイス−ダウン（ｆａｃｅ−ｄｏｗｎ）の形態で配置されるが、これに限定されるものではなく、必要に応じては、フェイス−アップ（ｆａｃｅ−ｕｐ）の形態に配置されることもできる。その後、絶縁部１５０を用いて電子部品１２０をカプセル化する。絶縁部１５０は、フレーム１１０及び電子部品１２０の上部を少なくとも覆い、貫通孔１１０Ｘ内の空間を満たす。絶縁部１５０は公知の方法で形成することができ、例えば、絶縁部１５０の前駆体をラミネートしてから硬化することで形成することができる。または、テープ（不図示）などを用いて貫通孔の下部を塞いだ状態で、電子部品１２０をカプセル化できるように絶縁部１５０の形成物質を塗布した後、硬化することで形成することもできる。硬化により、電子部品１２０が固定される。ラミネート方法としては、例えば、前駆体を高温で所定時間加圧した後、減圧し、室温に冷やすホットプレス工程を行った後、コールドプレス工程で冷やして作業ツールを分離する方法などを用いることができる。塗布方法としては、例えば、スキージでインクを塗布するスクリーン印刷法、インクを霧化して塗布する方式のスプレー印刷法などを用いることができる。   Referring to FIG. 5d, the electronic component 120 is disposed in the through hole 110X. The electronic component 120 is disposed in a face-down manner so that the electrode pad 120P faces the lower portion, but the present invention is not limited thereto, and the face-up (face) may be performed as necessary. -Up). Thereafter, the electronic component 120 is encapsulated using the insulating unit 150. The insulating part 150 covers at least the upper part of the frame 110 and the electronic component 120 and fills the space in the through hole 110X. The insulating part 150 can be formed by a known method. For example, the insulating part 150 can be formed by laminating a precursor of the insulating part 150 and then curing. Alternatively, it can be formed by applying a material for forming the insulating part 150 so that the electronic component 120 can be encapsulated in a state where the lower portion of the through hole is closed using a tape (not shown) or the like and then cured. . The electronic component 120 is fixed by curing. As a laminating method, for example, a method in which a precursor is pressurized at a high temperature for a predetermined time, then subjected to a hot press step of reducing the pressure to room temperature, and then cooled in a cold press step to separate work tools, etc. it can. As the coating method, for example, a screen printing method in which ink is applied with a squeegee, a spray printing method in which ink is atomized and applied, or the like can be used.

図５ｅを参照すると、フレーム１１０及び電子部品１２０の下部に再配線部１３０、１４０を形成する。具体的に、フレーム１１０及び電子部品１２０の下部に絶縁層１３１を形成した後、導電性パターン１３２及び導電性ビア１３３を形成することで、再配線部１３０を形成する。次いで、上記絶縁層１３１の下部にさらに絶縁層１４１を形成した後、導電性パターン１４２及び導電性ビア１４３を形成することで、再配線部１４０を形成する。   Referring to FIG. 5 e, rewiring units 130 and 140 are formed below the frame 110 and the electronic component 120. Specifically, the insulating layer 131 is formed below the frame 110 and the electronic component 120, and then the conductive pattern 132 and the conductive via 133 are formed to form the rewiring unit 130. Next, after further forming an insulating layer 141 below the insulating layer 131, a conductive pattern 142 and a conductive via 143 are formed to form the rewiring portion 140.

絶縁層１３１、１４１を形成する方法は、公知の方法が可能であり、例えば、絶縁層１３１、１４１の前駆体をラミネートした後に硬化する方法、絶縁層１３１、１４１の形成物質を塗布した後に硬化する方法などにより形成することができるが、これに限定されるものではない。ラミネート方法としては、例えば、前駆体を高温で一定時間加圧した後、減圧し、室温に冷やすホットプレス工程を行った後、コールドプレス工程で冷やして作業ツールを分離する方法などを用いることができる。塗布方法としては、例えば、スキージでインクを塗布するスクリーン印刷法、インクを霧化して塗布する方式のスプレー印刷法などを用いることができる。硬化の際には、後工程でフォトリソグラフィ法などを用いるために、完全に硬化されないように乾燥することができる。   The insulating layers 131 and 141 can be formed by a known method. For example, the insulating layers 131 and 141 can be cured after being laminated with the precursors of the insulating layers 131 and 141, and the insulating layers 131 and 141 can be cured after the forming materials are applied. However, the present invention is not limited to this. As a laminating method, for example, a method in which a precursor is pressurized at a high temperature for a certain period of time, then subjected to a hot pressing step in which the pressure is reduced and cooled to room temperature, and then cooled in a cold pressing step to separate work tools, etc. it can. As the coating method, for example, a screen printing method in which ink is applied with a squeegee, a spray printing method in which ink is atomized and applied, or the like can be used. At the time of curing, in order to use a photolithographic method or the like in a later step, it can be dried so as not to be completely cured.

導電性パターン１３２、１４２及び導電性ビア１３３、１４３を形成する方法も、公知の方法を用いることができる。先ず、上述の機械的ドリル及び／またはレーザードリルを用いてビアホール（不図示）を形成することができ、絶縁層１３１がＰＩＤ樹脂などを含む場合には、ビアホールをフォトリソグラフィ法で形成してもよい。導電性パターン１３２、１４２及び導電性ビア１３３、１４３は、ドライフィルムパターンを用いて、電解銅めっきまたは無電解銅めっきなどにより形成することができる。   As a method for forming the conductive patterns 132 and 142 and the conductive vias 133 and 143, a known method can be used. First, a via hole (not shown) can be formed using the above-described mechanical drill and / or laser drill. When the insulating layer 131 includes PID resin or the like, the via hole may be formed by a photolithography method. Good. The conductive patterns 132 and 142 and the conductive vias 133 and 143 can be formed by electrolytic copper plating or electroless copper plating using a dry film pattern.

再配線部１３０、１４０を形成した後には、その下部に外部層１６０を形成する。外部層１６０も、外部層１６０の前駆体をラミネートしてから硬化させる方法、外部層１６０の形成物質を塗布してから硬化させる方法などにより形成することができる。その後、外部層１６０に、導電性パターン１４２の少なくとも一部が露出するように第１開口部１６１を形成する。第１開口部１６１は、機械的ドリル及び／またはレーザードリルを用いて形成してもよく、またはフォトリソグラフィ法で形成してもよい。   After the rewiring portions 130 and 140 are formed, the outer layer 160 is formed under the rewiring portions 130 and 140. The outer layer 160 can also be formed by a method in which a precursor of the outer layer 160 is laminated and then cured, a method in which a material for forming the outer layer 160 is applied and then cured. Thereafter, the first opening 161 is formed in the outer layer 160 so that at least a part of the conductive pattern 142 is exposed. The first opening 161 may be formed using a mechanical drill and / or a laser drill, or may be formed by a photolithography method.

外部層１６０に第１開口部１６１を形成した後、第１開口部１６１に配置される第１外部接続端子１６５を形成する。第１外部接続端子１６５の形成方法は特に限定されず、その構造や形態に応じて、当該技術分野において公知の方法により形成することができる。第１外部接続端子１６５は、リフロー（ｒｅｆｌｏｗ）により固定されることができ、固定力を強化するために、第１外部接続端子１６５の一部は外部層１６０に埋め込まれ、残りの部分は外部に露出するようにすることで、信頼性を向上させることができる。場合によっては、第１開口部１６１のみを形成してもよく、第１外部接続端子１６５は、必要に応じてパッケージ１００Ａの購買顧客社で別の工程により形成することができる。   After the first opening 161 is formed in the external layer 160, the first external connection terminal 165 disposed in the first opening 161 is formed. The formation method of the 1st external connection terminal 165 is not specifically limited, According to the structure and form, it can form by a well-known method in the said technical field. The first external connection terminal 165 can be fixed by reflow. In order to enhance the fixing force, a part of the first external connection terminal 165 is embedded in the external layer 160 and the remaining part is external. By making it exposed to, reliability can be improved. In some cases, only the first opening 161 may be formed, and the first external connection terminal 165 can be formed by another process at the purchasing customer company of the package 100A as necessary.

図６は一例による電子部品パッケージ１００Ａにおいて、フレーム１１０の様々な断面形状を示す図である。フレーム１１０の断面形状は、貫通孔１１０Ｘの形成時に、ＣＮＣドリル、打ち抜き法などを用いる場合には、Ａに示すように垂直形状をなし、片面レーザードリル、エッチングなどを用いる場合には、Ｂに示すように斜面形状をなし、両面レーザードリル、エッチングなどを用いる場合には、二重斜面形状をなすことができるが、これに限定されるものではない。   FIG. 6 shows various cross-sectional shapes of the frame 110 in the electronic component package 100A according to an example. When the through hole 110X is formed, the cross-sectional shape of the frame 110 is a vertical shape as shown in A when a CNC drill or punching method is used, and is B when a single-sided laser drill or etching is used. As shown, when a slope is formed and a double-sided laser drill, etching or the like is used, a double slope can be formed, but the invention is not limited to this.

図７は電子部品パッケージの他の一例を概略的に示す断面図である。図８は、図７のＩＩ−ＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｂは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含み、上記接合部１１１が、上記フレーム１１０の上面１１０Ａ及び下面１１０Ｂにのみ形成されている。すなわち、貫通孔１１０Ｘの内壁に接合部１１１が延びて配置されていない。他の一例による電子部品パッケージ１００Ｂに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。   FIG. 7 is a cross-sectional view schematically showing another example of an electronic component package. FIG. 8 is a schematic plan view of the electronic component package taken along the line II-II ′ of FIG. Referring to the drawing, an electronic component package 100B according to another example includes a frame 110 having a through hole 110X, an electronic component 120 disposed in the through hole 110X, and at least an upper portion of the frame 110 and the electronic component 120. An insulating portion 150 to be covered; a joint portion 111 at least partially disposed between the frame 110 and the insulating portion 150; and rewiring portions 130 and 140 disposed below the frame 110 and the electronic component 120; The joint 111 is formed only on the upper surface 110A and the lower surface 110B of the frame 110. That is, the joint portion 111 is not extended and arranged on the inner wall of the through hole 110X. The description of each configuration included in the electronic component package 100B according to another example is omitted because it overlaps with the above contents.

図９ａ〜図９ｄは、他の一例による電子部品パッケージ１００Ｂの概略的な製造工程の一例を示す図である。電子部品パッケージ１００Ｂの製造例についての説明のうち、上述の説明と重複する内容は省略し、相違点を中心として説明する。   9A to 9D are diagrams illustrating an example of a schematic manufacturing process of the electronic component package 100B according to another example. In the description of the manufacturing example of the electronic component package 100B, the description overlapping with the above description is omitted, and the description will focus on the differences.

図９ａを参照すると、上面１１０Ａ及び下面１１０Ｂに接合部１１１が形成されたフレーム１１０を準備する。ここで、Ａは、接合部１１１が形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。接合部１１１は、フレーム１１０の上面１１０Ａ及び下面１１０Ｂの全面に形成することができる。同様に、フレーム１１０のサイズは、大量生産が容易であるように様々なサイズに製作及び活用可能である。   Referring to FIG. 9a, a frame 110 having a joint 111 formed on the upper surface 110A and the lower surface 110B is prepared. Here, A is a plan view of the frame 110 on which the joint portion 111 is formed, and B shows a cross section of a partial region that can be used as a unit package in A. FIG. The joining portion 111 can be formed on the entire upper surface 110 </ b> A and the lower surface 110 </ b> B of the frame 110. Similarly, the size of the frame 110 can be manufactured and utilized in various sizes so that mass production is easy.

図９ｂを参照すると、接合部１１１及びフレーム１１０を貫通する貫通孔１１０Ｘを形成する。ここで、Ａは、貫通孔１１０Ｘが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。同様に、貫通孔１１０Ｘは、例えば、機械的ドリル及び／またはレーザードリル、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法、エッチング液を用いる湿式エッチング法などにより行うことができる。貫通孔１１０Ｘのサイズや形状などは、実装される電子部品１２０のサイズや形状、数などに応じて設計する。   Referring to FIG. 9B, a through hole 110X penetrating the joint 111 and the frame 110 is formed. Here, A is a plan view of the frame 110 in which the through hole 110X is formed, and B shows a cross section of a partial region that can be used as a unit package in A. Similarly, the through hole 110X can be performed by, for example, a mechanical drill and / or a laser drill, a sand blast method using abrasive particles, a dry etching method using plasma, a wet etching method using an etching solution, or the like. The size, shape, and the like of the through hole 110X are designed according to the size, shape, number, and the like of the electronic component 120 to be mounted.

図９ｃを参照すると、貫通孔１１０Ｘ内に電子部品１２０を配置する。その後、絶縁部１５０を用いて電子部品１２０をカプセル化する。絶縁部１５０は、フレーム１１０及び電子部品１２０の上部を少なくとも覆い、貫通孔１１０Ｘ内の空間を満たす。絶縁部１５０も、例えば、絶縁部１５０の前駆体をラミネートしてから硬化することで形成することができる。または、テープ（不図示）などを用いて貫通孔の下部を塞いだ状態で、電子部品１２０をカプセル化できるように絶縁部１５０の形成物質を塗布した後、硬化することで形成することもできる。   Referring to FIG. 9c, the electronic component 120 is disposed in the through hole 110X. Thereafter, the electronic component 120 is encapsulated using the insulating unit 150. The insulating part 150 covers at least the upper part of the frame 110 and the electronic component 120 and fills the space in the through hole 110X. The insulating part 150 can also be formed, for example, by laminating the precursor of the insulating part 150 and then curing. Alternatively, it can be formed by applying a material for forming the insulating part 150 so that the electronic component 120 can be encapsulated in a state where the lower portion of the through hole is closed using a tape (not shown) or the like and then cured. .

図９ｄを参照すると、フレーム１１０及び電子部品１２０の下部に再配線部１３０、１４０を形成する。具体的に、フレーム１１０及び電子部品１２０の下部に絶縁層１３１を形成した後、導電性パターン１３２及び導電性ビア１３３を形成することで、再配線部１３０を形成する。次いで、上記絶縁層１３１の下部にさらに絶縁層１４１を形成した後、導電性パターン１４２及び導電性ビア１４３を形成することで、再配線部１４０を形成する。再配線部１３０、１４０を形成した後には、その下部に外部層１６０を形成する。その後、外部層１６０に、導電性パターン１４２の少なくとも一部が露出するように第１開口部１６１を形成する。外部層１６０に第１開口部１６１を形成した後、第１開口部１６１に配置される第１外部接続端子１６５を形成する。場合によって、第１開口部１６１のみを形成してもよく、第１外部接続端子１６５は、必要に応じてパッケージ１００Ｂの購買顧客社で別の工程により形成することができる。   Referring to FIG. 9 d, rewiring units 130 and 140 are formed below the frame 110 and the electronic component 120. Specifically, the insulating layer 131 is formed below the frame 110 and the electronic component 120, and then the conductive pattern 132 and the conductive via 133 are formed to form the rewiring unit 130. Next, after further forming an insulating layer 141 below the insulating layer 131, a conductive pattern 142 and a conductive via 143 are formed to form the rewiring portion 140. After the rewiring portions 130 and 140 are formed, the outer layer 160 is formed under the rewiring portions 130 and 140. Thereafter, the first opening 161 is formed in the outer layer 160 so that at least a part of the conductive pattern 142 is exposed. After the first opening 161 is formed in the external layer 160, the first external connection terminal 165 disposed in the first opening 161 is formed. In some cases, only the first opening 161 may be formed, and the first external connection terminal 165 can be formed by another process at the purchasing customer company of the package 100B as necessary.

図１０は電子部品パッケージの他の一例を概略的に示す断面図である。図１１は、図１０のＩＩＩ−ＩＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｃは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１Ａ、１１１Ｂと、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含み、上記接合部１１１Ａ、１１１Ｂが第１接合部１１１Ａ及び第２接合部１１１Ｂを有し、上記第１接合部１１１Ａは上記フレーム１１０の上面１１０Ａ及び下面１１０Ｂに配置され、上記第２接合部１１１Ｂは上記第１接合部１１１Ａ上に配置されて上記貫通孔１１０Ｘの内壁に延びている。他の一例による電子部品パッケージ１００Ｃに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。   FIG. 10 is a cross-sectional view schematically showing another example of an electronic component package. FIG. 11 is a schematic plan view of the electronic component package taken along the line III-III ′ of FIG. Referring to the drawing, an electronic component package 100C according to another example includes a frame 110 having a through hole 110X, an electronic component 120 disposed in the through hole 110X, and at least an upper portion of the frame 110 and the electronic component 120. A covering insulating portion 150; joint portions 111A and 111B at least partially disposed between the frame 110 and the insulating portion 150; a rewiring portion 130 disposed below the frame 110 and the electronic component 120; 140, the joint portions 111A and 111B have a first joint portion 111A and a second joint portion 111B, and the first joint portion 111A is disposed on the upper surface 110A and the lower surface 110B of the frame 110. Two joint portions 111B are disposed on the first joint portion 111A and extend to the inner wall of the through hole 110X. To have. The description of each configuration included in the electronic component package 100C according to another example is omitted because it overlaps with the above contents.

図１２ａ〜図１２ｅは、他の一例による電子部品パッケージ１００Ｃの概略的な製造工程の一例を示す図である。電子部品パッケージ１００Ｃの製造例についての説明のうち、上述の説明と重複する内容は省略し、相違点を中心として説明する。   12a to 12e are diagrams illustrating an example of a schematic manufacturing process of the electronic component package 100C according to another example. In the description of the manufacturing example of the electronic component package 100 </ b> C, the description overlapping with the above description is omitted, and the difference will be mainly described.

図１２ａを参照すると、上面１１０Ａ及び下面１１０Ｂに第１接合部１１１Ａが形成されたフレーム１１０を準備する。ここで、Ａは、第１接合部１１１Ａが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。第１接合部１１１Ａは、フレーム１１０の上面１１０Ａ及び下面１１０Ｂの全面に形成することができる。同様に、フレーム１１０のサイズは、大量生産が容易であるように様々なサイズに製作及び活用が可能である。   Referring to FIG. 12A, a frame 110 having a first joint 111A formed on the upper surface 110A and the lower surface 110B is prepared. Here, A is a plan view of the frame 110 in which the first joint portion 111A is formed, and B shows a cross section of a partial region that can be used as a unit package in A. 111 A of 1st junction parts can be formed in the whole surface of the upper surface 110A of the flame | frame 110, and the lower surface 110B. Similarly, the size of the frame 110 can be manufactured and utilized in various sizes so that mass production is easy.

図１２ｂを参照すると、第１接合部１１１Ａ及びフレーム１１０を貫通する貫通孔１１０Ｘを形成する。ここで、Ａは、貫通孔１１０Ｘが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。同様に、貫通孔１１０Ｘは、例えば、機械的ドリル及び／またはレーザードリル、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法、エッチング液を用いる湿式エッチング法などにより行うことができる。貫通孔１１０Ｘのサイズや形状などは、実装される電子部品１２０のサイズや形状、数などに応じて設計する。   Referring to FIG. 12B, a through hole 110X that penetrates the first joint 111A and the frame 110 is formed. Here, A is a plan view of the frame 110 in which the through hole 110X is formed, and B shows a cross section of a partial region that can be used as a unit package in A. Similarly, the through hole 110X can be performed by, for example, a mechanical drill and / or a laser drill, a sand blast method using abrasive particles, a dry etching method using plasma, a wet etching method using an etching solution, or the like. The size, shape, and the like of the through hole 110X are designed according to the size, shape, number, and the like of the electronic component 120 to be mounted.

図１２ｃを参照すると、第１接合部１１１Ａ上及び貫通孔１１０Ｘの内壁に第２接合部１１１Ｂを形成する。その結果、フレーム１１０の上面１１０Ａ及び下面１１０Ｂ上には二つの層の接合部１１１Ａ、１１１Ｂが形成され、貫通孔１１０Ｘの内壁には、単層の接合部１１１Ｂが配置される。ここで、Ａは、第２接合部１１１Ｂが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。第２接合部１１１Ｂも、公知の方法で形成することができ、例えば、電解銅めっきまたは無電解銅めっきなどにより形成することができる。これにより、フレーム１１０の上面１１０Ａまたは下面１１０Ｂに形成された第１及び第２接合部１１１Ａ、１１１Ｂの厚さは、フレーム１１０の貫通孔１１０Ｘの内壁に形成された第２接合部１１１Ｂの厚さより小さくてよい。   Referring to FIG. 12c, the second joint 111B is formed on the first joint 111A and the inner wall of the through hole 110X. As a result, two layers of joints 111A and 111B are formed on the upper surface 110A and the lower surface 110B of the frame 110, and a single-layer joint 111B is disposed on the inner wall of the through hole 110X. Here, A is a plan view of the frame 110 in which the second joint portion 111B is formed, and B shows a cross section of a partial region that can be used as a unit package in A. FIG. The 2nd junction part 111B can also be formed by a well-known method, for example, can be formed by electrolytic copper plating or electroless copper plating. Accordingly, the thickness of the first and second joint portions 111A and 111B formed on the upper surface 110A or the lower surface 110B of the frame 110 is greater than the thickness of the second joint portion 111B formed on the inner wall of the through hole 110X of the frame 110. It can be small.

図１２ｄを参照すると、貫通孔１１０Ｘ内に電子部品１２０を配置する。その後、絶縁部１５０を用いて電子部品１２０をカプセル化する。絶縁部１５０は、フレーム１１０及び電子部品１２０の上部を少なくとも覆い、貫通孔１１０Ｘ内の空間を満たす。絶縁部１５０も、例えば、絶縁部１５０の前駆体をラミネートしてから硬化することで形成することができる。または、テープ（不図示）などを用いて貫通孔の下部を塞いだ状態で、電子部品１２０をカプセル化できるように絶縁部１５０の形成物質を塗布した後、硬化することで形成することもできる。   Referring to FIG. 12d, the electronic component 120 is disposed in the through hole 110X. Thereafter, the electronic component 120 is encapsulated using the insulating unit 150. The insulating part 150 covers at least the upper part of the frame 110 and the electronic component 120 and fills the space in the through hole 110X. The insulating part 150 can also be formed, for example, by laminating the precursor of the insulating part 150 and then curing. Alternatively, it can be formed by applying a material for forming the insulating part 150 so that the electronic component 120 can be encapsulated in a state where the lower portion of the through hole is closed using a tape (not shown) or the like and then cured. .

図１２ｅを参照すると、フレーム１１０及び電子部品１２０の下部に再配線部１３０、１４０を形成する。具体的に、フレーム１１０及び電子部品１２０の下部に絶縁層１３１を形成した後、導電性パターン１３２及び導電性ビア１３３を形成することで、再配線部１３０を形成する。次いで、上記絶縁層１３１の下部にさらに絶縁層１４１を形成した後、導電性パターン１４２及び導電性ビア１４３を形成することで、再配線部１４０を形成する。再配線部１３０、１４０を形成した後には、その下部に外部層１６０を形成する。その後、外部層１６０に、導電性パターン１４２の少なくとも一部が露出するように第１開口部１６１を形成する。外部層１６０に第１開口部１６１を形成した後、第１開口部１６１に配置される第１外部接続端子１６５を形成する。場合によって、第１開口部１６１のみを形成してもよく、第１外部接続端子１６５は、必要に応じてパッケージ１００Ｃの購買顧客社で別の工程により形成することができる。   Referring to FIG. 12 e, rewiring units 130 and 140 are formed below the frame 110 and the electronic component 120. Specifically, the insulating layer 131 is formed below the frame 110 and the electronic component 120, and then the conductive pattern 132 and the conductive via 133 are formed to form the rewiring unit 130. Next, after further forming an insulating layer 141 below the insulating layer 131, a conductive pattern 142 and a conductive via 143 are formed to form the rewiring portion 140. After the rewiring portions 130 and 140 are formed, the outer layer 160 is formed under the rewiring portions 130 and 140. Thereafter, the first opening 161 is formed in the outer layer 160 so that at least a part of the conductive pattern 142 is exposed. After the first opening 161 is formed in the external layer 160, the first external connection terminal 165 disposed in the first opening 161 is formed. In some cases, only the first opening 161 may be formed, and the first external connection terminal 165 can be formed by another process at the purchasing customer company of the package 100C as necessary.

図１３は電子部品パッケージの他の一例を概略的に示す断面図である。図１４は、図１３のＩＶ−ＩＶ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｄは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０を貫通する貫通配線１１３と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含み、上記フレーム１１０及び／または接合部１１１と貫通配線１１３との間には絶縁物質が配置されている。   FIG. 13 is a cross-sectional view schematically showing another example of an electronic component package. FIG. 14 is a schematic plan view of the electronic component package taken along line IV-IV ′ of FIG. Referring to the drawing, an electronic component package 100D according to another example includes a frame 110 having a through hole 110X, an electronic component 120 disposed in the through hole 110X, and at least an upper portion of the frame 110 and the electronic component 120. An insulating part 150 to be covered; a joint part 111 at least partially disposed between the frame 110 and the insulating part 150; a through wiring 113 penetrating the frame 110; and a lower part of the frame 110 and the electronic component 120 Insulating materials are disposed between the frame 110 and / or the junction 111 and the through wiring 113.

フレーム１１０の上面１１０Ａ及び下面１１０Ｂを貫通する貫通配線１１３は、互いに異なる層に配置された導電性パターンを電気的に連結させる役割をし、その形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。貫通配線１１３の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。貫通配線１１３とフレーム１１０及び／または接合部１１１との電気的絶縁のために、その間に絶縁物質が介在しており、絶縁物質は、図面に示すように絶縁部１５０と同一の物質であってもよく、またはこれと異なって、追加配置した異なる絶縁物質であってもよい。   The through wiring 113 penetrating the upper surface 110A and the lower surface 110B of the frame 110 serves to electrically connect conductive patterns arranged in different layers, and includes copper (Cu) and aluminum (Al ), Silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), or an alloy thereof can be used. The number, interval, arrangement form, and the like of the through wiring 113 are not particularly limited, and can be sufficiently deformed by a normal engineer according to the design matters. In order to electrically insulate the through wiring 113 and the frame 110 and / or the joint portion 111, an insulating material is interposed between them, and the insulating material is the same material as the insulating portion 150 as shown in the drawing. Alternatively, it may be a different insulating material additionally arranged.

他の一例による電子部品パッケージ１００Ｄは、上記絶縁部１５０上に配置される外側導電性パターン１５２をさらに含むことができる。絶縁部１５０上に配置される外側導電性パターン１５２は、再配線パターン及び／またはパッドパターンの役割を担うことができ、その形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。具体的な例は上述のとおりである。外側導電性パターン１５２は、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、再配線パターンとして、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターン、信号（Ｓ）パターンなどの役割を担うことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、パッドパターンとして、ビアパッド、外部接続端子パッドなどの役割を担うことができる。絶縁部１５０上の全面に外側導電性パターン１５２を配置することができ、第２外部接続端子１７５も、これに応じて、後述するカバー層１７０の全面に配置することができ、様々な設計が可能である。外側導電性パターン１５２の厚さも特に限定されず、例えば、それぞれ１０μｍ〜５０μｍ程度であることができる。外側導電性パターン１５２のうち露出した外側導電性パターン１５２には、必要に応じて表面処理層がさらに形成されることができる。上記表面処理層は、例えば、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどにより形成されることができる。   The electronic component package 100D according to another example may further include an outer conductive pattern 152 disposed on the insulating unit 150. The outer conductive pattern 152 disposed on the insulating part 150 may serve as a rewiring pattern and / or a pad pattern. The forming material may be copper (Cu), aluminum (Al), silver (Ag). ), Tin (Sn), gold (Au), nickel (Ni), lead (Pb), or an alloy thereof can be used. A specific example is as described above. The outer conductive pattern 152 can perform various functions according to the design design of the corresponding layer. For example, the rewiring pattern can play a role of a ground (GND) pattern, a power (PWR) pattern, a signal (S) pattern, and the like. Here, the signal (S) pattern includes various signals excluding a ground (GND) pattern, a power (PWR) pattern, and the like, for example, a data signal. Further, the pad pattern can serve as a via pad, an external connection terminal pad, or the like. The outer conductive pattern 152 can be disposed on the entire surface of the insulating portion 150, and the second external connection terminal 175 can be disposed on the entire surface of the cover layer 170, which will be described later. Is possible. The thickness of the outer conductive pattern 152 is not particularly limited, and can be about 10 μm to 50 μm, for example. A surface treatment layer may be further formed on the exposed outer conductive pattern 152 of the outer conductive pattern 152 as necessary. The surface treatment layer can be formed by, for example, electrolytic gold plating, electroless gold plating, OSP or electroless tin plating, electroless silver plating, electroless nickel plating / displacement gold plating, DIG plating, HASL, or the like. .

他の一例による電子部品パッケージ１００Ｄは、絶縁部１５０の上部に配置されるカバー層１７０をさらに含むことができる。カバー層１７０は、絶縁部１５０や外側導電性パターン１５２などを外部の物理的、化学的損傷などから保護するための構成である。カバー層１７０は、絶縁部１５０上に配置された外側導電性パターン１５２の少なくとも一部を露出させる第２開口部１７１を有する。第２開口部１７１は、外側導電性パターン１５２の一部の上面を露出させるが、場合によっては、側面を露出させることもできる。カバー層１７０の物質としては特に限定されず、例えば、半田レジストを用いることができる。その他にも、様々なＰＩＤ樹脂を用いることができる。カバー層１７０は、必要に応じて多層で構成されてもよい。   The electronic component package 100 </ b> D according to another example may further include a cover layer 170 disposed on the insulating unit 150. The cover layer 170 is configured to protect the insulating portion 150, the outer conductive pattern 152, and the like from external physical and chemical damage. The cover layer 170 has a second opening 171 that exposes at least a part of the outer conductive pattern 152 disposed on the insulating part 150. The second opening 171 exposes a part of the upper surface of the outer conductive pattern 152, but in some cases, the side surface can be exposed. The material of the cover layer 170 is not particularly limited, and for example, a solder resist can be used. In addition, various PID resins can be used. The cover layer 170 may be composed of multiple layers as necessary.

他の一例による電子部品パッケージ１００Ｄは、カバー層１７０の第２開口部１７１に配置される第２外部接続端子１７５をさらに含むことができる。第２外部接続端子１７５は、第２開口部１７１に配置され、第２開口部１７１を介して露出した外側導電性パターン１５２と連結される。第２外部接続端子１７５は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、半田（ｓｏｌｄｅｒ）などで形成されることができるが、これは一例に過ぎず、材質が特にこれに限定されるものではない。第２外部接続端子１７５は、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであることができる。第２外部接続端子１７５は、多重層または単一層からなることができる。多重層からなる場合には、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層からなる場合には、スズ−銀半田や銅を含むことができるが、これも一例に過ぎず、これに限定されるものではない。他の一例による電子部品パッケージ１００Ｄに含まれる他のそれぞれの構成についての説明は、上述の内容と重複するため省略する。   The electronic component package 100 </ b> D according to another example may further include a second external connection terminal 175 disposed in the second opening 171 of the cover layer 170. The second external connection terminal 175 is disposed in the second opening 171 and connected to the outer conductive pattern 152 exposed through the second opening 171. The second external connection terminal 175 is made of a conductive material such as copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), solder. However, this is only an example, and the material is not particularly limited to this. The second external connection terminal 175 may be a land, a ball, a pin, or the like. The second external connection terminal 175 may be composed of multiple layers or a single layer. In the case of multiple layers, it can include copper pillars and solder, and in the case of a single layer, it can include tin-silver solder and copper. It is not limited to. The description of each of the other components included in the electronic component package 100D according to another example is omitted because it overlaps with the above description.

図１５ａ〜図１５ｆは、一例による電子部品パッケージ１００Ｄの概略的な製造工程の一例を示す図である。電子部品パッケージ１００Ｄの製造例についての説明のうち、上述の説明と重複する内容は省略し、相違点を中心として説明する。   15a to 15f are diagrams illustrating an example of a schematic manufacturing process of the electronic component package 100D according to an example. In the description of the manufacturing example of the electronic component package 100D, the same contents as those described above are omitted, and the differences will be mainly described.

図１５ａを参照すると、フレーム１１０を準備する。ここで、Ａは、フレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。同様に、フレーム１１０のサイズは、大量生産が容易であるように、様々なサイズに製作及び活用が可能である。また、フレーム１１０には、優れた整合性（Ｐｉｃｋ−ａｎｄ−Ｐｌａｃｅ：Ｐ＆Ｐ）のための基準マーク（ｆｉｄｕｃｉａｌ ｍａｒｋ）があることができる。   Referring to FIG. 15a, the frame 110 is prepared. Here, A is a plan view of the frame 110, and B shows a cross section of a partial region that can be used as a unit package in A. FIG. Similarly, the size of the frame 110 can be manufactured and utilized in various sizes so that mass production is easy. In addition, the frame 110 may have a fiducial mark for excellent consistency (Pick-and-Place: P & P).

図１５ｂを参照すると、フレーム１１０を貫通する貫通孔１１０Ｘ及び貫通孔１１０Ｙを形成する。ここで、Ａは、貫通孔１１０Ｘ及び貫通孔１１０Ｙが形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。貫通孔１１０Ｘ及び貫通孔１１０Ｙを形成する方法は、特に限定されず、例えば、機械的ドリル及び／またはレーザードリル、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法、エッチング液を用いる湿式エッチング法などにより行うことができる。貫通孔１１０Ｘのサイズや形状などは、実装される電子部品１２０のサイズや形状、数などに応じて設計する。貫通孔１１０Ｙのサイズや形状などは、形成しようとする貫通配線１１３のサイズや形状、数などに応じて設計する。   Referring to FIG. 15B, a through hole 110X and a through hole 110Y penetrating the frame 110 are formed. Here, A is a plan view of the frame 110 in which the through hole 110X and the through hole 110Y are formed, and B shows a cross section of a partial region that can be used as a unit package in A. The method for forming the through-hole 110X and the through-hole 110Y is not particularly limited. For example, a mechanical drill and / or a laser drill, a sand blast method using abrasive particles, a dry etching method using plasma, and a wet etching using an etchant. This can be done by law. The size, shape, and the like of the through hole 110X are designed according to the size, shape, number, and the like of the electronic component 120 to be mounted. The size and shape of the through hole 110Y are designed according to the size, shape, number, and the like of the through wiring 113 to be formed.

図１５ｃを参照すると、フレーム１１０の上面１１０Ａ及び下面１１０Ｂ、貫通孔１１０Ｘ及び貫通孔１１０Ｙの内壁に接合部１１１を形成する。ここで、Ａは、接合部１１１が形成されたフレーム１１０の平面図であり、Ｂは、Ａにおいて単位パッケージとして活用できる一部領域の断面を示す。同様に、接合部１１１は公知の方法で形成することができ、例えば、電解銅めっきまたは無電解銅めっきなどにより形成することができる。   Referring to FIG. 15c, the joint portion 111 is formed on the inner walls of the upper surface 110A and the lower surface 110B, the through hole 110X, and the through hole 110Y of the frame 110. Here, A is a plan view of the frame 110 on which the joint portion 111 is formed, and B shows a cross section of a partial region that can be used as a unit package in A. FIG. Similarly, the joining part 111 can be formed by a well-known method, for example, can be formed by electrolytic copper plating or electroless copper plating.

図１５ｄを参照すると、貫通孔１１０Ｘ内に電子部品１２０を配置する。その後、絶縁部１５０を用いて電子部品１２０をカプセル化する。絶縁部１５０は、フレーム１１０及び電子部品１２０の上部を少なくとも覆い、貫通孔１１０Ｘ及び貫通孔１１０Ｙ内の空間を満たす。絶縁部１５０は公知の方法により形成することができ、例えば、絶縁部１５０の前駆体をラミネートしてから硬化することで形成することができる。または、テープ（不図示）などを用いて貫通孔の下部を塞いだ状態で、電子部品１２０をカプセル化できるように絶縁部１５０の形成物質を塗布した後、硬化することで形成することもできる。   Referring to FIG. 15d, the electronic component 120 is disposed in the through hole 110X. Thereafter, the electronic component 120 is encapsulated using the insulating unit 150. The insulating part 150 covers at least the upper part of the frame 110 and the electronic component 120 and fills the space in the through hole 110X and the through hole 110Y. The insulating part 150 can be formed by a known method. For example, the insulating part 150 can be formed by laminating a precursor of the insulating part 150 and then curing. Alternatively, it can be formed by applying a material for forming the insulating part 150 so that the electronic component 120 can be encapsulated in a state where the lower portion of the through hole is closed using a tape (not shown) or the like and then cured. .

図１５ｅを参照すると、貫通孔１１０Ｙ内に貫通配線１１３を形成する。具体的に、貫通孔１１０Ｙ内にそれより小さい直径の貫通孔（不図示）を形成した後、導電性物質を満たすことで貫通配線１１３を形成する。貫通配線１１３は、公知の方法により形成することができ、例えば、電解銅めっきまたは無電解銅めっきなどにより形成することができる。より具体的には、ＣＶＤ、ＰＶＤ、スパッタリング、サブトラクティブ、アディティブ、ＳＡＰ、ＭＳＡＰなどの方法を用いて形成することができるが、これに限定されるものではない。   Referring to FIG. 15E, the through wiring 113 is formed in the through hole 110Y. Specifically, after forming a through hole (not shown) having a smaller diameter in the through hole 110Y, the through wiring 113 is formed by filling a conductive material. The through wiring 113 can be formed by a known method, for example, by electrolytic copper plating or electroless copper plating. More specifically, it can be formed using a method such as CVD, PVD, sputtering, subtractive, additive, SAP, MSAP, but is not limited thereto.

図１５ｆを参照すると、フレーム１１０及び電子部品１２０の下部に再配線部１３０、１４０を形成する。具体的に、フレーム１１０及び電子部品１２０の下部に絶縁層１３１を形成した後、導電性パターン１３２及び導電性ビア１３３を形成することで、再配線部１３０を形成する。次いで、上記絶縁層１３１の下部にさらに絶縁層１４１を形成した後、導電性パターン１４２及び導電性ビア１４３を形成することで、再配線部１４０を形成する。再配線部１３０、１４０を形成した後には、その下部に外部層１６０を形成する。その後、外部層１６０に、導電性パターン１４２の少なくとも一部が露出するように第１開口部１６１を形成する。外部層１６０に第１開口部１６１を形成した後、第１開口部１６１に配置される第１外部接続端子１６５を形成する。また、絶縁部１５０上に外側導電性パターン１５２を形成する。その後、絶縁部１５０の上部にカバー層１７０を形成する。その後、カバー層１７０に、導電性パターン１４２の少なくとも一部が露出するように第２開口部１７１を形成する。カバー層１７０の第２開口部１７１を形成した後、第２開口部１７１に配置される第２外部接続端子１７５を形成する。外側導電性パターン１５２、カバー層１７０、第２開口部１７１、第２外部接続端子１７５の形成方法は、導電性パターン１３２、１４２、外部層１６０、第１開口部１６１、第１外部接続端子１６５の形成方法とその説明が重複するため省略する。場合によって、カバー層１７０の第２開口部１７１に配置される第２外部接続端子１７５のみを形成することができ、外部層１６０には第１開口部１６１のみを形成し、第１開口部１６１に配置される第１外部接続端子１６５は、必要に応じてパッケージ１００Ｄの購買顧客社で別の工程により形成することができる。   Referring to FIG. 15 f, rewiring units 130 and 140 are formed below the frame 110 and the electronic component 120. Specifically, the insulating layer 131 is formed below the frame 110 and the electronic component 120, and then the conductive pattern 132 and the conductive via 133 are formed to form the rewiring unit 130. Next, after further forming an insulating layer 141 below the insulating layer 131, a conductive pattern 142 and a conductive via 143 are formed to form the rewiring portion 140. After the rewiring portions 130 and 140 are formed, the outer layer 160 is formed under the rewiring portions 130 and 140. Thereafter, the first opening 161 is formed in the outer layer 160 so that at least a part of the conductive pattern 142 is exposed. After the first opening 161 is formed in the external layer 160, the first external connection terminal 165 disposed in the first opening 161 is formed. In addition, the outer conductive pattern 152 is formed on the insulating portion 150. Thereafter, a cover layer 170 is formed on the insulating portion 150. Thereafter, the second opening 171 is formed in the cover layer 170 so that at least a part of the conductive pattern 142 is exposed. After forming the second opening 171 of the cover layer 170, the second external connection terminal 175 disposed in the second opening 171 is formed. The outer conductive pattern 152, the cover layer 170, the second opening 171, and the second external connection terminal 175 are formed by the conductive patterns 132 and 142, the external layer 160, the first opening 161, and the first external connection terminal 165. Since the description of this method overlaps with the description thereof, it is omitted. In some cases, only the second external connection terminal 175 disposed in the second opening 171 of the cover layer 170 can be formed, and only the first opening 161 is formed in the external layer 160, and the first opening 161 is formed. The first external connection terminals 165 arranged in the above can be formed by another process at the purchasing customer company of the package 100D as necessary.

一方、上述の例示と異なって、他の一例によるパッケージ１００Ｂの製造方法を参照して、先ず、上面１１０Ａ及び下面１１０Ｂに接合部１１１が形成されたフレーム１１０を準備した後、貫通孔１１０Ｘ及び貫通孔１１０Ｙを形成することも可能であり、この場合、製造されるパッケージは、貫通孔１１０Ｘ及び貫通孔１１０Ｙの内壁には接合部１１１が配置されていない形態を有することができる。   On the other hand, unlike the above example, referring to the manufacturing method of the package 100B according to another example, first, after preparing the frame 110 in which the joint portion 111 is formed on the upper surface 110A and the lower surface 110B, the through hole 110X and the through hole 110X are formed. It is also possible to form the hole 110Y, and in this case, the manufactured package may have a form in which the joint portion 111 is not disposed on the inner wall of the through hole 110X and the through hole 110Y.

また、上述の例示と異なって、他の一例によるパッケージ１００Ｃの製造方法を参照して、上面１１０Ａ及び下面１１０Ｂに第１接合部１１１Ａが形成されたフレーム１１０を準備した後、貫通孔１１０Ｘ及び貫通孔１１０Ｙを形成し、さらに第２接合部１１１Ｂをめっきする場合、製造されるパッケージは、フレーム１１０の上面１１０Ａ及び下面１１０Ｂには二つの層の接合部１１１Ａ、１１１Ｂが形成され、貫通孔１１０Ｘ及び貫通孔１１０Ｙの内壁には単層の接合部１１１Ｂが形成されている形態を有することができる。   Also, unlike the above example, referring to the manufacturing method of the package 100C according to another example, after preparing the frame 110 in which the first joint portion 111A is formed on the upper surface 110A and the lower surface 110B, the through hole 110X and the through hole When the hole 110Y is formed and the second joint portion 111B is plated, the manufactured package has two layers of the joint portions 111A and 111B formed on the upper surface 110A and the lower surface 110B of the frame 110, and the through hole 110X and The inner wall of the through-hole 110Y may have a form in which a single-layer joint 111B is formed.

図１６は一例による電子部品パッケージ１００Ｄにおいて、貫通配線１１３の様々な断面形状を示す図である。貫通配線１１３の断面形状は、貫通孔１１０Ｙ内の小さい貫通孔（不図示）の形成時に、ＣＮＣドリル、打ち抜き法などを用いる場合には、Ａに示すように垂直形状をなし、片面レーザードリル、エッチングなどを用いる場合には、Ｂに示すように斜面形状をなし、両面レーザードリル、エッチングなどを用いる場合には、二重斜面形状をなすことができるが、これに限定されるものではない。   FIG. 16 is a diagram showing various cross-sectional shapes of the through wiring 113 in the electronic component package 100D according to an example. The cross-sectional shape of the through-wiring 113 is a vertical shape as shown in A when a small through-hole (not shown) in the through-hole 110Y is formed, and a single-side laser drill, When etching or the like is used, a slope shape is formed as shown in B, and when a double-sided laser drill, etching or the like is used, a double slope shape can be formed, but is not limited thereto.

図１７は電子部品パッケージの他の一例を概略的に示す断面図である。図１８は、図１７のＶ−Ｖ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｅは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含み、上記絶縁部１５０が、さらに上記フレーム１１０の外側側部を囲む。このようにフレーム１１０が絶縁部１５０により囲まれると、フレーム１１０が外部に露出しないため、酸化防止などの信頼性向上を図ることができる。他の一例による電子部品パッケージ１００Ｅに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。   FIG. 17 is a cross-sectional view schematically showing another example of an electronic component package. 18 is a schematic plan view of the electronic component package taken along line VV ′ of FIG. Referring to the drawing, an electronic component package 100E according to another example includes a frame 110 having a through hole 110X, an electronic component 120 disposed in the through hole 110X, and at least an upper portion of the frame 110 and the electronic component 120. An insulating portion 150 to be covered; a joint portion 111 at least partially disposed between the frame 110 and the insulating portion 150; and rewiring portions 130 and 140 disposed below the frame 110 and the electronic component 120; The insulating portion 150 further surrounds the outer side portion of the frame 110. When the frame 110 is surrounded by the insulating portion 150 in this way, the frame 110 is not exposed to the outside, so that reliability such as prevention of oxidation can be improved. The description of each configuration included in the electronic component package 100E according to another example is omitted because it overlaps with the above contents.

図１９ａ〜図１９ｄは、一例による電子部品パッケージ１００Ｅの概略的な製造工程の一例を示す図である。電子部品パッケージ１００Ｅの製造例についての説明のうち、上述の説明と重複する内容は省略し、相違点を中心として説明する。   19a to 19d are diagrams illustrating an example of a schematic manufacturing process of the electronic component package 100E according to an example. In the description of the manufacturing example of the electronic component package 100E, the description overlapping with the above description is omitted, and the description will be focused on the differences.

図１９ａを参照すると、上面１１０Ａ及び下面１１０Ｂに接合部１１１が形成されたフレーム１１０を準備する。そして、フレーム１１０の下面１１０Ｂに配置された接合部１１１に、粘着性高分子層１９０を付着させる。接合部１１１は、フレーム１１０の上面１１０Ａ及び下面１１０Ｂの全面に形成することができる。同様に、フレーム１１０のサイズは、大量生産が容易であるように、様々なサイズに製作及び活用が可能である。   Referring to FIG. 19a, a frame 110 having a joint portion 111 formed on an upper surface 110A and a lower surface 110B is prepared. Then, the adhesive polymer layer 190 is attached to the joint portion 111 disposed on the lower surface 110 </ b> B of the frame 110. The joining portion 111 can be formed on the entire upper surface 110 </ b> A and the lower surface 110 </ b> B of the frame 110. Similarly, the size of the frame 110 can be manufactured and utilized in various sizes so that mass production is easy.

図１９ｂを参照すると、接合部１１１及びフレーム１１０を貫通する貫通孔１１０Ｘ及びダミー孔１１０Ｚを形成する。ダミー孔１１０Ｚは、貫通孔１１０Ｘを有するフレーム１１０を囲むように形成する。貫通孔１１０Ｘ及びダミー孔１１０Ｚの形成方法は特に限定されず、例えば、機械的ドリル及び／またはレーザードリル、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法、エッチング液を用いる湿式エッチング法などにより行うことができる。貫通孔１１０Ｘ及びダミー孔１１０Ｚのサイズや形状などは、実装される電子部品１２０のサイズや形状、数などに応じて設計する。   Referring to FIG. 19B, a through hole 110X and a dummy hole 110Z penetrating the joint 111 and the frame 110 are formed. The dummy hole 110Z is formed so as to surround the frame 110 having the through hole 110X. The formation method of the through hole 110X and the dummy hole 110Z is not particularly limited. For example, a mechanical drill and / or a laser drill, a sand blast method using abrasive particles, a dry etching method using plasma, a wet etching method using an etching solution, and the like. Can be performed. The sizes and shapes of the through holes 110X and the dummy holes 110Z are designed according to the size, shape, number, and the like of the electronic component 120 to be mounted.

図１９ｃを参照すると、貫通孔１１０Ｘ内に電子部品１２０を配置する。その後、絶縁部１５０を用いて電子部品１２０をカプセル化する。粘着性高分子層１９０は剥離する。絶縁部１５０は、フレーム１１０及び電子部品１２０の上部を少なくとも覆い、貫通孔１１０Ｘ内の空間を満たす。さらに、フレーム１１０が外部に露出しないように、フレーム１１０の外側側部を囲む。絶縁部１５０も、例えば、絶縁部１５０の前駆体をラミネートしてから硬化することで形成することができる。または、電子部品１２０をカプセル化できるように絶縁部１５０の形成物質を塗布した後、硬化することで形成することもできる。   Referring to FIG. 19c, the electronic component 120 is disposed in the through hole 110X. Thereafter, the electronic component 120 is encapsulated using the insulating unit 150. The adhesive polymer layer 190 is peeled off. The insulating part 150 covers at least the upper part of the frame 110 and the electronic component 120 and fills the space in the through hole 110X. Further, the outer side of the frame 110 is surrounded so that the frame 110 is not exposed to the outside. The insulating part 150 can also be formed, for example, by laminating the precursor of the insulating part 150 and then curing. Alternatively, it can be formed by applying a material for forming the insulating portion 150 so that the electronic component 120 can be encapsulated and then curing.

図１９ｄを参照すると、フレーム１１０及び電子部品１２０の下部に再配線部１３０、１４０を形成する。具体的に、フレーム１１０及び電子部品１２０の下部に絶縁層１３１を形成した後、導電性パターン１３２及び導電性ビア１３３を形成することで、再配線部１３０を形成する。次いで、上記絶縁層１３１の下部にさらに絶縁層１４１を形成した後、導電性パターン１４２及び導電性ビア１４３を形成することで、再配線部１４０を形成する。再配線部１３０、１４０を形成した後には、その下部に外部層１６０を形成する。その後、外部層１６０に、導電性パターン１４２の少なくとも一部が露出するように第１開口部１６１を形成する。外部層１６０に第１開口部１６１を形成した後、第１開口部１６１に配置される第１外部接続端子１６５を形成する。場合によって、第１開口部１６１のみを形成してもよく、第１外部接続端子１６５は、必要に応じてパッケージ１００Ｅの購買顧客社で別の工程により形成することができる。   Referring to FIG. 19 d, rewiring units 130 and 140 are formed below the frame 110 and the electronic component 120. Specifically, the insulating layer 131 is formed below the frame 110 and the electronic component 120, and then the conductive pattern 132 and the conductive via 133 are formed to form the rewiring unit 130. Next, after further forming an insulating layer 141 below the insulating layer 131, a conductive pattern 142 and a conductive via 143 are formed to form the rewiring portion 140. After the rewiring portions 130 and 140 are formed, the outer layer 160 is formed under the rewiring portions 130 and 140. Thereafter, the first opening 161 is formed in the outer layer 160 so that at least a part of the conductive pattern 142 is exposed. After the first opening 161 is formed in the external layer 160, the first external connection terminal 165 disposed in the first opening 161 is formed. In some cases, only the first opening 161 may be formed, and the first external connection terminal 165 can be formed by another process at the purchasing customer company of the package 100E as necessary.

一方、上述の例示と異なって、一例によるパッケージ１００Ａの製造方法を参照して、先ず、フレーム１１０に貫通孔１１０Ｘ及びダミー孔１１０Ｚを形成した後、接合部１１１をめっきし、絶縁部１５０を形成する場合、製造されるパッケージは、貫通孔１１０Ｘ及びダミー孔１１０Ｚの内壁に接合部１１１が延びて配置されている形態を有することができる。   On the other hand, unlike the above example, referring to the manufacturing method of the package 100A according to an example, first, the through hole 110X and the dummy hole 110Z are formed in the frame 110, and then the bonding portion 111 is plated to form the insulating portion 150. In this case, the manufactured package may have a configuration in which the joint portion 111 is arranged to extend on the inner walls of the through hole 110X and the dummy hole 110Z.

また、上述の例示と異なって、他の一例によるパッケージ１００Ｃの製造方法を参照して、上面１１０Ａ及び下面１１０Ｂに第１接合部１１１Ａが形成されたフレーム１１０に貫通孔１１０Ｘ及びダミー孔１１０Ｚを形成した後、さらに第２接合部１１１Ｂをめっきする場合、製造されるパッケージは、フレーム１１０の上面１１０Ａ及び下面１１０Ｂには二つの層の接合部１１１Ａ、１１１Ｂが形成され、貫通孔１１０Ｘ及びダミー孔１１０Ｚの内壁には単層の接合部１１１Ｂが形成されている形態を有することができる。   Further, unlike the above example, the through hole 110X and the dummy hole 110Z are formed in the frame 110 in which the first joint portion 111A is formed on the upper surface 110A and the lower surface 110B with reference to the method of manufacturing the package 100C according to another example. After that, when the second joint portion 111B is further plated, the manufactured package has two layers of the joint portions 111A and 111B formed on the upper surface 110A and the lower surface 110B of the frame 110, and the through hole 110X and the dummy hole 110Z. The inner wall may have a form in which a single-layer joint 111B is formed.

図２０は電子部品パッケージの他の一例を概略的に示す断面図である。図２１は、図２０のＶＩ−ＶＩ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｆは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０、１２２と、上記フレーム１１０及び上記電子部品１２０、１２２の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０、１２２の下部に配置された再配線部１３０、１４０と、を含み、上記電子部品１２０、１２２が複数個である。   FIG. 20 is a cross-sectional view schematically showing another example of an electronic component package. FIG. 21 is a schematic plan view of the electronic component package taken along line VI-VI ′ of FIG. Referring to the drawing, an electronic component package 100F according to another example includes a frame 110 having a through hole 110X, electronic components 120 and 122 disposed in the through hole 110X, and the frame 110 and the electronic components 120 and 122. An insulating part 150 covering at least the upper part of the frame, a joint part 111 disposed at least partly between the frame 110 and the insulating part 150, and a repositioning element disposed below the frame 110 and the electronic components 120 and 122. A plurality of the electronic components 120 and 122 are included.

複数の電子部品１２０、１２２は、互いに同一であってもよく、互いに異なってもよい。複数の電子部品１２０、１２２は、それぞれ再配線部１３０、１４０と電気的に連結される電極パッド１２０Ｐ、１２２Ｐを有する。電極パッド１２０Ｐ、１２２Ｐは、それぞれ再配線部１３０、１４０により再配線される。複数の電子部品１２０、１２２の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、複数の電子部品１２０、１２２の数は、図面に示すように２個であることができるが、これに限定されず、３個、４個などそれ以上がさらに配置され得ることは勿論である。他の一例による電子部品パッケージ１００Ｆに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。また、他の一例による電子部品パッケージ１００Ｆの製造方法は、複数の電子部品１２０、１２２を配置することを除き、上述の電子部品パッケージ１００Ａ〜１００Ｅの製造方法と同様であるため、その説明を省略する。一方、図面に図示したものと異なり、他の一例による電子部品パッケージ１００Ｆの場合も、上述の電子部品パッケージ１００Ｂ〜１００Ｅの特徴的な形態が適用された形態に変形され得ることは勿論である。   The plurality of electronic components 120 and 122 may be the same as or different from each other. The plurality of electronic components 120 and 122 include electrode pads 120P and 122P that are electrically connected to the rewiring units 130 and 140, respectively. The electrode pads 120P and 122P are rewired by the rewiring units 130 and 140, respectively. The number, interval, arrangement form, and the like of the plurality of electronic components 120 and 122 are not particularly limited, and can be sufficiently deformed by a normal engineer according to design matters. For example, the number of the plurality of electronic components 120 and 122 can be two as shown in the drawings, but is not limited to this, and it is needless to say that three, four, or more can be further arranged. is there. The description of each configuration included in the electronic component package 100F according to another example is omitted because it overlaps with the above description. Further, the manufacturing method of the electronic component package 100F according to another example is the same as the manufacturing method of the electronic component packages 100A to 100E described above except that the plurality of electronic components 120 and 122 are arranged, and thus the description thereof is omitted. To do. On the other hand, unlike the example illustrated in the drawings, an electronic component package 100F according to another example can of course be modified to a configuration to which the above-described characteristic configurations of the electronic component packages 100B to 100E are applied.

図２２は電子部品パッケージの他の一例を概略的に示す断面図である。図２３は、図２２のＶＩＩ−ＶＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｇは、貫通孔１１０Ｘ１、１１０Ｘ２を有するフレーム１１０と、上記貫通孔１１０Ｘ１、１１０Ｘ２内に配置された電子部品１２０、１２２と、上記フレーム１１０及び上記電子部品１２０、１２２の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０、１２２の下部に配置された再配線部１３０、１４０と、を含み、上記貫通孔１１０Ｘ１、１１０Ｘ２が複数個であり、それぞれの貫通孔１１０Ｘ１、１１０Ｘ２内にそれぞれの電子部品１２０、１２２が配置される。   FIG. 22 is a cross-sectional view schematically showing another example of an electronic component package. 23 is a schematic plan view of the electronic component package taken along line VII-VII ′ of FIG. Referring to the drawing, an electronic component package 100G according to another example includes a frame 110 having through holes 110X1 and 110X2, electronic components 120 and 122 disposed in the through holes 110X1 and 110X2, and the frame 110 and the electronic components. An insulating part 150 covering at least the upper part of the parts 120 and 122; a joint part 111 at least partially disposed between the frame 110 and the insulating part 150; and a lower part of the frame 110 and the electronic parts 120 and 122 A plurality of the through holes 110X1 and 110X2 are included, and the respective electronic components 120 and 122 are disposed in the respective through holes 110X1 and 110X2.

複数の貫通孔１１０Ｘ１、１１０Ｘ２の面積や形状などは、互いに同一であってもよく、互いに異なってもよい。また、それぞれの貫通孔１１０Ｘ１、１１０Ｘ２に配置される電子部品１２０、１２２も、互いに同一であってもよく、互いに異なってもよい。複数の貫通孔１１０Ｘ１、１１０Ｘ２及びこれらにそれぞれ配置される電子部品１２０、１２２の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、複数の貫通孔１１０Ｘ１、１１０Ｘ２の数は、図面に示すように２個であることができるが、これに限定されず、３個、４個などそれ以上であり得ることは勿論である。また、それぞれの貫通孔１１０Ｘ１、１１０Ｘ２内に配置される電子部品１２０、１２２は、図面に示すように１個であることができるが、これに限定されず、２個、３個などとそれ以上であり得ることは勿論である。他の一例による電子部品パッケージ１００Ｇに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。また、他の一例による電子部品パッケージ１００Ｇの製造方法は、複数の貫通孔１１０Ｘ１、１１０Ｘ２を形成した後、それぞれの貫通孔１１０Ｘ１、１１０Ｘ２にそれぞれの電子部品１２０、１２２を配置することを除き、上述の電子部品パッケージ１００Ａ〜１００Ｅの製造方法と同様であるため、その説明を省略する。一方、図面に図示したものと異なって、他の一例による電子部品パッケージ１００Ｇの場合も、上述の電子部品パッケージ１００Ｂ〜１００Ｆの特徴的な形態が適用された形態に変形され得ることは勿論である。   The areas and shapes of the plurality of through holes 110X1 and 110X2 may be the same or different from each other. Also, the electronic components 120 and 122 disposed in the respective through holes 110X1 and 110X2 may be the same as each other or different from each other. The number, interval, arrangement form, etc. of the plurality of through-holes 110X1 and 110X2 and the electronic components 120 and 122 respectively arranged in these are not particularly limited, and can be sufficiently deformed by a normal engineer according to design matters. It is. For example, the number of the plurality of through-holes 110X1 and 110X2 can be two as shown in the drawing, but is not limited thereto, and may be three or four or more. In addition, the number of electronic components 120 and 122 disposed in each of the through holes 110X1 and 110X2 can be one as shown in the drawing, but is not limited thereto, and two or three or more and more. Of course, it can be. The description of each configuration included in the electronic component package 100G according to another example is omitted because it overlaps with the above contents. In addition, the manufacturing method of the electronic component package 100G according to another example is the same as that described above except that the plurality of through holes 110X1 and 110X2 are formed and then the respective electronic components 120 and 122 are disposed in the respective through holes 110X1 and 110X2. Since this is the same as the manufacturing method of the electronic component packages 100A to 100E, description thereof will be omitted. On the other hand, unlike the example illustrated in the drawings, the electronic component package 100G according to another example can be modified to a form to which the characteristic forms of the electronic component packages 100B to 100F are applied. .

図２４は電子部品パッケージの他の一例を概略的に示す断面図である。図２５は、図２４のＶＩＩＩ−ＶＩＩＩ'線に沿った電子部品パッケージの概略的な切断平面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｈは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０、１２４と、上記フレーム１１０及び上記電子部品１２０、１２４の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０、１２４の下部に配置された再配線部１３０、１４０と、を含み、上記電子部品１２０、１２４の少なくとも一つは集積回路１２０であり、他の少なくとも一つは受動部品１２４である。   FIG. 24 is a cross-sectional view schematically showing another example of an electronic component package. FIG. 25 is a schematic plan view of the electronic component package taken along line VIII-VIII ′ of FIG. Referring to the drawing, an electronic component package 100H according to another example includes a frame 110 having a through hole 110X, electronic components 120 and 124 disposed in the through hole 110X, and the frame 110 and the electronic components 120 and 124. An insulating part 150 covering at least the upper part of the frame, a joint part 111 disposed at least partially between the frame 110 and the insulating part 150, and a repositioning element disposed below the frame 110 and the electronic components 120 and 124. And at least one of the electronic components 120 and 124 is an integrated circuit 120, and at least one of the other electronic components 120 and 124 is a passive component 124.

集積回路１２０は、数百〜数百万個以上の素子が一つのチップ内に集積化されたチップのことであり、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップであることができるが、これに限定されるものではない。受動部品１２４は、例えば、インダクタ、コンデンサ、抵抗器などであることができるが、これに限定されるものではない。集積回路１２０は、電極パッド１２０Ｐを介して再配線部１３０、１４０と電気的に連結される。受動部品１２４は、電極パッド（不図示）、例えば、外部電極を介して再配線部１３０、１４０と電気的に連結される。集積回路１２０及び受動部品１２４の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、集積回路１２０は貫通孔１１０Ｘの中央付近に配置され、受動部品１２４は貫通孔１１０Ｘの内壁付近に配置されることができるが、これに限定されるものではない。また、集積回路１２０は１個のみが配置され、受動部品１２４は複数個が配置されることができるが、これに限定されるものではなく、その逆であってもよく、両方とも１個のみが配置されてもよく、両方とも複数個が配置されてもよい。他の一例による電子部品パッケージ１００Ｈに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。また、他の一例による電子部品パッケージ１００Ｈの製造方法は、複数の電子部品１２０、１２４を配置することを除き、上述の電子部品パッケージ１００Ａ〜１００Ｅの製造方法と同様であるため、その説明を省略する。一方、図面に図示したものと異なって、他の一例による電子部品パッケージ１００Ｈの場合も、上述の電子部品パッケージ１００Ｂ〜１００Ｇの特徴的な形態が適用された形態に変形され得ることは勿論である。   The integrated circuit 120 is a chip in which several hundred to several million or more elements are integrated in one chip. For example, a central processor (for example, CPU), a graphic processor (for example, GPU), digital It can be an application processor chip such as, but not limited to, a signal processor, a cryptographic processor, a microprocessor, a microcontroller. The passive component 124 can be, for example, an inductor, a capacitor, a resistor, or the like, but is not limited thereto. The integrated circuit 120 is electrically connected to the rewiring units 130 and 140 through the electrode pads 120P. The passive component 124 is electrically connected to the rewiring units 130 and 140 via an electrode pad (not shown), for example, an external electrode. The number, interval, arrangement form, and the like of the integrated circuit 120 and the passive components 124 are not particularly limited, and a normal engineer can sufficiently modify the design items. For example, the integrated circuit 120 may be disposed near the center of the through hole 110X, and the passive component 124 may be disposed near the inner wall of the through hole 110X, but is not limited thereto. Further, only one integrated circuit 120 may be disposed and a plurality of passive components 124 may be disposed, but the present invention is not limited to this, and the reverse may be possible, and both are only one. May be arranged, and a plurality of both may be arranged. The description of each configuration included in the electronic component package 100H according to another example is omitted because it overlaps with the above description. Further, the manufacturing method of the electronic component package 100H according to another example is the same as the manufacturing method of the electronic component packages 100A to 100E described above except that the plurality of electronic components 120 and 124 are arranged, and thus the description thereof is omitted. To do. On the other hand, unlike the example illustrated in the drawings, the electronic component package 100H according to another example can be modified to a form to which the characteristic forms of the electronic component packages 100B to 100G are applied. .

図２６は電子部品パッケージの他の一例を概略的に示す断面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｉは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０、１２２の下部に配置された再配線部１３０、１４０と、を含み、上記フレーム１１０は内部に配置される放熱層１１６を含み、上記放熱層１１６により、上記フレーム１１０を構成する金属またはセラミック系物質が複数の層１１５Ａ、１１５Ｂに分けられる。   FIG. 26 is a cross-sectional view schematically showing another example of an electronic component package. Referring to the drawing, an electronic component package 100I according to another example includes a frame 110 having a through hole 110X, an electronic component 120 disposed in the through hole 110X, and at least an upper portion of the frame 110 and the electronic component 120. A covering insulating portion 150; a joint portion 111 at least partially disposed between the frame 110 and the insulating portion 150; a rewiring portion 130 disposed below the frame 110 and the electronic components 120 and 122; 140, and the frame 110 includes a heat dissipating layer 116 disposed therein, and the heat dissipating layer 116 divides the metal or ceramic material constituting the frame 110 into a plurality of layers 115A and 115B.

放熱層１１６は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などからなる。したがって、放熱層１１６を有する場合、放熱特性をさらに向上させることができる。放熱層１１６は、フレーム１１０の残りの部分を形成する金属またはセラミック系物質より大きい熱導電性を有することができる。他の一例による電子部品パッケージ１００Ｉに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。また、他の一例による電子部品パッケージ１００Ｉの製造方法は、フレーム１１０の内部に放熱層１１６を配置することを除き、上述の電子部品パッケージ１００Ａ〜１００Ｅの製造方法と同様であるため、その説明を省略する。一方、図面に図示したものと異なって、他の一例による電子部品パッケージ１００Ｉの場合も、上述の電子部品パッケージ１００Ｂ〜１００Ｈの特徴的な形態が適用された形態に変形され得ることは勿論である。   The heat dissipation layer 116 is made of a conductive material such as copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), or an alloy thereof. Etc. Therefore, when the heat dissipation layer 116 is provided, the heat dissipation characteristics can be further improved. The heat dissipation layer 116 may have a thermal conductivity that is greater than the metal or ceramic based material that forms the remainder of the frame 110. The description of each configuration included in the electronic component package 100I according to another example is omitted because it overlaps with the above description. In addition, the method for manufacturing the electronic component package 100I according to another example is the same as the method for manufacturing the electronic component packages 100A to 100E described above except that the heat dissipation layer 116 is disposed inside the frame 110. Omitted. On the other hand, unlike the electronic component package 100I according to another example, the electronic component package 100B to 100H described above can be modified to a form to which the characteristic forms of the electronic component packages 100B to 100H are applied. .

図２７は電子部品パッケージの他の一例を概略的に示す断面図である。図面を参照すると、他の一例による電子部品パッケージ１００Ｊは、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、を含み、上記フレーム１１０は内部に配置される複数の放熱層１１６Ａ、１１６Ｂを含み、上記複数の放熱層１１６Ａ、１１６Ｂにより、上記フレーム１１０を構成する金属またはセラミック系物質が複数の層１１５Ａ、１１５Ｂ、１１５Ｃに分けられる。   FIG. 27 is a cross-sectional view schematically showing another example of an electronic component package. Referring to the drawing, an electronic component package 100J according to another example includes a frame 110 having a through hole 110X, an electronic component 120 disposed in the through hole 110X, and at least an upper portion of the frame 110 and the electronic component 120. An insulating portion 150 to be covered; a joint portion 111 at least partially disposed between the frame 110 and the insulating portion 150; and rewiring portions 130 and 140 disposed below the frame 110 and the electronic component 120; The frame 110 includes a plurality of heat dissipating layers 116A and 116B disposed therein, and the plurality of heat dissipating layers 116A and 116B allows the metal or ceramic-based material constituting the frame 110 to have a plurality of layers 115A, 115B and 115C.

それぞれの放熱層１１６Ａ、１１６Ｂは、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などからなる。したがって、これら放熱層１１６Ａ、１１６Ｂを有する場合、放熱特性をさらに向上させることができる。放熱層１１６Ａ、１１６Ｂは、フレーム１１０の残りの部分を形成する金属またはセラミック系物質より大きい熱導電性を有することができる。放熱層１１６Ａ、１１６Ｂが、図面に図示したものより多く配置され得ることは勿論である。他の一例による電子部品パッケージ１００Ｊに含まれるそれぞれの構成についての説明は、上述の内容と重複するため省略する。また、他の一例による電子部品パッケージ１００Ｊの製造方法は、フレーム１１０の内部に複数の放熱層１１６Ａ、１１６Ｂを配置することを除き、上述の電子部品パッケージ１００Ａ〜１００Ｅの製造方法と同様であるため、その説明を省略する。一方、図面に図示したものと異なって、他の一例による電子部品パッケージ１００Ｊの場合も、上述の電子部品パッケージ１００Ｂ〜１００Ｈの特徴的な形態が適用された形態に変形され得ることは勿論である。   Each of the heat dissipation layers 116A and 116B is made of a conductive material such as copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), Or it consists of these alloys. Therefore, when these heat dissipation layers 116A and 116B are provided, the heat dissipation characteristics can be further improved. The heat dissipation layers 116 </ b> A and 116 </ b> B may have a thermal conductivity that is greater than the metal or ceramic material that forms the remainder of the frame 110. Of course, more heat dissipating layers 116A and 116B may be arranged than shown in the drawing. The description of each configuration included in the electronic component package 100J according to another example is omitted because it overlaps with the above contents. In addition, the method of manufacturing the electronic component package 100J according to another example is the same as the method of manufacturing the electronic component packages 100A to 100E described above except that the plurality of heat dissipation layers 116A and 116B are disposed inside the frame 110. The description is omitted. On the other hand, unlike the case illustrated in the drawings, in the case of the electronic component package 100J according to another example, it is needless to say that the characteristic configuration of the electronic component packages 100B to 100H described above can be modified. .

パッケージオンパッケージ構造
図２８はパッケージオンパッケージ構造の一例を概略的に示す断面図である。上述の様々な例示による電子部品パッケージ１００Ａ〜１００Ｊが、パッケージオンパッケージ構造に様々な形態で適用されることができる。例えば、図面を参照すると、一例によるパッケージオンパッケージ構造は、上述の電子部品パッケージ１００Ｄの上部に他の電子部品パッケージ２００が配置された形態を有する。 Package on Package Structure FIG. 28 is a cross-sectional view schematically showing an example of a package on package structure. The electronic component packages 100A to 100J according to the various examples described above can be applied to the package-on-package structure in various forms. For example, referring to the drawings, a package-on-package structure according to an example has a form in which another electronic component package 200 is disposed on the electronic component package 100D.

第１電子部品パッケージ１００Ｄは、上述のように、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０を貫通する貫通配線１１３と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、上記再配線部１３０、１４０の下部に配置された第１外部接続端子１６５と、上記絶縁部１５０の上部に配置された第２外部接続端子１７５と、を含む。各構成についての内容は上述の内容と同様であるため、その説明を省略する。   As described above, the first electronic component package 100D includes the frame 110 having the through hole 110X, the electronic component 120 disposed in the through hole 110X, and the insulating covering at least the upper portion of the frame 110 and the electronic component 120. Part 150, a joint part 111 at least partially disposed between the frame 110 and the insulating part 150, a through wiring 113 penetrating the frame 110, and a lower part of the frame 110 and the electronic component 120. Redistribution portions 130 and 140, a first external connection terminal 165 disposed below the redistribution portions 130 and 140, and a second external connection terminal 175 disposed above the insulation portion 150. Including. Since the contents of each component are the same as those described above, the description thereof is omitted.

第２電子部品パッケージ２００は、上記第１電子部品パッケージ１００Ｄの上部に配置され、上記第２外部接続端子１７５を介して上記第１電子部品パッケージ１００Ｄと連結される。第２電子部品パッケージ２００は、公知の電子部品パッケージであることができ、その構造や形態が特に制限されるものではない。一例として、第２電子部品パッケージ２００は、揮発性メモリー（例えば、ＤＲＡＭ）、非揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップがフリップチップの形態に実装されたメモリーチップパッケージであることができるが、これに限定されるものではない。   The second electronic component package 200 is disposed on the first electronic component package 100D and is connected to the first electronic component package 100D through the second external connection terminal 175. The second electronic component package 200 can be a known electronic component package, and the structure and form thereof are not particularly limited. As an example, the second electronic component package 200 is a memory chip package in which memory chips such as a volatile memory (for example, DRAM), a non-volatile memory (for example, ROM), and a flash memory are mounted in a flip chip form. However, the present invention is not limited to this.

図２９はパッケージオンパッケージ構造の他の一例を概略的に示す断面図である。図面を参照すると、他の一例によるパッケージオンパッケージ構造は、上述の電子部品パッケージ１００Ｄの上部及び下部に他の電子部品パッケージ２００、３００が配置された形態を有する。   FIG. 29 is a sectional view schematically showing another example of a package-on-package structure. Referring to the drawing, a package-on-package structure according to another example has a configuration in which other electronic component packages 200 and 300 are disposed on the upper and lower portions of the electronic component package 100D.

第１電子部品パッケージ１００Ｄは、上述のように、貫通孔１１０Ｘを有するフレーム１１０と、上記貫通孔１１０Ｘ内に配置された電子部品１２０と、上記フレーム１１０及び上記電子部品１２０の上部を少なくとも覆う絶縁部１５０と、上記フレーム１１０と上記絶縁部１５０との間に少なくとも一部が配置された接合部１１１と、上記フレーム１１０を貫通する貫通配線１１３と、上記フレーム１１０及び電子部品１２０の下部に配置された再配線部１３０、１４０と、上記再配線部１３０、１４０の下部に配置された第１外部接続端子１６５と、上記絶縁部１５０の上部に配置された第２外部接続端子１７５と、を含む。各構成についての内容は上述の内容と同様であるため、その説明を省略する。   As described above, the first electronic component package 100D includes the frame 110 having the through hole 110X, the electronic component 120 disposed in the through hole 110X, and the insulating covering at least the upper portion of the frame 110 and the electronic component 120. Part 150, a joint part 111 at least partially disposed between the frame 110 and the insulating part 150, a through wiring 113 penetrating the frame 110, and a lower part of the frame 110 and the electronic component 120. Redistribution portions 130 and 140, a first external connection terminal 165 disposed below the redistribution portions 130 and 140, and a second external connection terminal 175 disposed above the insulation portion 150. Including. Since the contents of each component are the same as those described above, the description thereof is omitted.

第２電子部品パッケージ２００は、上述のように、上記第１電子部品パッケージ１００Ｄの上部に配置され、上記第２外部接続端子１７５を介して上記第１電子部品パッケージ１００Ｄと連結される。第２電子部品パッケージ２００は、公知の電子部品パッケージであることができ、その構造や形態が特に制限されるものではない。一例として、第２電子部品パッケージ２００は、揮発性メモリー（例えば、ＤＲＡＭ）、非揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップが実装されたメモリーチップパッケージであることができるが、これに限定されるものではない。または、第２電子部品パッケージ２００は、上述の電子部品パッケージ１００Ａ〜１００Ｊの何れか一つの形態を有するものであってもよい。   As described above, the second electronic component package 200 is disposed on the first electronic component package 100D and is connected to the first electronic component package 100D via the second external connection terminal 175. The second electronic component package 200 can be a known electronic component package, and the structure and form thereof are not particularly limited. As an example, the second electronic component package 200 may be a memory chip package in which a memory chip such as a volatile memory (eg, DRAM), a non-volatile memory (eg, ROM), or a flash memory is mounted. It is not limited to this. Alternatively, the second electronic component package 200 may have any one of the above-described electronic component packages 100A to 100J.

第３電子部品パッケージ３００は、上記第１電子部品パッケージ１００Ｄの下部に配置され、上記第１外部接続端子１６５を介して上記第１電子部品パッケージ１００Ｄと連結される。第３電子部品パッケージ３００も公知の電子部品パッケージであることができ、その構造や形態が特に制限されるものではない。一例として、第３電子部品パッケージ３００も、揮発性メモリー（例えば、ＤＲＡＭ）、非揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップが実装されたメモリーチップパッケージであることができるが、これに限定されるものではない。または、第３電子部品パッケージ３００は、上述の電子部品パッケージ１００Ａ〜１００Ｊの何れか一つの形態を有するものであってもよい。   The third electronic component package 300 is disposed below the first electronic component package 100D, and is connected to the first electronic component package 100D through the first external connection terminal 165. The third electronic component package 300 can also be a known electronic component package, and its structure and form are not particularly limited. As an example, the third electronic component package 300 may be a memory chip package in which a memory chip such as a volatile memory (eg, DRAM), a non-volatile memory (eg, ROM), or a flash memory is mounted. It is not limited to this. Alternatively, the third electronic component package 300 may have any one of the above-described electronic component packages 100A to 100J.

図面で図示していないが、第１電子部品パッケージ１００Ｄの表面上に様々な別の受動部品（不図示）、例えば、表面実装型（ＳＭＴ）部品が配置されることができる。尚、様々な形態の電子部品パッケージ１００Ａ〜１００Ｊまたは図面に図示していない他の様々な形態の電子部品パッケージが、上部パッケージとして受動部品とともに配置され得ることは勿論である。受動部品（不図示）も第２開口部１７１内に配置され、これを介して露出した各種導電性パターンと物理的及び／または電気的に連結されることができる。   Although not shown in the drawings, various other passive components (not shown), for example, surface mount type (SMT) components, may be disposed on the surface of the first electronic component package 100D. Of course, various types of electronic component packages 100A to 100J or other various types of electronic component packages not shown in the drawings can be arranged together with passive components as the upper package. A passive component (not shown) is also disposed in the second opening 171 and can be physically and / or electrically connected to various conductive patterns exposed through the second opening 171.

一方、本発明において、下部はパッケージの電子機器への実装方向を意味し、上部は下部の反対方向を意味し、側部は上部及び下部に略垂直な方向を意味する。ここで、上部、下部、または側部に位置するということは、対象構成要素が、基準となる構成要素と直接接触する場合だけでなく、該当方向に位置するが、直接接触していない場合、すなわち間接的に接触する場合も含む。   On the other hand, in the present invention, the lower part means the mounting direction of the package to the electronic device, the upper part means the opposite direction of the lower part, and the side part means the direction substantially perpendicular to the upper part and the lower part. Here, being located in the upper part, the lower part, or the side part means that the target component is not only in direct contact with the reference component, but also in the corresponding direction, but not in direct contact. That is, the case where it contacts indirectly is also included.

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で様々な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。   As mentioned above, although embodiment of this invention was described in detail, the scope of the present invention is not limited to this, and various correction and deformation | transformation are within the range which does not deviate from the technical idea of this invention described in the claim. It will be apparent to those having ordinary knowledge in the art.

１０００ 電子機器
１０１０ メインボード
１０２０ チップ関連部品
１０３０ ネットワーク関連部品
１０４０ その他の部品
１０５０ カメラ
１０６０ アンテナ
１０７０ ディスプレイ
１０８０ バッテリー
１０９０ 信号ライン
１１００ スマートフォン
１１０１ スマートフォン本体（本体）
１１１０ スマートフォンメインボード（メインボード）
１１２０ スマートフォン内蔵電子部品（電子部品）
１１３０ スマートフォンカメラ（カメラ）
１００、２００、３００ 電子部品パッケージ
１００Ａ〜１００Ｊ 電子部品パッケージ
１１０ フレーム
１１０Ａ 上面
１１０Ｂ 下面
１１０Ｙ 貫通孔
１１１、１１１Ａ、１１１Ｂ 接合部
１１３ 貫通配線
１２０、１２２、１２４ 電子部品
１２０Ｐ、１２２Ｐ 電極パッド
１１０Ｘ、１１０Ｘ１、１１０Ｘ２ 貫通孔
１３０、１４０ 再配線部
１３１、１４１ 絶縁層
１３２、１４２、１５２ 導電性パターン
１３３、１４３ 導電性ビア
１５０ 絶縁部
１６１、１７１ 開口部
１６５、１７５ 外部接続端子
１６０ 外部層
１７０ カバー層
１９０ 粘着性高分子層 1000 Electronic Device 1010 Main Board 1020 Chip Related Parts 1030 Network Related Parts 1040 Other Parts 1050 Camera 1060 Antenna 1070 Display 1080 Battery 1090 Signal Line 1100 Smartphone 1101 Smartphone Body (Main Body)
1110 Smartphone main board (main board)
1120 Smartphone built-in electronic components (electronic components)
1130 Smartphone camera (camera)
100, 200, 300 Electronic component package 100A-100J Electronic component package 110 Frame 110A Upper surface 110B Lower surface 110Y Through hole 111, 111A, 111B Junction 113 Through wiring 120, 122, 124 Electronic component 120P, 122P Electrode pad 110X, 110X1, 110X2 Through hole 130, 140 Redistribution part 131, 141 Insulating layer 132, 142, 152 Conductive pattern 133, 143 Conductive via 150 Insulating part 161, 171 Opening part 165, 175 External connection terminal 160 External layer 170 Cover layer 190 Adhesiveness Polymer layer

Claims (25)

金属系物質またはセラミック系物質を含み、貫通孔を有するフレームと、
前記貫通孔内に配置された電子部品と、
前記フレーム及び前記電子部品の上部を少なくとも覆う絶縁部と、
前記フレームと前記絶縁部との間に少なくとも一部が配置された接合部と、
前記フレーム及び前記電子部品の下部に配置された再配線部と、を含む、電子部品パッケージ。 A frame containing a metal-based material or a ceramic-based material and having a through hole;
An electronic component disposed in the through hole;
An insulating part covering at least the upper part of the frame and the electronic component;
A joint part at least partially disposed between the frame and the insulating part;
An electronic component package comprising: the frame and a rewiring portion disposed below the electronic component. 前記金属系物質はＦｅ−Ｎｉ系合金（Ｉｎｖａｒ）である、請求項１に記載の電子部品パッケージ。   The electronic component package according to claim 1, wherein the metal material is an Fe—Ni alloy (Invar). 前記セラミック系物質は、ジルコニア系（ＺｒＯ２）、アルミナ（Ａｌ２Ｏ３）系、シリコンカーバイド系（ＳｉＣ）、及びシリコンナイトライド系（Ｓｉ３Ｎ４）物質からなる群から選択される少なくとも一つである、請求項１または２に記載の電子部品パッケージ。 The ceramic material is at least one selected from the group consisting of zirconia (ZrO 2 ), alumina (Al 2 O 3 ), silicon carbide (SiC), and silicon nitride (Si 3 N 4 ). The electronic component package according to claim 1, wherein the electronic component package is one. 前記金属系物質またはセラミック系物質は、熱導電性が１Ｗ／ｍＫ以上であり、熱膨張係数が１０ｐｐｍ／℃以下であり、弾性係数が１００ＧＰａ以上である、請求項１から３のいずれか一項に記載の電子部品パッケージ。   4. The metal material or the ceramic material has a thermal conductivity of 1 W / mK or more, a thermal expansion coefficient of 10 ppm / ° C. or less, and an elastic coefficient of 100 GPa or more. 5. Electronic component package as described in. 前記フレームは、前記電子部品が配置され、前記貫通孔によって貫通される何れかの層（ａｎｙ ｌａｙｅｒ）を含み、前記フレームの何れかの層（ａｎｙ ｌａｙｅｒ）は、熱導電性が１Ｗ／ｍＫ以上であり、熱膨張係数が１０ｐｐｍ／℃以下であり、弾性係数が１００ＧＰａ以上である、請求項１から４のいずれか一項に記載の電子部品パッケージ。   The frame includes any layer on which the electronic component is disposed and penetrated by the through hole, and any layer of the frame has a thermal conductivity of 1 W / mK or more. The electronic component package according to any one of claims 1 to 4, having a thermal expansion coefficient of 10 ppm / ° C or less and an elastic coefficient of 100 GPa or more. 前記接合部は、前記フレームの少なくとも一面に配置されている、請求項１から５のいずれか一項に記載の電子部品パッケージ。   The electronic component package according to claim 1, wherein the joint portion is disposed on at least one surface of the frame. 前記接合部は、前記貫通孔の内壁に延びて配置されている、請求項５に記載の電子部品パッケージ。   The electronic component package according to claim 5, wherein the joint portion is disposed to extend to an inner wall of the through hole. 前記接合部は、第１接合部及び第２接合部を含み、
前記第１接合部は、前記フレームの向かい合う両面に配置されており、
前記第２接合部は、前記第１接合部上に配置されて前記貫通孔の内壁に延びている、請求項１から７のいずれか一項に記載の電子部品パッケージ。 The joint includes a first joint and a second joint,
The first joint is disposed on both sides of the frame;
The electronic component package according to claim 1, wherein the second joint portion is disposed on the first joint portion and extends to an inner wall of the through hole. 第１接合部は前記貫通孔の内壁に配置されない、請求項８に記載の電子部品パッケージ。   The electronic component package according to claim 8, wherein the first joint portion is not disposed on an inner wall of the through hole. 前記接合部は導電性物質を含む、請求項１から９のいずれか一項に記載の電子部品パッケージ。   The electronic component package according to claim 1, wherein the joint includes a conductive substance. 前記接合部は前記フレームに含まれる金属系物質またはセラミック系物質より大きい熱導電性を有する、請求項１０に記載の電子部品パッケージ。   The electronic component package according to claim 10, wherein the joint portion has a thermal conductivity greater than that of a metal-based material or a ceramic-based material included in the frame. 前記フレームを貫通する貫通配線をさらに含み、
前記フレームと前記貫通配線との間、または前記接合部と前記貫通配線との間には絶縁物質が配置されている、請求項１から１１のいずれか一項に記載の電子部品パッケージ。 Further comprising a through-wiring penetrating the frame,
12. The electronic component package according to claim 1, wherein an insulating material is disposed between the frame and the through wiring or between the joint and the through wiring. 13. 前記絶縁部が前記フレームの外側側部を囲んでおり、
前記フレームは外部に露出しない、請求項１から１２のいずれか一項に記載の電子部品パッケージ。 The insulating portion surrounds the outer side of the frame;
The electronic component package according to claim 1, wherein the frame is not exposed to the outside. 前記フレームは、その内部に配置される一つ以上の放熱層を含み、
前記放熱層により、前記金属系物質またはセラミック系物質が複数の層に分けられる、請求項１から１３のいずれか一項に記載の電子部品パッケージ。 The frame includes one or more heat dissipation layers disposed therein,
The electronic component package according to claim 1, wherein the metal-based material or the ceramic-based material is divided into a plurality of layers by the heat dissipation layer. 前記一つ以上の放熱層は前記フレームの残りの部分より大きい熱導電性を有する、請求項１４に記載の電子部品パッケージ。   The electronic component package of claim 14, wherein the one or more heat dissipation layers have a thermal conductivity greater than a remaining portion of the frame. 前記再配線部の下部に配置され、第１開口部を有する外部層と、
前記第１開口部に配置された第１外部接続端子と、をさらに含み、
前記第１外部接続端子は、少なくとも一つがファン−アウト領域に配置されている、請求項１から１５のいずれか一項に記載の電子部品パッケージ。 An outer layer disposed under the redistribution portion and having a first opening;
A first external connection terminal disposed in the first opening,
The electronic component package according to claim 1, wherein at least one of the first external connection terminals is disposed in a fan-out region. 前記絶縁部の上部に配置され、第２開口部を有するカバー層と、
前記第２開口部に配置された第２外部接続端子と、をさらに含み、
前記第２外部接続端子は前記電子部品と電気的に連結されている、請求項１から１６のいずれか一項に記載の電子部品パッケージ。 A cover layer disposed on top of the insulating portion and having a second opening;
A second external connection terminal disposed in the second opening,
The electronic component package according to claim 1, wherein the second external connection terminal is electrically connected to the electronic component. 金属系物質またはセラミック系物質を含み、貫通孔を有するフレームと、前記貫通孔内に配置された電子部品と、前記フレーム及び前記電子部品の上部を少なくとも覆う絶縁部と、前記フレームと前記絶縁部との間に少なくとも一部が配置された接合部と、前記フレームを貫通する貫通配線と、前記フレーム及び前記電子部品の下部に配置された再配線部と、前記再配線部の下部に配置された第１外部接続端子と、前記絶縁部の上部に配置された第２外部接続端子と、を含む第１電子部品パッケージと、
前記第１電子部品パッケージの上部に配置され、前記第２外部接続端子を介して前記第１電子部品パッケージと連結される第２電子部品パッケージと、を含む、パッケージオンパッケージ構造。 A frame containing a metal-based material or a ceramic-based material and having a through hole; an electronic component disposed in the through hole; an insulating portion covering at least an upper portion of the frame and the electronic component; the frame and the insulating portion A joint portion at least partially disposed between, a through-wiring penetrating the frame, a rewiring portion disposed under the frame and the electronic component, and a lower portion of the rewiring portion. A first electronic component package comprising: a first external connection terminal; and a second external connection terminal disposed on the insulating portion;
A package-on-package structure including a second electronic component package disposed on the first electronic component package and coupled to the first electronic component package via the second external connection terminal. 前記第１電子部品パッケージの下部に配置され、前記第１外部接続端子を介して前記第１電子部品パッケージと連結される第３電子部品パッケージをさらに含む、請求項１８に記載のパッケージオンパッケージ構造。   The package-on-package structure according to claim 18, further comprising a third electronic component package disposed under the first electronic component package and connected to the first electronic component package through the first external connection terminal. . 前記フレームは、前記電子部品が配置され、前記貫通孔によって貫通される何れかの層（ａｎｙ ｌａｙｅｒ）を含み、前記フレームの何れかの層（ａｎｙ ｌａｙｅｒ）は、熱導電性が１Ｗ／ｍＫ以上であり、熱膨張係数が１０ｐｐｍ／℃以下であり、弾性係数が１００ＧＰａ以上である、請求項１８または１９に記載のパッケージオンパッケージ構造。   The frame includes any layer on which the electronic component is disposed and penetrated by the through hole, and any layer of the frame has a thermal conductivity of 1 W / mK or more. The package-on-package structure according to claim 18 or 19, having a thermal expansion coefficient of 10 ppm / ° C or less and an elastic coefficient of 100 GPa or more. 貫通孔を有するフレームと、
前記フレームの少なくとも一面に配置された接合部と、
前記フレームの貫通孔に配置された電子部品と、
前記フレーム及び前記電子部品が配置され、前記電子部品と電気的に連結された再配線部と、
前記フレーム、前記電子部品、及び前記再配線部によって閉じ込められた前記貫通孔の空間を少なくとも満たす絶縁部と、を含み、
前記フレームは、熱導電性が１Ｗ／ｍＫ以上であり、熱膨張係数が１０ｐｐｍ／℃以下であり、弾性係数が１００ＧＰａ以上である、電子部品パッケージ。 A frame having a through hole;
A joint disposed on at least one surface of the frame;
An electronic component disposed in the through hole of the frame;
A rewiring portion in which the frame and the electronic component are arranged and electrically connected to the electronic component;
An insulating part that at least fills the space of the through hole confined by the frame, the electronic component, and the rewiring part,
The frame is an electronic component package having a thermal conductivity of 1 W / mK or more, a thermal expansion coefficient of 10 ppm / ° C. or less, and an elastic coefficient of 100 GPa or more. 前記フレームを形成するための物質は金属系物質またはセラミック系物質である、請求項２１に記載の電子部品パッケージ。   The electronic component package according to claim 21, wherein the material for forming the frame is a metal-based material or a ceramic-based material. 前記接合部は、前記フレームの少なくとも一面から前記貫通孔の内壁まで延びて配置されている、請求項２１または２２に記載の電子部品パッケージ。   The electronic component package according to claim 21 or 22, wherein the joint portion is disposed to extend from at least one surface of the frame to an inner wall of the through hole. 前記貫通孔の内壁に配置された前記接合部の厚さは、前記フレームの少なくとも一面に配置された前記接合部の厚さより薄い、請求項２３に記載の電子部品パッケージ。   24. The electronic component package according to claim 23, wherein a thickness of the joint disposed on the inner wall of the through hole is thinner than a thickness of the joint disposed on at least one surface of the frame. 前記接合部は導電性物質である、請求項２４に記載の電子部品パッケージ。   25. The electronic component package according to claim 24, wherein the joint is a conductive material.
JP2016096403A 2015-05-15 2016-05-12 Electronic component package and package on package structure Active JP6521529B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20150067999 2015-05-15
KR10-2015-0067999 2015-05-15
KR1020150142626A KR102021886B1 (en) 2015-05-15 2015-10-13 Electronic component package and package on package structure
KR10-2015-0142626 2015-10-13

Publications (2)

Publication Number Publication Date
JP2016219798A true JP2016219798A (en) 2016-12-22
JP6521529B2 JP6521529B2 (en) 2019-05-29

Family

ID=57541641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016096403A Active JP6521529B2 (en) 2015-05-15 2016-05-12 Electronic component package and package on package structure

Country Status (3)

Country Link
JP (1) JP6521529B2 (en)
KR (1) KR102021886B1 (en)
TW (1) TWI658545B (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216335A (en) * 2017-07-07 2019-01-15 三星电机株式会社 Fan-out-type semiconductor package module
JP2019212887A (en) * 2018-06-04 2019-12-12 サムスン エレクトロニクス カンパニー リミテッド Semiconductor package
CN111199950A (en) * 2018-11-20 2020-05-26 三星电子株式会社 Fan-out type semiconductor package
JP2020529735A (en) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ Electronics package with integrated electromagnetic interference shield and its manufacturing method
WO2023209861A1 (en) * 2022-04-27 2023-11-02 日本電信電話株式会社 Semiconductor device, and manufacturing method therefor

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101983188B1 (en) * 2016-12-22 2019-05-28 삼성전기주식회사 Fan-out semiconductor package
JP6815880B2 (en) * 2017-01-25 2021-01-20 株式会社ディスコ Manufacturing method of semiconductor package
KR102038602B1 (en) * 2017-07-14 2019-10-31 전자부품연구원 High heat radiating fan-out package and manufacturing method thereof
US11322449B2 (en) 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
TWI736780B (en) 2017-10-31 2021-08-21 台灣積體電路製造股份有限公司 Chip package and methods of forming the same
KR102061850B1 (en) 2018-02-26 2020-01-02 삼성전자주식회사 Fan-out semiconductor package
KR102138012B1 (en) * 2018-08-28 2020-07-27 삼성전자주식회사 Fan-out semiconductor package
US11251099B2 (en) * 2019-07-31 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of packages using embedded core frame
KR102609629B1 (en) * 2021-07-22 2023-12-04 한국전자기술연구원 Semiconductor package for high frequency power amplifier, mounting structure thereof, and manufacturing method thereof
KR20240052980A (en) * 2021-09-09 2024-04-23 어플라이드 머티어리얼스, 인코포레이티드 Stiffener frames for semiconductor device packages

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309213A (en) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd Wiring board
JP2003347741A (en) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd Composite multilayer substrate and module using the same
JP2004071698A (en) * 2002-08-02 2004-03-04 Hitachi Metals Ltd Semiconductor package
WO2006043474A1 (en) * 2004-10-22 2006-04-27 Murata Manufacturing Co., Ltd. Composite multilayer substrate and its manufacturing method
US20080099912A1 (en) * 2006-10-27 2008-05-01 Gene Wu Packaging with base layers comprising alloy 42
JP2010073851A (en) * 2008-09-18 2010-04-02 Denso Corp Semiconductor device
JP2010251367A (en) * 2009-04-10 2010-11-04 Shinko Electric Ind Co Ltd Semiconductor device and method of manufacturing the same, and electronic device
JP2011187830A (en) * 2010-03-10 2011-09-22 Tdk Corp Substrate with built-in electronic component, and method of manufacturing the same
JP2011211099A (en) * 2010-03-30 2011-10-20 Tdk Corp Substrate with built-in electronic components and method of manufacturing the same
JP2013211480A (en) * 2012-03-30 2013-10-10 Fujikura Ltd Component built-in substrate
US20150130046A1 (en) * 2013-11-13 2015-05-14 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI343110B (en) * 2007-06-20 2011-06-01 Unimicron Technology Corp Process of embedded circuit board having a conductive hole
JP4600443B2 (en) * 2007-07-09 2010-12-15 日本電気株式会社 Semiconductor package and stacked semiconductor package
US8901435B2 (en) * 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309213A (en) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd Wiring board
JP2003347741A (en) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd Composite multilayer substrate and module using the same
JP2004071698A (en) * 2002-08-02 2004-03-04 Hitachi Metals Ltd Semiconductor package
WO2006043474A1 (en) * 2004-10-22 2006-04-27 Murata Manufacturing Co., Ltd. Composite multilayer substrate and its manufacturing method
US20080099912A1 (en) * 2006-10-27 2008-05-01 Gene Wu Packaging with base layers comprising alloy 42
JP2010073851A (en) * 2008-09-18 2010-04-02 Denso Corp Semiconductor device
JP2010251367A (en) * 2009-04-10 2010-11-04 Shinko Electric Ind Co Ltd Semiconductor device and method of manufacturing the same, and electronic device
JP2011187830A (en) * 2010-03-10 2011-09-22 Tdk Corp Substrate with built-in electronic component, and method of manufacturing the same
JP2011211099A (en) * 2010-03-30 2011-10-20 Tdk Corp Substrate with built-in electronic components and method of manufacturing the same
JP2013211480A (en) * 2012-03-30 2013-10-10 Fujikura Ltd Component built-in substrate
US20150130046A1 (en) * 2013-11-13 2015-05-14 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216335A (en) * 2017-07-07 2019-01-15 三星电机株式会社 Fan-out-type semiconductor package module
JP2019016770A (en) * 2017-07-07 2019-01-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． Fan-out semiconductor package module
CN109216335B (en) * 2017-07-07 2022-05-03 三星电子株式会社 Fan-out type semiconductor package module
JP2020529735A (en) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ Electronics package with integrated electromagnetic interference shield and its manufacturing method
JP7277056B2 (en) 2017-08-03 2023-05-18 ゼネラル・エレクトリック・カンパニイ Electronics package with integrated electromagnetic interference shield and method of manufacturing same
JP2019212887A (en) * 2018-06-04 2019-12-12 サムスン エレクトロニクス カンパニー リミテッド Semiconductor package
US10825775B2 (en) 2018-06-04 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor package integrating active and passive components with electromagnetic shielding
CN111199950A (en) * 2018-11-20 2020-05-26 三星电子株式会社 Fan-out type semiconductor package
US11837537B2 (en) 2018-11-20 2023-12-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
CN111199950B (en) * 2018-11-20 2024-04-26 三星电子株式会社 Fan-out semiconductor package
WO2023209861A1 (en) * 2022-04-27 2023-11-02 日本電信電話株式会社 Semiconductor device, and manufacturing method therefor

Also Published As

Publication number Publication date
TW201709439A (en) 2017-03-01
KR102021886B1 (en) 2019-09-18
JP6521529B2 (en) 2019-05-29
TWI658545B (en) 2019-05-01
KR20160134435A (en) 2016-11-23

Similar Documents

Publication Publication Date Title
JP6494122B2 (en) Fan-out semiconductor package
JP6521529B2 (en) Electronic component package and package on package structure
US11121066B2 (en) Fan-out semiconductor package
JP6683780B2 (en) Fan-out semiconductor package and manufacturing method thereof
KR102065943B1 (en) Fan-out semiconductor package and method of manufacturing the same
JP6497684B2 (en) Fan-out semiconductor package
US10262949B2 (en) Fan-out semiconductor package and method of manufacturing the same
US10109588B2 (en) Electronic component package and package-on-package structure including the same
US10388614B2 (en) Fan-out semiconductor package and method of manufacturing same
JP6561038B2 (en) Fan-out semiconductor package
JP6576383B2 (en) Fan-out semiconductor package
TWI683377B (en) Electronic component package and electronic device including the same
US10818621B2 (en) Fan-out semiconductor package
JP6443893B2 (en) Fan-out semiconductor package
KR101973426B1 (en) Electronic component package and manufacturing method for the same
KR102019351B1 (en) Electronic component package and manufactruing method of the same
KR102017635B1 (en) Fan-out semiconductor package
KR102111302B1 (en) Electronic component package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190422

R150 Certificate of patent or registration of utility model

Ref document number: 6521529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190705

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250