JP2016213701A - 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置 - Google Patents

誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置 Download PDF

Info

Publication number
JP2016213701A
JP2016213701A JP2015096478A JP2015096478A JP2016213701A JP 2016213701 A JP2016213701 A JP 2016213701A JP 2015096478 A JP2015096478 A JP 2015096478A JP 2015096478 A JP2015096478 A JP 2015096478A JP 2016213701 A JP2016213701 A JP 2016213701A
Authority
JP
Japan
Prior art keywords
signal
error correction
spatially coupled
column
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015096478A
Other languages
English (en)
Inventor
洋平 小金井
Yohei Koganei
洋平 小金井
力 小島
Chikara Kojima
力 小島
聡 李
Satoshi Ri
聡 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Mobile Techno Corp
Original Assignee
Fujitsu Ltd
Mobile Techno Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Mobile Techno Corp filed Critical Fujitsu Ltd
Priority to JP2015096478A priority Critical patent/JP2016213701A/ja
Priority to US15/092,192 priority patent/US20160336965A1/en
Priority to CN201610258603.0A priority patent/CN106160751A/zh
Publication of JP2016213701A publication Critical patent/JP2016213701A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】誤り訂正の能力を向上でき、処理負担を軽減できること。【解決手段】符号化された信号を空間結合ＬＤＰＣにより誤り訂正する際に用いる誤り検出用のパリティ検査行列として、空間結合ＬＤＰＣの各要素行列１０１のうち、信号のビット列の一端側に対応する要素行列１０１の列方向の列重みを大きく設定する。これにより、繰り返し行う訂正処理について、信号のビット列の端部から効率的にエラーを訂正していく空間結合効果により、少ない訂正の処理回数でエラー訂正でき、エラー訂正にかかる処理負荷を軽減できる。【選択図】図２

Description

本発明は、信号の誤り訂正を行う誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置に関する。
通信路等の信号の復号側では、行列方向に「０／１」の値の組み合わせからなる所定のパリティ検査行列を用いて誤り訂正を行う。パリティ検査行列として、低密度パリティ検査（ＬＤＰＣ：Ｌｏｗ−Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ−Ｃｈｅｃｋ）符号が用いられている。
また、ＬＤＰＣの個々の要素行列を行列方向に複数配置することで、より高い誤り訂正を行う空間結合ＬＤＰＣの技術が開示されている（例えば、下記特許文献１，２参照。）。空間結合ＬＤＰＣは、要素行列の並びを行列方向に空間的に表現する方法や、プロトグラフを用いる方法で表現されている。この空間結合ＬＤＰＣにおいて、個々の要素行列を行列方向の空間でみて階段状に複数配置し、要素行列の列重み（ある列方向の値’１’の数）を変えたものを混合して配置させた技術が開示されている（例えば、下記非特許文献１参照。）。
特開２０１３−８１１６１号公報 特開２０１３−１７５７９９号公報
Ｌａｕｒｅｎｔ Ｓｃｈｍａｌｅｎ，外３名，「Ｎｅｘｔ Ｇｅｎｅｒａｔｉｏｎ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅｓ ｆｏｒ Ｌｉｇｈｔｗａｖｅ Ｓｙｓｔｅｍｓ」，ＥＣＯＣ２０１４，Ｃａｎｎｅｓ−Ｆｒａｎｃｅ
空間結合ＬＤＰＣの特徴を活かして高い誤り訂正を行うためには、各要素行列の列重みを大きめにする（列方向の値’１’の数を増やす）必要がある。しかし、列重みを大きくした場合、誤り訂正の能力が向上するが、誤り訂正の処理負担が増加し、処理回路の規模が増大する。一方、列重みを小さくした場合、誤り訂正の処理量を軽減し処理回路の規模を抑えることができるが、誤り訂正の能力が低下する。
非特許文献１には、要素行列の列重みを異ならせたものを混合して配置する一例が開示されているが、空間結合による効果を最大限引き出す要素行列の具体的配置は開示されていない。これにより、従来は、誤り訂正の能力向上および処理負担軽減の効果を両立して得ることができなかった。
一つの側面では、本発明は、誤り訂正の能力を向上でき、処理負担を軽減できることを目的とする。
一つの案では、誤り訂正方法は、符号化された信号を空間結合ＬＤＰＣにより誤り訂正する誤り訂正方法において、前記信号に掛け合わせる誤り検出用のパリティ検査行列として、前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した、ことを要件とする。
一つの実施の形態によれば、誤り訂正の能力を向上でき、処理負担を軽減できるという効果を奏する。
図１は、空間結合ＬＤＰＣを行列で示す図である。 図２は、実施の形態にかかる空間結合ＬＤＰＣを行列で示す図である。 図３は、実施の形態にかかる空間結合ＬＤＰＣの列重みの設定を説明するための図である。 図４は、空間結合ＬＤＰＣを示すプロトグラフである。（その１） 図５は、空間結合ＬＤＰＣを示すプロトグラフである。（その２） 図６は、実施の形態にかかる空間結合ＬＤＰＣの要素行列の列重みの算出結果を示す図表である。 図７は、実施の形態にかかる空間結合ＬＤＰＣにおける要素行列の列重みの分布を示す図である。 図８は、実施の形態にかかる空間結合ＬＤＰＣによる効果を説明する図表である。 図９は、実施の形態にかかる空間結合ＬＤＰＣの要素行列の列重みの他の分布設定例を示す図である。（その１） 図１０は、実施の形態にかかる空間結合ＬＤＰＣの要素行列の列重みの他の分布設定例を示す図である。（その２） 図１１は、実施の形態にかかる空間結合ＬＤＰＣが適用されるシステム例を示す図である。 図１２は、実施の形態にかかる空間結合ＬＤＰＣが適用される光伝送システム例を示す図である。 図１３は、図１２のＯＡＤＭ部と光信号の挿入分岐にかかる構成を示す図である。 図１４は、図１３の送受信器の内部構成を示す図である。 図１５は、図１４の送信信号回路および受信信号回路の内部構成を示す図である。 図１６は、図１５の符号化回路の処理例を示すフローチャートである。 図１７は、図１５の復号回路の処理例を示すフローチャートである。
（空間結合ＬＤＰＣについて）
図１は、空間結合ＬＤＰＣを行列で示す図である。はじめに空間結合ＬＤＰＣについて説明する。図１には、空間結合ＬＤＰＣで用いるパリティ検査行列を数式の行列の形式で表している。パリティ検査行列は、信号の受信側の装置において信号を復号処理する際にエラー検出し、エラー訂正するために用いられる。空間結合ＬＤＰＣにおいて、図１のセル（個々の小さい四角）１０１は、要素行列と呼ばれる。
要素行列１０１は、縦×横＝（Ｎ−Ｋ）×Ｎのサイズで’０’と’１’が並べられている行列となっている。通常、Ｋ，Ｎ＝数百〜数千の自然数であり、全ての要素行列（セル）１０１でＫ，Ｎは共通であり、Ｋ＜Ｎである。列重みは、要素行列１０１（セル）内でのある列方向の値’１’の数であり、図１の簡素化した行列の例に示す列重みは、１列目が２、２列目が３、３列目が２、４列目が１、５列目が１、６列目が２である。
実施の形態では、個々の要素行列１０１の中に’０’と’１’の比率を規定する。要素行列（セル）１０１内の数字ｌ，ｗは以下のように規定する。
ｌ＝１，２，…，Ｌ：横方向の要素行列のインデックスを表す。大文字のＬは空間結合長と呼ぶことにする。要素行列の横方向の個数を表す。
ｗ＝１，２，…，Ｗ：縦方向の要素行列のインデックスを表す。大文字のＷは空間結合幅と呼ぶことにする。要素行列の縦方向の個数を表す。
図２は、実施の形態にかかる空間結合ＬＤＰＣを行列で示す図である。実施の形態の空間結合ＬＤＰＣは、要素行列（セル）１０１毎の列重み（要素行列内での列方向の値’１’の数）に所定の変化をつけることで、空間結合効果を最大限に引き出す。図２では、列重みとして値’１’を含む要素行列（セル）１０１をＨで示してあり、Ｈ以外の右上と左下の空間は全て値が’０’（Ｈ／ＬのＬ相当）である。実施の形態では、値’１’を含むＨの要素行列（セル）１０１が行列方向の空間でみて左上から右下に向けて階段（傾斜）状に互いが連結（結合）して複数配置される。
そして、実施の形態では、図２に示すように、空間結合ＬＤＰＣ全体の行方向、すなわち、受信する符号語（メッセージ）のビットの並びでみた両端側の列重みを大きく設定し、中央側の列重みを小さく設定する。これにより、信号の受信側においてエラー訂正能力を向上させることができる。
図３は、実施の形態にかかる空間結合ＬＤＰＣの列重みの設定を説明するための図である。横軸は符号語の位置（ビット）、縦軸は符号誤り率（ＢＥＲ）である。実施の形態の空間結合ＬＤＰＣでは、符号語の両端からエラーを切り崩すように訂正していくことで、シャノン限界に近いエラー訂正能力を引き出す。
図３に示すように、符号語は、初期状態で高いエラーを有するが、訂正処理を繰り返すことで、ビットの両端「１，１０」のエラーがはじめに訂正される。図中（１）〜（ｎ）は、エラー訂正回数であり、全てのビット「１〜１０」がエラー０になるまで訂正の処理が繰り返される（例えば、数回〜１００回程度）、訂正処理の繰り返し回数に限度を定めることもある。訂正処理の２回目以降は、前回訂正された両端側のビットに基づき、次第に中央側のビットがエラー訂正されていく。図３に示すエラー訂正の状態を空間結合効果と称する。
図３に示した空間結合効果は、図２に示したような空間結合ＬＤＰＣにおいて、階段状に互いが結合された要素行列（セル）１０１毎の列の重みについて、両端側の列重みを大きく設定するとともに、中央側の列重みを小さく設定することで得ることができる。
すなわち、実施の形態では、図３に示したような符号語の両端からエラーを切り崩すように訂正していく空間結合効果に着目して、両端側の列重みを大きく設定している。端部の要素行列（セル）１０１を用いたエラー訂正の結果は、連結された中央側の隣接セル（要素行列）１０１に伝搬され、エラー訂正を行う。
実施の形態では、空間結合ＬＤＰＣ内における各要素行列（セル）１０１の最適な列重みの分布を、既知の遺伝的アルゴリズムを応用することで求める（詳細は以下に説明する）。
図４，５は、空間結合ＬＤＰＣを示すプロトグラフである。空間結合ＬＤＰＣのパリティ検査行列は、プロトグラフを使って表すこともできる。図４は、図１で示したＷ＝２とした場合に対応するプロトグラフである。
○（ビットノード）：Ｎビット（要素行列の列数に対応）のブロックを抽象的に表す。
□（チェックノード）：Ｎ−Ｋ個（要素行列の行数に対応）のパリティ検査式の集合を表す。
太い直線（エッジ）：どのビットのブロックが、どのパリティ検査式に含まれているかを抽象的に表す。○につながっているエッジの数＝空間結合幅Ｗとなっている。
図５は、図１で示したＷ＝３のときの場合に対応するプロトグラフである。空間結合ＬＤＰＣをプロトグラフで表現することにより、図形的なつながりを用いて密度発展法という手法を説明できる。以下に「ビット消失通信路」と一般的に呼称される通信路のモデルにおける密度発展法の計算方法を説明する。
エッジ上の確率伝搬を表すための変数を以下のようにおく。
Figure 2016213701
また、εをビットノードの消失確率の初期値とする。（Ｉ＝０のときの値）
Figure 2016213701
Ｉ＝０，１，２，…と復号回数をインクリメントさせながら、以下の二つの式の演算を交互に繰り返し行う。すなわち、Ｉをインクリメントするたびに、ｌとｗの全てのエッジの組み合わせについて計算する。
Figure 2016213701
同時に、復号後のビット消失確率の期待値ＢＥＲ(I)を計算する。
Figure 2016213701
復号回数Ｉが最大値の制限Ｉmax（一般的には１０〜１０００程度）に達するまでに、ＢＥＲ(I)が所望の閾値ＢＥＲth以下（光ファイバ通信では１０-15程度に設定）となるεの境界値εthを求める。
ε＜εth⇔ＢＥＲ(Imax)＜ＢＥＲth …（５）
εthがなるべく大きくなるように、パラメーターλ(l,w)（ｘ），ρ(l,w)（ｘ），ｖ(l,w)（ｘ），ｈ(l,w)（ｘ）の係数を求める。例えば、εthを評価関数として遺伝的アルゴリズムを用いて求めることができる。
ここで、λ(l,w)（ｘ），ρ(l,w)（ｘ），ｖ(l,w)（ｘ），ｈ(l,w)（ｘ）は、ｌ，ｗのインデックスに対応する要素行列における重み分布を表す多項式であり、以下のようになっている。
列重みのノード分布（要素行列の各列に’１’が何個入っているかの比率）
Figure 2016213701
行重みのノード分布（要素行列の各行に’１’が何個入っているかの比率）
Figure 2016213701
列重みのエッジ分布（要素行列の各列に’１’が何個入っているかの比率を、プロトグラフにおけるエッジの比率に変換したもの）
Figure 2016213701
行重みのエッジ分布（要素行列の各行に’１’が何個入っているかの比率を、プロトグラフにおけるエッジの比率に変換したもの）
Figure 2016213701
λ(l,w)（ｘ），ρ(l,w)（ｘ），ｖ(l,w)（ｘ），ｈ(l,w)（ｘ）はそれぞれ独立なパラメーターではなく、以下の従属関係が成り立つようになっている。
Figure 2016213701
上記の数式（２），（３），（４）は、既存の密度発展法を図１，図４，図５のモデルに応用して導き出したものである。その他の数式（１），（５）〜（１１）は一般的な式である。
以下の説明では、図２に示した空間結合ＬＤＰＣ、すなわち、要素行列（セル）１０１毎の列重みの計算について説明する。実施の形態では、要素行列（セル）１０１のサイズのパラメーターＫ，Ｎを固定し、列重みの分布ｖ(l,w)（ｘ）を遺伝的アルゴリズムから求める。その他の関数（λ(l,w)（ｘ），ρ(l,w)（ｘ），ｈ(l,w)（ｘ））は従属的に求められるため、実用上、特に意識しない。
図６は、実施の形態にかかる空間結合ＬＤＰＣの要素行列の列重みの算出結果を示す図表である。図６では、条件として、Ｋ＝１０００，Ｎ＝２０００，Ｌ＝１０，Ｗ＝３とした。なお、図示の横軸に示すように、列重みの分布ｖ(l,w)の最大の次数［ｉ］（最大の列重み）は１０以下となるように制限をかけている。縦軸は各要素行列（セル）１０１を示す。なお、図６の計算結果は、所定の計算時間内で求めた例であり、必ずしも最適な次数分布の数値とは限らない。また、Ｋ，Ｎ，Ｌ，Ｗ，最大の次数（［ｉ］の最大値）などの条件は、運用システムに応じて設定することになる。
図７は、実施の形態にかかる空間結合ＬＤＰＣにおける要素行列の列重みの分布を示す図である。この図７は、図６の算出結果を各要素行列（セル）１０１の最大の次数の高さ別に示した図である。図７に示すように、実施の形態では、空間結合ＬＤＰＣにおける要素行列（セル）１０１毎の列の重みについて、両端側に列重みの最大の次数が高い要素行列（セル）１０１が配置される一方、中央側には、列重みの最大の次数が低い要素行列（セル）１０１が配置される。
図６で示したように、空間結合ＬＤＰＣにおける次数分布が求まれば、汎用のＰＥＧ（Ｐｒｏｇｒｅｓｓｉｖｅ Ｅｄｇｅ Ｇｒｏｗｔｈ）などの手法を用いて、優れた性質を持ったパリティ検査行列を生成することが可能となる。
図８は、実施の形態にかかる空間結合ＬＤＰＣによる効果を説明する図表である。図８（ａ）は、ビットエラー率と信号電力、雑音電力との関係を示す図表であり、横軸はビットエネルギー対雑音電力密度比Ｅｂ／Ｎ０（ｄＢ）、縦軸はＢＥＲである。図８に示す例では、要素行列の列重みを６で均一とした場合の特性線８０１、列重みを３で均一とした場合の特性線８０２、列重みを３と６で１対１の比率とし空間結合ＬＤＰＣ内で一様に分布させた場合の特性線８０３（従来の非特許文献１に相当）を示す。また、列重みを３と６とし、空間結合ＬＤＰＣ内で端部ほど列重みの最大の次数が高くなるように分布を変えた場合の特性線８０４（実施の形態、図７参照）を示す。
図８（ａ）に示すように、列重みが大きいほどＢＥＲ、およびＥｂ／Ｎ０が良好である。そして、実施の形態によれば、特性線８０４に示すように列重みを３と６で分布を変えることで、特性線８０３に示すような列重みを３と６とし１対１の比率で一様に分布させた場合よりも、さらにＢＥＲを良好にすることができる。
また、図８（ｂ）は、図８（ａ）に示した列重みの設定条件別の計算量（回路規模）を示す図表である。横軸は図８（ａ）に示した列重みの設定条件、縦軸は計算量である。図８（ｂ）に示すように、要素行列の列重みが３の場合が最も計算量が低く、次に、実施の形態による列重みを３と６で分布を変えた場合、列重みを３と６で１対１の比率で一様に分布させた場合、列重みを６とした場合、の順で計算量が高くなる。
これら図８（ａ），（ｂ）により、実施の形態による列重みを３と６で分布を変えた場合では、性能を向上させることができ、かつ、計算量を削減（回路規模を縮小）できることがわかる。
（空間結合ＬＤＰＣの要素行列の列重みの他の分布設定例）
図９，図１０は、実施の形態にかかる空間結合ＬＤＰＣの要素行列の列重みの他の分布設定例を示す図である。図９に示す例では、空間結合ＬＤＰＣにおける要素行列（セル）１０１毎の列の重みについて、空間結合ＬＤＰＣ全体の行方向（受信する符号語のビットの並びに相当）の一端側に列重みの次数が高い要素行列（セル）１０１を配置する。そして、他端側につれて列重みの次数が低い要素行列（セル）１０１を配置する。図９では、符号語の開始ビット側に列重みの次数を高く配置したが、このほか、符号語の終了ビット側に列重みの次数を高く配置してもよい。
上述した空間結合効果に着目すれば（図３参照）、図９に示すように、空間結合ＬＤＰＣ全体の行方向の一端側にのみ列重みの次数が高い要素行列（セル）１０１を配置した構成とすることもできる。図９の分布設定によれば、列重みの次数が高い一端側からエラーを切り崩すようにエラー訂正していく。この分布設定でも、少ない訂正回数でエラー訂正できるようになる。
図１０は、空間結合ＬＤＰＣの派生の一つである空間結合ＲＡ（Ｒｅｐｅａｔ Ａｃｃｕｍｕｌａｔｅ）符号における要素行列の列重みの分布設定例を示す図である。空間結合ＲＡ符号は、符号化回路（符号化部）の構成を簡単化できる利点を有する。上述した空間結合ＬＤＰＣでは、図７，図９等に示した要素行列１０１をパリティ検査行列として、受信側の装置に設定する。一方、送信側の装置では、受信側のパリティ検査行列に対応する生成行列を設定する必要がある。
この点、空間結合ＲＡ符号は、送信側および受信側で共通して図１０に示す要素行列１０１の列重みの分布を用いることができる。空間結合ＲＡ符号では、送信側の装置では、図１０に示す要素行列１０１の列重みの分布を生成行列として用い、受信側の装置では、図１０に示す要素行列１０１の列重みの分布をパリティ検査行列として用いる。これにより、空間結合ＲＡ符号では、符号化回路の構成を簡単化できる。
（空間結合ＬＤＰＣを用いた装置適用例）
次に、実施の形態の空間結合ＬＤＰＣを用いた装置の適用例について説明する。図１１は、実施の形態にかかる空間結合ＬＤＰＣが適用されるシステム例を示す図である。図１１（ａ）は、通信システムを示している。通信システム１１０１は、送信側装置に送信信号を符号化する符号化回路（符号化部）１１０２を有し、符号化回路１１０２で符号化した送信信号を無線や光ファイバ等の通信路１１０３を介して受信側装置に送信する。受信側装置には、送信信号を復号し、受信信号として出力する復号回路（復号部）１１０４を含む。
図１１（ｂ）は、ストレージシステムを示している。ストレージシステム１１１１は、書き込み情報を符号化する符号化回路１１１２を有し、符号化回路１１１２で符号化した信号をメモリやディスク等の記憶媒体１１１３に記憶する。記憶媒体１１１３に記憶された情報は、読み出し時に復号回路（復号部）１１１４により復号し、読み出し情報として出力する。
上述した実施の形態の空間結合ＬＤＰＣは、復号回路１１０４，１１１４によるエラー検出およびエラー訂正用にパリティ検査行列を用い、このパリティ検査行列として上述した要素行列（セル）１０１を用いる。
下記表１のように、符号化回路１１０２，１１１２は、入力される信号であるメッセージｕに生成行列Ｇを掛け合わせて符号語ｃのビット列を生成し、通信路１１０３や記憶媒体１１１３に出力する。また、復号回路１１０４，１１１４は、復号における処理の一部として、エラーを含む受信語の硬判定値にパリティ検査行列Ｈを掛け合わせてエラー検出し、シンドロームｓを得る。生成行列Ｇとパリティ検査行列Ｈは直交関係にある（Ｈ×tＧ＝０）。エラーフリー（エラーなし）になればシンドロームｓが全て０となり、復号回路１１０４，１１１４での復号処理完了の目安となる。
Figure 2016213701
これにより、通信路１１０３の伝送時や、記憶媒体１１１３が保持する信号のエラー時にエラー訂正を行い、受信信号、読み出し情報として出力する。また、符号化回路１１０２，１１１２は、復号回路１１０４，１１１４のパリティ検査行列に対応した空間結合ＬＤＰＣの生成行列を有する。なお、空間結合ＲＡ符号では、列重みの分布が同じであり、復号回路と符号化回路とで同じ要素行列（セル）１０１の空間結合ＬＤＰＣを用いることができる。
図１２は、実施の形態にかかる空間結合ＬＤＰＣが適用される光伝送システム例を示す図である。光伝送システム１２０１では、リングネットワーク等の一対の通信路１２０２，１２０３上には、複数のノード（ＯＡＤＭノード）に伝送装置１２０４が配置され、また、所定距離毎に複数の光増幅器（ＩＬＡノード）１２０５が配置される。
伝送装置１２０４は、ノードの光信号を通信路１２０２に挿入（Ａｄｄ）／あるいは通信路１２０２，１２０３の光信号をノードに分岐（Ｄｒｏｐ）するＯＡＤＭ部１２１１を有する。また、伝送装置１２０４は、光増幅器（プリアンプ、ポストアンプ）１２１２、光減衰器（光ＡＴＴ）１２１３、監視制御光（ＯＳＣ）検出部１２１４、送受信器（ＴＲＰ）１２１５、伝送装置１２０４の各部を制御する制御部１２１６等を含む。通信路１２０３側にも同様の構成が設けられる。
図１３は、図１２のＯＡＤＭ部と光信号の挿入分岐にかかる構成を示す図である。ＯＡＤＭ部１２１１に対する光信号の挿入分岐にかかる構成を示す。ＯＡＤＭ部１２１１は、例えば、１×ｎ個の波長選択スイッチ（ＷＳＳ）からなる。このＯＡＤＭ部１２１１は、伝送されるＷＤＭ等の光信号について、挿入あるいは分岐する波長の光信号を選択し、光増幅器（光ＡＭＰ）１３１１，１×ｍ光カプラ（ＣＰＬ）１３１２を介して送受信器（ＴＲＰ）１２１５のポートに分岐（出力）／挿入（入力）する。
図１３の例では、光信号の分岐用のＷＳＳ１２１１ａと、光信号の挿入用のＷＳＳ１２１１ｂとからなり、対応して送受信器（ＴＲＰ）１２１５は、挿入側が送信器１２１５ａ、分岐側が受信器１２１５ｂとして設けられる。これに限らず、送受信器（ＴＲＰ）１２１５は、送信器と受信器とを１ユニットにまとめた構成とすることもできる。
図１４は、図１３の送受信器の内部構成を示す図である。図１４に示す一つの送受信器（ＴＲＰ）１４００は、図１３に示した送信器１２１５ａと受信器１２１５ｂの機能を一つにまとめた送受信モジュールである。
送信器１２１５ａ側の構成は、ノードへの入力信号（Ｃｌｉｅｎｔ ｓｉｇｎａｌ）を入出力処理するＯＴＵ（Ｏｐｔｉｃａｌ−ｃｈａｎｎｅｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ）フレーマ１４０１と、送信信号を信号処理する送信（Ｔｘ）信号回路１４０２と、送信信号をＤＡ変換するＤＡＣ１４０３とを含む。また、送信信号を所定波長のＬＤ１４０４の出力光を用い、所定方式で光変調し、光カプラ（ＣＰＬ）１３１２に挿入用の光信号として出力する送信側光変調器（送信側光Ｍｏｄ．）１４０５と、を含む。
受信器１２１５ｂ側の構成は、光カプラ（ＣＰＬ）１３１２から分岐出力された光信号をＬＤ１４１１の所定波長の光を用い所定方式で光復調する受信側光復調器１４１２と、受信信号をＡＤ変換するＡＤＣ１４１３と、受信信号を信号処理する受信（Ｒｘ）信号回路１４１４と、受信信号を入出力処理し、Ｃｌｉｅｎｔ ｓｉｇｎａｌとしてノードに出力するＯＴＵフレーマ１４１５と、を含む。ＯＴＵフレーマ１４０１，１４１５は、各種ＯＴＵフレーム別に複数を有し、Ｔｘ信号回路１４０２，Ｒｘ信号回路１４１４に接続して信号の送受信を行う。
図１５は、図１４の送信信号回路および受信信号回路の内部構成を示す図である。図１４に示したＴｘ信号回路１４０２は、図１５に示すＦＥＣ（符号化回路）１５０１と、予等化回路１５０２と、を含む。符号化回路１５０１は、ノードが出力する入力信号（メッセージ）ｕから生成行列Ｇに基づき符号語ｃを生成し、予等化回路１５０２に出力する。予等化回路１５０２は、波長分散補償、周波数オフセット補償、ＤＡＣ１４０３および送信器１２１５ａの入出力特性補償等を行う。
図１４に示したＲｘ信号回路１４１４は、図１５に示す等化回路１５１１と、搬送波位相復元回路１５１２と、ＦＥＣ（復号回路）１５１３と、を含む。等化回路１５１１は、波長分散補償、周波数オフセット補償、偏波モード分散補償、非線形光学効果による波形歪補償等を行う。搬送波位相復元回路１５１２は、受信信号の位相差を検出して復元する。ＦＥＣ（復号回路）１５１３は、パリティ検査行列Ｈを用いて受信信号（受信語）のパリティ検査を行い、受信信号のエラー訂正を行う。エラー訂正後の受信信号は、ノードに出力される。
各ノードの伝送装置１２０４の送受信器（ＴＲＰ）１２１５には、図示しない接続ＩＦを介して外部機器が接続される。外部機器は、送信信号を伝送装置１２０４に出力し、伝送装置１２０４から受信信号が入力される。
上述した実施の形態で説明した空間結合ＬＤＰＣの要素行列（セル）１０１は、復号回路１５１３のパリティ検査行列Ｈとして用いる。そして、符号化回路１５０１で用いる生成行列Ｇは、パリティ検査行列Ｈに対応した行列を用いる。なお、空間結合ＲＡ符号においては、符号化回路１５０１の生成行列Ｇと、復号回路１５１３のパリティ検査行列Ｈは、共通の行列を用いることができる。
図１６は、図１５の符号化回路の処理例を示すフローチャートである。符号化回路１５０１が行う符号化処理を示す。符号化回路１５０１は、ノードが出力する送信信号（メッセージｕのビット）を蓄積し（ステップＳ１６０１）、冗長ビットを算出する（ステップＳ１６０２）。この後、符号化回路１５０１は、メッセージｕを生成行列Ｇを用いて符号化し、符号語ｃを生成する（ステップＳ１６０３）。符号化回路１５０１が生成した符号語ｃは、送受信器１２１５からＯＡＤＭ部１２１１に出力（通信路１２０２，１２０３に挿入）される。
図１７は、図１５の復号回路の処理例を示すフローチャートである。送受信器１２１５のＲｘ信号回路１４１４に設けられる復号回路１５１３が行う復号処理に含まれる訂正の処理内容を示す。復号回路１５１３は、ＯＡＤＭ部１２１１（通信路１２０２，１２０３から分岐）された受信信号のビットを蓄積し（ステップＳ１７０１）、誤り訂正処理を行う（ステップＳ１７０２）。この誤り訂正の処理において、復号回路１５１３は、受信信号（受信語）をパリティ検査行列Ｈを用いて、シンドロームｓを求め、シンドロームｓが全て’０’になるまで、訂正の処理を繰り返す。このパリティ検査行列Ｈとして実施の形態で説明した空間結合ＬＤＰＣの要素行列（セル）１０１を用いる。
ステップＳ１７０３では、復号回路１５１３は、エラーあり、かつ訂正の処理回数が最大回数未満の間（ステップＳ１７０３：Ｎｏ）、ステップＳ１７０２に戻り、訂正処理を繰り返す。エラーなし、あるいは訂正の処理回数が最大回数に達すると（ステップＳ１７０３：Ｙｅｓ）、復号回路１５１３は、誤り訂正済の受信信号（メッセージのビット）を取り出す（ステップＳ１７０４）。取り出した受信信号（メッセージ）は、送受信器１２１５からノードに出力される。
以上説明した実施の形態によれば、空間結合ＬＤＰＣにおける要素行列（セル）毎の列の重みについて、空間結合ＬＤＰＣ全体の行方向（受信する符号語のビットの並びに相当）の両端側の列重みを大きく設定するとともに、中央側の列重みを小さく設定する。少なくとも両端のうち一端側の列重みを大きく設定する。これにより、繰り返し行う訂正処理について、符号語（メッセージのビット）の端部から効率的にエラーを訂正していく空間結合効果により、少ない訂正の処理回数（符号化率）でエラー訂正でき、かつエラー訂正の処理負荷を軽減できるようになる。
実施の形態では、単に各要素行列の列重みを大きく、または小さくするのではなく、各要素行列の列重みを異ならせたものを混合させ、端側の列重みを大きく設定している。これにより、誤り訂正の能力向上および処理負担軽減の効果を両立できる。
空間結合ＬＤＰＣにおける要素行列（セル）毎に異なる列の重みの分布（次数分布）は、要素行列（セル）１０１の縦横サイズのパラメーターＫ，Ｎを固定し、復号処理に関する所定の評価関数を用い、汎用の遺伝的アルゴリズムにより求めることができる。求められた空間結合ＬＤＰＣにおける次数分布は、汎用のＰＥＧなどの手法を用いて、パリティ検査行列として生成できる。
上述した実施の形態に関し、さらに以下の付記を開示する。
（付記１）符号化された信号を空間結合ＬＤＰＣにより誤り訂正する誤り訂正方法において、
前記信号に掛け合わせる誤り検出用のパリティ検査行列として、前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した、
ことを特徴とする誤り訂正方法。
（付記２）前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の両端側に対応する要素行列の列方向の列重みを大きく設定した、
ことを特徴とする付記１に記載の誤り訂正方法。
（付記３）前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の中央側の要素行列の列方向の列重みを最も小さく設定した、
ことを特徴とする付記１または２に記載の誤り訂正方法。
（付記４）前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の両端側の要素行列の列方向の列重みを大きく設定し、前記信号のビット列の両端側から中央側にかけて前記要素行列の列方向の列重みを次第に小さく設定した、
ことを特徴とする付記１または２に記載の誤り訂正方法。
（付記５）前記空間結合ＬＤＰＣの各要素行列の列重みの分布を、前記要素行列の縦横のサイズ、前記要素行列同士の結合状態、復号回数の制限値およびＢＥＲの閾値、の各条件を有し遺伝的アルゴリズムにより求める、
ことを特徴とする付記１〜４のいずれか一つに記載の誤り訂正方法。
（付記６）符号化された信号を空間結合ＬＤＰＣにより誤り訂正する復号部を有する半導体装置において、
前記復号部は、前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した誤り検出用のパリティ検査行列を用いて、前記信号の誤り訂正を行う、
ことを特徴とする半導体装置。
（付記７）通信システムの伝送装置で前記信号を復号する復号部、またはストレージシステムの記憶媒体から前記信号を読み出す復号部に用いられる、
ことを特徴とする付記６に記載の半導体装置。
（付記８）符号化された信号を空間結合ＬＤＰＣにより誤り訂正する復号部を有する送受信モジュールにおいて、
前記復号部は、前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した誤り検出用のパリティ検査行列を用いて、前記信号の誤り訂正を行う、
ことを特徴とする送受信モジュール。
（付記９）通信路上で伝送される符号化された信号を空間結合ＬＤＰＣにより誤り訂正する復号部を有する伝送装置において、
前記復号部は、前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した誤り検出用のパリティ検査行列を用いて、前記信号の誤り訂正を行う、
ことを特徴とする伝送装置。
（付記１０）符号化された信号を空間結合ＲＡ符号を用いて誤り訂正する伝送装置において、
前記伝送装置に設けられて前記信号を復号する復号部は、空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した誤り検出用のパリティ検査行列を用いて、前記信号の誤り訂正を行い、
前記伝送装置に設けられて前記信号を符号化する符号化部は、前記復号部で用いるパリティ検査行列と同じく、前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した符号化用の生成行列を用いて、前記信号の符号化を行う、
ことを特徴とする伝送装置。
１０１ 要素行列
１１０１ 通信システム
１１０２，１１１２，１５０１ 符号化回路
１１０３，１２０２，１２０３ 通信路
１１０４，１１１４，１５１３ 復号回路
１１１１ ストレージシステム
１１１３ 記憶媒体
１２０１ 光伝送システム
１２０４ 伝送装置
１２１５ 送受信器
１２１５ａ 送信器
１２１５ｂ 受信器

Claims (8)

  1. 符号化された信号を空間結合ＬＤＰＣにより誤り訂正する誤り訂正方法において、
    前記信号に掛け合わせる誤り検出用のパリティ検査行列として、前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した、
    ことを特徴とする誤り訂正方法。
  2. 前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の両端側に対応する要素行列の列方向の列重みを大きく設定した、
    ことを特徴とする請求項１に記載の誤り訂正方法。
  3. 前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の中央側の要素行列の列方向の列重みを最も小さく設定した、
    ことを特徴とする請求項１または２に記載の誤り訂正方法。
  4. 前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の両端側の要素行列の列方向の列重みを大きく設定し、前記信号のビット列の両端側から中央側にかけて前記要素行列の列方向の列重みを次第に小さく設定した、
    ことを特徴とする請求項１または２に記載の誤り訂正方法。
  5. 前記空間結合ＬＤＰＣの各要素行列の列重みの分布を、前記要素行列の縦横のサイズ、前記要素行列同士の結合状態、復号回数の制限値およびＢＥＲの閾値、の各条件を有し遺伝的アルゴリズムにより求める、
    ことを特徴とする請求項１〜４のいずれか一つに記載の誤り訂正方法。
  6. 符号化された信号を空間結合ＬＤＰＣにより誤り訂正する復号部を有する半導体装置において、
    前記復号部は、前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した誤り検出用のパリティ検査行列を用いて、前記信号の誤り訂正を行う、
    ことを特徴とする半導体装置。
  7. 符号化された信号を空間結合ＬＤＰＣにより誤り訂正する復号部を有する送受信モジュールにおいて、
    前記復号部は、前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した誤り検出用のパリティ検査行列を用いて、前記信号の誤り訂正を行う、
    ことを特徴とする送受信モジュール。
  8. 通信路上で伝送される符号化された信号を空間結合ＬＤＰＣにより誤り訂正する復号部を有する伝送装置において、
    前記復号部は、前記空間結合ＬＤＰＣの各要素行列のうち、前記信号のビット列の一端側に対応する要素行列の列方向の列重みを大きく設定した誤り検出用のパリティ検査行列を用いて、前記信号の誤り訂正を行う、
    ことを特徴とする伝送装置。
JP2015096478A 2015-05-11 2015-05-11 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置 Pending JP2016213701A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015096478A JP2016213701A (ja) 2015-05-11 2015-05-11 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置
US15/092,192 US20160336965A1 (en) 2015-05-11 2016-04-06 Error correction method, semiconductor device, transmission and reception module, and transmitting apparatus
CN201610258603.0A CN106160751A (zh) 2015-05-11 2016-04-22 误差校正方法、半导体装置、发送和接收模块和传输设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015096478A JP2016213701A (ja) 2015-05-11 2015-05-11 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置

Publications (1)

Publication Number Publication Date
JP2016213701A true JP2016213701A (ja) 2016-12-15

Family

ID=57277289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015096478A Pending JP2016213701A (ja) 2015-05-11 2015-05-11 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置

Country Status (3)

Country Link
US (1) US20160336965A1 (ja)
JP (1) JP2016213701A (ja)
CN (1) CN106160751A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036834A (ja) * 2017-08-14 2019-03-07 富士通株式会社 伝送装置、及び誤り訂正方法
CN110739977A (zh) * 2019-10-30 2020-01-31 华南理工大学 一种基于深度学习的bch码译码方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6405833B2 (ja) * 2014-09-25 2018-10-17 富士通株式会社 信号処理装置及び信号処理方法
US10110256B2 (en) * 2016-09-16 2018-10-23 Micron Technology, Inc. Apparatuses and methods for staircase code encoding and decoding for storage devices
CN108574493B (zh) * 2017-03-10 2021-12-24 华为技术有限公司 数据处理的方法和装置
CN109617555A (zh) * 2018-12-05 2019-04-12 重庆邮电大学 一种基于空间耦合的稀疏叠加码设计方案

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007080827A1 (ja) * 2006-01-10 2007-07-19 Mitsubishi Electric Corporation 検査行列生成方法
WO2007080727A1 (ja) * 2005-12-09 2007-07-19 Mitsubishi Electric Corporation 通信方法および通信装置
JP2011125063A (ja) * 2007-03-20 2011-06-23 Nippon Hoso Kyokai <Nhk> 伝送システム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1871010A4 (en) * 2005-03-31 2008-06-18 Mitsubishi Electric Corp FEHLERKORREKTURKODIERVORRICHTUNG
US8171371B2 (en) * 2005-12-20 2012-05-01 Mitsubishi Electric Corporation Inspection matrix generation method, encoding method, communication device, communication system, and encoder
CA2660060A1 (en) * 2006-08-04 2008-02-07 Mitsubishi Electric Corporation Check-matrix generating method, encoding method, communication apparatus, communication system, and encoder
US20100192037A1 (en) * 2007-04-13 2010-07-29 Panasonic Corporation Radio communication apparatus and redundancy version transmission control method
US20100122138A1 (en) * 2007-04-17 2010-05-13 Panasonic Corporation Radio Communication Device and Radio Communication Method
CN101908893B (zh) * 2009-06-03 2013-03-20 国家广播电影电视总局广播科学研究院 一种优化ldpc码校验矩阵列重分布的方法
CN101667838A (zh) * 2009-09-08 2010-03-10 清华大学 一种优化非规则ldpc码校验矩阵列重分布的仿真方法
JP5505725B2 (ja) * 2010-09-16 2014-05-28 ソニー株式会社 データ処理装置、及びデータ処理方法
US9106264B2 (en) * 2011-01-04 2015-08-11 Lsi Corporation Encoding and decoding in flash memories using convolutional-type low-density parity check codes
JP5630282B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
US8929009B2 (en) * 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
EP2955851A4 (en) * 2013-02-08 2016-09-28 Mitsubishi Electric Corp DATA STRUCTURE FOR ERROR CORRECTING CODE CONTROL MATRIX, AND DEVICE AND METHOD FOR REGULATING CODING EFFICIENCY FOR ERROR CORRECTING CODE
US9722634B2 (en) * 2013-10-14 2017-08-01 Nec Corporation Multiple component codes based generalized low-density parity-check codes for high-speed optical transport
US10193570B2 (en) * 2013-12-03 2019-01-29 Samsung Electronics Co., Ltd Method of and apparatus for generating spatially-coupled low-density parity-check code

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007080727A1 (ja) * 2005-12-09 2007-07-19 Mitsubishi Electric Corporation 通信方法および通信装置
WO2007080827A1 (ja) * 2006-01-10 2007-07-19 Mitsubishi Electric Corporation 検査行列生成方法
JP2011125063A (ja) * 2007-03-20 2011-06-23 Nippon Hoso Kyokai <Nhk> 伝送システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
L. SCHMALEN ET AL.: "Next generation error correcting codes for lightwave systems", PROCEEDINGS OF 2014 THE EUROPEAN CONFERENCE ON OPTICAL COMMUNICATION, JPN6018047321, 2014, pages pp. 1-3 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036834A (ja) * 2017-08-14 2019-03-07 富士通株式会社 伝送装置、及び誤り訂正方法
US10623137B2 (en) 2017-08-14 2020-04-14 Fujitsu Limited Transmission apparatus and error correction method
JP7124276B2 (ja) 2017-08-14 2022-08-24 富士通株式会社 伝送装置、及び誤り訂正方法
CN110739977A (zh) * 2019-10-30 2020-01-31 华南理工大学 一种基于深度学习的bch码译码方法
CN110739977B (zh) * 2019-10-30 2023-03-21 华南理工大学 一种基于深度学习的bch码译码方法

Also Published As

Publication number Publication date
CN106160751A (zh) 2016-11-23
US20160336965A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
JP2016213701A (ja) 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置
US8176381B2 (en) Multidimensional turbo product codes and generalized low-density parity-check codes with component reed-solomon codes for optical transmission
Zhang et al. Capacity-approaching transmission over 6375 km at spectral efficiency of 8.3 bit/s/Hz
Djordjevic On advanced FEC and coded modulation for ultra-high-speed optical transmission
KR101990684B1 (ko) 다중 모드 광섬유 전송 시스템의 조인트 시공간 및 순방향 에러 정정 부호화
Onohara et al. Soft-decision-based forward error correction for 100 Gb/s transport systems
US6948109B2 (en) Low-density parity check forward error correction
US10382138B2 (en) Constellation optimization based on generalized mutual information over a nonlinear optical channel
US9197250B2 (en) Method and apparatus for channel coding and decoding in a communication system using a low-density parity-check code
US20070067695A1 (en) Forward error correction coding
JP5875713B2 (ja) 送信機および受信機、並びに符号化率可変方法
Djordjevic et al. Nonbinary LDPC codes for optical communication systems
US20170033804A1 (en) Method and Apparatus for Processing Information
CN101888251A (zh) 纠错编码方法及其装置、纠错译码方法及其装置
US9367387B2 (en) Rate adaptive irregular QC-LDPC codes from pairwise balanced designs for ultra-high-speed optical transports
US20220045785A1 (en) Method and apparatus for channel encoding/decoding in communication or broadcast system
Liu et al. LDPC-coded BICM-ID based nonuniform signaling for ultra-high-speed optical transport
Yamashita et al. An efficient LDGM coding scheme for optical satellite-to-ground link based on a new channel model
Sun et al. Real-time FPGA-based rate adaptive LDPC coding for data center networks and PONs
Sankaranarayanan et al. Iteratively decodable codes on m flats for WDM high-speed long-haul transmission
US10623137B2 (en) Transmission apparatus and error correction method
Ouchi et al. A fully integrated block turbo code FEC for 10 Gb/s optical communication systems
Qiu et al. Sub-block rearranged staircase codes for optical transport networks
JP4618293B2 (ja) 復号装置及び検査行列生成方法
US11777524B2 (en) Method for supporting rate-compatible non-binary LDPC code, and wireless terminal using same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190604