JP2016192608A - Imaging device and imaging apparatus - Google Patents
Imaging device and imaging apparatus Download PDFInfo
- Publication number
- JP2016192608A JP2016192608A JP2015070441A JP2015070441A JP2016192608A JP 2016192608 A JP2016192608 A JP 2016192608A JP 2015070441 A JP2015070441 A JP 2015070441A JP 2015070441 A JP2015070441 A JP 2015070441A JP 2016192608 A JP2016192608 A JP 2016192608A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- photoelectric conversion
- unit
- imaging device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は、撮像素子および撮像装置に関する。 The present invention relates to an imaging element and an imaging apparatus.
従来、有機半導体等で形成された光電変換膜を用いる撮像装置が知られている。例えば特許文献１には、光電変換膜で発生した電荷をｎ＋領域に蓄積し、出力トランジスタでその電荷量に応じた信号に変換する撮像素子が記載されている。
Conventionally, an imaging device using a photoelectric conversion film formed of an organic semiconductor or the like is known. For example,
従来技術には、光量が多い場合に、蓄積する電荷が飽和してしまうという問題があった。 The prior art has a problem that the accumulated charge is saturated when the amount of light is large.
請求項１に記載の撮像素子は、入射光を光電変換し一方と他方の面とを有する光電変換部と、前記光電変換部の前記一方の面に設けられ、前記光電変換により生成された電荷の信号を出力する第１電極と、前記第１電極から出力される信号と参照信号とを比較し、比較結果に基づいて第１信号および第２信号のいずれか一方を出力する比較部と、前記第２信号の出力頻度に基づく積算信号を出力する積算部と、を備える。
請求項１７に記載の撮像装置は、入射光を光電変換し一方と他方の面とを有する光電変換部と、前記光電変換部の前記一方の面に設けられ、前記光電変換により生成された電荷の信号を出力する第１電極と、前記第１電極から出力される信号と参照信号とを比較し、比較結果に基づいて第１信号および第２信号のいずれか一方を出力する比較部と、前記第２信号の出力頻度に基づく積算信号を出力する積算部と、前記積算部により出力された前記積算信号から前記光電変換部の受光量を算出する制御部と、を備える。
The imaging device according to
The imaging device according to claim 17, wherein a photoelectric conversion unit that photoelectrically converts incident light and having one surface and the other surface, and a charge generated by the photoelectric conversion provided on the one surface of the photoelectric conversion unit. A comparison unit that compares the first electrode that outputs the first signal and the reference signal with the signal that is output from the first electrode and that outputs one of the first signal and the second signal based on the comparison result; An integration unit that outputs an integration signal based on an output frequency of the second signal; and a control unit that calculates an amount of light received by the photoelectric conversion unit from the integration signal output by the integration unit.
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る撮像装置の構成を模式的に示す断面図である。撮像装置１は、撮像光学系２、撮像素子３、制御部４、レンズ駆動部５、および表示部６を備える。撮像光学系２は、撮像素子３の撮像面に被写体像を結像させる。撮像光学系２は、レンズ２ａ、フォーカシングレンズ２ｂ、およびレンズ２ｃから成る。フォーカシングレンズ２ｂは、撮像光学系２の焦点調節を行うためのレンズである。フォーカシングレンズ２ｂは、光軸Ｏ方向に駆動可能に構成されている。レンズ駆動部５は、不図示のアクチュエータを有する。レンズ駆動部５は、このアクチュエータにより、フォーカシングレンズ２ｂを光軸Ｏ方向に所望の量だけ駆動する。撮像素子３は、被写体像を撮像して画像を出力する。制御部４は、撮像素子３等の各部を制御する。制御部４は、撮像素子３により出力された画像信号に対して画像処理等を施して、不図示の記録媒体に記録したり、表示部６に画像を表示したりする。表示部６は、例えば液晶パネル等の表示部材を有する表示装置である。
(First embodiment)
FIG. 1 is a cross-sectional view schematically showing the configuration of the imaging apparatus according to the first embodiment of the present invention. The
図２（ａ）は、有機光電変換膜１０の上面１０１を模式的に示す平面図であり、図２（ｂ）は、撮像素子３の断面を模式的に示す断面図であり、図２（ｃ）は、有機光電変換膜１０の下面１０２を模式的に示す平面図である。なお、有機光電変換膜１０の上面１０１は、被写体光が入射する面である。
2A is a plan view schematically showing the
撮像素子３は、有機光電変換膜１０と半導体基板１１とを有している。有機光電変換膜１０と半導体基板１１は積層されている。
The
有機光電変換膜１０は、可視光を吸収し、吸収した光の量に応じた量の電荷（電子正孔対）を生成する。有機光電変換膜１０には、画素１０３が二次元状に複数配列されている。画素１０３は、それぞれ、上面１０１に形成された透明な上部電極１０３ａと、下面１０２に形成された下部電極１０３ｂとを有する。有機光電変換膜１０は、全ての画素１０３に共通な１枚の薄膜として形成されている。上部電極１０３ａは、全ての画素１０３について共通な１つの電極として設けられている。下部電極１０３ｂは、互いに分離して設けられている。下部電極１０３ｂは、上部電極１０３ａと対向するように設けられている。なお、有機光電変換膜１０を、画素１０３ごとに異なる特性を有するように構成してもよい。例えば、画素１０３ごとに、光電変換の対象となる（吸収する）波長を異ならせてもよい。具体的には、ある画素１０３は緑の光を光電変換し、ある画素１０３は赤の光を光電変換し、ある画素１０３は青の光を光電変換するようにしてもよい。
The organic
有機光電変換膜１０に可視光が入射すると、入射位置において、入射光量に応じた量の電荷が生成される。生成された電荷は、その入射位置に設けられた画素１０３が有する下部電極１０３ｂに導かれる。換言すると、各々の画素１０３に入射した光は、各々の画素１０３により光電変換される。
When visible light enters the organic
半導体基板１１には、周辺回路１２が、画素１０３ごとに形成されている。下部電極１０３ｂは、配線１３により、半導体基板１１に形成された周辺回路１２と電気的に接続されている。
A
図３は、撮像素子３の回路構成を示す図である。説明の都合上、図３では、撮像素子３の回路構成を、水平方向６画素×垂直方向４画素のレイアウトに簡略化して示す。図３に示すように、撮像素子３は、垂直走査回路Ｘ２と水平走査回路Ｘ３と出力回路Ｘ１とを有している。各々の画素１０３からの出力信号（後述する積算信号）は、垂直走査回路Ｘ２が発生する垂直制御信号φＶ１〜Ｖ４により、行ごとに独立して制御される。例えば、垂直走査回路Ｘ２が垂直制御信号φＶ１を出力すると、１行目の画素１０３からの出力信号が、垂直信号線Ｘ４に出力される。水平走査回路Ｘ３は、水平制御信号φＨ１〜Ｈ６を順次出力して、垂直信号線Ｘ４に出力された行ごとの画素１０３からの出力信号を、１列ずつ、出力回路Ｘ１に順次転送する。出力回路Ｘ１は、画素１０３からの出力信号を所定の増幅度で増幅し、制御部４に出力する。制御部４は、この出力信号（すなわち撮像信号）に基づき被写体の画像データを作成する。
FIG. 3 is a diagram illustrating a circuit configuration of the
なお、図３では水平方向１行ごとに画素１０３からの出力信号を読み出す回路を例示したが、例えば回路を三次元実装することにより、全画素を同時に読み出すようにしてもよい。
Although FIG. 3 illustrates a circuit for reading out the output signal from the
図４は、画素１０３の構成を示す回路図である。画素１０３は、キャパシタ１０５、リセットスイッチ１１３、および周辺回路１２を備える。周辺回路１２には、比較部１０６および積算部１０７が含まれる。上部電極１０３ａには、所定のバイアス電圧を印加する電源Ｖａが接続されている。電源Ｖａによって、有機光電変換膜１０で発生した電荷（電子正孔対）のうちの正孔は、上部電極１０３ａに引き寄せられる。下部電極１０３ｂからは、有機光電変換膜１０で発生した電荷のうちの電子に基づく電位が取り出される。
FIG. 4 is a circuit diagram illustrating a configuration of the
比較部１０６は、第１入力端子１０６０ａ、第２入力端子１０６０ｂ、第１インピーダンス１０６１ａ、第２インピーダンス１０６１ｂ、第１トランジスタ１０６２ａ、第２トランジスタ１０６２ｂ、定電流源１０６３、バッファ１０６４、およびリセットスイッチ１０８を備える。第１インピーダンス１０６１ａおよび第２インピーダンス１０６１ｂは、例えば抵抗、スイッチドキャパシタ、インダクタ、定電流源、カレントミラー等により構成される。他のインピーダンスについても同様である。下部電極１０３ｂは、キャパシタ１０５を介して、第２入力端子１０６０ｂに接続されている。つまり、比較部１０６が有する２つの入力端子のうちの第２入力端子１０６０ｂには、下部電極１０３ｂから取り出された電子に基づく信号Ｓ２が入力される。キャパシタ１０５を介することで、信号Ｓ２は直流成分がカットされた信号となる。これにより、有機光電変換膜１０の出力電圧のバラツキやリセットスイッチ１１３によるリセット後の電圧のバラツキが低減される。なお、キャパシタ１０５を省略してもよい。第１入力端子１０６０ａには、所定の参照電圧ＶＲＥＦが入力される。すなわち第１入力端子１０６０ａには、一定の信号レベルを有する参照信号Ｓ１が入力される。
The
比較部１０６は、差動対を用いて実装されたコンパレータである。比較部１０６は、第２入力端子１０６０ｂへの入力電圧（信号Ｓ２の電圧）が第１入力端子１０６０ａへの入力電圧（参照信号Ｓ１の電圧、すなわち参照電圧ＶＲＥＦ）以上である場合には、所定のローレベルの信号（以下、Ｌ信号と称する）を、積算部１０７およびリセットスイッチ１１３に出力する。他方、第２入力端子１０６０ｂへの入力電圧が第１入力端子１０６０ａへの入力電圧未満である場合には、所定のハイレベルの信号（以下、Ｈ信号と称する）を、積算部１０７およびリセットスイッチ１１３に出力する。以下の説明では、比較部１０６の出力信号を、信号Ｓ３と総称する。
The
第１入力端子１０６０ａは、第１トランジスタ１０６２ａのゲートに接続される。第２入力端子１０６０ｂは、第２トランジスタ１０６２ｂのゲートに接続される。第１トランジスタ１０６２ａのドレインは、第１インピーダンス１０６１ａを介して所定の電源Ｖｃに接続される。第２トランジスタ１０６２ｂのドレインは、第２インピーダンス１０６１ｂを介して所定の電源Ｖｃに接続される。第１トランジスタ１０６２ａおよび第２トランジスタ１０６２ｂのソースは、共に定電流源１０６３を介してグラウンドに接続される。第１トランジスタ１０６２ａおよび第２トランジスタ１０６２ｂのドレイン間には、リセットスイッチ１０８が接続される。第１トランジスタ１０６２ａのドレインは、バッファ１０６４の入力端子に接続される。バッファ１０６４の出力端子は、比較部１０６の出力端子に接続される。
The
なお、バッファ１０６４の入力端子を、第１トランジスタ１０６２ａのドレインではなく第２トランジスタ１０６２ｂのドレインに接続してもよい。また、バッファ１０６４を２入力とし、第１トランジスタ１０６２ａおよび第２トランジスタ１０６２ｂのドレインを両方とも入力するように構成してもよい。
Note that the input terminal of the
比較部１０６のリセットスイッチ１０８は、差動対の入力電位を等しくするためのスイッチである。制御部４は、撮像素子３全体の初期化過程でリセットスイッチ１０８をオンオフし、比較部１０６を初期化する。
The
下部電極１０３ｂには、リセットスイッチ１１３が接続されている。リセットスイッチ１１３の他端は、所定の電源Ｖｂに接続されている。リセットスイッチ１１３がオン状態になると、下部電極１０３ｂの電圧は電源Ｖｂの電圧に等しくなる。リセットスイッチ１１３は、比較部１０６からの出力信号Ｓ３に基づき制御される。比較部１０６がＬ信号を出力しているとき、リセットスイッチ１１３はオフ状態になる。比較部１０６がＨ信号を出力しているとき、リセットスイッチ１１３はオン状態になる。
A
有機光電変換膜１０で光電変換がなされ、下部電極１０３ｂに電子が導かれると、下部電極１０３ｂの電位は低下する。この電位の変化は、キャパシタ１０５を介して比較部１０６の第２入力端子１０６０ｂに伝達され、第２入力端子１０６０ｂに入力される電圧が低下する。下部電極１０３ｂに導かれた電子が多いほど、第２入力端子１０６０ｂの電圧は小さくなる。
When photoelectric conversion is performed in the organic
積算部１０７は、インピーダンス１０７１、スイッチ１０７２、リセットスイッチ１０７３、およびキャパシタ１０７４を備える。インピーダンス１０７１は、一端が所定の電源Ｖｄに、他端がスイッチ１０７２に接続される。スイッチ１０７２の他端は、積算部１０７の出力端子である。積算部１０７の出力端子には、更に、リセットスイッチ１０７３およびキャパシタ１０７４が接続されている。リセットスイッチ１０７３の他端は、グラウンドに接続されている。キャパシタ１０７４の他端は、グラウンドに接続されている。
The integrating
積算部１０７は、比較部１０６によるＨ信号の出力頻度に基づく積算信号Ｓ４を出力するように構成されている。具体的には、比較部１０６がＨ信号を頻繁に出力するほど、積算部１０７が出力する積算信号Ｓ４の電圧は大きくなる。積算部１０７は、いわゆる積分回路である。スイッチ１０７２がオン状態であり、かつ、リセットスイッチ１０７３がオフ状態のとき、キャパシタ１０７４には電荷が蓄えられる。また、積算部１０７の出力電圧は上昇する。スイッチ１０７２がオフ状態になった場合、積算部１０７の出力電圧は、キャパシタ１０７４の働きにより維持される。つまり、積算部１０７は、スイッチ１０７２がオン状態である期間の長さに基づく積算信号Ｓ４を出力する。スイッチ１０７２がより長い間オン状態であるほど、積算部１０７の出力信号Ｓ４の電圧は高くなる。スイッチ１０７２のオンオフは、比較部１０６が出力したＨ信号やＬ信号により制御される。比較部１０６がＬ信号を出力しているとき、スイッチ１０７２はオフ状態になる。比較部１０６がＨ信号を出力しているとき、スイッチ１０７２はオン状態になる。
The
積算部１０７のリセットスイッチ１０７３は、積算部１０７の出力電圧を所定のリセットレベル（例えばグラウンド電位に対応する電圧）にするためのスイッチである。制御部４は、撮像素子３全体の初期化過程でリセットスイッチ１０７３をオンオフし、積算部１０７を初期化する。
The
なお、図４に図示した電源Ｖａ，Ｖｂ，Ｖｃ，Ｖｄは、一部もしくは全部を共通の電源としてもよい。各々を独立した電源とすると、各電源を独立制御できるので、より好ましい。 Note that some or all of the power sources Va, Vb, Vc, and Vd illustrated in FIG. 4 may be a common power source. It is more preferable that each power source is an independent power source because each power source can be controlled independently.
図５は、画素１０３からの信号読み出し動作を説明するためのタイミングチャートである。なお、図５に含まれる全てのタイミングチャートにおいて、縦軸が電圧であり、横軸が時刻である。
FIG. 5 is a timing chart for explaining a signal reading operation from the
被写体光が、時刻ｔ１から有機光電変換膜１０に入射を始める。時刻ｔ１以降、有機光電変換膜１０で生成される電荷によって、下部電極１０３ｂの電位は下降する。その結果、比較部１０６の第２入力端子１０６０ｂに入力される信号Ｓ２の電圧は、基準電圧ＶＨから下降する。この電圧が参照電圧ＶＲＥＦ以上である限り、比較部１０６からはＬ信号が出力され続ける。
Subject light starts to enter the organic
時刻ｔ２に、信号Ｓ２の電圧が参照電圧ＶＲＥＦに到達する。これに応じて、比較部１０６は、Ｈ信号の出力を開始する。すなわち、出力信号Ｓ３の信号レベルはハイレベルになる。このＨ信号は、下部電極１０３ｂのリセットスイッチ１１３、および、積算部１０７のスイッチ１０７２に供給される。
At time t2, the voltage of the signal S2 reaches the reference voltage VREF. In response to this, the
下部電極１０３ｂのリセットスイッチ１１３は、比較部１０６からのＨ信号に応じてオン状態になる（時刻ｔ２）。これにより、下部電極１０３ｂには電源Ｖｂから所定電圧が供給され、下部電極１０３ｂがリセットされる。結果として、比較部１０６の第２入力端子１０６０ｂに入力される信号Ｓ２の電圧は、基準電圧ＶＨに復帰する（時刻ｔ３）。そして、比較部１０６の出力信号Ｓ３はＬ信号に戻る。このＬ信号によって、下部電極１０３ｂのリセットスイッチ１１３は、再びオフ状態になり、下部電極１０３ｂの電位は下降する。
The
積算部１０７のスイッチ１０７２は、比較部１０６からのＨ信号に応じてオン状態になる。これにより、積算部１０７から出力される出力信号Ｓ４の電圧は上昇する。その後、スイッチ１０７２はオフ状態になる。これにより、積算部１０７からの出力信号Ｓ４の電圧の上昇は停止する。
The
被写体光が有機光電変換膜１０に入射する間、以上の動作が繰り返し実行される。その結果、被写体光の光量が一定である場合、図５に示すように、比較部１０６からは、一定周期のパルス信号Ｓ３が出力される。
While the subject light is incident on the organic
図６は、比較部１０６および積算部１０７からの光量ごとの出力信号を例示するタイミングチャートである。なお、図６に含まれる全てのタイミングチャートにおいて、縦軸が電圧であり、横軸が時刻である。図６（ａ）に、ある光量に対応する比較部１０６の出力信号Ｓ３ａおよび積算部１０７の出力信号Ｓ４ａを示す。また、図６（ｂ）に、より少ない光量に対応する比較部１０６の出力信号Ｓ３ｂおよび積算部１０７の出力信号Ｓ４ｂを示す。
FIG. 6 is a timing chart illustrating an output signal for each light amount from the
図５を用いて説明した通り、積算部１０７からの出力信号Ｓ４の電圧は、比較部１０６からのＨ信号に応じて上昇する。一方、キャパシタ１０７４からの漏れ電流により、積算部１０７からの出力信号Ｓ４の電圧は、時間経過と共に下降する。その結果、積算部１０７からの出力信号Ｓ４の電圧は、比較部１０６の出力信号Ｓ３ｂのパルス数に基づくレベルで安定する。
As described with reference to FIG. 5, the voltage of the output signal S <b> 4 from the integrating
例えば図６（ａ）に示すパルス信号Ｓ３ａは、周期Ｆ１を有している。積算部１０７からの出力信号Ｓ４ａは、これに対応する電圧Ｖ１で安定する。一方、図６（ｂ）に示すパルス信号Ｓ３ｂは、周期Ｆ２を有している。周期Ｆ２は、周期Ｆ１より長い。つまり、図６（ｂ）に示すパルス信号Ｓ３ｂの単位時間当たりのパルス数は、図６（ａ）に示すパルス信号Ｓ３ａに比べて少ない。そのため、積算部１０７からの出力信号Ｓ４ｂは、より低い電圧Ｖ２で安定することになる。
For example, the pulse signal S3a shown in FIG. 6A has a period F1. The output signal S4a from the integrating
このように、被写体光の光量が大きいほど、比較部１０６から出力されるパルス信号Ｓ３のパルス数は多くなる。そして、比較部１０６から出力されるパルス信号Ｓ３のパルス数が多いほど（Ｈ信号の出力頻度が高いほど）、積算部１０７からの出力信号Ｓ４の電圧は高くなる。つまり、積算部１０７からの出力信号Ｓ４は、光量に応じた電圧を有する。
Thus, the greater the amount of subject light, the greater the number of pulses of the pulse signal S3 output from the
なお、光量が極めて少ない場合、比較部１０６の第２入力端子１０６０ｂに入力される信号Ｓ２の変化も極めて小さくなる。この場合、参照電圧ＶＲＥＦの設定によっては、比較部１０６からＨ信号が全く出力されない可能性がある。そのため、参照電圧ＶＲＥＦは、リセット時の基準電圧ＶＨに十分に近い電圧を設定しておくことが望ましい。
When the amount of light is extremely small, the change in the signal S2 input to the
上述した実施の形態によれば、次の作用効果が得られる。
（１）比較部１０６は、下部電極１０３ｂから出力される信号Ｓ２と参照信号Ｓ１とを比較し、比較結果に基づいてＬ信号およびＨ信号のいずれか一方を出力する。積算部１０７は、Ｈ信号の出力頻度に基づく積算信号Ｓ４を出力する。このようにしたので、光量が多い場合であっても、有機光電変換膜１０に蓄積される電荷を飽和させることなく光量に応じた大きさの撮像信号を得ることができる。
According to the embodiment described above, the following operational effects can be obtained.
(1) The
（２）リセットスイッチ１１３は、比較部１０６によるＨ信号の出力に応じて下部電極１０３ｂをリセットする。このようにしたので、光量が多い場合であっても、有機光電変換膜１０に蓄積される電荷は飽和しない。
(2) The
（３）積算部１０７は、Ｈ信号の出力頻度（パルス数）に基づく積算信号Ｓ４を出力する。このようにしたので、比較部１０６から出力されるパルス信号を、より扱いやすい信号として得ることができる。
(3) The
（４）積算部１０７は、Ｈ信号の出力頻度（パルス数）に基づく信号レベルを有する積算信号Ｓ４を出力する。このようにしたので、従来の撮像素子と同様の光電変換信号（光量に応じた信号レベルを有する信号）を得ることができる。
(4) The
（５）比較部１０６と積算部１０７とが設けられた半導体基板１１を、有機光電変換膜１０と積層した。このようにしたので、有機光電変換膜１０の感光面をより大きく取ることができる。
(5) The
（第２の実施の形態）
第２の実施の形態に係る撮像装置は、第１の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第１の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第１の実施の形態と同一の部分については、第１の実施の形態と同一の符号を付して説明を省略する。
(Second Embodiment)
The imaging device according to the second embodiment has an
図７（ａ）は、有機光電変換膜１０の上面１０１を模式的に示す平面図であり、図７（ｂ）は、撮像素子３の断面を模式的に示す断面図であり、図７（ｃ）は、有機光電変換膜１０の下面１０２を模式的に示す平面図である。
FIG. 7A is a plan view schematically showing the
画素２０３は、それぞれ、上面１０１に形成された透明な上部電極１０３ａと、下面１０２に形成された下部電極１０３ｂとを有する。有機光電変換膜１０は、全ての画素１０３に共通な１枚の薄膜として形成されている。上部電極１０３ａは、互いに分離して設けられている。下部電極１０３ｂは、互いに分離して設けられている。下部電極１０３ｂは、上部電極１０３ａと対向するように設けられている。
Each of the
図８は、第２の実施の形態に係る画素２０３の構成を示す回路図である。なお、撮像素子３の全体の回路構成は図４に示した第１の実施の形態と同様であるので説明を省略し、ここでは個別の画素の回路についてのみ説明する。画素２０３は、第１キャパシタ１０５ａ、第２キャパシタ１０５ｂ、リセットスイッチ１０９、リセットスイッチ１１３ａ、リセットスイッチ１１３ｂ、および周辺回路１２を備える。周辺回路１２には、比較部２０６および積算部２０７が含まれる。
FIG. 8 is a circuit diagram showing a configuration of the
上部電極１０３ａは、第１キャパシタ１０５ａを介して、比較部２０６の第１入力端子１０６０ａに接続されている。上部電極１０３ａには、有機光電変換膜１０で生成された電子正孔対のうちの正孔が導かれる。正孔が導かれることにより、上部電極１０３ａの電位は上昇する。これにより、比較部２０７の第１入力端子１０６０ａに入力される信号Ｓ１の電圧は上昇する。つまり第１キャパシタ１０５ａは、上部電極１０３ａに導かれた正孔に基づく信号Ｓ１を出力する。上部電極１０３ａに導かれた正孔が多いほど、比較部２０６の第１入力端子１０６０ａに入力される信号Ｓ１の電圧は大きくなる。
The
下部電極１０３ｂは、第２キャパシタ１０５ｂを介して、比較部２０６の第２入力端子１０６０ｂに接続されている。下部電極１０３ｂからは、有機光電変換膜１０で生成された電子正孔対のうちの電子が導かれる。電子が導かれることにより、下部電極１０３ｂの電位は下降する。これにより、第２入力端子１０６０ｂに入力される信号Ｓ２の電圧は下降する。つまり第２キャパシタ１０５ｂは、下部電極１０３ｂに導かれた電子に基づく信号Ｓ２を出力する。下部電極１０３ｂに導かれた電子が多いほど、比較部２０６の第２入力端子１０６０ｂに入力される信号Ｓ２の電圧は小さくなる。
The
上部電極１０３ａには、リセットスイッチ１１３ａが接続されている。リセットスイッチ１１３ａの他端は、グラウンドに接続されている。リセットスイッチ１１３ａがオン状態になると、上部電極１０３ａの電圧は所定のリセットレベル（例えばグラウンド電位に対応する電圧）になる。下部電極１０３ｂには、リセットスイッチ１１３ｂが接続されている。リセットスイッチ１１３ｂの他端は、所定の電源Ｖｂに接続されている。リセットスイッチ１１３ｂがオン状態になると、下部電極１０３ｂの電圧は電源Ｖｂの電圧と等しくなる。
A
リセットスイッチ１１３ａおよびリセットスイッチ１１３ｂは、比較部２０６からの出力信号Ｓ３に基づき制御される。比較部２０６がＬ信号を出力しているとき、リセットスイッチ１１３ａおよびリセットスイッチ１１３ｂはオフ状態になる。比較部２０６がＨ信号を出力しているとき、リセットスイッチ１１３ａおよびリセットスイッチ１１３ｂはオン状態になる。なお、リセットスイッチ１１３ａの前段に設けられたインバータ１１０は、リセットスイッチ１１３ａおよびリセットスイッチ１１３ｂの極性が逆であることに起因するものである。
The
比較部２０６は、差動対を用いて実装された差動増幅回路である。第１の実施の形態に係る比較部１０６（図４）との違いは、１入力のバッファ１０６４の代わりに、２入力のバッファ２０６４を設けた点である。バッファ２０６４の２つの入力端子は、それぞれ、第１トランジスタ１０６２ａおよび第２トランジスタ１０６２ｂのドレインに接続される。
The
比較部２０６の動作は、第１の実施の形態に係る比較部１０６（図４）と同様である。すなわち比較部２０６は、第２入力端子１０６０ｂへの入力電圧が第１入力端子１０６０ａへの入力電圧以上である場合には、Ｌ信号を出力する。他方、第２入力端子１０６０ｂへの入力電圧が第１入力端子１０６０ａへの入力電圧未満である場合には、Ｈ信号を出力する。
The operation of the
リセットスイッチ１０９は、比較部２０６の第１入力端子１０６０ａと第２入力端子１０６０ｂとを短絡するスイッチである。リセットスイッチ１０９は、第１の実施の形態に係るリセットスイッチ１０８（図４）と同様に、差動対の入力電位を等しくするためのスイッチである。制御部４は、撮像素子３全体の初期化過程でリセットスイッチ１０９をオンオフし、比較部２０６を初期化する。
The
積算部２０７は、比較部２０６によるＨ信号の出力頻度に基づく積算信号Ｓ４０，Ｓ４１，…を出力するように構成されている。積算部２０７は、いわゆるカウンタ（計数回路）である。積算部２０７は、Ｎ個（例えば１２個）のＤ型フリップフロップ２０７０を有し、入力信号Ｓ３のパルス数をＮビットのデジタル値として出力する。なお、図８では代表して２個のＤ型フリップフロップ２０７０のみを図示しているが、実際にはより多数のＤ型フリップフロップ２０７０が存在する。各々のＤ型フリップフロップ２０７０の出力信号がデジタル値の各ビットに対応する。例えばデジタル値の０ビット目（ＬＳＢ）は信号Ｓ４０に対応し、１ビット目は信号Ｓ４１に対応する。
The
図９は、画素２０３からの信号読み出し動作を説明するためのタイミングチャートである。なお、図９に含まれる全てのタイミングチャートにおいて、縦軸が電圧であり、横軸が時刻である。
FIG. 9 is a timing chart for explaining a signal reading operation from the
被写体光が、時刻ｔ１から有機光電変換膜１０に入射を始めると仮定する。時刻ｔ１以降、有機光電変換膜１０で生成される電荷によって、上部電極１０３ａの電位は上昇し始め、下部電極１０３ｂの電位は下降し始める。その結果、比較部２０６の第１入力端子１０６０ａに入力される信号Ｓ１の電圧は、基準電圧ＶＬから上昇を始める。また、第２入力端子１０６０ｂに入力される信号Ｓ２の電圧は、基準電圧ＶＨから下降を始める。信号Ｓ１の電圧が信号Ｓ２の電圧未満である限り、比較部２０６からはＬ信号が出力され続ける。
It is assumed that the subject light starts to enter the organic
時刻ｔ２に、信号Ｓ１の電圧が信号Ｓ２の電圧以上になる。これに応じて、比較部２０６は、Ｈ信号を出力する。このＨ信号は、上部電極１０３ａのリセットスイッチ１１３ａ、下部電極１０３ｂのリセットスイッチ１１３ｂ、および、積算部２０７に供給される。
At time t2, the voltage of the signal S1 becomes equal to or higher than the voltage of the signal S2. In response to this, the
上部電極１０３ａのリセットスイッチ１１３ａは、比較部２０６からのＨ信号に応じてオン状態になる。これにより、上部電極１０３ａの電圧は所定のリセットレベルになる。すなわち、上部電極１０３ａがリセットされる。下部電極１０３ｂのリセットスイッチ１１３ｂは、比較部２０６からのＨ信号に応じてオン状態になる。これにより、下部電極１０３ｂには電源Ｖｂからの電圧が供給され、下部電極１０３ｂがリセットされる。結果として、比較部２０６の第１入力端子１０６０ａに入力される信号Ｓ１の電圧は、基準電圧ＶＬに復帰する。また、比較部２０６の第２入力端子１０６０ｂに入力される信号Ｓ２の電圧は、基準電圧ＶＨに復帰する。その後、比較部２０６の出力信号Ｓ３はＬ信号に戻る。このＬ信号によって、上部電極１０３ａのリセットスイッチ１１３ａおよび下部電極１０３ｂのリセットスイッチ１１３は、再びオフ状態になる。
The
被写体光が有機光電変換膜１０に入射する間、以上の動作が繰り返し実行される。被写体光の光量が一定である場合、比較部２０６からは、一定周期のパルス信号Ｓ３が出力される。被写体光の光量が大きいほど、比較部２０６から出力されるパルス信号Ｓ３のパルス数は多くなる。積算部２０７は、比較部２０６から出力されたパルスの数をデジタル値として出力する。例えば、信号Ｓ４０はデジタル値の０ビット目（ＬＳＢ）を表し、信号Ｓ４１はデジタル値の１ビット目を表す。
While the subject light is incident on the organic
上述した実施の形態によれば、次の作用効果が得られる。
（６）比較部２０６は、下部電極１０３ｂから出力された信号Ｓ２と参照信号Ｓ１とを比較し、比較結果に基づいてＬ信号およびＨ信号のいずれか一方を出力する。積算部２０７は、Ｈ信号の出力頻度に基づく積算信号Ｓ４０，Ｓ４１，…を出力する。このようにしたので、光量が多い場合であっても、有機光電変換膜１０に蓄積される電荷を飽和させることなく光量に応じた大きさの撮像信号を得ることができる。
According to the embodiment described above, the following operational effects can be obtained.
(6) The
（７）リセットスイッチ１１３ｂは、比較部２０６によるＨ信号の出力に応じて下部電極１０３ｂをリセットする。このようにしたので、光量が多い場合であっても、有機光電変換膜１０に蓄積される電荷が飽和しない。
(7) The
（８）有機光電変換膜１０の他方の面に設けられた上部電極１０３ａからは、電荷のうちの正孔に基づく参照信号Ｓ１が取り出される。このようにしたので、有機光電変換膜１０により生成された電荷を、より有効活用することができる。
(8) From the
（９）リセットスイッチ１１３ａは、比較部２０６によるＨ信号の出力に応じて上部電極１０３ａをリセットする。このようにしたので、上部電極１０３ａと下部電極１０３ｂを同時にリセットすることができる。
(9) The
（１０）リセットスイッチ１１３ａにはＨ信号が入力され、リセットスイッチ１１３ｂにはＨ信号の極性を逆転させた信号が入力される。このようにしたので、上部電極１０３ａと下部電極１０３ｂを同時にリセットすることができる。
(10) An H signal is input to the
（１１）積算部２０７は、Ｈ信号の出力頻度（パルス数）に基づく積算信号Ｓ４０，Ｓ４１，…を出力する。このようにしたので、比較部２０６から出力されるパルス信号Ｓ３を、より扱いやすい信号として得ることができる。
(11) The integrating
（１２）積算部２０７は、Ｈ信号の出力頻度（パルス数）を表すデジタル信号Ｓ４０，Ｓ４１，…を出力する。このようにしたので、別途Ａ／Ｄ変換回路を設ける必要がない。
(12) The accumulating
（１３）比較部２０６と積算部２０７とが設けられた半導体基板１１を、有機光電変換膜１０と積層した。このようにしたので、有機光電変換膜１０の感光面をより大きく取ることができる。
(13) The
（第３の実施の形態）
第３の実施の形態に係る撮像装置は、第１の実施の形態に係る撮像装置とは異なる構成の撮像素子３を有している。以下、第１の実施の形態に係る撮像素子３との相違点を中心に説明する。なお、以下の説明において、第１の実施の形態と同一の部分については、第１の実施の形態と同一の符号を付して説明を省略する。
(Third embodiment)
The imaging device according to the third embodiment has an
図１０は、第３の実施の形態に係る撮像素子３の概要を示す図である。なお、図１０では、撮像素子３の光入射側を上側とした状態を示している。このため、以下の説明では、撮像素子３の光入射側の方向を「上方」または「上」とし、光入射側に対して反対側の方向を「下方」または「下」とする。撮像素子３は、有機光電変換膜１０に加えて、更に、下部光電変換層３２を有する。以下の説明では、第１の実施の形態で説明した有機光電変換膜１０による画素の層を、上部光電変換層３１と称する。
FIG. 10 is a diagram showing an outline of the
上部光電変換層３１と下部光電変換層３２とは、同一光路上に積層配置されている。上部光電変換層３１は、所定の色成分（詳しくは後述する）の光を吸収（光電変換）する有機光電変換膜で構成される。上部光電変換層３１で吸収（光電変換）されなかった色成分の光は、上部光電変換層３１を透過して下部光電変換層３２に入射し、下部光電変換層３２で光電変換される。下部光電変換層３２は、半導体基板１１に形成されたフォトダイオードにより光電変換を行う。なお、上部光電変換層３１で光電変換される色成分と、下部光電変換層３２で光電変換される色成分とは、補色関係である。上部光電変換層３１と下部光電変換層３２の各画素位置は一対一に対応する。たとえば上部光電変換層３１の１行１列目の画素は、下部光電変換層３２の１行１列目の画素に対応する。
The upper
図１１（ａ）は、上部光電変換層３１の画素配置を示す図である。図１１（ａ）において、水平方向をｘ軸、垂直方向をｙ軸とし、画素Ｐの座標をＰ（ｘ，ｙ）と表記する。図１１（ａ）に示す上部光電変換層３１の例では、奇数行の各画素にＭｇ（マジェンタ）とＹｅ（イエロー）の光を光電変換する有機光電変換膜を交互に配置し、偶数行の各画素にＣｙ（シアン）とＭｇ（マジェンタ）の光を光電変換する有機光電変換膜を交互に配置している。そして、各画素で受光されない光は透過される。たとえば画素Ｐ（１，１）はＭｇの光を光電変換してＭｇの補色であるＧ（グリーン）の光を透過する。同様に、画素Ｐ（２，１）はＹｅの光を光電変換してＹｅの補色であるＢ（ブルー）の光を透過し、画素Ｐ（１，２）はＣｙの光を光電変換してＣｙの補色であるＲ（レッド）の光を透過する。
FIG. 11A is a diagram illustrating a pixel arrangement of the upper
図１１（ｂ）は、下部光電変換層３２の画素配置を示す図である。なお、図１１（ｂ）に示す各画素位置は、図１１（ａ）と同じである。たとえば下部光電変換層３２の画素（１，１）は、上部光電変換層３１の画素（１，１）に対応する。図１１（ｂ）において、下部光電変換層３２には、カラーフィルターなどは設けられておらず、上部光電変換層３１を透過する色成分（すなわち有機光電変換膜で吸収されて光電変換される色成分の補色）の光を光電変換する。従って、図１１（ｃ）に示すように、下部光電変換層３２において、奇数行の画素ではＧとＢの色成分の画像信号、偶数行の各画素ではＲとＧの色成分の画像信号が得られる。たとえば画素Ｐ（１，１）ではＭｇの補色のＧ成分の画像信号が得られる。同様に、画素Ｐ（２，１）ではＹｅの補色のＢ成分の画像信号、画素Ｐ（１，２）ではＣｙの補色のＲ成分の画像信号がそれぞれ得られる。
FIG. 11B is a diagram illustrating a pixel arrangement of the lower
このように、本実施形態に係る撮像素子３では、有機光電変換膜で構成される上部光電変換層３１が下部光電変換層３２に対してカラーフィルターの役割を果たし、下部光電変換層３２から上部光電変換層３１の補色画像（図１１の例ではベイヤー配列の画像）が得られる。したがって、本実施形態に係る撮像素子３では、上部光電変換層３１からはＣｙ、Ｍｇ、Ｙｅの３色からなるＣＭＹ画像を取得することができ、下部光電変換層３２からはＲ、Ｇ、Ｂの３色からなるＲＧＢ画像を取得することができる。
Thus, in the
図１２は、撮像素子３の断面の一部を例示する図である。図１２に示すように、撮像素子３は、下部光電変換層３２と上部光電変換層３１とを、配線層４０を介して積層した構造を有している。上部光電変換層３１は、第１の実施の形態で説明した有機光電変換膜１０の層である。下部光電変換層３２は、第１の実施の形態で説明した半導体基板１１に形成される層である。上部光電変換層３１の上方には、１つの画素に対して１つのマイクロレンズＭＬが形成されている。たとえば、上部光電変換層３１において、画素Ｐ（１，１）の光電変換部を構成する有機光電変換膜による受光部ＰＣ（１，１）は、マイクロレンズＭＬ（１，１）から入射された被写体光におけるＭｇの光を光電変換して補色であるＧの光を透過する。下部光電変換層３２において、画素Ｐ（１，１）を構成するフォトダイオードＰＤ（１，１）は、上部光電変換層３１の受光部ＰＣ（１，１）を透過したＧの光を受光して光電変換する。第１の実施の形態で説明した周辺回路１２は、一部が配線層４０に形成され、残りは半導体基板１１のフォトダイオードＰＤが存在しない領域に形成される。
FIG. 12 is a diagram illustrating a part of a cross section of the
図１３は、撮像素子３における１つの画素Ｐ（ｘ，ｙ）の回路構成を例示する図である。なお、撮像素子３の全体の回路構成は図４に示した第１の実施の形態と同様であるので説明を省略し、ここでは個別の画素の回路についてのみ説明する。画素Ｐ（ｘ，ｙ）は、下部光電変換層３２を構成するための回路として、フォトダイオードＰＤと、転送トランジスタＴｘと、リセットトランジスタＲ２と、出力トランジスタＳＦ２と、選択トランジスタＳＥＬ２とを有する。フォトダイオードＰＤは、入射光の光量に応じた電荷を蓄積する。転送トランジスタＴｘは、フォトダイオードＰＤに蓄積された電荷を出力トランジスタＳＦ２側の浮遊拡散領域（ＦＤ部）に転送する。出力トランジスタＳＦ２は選択トランジスタＳＥＬ２を介して電流源ＰＷ２とソースホロワを構成し、ＦＤ部に蓄積された電荷に応じた電気信号を出力信号ＯＵＴ２として垂直信号線ＶＬＩＮＥ２に出力する。なお、リセットトランジスタＲ２は、ＦＤ部の電荷を電源電圧Ｖｃｃにリセットする。
FIG. 13 is a diagram illustrating a circuit configuration of one pixel P (x, y) in the
また、画素Ｐ（ｘ，ｙ）は、上部光電変換層３１を構成するための回路として、第１の実施の形態で説明した各部に加えて、選択トランジスタＳＥＬ１を有する。比較部１０６は、有機光電変換膜１０から読み出された信号に基づくパルス信号を出力する。このパルス信号は、リセットトランジスタ１１３のゲートと、積算部１０７とに供給される。積算部１０７は、パルス信号を、パルス信号のパルス数に応じた信号レベルを有する信号に変換し、選択トランジスタＳＥＬ１を介して出力信号ＯＵＴ１として垂直信号線ＶＬＩＮＥ１に出力する。各トランジスタはＭＯＳＦＥＴで構成される。
Further, the pixel P (x, y) includes a selection transistor SEL1 as a circuit for configuring the upper
ここで、下部光電変換層３２に係る回路の動作について説明する。まず、選択信号φＳＥＬ２が“Ｈｉｇｈ”になると、選択トランジスタＳＥＬ２がオンする。次に、リセット信号φＲ２が“Ｈｉｇｈ”になると、ＦＤ部で電源電圧Ｖｃｃにリセットされ、出力信号ＯＵＴ２もリセットレベルになる。そして、リセット信号φＲ２が“Ｌｏｗ”になった後、転送信号φＴｘが“Ｈｉｇｈ”になり、フォトダイオードＰＤに蓄積された電荷がＦＤ部に転送され、出力信号ＯＵＴ２が電荷量に応じて変化し始め、安定する。そして、転送信号φＴｘが“Ｌｏｗ”になり、画素から垂直信号線ＶＬＩＮＥ２に読み出される出力信号ＯＵＴ２の信号レベルが確定する。そして、垂直信号線ＶＬＩＮＥ２に読み出された各画素の出力信号ＯＵＴ２は、不図示の水平出力回路に行毎に一時的に保持された後、撮像素子３から出力される。このようにして、撮像素子３の下部光電変換層３２の各画素から信号が読み出される。
Here, the operation of the circuit according to the lower
また、上部光電変換層３１に係る回路の動作について説明する。まず、選択信号φＳＥＬ１が“Ｈｉｇｈ”になると、選択トランジスタＳＥＬ１がオンする。次にリセットスイッチ１０７３（図４）がオンオフされ、出力信号ＯＵＴ１もリセットレベルになる。その後、有機光電変換膜１０の電荷蓄積が開始され、電荷量に応じて出力信号ＯＵＴ１が変化する。そして、出力信号ＯＵＴ１が不図示の水平出力回路に行毎に一時的に保持された後、撮像素子３から出力される。このようにして、撮像素子３の上部光電変換層３１の各画素から信号が読み出される。
The operation of the circuit relating to the upper
以上のように構成された撮像装置によれば、上部光電変換層３１からはＣｙ、Ｍｇ、Ｙｅの３色からなるＣＭＹ画像を取得することができ、下部光電変換層３２からはＲ、Ｇ、Ｂの３色からなるＲＧＢ画像を取得することができる。有機光電変換膜１０は、フォトダイオードＰＤに比べ、被写体光量が多い場合であっても出力が飽和しづらい。他方、フォトダイオードＰＤは、例えば相関二重サンプリング（ＣＤＳ）等の技術を適用することにより、被写体光量が少ない場合であってもノイズに強い。つまり、上部光電変換層３１から取得されたＣＭＹ画像と、下部光電変換層３２から取得されたＲＧＢ画像は、それぞれ異なる特性を有している。従って、例えば被写体光量が多い場合にはＣＭＹ画像を記録し、被写体光量が少ない場合にはＲＧＢ画像を記録するようにすることで、被写体ごとに最適な画像を記録することができる。
According to the imaging apparatus configured as described above, it is possible to acquire a CMY image composed of three colors of Cy, Mg, and Ye from the upper
また、ＣＭＹ画像とＲＧＢ画像とを合成して（いわゆるハイダイナミックレンジ合成）、ダイナミックレンジの広い画像を作成することもできる。例えば、上部光電変換層３１の露出設定を明るめにし、下部光電変換層３２の露出設定を暗めにする。そして、上部光電変換層３１と下部光電変換層３２とで、同時に、同一の被写体に関する２つの撮影画像（ＣＭＹ画像とＲＧＢ画像）を得る。上部光電変換層３１は、被写体光量が多くとも白飛びが生じにくい（出力が飽和しにくい）特性を有しているので、ＣＭＹ画像は被写体が明るく写っているにも関わらず、白飛びが生じていないことが期待できる。下部光電変換層３２は、被写体光量が少なくともノイズが生じにくい特性を有しているので、ＲＧＢ画像は被写体が暗く写っているにも関わらず、暗部にノイズがあまり生じていないことが期待できる。従って、ＣＭＹ画像とＲＧＢ画像とを合成すると、従来よりも好ましいハイダイナミックレンジ画像を得ることができる。
It is also possible to create an image with a wide dynamic range by combining the CMY image and the RGB image (so-called high dynamic range combination). For example, the exposure setting of the upper
上述した実施の形態によれば、第１の実施の形態と同様の作用効果に加えて、更に次の作用効果が得られる。
（１４）半導体基板１１に、有機光電変換膜１０を透過した光束を受光して光電変換信号を出力するフォトダイオードＰＤを更に設けた。このようにしたので、入射光を更に効率よく利用することができる。
According to the above-described embodiment, in addition to the same functions and effects as those of the first embodiment, the following functions and effects can be obtained.
(14) The
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。 The following modifications are also within the scope of the present invention, and one or a plurality of modifications can be combined with the above-described embodiment.
（変形例１）
上述した第３の実施の形態では、下部光電変換層３２の読み出し回路を、いわゆる４Ｔｒ型の読み出し回路として構成していたが、これを、いわゆる３Ｔｒ型の読み出し回路としてもよい。
(Modification 1)
In the above-described third embodiment, the readout circuit of the lower
図１４は、変形例１に係る撮像素子３における１つの画素Ｐ（ｘ，ｙ）の回路構成を例示する図である。図１３に示した回路との違いは、転送トランジスタＴｘが省略されていることである。読み出し回路をこのように構成することで、下部光電変換層３２に必要な回路素子が減り、フォトダイオードの受光面積をより大きくとることができる。
FIG. 14 is a diagram illustrating a circuit configuration of one pixel P (x, y) in the
図１５は、更に、上部光電変換層３１と下部光電変換層３２の読み出し回路を共通化した回路構成を例示する図である。図１３に示した回路との違いは、出力端子が１つしかない点である。この場合、上部光電変換層３１と下部光電変換層３２の一方の画素をリセット中に、他方の画素を読み出すことになる。つまり、画素の読み出しを時分割的に行うことになる。このように構成することで、半導体基板１１に配置する回路素子を更に減らすことができる。
FIG. 15 is a diagram illustrating a circuit configuration in which readout circuits for the upper
なお、上部光電変換層３１と下部光電変換層３２の読み出し回路だけでなく、その先のＡ／Ｄ変換回路の一部までも共通化させることができる。例えば、下部光電変換層３２から読み出されたアナログ信号としての光電変換信号を、信号量に応じたパルス数に変換する回路を設ける。そうすると、その回路の出力と、上部光電変換層３１における比較部１０６の出力は、いずれも光量に応じたパルス信号となる。従って、その後段に設ける積算回路を、上部光電変換層３１と下部光電変換層３２とで共通化することができる。
Note that not only the readout circuit of the upper
（変形例２）
上述した各実施の形態では、有機光電変換膜１０を全ての画素で共通な１枚の部材としていたが、有機光電変換膜１０は画素ごとに分割してもよい。
(Modification 2)
In each embodiment mentioned above, although the organic
（変形例３）
第１の実施の形態では、有機光電変換膜１０と積層した半導体基板１１に、比較部１０６および積算部１０７を含む周辺回路１２を設けていた。つまり、図４に示した画素１０３の回路を、周辺回路１２の手前で分割し、片方を半導体基板１１に実装していた。半導体基板１１に実装される回路部分を、これとは異なる回路部分とすることも可能である。
(Modification 3)
In the first embodiment, the
例えば、比較部１０６と積算部１０７との間で回路を分割する。そして、積算部１０７を半導体基板１１に実装してもよい。図８に示した画素２０３の回路についても同様である。
For example, the circuit is divided between the
また、半導体基板１１を、有機光電変換膜１０と積層しない構成とすることも可能である。例えば、同一平面上に有機光電変換膜１０と半導体基板１１とを配置して撮像素子３を構成することもできる。
In addition, the
（変形例４）
第１の実施の形態で説明した積算部１０７を、第２の実施の形態で説明した積算部２０７で置き換えてもよい。また、第２の実施の形態で説明した積算部２０７を、第１の実施の形態で説明した積算部１０７で置き換えることもできる。すなわち、比較部１０６や比較部２０６から出力されるパルス信号Ｓ３の積算は、アナログ的に行われてもよいし、デジタル的に行われてもよい。更に、積算部１０７から出力されるアナログ信号を周知のＡ／Ｄ変換回路によってデジタル信号に変換することもできる。
(Modification 4)
The integrating
図１６は、第１の実施の形態で説明した積算部１０７を、第２の実施の形態で説明した積算部２０７で置き換える場合の、参照電圧ＶＲＥＦごとのパルス信号Ｓ３を例示するタイミングチャートである。図１６（ａ）では、参照電圧ＶＲＥＦを所定電圧Ｖ３に設定したときの、比較部１０６への入力信号Ｓ２ｃおよび比較部１０６からの出力信号Ｓ３ｃを示している。これに対し、図１６（ｂ）では、図１６（ａ）と入射光量が同一である場合において、Ｖ３より高い電圧Ｖ４を参照電圧ＶＲＥＦをに設定したときの、比較部１０６への入力信号Ｓ２ｄおよび比較部１０６からの出力信号Ｓ３ｄを示している。また、図１６（ｃ）では、図１６（ａ）、（ｂ）と入射光量が同一である場合において、Ｖ４より高い電圧Ｖ５を参照電圧ＶＲＥＦをに設定したときの、比較部１０６への入力信号Ｓ２ｅおよび比較部１０６からの出力信号Ｓ３ｅを示している。
FIG. 16 is a timing chart illustrating the pulse signal S3 for each reference voltage VREF when the accumulating
図１６（ａ）〜（ｃ）から明らかな通り、リセット時の基準電圧ＶＨと参照電圧ＶＲＥＦが近いほど、同一光量に対するパルス数は多くなる。つまり、同一光量であっても、参照電圧ＶＲＥＦを基準電圧ＶＨに近づけると、積算部２０７から出力されるデジタル値は大きくなる。従って、光量が大きい場合、参照電圧ＶＲＥＦを基準電圧ＶＨに近づけすぎると、このデジタル値を表現するために必要なビット数が増加してしまう。
As is clear from FIGS. 16A to 16C, the closer the reference voltage VH at reset and the reference voltage VREF are, the greater the number of pulses for the same light amount. That is, even if the light quantity is the same, if the reference voltage VREF is brought close to the reference voltage VH, the digital value output from the integrating
そこで、第１の実施の形態で説明した積算部１０７を、第２の実施の形態で説明した積算部２０７で置き換える場合には、参照電圧ＶＲＥＦを切替可能にしてもよい。例えば、参照電圧ＶＲＥＦの電圧を、電圧Ｖ５と電圧Ｖ３との間で切り替える切替部を設ける。切替部は、被写体光量が少ない場合には参照電圧ＶＲＥＦの電圧を電圧Ｖ５に切り替え、被写体光量が多い場合には参照電圧ＶＲＥＦの電圧を電圧Ｖ３に切り替える。つまり、被写体光量が少ない場合には、図１６（ｃ）に示すように、参照電圧ＶＲＥＦをＶ５にして、少ない光量でも確実に捉えられるようにする。逆に、被写体光量が多い場合には、図１６（ａ）に示すように、参照電圧ＶＲＥＦをＶ５より小さなＶ３にして、デジタル値がある範囲に確実に収まるようにする。なお、参照電圧ＶＲＥＦを被写体光量に応じて切替可能とした場合、制御部４が、積算部２０７からのデジタル値と、現在の参照電圧ＶＲＥＦとから、実際の被写体光量を演算するようにすればよい。
Therefore, when the
（変形例５）
上述した第１の実施の形態では、画素１０３ごとに比較部１０６と積算部１０７とを設けていたが、これを画素１０３ごとではなく、行ごとに設けてもよい。つまり、画素１０３の数だけ比較部１０６や積算部１０７を用意するのではなく、画素１０３の行数分だけ比較部１０６および積算部１０７を設けるようにしてもよい。また、比較部１０６は画素１０３の数だけ用意し、積算部１０７は行ごとに設けることも可能である。第２の実施の形態に係る比較部２０６や積算部２０７についても同様である。
(Modification 5)
In the first embodiment described above, the
なお、比較部１０６を行ごとに設けることにする場合、画素１０３のキャパシタ１０５と行ごとの比較部１０６との間に、スイッチやバッファを追加することが望ましい。
Note that when the
（変形例６）
第１の実施の形態において、上部電極１０３ａに印加するバイアス電圧の極性を逆にしてもよい。この場合、第１の実施の形態で説明した電子と正孔の関係は逆転し、下部電極１０３ｂには、電子ではなく正孔が引き寄せられる。その他の極性についても逆転する。例えば、リセットスイッチ１１３の接続先は、グラウンドや負のバイアス電圧になる。また、ＮＭＯＳトランジスタはＰＭＯＳトランジスタになり、図５等に示した入力信号Ｓ２は電圧の極性が逆転し、パルス信号Ｓ３はハイレベルとローレベルが逆転する。更に、積算部１０７から出力される積算信号Ｓ４の極性も逆転し、リセットスイッチ１１３に供給される信号Ｓ３の信号レベルも逆転する。
(Modification 6)
In the first embodiment, the polarity of the bias voltage applied to the
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。 Although various embodiments and modifications have been described above, the present invention is not limited to these contents. Other embodiments conceivable within the scope of the technical idea of the present invention are also included in the scope of the present invention.
１…撮像装置、２…撮像光学系、３…撮像素子、４…制御部、１０…有機光電変換膜、１１…半導体基板、１０３ａ…上部電極、１０３ｂ…下部電極、１０６、２０６…比較部、１０７、２０７…積算部
DESCRIPTION OF
Claims (19)
前記光電変換部の前記一方の面に設けられ、前記光電変換により生成された電荷の信号を出力する第１電極と、
前記第１電極から出力される信号と参照信号とを比較し、比較結果に基づいて第１信号および第２信号のいずれか一方を出力する比較部と、
前記第２信号の出力頻度に基づく積算信号を出力する積算部と、
を備える撮像素子。 A photoelectric conversion unit that photoelectrically converts incident light and having one side and the other side;
A first electrode that is provided on the one surface of the photoelectric conversion unit and outputs a charge signal generated by the photoelectric conversion;
A comparison unit that compares a signal output from the first electrode with a reference signal and outputs one of the first signal and the second signal based on the comparison result;
An integration unit that outputs an integration signal based on the output frequency of the second signal;
An imaging device comprising:
前記比較部による前記第２信号の出力に応じて前記第１電極をリセットする第１リセット部を更に備える撮像素子。 The imaging device according to claim 1,
An imaging device further comprising a first reset unit that resets the first electrode in response to the output of the second signal by the comparison unit.
前記比較部は、前記第１電極により出力された信号の電圧と前記参照信号の電圧とが所定の大小関係にある場合には前記第１信号を出力し、前記所定の大小関係にない場合には前記第２信号を出力する撮像素子。 The image sensor according to claim 1 or 2,
The comparison unit outputs the first signal when the voltage of the signal output from the first electrode and the voltage of the reference signal are in a predetermined magnitude relationship, and when the voltage is not in the predetermined magnitude relationship. Is an image sensor that outputs the second signal.
前記第１信号は、第１の信号レベルを有し、
前記第２信号は、前記第１の信号レベルとは異なる第２の信号レベルを有する撮像素子。 The imaging device according to any one of claims 1 to 3,
The first signal has a first signal level;
The imaging device, wherein the second signal has a second signal level different from the first signal level.
前記積算部は、前記第２信号の出力頻度に基づく電圧を有する前記積算信号を出力する撮像素子。 In the image sensor according to any one of claims 1 to 4,
The integration unit is an image sensor that outputs the integration signal having a voltage based on an output frequency of the second signal.
前記積算部は、単位時間あたりの前記第２信号の出力回数に基づく電圧を有する前記積算信号を出力する撮像素子。 The imaging device according to claim 5,
The integration unit outputs the integration signal having a voltage based on the number of times the second signal is output per unit time.
前記積算部は、前記比較部から前記第２信号が出力されている間、所定電圧が印加されて電荷が蓄積される容量を有し、
前記積算部は、前記容量に蓄積されている電荷の量に基づく前記積算信号を出力する撮像素子。 The imaging device according to claim 5 or 6,
The accumulating unit has a capacity for storing a charge by applying a predetermined voltage while the second signal is output from the comparing unit,
The integration unit is an imaging device that outputs the integration signal based on the amount of electric charge accumulated in the capacitor.
前記積算部は、前記第２信号の出力頻度を表すデジタル信号である前記積算信号を出力する撮像素子。 In the imaging device according to any one of claims 1 to 5,
The image sensor that outputs the integrated signal, which is a digital signal representing the output frequency of the second signal.
前記積算部は、前記第２信号の出力回数をカウントするカウンターを有し、
前記デジタル信号は、前記カウンターによりカウントされた前記第２信号の出力回数を表す撮像素子。 The image sensor according to claim 8, wherein
The integrating unit has a counter that counts the number of times the second signal is output,
The image pickup device, wherein the digital signal represents the number of times the second signal is output counted by the counter.
前記光電変換部と積層され、前記比較部と前記積算部との少なくとも一部が設けられた半導体基板を更に備える撮像素子。 In the image sensor according to any one of claims 1 to 9,
An image pickup device further comprising a semiconductor substrate stacked with the photoelectric conversion unit and provided with at least a part of the comparison unit and the integration unit.
前記半導体基板に、前記光電変換部を透過した光束を受光して光電変換信号を出力する他の光電変換部を更に設けた撮像素子。 The image sensor according to claim 10, wherein
An image sensor in which the semiconductor substrate is further provided with another photoelectric conversion unit that receives a light beam transmitted through the photoelectric conversion unit and outputs a photoelectric conversion signal.
前記光電変換部に積層され、前記光電変換部を透過した光束を受光して光電変換信号を出力する他の光電変換部が設けられた半導体基板を更に備える撮像素子。 In the image sensor according to any one of claims 1 to 9,
An imaging device further comprising a semiconductor substrate provided with another photoelectric conversion unit that is stacked on the photoelectric conversion unit and receives a light beam transmitted through the photoelectric conversion unit and outputs a photoelectric conversion signal.
前記第１電極は、前記光電変換により生成された電荷のうちの電子と正孔との一方による信号を出力し、
前記光電変換部の前記他方の面に設けられ、前記光電変換により生成された前記電荷のうちの電子と正孔との他方による前記参照信号を出力する第２電極を更に備える撮像素子。 In the imaging device according to any one of claims 1 to 12,
The first electrode outputs a signal based on one of electrons and holes among the charges generated by the photoelectric conversion,
An imaging device further comprising a second electrode that is provided on the other surface of the photoelectric conversion unit and outputs the reference signal based on the other of electrons and holes out of the electric charges generated by the photoelectric conversion.
前記比較部による前記第２信号の出力に応じて前記第２電極をリセットする第２リセット部を更に備える撮像素子。 The image sensor according to claim 13, wherein
An imaging device further comprising a second reset unit that resets the second electrode in accordance with the output of the second signal by the comparison unit.
前記参照信号は、一定の電圧を有する信号である撮像素子。 In the imaging device according to any one of claims 1 to 12,
The imaging device, wherein the reference signal is a signal having a constant voltage.
前記参照信号の電圧を、第１の電圧と前記第１の電圧とは異なる第２の電圧との間で切り替える切替部を更に備える撮像素子。 In the imaging device according to any one of claims 1 to 12,
An imaging device further comprising a switching unit that switches a voltage of the reference signal between a first voltage and a second voltage different from the first voltage.
前記光電変換部の前記一方の面に設けられ、前記光電変換により生成された電荷の信号を出力する第１電極と、
前記第１電極から出力される信号と参照信号とを比較し、比較結果に基づいて第１信号および第２信号のいずれか一方を出力する比較部と、
前記第２信号の出力頻度に基づく積算信号を出力する積算部と、
前記積算部により出力された前記積算信号から前記光電変換部の受光量を算出する制御部と、
を備える撮像装置。 A photoelectric conversion unit that photoelectrically converts incident light and having one side and the other side;
A first electrode that is provided on the one surface of the photoelectric conversion unit and outputs a charge signal generated by the photoelectric conversion;
A comparison unit that compares a signal output from the first electrode with a reference signal and outputs one of the first signal and the second signal based on the comparison result;
An integration unit that outputs an integration signal based on the output frequency of the second signal;
A control unit that calculates a received light amount of the photoelectric conversion unit from the integration signal output by the integration unit;
An imaging apparatus comprising:
前記制御部は、前記光電変換部の受光量に基づく画像データを作成する撮像装置。 The imaging device according to claim 17.
The said control part is an imaging device which produces the image data based on the light reception amount of the said photoelectric conversion part.
被写体像を結像する光学系を更に備え、
前記光電変換部は、前記光学系を透過した前記入射光を光電変換する撮像装置。 The imaging device according to claim 17 or 18,
An optical system for forming a subject image;
The photoelectric conversion unit is an imaging device that photoelectrically converts the incident light transmitted through the optical system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015070441A JP6578702B2 (en) | 2015-03-30 | 2015-03-30 | Imaging device and imaging apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015070441A JP6578702B2 (en) | 2015-03-30 | 2015-03-30 | Imaging device and imaging apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016192608A true JP2016192608A (en) | 2016-11-10 |
| JP6578702B2 JP6578702B2 (en) | 2019-09-25 |
Family
ID=57247098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015070441A Active JP6578702B2 (en) | 2015-03-30 | 2015-03-30 | Imaging device and imaging apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6578702B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013145292A (en) * | 2012-01-13 | 2013-07-25 | Nikon Corp | Solid-state imaging device and electronic camera |
| WO2014097519A1 (en) * | 2012-12-18 | 2014-06-26 | パナソニック株式会社 | Semiconductor optical detector |
-
2015
- 2015-03-30 JP JP2015070441A patent/JP6578702B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013145292A (en) * | 2012-01-13 | 2013-07-25 | Nikon Corp | Solid-state imaging device and electronic camera |
| WO2014097519A1 (en) * | 2012-12-18 | 2014-06-26 | パナソニック株式会社 | Semiconductor optical detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6578702B2 (en) | 2019-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI394448B (en) | Solid-state imaging device, imaging device and driving method of solid-state imaging device | |
| JP2009224524A (en) | Imaging device and imaging system | |
| US20230261025A1 (en) | Image sensor and electronic camera | |
| JP2023072018A (en) | Imaging device and electronic camera | |
| JP6578702B2 (en) | Imaging device and imaging apparatus | |
| JP6053321B2 (en) | Solid-state imaging device | |
| JP2013121058A (en) | Solid-state imaging apparatus, imaging apparatus and signal reading method | |
| JP5376966B2 (en) | Imaging device and imaging apparatus | |
| WO2020067503A1 (en) | Imaging element and imaging device | |
| JP6520308B2 (en) | Image sensor | |
| JP2016042623A (en) | Imaging device and camera | |
| JP2022161104A (en) | Imaging apparatus | |
| JP2019154057A (en) | Image pickup device | |
| JP2019016908A (en) | Solid-state image sensing device and imaging apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190325 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190812 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6578702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |