JP2016189486A - オプトエレクトロニクス半導体ボディ、およびオプトエレクトロニクス半導体ボディの製造方法 - Google Patents

オプトエレクトロニクス半導体ボディ、およびオプトエレクトロニクス半導体ボディの製造方法 Download PDF

Info

Publication number
JP2016189486A
JP2016189486A JP2016130510A JP2016130510A JP2016189486A JP 2016189486 A JP2016189486 A JP 2016189486A JP 2016130510 A JP2016130510 A JP 2016130510A JP 2016130510 A JP2016130510 A JP 2016130510A JP 2016189486 A JP2016189486 A JP 2016189486A
Authority
JP
Japan
Prior art keywords
layer
semiconductor body
substrate
recess
optoelectronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016130510A
Other languages
English (en)
Other versions
JP6248148B2 (ja
Inventor
エイドリアン シュテファン アヴラメスク
Stefan Avramescu Adrian
エイドリアン シュテファン アヴラメスク
イネス ピートツオンカ
Ines Pietzonka
イネス ピートツオンカ
ディミトリ ディニ
Dini Dimitri
ディミトリ ディニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2016189486A publication Critical patent/JP2016189486A/ja
Application granted granted Critical
Publication of JP6248148B2 publication Critical patent/JP6248148B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板とエピタキシャル積層体との間の張力、もしくはエピタキシャル積層体におけるクラック、またはその両方が減少するオプトエレクトロニクス半導体ボディを提供する。
【解決手段】基板（１３２〜１０２）を有するオプトエレクトロニクス半導体ボディ（１００）であって、第１のエピタキシステップにおいて基板（１３２〜１０２）に堆積されるひずみ層（１３４〜１０４）を備えているオプトエレクトロニクス半導体ボディに関する。ひずみ層（１３４〜１０４）は、ひずみ層に垂直に形成される少なくとも１つの凹部（１０６）を備えている。第２のエピタキシステップにおいて、ひずみ層（１３４〜１０４）にさらなる層（１３６〜１０８）が堆積され、これらのさらなる層は、少なくとも１つの凹部（１０６）を満たしており、少なくとも部分領域においてひずみ層（１３４〜１０４）を覆っている。
【選択図】図３ｄ

Description

本発明は、オプトエレクトロニクス半導体ボディと、オプトエレクトロニクス半導体ボディの製造方法とに関する。
オプトエレクトロニクス半導体ボディは、一般には、電磁放射を生成するのに適している活性層を備えたエピタキシャル積層体を有する。エピタキシャル成長させた半導体層の全体を、エピタキシャル積層体と称する。このようなエピタキシャル積層体は、基板の上にエピタキシによって堆積させることができる。エピタキシャル積層体と基板との間に機械的な張力が発生することがある。このような張力の結果として、半導体ボディのたわみやエピタキシャル積層体におけるクラックにつながることがある。これらのたわみやクラックは、格子整合していない結合半導体をエピタキシャル堆積させるときに発生しうる。例えば、窒化ガリウム（ＧａＮ）からなる基板の上に、アルミニウムガリウム窒化物（ＡｌＧａＮ）またはインジウムガリウム窒化物（ＩｎＧａＮ）などの結合半導体を堆積させることができる。
本発明の１つの目的は、基板とエピタキシャル積層体との間の張力、もしくはエピタキシャル積層体におけるクラック、またはその両方が減少するオプトエレクトロニクス半導体ボディを開示することである。
この目的は、独立特許請求項１によるオプトエレクトロニクス半導体ボディによってと、独立特許請求項１８によるオプトエレクトロニクス半導体ボディの製造方法とによって、達成される。
オプトエレクトロニクス半導体ボディおよびオプトエレクトロニクス部品と、オプトエレクトロニクス半導体ボディの製造方法の修正形態および有利な実施形態は、従属請求項に開示されている。
例示的な実施形態
オプトエレクトロニクス半導体ボディのさまざまな実施形態は、最初のエピタキシステップにおいて基板に堆積される被張力（tensioned）層を有する。被張力層は、被張力層に垂直に形成された少なくとも１つの凹部を有する。第２のエピタキシステップにおいて、さらなる層が被張力層に堆積され、さらなる層は少なくとも１つの凹部を満たし、少なくとも部分的に被張力層を覆う。この配置構造では、基板とエピタキシャル積層体との間の張力、もしくはエピタキシャル積層体におけるクラック、またはその両方が減少する。
張力が発生するのは、基板の「自然な」格子定数と被張力層の「自然な」格子定数とが互いに異なるためである。「自然な」とは、本文書においては、格子定数の値それぞれが、個片化されたシステムにおいて決まっていることを意味する。言い換えれば、格子定数の値は、張力のかかっていない層、すなわち互いに接触していない層に適用される。用語「格子定数」は、以下ではつねに「自然な格子定数」を意味する。さらに、この場合における用語「格子定数」は、エピタキシャル層の成長面に平行な格子定数の値を表す。互いに直接的にエピタキシャルに成長している層の格子定数の差異が大きいほど、一般にはこれらの層の間の張力が大きい。
さらに、基板と被張力層は、互いに異なる熱膨張係数を有することがある。このことも、被張力層と基板との間の張力につながることがある。
好ましい一実施形態においては、基板の格子定数（ａｓ）からのさらなる層の格子定数（ａｗ）の逸脱は、基板の格子定数（ａｓ）からの被張力層の格子定数（ａｖ）の逸脱よりも小さい。格子定数の上記の条件は次のように表すことができる。
ａｗ＜ａｓかつａｖ＜ａｓかつａｖ＜ａｗ
上記の条件によると、被張力層およびさらなる層は、基板に対して引張による張力がかかっている。さらなる層の結晶構造は、被張力層の結晶構造よりも基板の結晶構造に良好に適合している。これは特に有利であり、なぜなら、基板と、（１つまたは複数の）凹部を有する被張力層と、（１つまたは複数の）凹部を満たしているさらなる層から構成されるシステムの張力が、基板と、凹部のない被張力層から構成されるシステムの公知の張力よりも小さいためである。
被張力層が端面発光型半導体レーザのシェル層であり、さらなる層が、この端面発光型半導体レーザの導波路層である場合、所望の全反射の理由で、被張力層の屈折率ができる限り小さくなければならない。これは、アルミニウム含有量を最大限に高くすることによって達成される。アルミニウム含有量が高いほど、被張力層の格子定数（ａｖ）が小さく、被張力層と基板との間の張力が強い。
代替の好ましい一実施形態においては、被張力層には引張による張力がかかっており、さらなる層には圧縮による張力がかかっている。言い換えれば、対向する張力が組み合わされる。これは、格子定数の間の以下の関係によって達成される。
ａｗ＞ａｓかつａｖ＜ａｓ
さらなる層の格子定数（ａｗ）は基板の格子定数（ａｓ）よりも大きく、これと同時に、被張力層の格子定数（ａｖ）は基板の格子定数（ａｓ）より小さい。これは特に有利であり、なぜなら、基板と、（１つまたは複数の）凹部を有する被張力層と、さらなる層とから構成されるシステムの張力を減少させることができるためである。
代替の好ましい一実施形態においては、被張力層には圧縮による張力がかかっており、さらなる層には引張による張力がかかっている。言い換えれば、対向する張力が組み合わされる。これは、格子定数の間の以下の関係によって達成される。
ａｗ＜ａｓかつａｖ＞ａｓ
さらなる層の格子定数（ａｗ）が基板の格子定数（ａｓ）より大きく、これと同時に、被張力層の格子定数（ａｖ）が基板の格子定数（ａｓ）より小さい。これは特に有利であり、なぜなら、基板と、（１つまたは複数の）凹部を有する被張力層と、さらなる層とから構成されるシステムの張力を減少させることができるためである。
基板の上に被張力層をいわゆるシュードモルフィック成長させる特殊な場合には、被張力層の格子定数と、基板と被張力層の界面に平行な基板の格子定数は、ほぼ同じである。しかしながら、被張力層の格子定数と、基板と被張力層の界面に垂直な基板の格子定数は、異なる。
好ましい一実施形態においては、被張力層は、凹部において薄くされている。言い換えれば、被張力層が構造化されている。これは有利であり、なぜなら、基板と被張力層の間の張力が減少するためである。被張力層は、凹部において歪みを緩和させることができる。凹部は、基板に垂直に延在している。
好ましい一実施形態においては、被張力層を凹部において全体的に分断することができる。これにより、被張力層が凹部において薄くされているのみである場合よりも、被張力層における張力がさらに減少する。
好ましい一実施形態においては、凹部は、被張力層全体と基板の一部の両方に、基板に垂直に延在することができる。
好ましい一実施形態においては、さらなる層は、被張力層を完全に覆っている。これは有利であり、なぜならこれにより平面が形成され、平面の上にさらなるエピタキシャル層を成長させることができるためである。
好ましい一実施形態においては、被張力層の厚さは、０．５μｍ〜５μｍの範囲内、好ましくは１μｍ〜３μｍの範囲内とすることができる。公知の配置構造と比較してのこの大きな厚さは有利であり、なぜなら、エピタキシャル積層体の光学特性が基板から切り離されるためである。例えば、端面発光型半導体レーザのシェル層が被張力層と想定される場合、大きな厚さによって干渉基板モード（interfering substrate mode）を抑制し、放出特性を改善することができる。干渉基板モードは、透明な基板において発生しうる。基板は、活性ゾーンにおいて生成される電磁放射に対して吸収性ではない。例えば、ＧａＮを含んだ基板は、青色スペクトル領域における電磁放射に対して透過性とすることができる。導波路およびシェル層内を導かれる青色光の一部は、ＧａＮを含んだ基板内に侵入することができる。レーザ放出のための光成分が失われる。しかしながら、特に、放出特性が干渉される。
好ましい一実施形態においては、オプトエレクトロニクス半導体ボディは、第１のタイプの少なくとも１つの凹部、もしくは第２のタイプの少なくとも１つの凹部、またはその両方を有することができる。
好ましい一実施形態においては、第１のタイプの少なくとも１つの凹部は、５μｍ〜１００μｍの幅を有することができる。この凹部は、被張力層における機械的張力を減少させる目的にのみ使用される。５μｍ以上の幅が有利であり、なぜなら、クラックを形成することなく歪みを緩和させるための十分な空間が、凹部において被張力層に与えられるためである。オプトエレクトロニクス半導体ボディは、第１のタイプの複数の凹部を有することができる。特に、オプトエレクトロニクス半導体ボディは、第１のタイプの凹部のみを有することができる。
好ましい一実施形態においては、第２のタイプの少なくとも１つの凹部は、０．１μｍ〜５μｍの幅を有することができる。これは特に有利であり、なぜなら、被張力層の後ろに配置される層への電流注入を、第２のタイプの凹部を通じて行うことができるためである。幅を最大で５μｍに制限することによって、部品内で伝搬する電磁波が第２のタイプの凹部によって干渉されない。さらに、被張力層における張力も、第２のタイプの凹部によって減少する。オプトエレクトロニクス半導体ボディは、第２のタイプの複数の凹部を有することができる。特に、オプトエレクトロニクス半導体ボディは、第２のタイプの凹部のみを有することができる。
好ましい一実施形態においては、基板はＧａＮを含んでいることができる。被張力層は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１、０≦ｙ≦１）からなるシェル層とすることができる。インジウム含有量ｘは、０％〜１０％原子濃度の範囲内とすることができる。以下において説明を単純にするためＡｌＧａＮシェル層と記載するとき、このシェル層には無視できないインジウム含有量が含まれることがある。アルミニウム含有量は、０．１％〜１００％原子濃度、好ましくは４％〜３０％原子濃度の範囲内の値をとることができる。シェル層のアルミニウム含有量が高いほど、シェル層の屈折率が低い。シェル層の屈折率が低いほど、シェル層と、その上に配置されているより高い屈折率を有する導波路との界面において、より多くの光を全反射させることができる。しかしながら、アルミニウム含有量が増大するにつれて導電率が減少する。後に続くエピタキシャル層にＡｌＧａＮシェル層を介して通電する場合、ＡｌＧａＮシェル層におけるアルミニウム含有量の上限は、約３０％原子濃度である。ＡｌＧａＮシェル層は、ｎ型導電性を有することができる。この目的のため、ＡｌＧａＮシェル層は、ケイ素、酸素、またはゲルマニウムを使用してドープされている。
ＡｌＧａＮシェル層における張力と基板のたわみは、ＡｌＧａＮシェル層の厚さが増大するにつれて、およびＡｌＧａＮシェル層におけるアルミニウム含有量が増大するにつれて、大きくなる。
これに代えて、基板はシリコンまたはサファイアを含んでいることができ、シリコンまたはサファイアの格子定数は、ＧａＮの格子定数とは大きく異なっている。基板の上にＡｌＧａＮシェル層をエピタキシャル成長させる目的で、最初に、薄いＧａＮ層をシード層として基板に堆積させることができる。これは擬似基板または加工基板（engineered substrate）と称される。
好ましい一実施形態においては、ＡｌＧａＮシェル層と、ＧａＮを含んだ基板との間に、中間層（特にＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．５）からなる）を堆積することができる。中間層は、圧縮による張力をかけることができる。引張による張力がかかるＡｌＧａＮシェル層と、圧縮による張力がかかるＩｎＧａＮ中間層とを結合することにより、基板のたわみと、ＡｌＧａＮシェル層にクラックが発生する危険性とが減少する。中間層は、導電性とすることができる。中間層は、圧縮による張力をかけることができ、それと同時に導電性とすることができる。
導電性の中間層を配置することは、基板が導電性の低い導体である、または非導体である（例えばサファイア）である場合に、特に有利である。
好ましい一実施形態においては、さらなる層は、第１の導電型（特にｎ型導電性）を有する導波路である。成長方向において、さらなる層の上には、活性ゾーンと、第２の導電型を有する（特にｐ型導電性を有する）導波路層と、第２の導電型を有する（特にｐ型導電性を有する）シェル層とが配置されている。これらのエピタキシャル層は、端面発光型レーザダイオードを形成することができる。
活性ゾーンは、ｐｎ接合部、ダブルヘテロ構造、多重量子井戸構造（ＭＱＷ）、または単一量子井戸構造（ＳＱＷ）とすることができる。量子井戸構造は、量子井戸（３次元）、量子細線（２次元）、および量子ドット（１次元）を意味する。
好ましい一実施形態においては、基板はＧａＮを含んでいることができ、被張力層は、ＩｎＧａＮおよびＡｌＧａＮの交互層からなるブラッグミラーとすることができ、交互層の組成はＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．２）およびＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）である。ブラッグミラーは、ｎ型導電性とすることができる。ｎ型導電性のブラッグミラーの上に活性ゾーンを配置することができ、活性ゾーンの上にｐ型導電性のブラッグミラーを配置することができる。これらの層の全体は、垂直発光型レーザ（ＶＣＳＥＬ）を形成する。
好ましい一実施形態においては、第２のエピタキシャルステップにおいて成長させるさらなる層は、第１の導電型（特にｎ型導電性）を有することができる。例えば、端面発光型半導体レーザの場合、さらなる層は、ｎ型導電性の導波路の機能を有することができる。導波路層は、その屈折率がシェル層の屈折率より大きいものとして定義される。ｎ型導波路の組成は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１、０≦ｙ≦０．３）を有することができる。ＩｎＡｌＧａＮからなるｎ型導波路は、成長面に垂直な延在方向にわたり均一なインジウム含有量（ｘ）および均一なアルミニウム含有量（ｙ）を有することができる。これに代えて、成長面に垂直な延在方向において、インジウム含有量（ｘ）およびアルミニウム含有量（ｙ）を変化させることができる。
好ましい一実施形態においては、上述したオプトエレクトロニクス半導体ボディからオプトエレクトロニクス部品を個片化することができる。
好ましい一実施形態においては、張力のかかったＡｌＧａＮシェル層を、導電性（特にｎ型導電性の）層によって横方向に過成長させることができる。これは、被張力層に続くさらなる層に電流を供給する目的において有利である。ＧａＮ系の部品の場合、これは、被張力層が極めて厚い（特に１μｍより厚い）場合、もしくは、被張力層が高い（特に３０％原子濃度より高い）アルミニウム含有量を有する場合、またはその両方である場合に、特に関連する。このように形成された被張力層は、極めて低い導電率を有する。したがって、ｎ型導電性層による被張力層の横方向の過成長は、絶対的に必要である。
さまざまな実施形態は、オプトエレクトロニクス半導体ボディを製造する方法を備えている。最初に、基板を形成する。この基板の上に被張力層をエピタキシャルに成長させる。被張力層に少なくとも１つの垂直凹部を形成する目的で、被張力層を構造化する。構造化を行った後、さらなる層をエピタキシャルに成長させる。このさらなる層は、少なくとも１つの凹部を満たし、少なくとも部分的に被張力層を覆う。
オプトエレクトロニクス半導体ボディから、例えばレーザソーイングによってオプトエレクトロニクス部品を個片化することができる。
好ましい一実施形態においては、ＧａＮを含んだ基板の上に、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１、０≦ｙ≦１）からなる被張力層を成長させる前に、中間層（特にＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．５）からなる）をエピタキシャルに堆積させる。ＩｎＧａＮ中間層は、圧縮による張力がかかっている、もしくは導電性とする、またはその両方とすることができる。圧縮による張力が有利であり、なぜなら、張力のかかったＡｌＧａＮシェル層における引張による張力が、少なくとも部分的に補正されるためである。
以下では、本発明による解決策のさまざまな例示的な実施形態について、図面に基づいてさらに詳しく説明する。同じ要素、類似する要素、または機能が同じ要素には、図面において同じ参照数字を付してある。図面と、図面に示した要素の互いのサイズの比率は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、および深く理解できるようにする目的で、個々の要素を誇張して大きく、または小さく示してある。
たわみを有する公知のオプトエレクトロニクス半導体ボディの断面図を示している。 図１ａの公知のオプトエレクトロニクス半導体ボディの上面図を示している。 図１ｂの公知のオプトエレクトロニクス半導体ボディのエピタキシャル層におけるクラックの上面図を示している。 公知のオプトエレクトロニクス半導体ボディの細部の３次元図を示している。 基板と被張力層の間の格子構造の不整合を概略的に示している。 構造化の後のオプトエレクトロニクス半導体ボディの細部の３次元図を示している。 オプトエレクトロニクス半導体ボディの製造の流れ図を示している。 オプトエレクトロニクス半導体ボディの製造方法の中間生成物を断面図として詳細に示している。 オプトエレクトロニクス半導体ボディの製造方法の中間生成物を断面図として詳細に示している。 オプトエレクトロニクス半導体ボディの製造方法の中間生成物を断面図として詳細に示している。 オプトエレクトロニクス半導体ボディの製造方法の中間生成物を断面図として詳細に示している。 オプトエレクトロニクス半導体ボディの製造方法の中間生成物を断面図として詳細に示している。 オプトエレクトロニクス半導体ボディの製造方法の中間生成物を断面図として詳細に示している。 オプトエレクトロニクス半導体ボディの製造方法の中間生成物を断面図として詳細に示している。 半導体ボディの細部の断面図を示している。 半導体ボディの細部の断面図を示している。 半導体ボディの細部の断面図を示している。 半導体ボディの細部の断面図を示している。 中間層を有する半導体ボディの細部の断面図を示している。 中間層を有する半導体ボディの細部の断面図を示している。 中間層を有する半導体ボディの細部の断面図を示している。 バッファ層を有する半導体ボディの細部の断面図を示している。 バッファ層を有する半導体ボディの細部の断面図を示している。 バッファ層を有する半導体ボディの細部の断面図を示している。 バッファ層および中間層を有する半導体ボディの細部の断面図を示している。 バッファ層および中間層を有する半導体ボディの細部の断面図を示している。 バッファ層および中間層を有する半導体ボディの細部の断面図を示している。 擬似基板およびシード層を有する半導体ボディの細部の断面図を示している。 擬似基板およびシード層を有する半導体ボディの細部の断面図を示している。 擬似基板およびシード層を有する半導体ボディの細部の断面図を示している。 被張力層を構造化した後の半導体ボディの上面図を示している。 さらなる層を堆積した後の半導体ボディの細部の断面図を示している。 さらなる層を堆積した後の半導体ボディの細部の断面図を示している。 オプトエレクトロニクス部品、特に、インデックスガイド型ＧａＮレーザエッジエミッタを示している。 オプトエレクトロニクス部品、特に、ゲインガイド型ＧａＮレーザエッジエミッタを示している。 オプトエレクトロニクス部品、特に、過成長させたＡｌＧａＮシェル層を有するインデックスガイド型ＧａＮレーザエッジエミッタを示している。 オプトエレクトロニクス部品、特に、過成長させたＡｌＧａＮシェル層を有するインデックスガイド型ＧａＮレーザエッジエミッタを示している。 被張力層を構造化した後の半導体ボディの上面図を示している。 図１４ａの半導体ボディの断面図を示している。 さらなる層を有する、図１４ｂの半導体ボディの細部の断面図を示している。 オプトエレクトロニクス部品、特に、ＶＣＳＥＬ ＧａＮレーザを断面図として示している。
図１ａは、たわみを有する公知のオプトエレクトロニクス半導体ボディ１００の断面図を示している。被張力層１０４は、基板１０２の上に成長している。基板１０２と被張力層１０４との間の張力が、たわみの原因である。半導体ボディ１００は、エピタキシ装置（図示していない）におけるキャリア４００の上に配置されている。半導体ボディ１００のたわみが原因で、半導体ボディ１００はキャリア４００の上に完全には載っていない。したがって、キャリア４００に平行な半導体ボディ１００の延在面にわたり不均一な温度プロファイルが発生する。半導体ボディ１００は、中央における温度Ｔ０を有し、これは縁部における温度Ｔ１よりも高い。
図１ｂは、公知のオプトエレクトロニクス半導体ボディ１００の上面図を示している。この半導体ボディはディスク形状を有する。半導体ボディは完全に加工されており、すなわち、すべてのエピタキシャル層が基板１０２の上に成長している。エピタキシャル層の全体に対して参照数字５００を付してある。エピタキシャル層５００の成長時における不均一な温度プロファイルによって、層の厚さが不均一になることがあり、したがって半導体ボディから個片化された発光オプトエレクトロニクス部品の波長λがばらつくことがある。例えば、オプトエレクトロニクス半導体ボディ１００の中心部から切り出されたオプトエレクトロニクス部品の波長λ０が、オプトエレクトロニクス半導体ボディ１００の縁部から切り出されたオプトエレクトロニクス部品の波長λ１より短いことがある。
図１ｃは、公知のオプトエレクトロニクス半導体ボディ１００の上面図を示している。この半導体ボディは完全に加工されており、すなわち、すべてのエピタキシャル層が成長している。エピタキシャル層の全体に対して参照数字５００を付してある。エピタキシャル層５００には、高い張力が原因でクラック５０２が生じうる。クラック５０２は、エピタキシャル層５００の結晶軸に平行に走っている。クラック５０２によって、オプトエレクトロニクス半導体ボディ１００が使用不能となることがある。
図２ａは、公知の半導体ボディ１００を示している。基板１０２としてＧａＮ基板１３２を示してある。被張力層１０４は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１、０≦ｙ≦１）からなるシェル層１３４の形で成長している。シェル層１３４は、基板１３２よりも小さい原子間距離を有する。したがって、シェル層１３４は、成長時に引張による張力がかかる。この結果として、基板１３２に対するシェル層１３４の降伏運動（yielding movement）につながる。この降伏運動は、図２ａにおいて２本の矢印によって示してある。この補正運動の結果として、シェル層１３４またはシェル層１３４に続くエピタキシャル層においてクラックが発生することがある。
図２ｂは、ＧａＮ基板１３２と張力シェル層１３４との間の格子構造の不整合を概略的に示している。ＧａＮ基板１３２は、ＧａＮ基板１３２とシェル層１３４の界面に平行な方向において、シェル層１３４におけるよりも大きな原子間距離を有する。したがって、特に、ＧａＮ基板１３２とシェル層１３４の界面に張力が発生する。シェル層１３４には引張による張力がかかる。
図２ｃは、提案する原理によるオプトエレクトロニクス半導体ボディ１００の細部の３次元図を示している。オプトエレクトロニクス半導体ボディ１００は、構造化されている。構造化するとき、第１のタイプの凹部１０６がシェル層１３４に形成される。シェル層１３４は凹部１０６において広がることができ、張力と、したがってクラック発生の危険性が減少する。提案する原理によるオプトエレクトロニクス半導体ボディ１００においては、半導体ボディ１００のたわみと、エピタキシャル層におけるクラック発生が減少する。
図３は、オプトエレクトロニクス半導体ボディ１００の製造方法の流れ図を示している。製造工程は、ステップＳ１〜ステップＳ６に分割することができる。ステップＳ２．１およびＳ２．２と、ステップＳ６はオプションである。
ステップＳ１において、基板１０２を形成する。図３ａは、ステップＳ１の結果の断面図を示している。基板１０２は、ＧａＮ基板１３２として実施することができる。
ステップＳ２．１において、ＧａＮ基板１３２の上に、ＩｎＧａＮからなるバッファ層１１２を成長させる。ステップＳ２．２において、中間層１１４（圧縮による張力がかかっている、もしくは導電性である、またはその両方である）を成長させる。中間層１１４は、組成ＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．５）を有することができる。中間層１１４は、ＧａＮ基板１３２の上に直接成長させる、またはバッファ層１１２の上に直接成長させることができる。オプションのステップＳ２．１の結果は、図３ａ．１に示してある。バッファ層１１２がＧａＮ基板１３２の上に直接成長している。オプションのステップＳ２．２の結果は、図３ａ．２および図３ａ．３に示してある。図３ａ．２では、バッファ層１１２の上に中間層１１４が成長している。図３ａ．３では、バッファ層１１２が省かれており、ＧａＮ基板１３２の上に中間層１１４が直接成長している。
ステップＳ３において、被張力層１０４をエピタキシによって成長させる。被張力層１０４は、ステップ１の直後に基板１０２の上に成長させることができる。図３ｂは、ステップＳ３の結果の断面図を示している。被張力層１０４は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１、０＜ｙ≦１）からなるシェル層１３４とすることができる。インジウム含有量ｘは、０％〜１０％原子濃度の範囲内の値をとることができる。アルミニウム含有量ｙは、０．１％〜１００％原子濃度の範囲内の値をとることができる。アルミニウム含有量ｙは、４％〜３０％原子濃度の範囲内であることが好ましい。ＡｌＧａＮシェル層１３４は、１μｍ〜３μｍの範囲内の厚さを有する。これに代えて、ステップＳ２．１の後に、張力シェル層１３４をバッファ層１１２の上に直接成長させることができる。これに代えて、ステップＳ２．２の後に、張力シェル層１３４を中間層１１４の上に直接成長させることができる。バッファ層１１２または中間層１１４の上に張力シェル層１３４を成長させた結果は図示していない。
ステップＳ４において、シェル層１３４を構造化する。シェル層１３４に垂直凹部１０６を形成する。凹部１０６は、エッチング工程によって形成することができる。図３ｃは、ステップＳ４の結果の断面図を示している。
ステップＳ５において、さらなる層１０８を成長させる。さらなる層１０８は、凹部１０６を満たし、シェル層１３４を完全に覆う。さらなる層１０８は、ＧａＮを含んでいるｎ側導波路層１３６とすることができる。図３ｄは、ステップＳ５の結果の断面図を示している。さらなる層１０８は水平面を形成しており、水平面の上にさらなる層をエピタキシャルに成長させることができる。このようなエピタキシャル層のさらなる成長については公知であり、本明細書ではこれ以上詳しく説明しない。
オプションのステップＳ６においては、オプトエレクトロニクス半導体ボディ１００からオプトエレクトロニクス部品１０１を個片化する。この個片化は、レーザソーイングによって行うことができる。ステップＳ６の結果は、例えば図１１、図１２、図１３ａ、図１３ｂ、図１６に示してある。
図４ａ〜図４ｄは、構造化されたオプトエレクトロニクス半導体ボディ１００の細部を示している。ＧａＮ基板１３２の上に張力シェル層１３４が直接成長している。図４ａでは、シェル層１３４は、凹部１０６において薄くされているのみである。図４ｂでは、凹部１０６は、張力シェル層１３４を完全に貫いて切り取っている。図４ｃでは、凹部１０６においてＧａＮ基板１３２も薄くされている。第１のタイプの凹部１０６は、５μｍ〜１００μｍの幅を有することができる。凹部１０６の製造時、凹部の変形形態として図４ａ、図４ｂ、および図４ｃの凹部が形成されることがあり、なぜなら、エッチング深さを正確に設定することが困難であるためである。例示的な実施形態９，１０ａ，１０ｂにおいては、単純化のため、図４ｂの変形形態に従って凹部１０６を示してある。図４ｄには、第１のタイプの凹部１０６と第２のタイプの凹部１１０の両方を示してある。第２のタイプの凹部１１０は、０．１μｍ〜５μｍの幅を有する。第２のタイプの凹部１１０は、張力を低減する目的と、張力シェル層１３４の後ろに配置される層に電流を注入する目的で使用される。図４ｄにはこれら下流の層を示していない。
図５ａは、中間層１１４を有する半導体ボディ１００の細部を示している。中間層１１４は、ＩｎＧａＮを含んでおり、圧縮による張力がかかっている。ＩｎＧａＮ中間層１１４は、ＧａＮ基板１３２の上に成長している。ＡｌＧａＮシェル層１３４に引張による張力がかかっているため、ＩｎＧａＮの中間層１１４を導入することによって、システム全体の張力を減少させることができる。図５ａの例示的な実施形態においては、中間層１１４は導電性でなければならず、なぜなら後続の層が中間層１１４を介して通電されるためである。導電率は、ケイ素、酸素、またはゲルマニウムを使用してドープすることによって設定される。ドーパントとしてケイ素の場合、ケイ素は最大５×１０１８原子／ｃｍ３の濃度において提供することができる。これは導電性ではあるが、高い導電性ではない。凹部１０６は、張力シェル層１３４を完全に貫いて切り取っている。
図５ｂは半導体ボディ１００の細部を示しており、凹部１０６は張力シェル層１３４および中間層１１４を完全に貫いて切り取っている。それ以外については、図５ｂの例示的な実施形態は図５ａの例示的な実施形態と同じである。
図５ｃは、半導体ボディ１００の細部を示しており、凹部１０６は張力シェル層１３４および中間層１１４を完全に貫いて切り取っている。さらに、凹部１０６の領域においてＧａＮ基板１３２も薄くされている。それ以外については、図５ｃの例示的な実施形態は図５ａの例示的な実施形態と同じである。
図６ａは半導体ボディ１００の細部を示している。図４ａ〜図４ｄとは異なり、図６ａは、ＧａＮ基板１３２とＡｌＧａＮシェル層１３４との間のバッファ層１１２を示している。ＩｎＧａＮからなるバッファ層１１２は、ＡｌＧａＮシェル層１３４の成長層として使用されている。バッファ層１１２におけるインジウム含有量は０とすることができる。バッファ層１１２は、含有物がほとんど存在しない滑らかな表面を提供する目的に使用されている。図６ａは凹部１０６を有し、凹部１０６は張力シェル層１３４を完全に貫いて切り取っている。バッファ層１１２は薄くされていない。
図６ｂは、半導体ボディ１００の細部を示している。図６ａとは異なり、凹部１０６において張力シェル層１３４とバッファ層１１２の両方が完全に貫いて切り取られている。
図６ｃは、半導体ボディ１００の細部を示している。図６ｂとは異なり、凹部１０６において張力シェル層１３４およびバッファ層１１２が完全に貫いて切り取られており、さらにＧａＮ基板１３２も薄くされている。
図７ａは、半導体ボディ１００の細部を示している。図５ａとは異なり、図７ａは、好ましくはＩｎＧａＮからなるバッファ層１１２をさらに示している。バッファ層１１２は、ＧａＮ基板１３２とＩｎＧａＮ中間層１１４との間に配置されている。凹部１０６は、張力シェル層１３４を完全に貫いて切り取っている。中間層１１４、バッファ層１１２、およびＧａＮ基板１３２は、凹部１０６において薄くされていない。後に続く層に電流を供給する目的で、ＩｎＧａＮ中間層１１４は導電性でなければならない。この導電率は、５×１０１８原子／ｃｍ３未満の濃度でＩｎＧａＮ中間層１１４をケイ素でドープすることによって達成される。
図７ｂは、半導体ボディ１００の細部を示している。図７ａとは異なり、図７ｂでは、凹部１０６において張力シェル層１０４と中間層１１４の両方が完全に貫いて切り取られている。
図７ｃは、半導体ボディ１００の細部を示している。図７ｂとは異なり、図７ｃでは、張力シェル層１３４、中間層１１４、およびバッファ層１１２が凹部１０６において完全に貫いて切り取られている。
図８ａは、半導体ボディ１００の細部を示している。図８では、基板１０２としていわゆる擬似基板２０２を示しており、いわゆるシード層２０４が上に成長している。擬似基板２０２は、シリコンまたはサファイアを含んでおり、これらの格子定数はＧａＮの格子定数とは大きく異なる。シード層２０４はＧａＮを含んでいることができ、ＡｌＧａＮからなるシェル層１３４のための成長層として使用されている。凹部１０６は、シェル層１３４を完全に貫いて切り取っている。
図８ｂは、半導体ボディ１００の細部を示している。図８ａとは異なり、凹部１０６が、張力シェル層１３４とシード層２０４の両方を完全に貫いて切り取っている。
図８ｃは、半導体ボディ１００の細部を示している。図８ａとは異なり、凹部１０６は、張力シェル層１３４およびシード層２０４を完全に貫いて切り取っており、さらに凹部１０６の位置において擬似基板２０２が薄くされている。
図９は、被張力層１０４を構造化した後の半導体ボディ１００の上面図を示している。凹部１０６と、その間に挿入されている被張力層１０４は、それぞれ帯状形状を有する。エピタキシャル層をさらに成長させるためのベースとしてのこのような構造化された半導体ボディ１００は、非対称的な構造を有するオプトエレクトロニクス部品を製造するのに適している。非対称的な構造とは、部品の範囲が、互いに垂直な方向において（すなわち長さと幅とが）大幅に異なることを意味する。したがって例えば、完全に加工された半導体ボディ１００から、ＧａＮレーザエッジエミッタを個片化によって製造することができる。
図１０ａは、半導体ボディ１００の細部を示している。基板１０２の上に、第１のタイプの凹部１０６を有する被張力層１０４が成長している。さらなる層１０８（好ましくはｎ型導電性）が凹部１０６を満たしており、被張力層１０４を覆っている。成長方向において、ｎ型導電性のさらなる層１０８に、活性ゾーン１１８およびｐ導電型層１２０が続いている。
図１０ｂは、半導体ボディ１００の細部を示している。図１０ｂにおいては、図１０ａとは異なり、第１のタイプの凹部１０６に加えて、第２のタイプの凹部１１０が示されている。第２のタイプの凹部１１０は、半導体ボディ１００を個片化してオプトエレクトロニクス部品１０１を形成した後に、被張力層１０４に続く層に電流を良好に注入するために使用される。
次の図１１、図１２、図１３ａ、図１３ｂには、オプトエレクトロニクス部品１０１の例示的な実施形態を示してある。オプトエレクトロニクス部品１０１は、オプトエレクトロニクス半導体ボディ１００から個片化によって製造される。オプトエレクトロニクス部品１０１は、ＧａＮ材料系をベースとする端面発光型レーザダイオードである。オプトエレクトロニクス部品１０１は、オプトエレクトロニクス部品１０１の被張力層１０４に第１のタイプの凹部１０６が残らないように個片化される。
図１１は、インデックスガイド型ＧａＮレーザエッジエミッタ（index-guided GaN laser edge emitter）である。インデックスガイドは、横方向エッチングによって達成される。エッジエミッタ全体の幅は約１００μｍとすることができ、エッジエミッタの長さ（したがって共振器の長さ）は約６００μｍとすることができる。エピタキシャル積層体の成長方向において、ｎ側コンタクトメタライゼーション１３０の上には、ＧａＮ基板１３２、被張力層１０４としてのｎ側シェル層１３４、さらなる層１０８としてのｎ側導波路１３６、活性ゾーン１１８、ｐ側導波路１３８、ｐ側シェル層１４０、およびｐ側コンタクト層１４２と続いている。これらのエピタキシャル層に、パッシベーションおよびｐ側コンタクトメタライゼーションが堆積される。レーザファセット（laser facet）１４７のサイズは、レーザリッジ１４９（ＲＷＧ：リッジ導波路）の幅によって決まる。半導体材料から空気への遷移部と、導波路１３６，１３８からシェル層１３４，１４０への遷移部において、屈折率が急激に変化する。ｎ側シェル層１３４は、１μｍより大きい厚さを有し、できる限り低い屈折率を有することが有利である。低い屈折率は、高いアルミニウム含有量によって形成することができる。厚いｎ側シェル層１３４と、ｎ側シェル層１３４における高いアルミニウム含有量を有するオプトエレクトロニクス部品１０１は、エピタキシ工程時にｎ側シェル層１３４に凹部１０６が設けられる場合にのみ、十分な品質で製造することができる。端面発光型半導体レーザは、材料の組成に応じて、約２００ｎｍ〜約６００ｎｍの範囲内、すなわち紫外スペクトル領域から黄色スペクトル領域の範囲内（好ましくは青色スペクトル領域）の波長を有する電磁放射を放出することができる。
図１２は、単独ゲインガイド型ＧａＮレーザエッジエミッタ（solely gain-guided GaN laser edge emitter）を示している。レーザファセット１４７のサイズは、ｐ側コンタクト層１４２の上のパッシベーション１４４の開口部１４８の幅によって決まる。
図１３ａは、完全に過成長したｎ側シェル層１３４を有するインデックスガイド型ＧａＮレーザエッジエミッタを示している。ＧａＮ基板１３２の上には、ＡｌＧａＮからなるｎ側シェル層１３４が形成されている。ｎ側シェル層１３４の組成は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１、０≦ｙ≦１）である。ｎ側シェル層１３４の上にはｎ側導波路１３６が成長している。ｎ側導波路１３６の組成は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１、０≦ｙ≦０．３）である。さらに、ｎ側導波路１３６は、ＡｌＧａＮシェル層１３４を横方向に覆っている。コンタクトパッド１５０（ボンディングワイヤ１５２を介して通電される）は、ｎ側導波路１３６の上に横方向に配置されている。コンタクトパッド１５０は、ｎ側コンタクトを表している。ＩｎＡｌＧａＮ導波路１３６によるＡｌＧａＮシェル層１３４の横方向の過成長の結果として、ＡｌＧａＮシェル層１３４の後ろに配置される層への電気的注入が実質的に改善される。このことは、特に、ＡｌＧａＮシェル層１３４が１μｍより大きい厚さを有し、アルミニウム含有量が３０％原子濃度より高い場合に有利である。このようにして実施されるＡｌＧａＮシェル層１３４は、低い導電率を有する。ｎ側導波路１３６の上には、活性ゾーン１１８、ｐ側導波路１３８、ｐ側シェル層１４０、およびｐ側コンタクト層１４２が形成されている。さらに、パッシベーション１４４が形成されている。ｐ側コンタクトメタライゼーション１４６は、ｐ側コンタクトを提供する。エピタキシャル層であるｐ側導波路１３８、ｐ側シェル層１４０、およびｐ側コンタクト層１４２を横方向にエッチングすることによって、レーザリッジ１４９が形成されている。言い換えれば、ｎ導電型層（例えばｎ側導波路層１３６）が、ＡｌＧａＮシェル層１３４をバイパスすることによって通電される場合、低い導電率を有する基板（例えばサファイアおよびシリコン）と、３０％原子濃度より高いアルミニウム含有量を有するＡｌＧａＮシェル層１３４を使用することができる。
図１３ｂは、完全に過成長したｎ側シェル層１３４を有するインデックスガイド型ＧａＮレーザエッジエミッタを示している。ＧａＮ基板１３２に中間層１１４が堆積されている。ＧａＮレーザエッジエミッタの光学特性に対する中間層１１４の影響は無視することができる。中間層は導電性である。導電性の中間層１１４は、主として電流拡散を目的として使用される。導電性の中間層１１４は、高濃度でｎ型にドープされたＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．２）を含んでいる。ドーパントとしては、ケイ素、酸素、またはゲルマニウムが使用される。ドーパントとしてケイ素の場合、ケイ素の濃度は５×１０１８原子／ｃｍ３より高い。この導電性層１１４は、圧縮による張力をかけることができる。ＡｌＧａＮシェル層１３４は、第２のタイプの凹部１１０を有する。導電性の中間層１１４を第２のタイプの凹部１１０と組み合わせて配置することは、ＡｌＧａＮシェル層１３４のアルミニウム含有量が高いためにＡｌＧａＮシェル層１３４が低い導電率を有する場合に必要である。第２のタイプの凹部１１０を通じて、レーザリッジ１４９真下の電流注入が可能である。第２のタイプの凹部１１０は狭いため（最大で５μｍの幅）、レーザリッジ１４９の下でレーザ共振器において振動する光波は影響を受けない。その他の点については、図１３ｂに示したオプトエレクトロニクス部品１０１は、図１３ａに示したオプトエレクトロニクス部品１０１と同じである。
図１４ａは、被張力層１０４を構造化した後の半導体ボディの上面図を示している。この実施形態の場合、被張力層１０４は、ｎ型のＧａＮブラッグミラー１６０として実施されている。ｎ型のブラッグミラー１６０は、凹部１０６によって各周囲が分断されている。
図１４ｂは、図１４ａの半導体ボディ１００の断面図を示している。ｎ型のブラッグミラー１６０は、ＧａＮ基板１３２の上に成長している。ｎ型のブラッグミラー１６０は、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．２）およびＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）からなる交互層を有する。
図１５は、さらなる層１０８としてｎ側端子層１６８を有する、図１４ｂの半導体ボディの細部の断面図を示している。ｎ側端子層１６８は、凹部１０６を満たしており、さらなるエピタキシャル層をその上に成長させるための水平面を提供する。導電性のｎ側端子層１６８は、ｎ型導電性である。ｎ側端子層１６８は、ＡｌｙＩｎｘＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１５、０≦ｙ≦０．２）を含んでいる。導電性となるように、ｎ側端子層１６８は、ケイ素、酸素、またはゲルマニウムによってドープされている。ドーパントとしてケイ素の場合、濃度は５×１０１８原子／ｃｍ３未満である。電磁放射の吸収と欠陥の密度をできる限り低く維持する目的で、ドーパントの濃度はできる限り低くする。その一方で、ドーパントの濃度は、ｎ側端子層１６８において十分な導電率を確保するのに十分に高いものでなければならない。
図１６は、オプトエレクトロニクス部品１０１としてＶＣＳＥＬ ＧａＮレーザを示している。この垂直発光型レーザは、追加的に成長させたエピタキシャル層を有する、図１４ａおよび図１４ｂによる半導体ボディ１００から個片化することができる。この場合、ＶＣＳＥＬ ＧａＮレーザのｎ側ブラッグミラー１６０に横方向の凹部１０６が形成されるように、半導体ボディ１００がさらに加工されている。このＶＣＳＥＬ ＧａＮレーザにおいては、ｎ側コンタクトメタライゼーション１３０の上に、ＧａＮ基板１３２、ｎ側ブラッグミラー１６０、ｎ側端子層１６８、活性ゾーン１１８、ｐ側ブラッグミラー１６２、およびｐ側コンタクト１６４が形成されている。ｎ側ブラッグミラー１６０は、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．２）およびＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）からなる交互層を有する。ｐ側ブラッグミラー１６２は、エピタキシャルに成長させることができ、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．２）およびＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）からなる交互層を有することができる。これに代えて、ｐ側ブラッグミラー１６２は、誘電酸化物層を有することができる。材料として、二酸化チタン、アルミニウム酸化物、シリコン酸化物、またはタンタル酸化物を使用することができる。ｐ側端子層１６６は、ＡｌｙＩｎｘＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１５、０≦ｙ≦０．２）を含んでいる。ｘおよびｙの上記の値範囲においては、ｐ側端子層１６６は導電性であり安定している。ｐ側端子層１６６は、マグネシウム原子を使用したドーピングを有する。マグネシウム原子の濃度は、１０２０原子／ｃｍ３未満である。ｎ側ブラッグミラー１６０と活性ゾーン１１８との間に配置されているｎ側端子層１６８およびｐ側端子層１６６は、活性ゾーンに通電する目的で使用される。
このＶＣＳＥＬ ＧａＮレーザは、材料組成に応じて、約２００ｎｍ〜約６００ｎｍの範囲内、すなわち紫外スペクトル領域から黄色スペクトル領域の範囲内（好ましくは青色スペクトル領域）の波長の電磁放射を放出することができる。
１００ オプトエレクトロニクス半導体ボディ
１０１ オプトエレクトロニクス部品
１０２ 基板
１０４ 被張力層
１０６ 第１のタイプの凹部
１０８ さらなる層
１１０ 第２のタイプの凹部
１１２ バッファ層
１１４ 中間層
１１８ 活性ゾーン
１２０ ｐ型導電性層
１３０ ｎ側コンタクトメタライゼーション
１３２ ＧａＮ基板
１３４ ｎ側シェル層
１３６ ｎ側導波路
１３８ ｐ側導波路
１４０ ｐ側シェル層
１４２ ｐ側コンタクト層
１４４ パッシベーション
１４６ ｐ側コンタクトメタライゼーション
１４７ レーザファセット
１４８ パッシベーションの開口部
１４９ レーザリッジ
１５０ ｎ側導波路１３６におけるコンタクトパッド
１５２ ボンディングワイヤ
１６０ ｎ側ブラッグミラー
１６２ ｐ側ブラッグミラー
１６４ ｐ側コンタクト
１６６ ｐ側端子層
１６８ ｎ側端子層
２０２ 擬似基板
２０４ シード層
４００ キャリア
５００ 完全に加工された半導体ボディ
５０２ エピタキシャル積層体におけるクラック

Claims (18)

  1. オプトエレクトロニクス半導体ボディ（１００）であって、
    − ＧａＮを含む基板（１０２，１３２，２０２）を有し、
    − 第１のエピタキシステップにおいて前記基板（１０２，１３２，２０２）に堆積され、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１、０≦ｙ≦１）からなるシェル層（１３４）である被張力層（１０４，１３４，１６０）を有し、
    前記被張力層（１０４，１３４，１６０）が、前記被張力層に垂直に形成される少なくとも１つの凹部（１０６，１１０）を有し、
    第２のエピタキシステップにおいて、前記被張力層（１０４，１３４，１６０）にさらなる層（１０８，１３６，１６８）が堆積され、前記さらなる層が、前記少なくとも１つの凹部（１０６，１１０）を満たしており、少なくとも部分的に前記被張力層（１０４，１３４，１６０）を覆っており、
    前記ＩｎＡｌＧａＮシェル層（１３４）と、前記基板（１３２）との間に、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．５）からなる中間層（１１４）が堆積され、
    前記中間層（１１４）が導電性であり、かつ、圧縮による張力がかかっており、
    前記中間層（１１４）の導電率は、ケイ素、酸素、またはゲルマニウムを使用してドープすることによって設定される、
    オプトエレクトロニクス半導体ボディ（１００）。
  2. 前記基板（１０２，１３２，２０２）の格子定数からのさらなる層（１０８，１３６，１６８）の格子定数の逸脱が、基板（１０２，１３２，２０２）の格子定数からの被張力層（１０４，１３４，１６０）の格子定数の逸脱よりも小さい、
    請求項１に記載のオプトエレクトロニクス半導体ボディ。
  3. 被張力層（１０４，１３４，１６０）の格子定数が基板の格子定数よりも小さく、これと同時に、さらなる層（１０８，１３６，１６８）の格子定数が基板の格子定数より大きい、
    請求項１に記載のオプトエレクトロニクス半導体ボディ。
  4. 前記被張力層（１０４，１３４，１６０）が前記凹部（１０６）において薄くされている、
    請求項１から請求項３のいずれかに記載のオプトエレクトロニクス半導体ボディ。
  5. 前記被張力層（１０４，１３４，１６０）が前記凹部（１０６）において全体的に分断されている、
    請求項１から請求項４のいずれかに記載のオプトエレクトロニクス半導体ボディ。
  6. 前記さらなる層（１０８，１３６，１６８）が前記被張力層（１０４，１３４，１６０）を完全に覆っている、
    請求項１から請求項５のいずれかに記載のオプトエレクトロニクス半導体ボディ。
  7. 前記被張力層（１０４，１３４，１６０）の厚さが、０．５μｍ〜５μｍの範囲内、好ましくは１μｍ〜３μｍの範囲内である、
    請求項１から請求項６のいずれかに記載のオプトエレクトロニクス半導体ボディ。
  8. 前記少なくとも１つの凹部（１０６，１１０）が、第１のタイプの凹部（１０６）もしくは第２のタイプの凹部（１１０）またはその両方を備えている、
    請求項１から請求項７のいずれかに記載のオプトエレクトロニクス半導体ボディ。
  9. 前記第１のタイプの凹部（１０６）が５μｍ〜１００μｍの幅を有する、
    請求項８に記載のオプトエレクトロニクス半導体ボディ。
  10. 前記第２のタイプの凹部（１１０）が０．１μｍ〜５μｍの幅を有する、
    請求項８に記載のオプトエレクトロニクス半導体ボディ。
  11. 前記被張力層が、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．２）およびＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）の交互層からなるブラッグミラーである、
    請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス半導体ボディ。
  12. 前記第２のエピタキシステップにおいて成長させる前記さらなる層（１０８，１３６，１６８）が、第１の導電型、特にｎ型導電性を有する、
    請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス半導体ボディ。
  13. 前記第２のエピタキシステップにおいて成長させる前記さらなる層（１０８，１３６，１６８）の上に、成長方向において以下の層が続く、
    − 活性ゾーン（１１８）、
    − 第２の導電型、特にｐ型導電性を有する層（１２０，１３８，１６２）、
    請求項１２に記載のオプトエレクトロニクス半導体ボディ。
  14. 請求項１３に記載のオプトエレクトロニクス半導体ボディ（１００）から個片化されたオプトエレクトロニクス部品（１０１）。
  15. 前記被張力層（１３４，１６０）が、導電性の層（１３６，１６８）によって横方向に過成長している、
    請求項１４に記載のオプトエレクトロニクス部品。
  16. 前記導電性の層（１３６，１６８）は、ｎ型導電性の層である、
    請求項１５に記載のオプトエレクトロニクス部品。
  17. オプトエレクトロニクス半導体ボディ（１００）を製造する方法であって、
    − ＧａＮを含む基板（１０２，１３２，２０２）を形成するステップと、
    − 前記基板（１０２，１３２，２０２）の上に、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．１、０≦ｙ≦１）からなるシェル層（１３４）である被張力層（１０４，１３４，１６０）をエピタキシャルに堆積させるステップと、
    − 前記被張力層（１０４，１３４，１６０）を構造化して、前記被張力層（１０４，１３４，１６０）に少なくとも１つの垂直凹部（１０６，１１０）を形成するステップと、
    − さらなる層（１０８，１３６，１６８）をエピタキシャルに堆積させるステップであって、前記さらなる層（１０８，１３６，１６８）が、前記少なくとも１つの凹部（１０６，１１０）を満たし、少なくとも部分的に前記被張力層（１０４，１３４，１６０）を覆う、ステップと、
    を有し、
    前記ＩｎＡｌＧａＮシェル層（１３４）と、前記基板（１３２）との間に、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦０．５）からなる中間層（１１４）が堆積され、
    前記中間層（１１４）が導電性であり、かつ、圧縮による張力がかかっており、
    前記中間層（１１４）の導電率は、ケイ素、酸素、またはゲルマニウムを使用してドープすることによって設定される、方法。
  18. 前記被張力層を堆積させる前に、前記中間層がエピタキシャルに堆積される、
    請求項１７に記載の方法。
JP2016130510A 2011-06-15 2016-06-30 オプトエレクトロニクス半導体ボディ、およびオプトエレクトロニクス半導体ボディの製造方法 Active JP6248148B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011077542.0 2011-06-15
DE102011077542.0A DE102011077542B4 (de) 2011-06-15 2011-06-15 Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014515113A Division JP2014517541A (ja) 2011-06-15 2012-05-15 オプトエレクトロニクス半導体ボディ、およびオプトエレクトロニクス半導体ボディの製造方法

Publications (2)

Publication Number Publication Date
JP2016189486A true JP2016189486A (ja) 2016-11-04
JP6248148B2 JP6248148B2 (ja) 2017-12-13

Family

ID=46085965

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014515113A Pending JP2014517541A (ja) 2011-06-15 2012-05-15 オプトエレクトロニクス半導体ボディ、およびオプトエレクトロニクス半導体ボディの製造方法
JP2016130510A Active JP6248148B2 (ja) 2011-06-15 2016-06-30 オプトエレクトロニクス半導体ボディ、およびオプトエレクトロニクス半導体ボディの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014515113A Pending JP2014517541A (ja) 2011-06-15 2012-05-15 オプトエレクトロニクス半導体ボディ、およびオプトエレクトロニクス半導体ボディの製造方法

Country Status (7)

Country Link
US (1) US9478945B2 (ja)
JP (2) JP2014517541A (ja)
KR (1) KR101929078B1 (ja)
CN (2) CN103620736B (ja)
DE (1) DE102011077542B4 (ja)
TW (1) TWI586060B (ja)
WO (1) WO2012171736A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116999A1 (de) 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6699561B2 (ja) * 2014-12-26 2020-05-27 ソニー株式会社 光半導体デバイス
DE102021124129A1 (de) 2021-09-17 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und optoelektronisches modul

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244061A (ja) * 1998-12-21 2000-09-08 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2000331937A (ja) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
JP2007180589A (ja) * 2003-02-07 2007-07-12 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2007235100A (ja) * 2006-01-26 2007-09-13 Matsushita Electric Ind Co Ltd 窒化物半導体素子及びその製造方法
JP2009176908A (ja) * 2008-01-24 2009-08-06 Nec Corp 半導体光素子およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU6946196A (en) * 1995-09-18 1997-04-09 Hitachi Limited Semiconductor material, method of producing the semiconductor material, and semiconductor device
KR100580307B1 (ko) * 1998-07-14 2006-05-16 후지쯔 가부시끼가이샤 반도체 레이저 및 반도체 장치
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP2000349393A (ja) 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
JP2002540618A (ja) 1999-03-26 2002-11-26 松下電器産業株式会社 歪補償層を有する半導体構造及び製造方法
JP3587081B2 (ja) * 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP4432180B2 (ja) 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP2003282447A (ja) 2002-03-20 2003-10-03 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
US8882909B2 (en) * 2004-04-30 2014-11-11 Dichroic Cell S.R.L. Method for producing virtual Ge substrates for III/V-integration on Si(001)
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
DE102008010511B4 (de) 2008-02-22 2023-08-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
US7856040B2 (en) 2008-09-24 2010-12-21 Palo Alto Research Center Incorporated Semiconductor light emitting devices with non-epitaxial upper cladding
ATE555494T1 (de) * 2009-02-19 2012-05-15 S O I Tec Silicon Relaxation und übertragung von verspannten materialschichten

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244061A (ja) * 1998-12-21 2000-09-08 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2000331937A (ja) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
JP2007180589A (ja) * 2003-02-07 2007-07-12 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2007235100A (ja) * 2006-01-26 2007-09-13 Matsushita Electric Ind Co Ltd 窒化物半導体素子及びその製造方法
JP2009176908A (ja) * 2008-01-24 2009-08-06 Nec Corp 半導体光素子およびその製造方法

Also Published As

Publication number Publication date
DE102011077542B4 (de) 2020-06-18
DE102011077542A1 (de) 2012-12-20
US9478945B2 (en) 2016-10-25
JP2014517541A (ja) 2014-07-17
JP6248148B2 (ja) 2017-12-13
CN103620736A (zh) 2014-03-05
CN103620736B (zh) 2016-05-11
KR101929078B1 (ko) 2018-12-13
WO2012171736A1 (de) 2012-12-20
CN105789338B (zh) 2017-09-01
US20140138703A1 (en) 2014-05-22
KR20140048192A (ko) 2014-04-23
TW201304334A (zh) 2013-01-16
TWI586060B (zh) 2017-06-01
CN105789338A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
US8750343B2 (en) Nitride-based semiconductor light-emitting device, nitride-based semiconductor laser device, nitride-based semiconductor light-emitting diode, method of manufacturing the same, and method of forming nitride-based semiconductor layer
US11342483B2 (en) Micron-sized light emitting diode designs
JP5958916B2 (ja) スーパールミネッセントダイオード
US8270451B2 (en) Edge emitting semiconductor laser having a phase structure
US20110051771A1 (en) Optoelectronic Component and Method for Producing an Optoelectronic Component
US20100265981A1 (en) Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
JP2009117662A (ja) 窒化物系半導体発光素子およびその製造方法
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
JP6248148B2 (ja) オプトエレクトロニクス半導体ボディ、およびオプトエレクトロニクス半導体ボディの製造方法
WO2006030845A1 (ja) Iii族窒化物半導体光素子
US8268659B2 (en) Edge-emitting semiconductor laser chip
JP4960777B2 (ja) 端面発光型半導体レーザチップ
KR20050034970A (ko) 수직 공진기형 발광소자 및 제조방법
JP2006012899A (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
JP2009170496A (ja) 窒化物系半導体レーザ素子およびその製造方法
EP2438663B1 (en) Laser diode and method of fabrication the laser diode
JP2003060314A (ja) 窒化物半導体素子
CN118355574A (zh) 垂直腔发光元件
JP2010129581A (ja) 窒化物系半導体レーザ素子及びその作製方法
JP2011018702A (ja) 多波長半導体レーザ及びその製造方法
JP2011018701A (ja) 多波長半導体レーザ及びその製造方法
JP2010080637A (ja) 半導体発光素子の製造方法及び半導体発光素子
JP2012054409A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171120

R150 Certificate of patent or registration of utility model

Ref document number: 6248148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250