JP2016181870A

JP2016181870A - 処理装置及び処理装置の制御方法

Info

Publication number: JP2016181870A
Application number: JP2015062272A
Authority: JP
Inventors: 植田　浩司; Koji Ueda; 浩司植田; 誠二望月; Seiji Mochizuki; 俊之加谷; Toshiyuki Kaya; 憲一岩田; Kenichi Iwata; 勝重松原; Katsushige Matsubara
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2015-03-25
Filing date: 2015-03-25
Publication date: 2016-10-13
Anticipated expiration: 2035-03-25
Also published as: US10452587B2; EP3073378A1; EP3073378B1; JP6454577B2; US20160283430A1; CN106028041B; KR20160115680A; CN106028041A

Abstract

【課題】他の処理ユニットのデータが原因でバストラフィックが増加することを防止する処理装置及び処理装置の制御方法を提供する。
【解決手段】複数の処理ユニット４０１−０〜４０１−Ｍのそれぞれに対応して、処理ユニット間でデータを転送する複数の転送モジュール４０２−０〜４０２−Ｍを設ける。そして、複数の処理ユニット４０１−０〜４０１−Ｍ毎に、処理ユニット内のサブユニットと、処理ユニットに対応して設けた転送モジュールと、を第１のリングバス４０３−０〜４０３−Ｍによってリング状に接続する。さらに、複数の転送モジュール４０２−０〜４０２−Ｍを第２のリングバス４０４によってリング状に接続する。
【選択図】図１３

Description

本発明は、処理装置に関し、例えば、複数の処理ユニットを備える処理装置に好適に利用できるものである。

処理装置の処理性能を向上させる手法の１つに並列処理がある。処理装置において、並列処理を実現する場合、例えば、並列処理が可能な複数の処理ユニットを設ける（例えば、特許文献１，２参照）。以下、特許文献１，２に記載の技術について説明する。

まず、特許文献１に記載の技術について図１４を参照して説明する。図１４は、特許文献１の図１に示された構成に相当する動画像処理装置のブロック構成例を示す図である。図１４に示される動画像処理装置は、Ｃｏｄｅｃ＿ＥＬ＿０６０１−０及びＣｏｄｅｃ＿ＥＬ＿１６０１−１という２つの動画像処理ユニットを備える。Ｃｏｄｅｃ＿ＥＬ＿０６０１−０及びＣｏｄｅｃ＿ＥＬ＿１６０１−１は、複数の機能サブユニットを含む。図１４では、機能サブユニットとして、可変長処理部（ＶＬＣ：Variable Length Coding）６０１０と、周波数変換部（ＴＲＦ：Transform）６０１１と、動き補償処理部（ＭＣ：Motion Compensation）６０１２と、が含まれる。Ｃｏｄｅｃ＿ＥＬ＿０６０１−０及びＣｏｄｅｃ＿ＥＬ＿１６０１−１はさらに、複数の機能サブユニットのそれぞれに接続される複数の入出力インタフェース（ＩＯ：Input-Output）６０５を含む。Ｃｏｄｅｃ＿ＥＬ＿０６０１−０及びＣｏｄｅｃ＿ＥＬ＿１６０１−１は、入出力インタフェース６０５を介して、同一のリングバスによってリング状に接続される。Ｃｏｄｅｃ＿ＥＬ＿０６０１−０の末端の入出力インタフェース６０５は、Ｃｏｄｅｃ＿ＥＬ＿１６０１−１の先端の入出力インタフェース６０５に接続される。また、図１４に示される動画像処理装置はさらに、ＬＭ（Line Memory）６０２と、ＤＭＡＣ（Direct Memory Access Controller）６０３と、Ｍｅｍ＿Ｃｎｔ６０４と、を備える。ＤＭＡＣ６０３は、Ｃｏｄｅｃ＿ＥＬ＿０６０１−０及びＣｏｄｅｃ＿ＥＬ＿１６０１−１へビットストリームを転送するダイレクトメモリアクセスコントローラである。Ｍｅｍ＿Ｃｎｔ６０４は、Ｃｏｄｅｃ＿ＥＬ＿０６０１−０及びＣｏｄｅｃ＿ＥＬ＿１６０１−１へマクロブロック（ＭＢ：Macro Block）データを供給するコントローラである。ＬＭ６０２は、Ｃｏｄｅｃ＿ＥＬ＿０６０１−０による処理結果等を格納するラインメモリである。

次に、特許文献２に記載の技術について図１５を参照して説明する。図１５は、特許文献２の図２に示された構成に相当する並列処理装置のブロック構成例を示す図である。図１５に示される並列処理装置は、複数の処理手段（ＰＥ：Processing Element）７００をリング状に接続したパイプライン型リングバス７０１を１つの層とし、この層を複数層備える。図１５に示される並列処理装置はさらに、各層の第１列のＰＥ７００との間でパケットの授受を行うパケット制御装置７０３を備える。各層の第２列〜第４列の各ＰＥ７００は、１つ下の層のＰＥ７００とリングバス７０２によって順次接続され、自層の上の層のＰＥ７００の出力を自層のパイプライン型リングバス７０１に取り込む機能を持つ。このように、各層を順次接続することにより、パケット制御装置７０３を介することなく、あるパイプライン型リングバス７０１から他のパイプライン型リングバス７０１にパケットが流れる。これにより、パケット制御装置７０３の負担が軽減される。また、ある層の第１列のＰＥ７００のキューが込み合っている場合、他の層からパケットを流すことも可能である。例えば、パケット制御装置７０３は、ＰＥ（３，４）にパケットを流す場合、ＰＥ（３，１）、ＰＥ（３，２）、ＰＥ（３，３）、ＰＥ（３，４）の太線矢印の経路でパケットを流すことが可能である。また、パケット制御装置７０３は、ＰＥ（３，１）のキューが込み合っている場合は、ＰＥ（１，１）、ＰＥ（１，２）、ＰＥ（２，２）、ＰＥ（２，３）、ＰＥ（３，３）、ＰＥ（３，４）の太線矢印の経路でパケットを流すことも可能である。

特開２００８−４２５７１号公報特開平５−１８１８１７号公報

しかし、特許文献１，２に記載の技術においては、以下の課題がある。
まず、特許文献１に記載の技術の課題について図１４を参照して説明する。図１４に示される動画像処理装置は、Ｃｏｄｅｃ＿ＥＬ＿０６０１−０とＣｏｄｅｃ＿ＥＬ＿１６０１−１とが同一のリングバスによってリング状に接続されている。そのため、例えば、Ｃｏｄｅｃ＿ＥＬ＿０６０１−０内の機能サブユニットが、Ｃｏｄｅｃ＿ＥＬ＿１６０１−１を跨いで、Ｃｏｄｅｃ＿ＥＬ＿０６０１−０の異なる機能サブユニットへデータを転送する場合、転送経路が長くなるという問題がある。例えば、Ｃｏｄｅｃ＿ＥＬ＿０６０１−０内のＴＲＦ６０１１が、同じくＣｏｄｅｃ＿ＥＬ＿０６０１−０内のＶＬＣ６０１０へデータを転送する場合を考える。この場合、データは、Ｃｏｄｅｃ＿ＥＬ＿１６０１−１およびＬＭ６０２を通過しなければならず、転送経路が長くなる。また、この場合、Ｃｏｄｅｃ＿ＥＬ＿１６０１−１には、Ｃｏｄｅｃ＿ＥＬ＿０６０１−０のデータが流れることになる。そのため、他方のＣｏｄｅｃ＿ＥＬ＿０６０１−０のデータが原因で、Ｃｏｄｅｃ＿ＥＬ＿１６０１−１のバストラフィックが増加するという問題がある。

次に、特許文献２に記載の技術の課題について図１５を参照して説明する。図１５に示される並列処理装置は、複数のＰＥ７００をリング状に接続したパイプライン型リングバス７０１を１つの層とし、この層を複数層備えている。このように、パイプライン型リングバス７０１を複数層設けることで、特許文献１に記載の技術の問題であった、リングバスの転送経路が長くなるという問題の対策は図られている。しかし、パイプライン型リングバス７０１上には、自層のＰＥ７００宛ではないパケットが流れてしまう。そのため、他層のパケットが原因でバストラフィックが増加するという、特許文献１に記載の技術の問題は解決されないままである。

以下では、上述した課題を含む複数の課題のうち少なくとも１つの解決に寄与することが可能な複数の実施形態が説明される。上述の課題は、本明細書に開示される実施形態が達成しようとする複数の課題の１つに過ぎないことに留意されるべきである。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、処理装置において、複数の処理ユニットのそれぞれに対応して、処理ユニット間でデータを転送する複数の転送モジュールを設ける。そして、複数の処理ユニット毎に、処理ユニット内のサブユニットと、処理ユニットに対応して設けた転送モジュールと、を第１のリングバスによってリング状に接続する。さらに、複数の転送モジュールを第２のリングバスによってリング状に接続する。

前記一実施の形態によれば、上述した課題の解決に貢献することができる。

実施形態１の動画像符号化復号装置のブロック構成例を示す図である。実施形態１の動画像符号化復号装置における並列処理の例を示す図である。実施形態１の動画像処理ユニット内の機能サブユニットの例を示す図である。従来技術において、同一の動画像処理ユニット内の機能サブユニット間でデータを転送する場合の転送経路の例を示す図である。実施形態１において、同一の動画像処理ユニット内の機能サブユニット間でデータを転送する場合の転送経路の例を示す図である。実施形態１において、異なる動画像処理ユニット内の機能サブユニット間でデータを転送する場合の転送経路の例を示す図である。実施形態１の動画像符号化復号装置の変形例のブロック構成例を示す図である。実施形態２の動画像符号化復号装置のブロック構成例を示す図である。実施形態２の動画像符号化復号装置の変形例のブロック構成例を示す図である。実施形態２の動画像符号化復号装置の変形例における故障検出処理の例を示す図である。実施形態２の動画像符号化復号装置の変形例における故障検出処理の例を示す図である。実施形態３のコアプロセッサのブロック構成例を示す図である。実施形態１〜３を概念的に示した処理装置のブロック構成例を示す図である。特許文献１の構成に相当する動画像処理装置のブロック構成例を示す図である。特許文献２の構成に相当する並列処理装置のブロック構成例を示す図である。

以下では、具体的な実施形態について、図面を参照しながら詳細に説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

（１）実施形態１
（１−１）実施形態１の構成
本実施形態は、処理装置が動画像符号化復号装置である場合の例である。この動画像符号化復号装置は、処理ユニットとしての動画像処理ユニットを複数備える。
図１は、本実施形態の動画像符号化復号装置のブロック構成例を示す図である。本実施形態の動画像符号化復号装置は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１という２つの動画像処理ユニットを備える。なお、動画像処理ユニットの個数は、複数であれば良く、図１のように２つには限定されない。

図２は、本実施形態の動画像符号化復号装置における並列処理の例を示す図である。本実施形態の動画像符号化復号装置は、例えば、図２に示されるような符号化対象画像２００の符号化処理及び復号処理を行う。その際、符号化対象画像２００を、Ｘ（Ｘは１以上の自然数）＋１個の並列処理領域０〜Ｘに分割し、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１が各並列処理領域０〜Ｘを並列に処理する。例えば、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０は、０番目の並列処理領域０、２番目の並列処理領域２といった偶数番目の並列処理領域をシーケンシャルに処理することが考えられる。その一方で、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１は、１番目の並列処理領域１、３番目の並列処理領域３といった奇数番目の並列処理領域をシーケンシャルに処理することが考えられる。図２においては、Ｈ．２６５のような規格を想定し、コーディングツリーブロック（ＣＴＢ：Coding Tree Block）２０１のライン単位で並列処理領域に分割している。しかし、並列処理領域の分割方法は問わない。例えば、Ｈ．２６４のような規格ではマクロブロック（ＭＢ）のライン単位で並列処理領域に分割することも考えられる。また、各並列処理領域０〜Ｘにおいては、ＣＴＢ２０１の単位で、処理方向２０２に沿って符号化処理及び復号処理が行われる。

図３は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０内の機能サブユニットの例を示す図である。Ｃｏｄｅｃ＿ＥＬ＿０１０１−０は、図３に示されるような複数の機能サブユニットを含む。図３の例では、機能サブユニットとして、図１４と同様に、可変長処理部（ＶＬＣ）１０１０、動き補償処理部（ＭＣ）１０１３、及び周波数変換部（ＴＲＦ）１０１４を含む。図３の例ではさらに、機能サブユニットとして、整数画素精度動き予測処理部（ＣＭＥ：Coarse Motion Estimation）１０１１、小数画素精度動き予測処理部（ＦＭＥ：Fine Motion Estimation）１０１２、及びデブロッキングフィルタ処理部（ＤＥＢ：DEBlocking）１０１５を含む。また、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０は、複数の機能サブユニットのそれぞれに接続される複数の入出力インタフェース（ＩＯ）１１３をさらに含み、複数の入出力インタフェース１１３は第１のリングバス１１１−０によってリング状に接続される。なお、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１も、図３と同様の構成であるとする。

図１に戻ると、本実施形態の動画像符号化復号装置はさらに、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０に対応して、Ｃｔｒｌ＿０１０３−０、Ｍｅｍ＿Ｃｎｔ＿０１０２−０、ＬＭＣ（Line Memory Controller）１０５、及びＤＭＡＣ＿０１０４−０を備える。また、本実施形態の動画像符号化復号装置はさらに、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１に対応して、Ｃｔｒｌ＿１１０３−１、Ｍｅｍ＿Ｃｎｔ＿１１０２−１、ＬＣＢ（Line Control Block）１０６、及びＤＭＡＣ＿１１０４−１を備える。また、本実施形態の動画像符号化復号装置はさらに、ＬｉｎｅＭＥＭ１０７、Ｃｔｒｌ＿Ｃｍｎ１０８、マスタバス１０９、バス１１０を備える。

Ｍｅｍ＿Ｃｎｔ＿０１０２−０は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０へ供給する動画像データを格納する動画像メモリ（不図示）における動画像データの読み書きを制御するコントローラである。Ｍｅｍ＿Ｃｎｔ＿１１０２−１は、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１へ供給する動画像データを格納する動画像メモリ（不図示）における動画像データの読み書きを制御するコントローラである。ＬｉｎｅＭＥＭ１０７は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１による処理結果等を格納するラインメモリ（Line Memory）であり、ＲＡＭ（Random Access Memory）等で構成される。ＬＭＣ１０５は、ＬｉｎｅＭＥＭ１０７における処理結果等の読み書きを制御するモジュールである。例えば、ＬＭＣ１０５は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０による処理結果をＬｉｎｅＭＥＭ１０７に書き込む。また、ＬＭＣ１０５は、ＬＣＢ１０６から、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１による処理結果を受信して、ＬｉｎｅＭＥＭ１０７に書き込む。また、ＬＭＣ１０５は、ＬｉｎｅＭＥＭ１０７からＣｏｄｅｃ＿ＥＬ＿０１０１−０による処理結果を読み出して、ＬＣＢ１０６に転送する。また、ＬＭＣ１０５は、ＬｉｎｅＭＥＭ１０７から、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１による処理結果を読み出して、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０に転送する。ＬＣＢ１０６は、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１のデータをＣｏｄｅｃ＿ＥＬ＿０１０１−０のＬＭＣ１０５へ転送するモジュールである。例えば、ＬＣＢ１０６は、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１による処理結果をＬＭＣ１０５に転送する。また、ＬＣＢ１０６は、ＬＭＣ１０５から、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０による処理結果を受信して、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１に転送する。ＤＭＡＣ＿０１０４−０は、Ｍｅｍ＿Ｃｎｔ＿０１０２−０及びＣｏｄｅｃ＿ＥＬ＿０１０１−０などのマスタバス１０９に対するバスＩＦとなるコントローラである。ＤＭＡＣ＿１１０４−１は、Ｍｅｍ＿Ｃｎｔ＿１１０２−１及びＣｏｄｅｃ＿ＥＬ＿１１０１−１などのマスタバス１０９に対するバスＩＦとなるコントローラである。Ｃｔｒｌ＿０１０３−０は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０、Ｍｅｍ＿Ｃｎｔ＿０１０２−０、ＬＭＣ１０５、ＤＭＡＣ＿０１０４−０などの動作を制御するコントローラである。Ｃｔｒｌ＿１１０３−１は、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１、Ｍｅｍ＿Ｃｎｔ＿１１０２−１、ＬＣＢ１０６、ＤＭＡＣ＿１１０４−１などの動作を制御するコントローラである。Ｃｔｒｌ＿Ｃｍｎ１０８は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１の全体の制御を行うコントローラである。マスタバス１０９は、ＤＭＡＣ＿０１０４−０及びＤＭＡＣ＿１１０４−１が接続されるバスである。バス１１０は、Ｃｔｒｌ＿０１０３−０及びＣｔｒｌ＿１１０３−１にレジスタ設定を行うバスである。マスタバス１０９及びバス１１０は同一のバスでも構わない。また、図１では、ＤＭＡＣ＿０１０４−０及びＤＭＡＣ＿１１０４−１は、同一のマスタバス１０９に接続されているが、それぞれ別のバスに接続されるような構成でも構わない。

本実施形態の動画像符号化復号装置においては、Ｃｔｒｌ＿０１０３−０、Ｍｅｍ＿Ｃｎｔ＿０１０２−０、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０内の機能サブユニット、ＬＭＣ１０５、及びＤＭＡＣ＿０１０４−０は、第１のリングバス１１１−０によってリング状に接続されている。また同様に、Ｃｔｒｌ＿１１０３−１、Ｍｅｍ＿Ｃｎｔ＿１１０２−１、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１内の機能サブユニット、ＬＣＢ１０６、及びＤＭＡＣ＿１１０４−１は、第１のリングバス１１１−１によってリング状に接続されている。第１のリングバス１１１−０，１１１−１は、転送方向が互いに反対の右回り及び左回りである２つのリングバスで構成される、双方向のリングバスである。さらに、ＬＣＢ１０６及びＬＭＣ１０５は、第１のリングバス１１１−０，１１１−１とは別のリングバスである、第２のリングバス１１２によってリング状に接続されている。

なお、本実施形態においては、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１に複数の機能サブユニットが含まれる例を示したが、必ずしもこのような階層構造を取る必要はない。また、機能サブユニットは、図３に限定されるものではなく、動画像の符号化処理及び復号処理を行う機能を実現するものであれば、機能サブユニットの個数、種類は問わない。また、Ｃｔｒｌ＿ｍ（ｍ＝０，１）１０３−ｍ、Ｍｅｍ＿Ｃｎｔ＿ｍ１０２−ｍ、Ｃｏｄｅｃ＿ＥＬ＿ｍ１０１−ｍ内の機能サブユニット、ＬＭＣ１０５（又はＬＣＢ１０６）、及びＤＭＡＣ＿ｍ１０４−ｍは、本実施形態と異なる接続順であっても構わないし、動画像の符号化処理及び復号処理を行う機能を実現するものであれば、異なるモジュールで構成されても構わない。

（１−２）実施形態１の動作
以下、本実施形態の動画像符号化復号装置における転送経路を、従来技術の動画像符号化復号装置における転送経路と対比して説明する。
図４は、従来技術の動画像符号化復号装置における、同一のＣｏｄｅｃ＿ＥＬ内の機能サブユニット間でデータを転送する場合の転送経路の例を示す図である。図４に示される従来技術の動画像符号化復号装置は、特許文献１に記載の技術のように、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０とＣｏｄｅｃ＿ＥＬ＿１１０１−１とが同一のリングバスによってリング状に接続されている点で、本実施形態とは異なる。また、図４において、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１には、０番目のＳｕｂ＿Ｕｎｉｔ＿１０１０１６からＮ（Ｎは１以上の自然数）番目のＳｕｂ＿Ｕｎｉｔ＿１Ｎ１０１７までのＮ＋１個の機能サブユニットが含まれる。ここで、例えば、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１内のＳｕｂ＿Ｕｎｉｔ＿１Ｎ１０１７から、同じくＣｏｄｅｃ＿ＥＬ＿１１０１−１のＳｕｂ＿Ｕｎｉｔ＿１０１０１６へデータを転送する場合を考える。従来技術においては、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０とＣｏｄｅｃ＿ＥＬ＿１１０１−１とが同一のリングバスによってリング状に接続されている。そのため、データは、ＬＣＢ１０６、ＤＭＡＣ＿１１０４−１、Ｃｔｒｌ＿０１０３−０、Ｍｅｍ＿Ｃｎｔ＿０１０２−０、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０内の機能サブユニット、ＬＭＣ１０５、ＤＭＡＣ＿０１０４−０、Ｃｔｒｌ＿１１０３−１、Ｍｅｍ＿Ｃｎｔ＿１１０２−１という転送経路Ｐ１を経由して、Ｓｕｂ＿Ｕｎｉｔ＿１０１０１６へ転送される。そのため、データは、非常に長い経路を転送されることになる。また、Ｃｔｒｌ＿０１０３−０、Ｍｅｍ＿Ｃｎｔ＿０１０２−０、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０、ＬＭＣ１０５、ＤＭＡＣ＿０１０４−０には、他方の動画像処理ユニットであるＣｏｄｅｃ＿ＥＬ＿１１０１−１のデータが流れることになるため、バストラフィックが増加してしまうことになる。

図５及び図６は、本実施形態の動画像符号化復号装置における転送経路の例を示す図である。本実施形態においては、第１のリングバス１１１−０，１１１−１は、右回りと左回りの２つのリングバスを持つ、双方向のリングバスである。双方向のリングバスの使用方法は様々な方法が考えられる。本実施形態においては、Ｃｏｄｅｃ＿ＥＬ内の機能サブユニットが第１のリングバスを使用してデータを転送する場合は、右回りのリングバスを使用し、ＬＭＣ１０５又はＬＣＢ１０６が第２のリングバス１１２を経由して受け取ったデータを第１のリングバスを使用して転送する場合は、左回りのリングバスを使用するものとする。

図５は、同一のＣｏｄｅｃ＿ＥＬ内の機能サブユニット間でデータを転送する場合の転送経路の例を示す図である。前述の場合と同様に、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１内のＳｕｂ＿Ｕｎｉｔ＿１Ｎ１０１７から、同じくＣｏｄｅｃ＿ＥＬ＿１１０１−１内のＳｕｂ＿Ｕｎｉｔ＿１０１０１６へデータを転送する場合を考える。本実施形態においては、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１内の機能サブユニットは、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０とは独立に設けた第１のリングバス１１１−１によってリング状に接続されている。また、Ｓｕｂ＿Ｕｎｉｔ＿１Ｎ１０１７は、第１のリングバス１１１−１の右回りのバスを使用してデータを転送する。そのため、データは、ＬＣＢ１０６、ＤＭＡＣ＿１１０４−１、Ｃｔｒｌ＿１１０３−１、Ｍｅｍ＿Ｃｎｔ＿１１０２−１という転送経路Ｐ２を経由して、Ｓｕｂ＿Ｕｎｉｔ＿１０１０１６へ転送される。そのため、従来技術と比較して、転送経路を短くすることが可能である。また、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０側には、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１のデータが流れないため、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１のデータが原因でＣｏｄｅｃ＿ＥＬ＿０１０１−０側のバストラフィックが増加することがない。

図６は、異なるＣｏｄｅｃ＿ＥＬ内の機能サブユニット間でデータを転送する場合の転送経路の例を示す図である。例えば、図２で示される符号化対象画像２００に対して動画像の符号化処理または復号処理を行う場合、上側の並列処理領域の処理結果を下側の並列処理領域の処理で参照する場合がある。このため、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１とＣｏｄｅｃ＿ＥＬ＿０１０１−０の間を跨った転送が発生する。例えば、ＬｉｎｅＭＥＭ１０７内のデータの転送などが該当する。そのため、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１及びＣｏｄｅｃ＿ＥＬ＿０１０１−０をそれぞれ別々の第１のリングバス１１１−０，１１１−１で接続しただけでは、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１とＣｏｄｅｃ＿ＥＬ＿０１０１−０間での転送を行うことができない。そのため、ＬＣＢ１０６とＬＭＣ１０５とを第２のリングバス１１２によって接続する。これにより、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１とＣｏｄｅｃ＿ＥＬ＿０１０１−０間の転送が可能になる。ここでは、図６のように、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１内のＳｕｂ＿Ｕｎｉｔ＿１Ｎ１０１７から、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０内のＳｕｂ＿Ｕｎｉｔ＿０Ｎ１０１８へデータを転送する場合を考える。この場合、データは、ＬＣＢ１０６、ＬＭＣ１０５という転送経路Ｐ３を経由して、Ｓｕｂ＿Ｕｎｉｔ＿０Ｎ１０１８へ転送される。第２のリングバス１１２を経由することにより、Ｓｕｂ＿Ｕｎｉｔ＿０Ｎ１０１８へのデータの転送が可能になる。Ｓｕｂ＿Ｕｎｉｔ＿１Ｎ１０１７は、第１のリングバス１１１−１の右回りのリングバスを使用してＬＣＢ１０６へデータを転送する。ＬＣＢ１０６は、第２のリングバス１１２を使用してＬＭＣ１０５へデータを転送する。ＬＭＣ１０５は、第２のリングバス１１２を経由してデータを受け取ったため、前述の通り、第１のリングバス１１１−０の左回りのリングバスを使用してＳｕｂ＿Ｕｎｉｔ＿０Ｎ１０１８へデータを転送する。

（１−３）実施形態１の効果
特許文献１に記載の技術においては、複数の動画像処理ユニットが同一のリングバスでリング状に接続されていた。そのため、他方の動画像処理ユニットを跨いだ転送が発生し、転送経路が長くなるという問題があった。また、他方の動画像処理ユニットのデータが原因でバストラフィックが増加するという問題があった。これに対して本実施形態においては、動画像処理ユニット毎に独立に設けたリングバス（第１のリングバス）によって、動画像処理ユニット内の機能サブユニットをリング状に接続した。また、動画像処理ユニット間は別のリングバス（第２のリングバス）によってリング状に接続した。これにより、動画像処理ユニット内の転送は第１のリングバスを使用して行い、動画像処理ユニット間の転送は第２のリングバスを使用して行う構成とした。そのため、他方の動画像処理ユニットを跨いだ転送が発生しないため、転送経路を短くすることが可能となる。同時に、他方の動画像処理ユニットのバストラフィックが増加することもない。

また、特許文献１に記載の技術においては、動画像データを格納する動画像メモリの共有による小規模化のために、動画像メモリにおける動画像データの読み書きを制御するメモリコントローラであるＭｅｍ＿Ｃｎｔや外部バスとのバスＩＦであるＤＭＡＣは、複数の動画像処理ユニットに対して１つの構成であった。これに対して本実施形態においては、動画像メモリの共有による小規模化よりも構成可変容易性を重視して、Ｍｅｍ＿ＣｎｔやＤＭＡＣを動画像処理ユニット毎に配置して、各動画像処理ユニットのリングバス（第１のリングバス）に接続する構成とした。さらに、ＬＭＣ、ＬＣＢは、第１のリングバスとは別のリングバス（第２のリングバス）によって接続する構成とした。そのため、動画像処理ユニットの拡張の際は、Ｃｔｒｌ＿Ｃｍｎの拡張と第２のリングバスの接続変更のみを行えばよい。これにより、特許文献１に記載の技術と比較して、動画像処理ユニットの拡張をより容易に行うことが可能である。

また、特許文献２に記載の技術においては、各層の複数列（第２列〜第４列）分の各ＰＥを、他層のＰＥに接続していた。そのため、配線性の悪化、面積増加を招くという問題があった。これに対して本実施形態においては、ＬＭＣ、ＬＣＢのみをリングバス（第２のリングバス）によって接続する構成とした。これにより、特許文献２に記載の技術と比較して、配線性の悪化、面積増加を招くことがない。

（１−４）実施形態１の変形例
図７は、本実施形態の動画像符号化復号装置の変形例のブロック構成例を示す図である。図１に示される動画像符号化復号装置においては、第１のリングバス１１１−０，１１１−１を、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１毎に独立に設けたため、特許文献１に記載の技術と比較して、転送経路を短くすることができる。また、特許文献１には、転送経路を短くする手法として、リングバス上のデータの転送方向を逆方向に変更するという手法が記載されている。しかし、本実施形態においては、上述のように転送経路を短くできるため、データの転送方向を変更するという手法は必要ない。したがって、第１のリングバス１１１−０，１１１−１は、双方向のリングバスとする必要はなく、単方向のリングバスで構成することも可能になる。

そこで、本変形例においては、双方向のリングバスであった第１のリングバス１１４−０，１１４−１の代わりに、転送方向が単方向のリングバスである第１のリングバス１１４−０，１１４−１を設けている。なお、図７においては、第１のリングバス１１４−０，１１４−１が右回りのリングバスである例を示すが、これに限定するものではない。
なお、本変形例においては、第１のリングバス１１４−０，１１４−１は、単方向のリングバスで構成されている。そのため、全てのデータが右回りに転送される。これ以外の動作は実施形態１と同様である。

本変形例においては、図１に示される構成と比較して、第１のリングバスを双方向のリングバスから単方向のリングバスに変更しているため、内部バスを１本減らすことが可能となる。これにより、さらなる回路規模の削減、配線性の向上を図ることができる。この効果は、内部バスに使用されているビットが多いほど顕著になる。

（２）実施形態２
（２−１）実施形態２の構成
本実施形態は、実施形態１の動画像符号化復号装置の変形例である。
図８は、本実施形態の動画像符号化復号装置のブロック構成例を示す図である。本実施形態の動画像符号化復号装置は、図７に示される実施形態２と比較して、ＬＭＣ１０５、ＬＣＢ１０６をＬＣＢ／ＬＭＣ１１５−０，１１５−１に置き換えた点と、ＬｉｎｅＭＥＭ１１６を追加した点と、が異なり、その他の構成は実施形態１と同様である。なお、図８においては、図７に示される単方向の第１のリングバス１１４−０，１１４−１を用いたが、図１に示される双方向の第１のリングバス１１１−０，１１１−１でも良い。

実施形態１においては、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１のそれぞれに、別の機能を持つＬＭＣ１０５、ＬＣＢ１０６を配置していた。これに対して本実施形態においては、ＬＭＣ１０５、ＬＣＢ１０６を、ＬＣＢ及びＬＭＣ両方の機能を有するモジュールであるＬＣＢ／ＬＭＣ１１５−０，１１５−１に置き換える構成とした。また、実施形態１においては、ＬＭＣ１０５のみにＬｉｎｅＭＥＭ１０７が接続されていた。これに対して本実施形態においては、両方のＬＣＢ／ＬＭＣ１１５−０，１１５−１にそれぞれＬｉｎｅＭＥＭ１０７，１１６が接続される構成とした。また、本実施形態においては、ＬｉｎｅＭＥＭ１０７は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０による処理結果等を格納し、ＬｉｎｅＭＥＭ１１６は、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１による処理結果等を格納する。ＬＣＢ／ＬＭＣ１１５−０は、ＬｉｎｅＭＥＭ１０７における処理結果等の読み書きの制御等を行うモジュールである。例えば、ＬＣＢ／ＬＭＣ１１５−０は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０による処理結果をＬｉｎｅＭＥＭ１０７に書き込む。また、ＬＣＢ／ＬＭＣ１１５−０は、ＬｉｎｅＭＥＭ１０７から、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０による処理結果を読み出して、ＬＣＢ／ＬＭＣ１１５−１，またはＣｏｄｅｃ＿ＥＬ＿０１０１−０に転送する。また、ＬＣＢ／ＬＭＣ１１５−０は、ＬＣＢ／ＬＭＣ１１５−１から、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１による処理結果を受信して、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０に転送する。ＬＣＢ／ＬＭＣ１１５−１は、ＬｉｎｅＭＥＭ１１６における処理結果等の読み書きの制御等を行うモジュールである。例えば、ＬＣＢ／ＬＭＣ１１５−１は、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１による処理結果をＬｉｎｅＭＥＭ１１６に書き込む。また、ＬＣＢ／ＬＭＣ１１５−１は、ＬｉｎｅＭＥＭ１１６から、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１による処理結果を読み出して、ＬＣＢ／ＬＭＣ１１５−０，またはＣｏｄｅｃ＿ＥＬ＿１１０１−１に転送する。また、ＬＣＢ／ＬＭＣ１１５−１は、ＬＣＢ／ＬＭＣ１１５−０から、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０による処理結果を受信して、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１に転送する。

（２−２）実施形態２の動作
本実施形態においては、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１のそれぞれが、ＬＣＢ／ＬＭＣ及びＬｉｎｅＭＥＭを備えている。そのため、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１を独立に動作させることが可能である。これにより、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１が、互いに別々の符号化処理又は復号処理を行うことも可能となる。例えば、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０が復号処理を行い、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１が符号化処理を行うことが可能となる。また、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１が互いに別々の画像の符号化処理を行うことや，互いに別々の画像の複合処理を行うことも可能となる。もちろん、前述の実施形態１，２と同様に、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１が、同じ画像の異なる並列処理領域の符号化処理及び復号処理を並列に行うことも可能である。

（２−３）実施形態２の効果
本実施形態の効果は実施形態１と同様である。ただし、本実施形態において、複数の動画像処理ユニットに別々の符号化処理又は復号処理を割り当てる場合、以下の点で優位である。
・動画像処理ユニット間の干渉による性能低下が無い。本実施形態においても、前述の実施形態１と同様に、他方の動画像処理ユニットを跨いだデータの転送は発生しない。そのため、複数の動画像処理ユニットに別々の処理を割り当てた場合、動画像処理ユニット間の干渉による性能低下は一切発生しない。
・Ｍｅｍ＿Ｃｎｔ、ＤＭＡＣの制御が容易である。特許文献１に記載の技術においては、Ｍｅｍ＿Ｃｎｔ、ＤＭＡＣは、複数の動画像処理ユニットに対して１つの構成であるため、制御が煩雑になる。これに対して本実施形態においては、Ｍｅｍ＿Ｃｎｔ、ＤＭＡＣは、Ｃｏｄｅｃ＿ＥＬ１つに対して１つの構成である。そのため、Ｍｅｍ＿Ｃｎｔ、ＤＭＡＣは、独立に制御することが可能であるため、制御が容易となる。
・リセット、クロック停止の制御が容易である。特許文献１に記載の技術においては、Ｍｅｍ＿Ｃｎｔ、ＤＭＡＣは、複数の動画像処ユニットに対して１つの構成であることや、他方の動画像処理ユニットを跨いだ転送が発生することから、リセットやクロック停止の制御が難しい。これに対して本実施形態においては、複数の動画像処理ユニットに別々の処理を割り当てた場合、動画像処理ユニット間は互いに干渉しないため、リセットやクロック停止の制御を容易に行うことが可能である。

（２−４）実施形態２の変形例
本実施形態によれば、複数のＣｏｄｅｃ＿ＥＬを独立に動作させることが可能である。そのため、複数のＣｏｄｅｃ＿ＥＬに同一の符号化処理又は復号処理を割り当て、その処理結果を比較することで、Ｃｏｄｅｃ＿ＥＬの故障検出を行うことが可能である。

図９は、本実施形態の動画像符号化復号装置の変形例のブロック構成例を示す図である。本変形例は、図８に示された構成に対して、Ｍ（Ｍは１以上の自然数）＋１個の動画像処理ユニット（Ｃｏｄｅｃ＿ＥＬ＿０１０１−０〜Ｃｏｄｅｃ＿ＥＬ＿Ｍ１０１−Ｍ）を設け、故障検出部１１７を追加したものに相当する。なお、図９においては、図８に示された構成要素のうちＣｏｄｅｃ＿ＥＬ以外の構成要素は全て省略している。

故障検出部１１７は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０〜Ｃｏｄｅｃ＿ＥＬ＿Ｍ１０１−Ｍの処理結果を比較し、その比較結果を基に、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０〜Ｃｏｄｅｃ＿ＥＬ＿Ｍ１０１−Ｍの故障を検出する。

以下、本変形例における故障検出処理を説明する。
図１０は、Ｍ＝１とし、２つのＣｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１で故障検出を行った場合の例である。Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１の処理結果を、それぞれ結果０、結果１とする。故障検出部１１７は、結果０、結果１を比較した結果、両者が一致した場合、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１は故障していないと判定することができる。一方、故障検出部１１７は、結果０、結果１を比較した結果、両者が不一致となった場合、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０又はＣｏｄｅｃ＿ＥＬ＿１１０１−１のどちらかが故障していると判定することができる。

図１１は、Ｍ＝２とし、３つのＣｏｄｅｃ＿ＥＬ＿０１０１−０、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１、及びＣｏｄｅｃ＿ＥＬ＿２１０１−２で故障検出を行った場合の例である。Ｃｏｄｅｃ＿ＥＬ＿０１０１−０、Ｃｏｄｅｃ＿ＥＬ＿１１０１−１、及びＣｏｄｅｃ＿ＥＬ＿２１０１−２の処理結果を、それぞれ結果０、結果１、結果２とする。故障検出部１１７は、結果０、結果１、結果２を比較した結果、例えば、結果０と結果１とが一致し、結果２のみ不一致となったとする。この場合、故障検出部１１７は、Ｃｏｄｅｃ＿ＥＬ＿２１０１−２が故障していると判定することができる。さらにこの場合は、故障検出部１１７は、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１は故障していないと判定することができる。そのため、Ｃｏｄｅｃ＿ＥＬ＿０１０１−０及びＣｏｄｅｃ＿ＥＬ＿１１０１−１の処理結果である結果０及び結果１は、その後の処理において使用可能である。

（３）実施形態３
本実施形態は、処理装置がコアプロセッサである場合の例である。このコアプロセッサは、処理ユニットとしてのプロセッサグループを複数備える。
図１２は、本実施形態のコアプロセッサのブロック構成例を示す図である。本実施形態のコアプロセッサは、Ｍ（Ｍは１以上の自然数）＋１個のプロセッサグループであるＰｒｏｃｅｓｓｏｒ＿Ｇｒ＿０３０１−０〜Ｐｒｏｃｅｓｓｏｒ＿Ｇｒ＿Ｍ３０１−Ｍを備える。各プロセッサグループには、Ｎ（Ｎは１以上の自然数）個のプロセッサＰｍ＿ｎ（ｍ＝０，...，Ｍ。ｎ＝０，...，Ｎ−１）３０１０と、他のプロセッサグループへのデータの転送を行う転送モジュールとしての１つのプロセッサＰｍ＿Ｎ（ｍ＝０，...，Ｍ）３０１１と、が含まれる。

本実施形態のコアプロセッサにおいては、Ｐｒｏｃｅｓｓｏｒ＿Ｇｒ＿０３０１−０内のプロセッサＰ０＿ｎ３０１０及びＰ０＿Ｎ３０１１は、第１のリングバス３０２−０によってリング状に接続されている。また同様に、Ｐｒｏｃｅｓｓｏｒ＿Ｇｒ＿１３０１−１内のプロセッサＰ１＿ｎ３０１０及びＰ１＿Ｎ３０１１は、第１のリングバス３０２−１によってリング状に接続されている。また同様に、Ｐｒｏｃｅｓｓｏｒ＿Ｇｒ＿Ｍ３０１−Ｍ内のプロセッサＰＭ＿ｎ３０１０及びＰＭ＿Ｎ３０１１は、第１のリングバス３０２−Ｍによってリング状に接続されている。さらに、各プロセッサグループ間のプロセッサＰｍ＿Ｎ３０１１は、第１のリングバス３０２−０〜３０２−Ｍとは別のリングバスである、第２のリングバス３０３によってリング状に接続されている。

特許文献２に記載の技術においては、自層のＰＥ宛ではないパケットが、リングバス７０１上を流れるため、他層のパケットが原因でバストラフィックが増加するという問題があった。これに対して本実施形態においては、密な連携が必要なプロセッサグループ内のプロセッサ、例えば、Ｐｒｏｃｅｓｓｏｒ＿Ｇｒ＿０３０１−０内のプロセッサＰ０＿０，Ｐ０＿１，Ｐ０＿２，...，Ｐ０＿Ｎ間の通信は、第１のリングバス３０２−０を使用して行われる。また、プロセッサグループ間の通信は、第２のリングバス３０３を使用して行われる。これにより、他のプロセッサグループのデータがリングバス（第１のリングバス）上を流れることが無くなるため、他のプロセッサグループのデータが原因でバストラフィックが増加することがない。

また、特許文献２に記載の技術においては、各層の複数列（第２列〜第４列）分の各ＰＥを、他層のＰＥに接続する構成であった。これに対して本実施形態においては、Ｐｍ＿ｎ３０１１のみをリングバス（第２のリングバス）によって接続する構成とした。そのため、特許文献２に記載の技術と比較して、配線性の悪化、面積増加を招くことがない。

（４）実施形態１〜３の概念
図１３は、前述の実施の形態１〜３を概念的に示した処理装置のブロック構成例を示す図である。図１３に示される処理装置は、Ｍ（Ｍは１以上の自然数）＋１個の処理ユニット４０１−０〜４０１−Ｍと、Ｍ＋１個の転送モジュール４０２−０〜４０２−Ｍと、Ｍ＋１個の第１のリングバス４０３−０〜４０３−Ｍと、第２のリングバス４０４と、を備える。

処理ユニット４０１−０〜４０１−Ｍは、互いに並列に処理可能な処理ユニットであり、Ｎ個（Ｎは１以上の自然数）のサブユニット４０１０を含んでいる。処理ユニット４０１−０〜４０１−Ｍは、動画像処理ユニットであるＣｏｄｅｃ＿ＥＬ＿０１０１−０〜Ｃｏｄｅｃ＿ＥＬ＿Ｍ１０１−Ｍ及びプロセッサグループであるＰｒｏｃｅｓｓｏｒ＿Ｇｒ＿０３０１−０〜Ｐｒｏｃｅｓｓｏｒ＿Ｇｒ＿Ｍ３０１−Ｍに対応する。また、サブユニット４０１０は、可変長処理部（ＶＬＣ）１０１０、整数画素精度動き予測処理部（ＣＭＥ）１０１１、小数画素精度動き予測処理部（ＦＭＥ）１０１２、動き補償処理部（ＭＣ）１０１３、及び周波数変換部（ＴＲＦ）１０１４、デブロッキングフィルタ処理部（ＤＥＢ）１０１５に対応する。また、サブユニット４０１０は、プロセッサＰｍ＿ｎ（ｍ＝０，...，Ｍ。ｎ＝０，...，Ｎ−１）３０１０及びプロセッサＰｍ＿Ｎ（ｍ＝０，...，Ｍ）３０１１に対応する。

転送モジュール４０２−０〜４０２−Ｍは、処理ユニット４０１−０〜４０１−Ｍのそれぞれに対応して設けられ、処理ユニット４０１−０〜４０１−Ｍ間のデータ転送を行うモジュールである。転送モジュール４０２−０〜４０２−Ｍは、ＬＭＣ１０５、ＬＣＢ１０６、ＬＣＢ／ＬＭＣ１１５−０，１１５−１、及びプロセッサＰｍ＿Ｎ（ｍ＝０，...，Ｍ）３０１１に対応する。なお、図１３においては、転送モジュール４０２−０〜４０２−Ｍは、対応する処理ユニット４０１の外部に設けられているが、対応する処理ユニット４０１の内部に設けても良い。

第１のリングバス４０３−０〜４０３−Ｍは、処理ユニット４０１−０〜４０１−Ｍのそれぞれに対応して設けられ、対応する処理ユニット４０１内のサブユニット４０１０と、その処理ユニット４０１に対応する転送モジュール４０２と、をリング状に接続するリングバスである。第１のリングバス４０３−０〜４０３−Ｍは、第１のリングバス１１１−０，１１１−１，１１４−０，１１４−１，３０２−０〜３０２−Ｍに対応する。なお、図１３においては、第１のリングバス４０３−０〜４０３−Ｍは、右回りの単方向のリングバスとして示されているが、左回りの単方向のリングバスとしても良いし、右回り及び左回りの２つのリングバスを持つ、双方向のリングバスとしても良い。

第２のリングバス４０４は、転送モジュール４０２−０〜４０２−Ｍをリング状に接続するリングバスである。第２のリングバス４０４は、第２のリングバス１１２，３０３に対応する。

図１３に示される処理装置においては、処理ユニット毎に独立に設けた第１のリングバスによって、処理ユニット内のサブユニットをリング状に接続する構成とした。また、処理ユニット間は、第１のリングバスとは別の第２のリングバスによってリング状に接続する構成とした。そのため、処理ユニット内の転送は第１のリングバスを使用して行われ、処理ユニット間の転送は第２のリングバスを使用して行われる構成となる。
これにより、データの転送を行う場合に、他の処理ユニットを跨いだ転送が発生しないため、転送経路を短くすることが可能となる。また、ある処理ユニットの第１のリングバスに他の処理ユニットのデータが流れることがないため、他の処理ユニットのデータが原因でバストラフィックが増加することもない。また、他の処理ユニットと接続するのは、転送モジュールのみであるため、配線性の悪化、面積増加を招くことがない。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１０１−０動画像処理ユニット（Ｃｏｄｅｃ＿ＥＬ＿０）
１０１−１動画像処理ユニット（Ｃｏｄｅｃ＿ＥＬ＿１）
１０１０可変長処理部（ＶＬＣ）
１０１１整数画素精度動き予測処理部（ＣＭＥ）
１０１２小数画素精度動き予測処理部（ＦＭＥ）
１０１３動き補償処理部（ＭＣ）
１０１４周波数変換部（ＴＲＦ）
１０１５デブロッキングフィルタ処理部（ＤＥＢ）
１０２−０メモリコントローラ（Ｍｅｍ＿Ｃｎｔ＿０）
１０２−１メモリコントローラ（Ｍｅｍ＿Ｃｎｔ＿１）
１０３−０コントローラ（Ｃｔｒｌ＿０）
１０３−１コントローラ（Ｃｔｒｌ＿１）
１０４−０ダイレクトメモリアクセスコントローラ（ＤＭＡＣ＿０）
１０４−１ダイレクトメモリアクセスコントローラ（ＤＭＡＣ＿１）
１０５ラインメモリコントローラ（ＬＭＣ）
１０６ラインコントロールブロック（ＬＣＢ）
１０７ラインメモリ（ＬｉｎｅＭＥＭ）
１０８コントローラ（Ｃｔｒｌ＿Ｃｍｎ）
１０９マスタバス
１１０バス
１１１−０，１１１−１第１のリングバス
１１２第２のリングバス
１１３入出力インタフェース（ＩＯ）
１１４−０，１１４−１第１のリングバス
１１５−０，１１５−１ＬＣＢ／ＬＭＣ
１１６ラインメモリ（ＬｉｎｅＭＥＭ）
１１７故障検出部
２００符号化対象画像
２０１ＣＴＢ
２０２処理方向
３０１−０〜３０１−Ｍプロセッサグループ（Ｐｒｏｃｅｓｓｏｒ＿Ｇｒ＿０〜Ｐｒｏｃｅｓｓｏｒ＿Ｇｒ＿Ｍ）
３０１０プロセッサ
３０１１プロセッサ（転送モジュール）
３０２−０〜３０２−Ｍ第１のリングバス
３０３第２のリングバス
４０１−０〜４０１−Ｍ処理ユニット
４０２−０〜４０２−Ｍ転送モジュール
４０３−０〜４０３−Ｍ第１のリングバス
４０４第２のリングバス
Ｐ１，Ｐ２，Ｐ３転送経路

Claims

複数の処理ユニットと、
前記複数の処理ユニットのそれぞれに対応して設けられ、前記処理ユニット間でデータを転送する複数の転送モジュールと、
前記複数の処理ユニットのそれぞれに対応して設けられ、対応する前記処理ユニット内のサブユニットと、該処理ユニットに対応する前記転送モジュールと、をリング状に接続する複数の第１のリングバスと、
前記複数の転送モジュールをリング状に接続する第２のリングバスと、を備える処理装置。
前記複数の処理ユニットのそれぞれは、動画像の符号化処理及び復号処理を行う動画像処理ユニットである、請求項１に記載の処理装置。
前記複数の処理ユニットによる処理結果を格納する１つのラインメモリをさらに備え、
前記複数の転送モジュールのそれぞれは、前記処理ユニット間で前記処理結果を転送し、
前記複数の転送モジュールのうちの１つの転送モジュールは、前記ラインメモリへの前記処理結果の読み書きを制御する、請求項２に記載の処理装置。
前記複数の処理ユニットのそれぞれに対応して設けられ、対応する処理ユニットによる処理結果を格納する複数のラインメモリをさらに備え、
前記複数の転送モジュールのそれぞれは、対応するラインメモリにおける前記処理結果の読み書きを制御する、請求項２に記載の処理装置。
前記複数の処理ユニットには、互いに異なる符号化処理又は復号処理が割り当てられる、請求項４に記載の処理装置。
前記複数の処理ユニットには、互いに同一の符号化処理又は復号処理が割り当てられる、請求項４に記載の処理装置。
前記複数の処理ユニットの処理結果を比較し、比較結果に基づいて、前記複数の処理ユニットの故障を検出する故障検出部をさらに備える、請求項６に記載の処理装置。
前記複数の処理ユニットのそれぞれに対応して設けられ、対応する処理ユニットへ供給する動画像を格納する動画像メモリにおける動画像の読み書きを制御する複数のメモリコントローラと、
前記複数の処理ユニットのそれぞれに対応して設けられ、対応する処理ユニットのバスに対するインタフェースとなる複数のダイレクトメモリアクセスコントローラと、をさらに備える、請求項２に記載の処理装置。
前記複数の処理ユニットのそれぞれは、前記サブユニットとして複数のプロセッサを備えるプロセッサグループである、請求項１に記載の処理装置。
前記複数の転送モジュールのそれぞれは、前記複数のプロセッサのうちの１つである、請求項１に記載の処理装置。
前記第１のリングバスは、転送方向が互いに反対である２つのリングバスで構成される、双方向のリングバスである、請求項１に記載の処理装置。
前記処理ユニット内のサブユニットが前記第１のリングバスを使用してデータを転送する場合と、前記転送モジュールが前記第２のリングバスを経由して受信したデータを前記第１のリングバスを使用して転送する場合と、で、使用する前記２つのリングバスが異なる、請求項１１に記載の処理装置。
前記第１のリングバスは、転送方向が単方向のリングバスである、請求項１に記載の処理装置。
複数の処理ユニットを備える処理装置の制御方法であって、
前記複数の処理ユニットのそれぞれに対応して、前記処理ユニット間でデータを転送する複数の転送モジュールを設け、
前記複数の処理ユニット毎に、前記処理ユニット内のサブユニットと、前記処理ユニットに対応して設けた前記転送モジュールと、を第１のリングバスによってリング状に接続し、
前記複数の転送モジュールを第２のリングバスによってリング状に接続する、制御方法。