JP2016181800A - Video encoding system, video encoding circuit, and video encoding method - Google Patents
Video encoding system, video encoding circuit, and video encoding method Download PDFInfo
- Publication number
- JP2016181800A JP2016181800A JP2015060970A JP2015060970A JP2016181800A JP 2016181800 A JP2016181800 A JP 2016181800A JP 2015060970 A JP2015060970 A JP 2015060970A JP 2015060970 A JP2015060970 A JP 2015060970A JP 2016181800 A JP2016181800 A JP 2016181800A
- Authority
- JP
- Japan
- Prior art keywords
- reference pixel
- circuit
- transfer destination
- selection
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
本発明は、動画像を符号化する映像符号化システム、映像符号化回路および映像符号化方法に関し、特に符号化対象ブロックの画面内予測画像を生成する映像符号化システム、映像符号化回路および映像符号化方法に関する。 The present invention relates to a video encoding system, a video encoding circuit, and a video encoding method for encoding a moving image, and in particular, a video encoding system, a video encoding circuit, and a video that generate an intra-screen prediction image of a block to be encoded. The present invention relates to an encoding method.
非特許文献1には、ITU-T 勧告H.265 規格にもとづく映像符号化方式であるHEVC(High Efficiency Video Coding)が記載されている。
Non-Patent
HEVCでは、ディジタル化された映像の各フレームは符号化ツリーユニット(CTU:Coding Tree Unit)に分割され、ラスタスキャン順に各CTU が符号化される。各CTUは、クアッドツリー構造で、符号化ユニット(CU:Coding Unit)に分割されて符号化される。各CUは、予測ユニット(PU:Prediction Unit)に分割されて予測される。また、各CUの予測誤差は、クアッドツリー構造で、変換ユニット(TU: Transform Unit)に分割されて周波数変換される。 In HEVC, each frame of a digitized video is divided into coding tree units (CTUs), and each CTU is coded in raster scan order. Each CTU has a quad-tree structure and is encoded by being divided into coding units (CU: Coding Unit). Each CU is predicted by being divided into prediction units (PUs). Further, the prediction error of each CU is divided into transform units (TU: Transform Unit) in a quad-tree structure, and is subjected to frequency conversion.
CUは、画面内予測(イントラ予測)またはフレーム間予測(インター予測)によって予測符号化される。以下、画面内予測を説明する。 The CU is predictively encoded by intra-screen prediction (intra prediction) or inter-frame prediction (inter prediction). Hereinafter, intra prediction will be described.
画面内予測は、符号化対象フレームの参照画像から予測画像を生成する予測である。非特許文献1では、図12に示す33種類の角度画面内予測が定義されている。角度画面内予測は、符号化対象ブロック周辺の参照画素を図12に示す33種類の方向のいずれかに外挿して、画面内予測信号(予測画素)を生成する。
In-screen prediction is prediction for generating a predicted image from a reference image of an encoding target frame. In
非特許文献1では、33種類の角度画面内予測に加えて、符号化対象ブロック周辺の参照画素を平均するDC画面内予測、および、符号化対象ブロック周辺の参照画素を線形補間するPlanner画面内予測が定義されている。33種類の角度画面内予測、DC画面内予測およびPlanner画面内予測のうち、使用する画面内予測を指定する数字を画面内予測のモード番号(または、単にモード)と呼ぶ。
In
33種類の角度画面内予測は、以下の式で計算される。 The 33 types of angle screen predictions are calculated by the following equations.
((32 − iFact) × ref[n] + iFact × ref[n+1] + 16) >> 5 (1) ((32 − iFact) × ref [n] + iFact × ref [n + 1] + 16) >> 5 (1)
式(1)におけるiFactは、ブロック内の各行で同一の係数である。また、式(1)におけるref[n]とref[n+1]は、対象ブロックサイズとブロック内の画素位置によって定められた位置の参照画素である。また、式(1)における>>は、右方向へのビットシフトを示す。 IFact in equation (1) is the same coefficient in each row in the block. In addition, ref [n] and ref [n + 1] in Expression (1) are reference pixels at positions determined by the target block size and the pixel position in the block. In the expression (1), >> indicates a bit shift in the right direction.
ref[n]、ref[n+1]に相当する参照画素が選択される前に、左部の参照画素を上部に転写する処理が行われる。以下、左部の参照画素を上部に転写する処理を、図13を参照して説明する。図13は、HEVCの標準規格に定められている参照画素の転写処理を示す説明図である。 Before the reference pixels corresponding to ref [n] and ref [n + 1] are selected, a process of transferring the left reference pixel to the upper part is performed. Hereinafter, the process of transferring the left reference pixel to the upper part will be described with reference to FIG. FIG. 13 is an explanatory diagram showing a reference pixel transfer process defined in the HEVC standard.
図13を参照すると、左部参照画素における0番から31番までの画素が、上部参照画素における−33番から−2番までの画素のいずれかにそれぞれ転写される。各画素が転写される位置は、符号化対象ブロックのサイズやモードに依存する。転写される位置の具体的な決定方法は、H.265規格において、以下の式で規定されている。
Referring to FIG. 13,
ref[x] = p[-1][-1 + ((x × invAngle + 12) >> 8)] (2) ref [x] = p [-1] [-1 + ((x x invAngle + 12) >> 8)] (2)
式(2)におけるp[x][y]は、参照画素を表す。また、p[-1][y]は、左部参照画素を表す。また、式(2)におけるxは、上部参照画素に対応する番号である−2から−32までの数値を取り得る。また、式(2)におけるinvAngleは、入力されたモードごとに定められている数値である。 P [x] [y] in Expression (2) represents a reference pixel. P [-1] [y] represents the left reference pixel. Further, x in Expression (2) can take a numerical value from −2 to −32 which is a number corresponding to the upper reference pixel. Further, invAngle in Expression (2) is a numerical value determined for each input mode.
図14を参照して、ディジタル化された映像の各フレームの各CUを入力画像としてビットストリームを出力する一般的な映像符号化装置の構成と動作を説明する。 With reference to FIG. 14, the configuration and operation of a general video encoding apparatus that outputs a bit stream using each CU of each frame of a digitized video as an input image will be described.
図14は、一般的な映像符号化装置の構成例を示すブロック図である。図14に示す映像符号化装置は、変換部1201、量子化部1202、エントロピー符号化部1203、逆量子化/逆変換部1204、バッファ1205、予測部1206、および最適予測モード決定部1207を備える。
FIG. 14 is a block diagram illustrating a configuration example of a general video encoding device. The video encoding apparatus illustrated in FIG. 14 includes a
最適予測モード決定部1207は、CTU毎に、符号化コストを最小とする予測モードと予測ブロックの組み合わせを決定する。
The optimal prediction
予測部1206は、最適予測モード決定部1207が決定した予測モードおよび予測ブロックにもとづいて、CUの入力画像信号に対する予測信号を生成する。予測信号は、画面内予測またはインター予測にもとづいて生成される。
The
変換部1201は、最適予測モード決定部1207が決定したTUクアッドツリー構造にもとづいて、入力画像信号から予測信号を減じた予測誤差画像(予測誤差信号)を周波数変換する。変換部1201は、予測誤差信号の変換符号化において、周波数変換にもとづいた4×4、8×8、16×16または32×32ブロックサイズの直交変換を使用する。具体的には、イントラCUの輝度成分の4×4TUに対して、整数演算で近似した(整数精度の)DST (Discrete Sine Transform :離散サイン変換)を使用する。その他のTUに対して、そのブロックサイズに対応する整数演算で近似した(整数精度の)DCT (Discrete Cosine Transform :離散コサイン変換)を使用する。
The
量子化部1202は、変換部1201から供給される直交変換係数を量子化する。以下、量子化された直交変換係数を変換量子化値ということがある。逆量子化/逆変換部1204は、変換量子化値を逆量子化する。さらに、逆量子化/逆変換部1204は、逆量子化した直交変換係数を逆変換する。逆変換された予測誤差画像は、予測信号が加えられて、バッファ1205に供給される。バッファ1205は、画像を参照画像として格納する。
The
図14に示す予測部1206において実施される左部参照画素に対する間引き転写処理を、図15を参照して説明する。図15は、一般的な左部参照画素に対する間引き転写処理を行う間引き転写処理部の構成例を示すブロック図である。図15に示す間引き転写処理部は、予測部1206に含まれる。
The thinning transfer process for the left reference pixel performed in the
図15に示す間引き転写処理部は、左部参照画素記憶部と、計算選択処理部と、invAngle変換処理部と、転写先画素記憶部とを含む。図15に示す間引き転写処理部は、式(2)を用いて間引き転写処理を実施するように構成されている。なお、図15に示す「32」および近傍に記されている「/」は、32本の配線が束ねられていることを意味する。 The thinning transfer processing unit illustrated in FIG. 15 includes a left reference pixel storage unit, a calculation selection processing unit, an invAngle conversion processing unit, and a transfer destination pixel storage unit. The thinning transfer processing unit shown in FIG. 15 is configured to perform the thinning transfer processing using Expression (2). Note that “32” shown in FIG. 15 and “/” written in the vicinity mean that 32 wires are bundled.
左部参照画素記憶部は、32個の左部参照画素を保持する。計算選択処理部は、式(2)に従って計算する計算処理と、計算結果に基づいた選択処理とを行う。invAngle変換処理部は、入力されたモードをinvAngleに変換する。転写先画素記憶部は、転写された左部参照画素である、32個の上部参照画素を保持する。 The left reference pixel storage unit holds 32 left reference pixels. The calculation selection processing unit performs calculation processing according to the equation (2) and selection processing based on the calculation result. The invAngle conversion processing unit converts the input mode into invAngle. The transfer destination pixel storage unit holds 32 upper reference pixels that are transferred left reference pixels.
式(2)を用いて間引き転写処理が行われる場合、どの画素がどの位置に転写されるかは、計算選択処理部が式(2)に従って計算するまで確定しない。よって、計算選択処理部には、32個の左部参照画素が全て転写される画素の候補として入力される。 When the thinning transfer process is performed using Expression (2), which pixel is transferred to which position is not determined until the calculation selection processing unit calculates according to Expression (2). Therefore, all the 32 left reference pixels are input to the calculation selection processing unit as candidates for pixels to be transferred.
また、計算選択処理部は、1個の転写先画素に対する計算処理と選択処理を行う。すなわち、式(2)を用いて間引き転写処理を実施するように構成された間引き転写処理部は、図15に示すように、計算処理と選択処理を行う計算選択処理部を32個含む。32は、転写先画素記憶部が保持する上部参照画素の数である。
The calculation selection processing unit performs calculation processing and selection processing for one transfer destination pixel. In other words, the thinning transfer processing unit configured to perform the thinning transfer process using Expression (2) includes 32 calculation selection processing units that perform calculation processing and selection processing as shown in FIG.
図15に示すように、転写先画素記憶部に保持される32個の転写先画素に、32個の計算選択処理部が1つずつ対応している。 As shown in FIG. 15, 32 calculation selection processing units correspond to 32 transfer destination pixels held in the transfer destination pixel storage unit, one by one.
各計算選択処理部には、32個の左部参照画素が全て入力される。各計算選択処理部は、計算したそれぞれの上部参照画素位置に対応する左部参照画素を、入力された32個の中からそれぞれ1つ選択する。受け付けられたモードにおいて、各計算選択処理部が選択する左部参照画素は、全て異なる。 All 32 left reference pixels are input to each calculation selection processing unit. Each calculation selection processing unit selects one left reference pixel corresponding to each calculated upper reference pixel position from among the 32 input. In the accepted mode, the left reference pixels selected by the calculation selection processing units are all different.
図15に示す間引き転写処理部は、以下に説明するように動作する。間引き転写処理部は、外部からモード番号を受け付ける。invAngle変換処理部は、入力されたモード番号をinvAngleに変換する。次いで、invAngle変換処理部は、変換したinvAngleを、32個の計算選択処理部それぞれに入力する。 The thinning transfer processing unit shown in FIG. 15 operates as described below. The thinning transfer processing unit accepts a mode number from the outside. The invAngle conversion processing unit converts the input mode number into invAngle. Next, the invAngle conversion processing unit inputs the converted invAngle to each of the 32 calculation selection processing units.
各計算選択処理部には、左部参照画素記憶部に保持されている32個の画素がそれぞれ全て入力される。各計算選択処理部は、入力されたinvAngleとそれぞれに定められた座標位置を用いて、式(2)に従って転写元になる左部参照画素を計算する。計算した後、各計算選択処理部は、左部参照画素記憶部から入力された32個の左部参照画素の中から転写元になる左部参照画素をそれぞれ決定し、選択処理を行う。 All 32 pixels held in the left reference pixel storage unit are input to each calculation selection processing unit. Each calculation selection processing unit calculates the left reference pixel that is the transfer source according to the equation (2), using the input invAngle and the coordinate position determined for each. After the calculation, each calculation selection processing unit determines a left reference pixel as a transfer source from among the 32 left reference pixels input from the left reference pixel storage unit, and performs a selection process.
上記のように、一般的な間引き転写処理を行う間引き転写処理部を構成する際、32個の計算選択処理部を含めることが求められる。すなわち、入力が32、出力が1の計算選択処理部を32個含めることが求められる。その理由は、モードが入力され、規格に従って計算が実行されなければ、転写元になる左部参照画素が確定されないためである。よって、一般的な間引き転写処理において計算処理を行う構成要素が多く存在するため、計算処理の負荷が大きいという課題がある。 As described above, when configuring a thinning transfer processing unit that performs general thinning transfer processing, it is required to include 32 calculation selection processing units. That is, it is required to include 32 calculation selection processing units with 32 inputs and 1 outputs. The reason is that if the mode is input and the calculation is not executed according to the standard, the left reference pixel as the transfer source is not determined. Therefore, since there are many components that perform calculation processing in general thinning transfer processing, there is a problem that the load of calculation processing is large.
また、一般的な間引き転写処理部を含む映像符号化装置をハードウェア回路で実現する場合、32個の計算選択処理部に相当する回路が含まれるため、予測部1206の回路規模が増大するという課題がある。すなわち、適切な位置の左部参照画素を転写先参照画素記憶回路に間引き転写する際、左部参照画素を選択するセレクタと選択位置を計算する回路に係る回路規模が大きくなり、符号化対象ブロックの画面内予測画像を生成する回路全体の規模が大きくなるという課題がある。
In addition, when a video encoding device including a general thinning transfer processing unit is realized by a hardware circuit, since a circuit corresponding to 32 calculation selection processing units is included, the circuit scale of the
そこで、本発明は、間引き転写処理における計算処理を減らすことができる映像符号化システム、映像符号化回路および映像符号化方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a video encoding system, a video encoding circuit, and a video encoding method that can reduce the calculation processing in the thinning transfer processing.
本発明による映像符号化システムは、所定のモード番号に対応する、転写される参照画素の情報が転写先ごとに示されている選択情報を用いて、所定の転写先に転写される参照画素を選択する選択手段を備えることを特徴とする。 The video encoding system according to the present invention uses reference information corresponding to a predetermined mode number to transfer the reference pixels to be transferred to each transfer destination, and selects reference pixels transferred to the predetermined transfer destination. It comprises a selection means for selecting.
本発明による映像符号化回路は、所定のモード番号に対応する、転写される参照画素の情報が転写先ごとに示されている選択情報を用いて、所定の転写先に転写される参照画素を選択する選択回路を備えることを特徴とする。 The video encoding circuit according to the present invention uses a selection information in which information of a reference pixel to be transferred corresponding to a predetermined mode number is indicated for each transfer destination, so that a reference pixel transferred to the predetermined transfer destination is determined. A selection circuit for selecting is provided.
本発明による映像符号化方法は、所定のモード番号に対応する、転写される参照画素の情報が転写先ごとに示されている選択情報を用いて、所定の転写先に転写される参照画素を選択することを特徴とする。 The video encoding method according to the present invention uses a selection information in which information of reference pixels to be transferred corresponding to a predetermined mode number is indicated for each transfer destination, and the reference pixels to be transferred to the predetermined transfer destination. It is characterized by selecting.
本発明によれば、間引き転写処理における計算処理を減らすことができる。 According to the present invention, the calculation process in the thinning transfer process can be reduced.
[構成の説明]
以下、本発明の実施形態を、図面を参照して説明する。図1は、本発明による間引き転写処理手段100の本実施形態の構成例を示すブロック図である。
[Description of configuration]
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of this embodiment of the thinning transfer processing means 100 according to the present invention.
図1に示すように、間引き転写処理手段100は、左部参照画素保持手段101と、転写先上部参照画素保持手段102と、選択情報保持手段103と、選択手段104とを含む。
As shown in FIG. 1, the thinning
左部参照画素保持手段101は、符号化対象ブロックの左側に位置する複数の参照画素を保持する機能を有する。左部参照画素保持手段101は、保持する参照画素の数だけ、参照画素が格納される格納箇所を含む。
The left reference
転写先上部参照画素保持手段102は、左部参照画素保持手段101が保持する参照画素と同数、または異なる数の複数の参照画素を保持する機能を有する。転写先上部参照画素保持手段102は、保持する参照画素の数だけ、参照画素が格納される格納箇所を含む。
The transfer destination upper reference
選択情報保持手段103は、予め定められた選択情報を保持する機能を有する。間引き転写処理手段100にモード番号が入力されると、入力されたモード番号は、選択情報保持手段103に入力される。選択情報保持手段103は、入力されたモード番号に対応する選択情報を読み出す。
The selection
選択手段104は、転写先上部参照画素保持手段102に転写される左部参照画素を選択する機能を有する。選択手段104は、左部参照画素保持手段101に保持されている参照画素の一部と、選択情報保持手段103から読み出された選択情報を受け付ける。
The
画素の一部と選択情報を受け付けた後、選択手段104は、転写先上部参照画素保持手段102の一部の格納箇所に転写される左部参照画素を選択する。なお、図1に示すように、転写先上部参照画素保持手段102の一部の格納箇所には、左部参照画素保持手段101の一部の格納箇所が直接接続されている。
After receiving a part of the pixel and the selection information, the
なお、図1に示す左部参照画素保持手段は、右部参照画素保持手段であってもよい。また、図1に示す転写先上部参照画素保持手段は、転写先下部参照画素保持手段であってもよい。 The left reference pixel holding unit shown in FIG. 1 may be a right reference pixel holding unit. The transfer destination upper reference pixel holding unit shown in FIG. 1 may be a transfer destination lower reference pixel holding unit.
また、図1に示す左部参照画素保持手段および転写先上部参照画素保持手段は1列に並んだ格納箇所を含むが、左部参照画素保持手段および転写先上部参照画素保持手段は、2列に並んだ格納箇所、または2列以上の複数列に並んだ格納箇所を含んでもよい。 Further, the left reference pixel holding means and the transfer destination upper reference pixel holding means shown in FIG. 1 include storage locations arranged in a line, but the left reference pixel holding means and the transfer destination upper reference pixel holding means have two rows. Storage locations arranged in a row, or storage locations arranged in two or more rows.
図2は、本発明による選択手段104の本実施形態の構成例を示すブロック図である。図2に示すように、選択手段104は、セレクタ104−Aと、セレクタ104−Bとを含む。図2には2個のセレクタが示されているが、選択手段104は、2個以上のセレクタを含んでもよい。
FIG. 2 is a block diagram showing a configuration example of the present embodiment of the
セレクタ104−Aとセレクタ104−Bには、左部参照画素保持手段101に保持されている左部参照画素のうち、左部参照画素保持手段101に保持されている左部参照画素全体の数よりも少ない数の左部参照画素が入力される。
The selector 104-A and selector 104-B include the total number of left reference pixels held in the left reference
[動作の説明]
以下、本実施形態の間引き転写処理手段100の動作を図3を参照して説明する。図3は、本実施形態における間引き転写処理手段100による転写処理の動作を示すフローチャートである。
[Description of operation]
Hereinafter, the operation of the thinning
転写処理が開始されると、モード番号が間引き転写処理手段100に入力される(ステップS101)。入力されたモード番号は、選択情報保持手段103に入力される。選択情報保持手段103は、入力されたモード番号に対応する選択情報を読み出す(ステップS102)。選択情報保持手段103は、読み出した選択情報を選択手段104に入力する。
When the transfer process is started, the mode number is input to the thinning transfer processing unit 100 (step S101). The input mode number is input to the selection
選択手段104には、左部参照画素保持手段101に保持されている左部参照画素の一部が入力される。選択手段104は、入力された選択情報を用いて、転写先上部参照画素保持手段102に保持される転写先上部参照画素の格納箇所に入力される、左部参照画素を選択する(ステップS103)。
A part of the left reference pixel held in the left reference pixel holding means 101 is input to the selection means 104. Using the input selection information, the
具体的には、選択手段104に入力された選択情報が、選択手段104内の各セレクタにそれぞれ入力される。各セレクタには、左部参照画素保持手段101に保持されている左部参照画素の一部が入力される。各セレクタは、入力された選択情報を用いて、対応する転写先上部参照画素の格納箇所に入力される、左部参照画素をそれぞれ選択する。
Specifically, the selection information input to the
選択された左部参照画素は、転写先上部参照画素保持手段102の対応する格納箇所に入力される。また、左部参照画素が格納される格納箇所が直接接続されている、転写先上部参照画素が格納される格納箇所には、接続元の左部参照画素がそのまま入力される。左部参照画素保持手段101に保持されている全ての左部参照画素を転写した後、間引き転写処理手段100は、転写処理を終了する。
The selected left reference pixel is input to the corresponding storage location of the transfer destination upper reference pixel holding means 102. Further, the connection-source left reference pixel is directly input to the storage location where the transfer destination upper reference pixel is stored, where the storage location where the left reference pixel is stored is directly connected. After all the left reference pixels held in the left reference
[効果の説明]
以下、本実施形態による効果を説明する。本実施形態における間引き転写処理手段は、左部参照画素保持手段と、転写先上部参照画素保持手段と、選択情報保持手段と、選択手段とを含む。本実施形態における転写先上部参照画素保持手段の一部の格納箇所は、左部参照画素保持手段の一部の格納箇所に直接接続されている。すなわち、全ての転写先参照画素に関する計算処理が求められないため、間引き転写処理手段は、間引き転写処理における計算処理を減らすことができる。
[Description of effects]
Hereinafter, the effect by this embodiment is demonstrated. The thinning transfer processing means in this embodiment includes a left reference pixel holding means, a transfer destination upper reference pixel holding means, a selection information holding means, and a selection means. In this embodiment, a part of the storage location of the transfer destination upper reference pixel holding unit is directly connected to a part of the storage location of the left reference pixel holding unit. That is, since the calculation process for all the transfer destination reference pixels is not required, the thinning transfer processing unit can reduce the calculation process in the thinning transfer process.
また、転写先上部参照画素保持手段の残りの格納箇所は、予め計算された、選択される可能性がある参照画素が格納される、全体より少ない数の左部参照画素保持手段の格納箇所にのみ、選択手段を介して接続されている。すなわち、本実施形態における間引き転写処理手段は、選択手段に入力される左部参照画素の数を32個以下にできる。 In addition, the remaining storage locations of the transfer destination upper reference pixel holding means are stored in the storage locations of the left reference pixel holding means that are calculated in advance and that store reference pixels that may be selected. Only connected through the selection means. That is, the thinning transfer processing unit in this embodiment can reduce the number of left reference pixels input to the selection unit to 32 or less.
また、本実施形態における選択手段は、予め選択情報保持手段に保持されている選択情報に基づいて、転写される参照画素を選択するように構成されている。すなわち、入力される左部参照画素の数が32個よりも少なく、選択処理に係る計算処理が求められないため、本実施形態の間引き転写処理手段を含む映像符号化装置がハードウェア回路で実現された場合、選択手段を実現する回路の規模が削減される可能性がある。 In addition, the selection unit in the present embodiment is configured to select a reference pixel to be transferred based on selection information previously held in the selection information holding unit. That is, since the number of input left reference pixels is less than 32 and calculation processing related to selection processing is not required, the video encoding device including the thinning transfer processing unit of the present embodiment is realized by a hardware circuit. In such a case, the scale of the circuit that realizes the selection means may be reduced.
[構成の説明]
以下、本発明の実施例を、図面を参照して説明する。図4は、本発明による間引き転写処理回路200の構成例を示すブロック図である。
[Description of configuration]
Embodiments of the present invention will be described below with reference to the drawings. FIG. 4 is a block diagram showing a configuration example of the thinning
図4に示すように、間引き転写処理回路200は、左部参照画素保持回路201と、転写先上部参照画素保持回路202と、選択情報保持メモリ203と、選択回路204とを含む。
As shown in FIG. 4, the thinning
左部参照画素保持回路201、転写先上部参照画素保持回路202、選択情報保持メモリ203および選択回路204は、それぞれ左部参照画素保持手段101、転写先上部参照画素保持手段102、選択情報保持手段103および選択手段104と同様の機能を有する。
The left reference
左部参照画素保持回路201と転写先上部参照画素保持回路202は、例えば、レジスタ等の順序回路や、ANDゲートやORゲート等のゲートで構成される組み合わせ回路である。また、左部参照画素保持回路201と転写先上部参照画素保持回路202は、SRAM(Static Random Access Memory)や、DRAM(Dynamic Random Access Memory)等のメモリ素子等で実現されてもよい。
The left reference
選択情報保持メモリ203は、例えば、レジスタ等の順序回路や、ANDゲートやORゲート等のゲートで構成される組み合わせ回路である。また、選択情報保持メモリ203は、SRAMやDRAM等のメモリ素子等で実現されてもよい。
The selection
図5は、本発明による選択回路204の構成例を示すブロック図である。選択回路204は、セレクタ回路204−Aと、セレクタ回路204−Bと、セレクタ回路204−Cとを含む。
FIG. 5 is a block diagram showing a configuration example of the
なお、図5に示す「選択情報」の近傍に記されている「\」は、複数の配線が束ねられていることを意味する。すなわち、各セレクタ回路への入力数および入力源は異なるため、セレクタ回路204−A、セレクタ回路204−B、およびセレクタ回路204−Cには、同一の制御信号ではなく、それぞれ異なる選択情報が入力される。 Note that “\” written in the vicinity of “selection information” shown in FIG. 5 means that a plurality of wirings are bundled. That is, since the number of inputs to each selector circuit and the input source are different, the selector circuit 204-A, the selector circuit 204-B, and the selector circuit 204-C are input with different selection information instead of the same control signal. Is done.
本実施例における間引き転写処理回路200は、符号化対象ブロックの最大サイズが32x32である場合に対応している。よって、左部参照画素保持回路201は、最大32個の左部参照画素を保持する。また、転写先上部参照画素保持回路202は、左部参照画素保持回路201が保持できる左部参照画素の数と同じ数の、32個の転写先上部参照画素を保持できる。
The thinning
本実施例では、−2番から−26番までの転写先上部参照画素が格納される全ての格納箇所にセレクタ回路が1つずつ接続されている。各セレクタ回路には、2〜7個のいずれかの個数の左部参照画素が格納される格納箇所がそれぞれ接続されている。なお、図5において、転写先上部参照画素保持回路202の格納箇所および選択回路204のセレクタ回路は、一部省略されている。
In this embodiment, one selector circuit is connected to all the storage locations where the transfer destination upper reference pixels from -2 to -26 are stored. Each selector circuit is connected to a storage location in which any number of 2 to 7 left reference pixels are stored. In FIG. 5, the storage location of the transfer destination upper reference
また、図5に示すように、−1番と、−27番から−32番までの転写先上部参照画素が格納される格納箇所には、同じ番号の左部参照画素が格納される格納箇所が直接接続されている。 Further, as shown in FIG. 5, the storage locations where the transfer destination upper reference pixels from -1 and -27 to -32 are stored are the storage locations where the left reference pixels of the same number are stored. Are directly connected.
次に、選択情報保持メモリ203に記憶される選択情報の具体例を、図5〜図7を参照して説明する。図6は、選択情報保持メモリ203に記憶される選択情報の例を示す説明図である。また、図7は、選択情報保持メモリ203に記憶される選択情報の他の例を示す説明図である。
Next, specific examples of selection information stored in the selection
図6に示すx座標は、転写先上部参照画素の番号である。また、図6に示すMode番号は、間引き転写処理回路200に入力されるモード番号である。図6には、符号化対象ブロックの最大サイズが32x32であるときの、セレクタ回路に接続される転写先上部参照画素保持回路202の格納箇所に入力される左部参照画素の番号の例が示されている。
The x coordinate shown in FIG. 6 is the number of the transfer destination upper reference pixel. 6 is a mode number input to the thinning
図6を参照すると、例えばモード番号が18の時、図5における−2番の転写先上部参照画素が格納される格納箇所には、−2番の左部参照画素が入力される。同様に、モード番号が19、20、21、22、23、24、25の時、図5における−2番の転写先上部参照画素が格納される格納箇所には、−2番、−3番、−3番、−3番、−5番、−7番、−17番の左部参照画素がそれぞれ入力される。 Referring to FIG. 6, for example, when the mode number is 18, the -2 left reference pixel is input to the storage location where the -2 transfer destination upper reference pixel in FIG. 5 is stored. Similarly, when the mode number is 19, 20, 21, 22, 23, 24, 25, the storage location where the transfer destination upper reference pixel of -2 in FIG. , −3, −3, −5, −7, and −17 left reference pixels are input, respectively.
よって、図5に示すように、−2番の転写先上部参照画素が格納される格納箇所に接続するセレクタ回路204−Aには、−2番、−3番、−5番、−7番、−17番の左部参照画素が入力されるように設計されている。 Therefore, as shown in FIG. 5, the selector circuit 204-A connected to the storage location where the transfer destination upper reference pixel of -2 is stored has -2, -3, -5, and -7. , No. 17 left reference pixel is designed to be input.
なお、図6に示す*の箇所は、対応するモードにおいてx座標の番号の転写先上部参照画素が参照されないため、どの左部参照画素が入力されてもよいことを意味する。例えば、モード番号が25の時、図5における−3番の転写先上部参照画素が格納される格納箇所には、どの左部参照画素が入力されてもよい。 In FIG. 6, * indicates that any left reference pixel may be input because the transfer destination upper reference pixel of the x coordinate number is not referred to in the corresponding mode. For example, when the mode number is 25, any left reference pixel may be input to the storage location where the third transfer destination upper reference pixel in FIG. 5 is stored.
図7には、符号化対象ブロックの最大サイズが16x16であるときの、セレクタ回路に接続される転写先上部参照画素保持回路202の格納箇所に入力される左部参照画素の番号の例が示されている。
FIG. 7 shows an example of the number of the left reference pixel input to the storage location of the transfer destination upper reference
図6に示す左部参照画素の番号と図7に示す左部参照画素の番号を比較すると、図7に示す左部参照画素の番号は、全て図6に示す左部参照画素の番号に一致する。 When the numbers of the left reference pixels shown in FIG. 6 are compared with the numbers of the left reference pixels shown in FIG. 7, the numbers of the left reference pixels shown in FIG. 7 all match the numbers of the left reference pixels shown in FIG. To do.
すなわち、符号化対象ブロックの最大サイズが32x32であるときの選択情報さえ保持していれば、間引き転写処理回路200は、どのサイズの符号化対象ブロックにも対応できる。符号化対象ブロックの最大サイズが32x32であるときの選択情報を使用する場合、間引き転写処理回路200は、符号化対象ブロックのサイズが常に最大のブロックサイズであるとみなして間引き転写処理を行う。
That is, as long as the selection information when the maximum size of the encoding target block is 32 × 32 is held, the thinning
[動作の説明]
以下、本実施例の間引き転写処理回路200の動作を図8を参照して説明する。図8は、間引き転写処理回路200による転写処理の動作を示すフローチャートである。
[Description of operation]
The operation of the thinning
転写処理が開始されると、モード番号が間引き転写処理回路200に入力される(ステップS201)。入力されたモード番号は、選択情報保持メモリ203に入力される。選択情報保持メモリ203は、入力されたモード番号に対応する選択情報を読み出す(ステップS202)。選択情報保持メモリ203は、読み出した選択情報を選択回路204に入力する。
When the transfer process is started, the mode number is input to the thinning transfer process circuit 200 (step S201). The input mode number is input to the selection
選択回路204に入力された選択情報は、選択回路204内の各セレクタ回路それぞれに入力される。また、選択回路204には、左部参照画素保持回路201に保持されている左部参照画素のうち、−2番から−32番の左部参照画素が入力される。
The selection information input to the
選択回路204内の各セレクタ回路は、入力された選択情報を用いて、転写先上部参照画素保持回路202に保持される−2番から−26番の転写先上部参照画素の格納箇所に入力される、左部参照画素をそれぞれ選択する(ステップS203)。
Each selector circuit in the
選択された左部参照画素は、転写先上部参照画素保持回路202の対応する格納箇所に入力される。また、左部参照画素が格納される格納箇所が直接接続されている、転写先上部参照画素が格納される格納箇所には、接続元の左部参照画素がそのまま入力される。左部参照画素保持回路201に保持されている全ての左部参照画素を転写した後、間引き転写処理回路200は、転写処理を終了する。
The selected left reference pixel is input to the corresponding storage location of the transfer destination upper reference
[効果の説明]
以下、本実施例による効果を説明する。本実施例における間引き転写処理回路の選択回路は、予め選択情報保持メモリに保持されている選択情報に基づいて、転写される左部参照画素を選択するように構成されている。よって、選択処理に係る計算処理が求められず、セレクタ回路の回路規模が削減される可能性がある。
[Description of effects]
Hereinafter, the effects of the present embodiment will be described. The selection circuit of the thinning transfer processing circuit in the present embodiment is configured to select the left reference pixel to be transferred based on the selection information held in advance in the selection information holding memory. Therefore, calculation processing related to selection processing is not required, and the circuit scale of the selector circuit may be reduced.
本実施例における画面内予測画像生成回路は、画面内予測画像を生成する前の処理を行う、左部参照画素が入力される間引き転写処理回路の回路規模を削減できる。その理由は、間引き転写処理回路に含まれるセレクタ回路が、入力されたモード番号に対応する選択情報を参照して転写元を選択することによって計算処理が不要になり、セレクタ回路の回路規模が削減されるためである。よって、ユーザは、画面内予測画像生成回路の回路規模を増大させずに画面内予測画像を生成できる。 The intra-screen prediction image generation circuit in the present embodiment can reduce the circuit scale of the thinning transfer processing circuit that performs the process before generating the intra-screen prediction image and receives the left reference pixel. The reason is that the selector circuit included in the thinning transfer processing circuit refers to the selection information corresponding to the input mode number and selects the transfer source, thereby eliminating the calculation process and reducing the circuit scale of the selector circuit. It is to be done. Therefore, the user can generate an intra-screen prediction image without increasing the circuit scale of the intra-screen prediction image generation circuit.
また、本実施例における間引き転写処理回路において、一部の転写先上部参照画素に関する転写処理に対してセレクタ回路が不要であるため、選択回路の回路規模がより削減される可能性がある。 Further, in the thinning transfer processing circuit according to the present embodiment, the selector circuit is not necessary for the transfer processing related to some transfer destination upper reference pixels, so that the circuit scale of the selection circuit may be further reduced.
また、本実施例における間引き転写処理回路が、符号化対象ブロックが最大サイズであるときの選択情報のみを保持する場合、選択情報保持メモリのメモリ量が削減される可能性がある。 In addition, when the thinning transfer processing circuit according to the present embodiment holds only selection information when the encoding target block has the maximum size, the memory amount of the selection information holding memory may be reduced.
また、本実施例における間引き転写処理回路は、対称性を有するように容易に拡張される。図9は、本発明による間引き転写処理回路300の構成例を示すブロック図である。
In addition, the thinning transfer processing circuit in this embodiment is easily expanded to have symmetry. FIG. 9 is a block diagram showing a configuration example of the thinning
図9は、図4に示す間引き転写処理回路200が拡張された間引き転写処理回路300を示す。図9に示すように、間引き転写処理回路300は、左部参照画素保持回路301と、転写先上部参照画素保持回路302と、選択情報保持メモリ303と、上部選択回路304と、上部参照画素保持回路305と、転写先左部参照画素保持回路306と、左部選択回路307とを含む。
FIG. 9 shows a thinning
左部参照画素保持回路301、転写先上部参照画素保持回路302、選択情報保持メモリ303および上部選択回路304は、それぞれ左部参照画素保持回路201、転写先上部参照画素保持回路202、選択情報保持メモリ203および選択回路204に対応する。
The left reference
上部参照画素保持回路305、転写先左部参照画素保持回路306および左部選択回路307は、それぞれ左部参照画素保持回路301、転写先上部参照画素保持回路302および上部選択回路304と同様の機能を有する。
The upper reference
間引き転写処理回路300にモード番号が入力されると、選択情報保持メモリ303は、入力されたモード番号に対応する選択情報を読み出す。選択情報保持メモリ303は、入力されたモード番号に基づいて、転写先上部参照画素保持回路302への転写処理、転写先左部参照画素保持回路306への転写処理、両方の回路への転写処理のいずれの転写処理を行うかを決定する。選択情報保持メモリ303は、決定した転写処理に基づいて、読み出す選択情報を決定する。
When the mode number is input to the thinning
上部選択回路304と左部選択回路307は、読み出された選択情報に従って選択処理を実行する。上部選択回路304と左部選択回路307は、同様の機能を有する。間引き転写処理回路300は、上部選択回路304と左部選択回路307の2つの選択回路を含む代わりに、上部選択手段と左部選択手段の両方の選択手段を提供する1つの選択回路のみを含んでもよい。
The
また、上記の各実施形態および各実施例を、ハードウェアで構成することも可能であるが、例えば記録媒体に記録されたコンピュータプログラムにより実現することも可能である。 Further, each of the above embodiments and examples can be configured by hardware, but can also be realized by a computer program recorded on a recording medium, for example.
図10に示す情報処理システムは、プロセッサ1001、プログラムメモリ1002、映像データを格納するための記憶媒体(記録媒体)1003、およびビットストリーム等のデータを格納するための記憶媒体1004を備える。記憶媒体1003と記憶媒体1004とは、別個の記憶媒体であってもよいし、同一の記憶媒体からなる記憶領域であってもよい。記憶媒体として、ハードディスク等の磁気記憶媒体を用いることができる。記憶媒体1003において、少なくともプログラムが記憶される領域は、一時的でない有形な記憶領域(non-transitory tangible media )である。
The information processing system shown in FIG. 10 includes a
図10に示された情報処理システムにおいて、プログラムメモリ1002には、図1、図2のそれぞれに示された各ブロックの機能を実現するためのプログラムが格納される。そして、プロセッサ1001は、プログラムメモリ1002に格納されているプログラムに従って処理を実行することによって、図1に示された間引き転写処理手段の機能、または図2に示された選択手段の機能を実現する。
In the information processing system shown in FIG. 10, the
次に、本発明の概要を説明する。図11は、本発明による映像符号化システムの概要を示すブロック図である。本発明による映像符号化システム10は、所定のモード番号に対応する、転写される参照画素の情報が転写先ごとに示されている選択情報を用いて、所定の転写先に転写される参照画素を選択する選択手段11(例えば、選択手段104)を備える。
Next, the outline of the present invention will be described. FIG. 11 is a block diagram showing an outline of a video encoding system according to the present invention. The
そのような構成により、映像符号化システムは、間引き転写処理における計算処理を減らすことができる。 With such a configuration, the video encoding system can reduce the calculation process in the thinning transfer process.
また、映像符号化システム10は、参照画素を保持する参照画素保持手段と、参照画素が転写された画素である転写先参照画素を保持する転写先参照画素保持手段とを備え、参照画素保持手段に保持されている参照画素のうちの一部の画素は、選択手段11を介さずに直接転写先参照画素保持手段に転写されてもよい。
Further, the
そのような構成により、映像符号化システムは、選択手段の規模を全ての転写先参照画素に対して選択処理を行う場合に比べて削減できる。 With such a configuration, the video encoding system can reduce the scale of the selection unit as compared with the case where selection processing is performed on all transfer destination reference pixels.
また、選択手段11は、転写される参照画素を選択するセレクタ(例えば、セレクタ104−A、セレクタ104−B)を含み、セレクタに入力される参照画素の数は、参照画素保持手段に保持されている参照画素全体の数よりも少なくてもよい。
The
そのような構成により、映像符号化システムは、選択手段に含まれるセレクタの規模を、全ての参照画素が入力される場合に比べて削減できる。 With such a configuration, the video encoding system can reduce the scale of the selector included in the selection unit as compared to the case where all reference pixels are input.
また、選択情報は、対応する符号化対象ブロックのサイズよりも小さいサイズの符号化対象ブロックに対応する選択情報を包含してもよい。 The selection information may include selection information corresponding to an encoding target block having a size smaller than the size of the corresponding encoding target block.
そのような構成により、映像符号化システムは、選択情報が記憶される記憶手段の規模を、各サイズの符号化対象ブロックに対応する選択情報が全て記憶される場合に比べて削減できる。 With such a configuration, the video encoding system can reduce the scale of the storage unit in which the selection information is stored as compared with the case where all the selection information corresponding to the encoding target blocks of each size is stored.
また、参照画素保持手段は、左部参照画素を保持する左部参照画素保持手段(例えば、左部参照画素保持手段101)を含み、転写先参照画素保持手段は、左部参照画素が転写された画素である転写先上部参照画素を保持する転写先上部参照画素保持手段(例えば、転写先上部参照画素保持手段102)を含んでもよい。 The reference pixel holding unit includes a left reference pixel holding unit (for example, the left reference pixel holding unit 101) that holds the left reference pixel, and the transfer destination reference pixel holding unit transfers the left reference pixel. A transfer destination upper reference pixel holding unit (for example, a transfer destination upper reference pixel holding unit 102) that holds the transfer destination upper reference pixel that is a pixel may be included.
また、参照画素保持手段は、上部参照画素を保持する上部参照画素保持手段(例えば、上部参照画素保持回路305)を含み、転写先参照画素保持手段は、上部参照画素が転写された画素である転写先左部参照画素を保持する転写先左部参照画素保持手段(例えば、転写先左部参照画素保持回路306)を含んでもよい。 The reference pixel holding unit includes an upper reference pixel holding unit (for example, an upper reference pixel holding circuit 305) that holds the upper reference pixel, and the transfer destination reference pixel holding unit is a pixel to which the upper reference pixel is transferred. A transfer destination left reference pixel holding unit (for example, a transfer destination left reference pixel holding circuit 306) that holds the transfer destination left reference pixel may be included.
本発明は、動画像符号化において画面内予測を行うシステムや、画面内予測を行う回路の用途に適用可能である。また、本発明は、上記の画面内予測が用いられた静止画の圧縮の用途にも適用可能である。 INDUSTRIAL APPLICABILITY The present invention can be applied to a system for performing intra prediction in moving image encoding and a circuit for performing intra prediction. The present invention can also be applied to the use of still image compression using the above-described intra-screen prediction.
10 映像符号化システム
11 選択手段
100 間引き転写処理手段
101 左部参照画素保持手段
102 転写先上部参照画素保持手段
103 選択情報保持手段
104 選択手段
104−A、104−B セレクタ
200、300 間引き転写処理回路
201、301 左部参照画素保持回路
202、302 転写先上部参照画素保持回路
203、303 選択情報保持メモリ
204 選択回路
204−A、204−B、204−C セレクタ回路
304 上部選択回路
305 上部参照画素保持回路
306 転写先左部参照画素保持回路
307 左部選択回路
1001 プロセッサ
1002 プログラムメモリ
1003、1004 記憶媒体
1201 変換部
1202 量子化部
1203 エントロピー符号化部
1204 逆量子化/逆変換部
1205 バッファ
1206 予測部
1207 最適予測モード決定部
DESCRIPTION OF
Claims (10)
ことを特徴とする映像符号化システム。 A selection unit that selects reference pixels to be transferred to a predetermined transfer destination using selection information in which information of reference pixels to be transferred corresponding to a predetermined mode number is indicated for each transfer destination is provided. A video encoding system.
前記参照画素保持手段に保持されている前記参照画素のうちの一部の画素は、選択手段を介さずに直接前記転写先参照画素保持手段に転写される
請求項1記載の映像符号化システム。 Reference pixel holding means for holding a reference pixel, and transfer destination reference pixel holding means for holding a transfer destination reference pixel that is a pixel to which the reference pixel is transferred,
The video encoding system according to claim 1, wherein some of the reference pixels held in the reference pixel holding unit are directly transferred to the transfer destination reference pixel holding unit without going through a selection unit.
前記セレクタに入力される参照画素の数は、参照画素保持手段に保持されている参照画素全体の数よりも少ない
請求項2記載の映像符号化システム。 The selection means includes a selector for selecting a reference pixel to be transferred,
The video encoding system according to claim 2, wherein the number of reference pixels input to the selector is smaller than the total number of reference pixels held in a reference pixel holding unit.
請求項1から請求項3のうちのいずれか1項に記載の映像符号化システム。 The video encoding system according to any one of claims 1 to 3, wherein the selection information includes selection information corresponding to an encoding target block having a size smaller than a size of a corresponding encoding target block. .
転写先参照画素保持手段は、前記左部参照画素が転写された画素である転写先上部参照画素を保持する転写先上部参照画素保持手段を含む
請求項2から請求項4のうちのいずれか1項に記載の映像符号化システム。 The reference pixel holding means includes a left reference pixel holding means for holding a left reference pixel,
5. The transfer destination reference pixel holding unit includes a transfer destination upper reference pixel holding unit that holds a transfer destination upper reference pixel that is a pixel to which the left reference pixel is transferred. 5. The video encoding system according to item.
転写先参照画素保持手段は、前記上部参照画素が転写された画素である転写先左部参照画素を保持する転写先左部参照画素保持手段を含む
請求項2から請求項5のうちのいずれか1項に記載の映像符号化システム。 The reference pixel holding means includes an upper reference pixel holding means for holding an upper reference pixel,
The transfer destination reference pixel holding unit includes a transfer destination left reference pixel holding unit that holds a transfer destination left reference pixel that is a pixel to which the upper reference pixel is transferred. 2. The video encoding system according to item 1.
ことを特徴とする映像符号化回路。 A selection circuit that selects reference pixels to be transferred to a predetermined transfer destination using selection information in which information of reference pixels to be transferred corresponding to a predetermined mode number is indicated for each transfer destination is provided. A video encoding circuit.
前記参照画素保持回路に保持されている前記参照画素のうちの一部の画素は、選択回路を介さずに直接前記転写先参照画素保持回路に転写される
請求項7記載の映像符号化回路。 A reference pixel holding circuit that holds a reference pixel; and a transfer destination reference pixel holding circuit that holds a transfer destination reference pixel that is a pixel to which the reference pixel is transferred;
The video encoding circuit according to claim 7, wherein some of the reference pixels held in the reference pixel holding circuit are directly transferred to the transfer destination reference pixel holding circuit without going through a selection circuit.
前記セレクタ回路に入力される参照画素の数は、参照画素保持回路に保持されている参照画素全体の数よりも少ない
請求項8記載の映像符号化回路。 The selection circuit includes a selector circuit that selects a reference pixel to be transferred,
The video encoding circuit according to claim 8, wherein the number of reference pixels input to the selector circuit is smaller than the total number of reference pixels held in a reference pixel holding circuit.
ことを特徴とする映像符号化方法。 A video code that selects reference pixels to be transferred to a predetermined transfer destination using selection information in which information of reference pixels to be transferred corresponding to a predetermined mode number is indicated for each transfer destination. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060970A JP6492847B2 (en) | 2015-03-24 | 2015-03-24 | Video encoding system, video encoding circuit, and video encoding method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060970A JP6492847B2 (en) | 2015-03-24 | 2015-03-24 | Video encoding system, video encoding circuit, and video encoding method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181800A true JP2016181800A (en) | 2016-10-13 |
JP6492847B2 JP6492847B2 (en) | 2019-04-03 |
Family
ID=57132820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015060970A Active JP6492847B2 (en) | 2015-03-24 | 2015-03-24 | Video encoding system, video encoding circuit, and video encoding method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6492847B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191295A (en) * | 2011-03-09 | 2012-10-04 | Canon Inc | Image coding apparatus, image coding method, program, image decoding apparatus, image decoding method, and program |
JP2014131162A (en) * | 2012-12-28 | 2014-07-10 | Nippon Telegr & Teleph Corp <Ntt> | Intra-prediction encoding method, intra-prediction decoding method, intra-prediction encoding device, intra-prediction decoding device, program therefor, and program recorded recording medium |
JP2014158306A (en) * | 2010-07-14 | 2014-08-28 | Ntt Docomo Inc | Simplified intra prediction for video coding |
-
2015
- 2015-03-24 JP JP2015060970A patent/JP6492847B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014158306A (en) * | 2010-07-14 | 2014-08-28 | Ntt Docomo Inc | Simplified intra prediction for video coding |
JP2012191295A (en) * | 2011-03-09 | 2012-10-04 | Canon Inc | Image coding apparatus, image coding method, program, image decoding apparatus, image decoding method, and program |
JP2014131162A (en) * | 2012-12-28 | 2014-07-10 | Nippon Telegr & Teleph Corp <Ntt> | Intra-prediction encoding method, intra-prediction decoding method, intra-prediction encoding device, intra-prediction decoding device, program therefor, and program recorded recording medium |
Also Published As
Publication number | Publication date |
---|---|
JP6492847B2 (en) | 2019-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6764507B2 (en) | Inter-prediction method and its device | |
TWI759389B (en) | Low-complexity sign prediction for video coding | |
US10771809B2 (en) | Picture prediction method and picture prediction apparatus | |
JP6378433B2 (en) | AMVP and merge candidate list derivation for intra BC and inter prediction integration | |
JP2022507683A (en) | Decoder side motion vector improvement | |
CN113424536B (en) | Method and apparatus for video encoding and decoding | |
US20130329784A1 (en) | Method and Apparatus for Line Buffer Reduction for Video Processing | |
TW202015423A (en) | Methods and apparatus for generating affine candidates | |
KR20180058224A (en) | Modeling-based image decoding method and apparatus in video coding system | |
JP7507827B2 (en) | Video decoding method and video decoder | |
TW202038614A (en) | Spatio-temporal motion vector prediction patterns for video coding | |
JP2015195575A (en) | Moving picture encoding device and method | |
JP2022539937A (en) | Image component prediction method, encoder, decoder, and storage medium | |
KR20220085836A (en) | Video coding method and device | |
JP7189370B2 (en) | Signaling Interpolation Filter Selection Based on CU | |
WO2013014693A1 (en) | Video decoding method and image encoding method | |
JP6187826B2 (en) | Moving picture coding apparatus and moving picture coding method | |
JP2022513814A (en) | Inter-prediction method and equipment | |
JP6492847B2 (en) | Video encoding system, video encoding circuit, and video encoding method | |
TWI809200B (en) | Restrictions for the worst-case bandwidth reduction in video coding | |
JP6825699B2 (en) | Moving image processing device, moving image processing method, and moving image processing program | |
JP6308409B2 (en) | Moving picture coding apparatus and moving picture coding method | |
WO2021046692A1 (en) | Resolution-adaptive video coding with conditional interpolation filters | |
JP5957513B2 (en) | Video decoding method | |
JP2016187140A (en) | Block size determination method, block size determination device and block size determination program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6492847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |