JP2016181151A - Voltage division circuit and mass analysis device - Google Patents
Voltage division circuit and mass analysis device Download PDFInfo
- Publication number
- JP2016181151A JP2016181151A JP2015061339A JP2015061339A JP2016181151A JP 2016181151 A JP2016181151 A JP 2016181151A JP 2015061339 A JP2015061339 A JP 2015061339A JP 2015061339 A JP2015061339 A JP 2015061339A JP 2016181151 A JP2016181151 A JP 2016181151A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- variable resistance
- resistance element
- circuit
- dividing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Electron Tubes For Measurement (AREA)
Abstract
Description
本発明は、電圧分割回路および質量分析装置に関する。 The present invention relates to a voltage dividing circuit and a mass spectrometer.
電圧分割回路として、複数の固定抵抗素子を直列に接続した回路が知られている。このような電圧分割回路では、固定抵抗素子の抵抗分割電圧をそのまま出力する。 As a voltage dividing circuit, a circuit in which a plurality of fixed resistance elements are connected in series is known. In such a voltage dividing circuit, the resistance dividing voltage of the fixed resistance element is output as it is.
また、特許文献１には、正負両極性の入力電圧を任意の電圧に分割する機能を有する電圧分割回路が開示されている。特許文献１の電圧分割回路では、電源ラインに複数の直列抵抗からなる分圧回路を接続して正または負の電圧源を切り替えて供給し、分圧比を設定電圧に従って変えて分圧回路の抵抗の直列接続点から出力電圧を取り出す。そして、印加するバイアスにより抵抗値が変化する可変抵抗素子と逆流素子との２組の直列回路を相互に逆方向にして分圧回路を構成する抵抗の一部に並列接続し、出力電圧をモニターして設定電圧と比較し比較誤差信号により可変抵抗素子のバイアスを制御する。これにより、正負両極性の入力電圧を任意の電圧に分割することができる。 Patent Document 1 discloses a voltage divider circuit having a function of dividing a positive and negative input voltage into an arbitrary voltage. In the voltage dividing circuit of Patent Document 1, a voltage dividing circuit composed of a plurality of series resistors is connected to a power supply line, and a positive or negative voltage source is switched and supplied. The output voltage is taken out from the series connection point. Then, two sets of series circuits of a variable resistance element and a backflow element whose resistance value changes depending on the applied bias are connected in parallel to a part of the resistors constituting the voltage dividing circuit, and the output voltage is monitored. Then, the bias of the variable resistance element is controlled by the comparison error signal in comparison with the set voltage. Thereby, the input voltage of both positive and negative polarities can be divided into arbitrary voltages.
このような電圧分割回路は、例えば、分析対象である試料中の分子をイオン化し、電場や磁場を利用して質量分離し、分離されたイオンを検出器で検出する質量分析装置の電源として用いられる。 Such a voltage divider circuit is used, for example, as a power source for a mass spectrometer that ionizes molecules in a sample to be analyzed, performs mass separation using an electric field or magnetic field, and detects the separated ions with a detector. It is done.
しかしながら、上述した複数の固定抵抗素子を直列に接続した電圧分割回路を用いる場合、出力に接続された負荷が不定、もしくは負荷が変動する場合には、出力電圧が任意に定まらないという問題がある。これは、出力に接続されている負荷のインピーダンスの影響を受けて、抵抗素子と負荷による並列インピーダンスが変動してしまうためである。 However, in the case of using the voltage dividing circuit in which the plurality of fixed resistance elements described above are connected in series, there is a problem that the output voltage is not arbitrarily determined when the load connected to the output is indefinite or the load fluctuates. . This is because the parallel impedance due to the resistance element and the load varies under the influence of the impedance of the load connected to the output.
また、複数の固定抵抗素子を直列に接続した電圧分割回路では、出力に接続された負荷が容量性負荷の場合、電圧の立ち上がりの速度、および立ち下がりの速度が極端に低下する場合がある。これは、電圧分割回路と負荷の容量により構成されるＲＣ回路の時定数によって、立ち上がり速度、および立ち下がりの速度が制限されるためである。 Further, in a voltage dividing circuit in which a plurality of fixed resistance elements are connected in series, when the load connected to the output is a capacitive load, the rising speed and falling speed of the voltage may be extremely reduced. This is because the rising speed and the falling speed are limited by the time constant of the RC circuit configured by the voltage dividing circuit and the load capacitance.
また、特許文献１に開示された電圧分割回路では、コンピューター制御が必要無い場合や、入力電圧を可変することで出力電圧を制御するような場合においても、抵抗素子間の電圧を、別途、モニターする必要があるため、回路が複雑化する。また、比較器等として市販されている一般的な電源電圧で使用するＯＰアンプやコンパレーターを使用した場合には、高電圧回路とのアイソレーションが必要となり、コストがかかってしまう。また、出力電圧を高速でスキャンして使用する場合において、可変抵抗素子の応答特性の他に、誤差信号作成回路等の応答特性を考慮する必要がある。 Further, in the voltage dividing circuit disclosed in Patent Document 1, the voltage between the resistive elements is separately monitored even when the computer control is not necessary or the output voltage is controlled by varying the input voltage. This complicates the circuit. In addition, when an OP amplifier or a comparator that is used with a general power supply voltage that is commercially available as a comparator or the like is used, isolation from a high voltage circuit is required, which increases costs. When the output voltage is scanned at high speed and used, in addition to the response characteristics of the variable resistance element, it is necessary to consider the response characteristics of an error signal generation circuit or the like.
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様に係る目的の１つは、正負どちらの極性の入力電圧であっても使用可能であって、優れた過渡応答特性を有する電圧分割回路を提供することにある。また、本発明のいくつかの態
様に係る目的の１つは、上記電圧分割回路を含む質量分析装置を提供することにある。
The present invention has been made in view of the above problems, and one of the objects according to some aspects of the present invention is that it can be used with input voltages of either positive or negative polarity. Another object of the present invention is to provide a voltage divider circuit having excellent transient response characteristics. Another object of some aspects of the present invention is to provide a mass spectrometer including the voltage dividing circuit.
（１）本発明に係る電圧分割回路は、
入力端子間に印加される入力電圧を分圧して分圧出力電圧を出力する電圧分割回路であって、
前記入力端子間に直列に接続された複数の基準抵抗素子を有し、各前記基準抵抗素子の両端からそれぞれ基準電圧が取り出される基準電圧用分圧回路と、
前記入力端子間に複数の前記基準抵抗素子に対応して直列に接続された複数の可変抵抗回路を有し、前記可変抵抗回路の各直列接続点から前記分圧出力電圧が取り出される分圧出力用分圧回路と、
を含み、
各前記可変抵抗回路は、
互いに極性が逆方向になるように直列に接続された第１可変抵抗素子および第２可変抵抗素子と、
前記第１可変抵抗素子と極性が逆方向になるように並列に接続された第１ダイオードと、
前記第２可変抵抗素子と極性が逆方向になるように並列に接続された第２ダイオードと、
を備え、
各前記可変抵抗回路において、
前記第１可変抵抗素子の抵抗値は、対応する前記基準抵抗素子の一端から取り出される基準電圧と、前記可変抵抗回路の一方側の前記直列接続点から取り出される前記分圧出力電圧との差に基づいて制御され、
前記第２可変抵抗素子の抵抗値は、対応する前記基準抵抗素子の他端から取り出される基準電圧と、前記可変抵抗回路の他方側の前記直列接続点から取り出される前記分圧出力電圧との差に基づいて制御される。
(1) The voltage divider circuit according to the present invention is:
A voltage dividing circuit that divides an input voltage applied between input terminals and outputs a divided output voltage,
A reference voltage dividing circuit having a plurality of reference resistance elements connected in series between the input terminals, each of which takes out a reference voltage from both ends of each of the reference resistance elements;
A divided voltage output having a plurality of variable resistance circuits connected in series corresponding to the plurality of reference resistance elements between the input terminals, and the divided output voltage is taken out from each series connection point of the variable resistance circuit Voltage divider circuit,
Including
Each of the variable resistance circuits is
A first variable resistance element and a second variable resistance element connected in series so that their polarities are opposite to each other;
A first diode connected in parallel with the first variable resistance element so that the polarity is opposite;
A second diode connected in parallel with the second variable resistance element so that the polarity is opposite;
With
In each of the variable resistance circuits,
The resistance value of the first variable resistance element is a difference between a reference voltage extracted from one end of the corresponding reference resistance element and the divided output voltage extracted from the series connection point on one side of the variable resistance circuit. Controlled based on
The resistance value of the second variable resistance element is the difference between the reference voltage extracted from the other end of the corresponding reference resistance element and the divided output voltage extracted from the series connection point on the other side of the variable resistance circuit. Controlled based on
このような電圧分割回路では、可変抵抗回路が互いの極性が逆方向となるように直列に接続された第１可変抵抗素子および第２可変抵抗素子と、第１可変抵抗素子と極性が逆方向になるように並列に接続された第１ダイオードと、第２可変抵抗素子と極性が逆方向になるように並列に接続された第２ダイオードと、を備えているため、正負両極性の電圧入力に対応した電圧分割機能を実現することができる。 In such a voltage dividing circuit, the first variable resistance element and the second variable resistance element connected in series so that the polarities of the variable resistance circuits are opposite to each other, and the polarity of the first variable resistance element are opposite to each other And a second diode connected in parallel so that the polarity is opposite to that of the second variable resistance element, so that a voltage input with both positive and negative polarities is provided. A voltage dividing function corresponding to the above can be realized.
また、このような電圧分割回路では、基準抵抗素子による基準電圧用分圧回路に流れる電流と負荷に供給される電流の経路とが分離されている。そのため、負荷条件による出力電圧の変化を小さくすることができる。さらに、このような電圧分割回路では、基準電圧用分圧回路に流れる電流と負荷に供給される電流の経路とが分離されているため、後述するように、優れた過渡応答特性を有することができる。 Further, in such a voltage dividing circuit, the current flowing through the reference voltage dividing circuit by the reference resistance element and the path of the current supplied to the load are separated. Therefore, the change in the output voltage due to the load condition can be reduced. Further, in such a voltage dividing circuit, since the current flowing through the reference voltage dividing circuit and the path of the current supplied to the load are separated, as described later, the voltage dividing circuit may have excellent transient response characteristics. it can.
（２）本発明に係る電圧分割回路において、
前記第１可変抵抗素子は、第１電界効果トランジスターであり、
前記第２可変抵抗素子は、第２電界効果トランジスターであってもよい。
(2) In the voltage divider circuit according to the present invention,
The first variable resistance element is a first field effect transistor;
The second variable resistance element may be a second field effect transistor.
（３）本発明に係る電圧分割回路において、
前記第１ダイオードは、前記第１電界効果トランジスターのボディーダイオードであり、
前記第２ダイオードは、前記第２電界効果トランジスターのボディーダイオードであってもよい。
(3) In the voltage divider circuit according to the present invention,
The first diode is a body diode of the first field effect transistor;
The second diode may be a body diode of the second field effect transistor.
このような電圧分割回路では、電界効果トランジスターのボディーダイオードによる電流バイパス経路を利用して、正負両極性の電圧入力に対応した電圧分割機能を実現することができる。 In such a voltage dividing circuit, a voltage dividing function corresponding to voltage input of both positive and negative polarities can be realized by using a current bypass path by a body diode of a field effect transistor.
（４）本発明に係る電圧分割回路において、
前記第１電界効果トランジスターと前記第２電界効果トランジスターとは、互いに極性が逆方向となるように直列に接続されていてもよい。
(4) In the voltage divider circuit according to the present invention,
The first field effect transistor and the second field effect transistor may be connected in series so that their polarities are opposite to each other.
（５）本発明に係る質量分析装置は、
本発明に係る電圧分割回路を含む。
(5) A mass spectrometer according to the present invention comprises:
A voltage divider circuit according to the present invention is included.
このような質量分析装置では、電圧分割回路が正負両極性の電圧入力に対応した電圧分割機能を有しているため、例えば、質量分析装置において、加速電圧の極性が正の場合と負の場合の両方に対応することができる。 In such a mass spectrometer, the voltage dividing circuit has a voltage dividing function corresponding to both positive and negative voltage inputs. For example, in the mass spectrometer, when the polarity of the acceleration voltage is positive and negative Both can be accommodated.
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. In addition, not all of the configurations described below are essential constituent requirements of the present invention.
１． 電圧分割回路
まず、本実施形態に係る電圧分割回路について図面を参照しながら説明する。図１は、本実施形態に係る電圧分割回路１００の構成を示す図である。
1. Voltage Dividing Circuit First, the voltage dividing circuit according to the present embodiment will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration of a voltage dividing circuit 100 according to the present embodiment.
電圧分割回路１００は、図１に示すように、電圧分割回路部１０と、電流制限素子２０ａ，２０ｂ，２２ａ，２２ｂと、を含む。 As shown in FIG. 1, the voltage dividing circuit 100 includes a voltage dividing circuit unit 10 and current limiting elements 20a, 20b, 22a, and 22b.
電圧分割回路１００では、第１入力端子３０は正の高電圧源２に接続され、第２入力端子３２は、グランドに接続される。なお、第１入力端子３０は負の高電圧源２に接続されてもよい。すなわち、電圧分割回路１００では、第２入力端子３２をグランドとし、第１入力端子３０に高電圧（＋ＨＶもしくは−ＨＶ）が印加される。 In the voltage dividing circuit 100, the first input terminal 30 is connected to the positive high voltage source 2, and the second input terminal 32 is connected to the ground. The first input terminal 30 may be connected to the negative high voltage source 2. That is, in the voltage dividing circuit 100, the second input terminal 32 is grounded, and a high voltage (+ HV or -HV) is applied to the first input terminal 30.
電圧分割の対象となる高電圧＋ＨＶ（もしくは−ＨＶ）は、電流制限素子２０ａ，２０ｂ，２２ａ，２２ｂを介して電圧分割回路部１０に印加される。そして、電圧分割回路部１０に印加された電圧は、電圧分割回路部１０において電圧分割され、出力端子３４に分圧出力電圧が印加される。出力端子３４には、例えば、負荷４が接続されている。 The high voltage + HV (or -HV) to be voltage-divided is applied to the voltage dividing circuit unit 10 through the current limiting elements 20a, 20b, 22a, and 22b. The voltage applied to the voltage divider circuit unit 10 is voltage-divided by the voltage divider circuit unit 10, and the divided output voltage is applied to the output terminal 34. For example, a load 4 is connected to the output terminal 34.
なお、図１に示す例では、電圧分割回路１００の出力端子３４は１つであるが、出力端子３４の数は特に限定されない。電圧分割回路１００では、後述する単位ブロック１を複数段接続することにより、複数の出力端子３４を有することができる。 In the example shown in FIG. 1, the voltage dividing circuit 100 has one output terminal 34, but the number of output terminals 34 is not particularly limited. The voltage dividing circuit 100 can have a plurality of output terminals 34 by connecting a plurality of unit blocks 1 described later in a plurality of stages.
図２は、電圧分割回路部１０の構成を示す回路図である。 FIG. 2 is a circuit diagram showing a configuration of the voltage dividing circuit unit 10.
電圧分割回路部１０は、図２に示す単位ブロック１を直列に２段以上接続したものである。図２に示す例では、単位ブロック１を２段接続した状態を図示している。なお、電圧分割回路部１０における単位ブロック１の段数は、作成したい分圧電圧間隔によって決定され、任意に設定可能である。 The voltage dividing circuit unit 10 is obtained by connecting two or more stages of unit blocks 1 shown in FIG. 2 in series. In the example shown in FIG. 2, the unit block 1 is connected in two stages. Note that the number of stages of the unit block 1 in the voltage dividing circuit unit 10 is determined by the divided voltage interval to be created and can be arbitrarily set.
単位ブロック１を多段に接続する場合には、接続部１１ｂに別の単位ブロック１の接続部１１ａを接続し、接続部１１ｄに別の単位ブロック１の接続部１１ｃを接続する。 When connecting the unit blocks 1 in multiple stages, the connection unit 11a of another unit block 1 is connected to the connection unit 11b, and the connection unit 11c of another unit block 1 is connected to the connection unit 11d.
なお、最上段（最も第１入力端子３０側）の単位ブロック１では、接続部１１ａは電流制限素子２０ａを介して第１入力端子３０に接続され、接続部１１ｃは電流制限素子２０ｂを介して第１入力端子３０に接続されている。また、最下段（最も第２入力端子３２側）の単位ブロック１では、接続部１１ｂは電流制限素子２２ａを介して第２入力端子３２に接続され、接続部１１ｄは電流制限素子２２ｂを介して第２入力端子３２に接続されている。図示の例では、各単位ブロック１は、抵抗素子１２と、可変抵抗回路１４と、電圧制限ダイオード１８と、で構成されている。 In the uppermost unit block 1 (most side of the first input terminal 30), the connecting portion 11a is connected to the first input terminal 30 via the current limiting element 20a, and the connecting portion 11c is connected via the current limiting element 20b. The first input terminal 30 is connected. In the unit block 1 at the lowest level (most side of the second input terminal 32), the connecting portion 11b is connected to the second input terminal 32 via the current limiting element 22a, and the connecting portion 11d is connected via the current limiting element 22b. The second input terminal 32 is connected. In the illustrated example, each unit block 1 includes a resistance element 12, a variable resistance circuit 14, and a voltage limiting diode 18.
電圧分割回路部１０は、図２に示すように、基準電圧用分圧回路１０ａと、分圧出力用分圧回路１０ｂと、を含んで構成されている。 As shown in FIG. 2, the voltage divider circuit unit 10 includes a reference voltage dividing circuit 10a and a divided output voltage dividing circuit 10b.
基準電圧用分圧回路１０ａは、入力端子３０，３２間に直列に接続された複数（Ｎ個、Ｎ≧２）の抵抗素子（基準抵抗素子）１２を有している。図示の例では、隣り合う単位ブロック１の接続部１１ａと接続部１１ｂとが接続されることにより、複数の抵抗素子１２が直列に接続されている。基準電圧用分圧回路１０ａにおいて、直列に接続された複数の抵抗素子１２は、固定抵抗による電圧分割部（基準電圧作成部）を構成している。したがって、各抵抗素子１２の両端の電圧（分圧電圧）は、電圧分割回路部１０に印加された電圧全体を、各抵抗素子１２の抵抗値の比率で割り振ったものとなる。 The reference voltage dividing circuit 10 a includes a plurality (N, N ≧ 2) of resistance elements (reference resistance elements) 12 connected in series between the input terminals 30 and 32. In the illustrated example, a plurality of resistance elements 12 are connected in series by connecting the connecting portions 11a and 11b of adjacent unit blocks 1 to each other. In the reference voltage dividing circuit 10a, the plurality of resistance elements 12 connected in series constitute a voltage dividing unit (reference voltage creating unit) using a fixed resistor. Therefore, the voltage (divided voltage) at both ends of each resistance element 12 is obtained by allocating the entire voltage applied to the voltage dividing circuit unit 10 by the ratio of the resistance values of the resistance elements 12.
分圧出力用分圧回路１０ｂは、入力端子３０，３２間に複数（Ｎ個）の抵抗素子１２に１対１に対応して直列に接続された複数（Ｎ個）の可変抵抗回路１４を有している。図示の例では、隣り合う単位ブロック１の接続部１１ｃと接続部１１ｄとが接続されることにより、複数の可変抵抗回路１４が直列に接続されている。直列に接続された複数の可変抵抗回路１４において、可変抵抗回路１４間の直列接続点１３に出力端子３４が接続されている。 The voltage dividing output voltage dividing circuit 10b includes a plurality (N) of variable resistance circuits 14 connected in series corresponding to a plurality of (N) resistance elements 12 between input terminals 30 and 32 in a one-to-one correspondence. Have. In the illustrated example, a plurality of variable resistance circuits 14 are connected in series by connecting the connecting portions 11c and 11d of adjacent unit blocks 1 to each other. In a plurality of variable resistance circuits 14 connected in series, an output terminal 34 is connected to a series connection point 13 between the variable resistance circuits 14.
直列に接続された複数の抵抗素子１２と、直列に接続された複数の可変抵抗回路１４とは、並列に接続されている。 The plurality of resistance elements 12 connected in series and the plurality of variable resistance circuits 14 connected in series are connected in parallel.
可変抵抗回路１４は、第１可変抵抗素子１５ａと、第２可変抵抗素子１５ｂと、第１ダイオード１６ａと、第２ダイオード１６ｂと、を含んで構成されている。 The variable resistance circuit 14 includes a first variable resistance element 15a, a second variable resistance element 15b, a first diode 16a, and a second diode 16b.
第１可変抵抗素子１５ａの抵抗値は、対応する抵抗素子１２の一端（接続部１１ａ側の端）から取り出される基準電圧と、可変抵抗回路１４の一方側（接続部１１ｃ側）の直列接続点１３から取り出される分圧出力電圧との差に基づいて制御される。第１可変抵抗素子１５ａは、例えば、電解効果トランジスター（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）である。第１可変抵抗素子１５ａとしてのＦＥＴは、ソースが可変抵抗回路１４の一方側（接続部１１ｃ側）の直列接続点１３に接続され、ドレインが第２可変抵抗素子１５ｂのドレインに接続され、ゲートが抵抗素子１２の一端（接続部１１ａ
側の端）に接続されている。第１可変抵抗素子１５ａは、ゲート・ソース間の電圧に応じて抵抗値が制御される。
The resistance value of the first variable resistance element 15a is the reference voltage taken out from one end (the end on the connection part 11a side) of the corresponding resistance element 12 and the series connection point on one side (the connection part 11c side) of the variable resistance circuit 14. 13 is controlled based on the difference from the divided output voltage taken out from 13. The first variable resistance element 15a is, for example, a field effect transistor (FET). The FET as the first variable resistance element 15a has a source connected to the series connection point 13 on one side (connecting part 11c side) of the variable resistance circuit 14, a drain connected to the drain of the second variable resistance element 15b, and a gate. Is one end of the resistance element 12 (connection portion 11a
Side end). The resistance value of the first variable resistance element 15a is controlled according to the voltage between the gate and the source.
第２可変抵抗素子１５ｂの抵抗値は、対応する抵抗素子１２の他端（接続部１１ｂ側の端）から取り出される基準電圧と、可変抵抗回路１４の他方側（接続部１１ｄ側）の直列接続点１３から取り出される分圧出力電圧との差に基づいて制御される。第２可変抵抗素子１５ｂは、例えば、電解効果トランジスターである。第２可変抵抗素子１５ｂとしてのＦＥＴは、ソースが可変抵抗回路１４の他方側（接続部１１ｄ側）の直列接続点１３に接続され、ドレインが第１可変抵抗素子１５ａのドレインに接続され、ゲートが抵抗素子１２の他端（接続部１１ｂ側の端）に接続されている。第２可変抵抗素子１５ｂは、ゲート・ソース間の電圧に応じて抵抗値が制御される。 The resistance value of the second variable resistance element 15b is a series connection between the reference voltage extracted from the other end (end on the connection portion 11b side) of the corresponding resistance element 12 and the other side (connection portion 11d side) of the variable resistance circuit 14. Control is based on the difference from the divided output voltage extracted from the point 13. The second variable resistance element 15b is, for example, a field effect transistor. The FET as the second variable resistance element 15b has a source connected to the series connection point 13 on the other side (connecting part 11d side) of the variable resistance circuit 14, a drain connected to the drain of the first variable resistance element 15a, and a gate. Is connected to the other end of the resistance element 12 (the end on the connection portion 11b side). The resistance value of the second variable resistance element 15b is controlled according to the voltage between the gate and the source.
第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂは、例えば、Ｎ型のＦＥＴである。以下、第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂがＮ型のＦＥＴである例について説明する。 The first variable resistance element 15a and the second variable resistance element 15b are, for example, N-type FETs. Hereinafter, an example in which the first variable resistance element 15a and the second variable resistance element 15b are N-type FETs will be described.
ここで、図２に示すｎ番目（１≦ｎ≦Ｎ）の単位ブロック１の可変抵抗回路１４（Ｋｎ）における第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂについて説明する。 Here, the first variable resistance element 15a and the second variable resistance element 15b in the variable resistance circuit 14 (K n ) of the nth (1 ≦ n ≦ N) unit block 1 shown in FIG. 2 will be described.
第１可変抵抗素子１５ａ（Ｆ１）は、対応する抵抗素子１２（Ｒｎ）の一端から取り出される基準電圧Ｖｎと、可変抵抗回路１４（Ｋｎ）の一端（接続部１１ｃ）側の直列接続点１３から取り出される分圧出力電圧Ｖｎ´との差に基づいて、その抵抗値が制御される。また、第２可変抵抗素子１５ｂ（Ｆ２）は、対応する抵抗素子１２（Ｒｎ）の他端から取り出される基準電圧Ｖｎと、可変抵抗回路１４（Ｋｎ）の他端（接続部１１ｄ）側の直列接続点１３から取り出される分圧出力電圧Ｖｎ＋１´との差に基づいて、その抵抗値が制御される。 The first variable resistance element 15a (F1) is connected in series to the reference voltage V n extracted from one end of the corresponding resistance element 12 (R n ) and one end (connection portion 11c) side of the variable resistance circuit 14 (K n ). The resistance value is controlled based on the difference from the divided output voltage V n ′ taken out from the point 13. The second variable resistance element 15b (F2) includes a reference voltage V n extracted from the other end of the corresponding resistance element 12 (R n ) and the other end (connection portion 11d) of the variable resistance circuit 14 (K n ). The resistance value is controlled based on the difference from the divided output voltage V n + 1 ′ taken out from the side series connection point 13.
第１ダイオード１６ａは、第１可変抵抗素子１５ａと極性が逆方向になるように並列に接続されている。第１可変抵抗素子１５ａとしてＦＥＴを用いた場合、第１ダイオード１６ａとして、第１可変抵抗素子（ＦＥＴ）１５ａのボディーダイオードを利用することができる。具体的には、第１可変抵抗素子１５ａとしてのＦＥＴには、ソースとドレインとの間に、ソース側がアノード、ドレイン側がカソードとなる（ソースからドレインへの向きを順方向とする）第１ダイオード（ボディーダイオード）１６ａが形成されている。 The first diode 16a is connected in parallel with the first variable resistance element 15a so that the polarity is opposite. When an FET is used as the first variable resistance element 15a, the body diode of the first variable resistance element (FET) 15a can be used as the first diode 16a. Specifically, the FET as the first variable resistance element 15a includes a first diode between the source and the drain, the anode on the source side and the cathode on the drain side (the direction from the source to the drain is the forward direction). A (body diode) 16a is formed.
第２ダイオード１６ｂは、第２可変抵抗素子１５ｂと極性が逆方向になるように並列に接続されている。第２可変抵抗素子１５ｂとしてＦＥＴを用いた場合、第２ダイオード１６ｂとして、第２可変抵抗素子（ＦＥＴ）１５ｂのボディーダイオードを利用することができる。具体的には、第２可変抵抗素子１５ｂとしてのＦＥＴには、ソースとドレインとの間に、ソース側がアノード、ドレイン側がカソードとなる第２ダイオード（ボディーダイオード）１６ｂが形成されている。 The second diode 16b is connected in parallel with the second variable resistance element 15b so that the polarity is opposite. When an FET is used as the second variable resistance element 15b, a body diode of the second variable resistance element (FET) 15b can be used as the second diode 16b. Specifically, in the FET as the second variable resistance element 15b, a second diode (body diode) 16b having an anode on the source side and a cathode on the drain side is formed between the source and the drain.
第１可変抵抗素子１５ａと第２可変抵抗素子１５ｂとは、互いに極性が逆方向となるように直列に接続されている。図示の例では、上述したように第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂはＦＥＴであり、第１可変抵抗素子１５ａのドレインと第２可変抵抗素子１５ｂのドレインとが接続されている。また、第１ダイオード１６ａと第２ダイオード１６ｂとは、互いに極性が逆方向となるように直列に接続されている。図示の例では、第１ダイオード１６ａのカソードと第２ダイオード１６ｂのカソードとが接続されている。 The first variable resistance element 15a and the second variable resistance element 15b are connected in series so that their polarities are opposite to each other. In the illustrated example, as described above, the first variable resistance element 15a and the second variable resistance element 15b are FETs, and the drain of the first variable resistance element 15a and the drain of the second variable resistance element 15b are connected. . The first diode 16a and the second diode 16b are connected in series so that their polarities are opposite to each other. In the illustrated example, the cathode of the first diode 16a and the cathode of the second diode 16b are connected.
電圧制限ダイオード１８は、電圧の立ち上がり、および立ち下がり時に、可変抵抗素子
（ＦＥＴ）１５ａ，１５ｂのゲート・ソース間に過剰な電圧が印加されないように保護する。電圧制限ダイオード１８は、例えば、第１可変抵抗素子１５ａのゲートが接続された抵抗素子１２の一端と、第１可変抵抗素子１５ａのソースが接続された直列接続点１３と、の間に設けられている。
The voltage limiting diode 18 protects an excessive voltage from being applied between the gate and source of the variable resistance elements (FETs) 15a and 15b at the time of rising and falling of the voltage. The voltage limiting diode 18 is provided, for example, between one end of the resistance element 12 to which the gate of the first variable resistance element 15a is connected and the series connection point 13 to which the source of the first variable resistance element 15a is connected. ing.
図１に示す電流制限素子２０ａ，２０ｂ，２２ａ，２２ｂは、抵抗である。電流制限素子２０ａ，２２ａの抵抗値は、例えば、電流制限素子２０ｂ、２２ｂの抵抗値よりも大きい。例えば、電流制限素子２０ａ，２２ａの抵抗値は１０ｋΩ程度であり、電流制限素子２０ｂ，２２ｂの抵抗値は１ｋΩである。 The current limiting elements 20a, 20b, 22a, and 22b shown in FIG. 1 are resistors. The resistance values of the current limiting elements 20a and 22a are larger than the resistance values of the current limiting elements 20b and 22b, for example. For example, the resistance value of the current limiting elements 20a and 22a is about 10 kΩ, and the resistance value of the current limiting elements 20b and 22b is 1 kΩ.
次に、電圧分割回路１００の動作について説明する。 Next, the operation of the voltage dividing circuit 100 will be described.
以下、可変抵抗素子１５ａ，１５ｂとしてＦＥＴを使用し、抵抗素子１２は各段すべて同じ抵抗値に設定した場合について説明する。 Hereinafter, a case will be described in which FETs are used as the variable resistance elements 15a and 15b, and the resistance elements 12 are set to the same resistance value in each stage.
まず、電圧分割回路１００の定常状態の動作について説明する。 First, the steady state operation of the voltage divider circuit 100 will be described.
図１および図２に示すように、電圧分割回路１００では、高電圧源２（＋ＨＶもしくは−ＨＶ）に接続された第１入力端子３０と、グランドに接続された第２入力端子３２と、の間に、抵抗素子１２が直列に多段接続された状態となっている。これにより、各可変抵抗素子１５ａ，１５ｂのゲート・ソース間にはすべて同電位が印加され、接続部１１ｃから接続部１１ｄまでのインピーダンスが各段同じとなる。そのため、抵抗による電圧分割回路と同様に、各段均等に電圧が分割される。これは、単純に、可変抵抗素子１５ａ，１５ｂにばらつきが無い場合であるが、各単位ブロック１に係る電圧が可変抵抗素子１５ａ，１５ｂのばらつきにより偏った場合にも、「抵抗素子１２を多段に接続することによって各段の抵抗素子１２に発生している電位」と「各単位ブロック１の可変抵抗素子１５ａ，１５ｂ」との間の差電圧（ゲート・ソース間電圧）が偏りに応じて上昇・減少することとなる。そのため、抵抗による電圧分割回路と同様に、各段均等に電圧が分割されることとなる。つまり、抵抗素子１２の電圧分割比と同じ精度で出力端子３４に電圧が出力されることとなる。 As shown in FIGS. 1 and 2, in the voltage dividing circuit 100, a first input terminal 30 connected to the high voltage source 2 (+ HV or −HV) and a second input terminal 32 connected to the ground are provided. Between them, the resistance elements 12 are connected in multiple stages in series. As a result, the same potential is applied between the gates and sources of the variable resistance elements 15a and 15b, and the impedance from the connection portion 11c to the connection portion 11d is the same in each stage. Therefore, the voltage is equally divided at each stage, as in the voltage dividing circuit using resistors. This is simply a case where there is no variation in the variable resistance elements 15a and 15b. However, even when the voltage applied to each unit block 1 is biased due to the variation in the variable resistance elements 15a and 15b, “the resistance element 12 is multi-staged. The difference voltage (gate-source voltage) between the “potential generated in the resistance element 12 of each stage by connecting to” and the “variable resistance elements 15a and 15b of each unit block 1” corresponds to the bias. It will rise and fall. Therefore, the voltage is equally divided at each stage, as in the voltage dividing circuit using resistors. That is, a voltage is output to the output terminal 34 with the same accuracy as the voltage division ratio of the resistance element 12.
次に、出力端子３４に負荷４が接続された場合の過渡応答動作について説明する。特に負荷４が大きな容量性負荷である場合について説明する。 Next, the transient response operation when the load 4 is connected to the output terminal 34 will be described. In particular, the case where the load 4 is a large capacitive load will be described.
大きな容量性負荷が接続された出力端子３４の電圧を高速で立ち上げるためには、容量に対して十分な電流を流しこんでやる必要がある。つまり、電圧分割回路１００を疑似的に抵抗Ｒとみなすと、この出力インピーダンスＲと負荷容量Ｃによる時定数を小さくしてやる必要がある。そのためには、一時的に電圧分割回路１００の出力インピーダンスＲを減少させればよい。電圧分割回路１００では、立ち上がりが遅い場合には、各段の抵抗素子１２に発生している電位と出力端子３４の電位に大きな電圧差が発生することになるため、結果として、可変抵抗素子１５ａ，１５ｂの抵抗値が減少する方向に動作する。これにより、可変抵抗素子１５ａ，１５ｂ経由で電流が供給されることとなり、出力端子３４の電圧を高速で立ち上げることができる。 In order to raise the voltage of the output terminal 34 to which a large capacitive load is connected at a high speed, it is necessary to supply a sufficient current to the capacitor. That is, when the voltage dividing circuit 100 is regarded as a resistance R in a pseudo manner, it is necessary to reduce the time constant due to the output impedance R and the load capacitance C. For this purpose, the output impedance R of the voltage dividing circuit 100 may be temporarily reduced. In the voltage dividing circuit 100, when the rise is slow, a large voltage difference is generated between the potential generated in the resistance element 12 of each stage and the potential of the output terminal 34. As a result, the variable resistance element 15a , 15b operate in a direction in which the resistance value decreases. As a result, current is supplied via the variable resistance elements 15a and 15b, and the voltage of the output terminal 34 can be raised at high speed.
次に、電圧分割回路１００において、第１入力端子３０と第２入力端子３２との間の電位差が正負どちらの極性であっても使用可能であることについて説明する。すなわち、高電圧源２が高電圧＋ＨＶを供給する場合でも、高電圧−ＨＶを供給する場合であっても、電圧分割回路１００が使用可能であることについて説明する。 Next, it will be described that the voltage dividing circuit 100 can be used regardless of whether the potential difference between the first input terminal 30 and the second input terminal 32 is positive or negative. That is, it will be described that the voltage dividing circuit 100 can be used regardless of whether the high voltage source 2 supplies the high voltage + HV or the high voltage −HV.
図２に示す単位ブロック１をみると、第１可変抵抗素子（ＦＥＴ）１５ａと、第１可変
抵抗素子（ＦＥＴ）１５ａを逆向きにした第２可変抵抗素子（ＦＥＴ）１５ｂとを直列に接続した構成となっている。これらは対称構造となっており正負両極性に対して同じ挙動を示すことになる。
In the unit block 1 shown in FIG. 2, a first variable resistance element (FET) 15a and a second variable resistance element (FET) 15b in which the first variable resistance element (FET) 15a is reversed are connected in series. It has become the composition. These have a symmetric structure and exhibit the same behavior with respect to both positive and negative polarities.
また、一方の可変抵抗素子（例えば第１可変抵抗素子１５ａ）の抵抗値が制御されているとき、他方の可変抵抗素子（例えば第２可変抵抗素子１５ｂ）も、他方の可変抵抗素子のゲート・ソース間に印加される電圧に応じたドレイン・ソース間の抵抗値を有する。 When the resistance value of one variable resistance element (for example, the first variable resistance element 15a) is controlled, the other variable resistance element (for example, the second variable resistance element 15b) is also connected to the gate of the other variable resistance element. It has a drain-source resistance value corresponding to the voltage applied between the sources.
しかしながら、この状態においては、他方の可変抵抗素子に存在するボディーダイオードが導通する方向となるため、ボディーダイオードを経由して電流が流れることになる（ただし、ボディーダイオードを有さないものや、不十分なものに関しては、別途、並列にダイオードを追加する必要がある）。そのため、電圧分割回路１００では、正、負いずれの極性の入力電圧であっても、負荷４に対して十分な電流を、「抵抗値が低くなった可変抵抗素子」と「ダイオード（ボディーダイオード）」を通じて供給することが可能となっている。 However, in this state, since the body diode existing in the other variable resistance element is in a conducting direction, a current flows through the body diode (however, the body diode does not have a body diode or is not For those that are sufficient, it is necessary to add a diode in parallel separately). Therefore, in the voltage dividing circuit 100, even if the input voltage has a positive or negative polarity, sufficient current is supplied to the load 4 by “a variable resistance element having a low resistance value” and “diode (body diode)”. Can be supplied through.
図２に示す電圧制限ダイオード１８は、電圧の立ち上がり、および立ち下がり時に、可変抵抗素子（ＦＥＴ）１５ａ，１５ｂのゲート・ソース間に過剰な電圧が印加されないように保護する役割を持つ。 The voltage limiting diode 18 shown in FIG. 2 has a role of protecting an excessive voltage from being applied between the gate and source of the variable resistance elements (FETs) 15a and 15b at the time of rising and falling of the voltage.
また、図１に示す電流制限素子２０ａ，２２ａの抵抗値は、例えば、電流制限素子２０ｂ、２２ｂの抵抗値よりも大きい。これにより、可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合、電流制限素子２０ｂ，２２ｂに接続されているＯＮ状態の可変抵抗素子（ＦＥＴ）１５ａまたは１５ｂのゲート・ソース間には、常に正の電圧が印加されるため、出力端子３４の電圧を高速に立ち下げることが可能である。 Moreover, the resistance values of the current limiting elements 20a and 22a shown in FIG. 1 are larger than the resistance values of the current limiting elements 20b and 22b, for example. Thus, when the variable resistance elements 15a and 15b are N-type FETs, the ON / OFF state of the variable resistance elements (FETs) 15a or 15b connected to the current limiting elements 20b and 22b is always between the gate and the source. Since a positive voltage is applied, the voltage at the output terminal 34 can be lowered at high speed.
本実施形態に係る電圧分割回路１００は、例えば、以下の特徴を有する。 The voltage dividing circuit 100 according to the present embodiment has the following features, for example.
電圧分割回路１００では、可変抵抗回路１４が互いの極性が逆方向となるように直列に接続された第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂと、第１可変抵抗素子１５ａと極性が逆方向になるように並列に接続される第１ダイオード１６ａと、第２可変抵抗素子１５ｂと極性が逆方向になるように並列に接続される第２ダイオード１６ｂと、を備えている。そのため、電圧分割回路１００によれば、正負両極性の電圧入力に対応した電圧分割機能を実現することができる。 In the voltage divider circuit 100, the first variable resistance element 15a and the second variable resistance element 15b are connected in series so that the polarities of the variable resistance circuits 14 are opposite to each other, and the first variable resistance element 15a has a polarity. The first diode 16a is connected in parallel so as to be in the reverse direction, and the second diode 16b is connected in parallel so that the polarity is opposite to that of the second variable resistance element 15b. Therefore, according to the voltage dividing circuit 100, it is possible to realize a voltage dividing function corresponding to positive and negative voltage inputs.
また、電圧分割回路１００では、抵抗素子１２による基準電圧用分圧回路１０ａに流れる電流と負荷４に供給される電流の経路とが分離されている。そのため、電圧分割回路１００では、負荷条件による出力電圧の変化を小さくすることができる。 In the voltage dividing circuit 100, the current flowing through the reference voltage dividing circuit 10a by the resistance element 12 and the path of the current supplied to the load 4 are separated. Therefore, in the voltage dividing circuit 100, the change in the output voltage due to the load condition can be reduced.
また、電圧分割回路１００では、上述したように、電流を供給・引き抜く経路を作成したことにより、可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合、入力電圧を高速で立ち上げた場合における出力の追従速度が向上する。したがって、電圧分割回路１００は、優れた過渡応答特性を有することができる。 Further, in the voltage divider circuit 100, as described above, by creating a path for supplying and extracting current, when the variable resistance elements 15a and 15b are N-type FETs, the input voltage is raised at a high speed. The output tracking speed is improved. Therefore, the voltage divider circuit 100 can have excellent transient response characteristics.
電圧分割回路１００では、可変抵抗素子１５ａ，１５ｂは電界効果トランジスターであり、ダイオード１６ａ，１６ｂは該電界効果トランジスターのボディーダイオードである。そのため、電圧分割回路１００では、ＦＥＴのボディーダイオードによる電流バイパス経路を利用して、正負両極性の電圧入力に対応した電圧分割機能を実現することができる。 In the voltage dividing circuit 100, the variable resistance elements 15a and 15b are field effect transistors, and the diodes 16a and 16b are body diodes of the field effect transistors. Therefore, in the voltage dividing circuit 100, a voltage dividing function corresponding to voltage input of both positive and negative polarity can be realized by using a current bypass path by the body diode of the FET.
なお、ここでは、第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂがＮ型のＦＥＴである場合について説明したが、第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂは、Ｐ型のＦＥＴであってもよい。可変抵抗素子１５ａ，１５ｂがＰ型のＦＥＴである場合、Ｎ型のＦＥＴとは、ボディーダイオードの向きが逆になる。すなわち、第１可変抵抗素子１５ａがＰ型のＦＥＴである場合、第１可変抵抗素子１５ａには、ソースとドレインとの間に、ソース側がカソード、ドレイン側がアノードとなる（ドレインからソースへの向きを順方向とする）第１ダイオード（ボディーダイオード）１６ａが形成される。また、第２可変抵抗素子１５ｂがＰ型のＦＥＴである場合、ソースとドレインとの間に、ソース側がカソード、ドレイン側がアノードとなる第２ダイオード（ボディーダイオード）１６ｂが形成される。 Here, the case where the first variable resistance element 15a and the second variable resistance element 15b are N-type FETs has been described, but the first variable resistance element 15a and the second variable resistance element 15b are P-type FETs. It may be. When the variable resistance elements 15a and 15b are P-type FETs, the direction of the body diode is reversed from that of the N-type FET. That is, when the first variable resistance element 15a is a P-type FET, the first variable resistance element 15a has a source side cathode and a drain side anode between the source and the drain (the direction from the drain to the source). The first diode (body diode) 16a is formed. When the second variable resistance element 15b is a P-type FET, a second diode (body diode) 16b having a cathode on the source side and an anode on the drain side is formed between the source and the drain.
また、上述したように可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合、電流を供給・引き抜く経路を作成したことにより、入力電圧を高速で立ち上げた場合における出力の追従速度を向上させることができたが、第２可変抵抗素子１５ｂがＰ型のＦＥＴである場合、電流を供給・引き抜く経路を作成したことにより入力電圧を高速で立ち下げた場合における出力の追従速度を向上させることができる。 Further, as described above, when the variable resistance elements 15a and 15b are N-type FETs, the output follow-up speed when the input voltage is raised at high speed is improved by creating a path for supplying and extracting current. However, when the second variable resistance element 15b is a P-type FET, the output follow-up speed when the input voltage is lowered at a high speed is improved by creating a path for supplying and extracting current. Can do.
また、上述したように可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合、電流制限素子２０ａ，２０ｂ，２２ａ，２２ｂの抵抗値を調整して、電流制限素子２０ｂ，２２ｂに接続されているＯＮ状態の可変抵抗素子（ＦＥＴ）１５ａまたは１５ｂのゲート・ソース間に常に正の電圧を印加することにより出力端子３４の電圧を高速に立ち下げることが可能であったが、可変抵抗素子１５ａ，１５ｂがＰ型のＦＥＴである場合、電流制限素子２０ａ，２０ｂ，２２ａ，２２ｂの抵抗値を調整して、電流制限素子２０ｂ，２２ｂに接続されているＯＮ状態の可変抵抗素子（ＦＥＴ）１５ａまたは１５ｂのゲート・ソース間に常に負の電圧を印加することにより出力端子３４の電圧を高速に立ち上げることが可能である。 As described above, when the variable resistance elements 15a and 15b are N-type FETs, the resistance values of the current limiting elements 20a, 20b, 22a, and 22b are adjusted and connected to the current limiting elements 20b and 22b. Although the positive voltage can always be applied between the gate and the source of the variable resistance element (FET) 15a or 15b in the ON state, the voltage of the output terminal 34 can be quickly lowered. When 15b is a P-type FET, the resistance values of the current limiting elements 20a, 20b, 22a, and 22b are adjusted, and the variable resistance element (FET) 15a in the ON state connected to the current limiting elements 20b and 22b or By constantly applying a negative voltage between the gate and source of 15b, the voltage of the output terminal 34 can be raised at high speed.
２． シミュレーション
次に、シミュレーションを用いて、本実施形態に係る電圧分割回路の効果を説明する。回路シミュレーターには、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）を用いた。
2. Simulation Next, the effect of the voltage dividing circuit according to the present embodiment will be described using simulation. SPICE (Simulation Program with Integrated Circuit Emphasis) was used as the circuit simulator.
図３は、シミュレーションに用いた、比較例に係る電圧分割回路１０１Ｍを示す回路図である。 FIG. 3 is a circuit diagram showing a voltage dividing circuit 101M according to a comparative example used for the simulation.
電圧分割回路１０１Ｍは抵抗Ｒ１〜Ｒ８で構成され、直列に接続された抵抗Ｒ２〜Ｒ７によって電圧が分割される。分割された電圧を取り出す出力部には、それぞれ負荷Ｃ１〜Ｃ５が接続されている。なお、抵抗Ｒ１は１０ｋΩ、抵抗Ｒ２〜Ｒ７は１ＭΩ、抵抗Ｒ８は１０ｋΩである。 The voltage dividing circuit 101M includes resistors R1 to R8, and the voltage is divided by resistors R2 to R7 connected in series. Loads C <b> 1 to C <b> 5 are connected to the output units that extract the divided voltages, respectively. The resistor R1 is 10 kΩ, the resistors R2 to R7 are 1 MΩ, and the resistor R8 is 10 kΩ.
図４は、シミュレーションに用いた本実施例に係る電圧分割回路１００Ｍを示す回路図である。 FIG. 4 is a circuit diagram showing the voltage dividing circuit 100M according to the present embodiment used for the simulation.
図４に示す電圧分割回路１００Ｍは、本実施形態に係る電圧分割回路１００をモデル化したものである。 A voltage divider circuit 100M shown in FIG. 4 is a model of the voltage divider circuit 100 according to the present embodiment.
具体的には、図４に示す電圧分割回路１００Ｍの抵抗Ｒ１１〜Ｒ１６は、図２に示す抵抗素子１２に対応している。同様に、電界効果トランジスターＭ１，Ｍ３，Ｍ５，Ｍ７，Ｍ９，Ｍ１１は第１可変抵抗素子１５ａおよび第１ダイオード１６ａに対応し、電界効果トランジスターＭ２，Ｍ４，Ｍ６，Ｍ８，Ｍ１０，Ｍ１２は第２可変抵抗素子１５ｂおよ
び第２ダイオード１６ｂに対応している。また、電圧制限ダイオードＤ１〜Ｄ７は、電圧制限ダイオード１８に対応している。また、抵抗Ｒ１０、Ｒ１７は、図１に示す電流制限素子２０ａ，２０ｂに対応し、抵抗Ｒ１８，Ｒ１９は電流制限素子２２ａ，２２ｂに対応している。
Specifically, the resistors R11 to R16 of the voltage divider circuit 100M illustrated in FIG. 4 correspond to the resistor element 12 illustrated in FIG. Similarly, the field effect transistors M1, M3, M5, M7, M9, and M11 correspond to the first variable resistance element 15a and the first diode 16a, and the field effect transistors M2, M4, M6, M8, M10, and M12 are the second ones. This corresponds to the variable resistance element 15b and the second diode 16b. The voltage limiting diodes D1 to D7 correspond to the voltage limiting diode 18. The resistors R10 and R17 correspond to the current limiting elements 20a and 20b shown in FIG. 1, and the resistors R18 and R19 correspond to the current limiting elements 22a and 22b.
なお、抵抗Ｒ１０は１０ｋΩであり、抵抗Ｒ１１〜Ｒ１６は１ＭΩであり、抵抗Ｒ１７は１ｋΩであり、抵抗Ｒ１８は１０ｋΩであり、抵抗Ｒ１９は１ｋΩである。また、出力端子に接続されている負荷Ｃ６〜Ｃ１０は、１０ｎＦである。 The resistor R10 is 10 kΩ, the resistors R11 to R16 are 1 MΩ, the resistor R17 is 1 kΩ, the resistor R18 is 10 kΩ, and the resistor R19 is 1 kΩ. Further, the loads C6 to C10 connected to the output terminal are 10 nF.
電圧分割回路１００Ｍでは、単位ブロックを６段接続している。 In the voltage dividing circuit 100M, six unit blocks are connected.
図５および図６は、シミュレーションの結果を示すグラフである。なお、図５に示すグラフは、入力電圧ＶＩＮを−４ｋＶ〜−８ｋＶの範囲でスキャンした結果を示す。また、図６に示すグラフは、入力電圧ＶＩＮを＋４ｋＶ〜＋８ｋＶの範囲でスキャンした結果を示す。なお、図５および図６に示すグラフは、ＶＩＮにおける電圧波形、図３に示すＶＯＵＴ１における電圧波形、図４に示すＶＯＵＴ２における電圧波形を示している。 5 and 6 are graphs showing the results of the simulation. The graph shown in FIG. 5 shows the result of scanning the input voltage VIN in the range of −4 kV to −8 kV. The graph shown in FIG. 6 shows the result of scanning the input voltage VIN in the range of +4 kV to +8 kV. The graphs shown in FIGS. 5 and 6 show the voltage waveform at VIN, the voltage waveform at VOUT1 shown in FIG. 3, and the voltage waveform at VOUT2 shown in FIG.
まず、図５に示すシミュレーション結果について説明する。 First, the simulation result shown in FIG. 5 will be described.
立ち上がり特性（９０ｍｓ〜１９０ｍｓ）をみると、単純な抵抗による電圧分割回路１０１Ｍの出力波形ＶＯＵＴ１は、波形がなまっている。また、１００ｍｓ経過しても電圧が目標の電位に到達してない。これに対して、電圧分割回路１００Ｍの出力波形ＶＯＵＴ２は、波形のなまりがなく、直線的に立ち上がっていることがわかる。また、１０ｍｓ程度の短い時間で目標の電位に到達している。 Looking at the rising characteristics (90 ms to 190 ms), the waveform of the output waveform VOUT1 of the voltage dividing circuit 101M using a simple resistor is rounded. In addition, the voltage does not reach the target potential even after 100 ms elapses. On the other hand, it can be seen that the output waveform VOUT2 of the voltage dividing circuit 100M has no waveform rounding and rises linearly. In addition, the target potential is reached in a short time of about 10 ms.
また、立ち下がり特性（１９０ｍｓ〜２９０ｍｓ）をみると、立ち上がり特性と同様に、単純な抵抗による電圧分割回路１０１Ｍの出力波形ＶＯＵＴ１は、波形がなまっており、１００ｍｓ経過しても電圧が目標の電位に到達してない。これに対して、電圧分割回路１００Ｍの出力波形ＶＯＵＴ２は、波形のなまりがなく直線的に立ち下がっており、１０ｍｓ程度の短い時間で目標の電位に到達している。 Further, when looking at the falling characteristics (190 ms to 290 ms), the output waveform VOUT1 of the voltage dividing circuit 101M by a simple resistor is rounded like the rising characteristics, and the voltage remains at the target potential even after 100 ms. Not reached. On the other hand, the output waveform VOUT2 of the voltage divider circuit 100M falls linearly with no waveform rounding, and reaches the target potential in a short time of about 10 ms.
また、図６に示すシミュレーション結果についても、図５に示すシミュレーション結果と同様の結果が得られた。この結果から、電圧分割回路１００Ｍは、正負両極性の入力に対して、良好な立ち上がり特性および立ち下がり特性（すなわち優れた過渡応答特性）を有していることがわかった。 In addition, the simulation results shown in FIG. 6 were similar to the simulation results shown in FIG. From this result, it was found that the voltage dividing circuit 100M has good rising characteristics and falling characteristics (that is, excellent transient response characteristics) with respect to inputs of both positive and negative polarities.
３． 質量分析装置
次に、本実施形態に係る質量分析装置について、図面を参照しながら説明する。図７は、本実施形態に係る質量分析装置１０００の構成を模式的に示す図である。
3. Mass Spectrometer Next, the mass spectrometer according to the present embodiment will be described with reference to the drawings. FIG. 7 is a diagram schematically showing the configuration of the mass spectrometer 1000 according to the present embodiment.
質量分析装置１０００は、本発明に係る電圧分割回路を含んで構成されている。ここでは、質量分析装置１０００が電圧分割回路１００を含む例について説明する。 The mass spectrometer 1000 includes a voltage dividing circuit according to the present invention. Here, an example in which the mass spectrometer 1000 includes the voltage dividing circuit 100 will be described.
質量分析装置１０００は、図７に示すように、さらに、イオン化部１００２と、フォーカスレンズ部１００４と、磁場印加部１００６と、電場印加部１００８と、イオン検出部１０１０と、高圧電源回路１０１２と、電圧調整回路１０１４と、を含んで構成されている。質量分析装置１０００は、例えば、磁場型の質量分析装置である。 As shown in FIG. 7, the mass spectrometer 1000 further includes an ionization unit 1002, a focus lens unit 1004, a magnetic field application unit 1006, an electric field application unit 1008, an ion detection unit 1010, a high-voltage power supply circuit 1012, A voltage adjusting circuit 1014. The mass spectrometer 1000 is, for example, a magnetic field type mass spectrometer.
イオン化部１００２は、試料のイオン化を行う。フォーカスレンズ部１００４は、イオン化部１００２で試料がイオン化されて生成されたイオンビームの収束・調整を行う。磁
場印加部１００６は磁場を印加する。磁場印加部１００６が発生させた磁場中をイオンが通過することにより、質量が分離される。また、電場印加部１００８は、電場を印加する。電場印加部１００８が発生させた電場中をイオンが通過することにより、質量が分離される。イオン検出部１０１０は、質量分離されたイオンを検出する。
The ionization unit 1002 performs ionization of the sample. The focus lens unit 1004 performs convergence / adjustment of the ion beam generated by ionizing the sample by the ionization unit 1002. The magnetic field application unit 1006 applies a magnetic field. As ions pass through the magnetic field generated by the magnetic field application unit 1006, the mass is separated. The electric field applying unit 1008 applies an electric field. When ions pass through the electric field generated by the electric field applying unit 1008, the mass is separated. The ion detection unit 1010 detects mass-separated ions.
高圧電源回路１０１２は、高電圧を供給する。電圧分割回路１００には、高圧電源回路１０１２から出力された高電圧が入力される。これにより、電圧分割回路１００から、高圧電源回路１０１２からの印加電圧に同期して、印加電圧に比例した電圧が複数出力される。電圧分割回路１００から出力された電圧は、電圧調整回路１０１４を介してフォーカスレンズ部１００４に入力される。 The high voltage power supply circuit 1012 supplies a high voltage. The high voltage output from the high voltage power supply circuit 1012 is input to the voltage dividing circuit 100. Accordingly, a plurality of voltages proportional to the applied voltage are output from the voltage dividing circuit 100 in synchronization with the applied voltage from the high voltage power supply circuit 1012. The voltage output from the voltage dividing circuit 100 is input to the focus lens unit 1004 via the voltage adjustment circuit 1014.
次に、質量分析装置１０００の動作について説明する。 Next, the operation of the mass spectrometer 1000 will be described.
質量分析装置１０００において、例えば、磁場を固定し、電場をスキャンして質量分析を実施する場合には、イオン化部１００２への加速電圧、電場印加部１００８への電圧、フォーカスレンズ部１００４への電圧を同期させる必要がある。 In the mass spectrometer 1000, for example, when performing mass analysis by fixing the magnetic field and scanning the electric field, the acceleration voltage to the ionization unit 1002, the voltage to the electric field application unit 1008, the voltage to the focus lens unit 1004 Need to be synchronized.
そのため、フォーカスレンズ部１００４には、加速電圧（イオン化部１００２への電圧）と同期した高電圧が必要となる。質量分析装置１０００では、高圧電源回路１０１２から出力された電圧を電圧分割回路１００に入力することで、高圧電源回路１０１２からの印加電圧に同期して、印加電圧に比例した電圧を複数出力することができる。電圧分割回路１００は、上述したように、優れた過渡応答特性を有しているため、電圧分割回路１００の出力電圧を、加速電圧に十分に追従させることができる。 Therefore, the focus lens unit 1004 requires a high voltage synchronized with the acceleration voltage (voltage to the ionization unit 1002). The mass spectrometer 1000 outputs a plurality of voltages proportional to the applied voltage in synchronization with the applied voltage from the high voltage power supply circuit 1012 by inputting the voltage output from the high voltage power supply circuit 1012 to the voltage dividing circuit 100. Can do. Since the voltage divider circuit 100 has excellent transient response characteristics as described above, the output voltage of the voltage divider circuit 100 can sufficiently follow the acceleration voltage.
また、質量分析装置１０００では、測定イオンの極性によって、加速電圧の極性が正の場合と負の場合とがある。電圧分割回路１００は、上述したように、正負両極性の電圧入力に対応した電圧分割機能を有しているため、加速電圧の極性が正の場合（高圧電源回路１０１２から正の印加電圧が印加される場合）と負の場合（高圧電源回路１０１２から負の印加電圧が印加される場合）の両方に対応することができる。 In the mass spectrometer 1000, the polarity of the acceleration voltage may be positive or negative depending on the polarity of the measured ions. As described above, the voltage dividing circuit 100 has a voltage dividing function corresponding to both positive and negative voltage inputs. Therefore, when the polarity of the acceleration voltage is positive (a positive applied voltage is applied from the high-voltage power supply circuit 1012). And a negative case (when a negative applied voltage is applied from the high-voltage power supply circuit 1012).
４． 電圧分割回路の変形例
次に、本実施形態の変形例に係る電圧分割回路について、図面を参照しながら説明する。図８は、本実施形態の変形例に係る電圧分割回路２００の構成を示す図である。以下、本実施形態の変形例に係る電圧分割回路２００において、上述した本実施形態に係る電圧分割回路１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
4). Modified Example of Voltage Dividing Circuit Next, a voltage dividing circuit according to a modified example of the present embodiment will be described with reference to the drawings. FIG. 8 is a diagram illustrating a configuration of a voltage dividing circuit 200 according to a modification of the present embodiment. Hereinafter, in the voltage dividing circuit 200 according to the modified example of the present embodiment, members having the same functions as those of the components of the voltage dividing circuit 100 according to the present embodiment described above are denoted by the same reference numerals, and detailed description thereof is provided. Is omitted.
上述した電圧分割回路１００では、図１に示すように、第１入力端子３０には、高電圧＋ＨＶ（もしくは−ＨＶ）が印加され、第２入力端子３２は、グランド電位が印加されていた。 In the voltage dividing circuit 100 described above, as shown in FIG. 1, a high voltage + HV (or −HV) is applied to the first input terminal 30, and a ground potential is applied to the second input terminal 32.
これに対して、電圧分割回路２００では、図８に示すように、グランド電位に対して、正負逆極性の電圧を加えたプッシュプル方式である。すなわち、電圧分割回路２００では、２つのＦＥＴ（可変抵抗素子１５ａ，１５ｂ）を正負対称に接続して、それぞれ一方の極性の信号のみを増幅する方式とした。図８に示す例では、第１入力端子３０には、高電圧源２から高電圧＋ＨＶが印加され、第２入力端子３２には、高電圧源６から高電圧−ＨＶが印加されている。 On the other hand, as shown in FIG. 8, the voltage dividing circuit 200 is a push-pull method in which a voltage having positive and negative polarities is added to the ground potential. That is, in the voltage dividing circuit 200, two FETs (variable resistance elements 15a and 15b) are connected in a positive and negative symmetric manner to amplify only a signal having one polarity. In the example shown in FIG. 8, a high voltage + HV is applied to the first input terminal 30 from the high voltage source 2, and a high voltage −HV is applied to the second input terminal 32 from the high voltage source 6.
電圧分割回路２００は、電圧分割回路１００と入力電圧の供給方法が異なる点を除いて同様の構成を有している。 The voltage divider circuit 200 has the same configuration as that of the voltage divider circuit 100 except that the input voltage supply method is different.
電圧分割回路２００では、入力電圧がプッシュプル方式であるため、プッシュプル方式でない場合と比べて、可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合には、負荷４から電流を引き抜く能力を向上させることができ、立ち下がり特性を向上させることができる。また、可変抵抗素子１５ａ，１５ｂがＰ型のＦＥＴである場合には、負荷４から電流を押し出す能力を向上させることができ、立ち上がり特性を向上させることができる。このように電圧分割回路２００では、プッシュプル方式であるため、可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合、Ｐ型のＦＥＴである場合のいずれの場合でも、立ち上がり特性および立ち下がり特性の両方の特性を向上させることができる。 In the voltage dividing circuit 200, since the input voltage is a push-pull method, the variable resistance elements 15a and 15b have an ability to draw a current from the load 4 when the variable resistance elements 15a and 15b are N-type FETs, compared to the case where the input voltage is not a push-pull method. The fall characteristics can be improved. Further, when the variable resistance elements 15a and 15b are P-type FETs, the ability to push out current from the load 4 can be improved, and the rising characteristics can be improved. As described above, since the voltage dividing circuit 200 is a push-pull method, the rising characteristics and the falling characteristics are obtained regardless of whether the variable resistance elements 15a and 15b are N-type FETs or P-type FETs. Both characteristics can be improved.
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
１…単位ブロック、２…高電圧源、４…負荷、６…高電圧源、１０…電圧分割回路部、１０ａ…基準電圧用分圧回路、１０ｂ…分圧出力用分圧回路、１１ａ，１１ｂ，１１ｃ，１１ｄ…接続部、１２…抵抗素子、１４…可変抵抗回路、１５ａ…第１可変抵抗素子、１５ｂ…第２可変抵抗素子、１６ａ…第１ダイオード、１６ｂ…第２ダイオード、１８…電圧制限ダイオード、２０ａ，２０ｂ，２２ａ，２２ｂ…電流制限素子、３０…第１入力端子、３２…第２入力端子、３４…出力端子、１００，２００…電圧分割回路，１００Ｍ，１０１Ｍ…電圧分割回路、１０００…質量分析装置、１００２…イオン化部、１００４…フォーカスレンズ部、１００６…磁場印加部、１００８…電場印加部、１０１０…イオン検出部、１０１２…高圧電源回路、１０１４…電圧調整回路、Ｃ１〜Ｃ１０…負荷、Ｄ１〜Ｄ７…電圧制限ダイオード、Ｍ１〜Ｍ１２…電界効果トランジスター、Ｒ１〜Ｒ１９…抵抗 DESCRIPTION OF SYMBOLS 1 ... Unit block, 2 ... High voltage source, 4 ... Load, 6 ... High voltage source, 10 ... Voltage division circuit part, 10a ... Voltage dividing circuit for reference voltage, 10b ... Voltage dividing circuit for voltage division output, 11a, 11b , 11c, 11d: connection portion, 12: resistance element, 14: variable resistance circuit, 15a: first variable resistance element, 15b: second variable resistance element, 16a: first diode, 16b: second diode, 18: voltage Limiting diode, 20a, 20b, 22a, 22b ... current limiting element, 30 ... first input terminal, 32 ... second input terminal, 34 ... output terminal, 100, 200 ... voltage divider circuit, 100M, 101M ... voltage divider circuit, DESCRIPTION OF SYMBOLS 1000 ... Mass spectrometer, 1002 ... Ionization part, 1004 ... Focus lens part, 1006 ... Magnetic field application part, 1008 ... Electric field application part, 1010 ... Ion detection part, 1012 ... High voltage power supply circuit , 1014 ... voltage adjustment circuit, C1 -C10 ... load, D1 to D7 ... voltage limiting diode, M1 to M12 ... FET, r1-r19 ... resistance
Claims (5)
前記入力端子間に直列に接続された複数の基準抵抗素子を有し、各前記基準抵抗素子の両端からそれぞれ基準電圧が取り出される基準電圧用分圧回路と、
前記入力端子間に複数の前記基準抵抗素子に対応して直列に接続された複数の可変抵抗回路を有し、前記可変抵抗回路の各直列接続点から前記分圧出力電圧が取り出される分圧出力用分圧回路と、
を含み、
各前記可変抵抗回路は、
互いに極性が逆方向になるように直列に接続された第１可変抵抗素子および第２可変抵抗素子と、
前記第１可変抵抗素子と極性が逆方向になるように並列に接続された第１ダイオードと、
前記第２可変抵抗素子と極性が逆方向になるように並列に接続された第２ダイオードと、
を備え、
各前記可変抵抗回路において、
前記第１可変抵抗素子の抵抗値は、対応する前記基準抵抗素子の一端から取り出される基準電圧と、前記可変抵抗回路の一方側の前記直列接続点から取り出される前記分圧出力電圧との差に基づいて制御され、
前記第２可変抵抗素子の抵抗値は、対応する前記基準抵抗素子の他端から取り出される基準電圧と、前記可変抵抗回路の他方側の前記直列接続点から取り出される前記分圧出力電圧との差に基づいて制御される、電圧分割回路。 A voltage dividing circuit that divides an input voltage applied between input terminals and outputs a divided output voltage,
A reference voltage dividing circuit having a plurality of reference resistance elements connected in series between the input terminals, each of which takes out a reference voltage from both ends of each of the reference resistance elements;
A divided voltage output having a plurality of variable resistance circuits connected in series corresponding to the plurality of reference resistance elements between the input terminals, and the divided output voltage is taken out from each series connection point of the variable resistance circuit Voltage divider circuit,
Including
Each of the variable resistance circuits is
A first variable resistance element and a second variable resistance element connected in series so that their polarities are opposite to each other;
A first diode connected in parallel with the first variable resistance element so that the polarity is opposite;
A second diode connected in parallel with the second variable resistance element so that the polarity is opposite;
With
In each of the variable resistance circuits,
The resistance value of the first variable resistance element is a difference between a reference voltage extracted from one end of the corresponding reference resistance element and the divided output voltage extracted from the series connection point on one side of the variable resistance circuit. Controlled based on
The resistance value of the second variable resistance element is the difference between the reference voltage extracted from the other end of the corresponding reference resistance element and the divided output voltage extracted from the series connection point on the other side of the variable resistance circuit. A voltage divider circuit controlled on the basis of
前記第１可変抵抗素子は、第１電界効果トランジスターであり、
前記第２可変抵抗素子は、第２電界効果トランジスターである、電圧分割回路。 In claim 1,
The first variable resistance element is a first field effect transistor;
The voltage dividing circuit, wherein the second variable resistance element is a second field effect transistor.
前記第１ダイオードは、前記第１電界効果トランジスターのボディーダイオードであり、
前記第２ダイオードは、前記第２電界効果トランジスターのボディーダイオードである、電圧分割回路。 In claim 2,
The first diode is a body diode of the first field effect transistor;
The voltage dividing circuit, wherein the second diode is a body diode of the second field effect transistor.
前記第１電界効果トランジスターと前記第２電界効果トランジスターとは、互いに極性が逆方向となるように直列に接続されている、電圧分割回路。 In claim 3,
The voltage dividing circuit, wherein the first field effect transistor and the second field effect transistor are connected in series so that their polarities are opposite to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015061339A JP2016181151A (en) | 2015-03-24 | 2015-03-24 | Voltage division circuit and mass analysis device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015061339A JP2016181151A (en) | 2015-03-24 | 2015-03-24 | Voltage division circuit and mass analysis device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016181151A true JP2016181151A (en) | 2016-10-13 |
Family
ID=57132756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015061339A Pending JP2016181151A (en) | 2015-03-24 | 2015-03-24 | Voltage division circuit and mass analysis device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016181151A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022119256A (en) * | 2021-02-04 | 2022-08-17 | 三菱電機株式会社 | Power conversion device |
-
2015
- 2015-03-24 JP JP2015061339A patent/JP2016181151A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022119256A (en) * | 2021-02-04 | 2022-08-17 | 三菱電機株式会社 | Power conversion device |
| JP7466476B2 (en) | 2021-02-04 | 2024-04-12 | 三菱電機株式会社 | Power Conversion Equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202421926U (en) | Constant-voltage power supply circuit | |
| US10591947B2 (en) | Power supply voltage monitoring circuit | |
| JP4842614B2 (en) | Current detection circuit | |
| EP3231088B1 (en) | Subthreshold metal oxide semiconductor for large resistance | |
| US10643125B2 (en) | Methods and systems of neuron leaky integrate and fire circuits | |
| KR20200012982A (en) | Operational amplifier circuit and its overcurrent protection method | |
| CN110855130B (en) | Power supply input clamping circuit and chip | |
| KR101820970B1 (en) | Voltage regulator | |
| JP2019203851A (en) | Voltage detector | |
| TWI531801B (en) | Voltage detection circuit | |
| US8242809B2 (en) | Comparator circuit | |
| US9772647B2 (en) | Powering of a charge with a floating node | |
| JP2016181151A (en) | Voltage division circuit and mass analysis device | |
| JP6719233B2 (en) | Output circuit | |
| US9600007B2 (en) | Low dropout regulator with wide input voltage range | |
| US9075424B2 (en) | Compensation scheme to improve the stability of the operational amplifiers | |
| TW201338411A (en) | Initial voltage generation circuit and method of generating an initial voltage | |
| JP6850199B2 (en) | Power circuit | |
| CN113341192B (en) | Current detection circuit | |
| CN113131905B (en) | Schmitt trigger circuit | |
| CN111610354B (en) | Current generating circuit | |
| JP7203478B2 (en) | current sense circuit | |
| US9490761B2 (en) | Device for balancing the rise and fall slew-rates of an operational amplifier | |
| JP7305934B2 (en) | Device with differential amplifier circuit | |
| JP6216171B2 (en) | Power circuit |