JP2016171282A - Thin film transistor and manufacturing method of the same - Google Patents
Thin film transistor and manufacturing method of the same Download PDFInfo
- Publication number
- JP2016171282A JP2016171282A JP2015051724A JP2015051724A JP2016171282A JP 2016171282 A JP2016171282 A JP 2016171282A JP 2015051724 A JP2015051724 A JP 2015051724A JP 2015051724 A JP2015051724 A JP 2015051724A JP 2016171282 A JP2016171282 A JP 2016171282A
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- thin film
- film transistor
- semiconductor layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、例えば有機EL素子（OLED）を駆動するための薄膜トランジスタ（TFT：Thin Film Transistor）およびその製造方法に関し、特に、移動度の大きい酸化物半導体（以
下、酸化物TFTと称する）をチャネルに用いるように構成した薄膜トランジスタおよびそ
の製造方法に関する。
The present invention relates to a thin film transistor (TFT) for driving, for example, an organic EL element (OLED) and a method for manufacturing the same, and particularly relates to a high mobility oxide semiconductor (hereinafter referred to as an oxide TFT) as a channel. The present invention relates to a thin film transistor configured for use in the manufacturing method and a manufacturing method thereof.
発光素子として有機EL素子を用いた、高輝度で高コントラストのディスプレイを実現するには、TFTを用いたアクティブマトリクス駆動が不可欠である。近年、高移動度半導体
として、IGZO等の酸化物半導体を用いたTFTがその候補として挙げられ、研究が進められ
ている（下記非特許文献１を参照）。
In order to realize a high-brightness and high-contrast display using organic EL elements as light-emitting elements, active matrix driving using TFTs is indispensable. In recent years, TFTs using oxide semiconductors such as IGZO have been cited as candidates for high mobility semiconductors, and research has been underway (see Non-Patent Document 1 below).
しかしながら、特に走査線が4000本程度必要な超高精細ディスプレイを実現するためには、画素回路の駆動素子として、基板上に今まで以上に高い移動度を示すTFTを形成する
必要がある。すなわち、IGZOよりも、さらに移動度の高い酸化物半導体を用いたTFTを構
築する必要がある。
However, in order to realize an ultra-high-definition display that requires about 4000 scanning lines in particular, it is necessary to form a TFT that exhibits higher mobility than ever on the substrate as a drive element of the pixel circuit. That is, it is necessary to construct a TFT using an oxide semiconductor with higher mobility than IGZO.
本発明はこのような事情に鑑みなされたものであり、画素回路の駆動素子として、従来よりも高い移動度を示す酸化物半導体をチャネルに用いた薄膜トランジスタおよびその製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a thin film transistor in which an oxide semiconductor having higher mobility than the conventional one is used for a channel as a driving element of a pixel circuit, and a manufacturing method thereof. To do.
本発明に係る薄膜トランジスタは、
基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体層、ソース・ドレイン電極および保護膜が積層されてなり、前記酸化物半導体層のうち、中央部がチャネル領域として、該チャネル領域の一方側がソース領域、他方側がドレイン領域として形成されてなり、
前記酸化物半導体層が、ITZOにより形成されてなることを特徴とするものである。
The thin film transistor according to the present invention is
A gate electrode, a gate insulating film, an oxide semiconductor layer, a source / drain electrode, and a protective film are stacked on a substrate. Of the oxide semiconductor layers, a central portion is a channel region, and one side of the channel region is Source region, the other side is formed as a drain region,
The oxide semiconductor layer is formed of ITZO.
また、前記保護膜が有機材料により形成されてなることが好ましい。
また、前記有機材料が、オレフィン系、アクリル系およびポリイミド系から選択される物質により形成されてなることが好ましい。
The protective film is preferably formed of an organic material.
Moreover, it is preferable that the organic material is formed of a material selected from olefin-based, acrylic-based and polyimide-based materials.
また、上述したいずれかの薄膜トランジスタをマトリクスアレイ状に配置することによりアクティブ駆動方式の表示装置を構成することが可能である。 Further, an active drive type display device can be formed by arranging any of the above-described thin film transistors in a matrix array.
また、本発明の薄膜トランジスタの製造方法は、
基板上に、ゲート電極、ゲート絶縁膜、ITZOからなる酸化物半導体層、ソース・ドレイン電極および保護膜をこの順に積層することを特徴とするものである。
また、前記保護膜を塗布成膜法を用いて形成することが好ましい。
また、前記ソース・ドレイン電極がチャネルエッチ型であることが好ましい。
In addition, the method for manufacturing the thin film transistor of the present invention includes:
On the substrate, a gate electrode, a gate insulating film, an oxide semiconductor layer made of ITZO, a source / drain electrode, and a protective film are stacked in this order.
Moreover, it is preferable to form the said protective film using the coating film-forming method.
The source / drain electrodes are preferably of a channel etch type.
本発明に係る薄膜トランジスタおよび薄膜トランジスタの製造方法によれば、チャネル領域に酸化物半導体を用いる薄膜トランジスタにおいて、この酸化物半導体層をITZOで構成している。 According to the thin film transistor and the method for manufacturing the thin film transistor according to the present invention, in the thin film transistor using an oxide semiconductor in the channel region, the oxide semiconductor layer is formed of ITZO.
ITZOをチャネル領域に用いると、例えば、先行技術で使用されているIGZO等の材料をチャネル領域に用いた場合と比べてキャリアの移動度を大幅に向上させることができる。 When ITZO is used for the channel region, for example, carrier mobility can be greatly improved as compared with the case where a material such as IGZO used in the prior art is used for the channel region.
これにより、画素回路の駆動素子として基板上に、高い移動度を示す酸化物TFTを形成
することができ、超高精細ディスプレイを実現することが可能となる。
Accordingly, an oxide TFT having high mobility can be formed on the substrate as a driving element of the pixel circuit, and an ultrahigh-definition display can be realized.
また、本発明に係る薄膜トランジスタの製造方法においては、保護膜に有機材料を用いて形成しているので、基板として柔軟性（フレキシブル性）を有するフィルム基板を用いた場合には、有機材料の柔軟性を生かして割れにくいTFTを形成することができる。 In the method of manufacturing a thin film transistor according to the present invention, since the protective film is formed using an organic material, when a film substrate having flexibility (flexibility) is used as the substrate, the organic material is flexible. This makes it possible to form TFTs that are hard to break by taking advantage of their properties.
さらに、この保護膜を、スピンコートやロールコート等の塗布法を用いて形成するようにすれば、スパッタリング法や蒸着法を用いた場合のように真空製膜装置を用いずともよくなり、省スペース化および低コスト化を図ることができる。 Furthermore, if this protective film is formed by using a coating method such as spin coating or roll coating, it is not necessary to use a vacuum film forming apparatus as in the case of using a sputtering method or a vapor deposition method. Space and cost can be reduced.
以下、本発明の実施形態に係る薄膜トランジスタ（TFT）およびその製造方法を図面を
用いて説明する。
Hereinafter, a thin film transistor (TFT) and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the drawings.
図１は、本発明の実施形態に係るTFTの断面構造を示すものであり、基板１上に、ゲー
ト電極２、ゲート絶縁膜３、酸化物半導体層４、ソース・ドレイン電極５および保護膜６を積層してなる。
FIG. 1 shows a cross-sectional structure of a TFT according to an embodiment of the present invention. On a substrate 1, a gate electrode 2, a gate insulating film 3, an oxide semiconductor layer 4, a source / drain electrode 5, and a protective film 6 are shown. Are laminated.
上記基板１は、例えばガラスやプラスチックフィルムから構成されるが、フレキシブルなプラスチックフィルムで構成することにより、フレキシブルなディスプレイ（例えば有機ELディスプレイ）を形成することが可能である。 The substrate 1 is made of, for example, glass or a plastic film, but can be made of a flexible plastic film to form a flexible display (for example, an organic EL display).
また、上記ゲート電極２は、例えば、金、チタン、クロム、アルミニウム、モリブデンまたはそれらの合金や積層膜等により形成することができる。膜厚は、例えば１０〜１００ｎｍとされる。 The gate electrode 2 can be formed of, for example, gold, titanium, chromium, aluminum, molybdenum, or an alloy or laminated film thereof. The film thickness is, for example, 10 to 100 nm.
また、上記ゲート絶縁膜３は、シリコン酸化膜（SiO2）を２００〜４００ｎｍの厚みに形成してなる。なお、シリコン酸化膜に替えて、有機材料を用いて形成することもできる。有機材料の具体例としては、オレフィン系、アクリル系およびポリイミド系等が挙げられる。 The gate insulating film 3 is formed by forming a silicon oxide film (SiO 2 ) with a thickness of 200 to 400 nm. Note that an organic material can be used instead of the silicon oxide film. Specific examples of the organic material include olefin-based, acrylic-based, and polyimide-based materials.
また、上記酸化物半導体層４は、InSnZnO（ITZO）により形成される。
ITZOは、インジウム、スズ、亜鉛を含む酸化物半導体であり、アモルファス（非晶質）膜として形成される。なお、膜厚は１０〜１００ｎｍとされる。
The oxide semiconductor layer 4 is formed of InSnZnO (ITZO).
ITZO is an oxide semiconductor containing indium, tin, and zinc, and is formed as an amorphous film. The film thickness is 10 to 100 nm.
また、上記ソース・ドレイン電極５は、例えば、Mo（合金）とAlの積層膜や、Mo、Al、Cr、Au等から選択される金属で形成することができる。ソース・ドレイン電極５を成膜する際に、スパッタリング法を用いたり、所定の不純物を注入する手法を用い、ソース・ドレイン電極５直下の酸化物半導体層４の抵抗率を下げるようにしてもよい。なお、膜厚は１０〜１００ｎｍとされる。このソース・ドレイン電極５は、酸化物半導体層４の中心線を挟んで対称形とされており、ソース・ドレイン電極５直下の酸化物半導体層４のうち、その一方がソース領域４ｂとされ、他方がドレイン領域４ｃとされる。酸化物半導体層４のうち、ソース領域４ｂとドレイン領域４ｃとの間は、チャネル領域４ａとされる。 The source / drain electrodes 5 can be formed of, for example, a laminated film of Mo (alloy) and Al, or a metal selected from Mo, Al, Cr, Au, and the like. When the source / drain electrode 5 is formed, the resistivity of the oxide semiconductor layer 4 immediately below the source / drain electrode 5 may be lowered by using a sputtering method or a method of injecting a predetermined impurity. . The film thickness is 10 to 100 nm. The source / drain electrodes 5 are symmetrical with respect to the center line of the oxide semiconductor layer 4, and one of the oxide semiconductor layers 4 immediately below the source / drain electrodes 5 serves as a source region 4 b, The other is the drain region 4c. In the oxide semiconductor layer 4, a channel region 4a is formed between the source region 4b and the drain region 4c.
また、上記保護膜６は、有機材料（オレフィン系高分子材料）により形成したものであり、膜厚は、約１〜３μｍとされる。 The protective film 6 is formed of an organic material (olefin polymer material) and has a film thickness of about 1 to 3 μm.
このように、本実施形態に係る薄膜トランジスタによれば、酸化物半導体層４をITZOで構成している。ITZOを、特にチャネル領域４ａに用いると、例えば、先行技術で使用されているIGZO等の材料をチャネル領域に用いた場合と比べてキャリアの移動度を大幅に向上させることができる。具体的には、例えば、IGZOの移動度が10cm2/V sec程度であるのに
対して、ITZOの移動度は20cm2/V sec程度以上であり、移動度を大幅に向上させることが
できる。
なお、チャネル領域４aの長さは、長くなるほど電流低下が大きくなるので、10μm以下とすることが好ましい。
Thus, according to the thin film transistor according to the present embodiment, the oxide semiconductor layer 4 is made of ITZO. When ITZO is used particularly for the channel region 4a, for example, carrier mobility can be greatly improved as compared with the case where a material such as IGZO used in the prior art is used for the channel region. Specifically, for example, the mobility of IGZO is about 10 cm 2 / V sec, whereas the mobility of ITZO is about 20 cm 2 / V sec or more, which can greatly improve the mobility. .
The length of the channel region 4a is preferably 10 μm or less because the current drop increases as the length increases.
これにより、画素回路の駆動素子として、基板１上に、高い移動度を示すTFTを形成す
ることができ、超高精細ディスプレイを実現することが可能となる。
また、保護膜６が有機材料（オレフィン系高分子材料）により構成されているので、フレキシブル性を有するものとなり、基板１にフレキシブル性を有するプラスチックフィルム等を用いた場合には、ディスプレイ全体をフレキシブル性を有するものとすることができる。
As a result, a TFT exhibiting high mobility can be formed on the substrate 1 as a drive element of the pixel circuit, and an ultra-high definition display can be realized.
In addition, since the protective film 6 is made of an organic material (olefin polymer material), the protective film 6 has flexibility. When a flexible plastic film or the like is used for the substrate 1, the entire display is flexible. It can have a property.
次に、本発明の実施形態に係る薄膜トランジスタの製造方法を図２を用いて説明する。
本実施形態の製造方法においては、まず、ガラスや樹脂等からなる基板１を洗浄し（ａ）、基板１の表面にバリア層や平坦化層（無機薄膜や有機薄膜）を形成し（図示せず）、その後、ゲート電極２を積層し、必要な形状にパターニングする（ｂ）。なお、微細形状をパターニングするには、フォトリソグラフィー（紫外線露光による微細加工技術）を用いる。
Next, a method for manufacturing a thin film transistor according to an embodiment of the present invention will be described with reference to FIG.
In the manufacturing method of the present embodiment, first, the substrate 1 made of glass, resin, or the like is cleaned (a), and a barrier layer or a flattened layer (inorganic thin film or organic thin film) is formed on the surface of the substrate 1 (not shown). After that, the gate electrode 2 is stacked and patterned into a necessary shape (b). In order to pattern a fine shape, photolithography (microfabrication technology by ultraviolet exposure) is used.
次に、ゲート電極２上および基板１（ゲート電極２が形成されていない領域）上にゲート絶縁膜３を形成する（ｃ）。ゲート絶縁膜３としては、シリコン酸化膜（SiO2）を４００ｎｍの厚みに形成したものを用いる。成膜は化学気相成長法やスパッタリング法を用いる。勿論、有機材料を用いて成膜することもできる。 Next, a gate insulating film 3 is formed on the gate electrode 2 and the substrate 1 (region where the gate electrode 2 is not formed) (c). As the gate insulating film 3, a silicon oxide film (SiO 2 ) having a thickness of 400 nm is used. The film formation uses chemical vapor deposition or sputtering. Of course, it is also possible to form a film using an organic material.
続いて、ITZOからなる酸化物半導体層４をスパッタリング法を用いて形成する（ｄ）。 Subsequently, an oxide semiconductor layer 4 made of ITZO is formed by a sputtering method (d).
その後、ソース・ドレイン電極５を形成する（ｅ）。
このソース・ドレイン電極５をウエットエッチングでパターンニングする際、その下地層となる酸化物半導体層４がダメージを受け、特性が劣化することがあるため（IGZO等ではエッチング耐性が小さく、略０である）、従来は、図６に示す（各層には、図１の、対
応する各部材の符号に１０を加えた符号を付すようにしている）ように、酸化物半導体層１０４の表面にエッチングストップ層１０７を設けた状態でパターニングを行うことによって、この酸化物半導体層１０４の表面のダメージを低減するようにしているが、その一方で、エッチングストップ層１０７を形成する工程が増加することもあって、製造プロセスが極めて煩雑となる。
Thereafter, source / drain electrodes 5 are formed (e).
When the source / drain electrode 5 is patterned by wet etching, the oxide semiconductor layer 4 serving as the underlying layer may be damaged and the characteristics may be deteriorated (IGZO or the like has low etching resistance and is substantially zero. Conventionally, etching is performed on the surface of the oxide semiconductor layer 104 as shown in FIG. 6 (each layer is given the reference numeral of each corresponding member in FIG. 1 plus 10). By performing patterning in the state where the stop layer 107 is provided, damage to the surface of the oxide semiconductor layer 104 is reduced. On the other hand, the number of steps for forming the etching stop layer 107 may increase. Therefore, the manufacturing process becomes extremely complicated.
そこで、本実施形態の製造方法においては、ウエットエッチングに耐性のある酸化物半導体であるITZOを用いることにより、IGZO等の従来技術を用いた場合と比べてウエットエッチングによるダメージを低減し、特性劣化を抑制しつつ、製造プロセスを簡易なものとしている。
この後、積層された積層体（基板１、ゲート電極２、ゲート絶縁膜３、酸化物半導体層４、ソース・ドレイン電極５）の上表面に保護膜６を形成する（ｆ）。
Therefore, in the manufacturing method of the present embodiment, by using ITZO, which is an oxide semiconductor resistant to wet etching, damage due to wet etching is reduced as compared with the case of using conventional technology such as IGZO, and characteristic deterioration is caused. The manufacturing process is simplified while suppressing the above.
Thereafter, a protective film 6 is formed on the upper surface of the laminated body (substrate 1, gate electrode 2, gate insulating film 3, oxide semiconductor layer 4, source / drain electrode 5) (f).
この保護膜６は、スピンコート法やロールコート法等の塗布法を用いて形成することによって、真空製膜装置等を使用せずとも良くなり、省スペース化および低コスト化を図ることが可能となる。また、保護膜６をスパッタ法等により形成していないので、酸化物半導体層４に対する成膜ダメージの影響を抑えることができ、酸化物半導体層４（特にチャネル領域４ａ）の抵抗率の低下や、酸化物半導体層４と保護膜６の界面準位の発生を抑制することができる。
すなわち、保護膜６を設けたことにより、酸化物半導体層４にITZOを用いたことと相俟って、特性が向上し、安定する。
By forming the protective film 6 using a coating method such as a spin coating method or a roll coating method, it is not necessary to use a vacuum film forming apparatus or the like, and space saving and cost reduction can be achieved. It becomes. In addition, since the protective film 6 is not formed by sputtering or the like, the influence of film formation damage on the oxide semiconductor layer 4 can be suppressed, and the resistivity of the oxide semiconductor layer 4 (particularly the channel region 4a) can be reduced. In addition, generation of interface states between the oxide semiconductor layer 4 and the protective film 6 can be suppressed.
In other words, the provision of the protective film 6 improves and stabilizes the characteristics in combination with the use of ITZO for the oxide semiconductor layer 4.
また、基板１として有機材料（フレキシブルなフィルム基板）を用いた場合には、保護膜６もフレキシブル性を有する有機材料を用いて形成することにより、全体としてフレキシブル性を有するディスプレイを製造することができる。 Further, when an organic material (flexible film substrate) is used as the substrate 1, a display having flexibility as a whole can be manufactured by forming the protective film 6 using an organic material having flexibility. it can.
なお、上記TFTの製造プロセスにおいて、適宜アニール処理を行うことによって、不要
な水分や溶剤を除去することができ、これにより半導体の特性を安定化する（結晶配列の乱れや不均一な応力を減少させる）ことができる。
In the above TFT manufacturing process, unnecessary moisture and solvent can be removed by performing appropriate annealing treatment, which stabilizes the characteristics of the semiconductor (reduces disorder of crystal alignment and uneven stress). Can).
このアニール処理は、大気中で、例えばホットプレートやオーブン等を用い、ソース・ドレイン電極５を作成する前に300℃程度の温度で行う。
以上に説明した如くして、本実施形態に係るTFTを製造することができる。
This annealing treatment is performed in the atmosphere at a temperature of about 300 ° C. before forming the source / drain electrodes 5 using, for example, a hot plate or an oven.
As described above, the TFT according to this embodiment can be manufactured.
また、上記では酸化物半導体層４を形成するためのスパッタターゲットとしては、酸化インジウム、酸化スズ、酸化亜鉛の混合物を使用することができ、それらの混合比については、スパッタリングにより形成されるITZOの組成比が適切な値となるように、適宜調整すればよい。 In the above description, a mixture of indium oxide, tin oxide, and zinc oxide can be used as a sputtering target for forming the oxide semiconductor layer 4, and the mixing ratio of ITZO formed by sputtering can be used. What is necessary is just to adjust suitably so that a composition ratio may become an appropriate value.
上記では、ゲート絶縁膜３を形成する材料として、シリコン酸化膜（SiO2）を用いることができる。この他、オレフィン系の有機材料や他の有機材料、例えば、近年注目されているケイ素を含んだ新しいポリマー、例えばポリシルセスキオキサンからなる有機材料を用いることができる。 In the above, a silicon oxide film (SiO 2 ) can be used as a material for forming the gate insulating film 3. In addition, olefin-based organic materials and other organic materials such as a new polymer containing silicon that has been attracting attention in recent years, such as an organic material made of polysilsesquioxane, can be used.
また、塗布方法としてもスピンコート法やロールコート法に限られるものではなく、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ダイコート法、ワイアーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェットプリント法等の他の塗布法を用いることができる。 Also, the coating method is not limited to the spin coating method or the roll coating method, but the casting method, the micro gravure coating method, the gravure coating method, the bar coating method, the die coating method, the wire bar coating method, the dip coating method, and the spray coating. Other coating methods such as a printing method, a screen printing method, a flexographic printing method, an offset printing method, and an inkjet printing method can be used.
また、保護膜の成膜に塗布方法を用いることにより、上記酸化物半導体層４に対する成膜ダメージの影響を抑えることができ、酸化物半導体層４（特にチャネル領域４ａ）の抵抗率の低下や、酸化物半導体層４と保護膜６の界面準位の発生を抑制することができる。 Further, by using a coating method for forming the protective film, it is possible to suppress the influence of film formation damage on the oxide semiconductor layer 4, and to reduce the resistivity of the oxide semiconductor layer 4 (particularly the channel region 4 a). In addition, generation of interface states between the oxide semiconductor layer 4 and the protective film 6 can be suppressed.
また、本実施形態においては、図１の層構成からも明らかなように、ゲート電極２とソース・ドレイン電極５が上下方向にオーバーラップする領域を小さくできることから、寄生容量を低減することができ、寄生容量の面内ばらつきに伴って、引き起こされる輝度ムラや高速応答性への悪影響を低減することができる。 Further, in the present embodiment, as is apparent from the layer configuration of FIG. 1, since the region where the gate electrode 2 and the source / drain electrode 5 overlap in the vertical direction can be reduced, the parasitic capacitance can be reduced. In addition, it is possible to reduce adverse effects on uneven brightness and high-speed responsiveness caused by in-plane variation of parasitic capacitance.
以下、効果確認用の実験例を用いて本発明をさらに説明する。
＜実験例＞
まず、プラスチック基板１上に、各層を積層してTFT（保護膜を形成していない状態）
を作製して１回目の特性評価を行い（これを比較例サンプルの特性評価として扱う）、続いて、このTFTに保護膜を成膜して２回目の特性評価を行った（これを実施例サンプルの
特性評価として扱う）。
Hereinafter, the present invention will be further described using experimental examples for effect confirmation.
<Experimental example>
First, each layer is laminated on the plastic substrate 1 and TFT (the state where no protective film is formed)
The first characteristic evaluation was performed (this is treated as the characteristic evaluation of the comparative sample), and then a protective film was formed on the TFT and the second characteristic evaluation was performed (this example Treated as sample characterization).
したがって、２回目の特性評価に供せられたTFTサンプルは、次のようにして作製され
た実施例サンプルと等価となる。すなわち、基板１として、ガラスベース上に形成したフレキシブル性を有するプラスチックフィルムを用い、その上に、図示されない平坦化層やバリア層を形成した後、ゲート電極２として金属の積層膜（クロム、金およびチタンを積層したもの）を形成し、次にゲート絶縁膜３とITZOからなる酸化物半導体層４をそれぞれスパッタリング法を用いて形成する。
Therefore, the TFT sample subjected to the second characteristic evaluation is equivalent to the example sample manufactured as follows. That is, a flexible plastic film formed on a glass base is used as the substrate 1, a flattening layer and a barrier layer (not shown) are formed thereon, and then a metal laminated film (chrome, gold, etc.) is formed as the gate electrode 2. Then, the gate insulating film 3 and the oxide semiconductor layer 4 made of ITZO are formed by sputtering, respectively.
続いて、電極接続のための図示されないビア等を形成後，ソース・ドレイン電極（アルミニウムおよびモリブデン合金を積層したもの）５を形成する。その後、オレフィン系高分子材料をスピンコート法を用いて塗布し、保護膜６を形成する。 Subsequently, after forming vias and the like (not shown) for electrode connection, source / drain electrodes (a laminate of aluminum and molybdenum alloy) 5 are formed. Thereafter, an olefin polymer material is applied using a spin coating method to form the protective film 6.
一方、１回目の特性評価に供せられたTFTは、保護膜６を形成しないこと以外は上記の
実施例サンプルと同様の手法で作製した比較例サンプルと等価となる。
On the other hand, the TFT subjected to the first characteristic evaluation is equivalent to the comparative sample prepared by the same method as the above-described example sample except that the protective film 6 is not formed.
図３は、上述した比較例サンプルおよび実施例サンプルについての、ゲート電圧―ドレイン電流特性（伝達特性）を示すグラフである。サンプルのチャネル長は約１０μｍである。図３のグラフにおいて、横軸はゲート電圧（Ｖ）を表し、縦軸はドレイン電流（Ａ）を表す。なお、ドレイン電圧は１０Ｖに設定した。 FIG. 3 is a graph showing gate voltage-drain current characteristics (transfer characteristics) for the comparative example sample and the example sample described above. The sample channel length is about 10 μm. In the graph of FIG. 3, the horizontal axis represents the gate voltage (V), and the vertical axis represents the drain current (A). The drain voltage was set to 10V.
図３からも明らかなように、比較例のもの（グレイ色の線により表される）では、ドレイン電流の漏れ量が大きく、いわゆるOFF電流を小さい値とすることが難しかったが、実
施例のもの（黒色の線により表される）では、ドレイン電流の漏れを抑制することができ、OFF電流を小さい値とすることができた。
As is clear from FIG. 3, in the comparative example (represented by a gray line), the amount of leakage of drain current is large and it is difficult to reduce the so-called OFF current. In the case of the device (represented by the black line), it was possible to suppress the leakage of the drain current and to reduce the OFF current.
一方、実施例のものでは、ゲート電圧が高いON時の電流値を比較例のものと同様の値とすることができた。
これは、実施例のものでは、保護膜形成時におけるダメージを極めて小さくできるとともに、ソース・ドレイン電極をウエットエッチングすることにより生じたITZO表面の僅かな欠陥（OFF電流が漏れる原因となる）が、その上に形成される保護膜６によって補完さ
れて、OFF電流が低減されたことにより、改善したものであると考えられる。
On the other hand, in the example, the current value at the ON time when the gate voltage was high could be set to the same value as that in the comparative example.
This is because in the embodiment, the damage at the time of forming the protective film can be extremely small, and a slight defect on the ITZO surface caused by wet etching of the source / drain electrodes (causes the OFF current to leak) It is considered that this is an improvement because the OFF current is reduced by being supplemented by the protective film 6 formed thereon.
本実施例のように保護膜６を有機材料を用いて形成したことにより、チャネルエッチ型の酸化物TFTに損傷を与えることなく容易に形成でき、優れたTFT特性を得ることが可能となる。 Since the protective film 6 is formed using an organic material as in this embodiment, it can be easily formed without damaging the channel-etch type oxide TFT, and excellent TFT characteristics can be obtained.
図４は、本実施例に係るTFTを用いた有機EL画素回路を示す回路図である。
各画素２２毎に、画素選択を行うための選択用TFT１１と、電源から発光素子へ電流を
供給する駆動用TFT１２と、発光素子としての有機EL素子１３と、当該画素２２の非選択
期間に駆動用TFT１２の動作を保持する保持容量（コンデンサ）１４とからなる。
FIG. 4 is a circuit diagram showing an organic EL pixel circuit using a TFT according to this embodiment.
For each pixel 22, a selection TFT 11 for performing pixel selection, a driving TFT 12 for supplying a current from a power source to a light emitting element, an organic EL element 13 as a light emitting element, and driving in a non-selection period of the pixel 22 And a holding capacitor (capacitor) 14 for holding the operation of the TFT 12 for use.
また、図５は本実施例に係るTFTを駆動素子として用いた画像表示ディスプレイ２１の
一例を示す。画像表示ディスプレイは水平方向にm画素、垂直方向にn画素を持つマトリクス型表示パネルであり、各画素２２内に図５に示す回路が組み込まれる。データラインD
は各列の画素２２に対して共通に配線され、スキャンラインS、および電源ラインPは各行の画素２２に対して共通に配線され、それぞれ適切な電圧が付与される。
FIG. 5 shows an example of the image display 21 using the TFT according to this embodiment as a drive element. The image display is a matrix type display panel having m pixels in the horizontal direction and n pixels in the vertical direction, and the circuit shown in FIG. Data line D
Are wired in common to the pixels 22 in each column, and the scan line S and the power supply line P are wired in common to the pixels 22 in each row, and appropriate voltages are respectively applied thereto.
入力信号である映像信号は信号処理回路２３においてm×n画素の表示用データ信号に変換され、列ドライバ２５を介して各画素に供給される。また、映像信号の同期情報から行駆動用のスキャン信号が生成され、このスキャン信号に同期したデータ電圧が行ドライバ２４を介して各画素に供給される。 The video signal which is an input signal is converted into a display data signal of m × n pixels in the signal processing circuit 23 and supplied to each pixel via the column driver 25. In addition, a scan signal for row driving is generated from the synchronization information of the video signal, and a data voltage synchronized with the scan signal is supplied to each pixel via the row driver 24.
以上に説明した如くして、画像表示装置を作製することができる。 As described above, an image display device can be manufactured.
１、１０１ 基板
２、１０２ ゲート電極
３、１０３ ゲート絶縁膜
４、１０４ 酸化物半導体層（InSnZnO（ITZO））
４ａ チャネル領域
４ｂ ソース領域
４ｃ ドレイン領域
５、１０５ ソース・ドレイン電極
６、１０６ 保護膜
１１ 選択用TFT
１２ 駆動用TFT
１３ 有機EL素子
１４ 保持容量（コンデンサ）
２１ 表示パネル
２２ 画素
２３ 信号処理回路
２４ 行ドライバ
２５ 列ドライバ
１０７ エッチングストップ層
DESCRIPTION OF SYMBOLS 1,101 Substrate 2,102 Gate electrode 3,103 Gate insulating film 4,104 Oxide semiconductor layer (InSnZnO (ITZO))
4a channel region 4b source region 4c drain region 5, 105 source / drain electrodes 6, 106 protective film 11 TFT for selection
12 Driving TFT
13 Organic EL device 14 Retention capacity (capacitor)
21 Display Panel 22 Pixel 23 Signal Processing Circuit 24 Row Driver 25 Column Driver 107 Etching Stop Layer
Claims (6)
前記酸化物半導体層が、ITZOにより形成されてなることを特徴とする薄膜トランジスタ。 A gate electrode, a gate insulating film, an oxide semiconductor layer, a source / drain electrode, and a protective film are stacked on a substrate. Of the oxide semiconductor layers, a central portion is a channel region, and one side of the channel region is Source region, the other side is formed as a drain region,
A thin film transistor, wherein the oxide semiconductor layer is formed of ITZO.
6. The method of manufacturing a thin film transistor according to claim 4, wherein the source / drain electrodes are of a channel etch type.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015051724A JP2016171282A (en) | 2015-03-16 | 2015-03-16 | Thin film transistor and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015051724A JP2016171282A (en) | 2015-03-16 | 2015-03-16 | Thin film transistor and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016171282A true JP2016171282A (en) | 2016-09-23 |
Family
ID=56982610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015051724A Pending JP2016171282A (en) | 2015-03-16 | 2015-03-16 | Thin film transistor and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016171282A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020247640A1 (en) * | 2019-06-04 | 2020-12-10 | Applied Materials, Inc. | Thin-film transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251731A (en) * | 2009-03-26 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2010251735A (en) * | 2009-03-27 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2012256874A (en) * | 2011-05-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
-
2015
- 2015-03-16 JP JP2015051724A patent/JP2016171282A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251731A (en) * | 2009-03-26 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2010251735A (en) * | 2009-03-27 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2012256874A (en) * | 2011-05-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020247640A1 (en) * | 2019-06-04 | 2020-12-10 | Applied Materials, Inc. | Thin-film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276606B2 (en) | Array substrate and display device and method for making the array substrate | |
| KR101758311B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR102180037B1 (en) | Flexible display and manufacturing method thereof | |
| WO2018227750A1 (en) | Method for fabricating flexible tft substrate | |
| JP5969995B2 (en) | Method for manufacturing oxide thin film transistor array | |
| US8377742B2 (en) | Thin film transistor and method for manufacturing the same | |
| US8563978B2 (en) | Display device and method for manufacturing the same | |
| US20160027887A1 (en) | Array substrate and fabrication method thereof, and display device | |
| US20160365458A1 (en) | Array substrate, method for producing the same and display device | |
| US10204934B2 (en) | Thin film transistor, array substrate, methods for fabricating the same, and display device | |
| JP2007311377A (en) | Manufacturing method of thin-film transistor, thin-film transistor, and display | |
| TWI423435B (en) | System for displaying images and fabrication method thereof | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| US20200287049A1 (en) | Oxide semiconductor thin-film transistor and method of fabricating the same | |
| US8507917B2 (en) | Thin film transistor, method for manufacturing the same, and display device using the same | |
| US9842735B2 (en) | Method of manufacturing low temperature polycrystalline silicon thin film and thin film transistor, thin film transistor, display panel and display device | |
| JP2016171282A (en) | Thin film transistor and manufacturing method of the same | |
| JP5217224B2 (en) | Thin film transistor manufacturing method | |
| TWI574322B (en) | Thin film transistor, method for manufacturing the same, display device having the same and method for manufacturing the display device | |
| KR101844601B1 (en) | Method for producing oxide thin film transistor array substrates and organic el display devices | |
| US10367017B2 (en) | Array substrate and manufacturing method thereof | |
| US20230387132A1 (en) | Display panel, display panel manufacturing method, and electronic device | |
| KR101343501B1 (en) | Method for fabricating polysilicon layer, method for fabricating tft using it, and method for fabricating organic electroluminescent display device | |
| KR101459788B1 (en) | Method of fabricating oxide thin film transitor | |
| JP2011100951A (en) | Thin-film transistor, light-emitting device, electronic apparatus, and method for forming thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180130 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20180427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190521 |