JP2016170521A - 正常なプロセッサの抽出方法及びプログラム、情報処理装置 - Google Patents
正常なプロセッサの抽出方法及びプログラム、情報処理装置 Download PDFInfo
- Publication number
- JP2016170521A JP2016170521A JP2015048630A JP2015048630A JP2016170521A JP 2016170521 A JP2016170521 A JP 2016170521A JP 2015048630 A JP2015048630 A JP 2015048630A JP 2015048630 A JP2015048630 A JP 2015048630A JP 2016170521 A JP2016170521 A JP 2016170521A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- processors
- processor
- operation information
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
- G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
【解決手段】抽出方法は、複数のプロセッサのそれぞれに対して同じ処理を実行させ、複数のプロセッサのそれぞれの処理における、データの書き込みアドレス、書き込まれるデータの値、データの読み込みアドレス、読み込まれたデータなどの動作情報の中に、プロセッサ間で一致しない動作情報が含まれる場合に、多数を占める動作情報が得られた1以上のプロセッサを正常なプロセッサとして抽出する。
【選択図】図1
Description
図1に、本実施の形態における情報処理装置1の構成図を示す。情報処理装置1は、制御部10と、ワークデータ格納部11と、センサデータ格納部12と、操作データ格納部13とを有する。制御部10は、CPU(Central Processing Unit)部14と、セレクタ部15と、管理部16と、記憶部a1乃至an(nは3以上の自然数)と、記憶部b1乃至bnと、記憶部cとを有する。CPU部14は、複数のCPUであるCPU1乃至nを有する。管理部16は、同期制御部161と、運用管理部162と、決定部163と、管理テーブル格納部164とを有する。決定部163は、アドレス比較部1631と、データ値比較部1632と、選択制御部1633とを有する。
第1の実施の形態においては、少数派グループに属するCPUを非稼働CPUに切り替える(すなわち、停止させる)。しかし、CPUのハードウエア自体に異常は無かったとしても、ノイズによる一時的なバスエラーが原因で多数派グループのアドレス等と異なるアドレス等が検出される場合もある。
コンピュータが、
複数のプロセッサのそれぞれに対して同じ処理を実行させ、
前記複数のプロセッサのそれぞれの前記処理における動作情報の中に、プロセッサ間で一致しない動作情報が含まれる場合に、多数を占める動作情報が得られた1以上のプロセッサを正常なプロセッサとして抽出する、
処理を実行する、正常なプロセッサの抽出方法。
前記動作情報が、前記複数のプロセッサのそれぞれの前記処理における、データの書き込みアドレス、書き込まれるデータの値、データの読み込みアドレス、及び読み込まれたデータの値の少なくともいずれかを含む
付記1記載の正常なプロセッサの抽出方法。
前記コンピュータが、
前記動作情報を、前記複数のプロセッサのそれぞれに接続するバスを通過するデータをキャプチャして取得する、
処理をさらに実行する付記1又は2記載の正常なプロセッサの抽出方法。
前記コンピュータが、
前記複数のプロセッサのうち予め定められた1の第1プロセッサが、前記多数を占める動作情報が得られた1以上のプロセッサに含まれない場合、前記多数を占める動作情報が得られた1以上のプロセッサの中から、新たな前記第1プロセッサを選択する、
処理をさらに実行する付記1乃至3のいずれか1つ記載の正常なプロセッサの抽出方法。
前記複数のプロセッサのそれぞれに対して同じ処理を実行させる処理において、
前記複数のプロセッサのうち前記第1プロセッサ以外のプロセッサの前記処理を、前記第1プロセッサの前記処理より所定時間遅らせて実行させる、
付記4記載の正常なプロセッサの抽出方法。
前記コンピュータが、
前記多数を占める動作情報が得られた1以上のプロセッサ以外のプロセッサについて、所定時間以上又は所定回数以上前記多数を占める動作情報が得られない場合に、当該プロセッサを停止する
処理をさらに実行する付記1記載の正常なプロセッサの抽出方法。
前記コンピュータが、
前記第1プロセッサを、元の前記第1プロセッサから新たな前記第1プロセッサに切り替えるためのバス接続を行う、
処理をさらに実行する付記4又は5記載の正常なプロセッサの抽出方法。
新たな前記第1プロセッサを選択する処理において、
前記多数を占める動作情報が得られた1以上のプロセッサの中から、優先順位に基づき新たな前記第1プロセッサを選択する、
付記4乃至5のいずれか1つ記載の正常なプロセッサの抽出方法。
コンピュータに、
複数のプロセッサのそれぞれに対して同じ処理を実行させ、
前記複数のプロセッサのそれぞれの前記処理における動作情報の中に、プロセッサ間で一致しない動作情報が含まれる場合に、多数を占める動作情報が得られた1以上のプロセッサを正常なプロセッサとして抽出する、
処理を実行させる、正常なプロセッサの抽出プログラム。
複数のプロセッサのそれぞれに対して同じ処理を実行させる実行制御部と、
前記複数のプロセッサのそれぞれの前記処理における動作情報の中に、プロセッサ間で一致しない動作情報が含まれる場合に、多数を占める動作情報が得られた1以上のプロセッサを正常なプロセッサとして抽出する抽出部と、
を有する情報処理装置。
前記多数を占める動作情報が得られた1以上のプロセッサは、同じ動作情報が得られたプロセッサが同じグループに属するように前記複数のプロセッサを分類した場合に最もプロセッサの数が多いグループに属する1以上のプロセッサである、
付記1記載の正常なプロセッサの抽出方法。
11 ワークデータ格納部 12 センサデータ格納部
13 操作データ格納部 14 CPU部
15 セレクタ部 16 管理部
161 同期制御部 162 運用管理部
163 決定部 1631 アドレス比較部
1632 データ値比較部 1633 選択制御部
a1,a2,an,b1,b2,bn,c 記憶部
Claims (8)
- コンピュータが、
複数のプロセッサのそれぞれに対して同じ処理を実行させ、
前記複数のプロセッサのそれぞれの前記処理における動作情報の中に、プロセッサ間で一致しない動作情報が含まれる場合に、多数を占める動作情報が得られた1以上のプロセッサを正常なプロセッサとして抽出する、
処理を実行する、正常なプロセッサの抽出方法。 - 前記動作情報が、前記複数のプロセッサのそれぞれの前記処理における、データの書き込みアドレス、書き込まれるデータの値、データの読み込みアドレス、及び読み込まれたデータの値の少なくともいずれかを含む
請求項1記載の正常なプロセッサの抽出方法。 - 前記コンピュータが、
前記動作情報を、前記複数のプロセッサのそれぞれに接続するバスを通過するデータをキャプチャして取得する、
処理をさらに実行する請求項1又は2記載の正常なプロセッサの抽出方法。 - 前記コンピュータが、
前記複数のプロセッサのうち予め定められた1の第1プロセッサが、前記多数を占める動作情報が得られた1以上のプロセッサに含まれない場合、前記多数を占める動作情報が得られた1以上のプロセッサの中から、新たな前記第1プロセッサを選択する、
処理をさらに実行する請求項1乃至3のいずれか1つ記載の正常なプロセッサの抽出方法。 - 前記複数のプロセッサのそれぞれに対して同じ処理を実行させる処理において、
前記複数のプロセッサのうち前記第1プロセッサ以外のプロセッサの前記処理を、前記第1プロセッサの前記処理より所定時間遅らせて実行させる、
請求項4記載の正常なプロセッサの抽出方法。 - 前記コンピュータが、
前記多数を占める動作情報が得られた1以上のプロセッサ以外のプロセッサについて、所定時間以上又は所定回数以上前記多数を占める動作情報が得られない場合に、当該プロセッサを停止する
処理をさらに実行する請求項1記載の正常なプロセッサの抽出方法。 - コンピュータに、
複数のプロセッサのそれぞれに対して同じ処理を実行させ、
前記複数のプロセッサのそれぞれの前記処理における動作情報の中に、プロセッサ間で一致しない動作情報が含まれる場合に、多数を占める動作情報が得られた1以上のプロセッサを正常なプロセッサとして抽出する、
処理を実行させる、正常なプロセッサの抽出プログラム。 - 複数のプロセッサのそれぞれに対して同じ処理を実行させる実行制御部と、
前記複数のプロセッサのそれぞれの前記処理における動作情報の中に、プロセッサ間で一致しない動作情報が含まれる場合に、多数を占める動作情報が得られた1以上のプロセッサを正常なプロセッサとして抽出する抽出部と、
を有する情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015048630A JP2016170521A (ja) | 2015-03-11 | 2015-03-11 | 正常なプロセッサの抽出方法及びプログラム、情報処理装置 |
US15/064,747 US9977720B2 (en) | 2015-03-11 | 2016-03-09 | Method, information processing apparatus, and computer readable medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015048630A JP2016170521A (ja) | 2015-03-11 | 2015-03-11 | 正常なプロセッサの抽出方法及びプログラム、情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016170521A true JP2016170521A (ja) | 2016-09-23 |
Family
ID=56886677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015048630A Pending JP2016170521A (ja) | 2015-03-11 | 2015-03-11 | 正常なプロセッサの抽出方法及びプログラム、情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9977720B2 (ja) |
JP (1) | JP2016170521A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017119510A1 (de) | 2016-09-01 | 2018-03-01 | Mazda Motor Corporation | Motor mit homogener Kompressionszündung |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11645178B2 (en) * | 2018-07-27 | 2023-05-09 | MIPS Tech, LLC | Fail-safe semi-autonomous or autonomous vehicle processor array redundancy which permits an agent to perform a function based on comparing valid output from sets of redundant processors |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63175937A (ja) * | 1987-01-16 | 1988-07-20 | Nippon Telegr & Teleph Corp <Ntt> | 障害回復方式 |
JPH03192425A (ja) * | 1989-12-22 | 1991-08-22 | Hitachi Ltd | デイスク駆動装置 |
JPH06259270A (ja) * | 1993-03-04 | 1994-09-16 | Hitachi Ltd | プロセッサ異常判定回路 |
JPH07175765A (ja) * | 1993-10-25 | 1995-07-14 | Mitsubishi Electric Corp | 計算機の障害回復方法 |
US20080244305A1 (en) * | 2007-03-30 | 2008-10-02 | Texas Instruments Deutschland, Gmbh | Delayed lock-step cpu compare |
JP2014081853A (ja) * | 2012-10-18 | 2014-05-08 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2799104B2 (ja) | 1992-06-11 | 1998-09-17 | 株式会社日立製作所 | プログラマブルコントローラの二重化切替装置 |
JP4154853B2 (ja) | 2000-11-13 | 2008-09-24 | 富士電機機器制御株式会社 | 制御データを等値化する冗長化プログラマブルコントローラ及び等値化方法。 |
US6931576B2 (en) * | 2002-01-07 | 2005-08-16 | Sun Microsystems, Inc. | Data integrity device providing heightened error protection in a data processing system |
JP3910967B2 (ja) | 2004-03-12 | 2007-04-25 | 東芝ソリューション株式会社 | 2重化システム及び多重化制御方法 |
US7933966B2 (en) * | 2005-04-26 | 2011-04-26 | Hewlett-Packard Development Company, L.P. | Method and system of copying a memory area between processor elements for lock-step execution |
JP4874873B2 (ja) | 2007-06-06 | 2012-02-15 | 株式会社東芝 | ディジタル制御装置 |
US8516355B2 (en) * | 2011-02-16 | 2013-08-20 | Invensys Systems, Inc. | System and method for fault tolerant computing using generic hardware |
JP2013239034A (ja) | 2012-05-15 | 2013-11-28 | Mitsubishi Electric Corp | 系切替制御装置及び二重化システム |
-
2015
- 2015-03-11 JP JP2015048630A patent/JP2016170521A/ja active Pending
-
2016
- 2016-03-09 US US15/064,747 patent/US9977720B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63175937A (ja) * | 1987-01-16 | 1988-07-20 | Nippon Telegr & Teleph Corp <Ntt> | 障害回復方式 |
JPH03192425A (ja) * | 1989-12-22 | 1991-08-22 | Hitachi Ltd | デイスク駆動装置 |
JPH06259270A (ja) * | 1993-03-04 | 1994-09-16 | Hitachi Ltd | プロセッサ異常判定回路 |
JPH07175765A (ja) * | 1993-10-25 | 1995-07-14 | Mitsubishi Electric Corp | 計算機の障害回復方法 |
US20080244305A1 (en) * | 2007-03-30 | 2008-10-02 | Texas Instruments Deutschland, Gmbh | Delayed lock-step cpu compare |
JP2014081853A (ja) * | 2012-10-18 | 2014-05-08 | Renesas Electronics Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017119510A1 (de) | 2016-09-01 | 2018-03-01 | Mazda Motor Corporation | Motor mit homogener Kompressionszündung |
Also Published As
Publication number | Publication date |
---|---|
US9977720B2 (en) | 2018-05-22 |
US20160266985A1 (en) | 2016-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11687391B2 (en) | Serializing machine check exceptions for predictive failure analysis | |
US7698594B2 (en) | Reconfigurable processor and reconfiguration method executed by the reconfigurable processor | |
US10114356B2 (en) | Method and apparatus for controlling a physical unit in an automation system | |
CN101207408A (zh) | 一种用于主备倒换的综合故障检测装置和方法 | |
US10360115B2 (en) | Monitoring device, fault-tolerant system, and control method | |
JP2016170521A (ja) | 正常なプロセッサの抽出方法及びプログラム、情報処理装置 | |
CN115766405A (zh) | 一种故障处理方法、装置、设备和存储介质 | |
JP2011154459A (ja) | コンピュータシステムのプログラム異常動作検出装置 | |
CN110673793B (zh) | 存储设备节点事件管理方法、***及电子设备和存储介质 | |
JP5440673B1 (ja) | プログラマブルロジックデバイス、情報処理装置、被疑箇所指摘方法およびプログラム | |
US20060195849A1 (en) | Method for synchronizing events, particularly for processors of fault-tolerant systems | |
JP5335150B2 (ja) | 計算機装置及びプログラム | |
JP5696492B2 (ja) | 故障検出装置、故障検出方法、及び、故障検出プログラム | |
US9639438B2 (en) | Methods and systems of managing an interconnection | |
JP5832408B2 (ja) | 仮想計算機システム及びその制御方法 | |
CN116737396B (zh) | 服务器可维护性配置方法、装置、电子设备和存储介质 | |
JP6819061B2 (ja) | 情報処理装置、プロセス切り替え方法及びプログラム | |
JP6645467B2 (ja) | マイクロコンピュータ | |
JP2014235503A (ja) | 情報処理装置、情報処理システム、ハードディスク障害検知方法、サービス継続方法、ハードディスク障害検知プログラム、サービス継続プログラム | |
JP2006178688A (ja) | 多重化装置及びレガシーデバイス多重化方法 | |
JP6430994B2 (ja) | メモリモジュール制御装置、メモリモジュール制御方法及びプログラム | |
JP6326898B2 (ja) | ストレージ装置、ストレージシステムおよびデータ配置方法 | |
JP2012159910A (ja) | 情報処理装置並びに情報処理装置の管理方法及び管理プログラム | |
JP2015141589A (ja) | サーバ装置、サーバシステムおよび障害対策方法 | |
JP2015060341A (ja) | 情報処理システム、および情報処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190604 |