JP2016163442A - Power semiconductor device and power conversion device - Google Patents
Power semiconductor device and power conversion device Download PDFInfo
- Publication number
- JP2016163442A JP2016163442A JP2015040930A JP2015040930A JP2016163442A JP 2016163442 A JP2016163442 A JP 2016163442A JP 2015040930 A JP2015040930 A JP 2015040930A JP 2015040930 A JP2015040930 A JP 2015040930A JP 2016163442 A JP2016163442 A JP 2016163442A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- series connection
- connection structure
- pressure plate
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、電力用半導体装置および電力変換装置に関し、特に、3値以上を取り得る端子電圧を出力する電力用半導体装置および電力変換装置に関するものである。 The present invention relates to a power semiconductor device and a power conversion device, and more particularly to a power semiconductor device and a power conversion device that output a terminal voltage that can take three or more values.
電力用変換装置の1種であるインバータはその内部にIGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)などの半導体素子(チップ)を有している。大容量のインバータにおいては、多くのチップを配置する構造が必要であり、また電力損失によって発生する多量の熱に対処するための高い冷却性能も求められる。このような場合に適用可能な技術として、圧接型パッケージを用いる技術がある。圧接型パッケージを用いることにより、半導体素子を両面から冷却することができるため、冷却効率が高められる。さらに、エミッタ電極から電流を取り出すためのワイヤボンドが不要となるため、ワイヤボンドの断線に起因した故障を避けることにより信頼性を高めることができ、またインダクタンスを低減することにより損失を抑えることができる。 An inverter, which is a type of power conversion device, has a semiconductor element (chip) such as an IGBT (Insulated Gate Bipolar Transistor) inside thereof. A large-capacity inverter requires a structure in which many chips are arranged, and also requires a high cooling performance to cope with a large amount of heat generated by power loss. As a technique applicable in such a case, there is a technique using a pressure contact type package. By using the pressure contact type package, the semiconductor element can be cooled from both sides, so that the cooling efficiency is improved. Furthermore, since wire bonding for extracting current from the emitter electrode is not necessary, reliability can be improved by avoiding failures due to wire bond breakage, and loss can be suppressed by reducing inductance. it can.
特開平11−297929号公報(特許文献1)によれば、IGBTとそれに逆並列に接続されたダイオードとを回路構成として有する圧接型半導体装置が開示されている。IGBTおよびダイオードの各々は並列に接続された多数のチップにより構成される。この構成を各々有する複数の圧接型半導体装置が水冷電極を挟んで直列接続されることにより、スタック構造が構成される。そしてスタック全体が一括で加圧される。 Japanese Patent Application Laid-Open No. 11-297929 (Patent Document 1) discloses a pressure contact type semiconductor device having an IGBT and a diode connected in reverse parallel thereto as a circuit configuration. Each of the IGBT and the diode is constituted by a large number of chips connected in parallel. A plurality of press contact type semiconductor devices each having this configuration are connected in series with a water-cooled electrode interposed therebetween, thereby forming a stack structure. The entire stack is pressurized at once.
また特開2014−127538号公報(特許文献2)によれば、各々がソース面およびドレイン面を有する2つの半導体素子を含む、両面冷却圧接型の半導体モジュールが開示されている。2つの半導体素子は、ソース面とドレイン面とが互いに反転された関係で配置されている。一方の半導体素子のドレイン面にはコンタクト層を介して陽極部が配置されており、他方の半導体素子のソース面にはコンタクト層を介して陰極部が配置されている。また一方の半導体素子のソース面と、他方の半導体素子のドレイン面との各々は、コンタクト層を介して交流電極部に接続されている。 Japanese Patent Laying-Open No. 2014-127538 (Patent Document 2) discloses a double-sided cooling pressure contact type semiconductor module including two semiconductor elements each having a source surface and a drain surface. The two semiconductor elements are arranged such that the source surface and the drain surface are inverted from each other. An anode portion is disposed on the drain surface of one semiconductor element via a contact layer, and a cathode portion is disposed on the source surface of the other semiconductor element via a contact layer. Each of the source surface of one semiconductor element and the drain surface of the other semiconductor element is connected to the AC electrode portion via a contact layer.
上記のように陽極部、陰極部および交流電極部が設けられることで、2値の端子電圧を出力する2レベルインバータを構成することができる。一方で、3値以上の端子電圧を出力するものである多レベルインバータも広く用いられている。多レベルインバータは、2レベルインバータに比して高調波成分が少ないという利点を有する一方で、より複雑な電気回路を有する。このため、2レベルインバータの構造を単純に多レベルインバータに適用することはできない。 By providing the anode part, the cathode part, and the AC electrode part as described above, a two-level inverter that outputs a binary terminal voltage can be configured. On the other hand, multilevel inverters that output terminal voltages of three or more values are also widely used. Multi-level inverters have the advantage of having fewer harmonic components than 2-level inverters, while having more complex electrical circuits. For this reason, the structure of the two-level inverter cannot be simply applied to the multi-level inverter.
特開2000−341961号公報(特許文献3)は3レベルインバータの構造をいくつか例示している。第1の例では、4つのスイッチング素子および2つの結合ダイオードがヒートシンクを挟んで積層されることにより、1つのアームとして機能する1つのスタックが構成されている。また第2の例では、第1のスタックおよび第2のスタックにより1つのアームが構成されている。第1のスタックにおいては、複数の半導体素子と複数のヒートシンクとが交互に積層されている。また第2のスタックにおいては、2つの結合ダイオードがヒートシンクを介して積層されている。第1のスタックと第2のスタックとの間は、第1の導体および第2の導体により接続されている。 Japanese Patent Application Laid-Open No. 2000-341196 (Patent Document 3) exemplifies several structures of a three-level inverter. In the first example, one stack functioning as one arm is configured by stacking four switching elements and two coupling diodes with a heat sink interposed therebetween. In the second example, one arm is constituted by the first stack and the second stack. In the first stack, a plurality of semiconductor elements and a plurality of heat sinks are alternately stacked. In the second stack, two coupling diodes are stacked via a heat sink. The first stack and the second stack are connected by a first conductor and a second conductor.
第1に、上記特開2000−341961号公報の技術では、1つのアームを構成するだけでも、4つのスイッチング素子および2つの結合ダイオードのそれぞれに対応する6つの平型圧接モジュールが必要である。特に2相以上のインバータの場合、相の数に応じた数のアームを構成するために、さらに多くの平型圧接モジュールが必要となる。平型圧接モジュールの数が多くなるほど、装置全体をコンパクトに構成することが困難となり、また平型圧接モジュールを組み立てる作業負荷も大きくなる。 First, in the technique disclosed in Japanese Patent Laid-Open No. 2000-341916, six flat pressure contact modules corresponding to four switching elements and two coupling diodes are required even if only one arm is configured. In particular, in the case of an inverter having two or more phases, in order to configure the number of arms corresponding to the number of phases, more flat pressure welding modules are required. As the number of flat pressure welding modules increases, it becomes more difficult to make the entire apparatus compact, and the work load for assembling the flat pressure welding modules also increases.
第2に、各アームの電力容量を増やす場合、6つの平型圧接モジュールを単位としてその倍数の数の平型圧接モジュールを用いるか、あるいは、平型圧接モジュールの各々の電力容量を調整する必要がある。前者では、6つの平型圧接モジュールにより構成されるインバータ構造の容量を単位とした粗いステップでの調整しかできず、微調整が困難である。後者は、平型圧接モジュールの設計変更を要し、それには通常大きな負担が伴う。このように上記従来の技術では電力容量の調整が行い難い。 Secondly, when increasing the power capacity of each arm, it is necessary to use multiple flat pressure welding modules in units of six flat pressure welding modules or to adjust the power capacity of each of the flat pressure welding modules. There is. In the former, it is only possible to make adjustments in coarse steps with the capacity of the inverter structure constituted by six flat pressure welding modules as a unit, and fine adjustment is difficult. The latter requires a change in the design of the flat pressure welding module, which usually involves a heavy burden. As described above, it is difficult to adjust the power capacity in the conventional technique.
第3に、構造が大きく相違する第1のスタックと第2のスタックとの間に配線としての接続部が設けられると、スタック間の熱膨張係数の差異または製造誤差などに起因して、接続部に大きなストレスが加わりやすい。このストレスに起因してスタック間の接続部が断線し得る。よって、構造が大きく相違するスタックを互いにつなぐことは信頼性の確保の上で好ましくない。 Third, when a connection portion as a wiring is provided between the first stack and the second stack, which are greatly different in structure, the connection is caused by a difference in thermal expansion coefficient between the stacks or a manufacturing error. It is easy to apply great stress to the club. Due to this stress, the connection between the stacks can be broken. Therefore, it is not preferable in terms of ensuring reliability to connect stacks having greatly different structures.
本発明は以上のような課題を解決するためになされたものであり、その一の目的は、多レベルインバータの基本的な構造を1つの平型圧接モジュールによって構成することができる電力用半導体装置を提供することである。また本発明の他の目的は、電力容量を容易に調整することができる電力変換装置を提供することである。本発明のさらに他の目的は、複数の平型圧接モジュールを用いることで容量を大きくしつつ高い信頼性を有する電力変換装置を提供することである。 The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a power semiconductor device in which the basic structure of a multi-level inverter can be configured by a single flat pressure contact module. Is to provide. Another object of the present invention is to provide a power converter capable of easily adjusting the power capacity. Still another object of the present invention is to provide a power converter having high reliability while increasing capacity by using a plurality of flat pressure welding modules.
本発明の電力用半導体装置は、正極側電位と、正極側電位よりも低い負極側電位と、正極側電位よりも低く負極側電位よりも高い中性点電位との入力を受け、3値以上を取り得る少なくとも1つの端子電圧を出力するものである。電力用半導体装置は、第1の加圧板と、第2の加圧板と、複数の半導体素子とを有する。第1の加圧板は、第1の電極部と、第1の電極部を保持する第1の絶縁基板とを有する。第2の加圧板は、第1の加圧板に対して空間を空けて対向しており、第2の電極部と、第2の電極部を保持する第2の絶縁基板とを有する。半導体素子は、第1の加圧板と第2の加圧板との間に各々挟まれている。半導体素子は複数の半導体スイッチング素子を含む。第1の電極部および第2の電極部によって半導体スイッチング素子を互いに接続する配線構造が設けられている。配線構造が設けられた半導体スイッチング素子は、一方端および他方端を有する第1の直列接続構造を含む。配線構造は、正極側直流端子と、負極側直流端子と、中性点電位端子と、第1の交流出力端子とを含む。正極側直流端子は、第1の直列接続構造の一方端に電気的に接続されており、正極側電位が入力されるものである。負極側直流端子は、第1の直列接続構造の他方端に電気的に接続されており、負極側電位が入力されるものである。中性点電位端子は、第1の直列接続構造において半導体スイッチング素子の少なくともいずれかによって一方端と他方端との各々から隔てられており、第1の直列接続構造に電気的に接続されており、中性点電位が入力されるものである。第1の交流出力端子は、半導体スイッチング素子の少なくともいずれかによって第1の直列接続構造の一方端と他方端と中性点電位端子との各々から隔てられており、第1の直列接続構造に電気的に接続されており、端子電圧として第1の端子電圧を出力するものである。 The power semiconductor device of the present invention receives input of a positive electrode side potential, a negative electrode side potential lower than the positive electrode side potential, and a neutral point potential lower than the positive electrode side potential and higher than the negative electrode side potential. At least one terminal voltage that can take The power semiconductor device includes a first pressure plate, a second pressure plate, and a plurality of semiconductor elements. The first pressure plate has a first electrode part and a first insulating substrate that holds the first electrode part. The second pressure plate is opposed to the first pressure plate with a space therebetween, and includes a second electrode portion and a second insulating substrate that holds the second electrode portion. The semiconductor elements are each sandwiched between a first pressure plate and a second pressure plate. The semiconductor element includes a plurality of semiconductor switching elements. A wiring structure for connecting the semiconductor switching elements to each other by the first electrode portion and the second electrode portion is provided. The semiconductor switching element provided with the wiring structure includes a first series connection structure having one end and the other end. The wiring structure includes a positive side DC terminal, a negative side DC terminal, a neutral point potential terminal, and a first AC output terminal. The positive side DC terminal is electrically connected to one end of the first series connection structure, and receives a positive side potential. The negative electrode side direct current terminal is electrically connected to the other end of the first series connection structure, and receives a negative electrode potential. The neutral point potential terminal is separated from each of the one end and the other end by at least one of the semiconductor switching elements in the first series connection structure, and is electrically connected to the first series connection structure. A neutral point potential is input. The first AC output terminal is separated from each of one end, the other end, and the neutral point potential terminal of the first series connection structure by at least one of the semiconductor switching elements. It is electrically connected and outputs a first terminal voltage as a terminal voltage.
本発明の一の局面に従う電力変換装置は、正極側電位と、正極側電位よりも低い負極側電位と、正極側電位よりも低く負極側電位よりも高い中性点電位との入力を受け、3値以上を取り得る少なくとも1つの端子電圧を出力するものである。電力変換装置は、複数の電力用半導体装置と、複数の冷却装置と、加圧機構とを有する。電力用半導体装置の各々は、第1の加圧板と、第2の加圧板と、複数の半導体素子とを有する。第1の加圧板は、第1の電極部と、第1の電極部を保持する第1の絶縁基板とを有する。第2の加圧板は、第1の加圧板に対して空間を空けて対向しており、第2の電極部と、第2の電極部を保持する第2の絶縁基板とを有する。半導体素子は、第1の加圧板と第2の加圧板との間に各々挟まれている。半導体素子は複数の半導体スイッチング素子を含む。第1の電極部および第2の電極部によって半導体スイッチング素子を互いに接続する配線構造が設けられている。配線構造が設けられた半導体スイッチング素子は、一方端および他方端を有する直列接続構造を含む。配線構造は、正極側直流端子と、負極側直流端子と、中性点電位端子と、交流出力端子とを含む。正極側直流端子は、直列接続構造の一方端に電気的に接続されており、正極側電位が入力されるものである。負極側直流端子は、直列接続構造の他方端に電気的に接続されており、負極側電位が入力されるものである。中性点電位端子は、直列接続構造において半導体スイッチング素子の少なくともいずれかによって一方端と他方端との各々から隔てられており、直列接続構造に電気的に接続されており、中性点電位が入力されるものである。交流出力端子は、半導体スイッチング素子の少なくともいずれかによって直列接続構造の一方端と他方端と中性点電位端子との各々から隔てられており、直列接続構造に電気的に接続されており、端子電圧として端子電圧を出力するものである。電力用半導体装置および冷却装置は一の方向において交互に積層されることによって積層体をなしている。電力用半導体装置は互いに電気的に並列に接続されている。加圧機構は一の方向において積層体を加圧している。 The power conversion device according to one aspect of the present invention receives a positive electrode side potential, a negative electrode side potential lower than the positive electrode side potential, and a neutral point potential lower than the positive electrode side potential and higher than the negative electrode side potential, At least one terminal voltage that can take three or more values is output. The power converter includes a plurality of power semiconductor devices, a plurality of cooling devices, and a pressurizing mechanism. Each of the power semiconductor devices has a first pressure plate, a second pressure plate, and a plurality of semiconductor elements. The first pressure plate has a first electrode part and a first insulating substrate that holds the first electrode part. The second pressure plate is opposed to the first pressure plate with a space therebetween, and includes a second electrode portion and a second insulating substrate that holds the second electrode portion. The semiconductor elements are each sandwiched between a first pressure plate and a second pressure plate. The semiconductor element includes a plurality of semiconductor switching elements. A wiring structure for connecting the semiconductor switching elements to each other by the first electrode portion and the second electrode portion is provided. The semiconductor switching element provided with the wiring structure includes a series connection structure having one end and the other end. The wiring structure includes a positive side DC terminal, a negative side DC terminal, a neutral point potential terminal, and an AC output terminal. The positive side DC terminal is electrically connected to one end of the series connection structure, and is supplied with a positive side potential. The negative electrode side DC terminal is electrically connected to the other end of the series connection structure, and receives the negative electrode potential. The neutral point potential terminal is separated from each of one end and the other end by at least one of the semiconductor switching elements in the series connection structure, and is electrically connected to the series connection structure, and the neutral point potential is It is input. The AC output terminal is separated from each of the one end and the other end of the series connection structure and the neutral point potential terminal by at least one of the semiconductor switching elements, and is electrically connected to the series connection structure. The terminal voltage is output as the voltage. The power semiconductor device and the cooling device are laminated in one direction to form a laminated body. The power semiconductor devices are electrically connected to each other in parallel. The pressurizing mechanism pressurizes the laminate in one direction.
本発明の他の局面に従う電力変換装置は、正極側電位と、正極側電位よりも低い負極側電位と、正極側電位よりも低く負極側電位よりも高い中性点電位との入力を受け、3値以上を取り得る少なくとも1つの端子電圧を出力するものである。電力変換装置は、互いに電気的に並列に接続された複数の電力変換部を有する。電力変換部の各々は、複数の電力用半導体装置と、複数の冷却装置と、加圧機構とを含む。電力用半導体装置の各々は、第1の加圧板と、第2の加圧板と、複数の半導体素子とを有する。第1の加圧板は、第1の電極部と、第1の電極部を保持する第1の絶縁基板とを有する。第2の加圧板は、第1の加圧板に対して空間を空けて対向しており、第2の電極部と、第2の電極部を保持する第2の絶縁基板とを有する。半導体素子は、第1の加圧板と第2の加圧板との間に各々挟まれている。半導体素子は複数の半導体スイッチング素子を含む。第1の電極部および第2の電極部によって半導体スイッチング素子を互いに接続する配線構造が設けられている。配線構造が設けられた半導体スイッチング素子は、一方端および他方端を有する第1の直列接続構造を含む。配線構造は、正極側直流端子と、負極側直流端子と、中性点電位端子と、第1の交流出力端子とを含む。正極側直流端子は、第1の直列接続構造の一方端に電気的に接続されており、正極側電位が入力されるものである。負極側直流端子は、第1の直列接続構造の他方端に電気的に接続されており、負極側電位が入力されるものである。中性点電位端子は、第1の直列接続構造において半導体スイッチング素子の少なくともいずれかによって一方端と他方端との各々から隔てられており、第1の直列接続構造に電気的に接続されており、中性点電位が入力されるものである。第1の交流出力端子は、半導体スイッチング素子の少なくともいずれかによって第1の直列接続構造の一方端と他方端と中性点電位端子との各々から隔てられており、第1の直列接続構造に電気的に接続されており、端子電圧として第1の端子電圧を出力するものである。電力用半導体装置および冷却装置は一の方向において交互に積層されることによって積層体をなしている。電力用半導体装置は互いに電気的に並列に接続されている。加圧機構は一の方向において積層体を加圧している。 A power conversion device according to another aspect of the present invention receives a positive side potential, a negative side potential lower than the positive side potential, and a neutral point potential lower than the positive side potential and higher than the negative side potential, At least one terminal voltage that can take three or more values is output. The power conversion device includes a plurality of power conversion units that are electrically connected to each other in parallel. Each of the power conversion units includes a plurality of power semiconductor devices, a plurality of cooling devices, and a pressurizing mechanism. Each of the power semiconductor devices has a first pressure plate, a second pressure plate, and a plurality of semiconductor elements. The first pressure plate has a first electrode part and a first insulating substrate that holds the first electrode part. The second pressure plate is opposed to the first pressure plate with a space therebetween, and includes a second electrode portion and a second insulating substrate that holds the second electrode portion. The semiconductor elements are each sandwiched between a first pressure plate and a second pressure plate. The semiconductor element includes a plurality of semiconductor switching elements. A wiring structure for connecting the semiconductor switching elements to each other by the first electrode portion and the second electrode portion is provided. The semiconductor switching element provided with the wiring structure includes a first series connection structure having one end and the other end. The wiring structure includes a positive side DC terminal, a negative side DC terminal, a neutral point potential terminal, and a first AC output terminal. The positive side DC terminal is electrically connected to one end of the first series connection structure, and receives a positive side potential. The negative electrode side direct current terminal is electrically connected to the other end of the first series connection structure, and receives a negative electrode potential. The neutral point potential terminal is separated from each of the one end and the other end by at least one of the semiconductor switching elements in the first series connection structure, and is electrically connected to the first series connection structure. A neutral point potential is input. The first AC output terminal is separated from each of one end, the other end, and the neutral point potential terminal of the first series connection structure by at least one of the semiconductor switching elements. It is electrically connected and outputs a first terminal voltage as a terminal voltage. The power semiconductor device and the cooling device are laminated in one direction to form a laminated body. The power semiconductor devices are electrically connected to each other in parallel. The pressurizing mechanism pressurizes the laminate in one direction.
本発明の電力用半導体装置によれば、第1の加圧板および第2の加圧板の間に各々挟まれた半導体スイッチング素子による直列接続構造に中性点電位端子が電気的に接続される。これにより多レベルインバータの基本的な構造を1つの平型圧接モジュールによって構成することができる。 According to the power semiconductor device of the present invention, the neutral point potential terminal is electrically connected to the series connection structure of the semiconductor switching elements sandwiched between the first pressure plate and the second pressure plate. As a result, the basic structure of the multilevel inverter can be constituted by one flat pressure welding module.
本発明の一の局面に従う電力変換装置によれば、積層される電力用半導体装置の数に比例して電力変換装置の容量を大きくすることができる。これにより、電力変換装置の容量を、比較的小さな単位で、容易に調整することができる。 According to the power conversion device according to one aspect of the present invention, the capacity of the power conversion device can be increased in proportion to the number of stacked power semiconductor devices. Thereby, the capacity | capacitance of a power converter device can be adjusted easily by a comparatively small unit.
本発明の他の局面に従う電力変換装置によれば、同様の構成を有する複数の電力変換部が併存する。仮にこれらすべてが1つのスタックに積層されたとすると、スタック中央付近が冷却されにくく、よってその温度が上昇しやすい。本発明の他の局面に従う電力変換装置によれば、そのような温度上昇を避けることができる。また各スタックは同様の複数の平型圧接モジュールによって構成される。これにより、スタック間の熱膨張係数の差異または製造誤差などに起因してスタック間の接続部に大きなストレスが加わることを避けることができる。 According to the power conversion device according to another aspect of the present invention, a plurality of power conversion units having the same configuration coexist. If all of these are stacked in one stack, the vicinity of the center of the stack is difficult to cool, and the temperature tends to rise. According to the power conversion device according to another aspect of the present invention, such a temperature increase can be avoided. Each stack is composed of a plurality of similar flat pressure welding modules. Thereby, it is possible to avoid applying a large stress to the connection between the stacks due to a difference in thermal expansion coefficient between the stacks or a manufacturing error.
以下、図面に基づいて本発明の実施の形態について説明する。なお、各図面において、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。図面間においても同様である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each drawing, the scale of each member may be different from the actual scale for easy understanding. The same applies to the drawings.
<実施の形態1>
(構成)
図1を参照して、本実施の形態のインバータ1a(電力変換装置)は、平型圧接モジュール2(電力用半導体装置)と、冷却装置3と、ばね部材5(加圧機構)と、1対の加圧支持板6と、支柱13とを有する。平型圧接モジュール2は、加圧板24(第1の加圧板)と、加圧板23(第2の加圧板)と、筐体7とを有する。加圧板23は、加圧板24に対して空間を空けて対向している。筐体7は、加圧板24および加圧板23をつないでおり、加圧板24および加圧板23の間の空間を取り囲む外周面を有する。この空間内の構成については後述する。
<Embodiment 1>
(Constitution)
Referring to FIG. 1, an
平型圧接モジュール2および冷却装置3は一の方向(図中、縦方向)において交互に積層されることによって積層体をなしている。具体的には、平型圧接モジュール2を挟む2つの冷却装置3のそれぞれが加圧板23および24に接している。1対の加圧支持板6は互いに間隔を空けて配置されている。この間隔は、1対の加圧支持板6を互いにつなぐ支柱13によって保持されている。ばね部材5は一の方向において加圧支持板6の各々と積層体との間に設けられている。これにより積層体は一の方向に加圧されている(図中、矢印参照)。よって加圧板23および24の間の内部構造が加圧板23および24によって一の方向において圧縮されている。さらに、冷却装置3と平型圧接モジュール2とが互いに押し付けられている。
The flat
図2を参照して、筐体7の外周面は側面SD1〜SD4(第1〜第4の側面)を有する。側面SD1およびSD2は互いに対向している。また側面SD3およびSD4は互いに対向している。筐体7の外周面上には、正極側直流端子11と、負極側直流端子12と、中性点電位端子10と、交流出力端子9と、ゲート端子22とが、露出されるように固定されている。交流出力端子9としては、具体的には、U相出力端子9u(第1の交流出力端子)、V相出力端子9v(第2の交流出力端子)、およびW相出力端子9w(第3の交流出力端子)とが露出されている。正極側直流端子11は側面SD1に露出されており、負極側直流端子12は側面SD2に露出されている。また交流出力端子9は側面SD3に露出されており、中性点電位端子10は側面SD4に露出されている。よって交流出力端子9および中性点電位端子10は、側面SD1および側面SD2から離れて外周面に露出されている。ゲート端子22は側面SD4に露出されている。
Referring to FIG. 2, the outer peripheral surface of
さらに図3を参照して、正極側直流端子11は正極側電位の入力を受けるものであり、正極側直流端子11u〜11wへ分岐されている。負極側直流端子12は、正極側電位よりも低い負極側電位の入力を受けるものであり、負極側直流端子12u〜12wに分岐されている。中性点電位端子10は、正極側電位よりも低く負極側電位よりも高い中性点電位の入力を受けるものである。たとえば、正極側直流端子11に正電位が入力され、中性点電位端子10にアース電位が入力され、負極側直流端子12に負電位が入力される。上記のような入力が得られるよう、正極側直流端子11および中性点電位端子10の間と、中性点電位端子10および負極側直流端子12の間との各々に、直流電源81が電気的に接続される。
Further, referring to FIG. 3, the positive
ゲート端子22は外部からのゲート信号を受けるものである。U相出力端子9u、V相出力端子9v、およびW相出力端子9wのそれぞれは、ゲート信号に対応して、端子電圧として、U相電圧(第1の端子電圧)、U相電圧(第2の端子電圧)、およびW相電圧(第3の端子電圧)を出力するものである。つまり平型圧接モジュール2は3相インバータである。またU相電圧、U相電圧、およびW相電圧の各々は、3値を取り得る。つまり平型圧接モジュール2は3レベルインバータである。3相出力を行うために平型圧接モジュール2は3つのアームを有する。たとえば、図中、アームAMuはU相電圧を出力するためのものである。
The
平型圧接モジュール2は、複数のIGBTチップ(半導体スイッチング素子)を含む複数の半導体素子を有する。具体的には平型圧接モジュール2の各アームは、IGBTチップ14a〜14dと、複数のIGBTチップ14a〜14dのそれぞれに逆並列に接続された還流ダイオード15Fと、クランプダイオード15Cとを有する。各アームのIGBTチップ14a〜14dの各々は、上述したゲート信号の大きさに応じて、オン状態とオフ状態とが切り替わるものである。半導体素子の各々は加圧板23および24(図1)の間に挟まれている。
The flat
3つのアームのそれぞれにおいて、配線構造(詳しくは後述する)が設けられたIGBTチップ14a〜14dは、この順に直列に接続されることで、一方端(図中、上端)および他方端(図中、下端)を有する直列接続構造SCu〜SCw(第1〜第3の直列接続構造)を有する。一方端はIGBTチップ14aのコレクタ側であり、他方端はIGBTチップ14dのエミッタ側である。また、IGBTチップ14aのエミッタ側とIGBTチップ14bのコレクタ側とが互いに電気的に接続されており、IGBTチップ14bのエミッタ側とIGBTチップ14cのコレクタ側とが互いに電気的に接続されており、IGBTチップ14cのエミッタ側とIGBTチップ14dのコレクタ側とが互いに電気的に接続されている。
In each of the three arms, the
正極側直流端子11u〜11wのそれぞれは直列接続構造SCu〜SCwの各々の一方端に電気的に接続されており、負極側直流端子12u〜12wのそれぞれは直列接続構造SCu〜SCwの各々の他方端に電気的に接続されている。中性点電位端子10は直列接続構造SCu〜SCwの各々に電気的に接続されている。直列接続構造SCu〜SCwの各々において中性点電位端子10はIGBTチップ14a〜14dの少なくともいずれかによって、上述した一方端および他方端の各々から隔てられている。本実施の形態においては中性点電位端子10は、IGBTチップ14aおよび14bにより一方端から隔てられており、IGBTチップ14cおよび14dにより他方端から隔てられている。
Each of the positive
U相出力端子9u、V相出力端子9vおよびW相出力端子9wのそれぞれは、直列接続構造SCu〜SCwに電気的に接続されている。U相出力端子9uは、IGBTチップ14a〜14dの少なくともいずれかによって、直列接続構造SCuの一方端と他方端と中性点電位端子10との各々から隔てられている。具体的にはU相出力端子9uは直列接続構造SCuにおけるIGBTチップ14bおよび14cの間に接続されている。同様に、V相出力端子9vは、IGBTチップ14a〜14dの少なくともいずれかによって、直列接続構造SCvの一方端と他方端と中性点電位端子10との各々から隔てられている。具体的にはV相出力端子9vは直列接続構造SCvにおけるIGBTチップ14bおよび14cの間に接続されている。また、W相出力端子9wは、IGBTチップ14a〜14dの少なくともいずれかによって、直列接続構造SCwの一方端と他方端と中性点電位端子10との各々から隔てられている。具体的にはW相出力端子9wは直列接続構造SCwにおけるIGBTチップ14bおよび14cの間に接続されている。
Each of
クランプダイオード15Cは、中性点電位端子10と、直列接続構造SCu〜SCwの各々とを互いにつないでいる。具体的には、各アームに、IGBTチップ14aおよび14bの間につながるクランプダイオード15Cと、IGBTチップ14cおよび14dの間につながるクランプダイオード15Cとが設けられている。
The clamp diode 15C connects the neutral point
図4は、直列接続構造SCu(図3)の構成を概略的に示す断面図である。 FIG. 4 is a cross-sectional view schematically showing the configuration of the serial connection structure SCu (FIG. 3).
IGBTチップ14a〜14dの各々は、本体部140と、コレクタ電極層141と、エミッタ電極層142と、ゲートパッドGPとを有する。本体部140は、互いに対向する一方面および他方面を有する。コレクタ電極層141はこの一方面上に設けられている。エミッタ電極層142およびゲートパッドGPはこの他方面上に設けられている。IGBTチップ14aおよび14cに関しては、一方面は加圧板23を向いており他方面は加圧板24を向いている。IGBTチップ14bおよび14dに関しては、一方面は加圧板24を向いており他方面は加圧板23を向いている。つまり直列接続構造SCuにおいてIGBTチップ14a〜14dの面の向きが交互に反転されている。なお他の直列接続構造SCvおよびSCw(図3)も同様の構造を有する。
Each of the
加圧板24は、電極部54(第1の電極部)と、電極部54を保持する絶縁基板44(第1の絶縁基板)とを有する。加圧板23は、電極部53(第2の電極部)と、電極部53を保持する絶縁基板43(第2の絶縁基板)とを有する。電極部53および54によって、IGBTチップ14a〜14dを互いに接続する、上述した配線構造が設けられている。配線構造は、正極側直流端子11uと、負極側直流端子12uと、中性点電位端子10と、U相出力端子9uとを構成する部分を含む。また配線構造は、図4においては図示されていないが、正極側直流端子11v、11w、負極側直流端子12v、12w、V相出力端子9v、およびW相出力端子9wを構成する部分を含む。
The
平型圧接モジュール2は金属スペーサ18を有する。金属スペーサ18は、加圧板24の電極部54と半導体素子の各々との間、および加圧板23の電極部53と半導体素子の各々との間に設けられている。これにより各半導体素子は金属スペーサ18を介して、加圧板23の電極部53、または加圧板24の電極部54に接している。特にIGBTチップ14a〜14dの各々について説明すると、コレクタ電極層141およびエミッタ電極層142のそれぞれに金属スペーサ18が配置されている。コレクタ電極層141に配置された金属スペーサ18はコレクタ電極層141の全体と接触していることが好ましい。エミッタ電極層142に配置された金属スペーサ18は、ゲートパッドGPからは離れている。金属スペーサ18は、電極部53および54の各々の材料と異なる材料から作られており、Siの線膨張係数に近い線膨張係数を有する材料から作られていることが好ましく、たとえばモリブデンまたはタングステンから作られている。なお金属スペーサ18の形状は、加圧板23または24と接する面が平滑であれば任意であり、たとえば直方体形状であってもよい。
The flat
平型圧接モジュール2は、複数のゲート端子22と、複数のゲートピン21とを有する。ゲート端子22は、直列接続構造SCuにおけるIGBTチップ14a〜14dの配列方向(図中、横方向)とほぼ垂直の方向(図中、紙面に垂直な方向)に延びている。ゲートピン21はゲート端子22のそれぞれに接続されている。またゲートピン21のそれぞれはゲートパッドGP上に立てられている。ゲートピン21およびゲート端子22の合計高さは、ばね部材5(図1)による加圧時において加圧板23または24と接するような高さ以下であればよい。つまりゲート端子22は、加圧板23または24に接していてもよく接していなくてもよい。ゲート端子22の、加圧板23または24に対する面は、絶縁被覆されていてもよい。
The flat
図5は、平型圧接モジュール2のうちアームAMu(図3)を構成する部分を概略的に示す分解斜視図である。また図6は加圧板23の構成を概略的に示す分解斜視図である。なお図5と図6とでは位置関係が反転されている。
FIG. 5 is an exploded perspective view schematically showing a portion constituting the arm AMu (FIG. 3) in the flat
図5および図6を参照して、加圧板23の絶縁基板43は、内側絶縁層43a(第1の絶縁層)と、外側絶縁層43b(第2の絶縁層)とを有する。内側絶縁層43aは、加圧板24に対向する凹部を有する。内側絶縁層43aの凹部には部分的に貫通孔H9u〜H9wおよびH10u〜H10wが設けられている。貫通孔の形状は特に限定されない。外側絶縁層43bは、内側絶縁層43a上に積層されており、内側絶縁層43aに対向する凹部を有する。
5 and 6, the insulating
加圧板23の電極部53は、内側電極層53a(第1の電極層)と、外側電極層53b(第2の電極層)とを有する。内側電極層53aは内側絶縁層43aの凹部に設けられている。外側電極層53bは外側絶縁層43bの凹部に設けられている。外側電極層53bは、外側絶縁層43bによって内側電極層53aから隔てられた部分と、内側絶縁層43aの貫通孔H9u〜H9wおよびH10u〜H10wを介して内側電極層53aに接続された部分とを有する。このような接続が可能となるよう、外側電極層53bには、貫通孔H9u〜H9wおよびH10u〜H10wのそれぞれにはめ込まれる突起P9u〜P9wおよびP10u〜P10wが設けられている。なお突起P9u〜P9wおよびP10u〜P10wの各々と内側電極層53aとは、ばね部材5(図1)による加圧時に接触すればよく、非加圧時には必ずしも接触している必要はない。
The
IGBTチップ14a〜14dの配列と並走して、IGBTチップ14a〜14dのそれぞれのための還流ダイオード15F(図5)が配列されている。還流ダイオード15Fの各々は、互いに対向するカソード電極面およびアノード電極面(図示せず)を有する。IGBTチップ14aおよび14cのための還流ダイオード15Fに関しては、カソード電極面は電極部53を向いておりアノード電極面は電極部54を向いている。IGBTチップ14bおよび14dのための還流ダイオード15Fに関しては、カソード電極面は電極部54を向いておりアノード電極面は電極部53を向いている。つまりIGBTチップ14a〜14dの配列に並走する還流ダイオード15Fの面の向きは、交互に反転されている。
In parallel with the array of
アームAMu(図5)において、IGBTチップ14aのコレクタ電極層と、その還流ダイオード15Fのカソード電極面との接続は、内側電極層53aの一部である正極側直流端子11uにより行われている。IGBTチップ14aのエミッタ電極層と、その還流ダイオード15Fのアノード電極面と、IGBTチップ14bのコレクタ電極層と、その還流ダイオード15Fのカソード電極面との接続は、電極部54の一部である部分電極54pにより行われている。IGBTチップ14bのエミッタ電極層と、その還流ダイオード15Fのアノード電極面と、IGBTチップ14cのコレクタ電極層と、その還流ダイオード15Fのカソード電極面との接続は、内側電極層53aの一部である部分電極層39uにより行われている。IGBTチップ14cのエミッタ電極層と、その還流ダイオード15Fのカソード電極面と、IGBTチップ14dのコレクタ電極層と、その還流ダイオード15Fのカソード電極面との接続は、電極部54の一部である部分電極54nにより行われている。IGBTチップ14dのコレクタ電極層と、その還流ダイオード15Fのアノード電極面との接続は、内側電極層53aの一部である負極側直流端子12uにより行われている。クランプダイオード15Cは、部分電極54pおよび54nの各々の上に配置されている。部分電極54pにはクランプダイオード15Cのカソード電極面が面しており、部分電極54nにはクランプダイオード15Cのアノード電極面が面している。つまり2つのクランプダイオード15Cは互いに反対面を向いている。部分電極54p上のクランプダイオード15Cのアノード電極面と、部分電極54n上のクランプダイオード15Cのカソード電極面との接続は、内側電極層53aの一部である部分電極層30uにより行われている。なお各接続は金属スペーサ18を介して行われている。また各接続はばね部材5(図1)によって加圧された際に確保されていればよく、加圧されていない際には必ずしも接続されている必要はない。
In the arm AMu (FIG. 5), the collector electrode layer of the
外側電極層53bは、U相出力端子9uと、V相出力端子9vと、W相出力端子9wと、中性点電位端子10とを有する。U相出力端子9uは、貫通孔H9uを介して部分電極層39uに接続されており、よってIGBTチップ14bおよび14cの間に接続されている。中性点電位端子10は、貫通孔H10uを介して部分電極層30uに接続されており、よって、一方のクランプダイオード15Cを介してIGBTチップ14aおよび14bの間に接続されており、かつ他方のクランプダイオード15Cを介してIGBTチップ14cおよび14dの間に接続されている。
The
部分電極54pおよび54nの各々は絶縁基板44の凹部に配置されている。これにより部分電極54pおよび54nは絶縁基板44の凸部によって互いに絶縁されている。また、正極側直流端子11uと、負極側直流端子12uと、部分電極層30uおよび39uとの各々は、内側絶縁層43aの凹部に配置されている。これにより、正極側直流端子11uと、負極側直流端子12uと、部分電極層30uおよび39uとは、内側絶縁層43aの凸部によって互いに絶縁されている。これら凹部および凸部は、半導体素子の位置決めのためのガイドとしても機能し得る。
Each of the
U相出力端子9uと、V相出力端子9vと、W相出力端子9wと、中性点電位端子10との各々は、外側絶縁層43bの凹部として延びる溝に沿って配置されている。これにより、U相出力端子9uと、V相出力端子9vと、W相出力端子9wと、中性点電位端子10とは、外側絶縁層43bの凸部によって互いに絶縁されている。
Each of
以上のように、直列接続構造SCuを有するアームAMu(図3)が構成されている。他の直列接続構造SCvまたはSCw(図3)を有するアームも、ほぼ同様に構成されている。 As described above, the arm AMu (FIG. 3) having the serial connection structure SCu is configured. Arms having other series connection structures SCv or SCw (FIG. 3) are configured in substantially the same manner.
(比較例)
本比較例のインバータにおいては、IGBTチップ14a〜14d(図3)のそれぞれが4つの平型圧接モジュールに別個に実装され、これら複数の平型圧接モジュールが直列に接続されることによりIGBTチップ14a〜14dの直列接続構造が形成されているものとする。また各平型圧接モジュールにおいては、電力容量を大きくするために、多数のIGBTチップが並列に接続されているものとする。
(Comparative example)
In the inverter of this comparative example, each of the
本比較例では、3レベルインバータを構成するのに、IGBTチップ14a〜14dだけを考慮しても、4つの平型圧接モジュールによるスタックを必要とする。またさらにこのスタックへ、別個に準備されたクランプダイオード15C(図3)を接続する必要がある。このように必要な部品点数が多いため、インバータのサイズを小さくすることが困難であり、また組立て作業の負担も大きい。その上、IGBTチップを有する平型圧接モジュールと、クランプダイオード15Cのモジュールとの接続は、構成が大きく異なるモジュール間の接続であることから、熱膨張率差または製造誤差に起因して、高い信頼性での接続が困難である。またモジュール間の接続は電力損失の原因となり得る。また平型圧接モジュールの各々に設けられた多数のIGBTチップのオン状態およびオフ状態の切り替えのタイミングを高い精度でそろえる必要があり、このタイミングのずれは、特定のIGBTチップへの電流集中による破壊につながりやすい。さらに1つのスタックによるインバータの許容電力容量は、各平型圧接モジュール内に並列に設けられる素子数で規定され、この数を増減することは、設計上および製造工程上の負担が大きい。また大容量化のために複数のスタックが並列配置される場合は、用いられる電圧に応じた十分な絶縁距離が確保されるようにスタック間の距離を設ける必要があり、装置の設置に必要な面積が大きくなってしまう。
In this comparative example, to form a three-level inverter, even if only the
(効果)
本実施の形態によれば、加圧板23および24の間に各々挟まれたIGBTチップ14a〜14dによる直列接続構造SCuに中性点電位端子10が電気的に接続される。これにより多レベルインバータの基本的な構造を1つの平型圧接モジュール2によって構成することができる。また3つの直列接続構造SCu〜SCwにより3つのアームが構成されることでU相〜W相の3相交流出力が得られる。つまり、3相インバータの基本的な構造を1つの平型圧接モジュール2によって構成することができる。
(effect)
According to the present embodiment, neutral point
なお、1つの平型圧接モジュール2だけでは電力容量が不足する場合は、後述する他の実施の形態を適用することで、電力容量を調整することができる。
In addition, when the power capacity is insufficient with only one flat
上記のような多レベルインバータの配線構造は、2レベルインバータの配線構造に比して複雑である。本実施の形態においては、加圧板23の多層構造により、加圧板23に複雑な配線構造を設けることができる。特に、平面レイアウトにおいて互いに交差する配線構造を設けることができる。よって複雑な配線構造が可能とされている。
The wiring structure of the multilevel inverter as described above is more complicated than the wiring structure of the two-level inverter. In the present embodiment, the
また図2に示すように、正極側直流端子11は側面SD1に露出されており、負極側直流端子12は側面SD2に露出されており、中性点電位端子10および交流出力端子9は側面SD1および側面SD2から離れて外周面に露出されている。これにより配線構造の寄生インダクタンスを小さくすることができる。よってスイッチング時の損失を低減することができる。また配線長を短くすることで平型圧接モジュール2を小型化することができる。
As shown in FIG. 2, the positive
またゲート端子22およびゲートピン21を用いることで、ゲート配線の長さを短くし、かつ確実に接続することができる。よってIGBTチップ14a〜14d間のスイッチング速度のばらつきを低減することができる。
Further, by using the
金属スペーサ18により、加圧板24と加圧板23とにより挟まれる部分の高さを調整することができる。また半導体素子に加わる応力を緩和し得る。また半導体素子からの放熱を促進させ得る。
The height of the portion sandwiched between the
なお電力用半導体装置としての平型圧接モジュール2は3相インバータであるが、アームの数を変更することにより相の数は任意に変更し得る。また電力用半導体装置としての平型圧接モジュール2は、3値を取り得る端子電圧を出力する3レベルインバータであるが、電力用半導体装置は、3値以上を取り得る端子電圧を出力する多レベルインバータであり得る。またIGBTチップとそれに逆並列に接続された還流ダイオードとの組が、たとえば逆導通IGBTのようにIGBTに寄生して形成されたダイオードを利用することにより、1素子で構成されてもよい。また半導体スイッチング素子はIGBTに限定されるものではなく、たとえば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのMISFET(Metal Insulator Semiconductor Field Effect Transistor)が用いられてもよい。また半導体素子間の厚さの相違(典型的には半導体スイッチングの厚さとダイオードの厚さとの相違)は小さい方が好ましいが、この差異は金属スペーサ18の厚さを調整することにより解消することができる。金属スペーサ18は、このように必要に応じて設けられればよく、半導体素子の両面に必ずしも配置される必要はなく、片面にのみ設けられてもよく、まったく設けられなくてもよい。また半導体素子の基材としては、シリコン(Si)、炭化シリコン(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)、ダイヤモンドなど、各種半導体材料を1種類または複数種類を組み合わせて用い得る。たとえば、IGBTにSiを用いダイオードにSiCを用いることでハイブリッドインバータを構成し得る。
The flat
<実施の形態2>
図7を参照して、本実施の形態の平型圧接モジュール2V(電力用半導体装置)が有する複数の半導体素子は、IGBTチップ14a〜14dのそれぞれに並列に接続された追加のIGBTチップ14p(半導体スイッチング素子)と、還流ダイオード15Fに並列に接続された追加の還流ダイオード15pとを含む。これにより、平型圧接モジュール2Vの電力容量を平型圧接モジュール2(図3)の電力容量よりも大きくすることができる。
<
Referring to FIG. 7, a plurality of semiconductor elements included in flat
IGBTチップ14a〜14dの各々に追加されるIGBTチップ14pの数は任意である。また還流ダイオード15Fの各々に追加される還流ダイオード15pの数は任意である。またIGBTチップ14a〜14dの各々に追加されるIGBTチップ14pの数と、還流ダイオード15Fの各々に追加される還流ダイオード15pの数とは、異なっていてもよい。またIGBTチップ14pおよび還流ダイオード15pの一方のみが追加されてもよい。
The number of
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。以下の実施の形態でも同様である。 Since the configuration other than the above is substantially the same as the configuration of the first embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and description thereof is not repeated. The same applies to the following embodiments.
<実施の形態3>
図8および図9を参照して、本実施の形態のスタック型インバータ1b(電力変換装置)は、実施の形態1のインバータ1a(図1)と同様に、正極側電位と、正極側電位よりも低い負極側電位と、正極側電位よりも低く負極側電位よりも高い中性点電位との入力を受け、3値以上を取り得る少なくとも1つの端子電圧を出力するものである。スタック型インバータ1bは、複数の平型圧接モジュール2と、複数の冷却装置3と、ばね部材5と、1対の加圧支持板6と、支柱13と、締結部材4とを有する。
<
Referring to FIGS. 8 and 9,
平型圧接モジュール2および冷却装置3は一の方向(図中、縦方向)において交互に積層されることによって積層体をなしている。ばね部材5は一の方向(図中、縦方向)において積層体を加圧している。1対の加圧支持板6は支柱13によって互いに間隔を空けて配置されている。この間隔は締結部材4の締め付けにより調整可能とされている。ばね部材5は一の方向において加圧支持板6の各々と積層体との間に設けられている。これにより積層体は一の方向に加圧されている。
The flat
複数の平型圧接モジュール2は配線(図示せず)によって互いに電気的に並列に接続されている。具体的には、複数の平型圧接モジュール2の各々の交流出力端子9が結線されており、各々の中性点電位端子10が結線されており、各々の正極側直流端子11が結線されており、各々の負極側直流端子12が結線されている。平型圧接モジュール2の各々のゲート端子22は、スタック構造に外付されたゲート駆動回路8に接続されている。
The plurality of flat
本実施の形態によれば、積層される平型圧接モジュール2の数に比例してスタック型インバータ1bの容量を大きくすることができる。これにより、スタック型インバータ1bの容量を、1つの平型圧接モジュールに対応する容量を単位として、容易に調整することができる。1つの平型圧接モジュールの容量が比較的小さい場合、積層される平型圧接モジュール2の数を変更するだけで、容量を細かく調整することができる。
According to the present embodiment, the capacity of the
なお前述した比較例においては、平型圧接モジュールの設計変更を避けつつ容量を大きくするには、スタックの数を増やす必要がある。この場合、複数のスタックが間隔を空けて配列される必要があり、よって装置が著しく大型化してしまう。また電力変換装置を複数のスタックにより構成するための部材が必要となる。また容量調整の単位が大きくなりやすいため、所望の容量よりも相当に大きい容量を有する電力変換装置を用いなければならない場合がある。この場合、必要以上に多くの半導体素子が用いられることになる。これに対して本実施の形態によれば、上記のような部材および半導体素子の使用数の増大を避けることができる。これにより、平型圧接モジュールの製造工程、およびそれを用いた電力変換装置の組立工程における環境負荷を低減することができる。 In the comparative example described above, it is necessary to increase the number of stacks in order to increase the capacity while avoiding the design change of the flat pressure welding module. In this case, it is necessary to arrange a plurality of stacks at intervals, so that the apparatus is remarkably increased in size. Moreover, the member for comprising a power converter device by a some stack is needed. In addition, since the unit of capacity adjustment tends to be large, there is a case where a power conversion device having a capacity considerably larger than a desired capacity has to be used. In this case, more semiconductor elements than necessary are used. On the other hand, according to the present embodiment, it is possible to avoid an increase in the number of members and semiconductor elements used as described above. Thereby, the environmental load in the manufacturing process of a flat type pressure welding module and the assembly process of a power converter using the same can be reduced.
なお図8および図9においては3つの平型圧接モジュール2が積層されているが、積層される平型圧接モジュール2の数は任意である。また平型圧接モジュール2(実施の形態1)の代わりに、平型圧接モジュール2V(実施の形態2)が用いられてもよい。
8 and 9, three flat
<実施の形態4>
図10は、本実施の形態のスタック型インバータ1c(電力変換装置)の構成を概略的に示す斜視図である。なお図10においては、冷却装置3、ばね部材5、加圧支持板6および締結部材4(図8および図9:実施の形態3)の図示を省略している。これら図示されていない部材の配置は、実施の形態3における配置とほぼ同様とし得る。
<
FIG. 10 is a perspective view schematically showing the configuration of the stack type inverter 1c (power converter) according to the present embodiment. 10, illustration of the
スタック型インバータ1cは、スタック型インバータ1b(図8および図9)における支柱13の一部または全部に代わり、導電性を有する支柱13a〜13dを含む。支柱13a〜13dは、支柱13と同様に積層体を支持するものであり、さらに、積層体中の平型圧接モジュール2を互いに電気的に接続している。具体的には、支柱13aが中性点電位端子10を互いに電気的に接続している。また支柱13bが正極側直流端子11を互いに電気的に接続している。また支柱13cが負極側直流端子12を互いに電気的に接続している。また支柱13dが交流出力端子9を互いに電気的に接続している。これにより、支柱13a〜13dのそれぞれが、スタック型インバータ1cの中性点電位端子、正極側直流端子、負極側直流端子および交流出力端子としての機能を有する。
Stacked inverter 1c includes
本実施の形態によれば、支柱13a〜13dが、支持部材としての機能に加えて、平型圧接モジュール2間の電気的接続のための共通電極としての機能を有する。よってスタック型インバータ1cに必要な部品数を削減することができる。またスタック型インバータ1cの組立作業を省力化し得る。
According to the present embodiment, the
<実施の形態5>
図11を参照して、本実施の形態の多スタック型インバータ1d(電力変換装置)は、実施の形態3のスタック型インバータ1bと同様に、正極側電位と、正極側電位よりも低い負極側電位と、正極側電位よりも低く負極側電位よりも高い中性点電位との入力を受け、3値以上を取り得る少なくとも1つの端子電圧を出力するものである。多スタック型インバータ1dは、互いに電気的に並列に接続された複数のスタック型インバータ1b(電力変換部)を有する。スタック型インバータ1bの各々にはゲート駆動回路8が接続される。ゲート駆動回路8の各々に電源を供給するゲート電源51は共通化し得る。
<
Referring to FIG. 11,
本実施の形態によれば、同様の構成を有する複数のスタック型インバータ1bが併存する。仮にこれらすべてが1つのスタックに積層されたとすると、スタック中央付近が冷却されにくく、よってその温度が上昇しやすい。本実施の形態によれば、そのような温度上昇を避けることができる。また各スタックは同様の複数の平型圧接モジュール2によって構成される。これにより、スタック間の熱膨張係数の差異または製造誤差などに起因してスタック間の接続部に大きなストレスが加わることを避けることができる。
According to the present embodiment, a plurality of
なお図11においては2つのスタック型インバータ1bが互いに電気的に並列に接続されているが、スタック型インバータ1bの数は任意である。またスタック型インバータ1b(実施の形態3)の代わりに、スタック型インバータ1c(実施の形態4)が用いられてもよい。
In FIG. 11, two
なお、前述した各実施の形態が有する各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施の形態の特徴を含む限り実施の形態の範囲に包含される。その他、実施の形態の思想の範疇において、当業者であれば、各種の変形例を想到し得るものであり、それら変形例についても実施の形態の範囲に属するものとする。 It should be noted that the elements of the embodiments described above can be combined as much as technically possible, and combinations thereof are also included in the scope of the embodiments as long as they include the features of the embodiments. . In addition, various modifications may be conceived by those skilled in the art within the scope of the idea of the embodiments, and these modifications are also within the scope of the embodiments.
たとえば、上記実施の形態1から実施の形態5またはそれぞれに示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決できる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、上記実施の形態1から実施の形態5にわたる構成要件を適宜組み合わせてもよい。
For example, when the problems described in the column of the problem to be solved by the invention can be solved even if some structural requirements are deleted from all the structural requirements shown in the first to fifth embodiments or the respective embodiments. The configuration from which this configuration requirement is deleted can be extracted as an invention. Furthermore, you may combine suitably the component requirement from the said Embodiment 1 to
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
GP ゲートパッド、SD1〜SD4 側面、H9u〜H9w,H10u〜H10w 貫通孔、AMu アーム、SCu〜SCw 直列接続構造(第1〜第3の直列接続構造)、P9u〜P9w 突起、1a インバータ(電力変換装置)、1b,1c スタック型インバータ(電力変換装置)、1d 多スタック型インバータ(電力変換装置)、2,2V 平型圧接モジュール(電力用半導体装置)、3 冷却装置、4 締結部材、5 ばね部材(加圧機構)、6 加圧支持板、7 筐体、8 ゲート駆動回路、9 交流出力端子、9u U相出力端子(第1の交流出力端子)、9v V相出力端子(第2の交流出力端子)、9w W相出力端子(第3の交流出力端子)、10 中性点電位端子、11,11u〜11w 正極側直流端子、12,12u〜12w 負極側直流端子、13,13a〜13d 支柱、14a〜14d IGBTチップ(半導体スイッチング素子)、15C クランプダイオード、15F,15p 還流ダイオード、18 金属スペーサ、21 ゲートピン、22 ゲート端子、23 加圧板(第2の加圧板)、24 加圧板(第1の加圧板)、30u,39u 部分電極層、43 絶縁基板(第2の絶縁基板)、43a 内側絶縁層(第1の絶縁層)、43b 外側絶縁層(第2の絶縁層)、44 絶縁基板(第1の絶縁基板)、51 ゲート電源、53 電極部(第2の電極部)、53a 内側電極層(第1の電極層)、53b 外側電極層(第2の電極層)、54 電極部(第1の電極部)、54n,54p 部分電極、81 直流電源、140 本体部、141 コレクタ電極層、142 エミッタ電極層。 GP gate pad, SD1 to SD4 side face, H9u to H9w, H10u to H10w through hole, AMu arm, SCu to SCw series connection structure (first to third series connection structure), P9u to P9w protrusion, 1a inverter (power conversion) Equipment), 1b, 1c stack type inverter (power conversion device), 1d multi-stack type inverter (power conversion device), 2,2V flat pressure welding module (power semiconductor device), 3 cooling device, 4 fastening member, 5 spring Member (pressure mechanism), 6 pressure support plate, 7 housing, 8 gate drive circuit, 9 AC output terminal, 9u U-phase output terminal (first AC output terminal), 9v V-phase output terminal (second AC output terminal), 9w W-phase output terminal (third AC output terminal), 10 neutral point potential terminal, 11, 11u to 11w positive side DC terminal, 12, 12u to 2w negative side DC terminal, 13, 13a-13d strut, 14a-14d IGBT chip (semiconductor switching element), 15C clamp diode, 15F, 15p freewheeling diode, 18 metal spacer, 21 gate pin, 22 gate terminal, 23 pressure plate (first 2 pressure plate), 24 pressure plate (first pressure plate), 30u, 39u partial electrode layer, 43 insulation substrate (second insulation substrate), 43a inner insulation layer (first insulation layer), 43b outer insulation Layer (second insulating layer), 44 insulating substrate (first insulating substrate), 51 gate power supply, 53 electrode portion (second electrode portion), 53a inner electrode layer (first electrode layer), 53b outer electrode Layer (second electrode layer), 54 electrode portion (first electrode portion), 54n, 54p partial electrode, 81 DC power source, 140 body portion, 141 collector electrode layer 142 emitter electrode layers.
Claims (12)
第1の電極部および前記第1の電極部を保持する第1の絶縁基板を有する第1の加圧板と、
前記第1の加圧板に対して空間を空けて対向し、第2の電極部および前記第2の電極部を保持する第2の絶縁基板を有する第2の加圧板と、
前記第1の加圧板と前記第2の加圧板との間に各々挟まれた複数の半導体素子とを備え、前記半導体素子は複数の半導体スイッチング素子を含み、前記第1の電極部および前記第2の電極部によって前記複数の半導体スイッチング素子を互いに接続する配線構造が設けられ、前記配線構造が設けられた前記複数の半導体スイッチング素子は、一方端および他方端を有する第1の直列接続構造を含み、前記配線構造は、
前記第1の直列接続構造の前記一方端に電気的に接続され、前記正極側電位が入力される正極側直流端子と、
前記第1の直列接続構造の前記他方端に電気的に接続され、前記負極側電位が入力される負極側直流端子と、
前記第1の直列接続構造において前記複数の半導体スイッチング素子の少なくともいずれかによって前記一方端と前記他方端との各々から隔てられて前記第1の直列接続構造に電気的に接続され、前記中性点電位が入力される中性点電位端子と、
前記複数の半導体スイッチング素子の少なくともいずれかによって前記第1の直列接続構造の前記一方端と前記他方端と前記中性点電位端子との各々から隔てられて前記第1の直列接続構造に電気的に接続され前記端子電圧として第1の端子電圧を出力する第1の交流出力端子とを含む、電力用半導体装置。 Receiving at least one of a positive electrode potential, a negative electrode potential lower than the positive electrode potential, and a neutral point potential lower than the positive electrode potential and higher than the negative electrode potential; A power semiconductor device that outputs a terminal voltage,
A first pressure plate having a first electrode portion and a first insulating substrate for holding the first electrode portion;
A second pressure plate having a second insulating substrate that is opposed to the first pressure plate with a space therebetween and holds the second electrode portion and the second electrode portion;
A plurality of semiconductor elements each sandwiched between the first pressure plate and the second pressure plate, the semiconductor element including a plurality of semiconductor switching elements, the first electrode portion and the first A wiring structure for connecting the plurality of semiconductor switching elements to each other by two electrode portions is provided, and the plurality of semiconductor switching elements provided with the wiring structure have a first series connection structure having one end and the other end. Including the wiring structure,
A positive-side DC terminal that is electrically connected to the one end of the first series connection structure and to which the positive-side potential is input;
A negative-side DC terminal that is electrically connected to the other end of the first series connection structure and to which the negative-side potential is input;
In the first series connection structure, the neutral switching unit is separated from each of the one end and the other end by at least one of the plurality of semiconductor switching elements and is electrically connected to the first series connection structure. A neutral point potential terminal to which a point potential is input;
The first series connection structure is electrically separated from each of the one end, the other end, and the neutral point potential terminal of the first series connection structure by at least one of the plurality of semiconductor switching elements. And a first AC output terminal that outputs a first terminal voltage as the terminal voltage.
前記第1の加圧板に対向する凹部を有する第1の絶縁層を含み、前記凹部には部分的に貫通孔が設けられており、前記第2の絶縁基板はさらに
前記第1の絶縁層上に積層され、前記第1の絶縁層に対向する凹部を有する第2の絶縁層を含み、
前記第2の加圧板の前記第2の電極部は、
前記第1の絶縁層の前記凹部に設けられた第1の電極層と、
前記第2の絶縁層の前記凹部に設けられた第2の電極層とを含み、前記第2の電極層は、前記第2の絶縁層によって前記第1の電極層から隔てられた部分と、前記第1の絶縁層の前記貫通孔を介して前記第1の電極層に接続された部分とを有する、
請求項1に記載の電力用半導体装置。 The second insulating substrate of the second pressure plate is
A first insulating layer having a recess facing the first pressure plate, wherein the recess is partially provided with a through hole, and the second insulating substrate is further formed on the first insulating layer. And a second insulating layer having a recess facing the first insulating layer,
The second electrode portion of the second pressure plate is
A first electrode layer provided in the recess of the first insulating layer;
A second electrode layer provided in the concave portion of the second insulating layer, the second electrode layer being separated from the first electrode layer by the second insulating layer; A portion connected to the first electrode layer through the through hole of the first insulating layer,
The power semiconductor device according to claim 1.
前記筐体の前記外周面に露出された複数のゲート端子と、前記ゲート端子のそれぞれに接続されたゲートピンとをさらに備え、前記ゲートピンのそれぞれは前記ゲートパッド上に立てられている、請求項6に記載の電力用半導体装置。 Each of the semiconductor switching elements has a gate pad;
7. The apparatus according to claim 6, further comprising a plurality of gate terminals exposed on the outer peripheral surface of the housing, and gate pins connected to the gate terminals, wherein each of the gate pins stands on the gate pad. The power semiconductor device according to the above.
前記正極側直流端子は前記第2の直列接続構造の前記一方端に電気的に接続されており、
前記負極側直流端子は前記第2の直列接続構造の前記他方端に電気的に接続されており、
前記中性点電位端子は、前記第2の直列接続構造において前記複数の半導体スイッチング素子の少なくともいずれかによって前記一方端と前記他方端との各々から隔てられて前記第2の直列接続構造に電気的に接続されており、
前記配線構造は、前記複数の半導体スイッチング素子の少なくともいずれかによって前記第2の直列接続構造の前記一方端と前記他方端と前記中性点電位端子との各々から隔てられて前記第2の直列接続構造に電気的に接続され前記端子電圧として第2の端子電圧を出力する第2の交流出力端子とを含む、請求項1から8のいずれか1項に記載の電力用半導体装置。 The plurality of semiconductor switching elements provided with the wiring structure includes a second series connection structure having one end and the other end,
The positive side DC terminal is electrically connected to the one end of the second series connection structure,
The negative side DC terminal is electrically connected to the other end of the second series connection structure,
The neutral point potential terminal is separated from each of the one end and the other end by at least one of the plurality of semiconductor switching elements in the second series connection structure and electrically connected to the second series connection structure. Connected,
The wiring structure is separated from each of the one end, the other end, and the neutral point potential terminal of the second series connection structure by at least one of the plurality of semiconductor switching elements. The power semiconductor device according to claim 1, further comprising a second AC output terminal that is electrically connected to a connection structure and outputs a second terminal voltage as the terminal voltage.
複数の電力用半導体装置を備え、前記電力用半導体装置の各々は、
第1の電極部および前記第1の電極部を保持する第1の絶縁基板を有する第1の加圧板と、
前記第1の加圧板に対して空間を空けて対向し、第2の電極部および前記第2の電極部を保持する第2の絶縁基板を有する第2の加圧板と、
前記第1の加圧板と前記第2の加圧板との間に各々挟まれた複数の半導体素子とを含み、前記半導体素子は複数の半導体スイッチング素子を含み、前記第1の電極部および前記第2の電極部によって前記複数の半導体スイッチング素子を互いに接続する配線構造が設けられ、前記配線構造が設けられた前記複数の半導体スイッチング素子は、一方端および他方端を有する直列接続構造を含み、前記配線構造は、
前記直列接続構造の前記一方端に電気的に接続され、前記正極側電位が入力される正極側直流端子と、
前記直列接続構造の前記他方端に電気的に接続され、前記負極側電位が入力される負極側直流端子と、
前記直列接続構造において前記複数の半導体スイッチング素子の少なくともいずれかによって前記一方端と前記他方端との各々から隔てられて前記直列接続構造に電気的に接続され、前記中性点電位が入力される中性点電位端子と、
前記複数の半導体スイッチング素子の少なくともいずれかによって前記直列接続構造の前記一方端と前記他方端と前記中性点電位端子との各々から隔てられて前記直列接続構造に電気的に接続され前記端子電圧として端子電圧を出力する交流出力端子とを含み、前記電力変換装置はさらに
複数の冷却装置を備え、前記電力用半導体装置および前記冷却装置は一の方向において交互に積層されることによって積層体をなし、前記電力用半導体装置は互いに電気的に並列に接続されており、前記電力変換装置はさらに
前記一の方向において前記積層体を加圧する加圧機構を備える、電力変換装置。 Receiving at least one of a positive electrode potential, a negative electrode potential lower than the positive electrode potential, and a neutral point potential lower than the positive electrode potential and higher than the negative electrode potential; A power converter that outputs a terminal voltage,
A plurality of power semiconductor devices, each of the power semiconductor devices,
A first pressure plate having a first electrode portion and a first insulating substrate for holding the first electrode portion;
A second pressure plate having a second insulating substrate that is opposed to the first pressure plate with a space therebetween and holds the second electrode portion and the second electrode portion;
A plurality of semiconductor elements each sandwiched between the first pressure plate and the second pressure plate, the semiconductor element including a plurality of semiconductor switching elements, the first electrode portion and the first A wiring structure for connecting the plurality of semiconductor switching elements to each other by two electrode portions, and the plurality of semiconductor switching elements provided with the wiring structure includes a series connection structure having one end and the other end, The wiring structure
A positive-side DC terminal that is electrically connected to the one end of the series connection structure and receives the positive-side potential;
A negative-side DC terminal that is electrically connected to the other end of the series connection structure and to which the negative-side potential is input;
In the series connection structure, the neutral point potential is inputted by being separated from each of the one end and the other end by at least one of the plurality of semiconductor switching elements and electrically connected to the series connection structure. A neutral point potential terminal;
The terminal voltage separated from each of the one end, the other end and the neutral point potential terminal of the series connection structure and electrically connected to the series connection structure by at least one of the plurality of semiconductor switching elements. The power converter further includes a plurality of cooling devices, and the power semiconductor device and the cooling device are alternately stacked in one direction to form a stacked body. None, the power semiconductor devices are electrically connected to each other in parallel, and the power converter further includes a pressurizing mechanism that pressurizes the stacked body in the one direction.
互いに電気的に並列に接続された複数の電力変換部を備え、前記電力変換部の各々は、
複数の電力用半導体装置を含み、前記電力用半導体装置の各々は、
第1の電極部および前記第1の電極部を保持する第1の絶縁基板を有する第1の加圧板と、
前記第1の加圧板に対して空間を空けて対向し、第2の電極部および前記第2の電極部を保持する第2の絶縁基板を有する第2の加圧板と、
前記第1の加圧板と前記第2の加圧板との間に各々挟まれた複数の半導体素子とを含み、前記半導体素子は複数の半導体スイッチング素子を含み、前記第1の電極部および前記第2の電極部によって前記複数の半導体スイッチング素子を互いに接続する配線構造が設けられ、前記配線構造が設けられた前記複数の半導体スイッチング素子は、一方端および他方端を有する直列接続構造を含み、前記配線構造は、
前記直列接続構造の前記一方端に電気的に接続され、前記正極側電位が入力される正極側直流端子と、
前記直列接続構造の前記他方端に電気的に接続され、前記負極側電位が入力される負極側直流端子と、
前記直列接続構造において前記複数の半導体スイッチング素子の少なくともいずれかによって前記一方端と前記他方端との各々から隔てられて前記直列接続構造に電気的に接続され、前記中性点電位が入力される中性点電位端子と、
前記複数の半導体スイッチング素子の少なくともいずれかによって前記直列接続構造の前記一方端と前記他方端と前記中性点電位端子との各々から隔てられて前記直列接続構造に電気的に接続され前記端子電圧として端子電圧を出力する交流出力端子とを含み、前記電力変換部の各々はさらに
複数の冷却装置を備え、前記電力用半導体装置および前記冷却装置は一の方向において交互に積層されることによって積層体をなし、前記電力用半導体装置は互いに電気的に並列に接続されており、前記電力変換部の各々はさらに
前記一の方向において前記積層体を加圧する加圧機構を含む、電力変換装置。 Receiving at least one of a positive electrode potential, a negative electrode potential lower than the positive electrode potential, and a neutral point potential lower than the positive electrode potential and higher than the negative electrode potential; A power converter that outputs a terminal voltage,
A plurality of power conversion units electrically connected in parallel with each other, each of the power conversion units,
Including a plurality of power semiconductor devices, each of the power semiconductor devices,
A first pressure plate having a first electrode portion and a first insulating substrate for holding the first electrode portion;
A second pressure plate having a second insulating substrate that is opposed to the first pressure plate with a space therebetween and holds the second electrode portion and the second electrode portion;
A plurality of semiconductor elements each sandwiched between the first pressure plate and the second pressure plate, the semiconductor element including a plurality of semiconductor switching elements, the first electrode portion and the first A wiring structure for connecting the plurality of semiconductor switching elements to each other by two electrode portions, and the plurality of semiconductor switching elements provided with the wiring structure includes a series connection structure having one end and the other end, The wiring structure
A positive-side DC terminal that is electrically connected to the one end of the series connection structure and receives the positive-side potential;
A negative-side DC terminal that is electrically connected to the other end of the series connection structure and to which the negative-side potential is input;
In the series connection structure, the neutral point potential is inputted by being separated from each of the one end and the other end by at least one of the plurality of semiconductor switching elements and electrically connected to the series connection structure. A neutral point potential terminal;
The terminal voltage separated from each of the one end, the other end and the neutral point potential terminal of the series connection structure and electrically connected to the series connection structure by at least one of the plurality of semiconductor switching elements. And each of the power conversion units further includes a plurality of cooling devices, and the power semiconductor device and the cooling device are stacked by being alternately stacked in one direction. The power semiconductor device is configured such that the power semiconductor devices are electrically connected to each other in parallel, and each of the power conversion units further includes a pressurizing mechanism that pressurizes the stacked body in the one direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015040930A JP6234393B2 (en) | 2015-03-03 | 2015-03-03 | Power semiconductor device and power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015040930A JP6234393B2 (en) | 2015-03-03 | 2015-03-03 | Power semiconductor device and power conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016163442A true JP2016163442A (en) | 2016-09-05 |
JP6234393B2 JP6234393B2 (en) | 2017-11-22 |
Family
ID=56847390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015040930A Active JP6234393B2 (en) | 2015-03-03 | 2015-03-03 | Power semiconductor device and power conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6234393B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018096573A1 (en) * | 2016-11-22 | 2018-05-31 | 三菱電機株式会社 | Semiconductor module |
WO2018142735A1 (en) * | 2017-02-06 | 2018-08-09 | 株式会社デンソー | Semiconductor device |
JP2019149882A (en) * | 2018-02-27 | 2019-09-05 | 三菱電機株式会社 | Three-level i type inverter and semiconductor module |
JP2020039221A (en) * | 2018-09-04 | 2020-03-12 | 株式会社日立製作所 | Electric power conversion device and electric vehicle |
JP2020137135A (en) * | 2019-02-12 | 2020-08-31 | パナソニックIpマネジメント株式会社 | Electric power conversion device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013102627A (en) * | 2011-11-09 | 2013-05-23 | Meidensha Corp | Power conversion apparatus, and method for arranging conductor in power conversion apparatus |
JP2014127538A (en) * | 2012-12-26 | 2014-07-07 | Meidensha Corp | Semiconductor module |
-
2015
- 2015-03-03 JP JP2015040930A patent/JP6234393B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013102627A (en) * | 2011-11-09 | 2013-05-23 | Meidensha Corp | Power conversion apparatus, and method for arranging conductor in power conversion apparatus |
JP2014127538A (en) * | 2012-12-26 | 2014-07-07 | Meidensha Corp | Semiconductor module |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018096573A1 (en) * | 2016-11-22 | 2018-05-31 | 三菱電機株式会社 | Semiconductor module |
JPWO2018096573A1 (en) * | 2016-11-22 | 2019-02-28 | 三菱電機株式会社 | Semiconductor module |
CN109964314A (en) * | 2016-11-22 | 2019-07-02 | 三菱电机株式会社 | Semiconductor module |
US11069602B2 (en) | 2016-11-22 | 2021-07-20 | Mitsubishi Electric Corporation | Package and terminal arrangement for semiconductor module |
WO2018142735A1 (en) * | 2017-02-06 | 2018-08-09 | 株式会社デンソー | Semiconductor device |
JP2018129336A (en) * | 2017-02-06 | 2018-08-16 | 株式会社デンソー | Semiconductor device |
US10985636B2 (en) | 2017-02-06 | 2021-04-20 | Denso Corporation | Semiconductor device |
JP2019149882A (en) * | 2018-02-27 | 2019-09-05 | 三菱電機株式会社 | Three-level i type inverter and semiconductor module |
JP2020039221A (en) * | 2018-09-04 | 2020-03-12 | 株式会社日立製作所 | Electric power conversion device and electric vehicle |
JP2020137135A (en) * | 2019-02-12 | 2020-08-31 | パナソニックIpマネジメント株式会社 | Electric power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP6234393B2 (en) | 2017-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10186980B2 (en) | Power conversion device with staggered power semiconductor modules | |
JP6234393B2 (en) | Power semiconductor device and power conversion device | |
US10398023B2 (en) | Semiconductor device | |
US10079552B2 (en) | Power conversion device | |
EP2884650B1 (en) | Power module comprising two elements, and three-level power conversion device using same | |
JP5407198B2 (en) | Power module for power converter | |
WO2013172291A1 (en) | Power module semiconductor device | |
US11538794B2 (en) | Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member | |
WO2019021731A1 (en) | Semiconductor module | |
US10199953B2 (en) | Power conversion device | |
WO2015133024A1 (en) | Power semiconductor device | |
JP6603676B2 (en) | Half-bridge power semiconductor module and manufacturing method thereof | |
US20110156797A1 (en) | Power semiconductor module and semiconductor power converter provided with the same | |
US20220319976A1 (en) | Three-level power module | |
JP5944688B2 (en) | Power module semiconductor device | |
US20210098442A1 (en) | Semiconductor device | |
JP2014022580A (en) | Power module semiconductor device | |
JP2013125889A (en) | Semiconductor device | |
JP5100535B2 (en) | Power semiconductor module and semiconductor power conversion device including the same | |
US7705434B2 (en) | Power semiconductor component having chip stack | |
JP2018037545A (en) | Semiconductor module | |
JP6469604B2 (en) | Insulating substrate and power conversion device comprising insulating substrate | |
JP5587275B2 (en) | Semiconductor module | |
US20190221494A1 (en) | Semiconductor device | |
CN112910287A (en) | Power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6234393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |