JP2016162876A - Semiconductor light-emitting element, and method of manufacturing the same - Google Patents
Semiconductor light-emitting element, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2016162876A JP2016162876A JP2015039937A JP2015039937A JP2016162876A JP 2016162876 A JP2016162876 A JP 2016162876A JP 2015039937 A JP2015039937 A JP 2015039937A JP 2015039937 A JP2015039937 A JP 2015039937A JP 2016162876 A JP2016162876 A JP 2016162876A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- electrode
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、半導体発光素子、及び、半導体発光素子の製造方法に関する。 The present invention relates to a semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device.
従来、2波長の光を放射する半導体発光素子としては、発光波長が互いに異なる2つのLED素子をリードフレーム等の搭載基板に並べて搭載したものが知られている。 2. Description of the Related Art Conventionally, as a semiconductor light emitting element that emits light of two wavelengths, one in which two LED elements having different emission wavelengths are arranged and mounted on a mounting substrate such as a lead frame is known.
このような半導体発光素子に関して、従来、発光強度の低下の改善や混色の効率化を目的として、長波長の光を発光する長波長LEDチップの上面に短波長の光を発光する短波長LEDチップを積み重ねて搭載した半導体発光素子が存在する(例えば、特許文献1参照)。 With respect to such a semiconductor light emitting device, conventionally, a short wavelength LED chip that emits short wavelength light on the upper surface of a long wavelength LED chip that emits long wavelength light for the purpose of improving the decrease in emission intensity and increasing the efficiency of color mixing. There is a semiconductor light emitting device in which are stacked and mounted (see, for example, Patent Document 1).
特許文献1に開示されている半導体発光素子は、短波長LEDチップがフリップチップボンディング対応の平面型であり、短波長LEDチップを裏返して長波長LEDチップの上面に積み重ね、長波長LEDチップの電極と、短波長LEDチップの電極との位置合わせをした後、長波長LEDチップの上面に短波長LEDチップをフリップチップボンディングした構成を有する。この半導体発光素子においては、長波長LEDチップで発光された長波長の光は短波長LEDチップを透過して上方に取り出される。これにより、長波長LEDチップで発光された光と、短波長LEDチップで発光された光とが共に上方に取り出される。
In the semiconductor light emitting device disclosed in
しかしながら、特許文献1に記載の半導体発光素子においては、長波長LEDチップの電極と、短波長LEDチップの電極との位置合わせに精度が要求され、わずかな位置ズレにより短絡等の不具合が発生することとなる。そのため、製造される半導体発光素子の歩留りが低下する。
また、長波長LEDチップは、下面全面から排熱することが可能であるものの、短波長LEDチップは、フリップチップボンディング対応の平面型であり、上面(電極非形成面)から光を取り出す構成であるため、短波長LEDチップの上面に排熱用部材等を設けることはできない。そのため、電極を介してのみの排熱となり、排熱性に劣るといった問題がある。
However, in the semiconductor light-emitting device described in
In addition, although the long wavelength LED chip can exhaust heat from the entire lower surface, the short wavelength LED chip is a flat type compatible with flip chip bonding and has a configuration in which light is extracted from the upper surface (surface where no electrode is formed). Therefore, a heat exhausting member or the like cannot be provided on the upper surface of the short wavelength LED chip. Therefore, there is a problem that the heat is exhausted only through the electrodes and the heat exhaustion is poor.
本発明は、前記問題点に鑑みてなされたものであり、その目的は、歩留りが向上し、且つ、効率的に排熱することが可能な半導体発光素子、及び、当該半導体発光素子の製造方法を提供することにある。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a semiconductor light emitting device capable of improving yield and efficiently exhausting heat, and a method for manufacturing the semiconductor light emitting device. Is to provide.
本発明に係る半導体発光素子は、
支持基板と、
第1n型半導体層、第1活性層、及び、第1p型半導体層がこの順で積層された第1LED層と、
第2n型半導体層、第2活性層、及び、第2p型半導体層がこの順で積層された第2LED層とを有し、
前記第1LED層が前記支持基板の第1の面側に形成され、前記第2LED層が前記支持基板の前記第1の面とは反対側の第2の面側に形成されていることを特徴とする。
The semiconductor light emitting device according to the present invention is
A support substrate;
A first LED layer in which a first n-type semiconductor layer, a first active layer, and a first p-type semiconductor layer are stacked in this order;
A second LED layer in which a second n-type semiconductor layer, a second active layer, and a second p-type semiconductor layer are stacked in this order;
The first LED layer is formed on a first surface side of the support substrate, and the second LED layer is formed on a second surface side opposite to the first surface of the support substrate. And
前記構成によれば、第1LED層が支持基板の第1の面側に形成され、第2LED層が前記支持基板の前記第1の面とは反対側の第2の面側に形成されている。つまり、1つの支持基板の一方の面に第1LED層が形成され、他方の面に第2LED層が形成されている。従って、第1LED層側から排熱する場合は、支持基板を介して第2LED層の熱を排熱することができ、第2LED層側から排熱する場合は、支持基板を介して第1LED層の熱を排熱することができる。
また、1つの支持基板の一方の面に第1LED層が形成され、他方の面に第2LED層が形成されているのであり、支持基板上にLED層が形成されたチップ2つを用いて電極同士を接合した構成ではない。従って、例えば、支持基板上に第1の面側に第1LED層が形成された積層体に、第2LED層を貼り合わせるか、支持基板上に第1LED層と第2LED層とを貼り合わせれば、本発明に係る半導体発光素子を製造することができる。また、貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造される半導体発光素子の歩留りの向上が期待できる。
According to the configuration, the first LED layer is formed on the first surface side of the support substrate, and the second LED layer is formed on the second surface side opposite to the first surface of the support substrate. . That is, the first LED layer is formed on one surface of one support substrate, and the second LED layer is formed on the other surface. Therefore, when the heat is exhausted from the first LED layer side, the heat of the second LED layer can be exhausted via the support substrate, and when the heat is exhausted from the second LED layer side, the first LED layer is interposed via the support substrate. Can be exhausted.
Further, the first LED layer is formed on one surface of one support substrate, and the second LED layer is formed on the other surface, and the electrodes are formed using two chips in which the LED layer is formed on the support substrate. It is not the structure which joined each other. Therefore, for example, if the second LED layer is bonded to the laminate in which the first LED layer is formed on the first surface side on the support substrate, or the first LED layer and the second LED layer are bonded on the support substrate, The semiconductor light emitting device according to the present invention can be manufactured. Further, since positional accuracy on the order of microns is not required for bonding, an improvement in the yield of the manufactured semiconductor light emitting device can be expected.
前記した発明の構成において、前記支持基板は、透光性を有していても構わない。 In the configuration of the above-described invention, the support substrate may have translucency.
前記支持基板が透光性を有する場合、第1LED層及び第2LED層から放射される光を同一方向から取り出すことが可能となる。 When the support substrate has translucency, light emitted from the first LED layer and the second LED layer can be extracted from the same direction.
前記した発明の構成においては、第1電極と、前記第1LED層と、前記支持基板と、前記第2LED層と、第2電極とがこの順で積層されており、
前記第1LED層は、前記第1p型半導体層が前記第1電極側に面し、前記第1n型半導体層が前記支持基板の前記第1の面側に面する配置であり、
前記第2LED層は、前記第2n型半導体層が前記第2電極側に面し、前記第2p型半導体層が前記支持基板の前記第2の面側に面する配置であっても構わない。
In the configuration of the invention described above, the first electrode, the first LED layer, the support substrate, the second LED layer, and the second electrode are laminated in this order,
The first LED layer is arranged such that the first p-type semiconductor layer faces the first electrode side, and the first n-type semiconductor layer faces the first surface side of the support substrate,
The second LED layer may be arranged such that the second n-type semiconductor layer faces the second electrode side, and the second p-type semiconductor layer faces the second surface side of the support substrate.
この場合、第1LED層と第2LED層とが直列に電気接続されている。仮に、第1LED層と第2LED層とが並列に電気接続されている場合、一方が他方に比較して少し劣化すると、劣化した側の抵抗が小さくなり、そちら側に電流が多く流れることになり、劣化が加速される場合がある。しかしながら、第1LED層と第2LED層とが直列に電気接続されていると、並列の場合に比較して劣化しにくい。
なお、本明細書において「面する」とは、本発明の趣旨に反しない限りにおいて、2つの層や電極が互いに面していればよい。つまり、「面する」とは、2つの面が接触している場合と、接触せずに向かい合っている場合(例えば、間に他の層等を介して向かい合っている場合)を含む。より具体的には、例えば、「第1p型半導体層が第1電極側に面する」とは、第1p型半導体層と第1電極とが接触している場合と、第1p型半導体層と第1電極とが間に他の層等を介して向かい合っている場合とを含む。
In this case, the first LED layer and the second LED layer are electrically connected in series. If the first LED layer and the second LED layer are electrically connected in parallel, if one of them deteriorates a little compared to the other, the resistance on the deteriorated side becomes small, and a large amount of current flows on that side. Degradation may be accelerated. However, when the first LED layer and the second LED layer are electrically connected in series, the first LED layer and the second LED layer are less likely to be deteriorated than in the parallel case.
In the present specification, “facing” means that the two layers and the electrodes face each other as long as they do not contradict the gist of the present invention. That is, “facing” includes a case where two surfaces are in contact with each other and a case where the two surfaces face each other without contact (for example, a case where the surfaces face each other via another layer or the like). More specifically, for example, “the first p-type semiconductor layer faces the first electrode” means that the first p-type semiconductor layer and the first electrode are in contact with each other, And the case where the first electrode faces the other through another layer or the like.
前記した発明の構成においては、前記支持基板が、GaN基板であっても構わない。 In the configuration of the invention described above, the support substrate may be a GaN substrate.
前記支持基板が、GaN基板であると、当該半導体発光素子の製造においてGaN基板上に第1LED層を形成(成長)させることができる。 When the support substrate is a GaN substrate, the first LED layer can be formed (grown) on the GaN substrate in the manufacture of the semiconductor light emitting device.
前記した発明の構成においては、前記支持基板がAlN基板であっても構わない。 In the configuration of the invention described above, the support substrate may be an AlN substrate.
前記支持基板がAlN基板であると透光性を有する。 When the support substrate is an AlN substrate, it has translucency.
前記した発明の構成においては、第1電極と、前記第1LED層と、前記支持基板と、前記第2LED層と、第2電極とがこの順で積層されており、
前記第1LED層は、前記第1n型半導体層が前記第1電極側に面し、前記第1p型半導体層が前記支持基板前記第1の面側に面する配置であり、
前記第2LED層は、前記第2n型半導体層が前記第2電極側に面し、前記第2p型半導体層が前記支持基板前記第2の面側に面する配置であっても構わない。
In the configuration of the invention described above, the first electrode, the first LED layer, the support substrate, the second LED layer, and the second electrode are laminated in this order,
The first LED layer is an arrangement in which the first n-type semiconductor layer faces the first electrode side, and the first p-type semiconductor layer faces the first surface side of the support substrate,
The second LED layer may be arranged such that the second n-type semiconductor layer faces the second electrode side, and the second p-type semiconductor layer faces the second surface side of the support substrate.
この場合、例えば、c面サファイア基板上に成長させた第1LED層と、別のc面サファイア基板上に成長させた第2LED層とを支持基板に貼り合わせれば、容易に当該半導体発光素子を製造することができる。 In this case, for example, if the first LED layer grown on the c-plane sapphire substrate and the second LED layer grown on another c-plane sapphire substrate are bonded to the support substrate, the semiconductor light emitting device can be easily manufactured. can do.
前記した発明の構成においては、前記支持基板がAlN基板であっても構わない。 In the configuration of the invention described above, the support substrate may be an AlN substrate.
前記支持基板がAlN基板であると透光性を有する。 When the support substrate is an AlN substrate, it has translucency.
前記した発明の構成においては、前記第1活性層から放射する光の波長と、前記第2活性層から放射する光の波長とが同一であっても構わない。 In the configuration of the invention described above, the wavelength of the light emitted from the first active layer and the wavelength of the light emitted from the second active layer may be the same.
第1活性層から放射する光の波長と、第2活性層から放射する光の波長を同一とすれば、素子サイズ大面積化することなく発光強度を向上させることができる。 If the wavelength of the light emitted from the first active layer is the same as the wavelength of the light emitted from the second active layer, the emission intensity can be improved without increasing the element size.
前記した発明の構成においては、前記第1電極は、透光性導電材料で構成され、
前記第1活性層及び前記第2活性層は、前記第2活性層から放射される光よりも前記第1活性層から放射される光の方が短波長となるように構成されており、
前記第2電極は、反射電極であるか、又は、前記第2電極が透明であり且つ下層に反射層が設けられていてもよい。
In the configuration of the invention described above, the first electrode is made of a translucent conductive material,
The first active layer and the second active layer are configured such that light emitted from the first active layer has a shorter wavelength than light emitted from the second active layer,
The second electrode may be a reflective electrode, or the second electrode may be transparent and a reflective layer may be provided in the lower layer.
一般的に光は短波長ほど吸収され易い。従って、短波長の光を出射する第1活性層を、当該半導体発光素子の出射面、すなわち、第1電極に近い側に配置して短波長の光を第1電極から出射させ、長波長の光は、第2電極で反射させて第1電極から出射させれば、より発光効率を高めることができる。 In general, light is more easily absorbed at shorter wavelengths. Accordingly, the first active layer that emits short-wavelength light is disposed on the emission surface of the semiconductor light-emitting element, that is, the side close to the first electrode, and short-wavelength light is emitted from the first electrode. If the light is reflected by the second electrode and emitted from the first electrode, the light emission efficiency can be further increased.
前記した発明の構成においては、前記第1電極は、透光性導電材料で構成され、且つ、露出しており、
前記第2電極は、透光性導電材料で構成され、且つ、露出していてもよい。
In the configuration of the invention described above, the first electrode is made of a light-transmitting conductive material and exposed.
The second electrode may be made of a translucent conductive material and exposed.
前記第1電極が、透光性導電材料で構成され、且つ、露出しており、前記第2電極が、透光性導電材料で構成され、且つ、露出していれば、第1LED層からの光と第2LED層からの光とを反対方向に出射させることができる。 If the first electrode is made of a translucent conductive material and exposed, and the second electrode is made of a translucent conductive material and exposed, the first LED layer is exposed. Light and light from the second LED layer can be emitted in opposite directions.
前記した発明の構成においては、前記第1LED層と前記第2LED層とは、1つの前記支持基板を介して積層されていても構わない。 In the configuration of the above-described invention, the first LED layer and the second LED layer may be laminated via one support substrate.
前記した発明の構成においては、前記支持基板の平面視での形状が、第1LED層及び第2LED層の少なくとも一方と同一であっても構わない。 In the configuration of the above-described invention, the shape of the support substrate in plan view may be the same as at least one of the first LED layer and the second LED layer.
また、本発明の半導体発光素子の製造方法は、
第1n型半導体層、第1活性層、及び、第1p型半導体層を有する第1積層体を準備する工程A、
第2n型半導体層、第2活性層、及び、第2p型半導体層を有する第2積層体を準備する工程B、及び、
前記第1積層体と前記第2積層体とを貼り合わせる工程Cを有することを特徴とする。
Moreover, the method for producing a semiconductor light emitting device of the present invention includes
Preparing a first stacked body having a first n-type semiconductor layer, a first active layer, and a first p-type semiconductor layer;
Preparing a second stacked body having a second n-type semiconductor layer, a second active layer, and a second p-type semiconductor layer; and
It has the process C which bonds together a said 1st laminated body and a said 2nd laminated body.
前記構成の製造方法によれば、前記第1積層体と前記第2積層体とを貼り合わせて半導体発光素子が製造される。貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造される半導体発光素子の歩留りの向上が期待できる。また、貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造が容易となる。
また、当該製造方法により製造された半導体発光素子は、第1積層体の熱と第2積層体の熱とを、支持基板又は半導体成長用基板を介して排熱することができる。
According to the manufacturing method of the said structure, a semiconductor light-emitting device is manufactured by bonding the said 1st laminated body and the said 2nd laminated body. Since positional accuracy on the order of microns is not required for bonding, an improvement in the yield of the manufactured semiconductor light emitting device can be expected. Further, since the positional accuracy on the micron order is not required for the bonding, the manufacturing becomes easy.
Further, the semiconductor light emitting device manufactured by the manufacturing method can exhaust the heat of the first stacked body and the heat of the second stacked body through the support substrate or the semiconductor growth substrate.
前記発明の構成において、
前記工程Aは、
支持基板の第1の面側に、第1n型半導体層、第1活性層、及び、第1p型半導体層が前記第1の面側からこの順に形成された第1積層体を準備する工程A1であり、
前記工程Bは、
半導体成長用基板の上層に、第2n型半導体層、第2活性層、第2p型半導体層、及び、接合層が下からこの順に形成された第2積層体を準備する工程B1であり、
前記工程Cは、
前記第1積層体の有する前記支持基板の前記第1の面とは反対側の第2の面に、前記第2積層体の前記接合層を貼り合わせる工程C1であり、
さらに、前記半導体発光素子の製造方法は、
前記半導体成長用基板を剥離して、前記第2n型半導体層を露出させる工程D1、及び、
露出した第2n型半導体層の面に第2電極を形成する工程E1を有する構成であっても構わない。
In the configuration of the invention,
Step A includes
Step A1 of preparing a first stacked body in which a first n-type semiconductor layer, a first active layer, and a first p-type semiconductor layer are formed in this order from the first surface side on the first surface side of the support substrate. And
Step B is
A step B1 of preparing a second stacked body in which a second n-type semiconductor layer, a second active layer, a second p-type semiconductor layer, and a bonding layer are formed in this order from below on an upper layer of a semiconductor growth substrate;
Step C includes
A step C1 of bonding the bonding layer of the second stacked body to a second surface opposite to the first surface of the support substrate of the first stacked body;
Furthermore, the method for manufacturing the semiconductor light emitting device includes:
Peeling off the semiconductor growth substrate to expose the second n-type semiconductor layer; and
The structure may include a step E1 of forming the second electrode on the exposed surface of the second n-type semiconductor layer.
前記構成の製造方法によれば、第1積層体の有する支持基板の第2の面に、前記第2積層体を貼り合わせて、1つの支持基板の一方の面に第1LED層が形成され、他方の面に第2LED層が形成された半導体発光素子が製造される。貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造される半導体発光素子の歩留りの向上が期待できる。また、貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造が容易となる。
また、当該製造方法により製造された半導体発光素子は、第1LED層側から排熱する場合は、支持基板を介して第2LED層の熱を排熱することができ、第2LED層側から排熱する場合は、支持基板を介して第1LED層の熱を排熱することができる。
また、当該製造方法により製造された半導体発光素子は、第1LED層と第2LED層とが直列に電気接続されており、並列の場合に比較して劣化しにくい。
According to the manufacturing method of the above configuration, the first LED layer is formed on one surface of one support substrate by bonding the second stack to the second surface of the support substrate of the first stack, A semiconductor light emitting device having the second LED layer formed on the other surface is manufactured. Since positional accuracy on the order of microns is not required for bonding, an improvement in the yield of the manufactured semiconductor light emitting device can be expected. Further, since the positional accuracy on the micron order is not required for the bonding, the manufacturing becomes easy.
Further, when the semiconductor light emitting device manufactured by the manufacturing method exhausts heat from the first LED layer side, the heat of the second LED layer can be exhausted through the support substrate, and the heat is exhausted from the second LED layer side. When doing, the heat | fever of a 1st LED layer can be exhausted via a support substrate.
Further, in the semiconductor light emitting device manufactured by the manufacturing method, the first LED layer and the second LED layer are electrically connected in series, and are not easily deteriorated as compared with the case of parallel.
前記発明の構成において、前記工程E1の後、ダイシングして個別の半導体発光素子に分離する工程F1を有していても構わない。 In the configuration of the invention, after the step E1, a step F1 of dicing and separating into individual semiconductor light emitting elements may be included.
前記発明の構成において、
前記工程Aは、
第1半導体成長用基板の上層に、第1p型半導体層、第1活性層、第1n型半導体層、及び、第1接合層が下からこの順に形成された第1積層体を準備する工程A2であり、
前記工程Bは、
第2半導体成長用基板の上層に、第2n型半導体層、第2活性層、第2p型半導体層、及び、第2接合層が下からこの順に形成された第2積層体を準備する工程B2であり、
前記工程Cは、
支持基板を準備する工程C21、
前記支持基板の一方の面に、前記第1積層体の前記第1接合層を貼り合わせる工程C22、及び、
前記支持基板の他方の面に、前記第2積層体の前記第2接合層を貼り合わせる工程C23を含み、
さらに、前記半導体発光素子の製造方法は、
前記第1半導体成長用基板を剥離して、前記第1p型半導体層を露出させる工程D2、
前記第2半導体成長用基板を剥離して、前記第2n型半導体層を露出させる工程E2、
露出した第1p型半導体層の面に第1電極を形成する工程F2、及び、
露出した第2n型半導体層の面に第2電極を形成する工程G2を有する構成であっても構わない。
In the configuration of the invention,
Step A includes
Step A2 of preparing a first stacked body in which a first p-type semiconductor layer, a first active layer, a first n-type semiconductor layer, and a first junction layer are formed in this order from the bottom on the first semiconductor growth substrate. And
Step B is
Step B2 of preparing a second stacked body in which a second n-type semiconductor layer, a second active layer, a second p-type semiconductor layer, and a second bonding layer are formed in this order from the bottom on the second semiconductor growth substrate. And
Step C includes
Step C21 of preparing a support substrate,
Step C22 for bonding the first bonding layer of the first laminate to one surface of the support substrate; and
Including the step C23 of bonding the second bonding layer of the second laminate to the other surface of the support substrate;
Furthermore, the method for manufacturing the semiconductor light emitting device includes:
Removing the first semiconductor growth substrate to expose the first p-type semiconductor layer D2,
Peeling off the second semiconductor growth substrate to expose the second n-type semiconductor layer E2,
Forming a first electrode on the exposed surface of the first p-type semiconductor layer, F2, and
The structure may include a step G2 of forming the second electrode on the exposed surface of the second n-type semiconductor layer.
前記構成の製造方法によれば、支持基板の一方の面に第1積層体を貼り合わせ、他方の面に第2積層体を貼り合わせて、1つの支持基板の一方の面に第1LED層が形成され、他方の面に第2LED層が形成された半導体発光素子が製造される。貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造される半導体発光素子の歩留りの向上が期待できる。また、貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造が容易となる。
また、当該製造方法により製造された半導体発光素子は、第1LED層側から排熱する場合は、支持基板を介して第2LED層の熱を排熱することができ、第2LED層側から排熱する場合は、支持基板を介して第1LED層の熱を排熱することができる。
また、当該製造方法により製造された半導体発光素子は、第1LED層と第2LED層とが直列に電気接続されており、並列の場合に比較して劣化しにくい。
According to the manufacturing method of the said structure, a 1st laminated body is bonded together on one side of a support substrate, a 2nd laminated body is bonded together on the other side, and a 1st LED layer is on one side of one support substrate. A semiconductor light emitting device is manufactured, in which the second LED layer is formed on the other surface. Since positional accuracy on the order of microns is not required for bonding, an improvement in the yield of the manufactured semiconductor light emitting device can be expected. Further, since the positional accuracy on the micron order is not required for the bonding, the manufacturing becomes easy.
Further, when the semiconductor light emitting device manufactured by the manufacturing method exhausts heat from the first LED layer side, the heat of the second LED layer can be exhausted through the support substrate, and the heat is exhausted from the second LED layer side. When doing, the heat | fever of a 1st LED layer can be exhausted via a support substrate.
Further, in the semiconductor light emitting device manufactured by the manufacturing method, the first LED layer and the second LED layer are electrically connected in series, and are not easily deteriorated as compared with the case of parallel.
前記発明の構成において、前記工程F2及び前記工程G2の後、ダイシングして個別の半導体発光素子に分離する工程H2を有していても構わない。 In the configuration of the invention, after the step F2 and the step G2, a step H2 of dicing and separating into individual semiconductor light emitting elements may be included.
前記発明の構成において、
前記工程Aは、
第1半導体成長用基板の上層に、第1n型半導体層、第1活性層、第1p型半導体層、第3電極、及び、第1接合層が下からこの順に形成された第1積層体を準備する工程A3であり、
前記工程Bは、
第2半導体成長用基板の上層に、第2n型半導体層、第2活性層、第2p型半導体層、及び、第2接合層が下からこの順に形成された第2積層体を準備する工程B3であり、
前記工程Cは、
支持基板を準備する工程C31、
前記支持基板の一方の面に、前記第1積層体の前記第1接合層を貼り合わせる工程C32、及び、
前記支持基板の他方の面に、前記第2積層体の前記第2接合層を貼り合わせる工程C33を含み、
さらに、前記半導体発光素子の製造方法は、
前記第1半導体成長用基板を剥離して、前記第1n型半導体層を露出させる工程D3、
前記第2半導体成長用基板を剥離して、前記第2n型半導体層を露出させる工程E3、
露出した第1n型半導体層の面に第1電極を形成する工程F3、及び、
露出した第2n型半導体層の面に第2電極を形成する工程G3を有する構成であっても構わない。
In the configuration of the invention,
Step A includes
A first stacked body in which a first n-type semiconductor layer, a first active layer, a first p-type semiconductor layer, a third electrode, and a first bonding layer are formed in this order from the bottom on the first semiconductor growth substrate. Step A3 to prepare,
Step B is
Step B3 of preparing a second stacked body in which a second n-type semiconductor layer, a second active layer, a second p-type semiconductor layer, and a second junction layer are formed in this order from the bottom on the second semiconductor growth substrate. And
Step C includes
Step C31 for preparing a support substrate,
A step C32 of bonding the first bonding layer of the first stacked body to one surface of the support substrate; and
Including the step C33 of bonding the second bonding layer of the second laminate to the other surface of the support substrate;
Furthermore, the method for manufacturing the semiconductor light emitting device includes:
Removing the first semiconductor growth substrate to expose the first n-type semiconductor layer D3;
Peeling off the second semiconductor growth substrate to expose the second n-type semiconductor layer; E3;
Forming a first electrode on the exposed surface of the first n-type semiconductor layer, F3; and
The structure may include a step G3 of forming the second electrode on the exposed surface of the second n-type semiconductor layer.
前記構成の製造方法によれば、支持基板の一方の面に第1積層体を貼り合わせ、他方の面に第2積層体を貼り合わせて、1つの支持基板の一方の面に第1LED層が形成され、他方の面に第2LED層が形成された半導体発光素子が製造される。貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造される半導体発光素子の歩留りの向上が期待できる。また、貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造が容易となる。
また、当該製造方法により製造された半導体発光素子は、第1LED層側から排熱する場合は、支持基板を介して第2LED層の熱を排熱することができ、第2LED層側から排熱する場合は、支持基板を介して第1LED層の熱を排熱することができる。
According to the manufacturing method of the said structure, a 1st laminated body is bonded together on one side of a support substrate, a 2nd laminated body is bonded together on the other side, and a 1st LED layer is on one side of one support substrate. A semiconductor light emitting device is manufactured, in which the second LED layer is formed on the other surface. Since positional accuracy on the order of microns is not required for bonding, an improvement in the yield of the manufactured semiconductor light emitting device can be expected. Further, since the positional accuracy on the micron order is not required for the bonding, the manufacturing becomes easy.
Further, when the semiconductor light emitting device manufactured by the manufacturing method exhausts heat from the first LED layer side, the heat of the second LED layer can be exhausted through the support substrate, and the heat is exhausted from the second LED layer side. When doing, the heat | fever of a 1st LED layer can be exhausted via a support substrate.
前記発明の構成において、前記工程F3及び前記工程G3の後、ダイシングして個別の素子に分離する工程H3、及び、
前記第1電極側から、第3電極の一部上面が露出するまで、前記第1電極、前記第1n型半導体層、前記第1活性層、及び、前記第1p型半導体層を除去する工程I3を有していても構わない。
In the configuration of the invention, after the step F3 and the step G3, a step H3 for dicing and separating into individual elements, and
Step I3 for removing the first electrode, the first n-type semiconductor layer, the first active layer, and the first p-type semiconductor layer from the first electrode side until a partial upper surface of the third electrode is exposed. You may have.
本発明によれば、歩留りが向上し、且つ、効率的に排熱することが可能な半導体発光素子、及び、当該半導体発光素子の製造方法を提供することができる。 According to the present invention, it is possible to provide a semiconductor light emitting device capable of improving yield and efficiently exhausting heat, and a method for manufacturing the semiconductor light emitting device.
まず、本発明が想定する半導体発光素子の構造の一例につき、図面を参照して説明した後、その製造方法につき、詳細に説明する。 First, an example of a structure of a semiconductor light emitting device assumed by the present invention will be described with reference to the drawings, and then a manufacturing method thereof will be described in detail.
[第1実施形態]
第1実施形態の半導体発光素子の構造の一例につき、図1を参照して説明する。図1は、第1実施形態に係る半導体発光素子1の概略断面図である。
[First Embodiment]
An example of the structure of the semiconductor light emitting device of the first embodiment will be described with reference to FIG. FIG. 1 is a schematic cross-sectional view of a semiconductor
[構造]
半導体発光素子1は、支持基板11と、支持基板11の第1の面11a側に形成された第1LED層20と、支持基板11の第1の面11aとは反対側の第2面11b側に接合層17を介して形成された第2LED層30とを含んで構成される。
[Construction]
The semiconductor
(支持基板11)
支持基板11は、例えばCuW、W、Mo、GaN、AlN、Siなどの導電性基板で構成される。なかでも、例えば、GaN基板等の透光性を有する基板が好ましい。支持基板11が透光性を有する基板である場合、第1LED層20及び第2LED層30から放射される光を同一方向から取り出すことが可能となる。
(Support substrate 11)
The
以下では、支持基板11が透光性を有する基板であり、第1LED層20及び第2LED層30から放射される光を、第1LED層20側(図1の上方向、第1電極15の方向)に取り出す場合について説明する。すなわち、支持基板11として、第2LED層30から放射される光に対して透光性を有する基板を用いる場合について説明する。なお、本明細書において、「透光性を有する基板」とは、透過させる波長(透過させる予定としている波長)の光を80%以上透過させることができる基板をいう。
Hereinafter, the
(第1LED層20)
第1LED層20は、第1n型半導体層25、第1活性層23、及び、第1p型半導体層21が支持基板11側からこの順に積層された構成を有する。第1LED層20は、第1p型半導体層21が第1電極15に対向して接触しており、第1n型半導体層25が支持基板11の第1の面11aに対向して接触する位置関係で配置されている。
(First LED layer 20)
The
(第1n型半導体層25)
本実施形態において、第1n型半導体層25は、AlnGa1−nN(0≦n≦1)で構成される。少なくとも第1n型半導体層25には、Si、Ge、S、Se、Sn、Teなどのn型不純物がドープされており、特にSiがドープされているのが好ましい。
第1n型半導体層25は、膜厚が0.5μm以上2μm以下程度で構成されている。
(First n-type semiconductor layer 25)
In the present embodiment, the first n-
The first n-
(第1活性層23)
第1活性層23は、例えばInGaNからなる井戸層とAlGaNからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもp型又はn型にドープされていても構わない。
(First active layer 23)
The first
(第1p型半導体層21)
第1p型半導体層21は、例えばAlmGa1−mN(0≦m≦1)で構成される。少なくともいずれ第1p型半導体層21には、Mg、Be、Zn、Cなどのp型不純物がドープされている。
(First p-type semiconductor layer 21)
The first p-
(第1電極15)
第1電極15は、第1p型半導体層21の上層に形成されている。第1電極15は、例えば、ITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)、ZnOなどの透光性導電材料で構成される。
(First electrode 15)
The
(接合層17)
支持基板11の面11bに接して形成されている接合層17は、例えば、ITOなどの透光性導電材料で構成される。
(Joining layer 17)
The
(第2導電層38、第2コンタクト層37)
接合層17の下層には、第2導電層38が形成されている。また、第2導電層38の下層には、コンタクト層37が形成されている。第2導電層38、及び、第2コンタクト層37は、支持基板11と第2LED層30の第2p型半導体層31との間のオーミック接続を実現させるために設けられたものである。第2導電層38は、例えば、ITOで構成される。第2導電層38と接合層17は、対向させた後に、両者を貼り合せることで接合させる。また、第2コンタクト層37は、後述する第2p型半導体層31よりも不純物濃度を高濃度としている。
なお、支持基板11と第2LED層30の第2p型半導体層31との間のオーミック接続が実現されるのであれば、第2コンタクト層37は、設けなくてもよい。
(Second
A second
If the ohmic connection between the
(第2LED層30)
コンタクト層37の下層には、第2LED層30が形成されている。第2LED層30は、第2p型半導体層31、第2活性層33、及び、第2n型半導体層35が支持基板11側からこの順に積層された構成を有する。第2LED層30は、第2n型半導体層35が第2電極13に対向して接触しており、第2p型半導体層31が支持基板11の第2の面11b面側に面する位置関係で配置される。
(Second LED layer 30)
A
(第2n型半導体層35)
本実施形態において、第2n型半導体層35は、AlnGa1−nN(0≦n≦1)で構成される。少なくとも第2n型半導体層35には、Si、Ge、S、Se、Sn、Teなどのn型不純物がドープされており、特にSiがドープされているのが好ましい。
第2n型半導体層35は、膜厚が0.5μm以上2μm以下程度で構成されている。
(Second n-type semiconductor layer 35)
In the present embodiment, the second n-
The second n-
(第2活性層33)
第2活性層33は、例えばInGaNからなる井戸層とAlGaNからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもp型又はn型にドープされていても構わない。
(Second active layer 33)
The second
(第2p型半導体層31)
第2p型半導体層31は、例えばAlmGa1−mN(0≦m≦1)で構成される。少なくともいずれ第2p型半導体層31には、Mg、Be、Zn、Cなどのp型不純物がドープされている。
(Second p-type semiconductor layer 31)
The second p-
(第2電極13)
第2電極13は、2n型半導体層35の下層に形成され、例えばAg系の金属(NiとAgの合金)、Al、Rhなどで構成される反射電極を採用することができる。この場合、第1LED層20及び第2LED層30から放射された光を第1LED層20側(図1の上方向)に反射させることができ、発光効率を高めることができる。
なお、第2電極13を、例えば、ITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)、ZnOなどの透光性導電材料で構成し、第2電極13の下層にAg、Al等の材料で構成される反射層を設けることとしてもよい。この構成であっても、第1LED層20及び第2LED層30から放射された光を第1LED層20側(図1の上方向)に反射させることができ、発光効率を高めることができる。
また、第2電極13を透光性導電材料で構成し、且つ、第2電極13の下層に反射層を設けない(第2電極13が露出している形態)であってもよい。この構成の場合、別途リフレクターを設置し、光を所望の方向に反射させることとすればよい。
(Second electrode 13)
The
The
Further, the
本実施形態に係る半導体発光素子1は、第1LED層20と第2LED層30とが直列に電気接続されている。仮に、第1LED層と第2LED層とが並列に電気接続されている場合、一方が他方に比較して少し劣化すると、劣化した側の抵抗が小さくなり、そちら側に電流が多く流れることになり、劣化が加速される場合がある。
本実施形態に係る半導体発光素子1は、第1LED層20と第2LED層30とが直列に電気接続されているため、並列の場合に比較して劣化しにくい。
In the semiconductor
Since the
本発明において、第1活性層から放射する光の波長と、第2活性層から放射する光の波長は、特に限定されず、同じであっても、異なっていてもよい。
第1活性層から放射する光の波長と、第2活性層から放射する光の波長を同一とすれば、素子サイズ大面積化することなく発光強度を向上させることができる。
また、第1活性層から放射する光の波長と、第2活性層から放射する光の波長を異ならせれば、2つの異なる波長の光を放射することができる。
第1活性層から放射する光の波長と、第2活性層から放射する光の波長を異ならせる場合、出射面(本実施形態では、第1電極15)に近い側(本実施形態では、第1活性層23)から相対的に短波長の光を出射させ、遠い側(本実施形態では、第2活性層33)から相対的に長波長の光を出射させることが好ましい。すなわち、第1電極15が、透光性導電材料で構成され、第1活性層23及び第2活性層33は、第2活性層33から放射される光よりも第1活性層23から放射される光の方が短波長となるように構成されていることが好ましい。一般的に光は短波長ほど吸収され易い。従って、短波長の光を出射する第1活性層23を、当該半導体発光素子1の出射面、すなわち、第1電極15に近い側に配置して短波長の光を第1電極15から出射させ、長波長の光は、第2電極13で反射させて第1電極15から出射させれば、より発光効率を高めることができる。
In the present invention, the wavelength of light emitted from the first active layer and the wavelength of light emitted from the second active layer are not particularly limited, and may be the same or different.
If the wavelength of the light emitted from the first active layer is the same as the wavelength of the light emitted from the second active layer, the emission intensity can be improved without increasing the element size.
Further, if the wavelength of the light emitted from the first active layer is different from the wavelength of the light emitted from the second active layer, light having two different wavelengths can be emitted.
When the wavelength of the light emitted from the first active layer is different from the wavelength of the light emitted from the second active layer, the side closer to the emission surface (in this embodiment, the first electrode 15) (in this embodiment, the first It is preferable that light having a relatively short wavelength is emitted from the first active layer 23) and light having a relatively long wavelength is emitted from the far side (the second
本実施形態に係る半導体発光素子1では、第1LED層20及び第2LED層30から放射される光を、第1LED層20側(図1の上方向)、すなわち、第1電極15側に取り出し、第2電極13側からは取りださない。そのため、第2電極13全体をデバイスに接触するように配置し、効率的に排熱することができる。また、支持基板11全体を介して第1LED層20の熱を第2電極13から排熱することができる。従って、半導体発光素子1は、排熱性に優れる。
In the semiconductor
本実施形態では、第1LED層20と第2LED層30とが、1つの支持基板11を介して積層されている。つまり、第1LED層20と第2LED層30とが、支持基板11以外の他の支持基板を介在させることなく、支持基板としては支持基板11のみを介在させて積層されている。このような構成は、下記する半導体発光素子の製造方法により得ることが可能である。
In the present embodiment, the
また、本実施形態では、支持基板11の平面視での形状が、第1LED層20及び第2LED層30と同一である。このような構成は、下記する半導体発光素子の製造方法により得ることが可能である。
In the present embodiment, the shape of the
[製造方法]
次に、図1に示した半導体発光素子1の製造方法につき、図2A〜図2Fに示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。
[Production method]
Next, a method for manufacturing the semiconductor
(ステップS1)
図2Aに示すように、第1積層体5Aを準備する。この工程は、本発明の工程A1に相当する。第1積層体5Aは、支持基板11の第1の面11a側に、第1n型半導体層25、第1活性層23、第1p型半導体層21、が第1の面11a側からこの順に形成された構成を有する。第1積層体5Aは、例えば以下の手順に製造することができる。
(Step S1)
As shown in FIG. 2A, a first
(支持基板11の準備)
まず、支持基板11を準備する。本実施形態では、支持基板11としてGaN基板を用い、第1n型半導体層25の構成材料をGaNとするため、アンドープ層を形成する必要はないが、支持基板として第1n型半導体層とは異なる構成材料で形成されたものを用いる場合には、適宜、アンドープ層を形成してもよい。
(Preparation of support substrate 11)
First, the
(第1n型半導体層25の形成)
次に、支持基板11の上層にAlGaNからなる第1n型半導体層25を形成する。第1n型半導体層25の具体的な形成方法は、例えば以下の通りである。
(Formation of the first n-type semiconductor layer 25)
Next, a first n-
室温から炉内温度を1150℃とした状態で、MOCVD装置の炉内圧力を30kPaとする。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が94μmol/minのTMG、流量が6μmol/minのトリメチルアルミニウム(TMA)、流量が250000μmol/minのアンモニア及び流量が0.025μmol/minのテトラエチルシランを処理炉内に60分間供給する。これにより、例えばAl0.06Ga0.94Nの組成を有し、Si濃度が3×1019/cm3で、厚みが2μmの第1n型半導体層25が支持基板11の上層に形成される。
The furnace pressure of the MOCVD apparatus is set to 30 kPa in a state where the furnace temperature is 1150 ° C. from room temperature. Then, while flowing nitrogen gas having a flow rate of 20 slm and hydrogen gas having a flow rate of 15 slm as a carrier gas into the processing furnace, TMG having a flow rate of 94 μmol / min, trimethylaluminum (TMA) having a flow rate of 6 μmol / min, Ammonia with a flow rate of 250,000 μmol / min and tetraethylsilane with a flow rate of 0.025 μmol / min are supplied into the treatment furnace for 60 minutes. Thereby, for example, a first n-
なお、この後、TMAの供給を停止すると共に、それ以外の原料ガスを6秒間供給することにより、n型AlGaN層の上層に厚みが5nmのn型GaNよりなる保護層を有する第1n型半導体層25を実現してもよい。
After that, the first n-type semiconductor having a protective layer made of n-type GaN having a thickness of 5 nm on the upper layer of the n-type AlGaN layer by stopping the supply of TMA and supplying other source gases for 6 seconds.
上記の説明では、第1n型半導体層25に含まれるn型不純物をSiとする場合について説明したが、n型不純物としては、Si以外にGe、S、Se、Sn又はTeなどを用いることができる。
In the above description, the case where Si is used as the n-type impurity contained in the first n-
(第1活性層23の形成)
次に、第1n型半導体層25の上層にInGaNで構成される発光層及びn型AlGaNで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する第1活性層23を形成する。第1活性層23の具体的な形成方法は、例えば以下の通りである。
(Formation of the first active layer 23)
Next, a first
まずMOCVD装置の炉内圧力を100kPa、炉内温度を830℃とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのTMG、流量が12μmol/minのトリメチルインジウム(TMI)及び流量が300000μmol/minのアンモニアを処理炉内に48秒間供給するステップを行う。その後、流量が10μmol/minのTMG、流量が1.6μmol/minのTMA、0.002μmol/minのテトラエチルシラン及び流量が300000μmol/minのアンモニアを処理炉内に120秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2nmのInGaNよりなる発光層及び厚みが7nmのn型AlGaNよりなる障壁層による15周期の多重量子井戸構造を有する第1活性層23が、第1n型半導体層25の上層に形成される。
First, the furnace pressure of the MOCVD apparatus is 100 kPa, and the furnace temperature is 830 ° C. Then, while flowing nitrogen gas having a flow rate of 15 slm and hydrogen gas having a flow rate of 1 slm as a carrier gas in the processing furnace, TMG having a flow rate of 10 μmol / min, trimethylindium (TMI) having a flow rate of 12 μmol / min, and A step of supplying ammonia at a flow rate of 300,000 μmol / min into the processing furnace for 48 seconds is performed. Thereafter, TMG having a flow rate of 10 μmol / min, TMA having a flow rate of 1.6 μmol / min, tetraethylsilane having a flow rate of 0.002 μmol / min, and ammonia having a flow rate of 300,000 μmol / min are supplied into the processing furnace for 120 seconds. Hereinafter, by repeating these two steps, the first
(第1p型半導体層21の形成)
次に、第1活性層23の上層に、AlGaNで構成される第1p型半導体層21を形成する。第1p型半導体層21の具体的な形成方法は、例えば以下の通りである。
(Formation of the first p-type semiconductor layer 21)
Next, a first p-
MOCVD装置の炉内圧力を100kPaに維持し、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が25slmの水素ガスを流しながら、炉内温度を1025℃に昇温する。その後、原料ガスとして、流量が35μmol/minのTMG、流量が20μmol/minのTMA、流量が250000μmol/minのアンモニア及びp型不純物をドープするための流量が0.1μmol/minのビスシクロペンタジエニルマグネシウム(CP2Mg)を処理炉内に60秒間供給する。これにより、第1活性層23の表面に、厚みが20nmのAl0.3Ga0.7Nの組成を有する正孔供給層を形成する。その後、TMAの流量を4μmol/minに変更して原料ガスを360秒間供給することにより、厚みが120nmのAl0.13Ga0.87Nの組成を有する正孔供給層を形成する。これらの正孔供給層により第1p型半導体層21が形成される。この第1p型半導体層21のp型不純物濃度は、例えば3×1019/cm3程度である。
The furnace pressure of the MOCVD apparatus is maintained at 100 kPa, and the furnace temperature is raised to 1025 ° C. while nitrogen gas having a flow rate of 15 slm and hydrogen gas having a flow rate of 25 slm are allowed to flow into the processing furnace. Thereafter, as source gases, TMG with a flow rate of 35 μmol / min, TMA with a flow rate of 20 μmol / min, ammonia with a flow rate of 250,000 μmol / min, and biscyclopentadiene with a flow rate of 0.1 μmol / min for doping p-type impurities. Enilmagnesium (CP 2 Mg) is fed into the processing furnace for 60 seconds. Thereby, a hole supply layer having a composition of Al 0.3 Ga 0.7 N having a thickness of 20 nm is formed on the surface of the first
このようにして支持基板11上に、第1n型半導体層25、第1活性層23、及び、第1p型半導体層21が形成される。
In this way, the first n-
以上により、第1積層体5Aを得ることができる。
Thus, the first
(ステップS2)
一方、図2Bに示すように、第2積層体5Bを準備する。この工程は、本発明の工程B1に相当する。第2積層体5Bは、半導体成長用基板61の上層に、アンドープ層36、第2n型半導体層35、第2活性層33、第2p型半導体層31、第2コンタクト層37、第2導電層38、及び、接合層17が下からこの順に形成された構成を有する。第2積層体5Bは、例えば以下の手順に製造することができる。
(Step S2)
On the other hand, as shown to FIG. 2B, the 2nd
(半導体成長用基板61の準備)
まず、半導体成長用基板61として利用されるc面サファイア基板のクリーニングを行う。このクリーニングは、より具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着)装置の処理炉内に半導体成長用基板61を配置し、処理炉内に流量が10slmの水素ガスを流しながら、炉内温度を例えば1150℃に昇温することにより行われる。本実施形態では、サファイア基板のc面に半導体層をエピタキシャル成長させるものとして説明する。本実施形態では、半導体成長用基板61としてサファイア基板を用いる場合について説明するが、本発明における半導体成長用基板はこの例に限定されず、GaN基板、Si基板、SiC基板、GaAs基板を用いることとしてもよい。
(Preparation of substrate 61 for semiconductor growth)
First, the c-plane sapphire substrate used as the semiconductor growth substrate 61 is cleaned. More specifically, for this cleaning, for example, a semiconductor growth substrate 61 is placed in a processing furnace of a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus, and hydrogen having a flow rate of 10 slm is placed in the processing furnace. While flowing the gas, the temperature in the furnace is raised to, for example, 1150 ° C. In the present embodiment, the semiconductor layer is described as being epitaxially grown on the c-plane of the sapphire substrate. In the present embodiment, a case where a sapphire substrate is used as the semiconductor growth substrate 61 will be described. However, the semiconductor growth substrate in the present invention is not limited to this example, and a GaN substrate, Si substrate, SiC substrate, or GaAs substrate is used. It is good.
(アンドープ層36の形成)
次に、半導体成長用基板61の表面に、GaNよりなる低温バッファ層を形成し、更にその上層にGaNよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層36に対応する。アンドープ層36の具体的な形成方法は、例えば以下の通りである。
(Formation of undoped layer 36)
Next, a low-temperature buffer layer made of GaN is formed on the surface of the semiconductor growth substrate 61, and a base layer made of GaN is further formed thereon. These low-temperature buffer layer and underlayer correspond to the undoped layer 36. A specific method for forming the undoped layer 36 is, for example, as follows.
まず、МОCVD装置の炉内圧力を100kPa、炉内温度を480℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ5slmの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が50μmol/minのトリメチルガリウム(TMG)及び流量が250000μmol/minのアンモニアを処理炉内に68秒間供給する。これにより、c面サファイア基板61の表面に、厚みが20nmのGaNよりなる低温バッファ層を形成する。 First, the furnace pressure of the МОCVD apparatus is 100 kPa, and the furnace temperature is 480 ° C. Then, while flowing nitrogen gas and hydrogen gas with a flow rate of 5 slm respectively as carrier gas into the processing furnace, trimethylgallium (TMG) with a flow rate of 50 μmol / min and ammonia with a flow rate of 250,000 μmol / min are used as the raw material gas in the processing furnace. For 68 seconds. As a result, a low-temperature buffer layer made of GaN having a thickness of 20 nm is formed on the surface of the c-plane sapphire substrate 61.
次に、MOCVD装置の炉内温度を1150℃に昇温する。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が100μmol/minのTMG及び流量が250000μmol/minのアンモニアを処理炉内に30分間供給する。これにより、低温バッファ層の表面に、厚みが1.7μmのGaNよりなる下地層を形成する。 Next, the furnace temperature of the MOCVD apparatus is raised to 1150 ° C. Then, while flowing nitrogen gas having a flow rate of 20 slm and hydrogen gas having a flow rate of 15 slm as a carrier gas in the processing furnace, TMG having a flow rate of 100 μmol / min and ammonia having a flow rate of 250,000 μmol / min are introduced into the processing furnace as source gases. Feed for 30 minutes. As a result, a base layer made of GaN having a thickness of 1.7 μm is formed on the surface of the low-temperature buffer layer.
(第2n型半導体層35の形成)
次に、アンドープ層36の上層にAlGaNからなる第2n型半導体層35を形成する。第2n型半導体層35の具体的な形成方法は、例えば以下の通りである。
(Formation of the second n-type semiconductor layer 35)
Next, a second n-
引き続き炉内温度を1150℃とした状態で、MOCVD装置の炉内圧力を30kPaとする。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が94μmol/minのTMG、流量が6μmol/minのトリメチルアルミニウム(TMA)、流量が250000μmol/minのアンモニア及び流量が0.025μmol/minのテトラエチルシランを処理炉内に60分間供給する。これにより、例えばAl0.06Ga0.94Nの組成を有し、Si濃度が3×1019/cm3で、厚みが2μmの第2n型半導体層35がアンドープ層36の上層に形成される。
Subsequently, the furnace pressure of the MOCVD apparatus is set to 30 kPa in a state where the furnace temperature is 1150 ° C. Then, while flowing nitrogen gas having a flow rate of 20 slm and hydrogen gas having a flow rate of 15 slm as a carrier gas into the processing furnace, TMG having a flow rate of 94 μmol / min, trimethylaluminum (TMA) having a flow rate of 6 μmol / min, Ammonia with a flow rate of 250,000 μmol / min and tetraethylsilane with a flow rate of 0.025 μmol / min are supplied into the treatment furnace for 60 minutes. Thereby, for example, a second n-
なお、この後、TMAの供給を停止すると共に、それ以外の原料ガスを6秒間供給することにより、n型AlGaN層の上層に厚みが5nmのn型GaNよりなる保護層を有する第2n型半導体層35を実現してもよい。
After that, the second n-type semiconductor having a protective layer made of n-type GaN with a thickness of 5 nm on the n-type AlGaN layer by stopping the supply of TMA and supplying other source gases for 6 seconds.
上記の説明では、第2n型半導体層35に含まれるn型不純物をSiとする場合について説明したが、n型不純物としては、Si以外にGe、S、Se、Sn又はTeなどを用いる
ことができる。
In the above description, the case where Si is used as the n-type impurity contained in the second n-
(第2活性層33の形成)
次に、第2n型半導体層35の上層にInGaNで構成される発光層及びn型AlGaNで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する第2活性層33を形成する。第2活性層33の具体的な形成方法は、例えば以下の通りである。
(Formation of the second active layer 33)
Next, a second
まずMOCVD装置の炉内圧力を100kPa、炉内温度を830℃とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのTMG、流量が12μmol/minのトリメチルインジウム(TMI)及び流量が300000μmol/minのアンモニアを処理炉内に48秒間供給するステップを行う。その後、流量が10μmol/minのTMG、流量が1.6μmol/minのTMA、0.002μmol/minのテトラエチルシラン及び流量が300000μmol/minのアンモニアを処理炉内に120秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2nmのInGaNよりなる発光層及び厚みが7nmのn型AlGaNよりなる障壁層による15周期の多重量子井戸構造を有する第2活性層33が、第2n型半導体層35の上層に形成される。
First, the furnace pressure of the MOCVD apparatus is 100 kPa, and the furnace temperature is 830 ° C. Then, while flowing nitrogen gas having a flow rate of 15 slm and hydrogen gas having a flow rate of 1 slm as a carrier gas in the processing furnace, TMG having a flow rate of 10 μmol / min, trimethylindium (TMI) having a flow rate of 12 μmol / min, and A step of supplying ammonia at a flow rate of 300,000 μmol / min into the processing furnace for 48 seconds is performed. Thereafter, TMG having a flow rate of 10 μmol / min, TMA having a flow rate of 1.6 μmol / min, tetraethylsilane having a flow rate of 0.002 μmol / min, and ammonia having a flow rate of 300,000 μmol / min are supplied into the processing furnace for 120 seconds. Hereinafter, by repeating these two steps, the second
(第2p型半導体層31、第2コンタクト層37の形成)
次に、第2活性層33の上層に、AlGaNで構成される第2p型半導体層31を形成し、第2p型半導体層31の上層に第2コンタクト層37を形成する。第2p型半導体層31、及び、第2コンタクト層37の具体的な形成方法は、例えば以下の通りである。
(Formation of second p-
Next, a second p-
MOCVD装置の炉内圧力を100kPaに維持し、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が25slmの水素ガスを流しながら、炉内温度を1025℃に昇温する。その後、原料ガスとして、流量が35μmol/minのTMG、流量が20μmol/minのTMA、流量が250000μmol/minのアンモニア及びp型不純物をドープするための流量が0.1μmol/minのビスシクロペンタジエニルマグネシウム(CP2Mg)を処理炉内に60秒間供給する。これにより、第2活性層33の表面に、厚みが20nmのAl0.3Ga0.7Nの組成を有する正孔供給層を形成する。その後、TMAの流量を4μmol/minに変更して原料ガスを360秒間供給することにより、厚みが120nmのAl0.13Ga0.87Nの組成を有する正孔供給層を形成する。これらの正孔供給層により第2p型半導体層31が形成される。この第2p型半導体層31のp型不純物濃度は、例えば3×1019/cm3程度である。
The furnace pressure of the MOCVD apparatus is maintained at 100 kPa, and the furnace temperature is raised to 1025 ° C. while nitrogen gas having a flow rate of 15 slm and hydrogen gas having a flow rate of 25 slm are allowed to flow into the processing furnace. Thereafter, as source gases, TMG with a flow rate of 35 μmol / min, TMA with a flow rate of 20 μmol / min, ammonia with a flow rate of 250,000 μmol / min, and biscyclopentadiene with a flow rate of 0.1 μmol / min for doping p-type impurities. Enilmagnesium (CP 2 Mg) is fed into the processing furnace for 60 seconds. Thereby, a hole supply layer having a composition of Al 0.3 Ga 0.7 N having a thickness of 20 nm is formed on the surface of the second
更にその後、TMAの供給を停止すると共に、CP2Mgの流量を0.2μmol/minに変更して原料ガスを20秒間供給することにより、厚みが5nm程度で、p型不純物濃度が1×1020/cm3程度のp型GaNよりなる第2コンタクト層37を形成する。
Thereafter, the supply of TMA is stopped, the flow rate of CP 2 Mg is changed to 0.2 μmol / min, and the raw material gas is supplied for 20 seconds, whereby the thickness is about 5 nm and the p-type impurity concentration is 1 × 10. A
このようにして半導体成長用基板61上に、アンドープ層36、第2n型半導体層35、第2活性層33、第2p型半導体層31、及び、第2コンタクト層37が形成される。
In this way, the undoped layer 36, the second n-
次に、得られたウェハに対して活性化処理を行う。より具体的には、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。 Next, an activation process is performed on the obtained wafer. More specifically, activation is performed at 650 ° C. for 15 minutes in a nitrogen atmosphere using an RTA (Rapid Thermal Anneal) device.
次に、第2コンタクト層37の上面に第2導電層38を形成する。
Next, a second
次に、第2導電層38の上面に接合層17を形成する。より具体的には、ITO、IZOなどの導電性透光性材料をスパッタリング法によって100nm〜1000nmの膜厚で成膜する。
Next, the
以上により、第2積層体5Bを得ることができる。
Thus, the second
(ステップS3)
次に、図2Cに示すように、第1積層体5Aの支持基板11の第2の面11bに、第2積層体5Bの接合層17と第2導電層38を貼り合わせる。この工程は、本発明の工程C1に相当する。支持基板11と接合層17との貼り合わせは、従来公知の方法を採用することができる。例えば、支持基板11表面と接合層17表面とをプラズマ処理して活性化させた後に貼り合わせる。
(Step S3)
Next, as shown in FIG. 2C, the
(ステップS4)
次に、図2Dに示すように、半導体成長用基板61を剥離する。より具体的には、半導体成長用基板61側からKrFエキシマレーザを照射して、半導体成長用基板61とアンドープ層36との界面を分解させることで半導体成長用基板61の剥離を行う。半導体成長用基板61を構成するサファイアはレーザが通過する一方、その下層のGaN(アンドープ層36)はレーザを吸収するため、この界面が高温化してGaNが分解される。これによって半導体成長用基板61が剥離される。
(Step S4)
Next, as shown in FIG. 2D, the semiconductor growth substrate 61 is peeled off. More specifically, the semiconductor growth substrate 61 is peeled off by irradiating a KrF excimer laser from the semiconductor growth substrate 61 side to decompose the interface between the semiconductor growth substrate 61 and the undoped layer 36. While the laser passes through the sapphire constituting the semiconductor growth substrate 61, the underlying GaN (undoped layer 36) absorbs the laser, so that this interface is heated to decompose GaN. As a result, the semiconductor growth substrate 61 is peeled off.
その後、ウェハ上に残存しているGaN(アンドープ層36)を、塩酸等を用いたウェットエッチング、又はICP装置を用いたドライエッチングによって除去し、第2n型半導体層35を露出させる。この工程は、本発明の工程D1に相当する。
Thereafter, GaN (undoped layer 36) remaining on the wafer is removed by wet etching using hydrochloric acid or the like, or dry etching using an ICP apparatus, and the second n-
(ステップS5)
次に、図2Eに示すように、第1p型半導体層21の上面に第1電極15を形成する。より具体的には、ITO、IZOなどの導電性透光性材料をスパッタリング法によって100nm〜1000nmの膜厚で成膜する。その後、当該成膜した導電性透光性材料の再結晶化を促すために、RTA装置を用いて、窒素雰囲気下中600℃で5分間の活性化処理(コンタクトアニール)を行う。
また、第2n型半導体層35の上面に第2電極13を形成する。具体的には、スパッタ装置にて第2n型半導体層35の上面を覆うように、膜厚0.7nmのNi及び膜厚120nmのAgを全面に成膜して、第2電極13を形成する。第2電極13は、反射電極とし機能する。次に、RTA装置を用いてドライエアー雰囲気中で400℃、2分間のコンタクトアニールを行う。この工程は、本発明の工程E1に相当する。
(Step S5)
Next, as shown in FIG. 2E, the
In addition, the
(ステップS6)
その後、図2Fに示すように、レーザダイシング装置等によってダンシングし、個別の半導体発光素子1に分離する。この工程は、本発明の工程F1に相当する。
(Step S6)
Thereafter, as shown in FIG. 2F, the light is diced by a laser dicing apparatus or the like and separated into individual semiconductor
以上により、半導体発光素子1が得られる。
Thus, the semiconductor
本実施形態に係る半導体発光素子の製造方法によれば、第1積層体5Aと第2積層体5Bとを貼り合わせ、その後、ダイシングして個別の半導体発光素子1を得る。第1積層体5Aと第2積層体5Bとの貼り合わせは、ミクロンオーダーの位置精度は必要とせず、単に2つの面を貼り合わせるだけである。従って、製造が容易である。また、製造される半導体発光素子の歩留りの向上が期待できる。
According to the method for manufacturing a semiconductor light emitting element according to this embodiment, the first
上述した実施形態では、第1LED層20及び第2LED層30から放射される光を、第1LED層20側(図1の上方向)に取り出す場合について説明した。すなわち、第2電極13以外の構成が基本的に透明の材料で構成されている場合について説明した。
しかしながら、本発明はこの例に限定されず、第1LED層20から放射される光は、図1の上方向、第2LED層30から放射される光は、図1の下方向といったように、第1LED層20と第2LED層30とから放射される光が、互いに反対方向に放射される構成であってもよい。
この場合、例えば、接合層17は、透光性材料で構成されていなくてもよい。例えば、Au−Sn、Au−In、Au−Cu−Sn、Cu−Sn、Pd−Sn、Snなどで構成されていてもよい。この場合、第1積層体5Aと第2積層体5Bとの貼り合わせは、加熱条件下(例えば、280℃)で加圧(例えば、0.2MPa)によって行なうことができる。
In the above-described embodiment, the case where the light emitted from the
However, the present invention is not limited to this example. The light emitted from the
In this case, for example, the
[第2実施形態]
第2実施形態の半導体発光素子の構造の一例につき、図3を参照して説明する。図3は、第2実施形態に係る半導体発光素子2の概略断面図である。
[Second Embodiment]
An example of the structure of the semiconductor light emitting device of the second embodiment will be described with reference to FIG. FIG. 3 is a schematic cross-sectional view of the semiconductor
[構造]
半導体発光素子2は、支持基板111と、支持基板111の一方の面111a側に第1接合層116を介して形成された第1LED層120と、支持基板111の面111aとは他方の面111b側に第2接合層117を介して形成された第2LED層130とを含んで構成される。
[Construction]
The semiconductor
(支持基板111)
支持基板111は、例えばCuW、W、Mo、GaN、AlN、Siなどの導電性基板で構成される。なかでも、例えば、AlN基板等の透光性を有する基板が好ましい。支持基板111が透光性を有する基板である場合、第1LED層120及び第2LED層130から放射される光を同一方向から取り出すことが可能となる。
(Support substrate 111)
The
以下では、支持基板111が透光性を有する基板であり、第1LED層120及び第2LED層130から放射される光を、第1LED層120側(図3の上方向)に取り出す場合について説明する。
Hereinafter, a case where the
(第1接合層116)
支持基板111の面111aに接して形成されている第1接合層116は、例えば、ITOなどの透光性導電材料で構成される。後述するように、第1接合層116は、支持基板111の面111aと、別の基板上に形成された第1接合層116を対向させた後に、両者を貼り合せることで形成されたものである。
(First bonding layer 116)
The
(第1導電層128、第1コンタクト層127)
第1接合層116の上層には、第1導電層128が形成されている。また、第1導電層128の上層には、第1コンタクト層127が形成されている。第1導電層128、及び、第1コンタクト層127は、支持基板111と第1LED層120の第1n型半導体層125との間のオーミック接続を実現させるために設けられたものである。第1導電層128は、例えば、ITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)などの透光性導電材料で構成される。また、第1コンタクト層127は、後述する第1n型半導体層125よりも不純物濃度を高濃度としている。
なお、支持基板111と第1LED層120の第1n型半導体層125との間のオーミック接続が実現されるのであれば、第1導電層128や第1コンタクト層127は、設けなくてもよい。
(First
A first
Note that the first
(第1LED層120)
第1コンタクト層127の上層には、第1LED層120が形成されている。第1LED層120は、第1n型半導体層125、第1活性層123、及び、第1p型半導体層121が支持基板111側からこの順に積層された構成を有する。第1LED層120は、第1p型半導体層121が第1電極115に対向して接触しており、第1n型半導体層125が支持基板111の面111a側に面する位置関係で配置されている。
(First LED layer 120)
A
(第1n型半導体層125)
本実施形態において、第1n型半導体層125は、AlnGa1−nN(0≦n≦1)で構成される。少なくとも第1n型半導体層125には、Si、Ge、S、Se、Sn、Teなどのn型不純物がドープされており、特にSiがドープされているのが好ましい。
第1n型半導体層125は、膜厚が0.5μm以上2μm以下程度で構成されている。
(First n-type semiconductor layer 125)
In the present embodiment, the first n-
The first n-
(第1活性層123)
第1活性層123は、例えばInGaNからなる井戸層とAlGaNからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもp型又はn型にドープされていても構わない。
(First active layer 123)
The first
(第1p型半導体層121)
第1p型半導体層121は、例えばAlmGa1−mN(0≦m≦1)で構成される。少なくともいずれ第1p型半導体層121には、Mg、Be、Zn、Cなどのp型不純物がドープされている。
(First p-type semiconductor layer 121)
The first p-
(第1電極115)
第1電極115は、第1p型半導体層121の上層に形成されている。第1電極115は、例えば、ITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)ZnOなどの透光性導電材料で構成される。
(First electrode 115)
The
(第2接合層117)
支持基板111の面111bに接して形成されている第2接合層117は、例えば、ITOなどの透光性導電材料で構成される。
(Second bonding layer 117)
The
(第2導電層138、第2コンタクト層137)
接合層117の下層には、第2導電層138が形成されている。また、第2導電層138の下層には、コンタクト層137が形成されている。第2導電層138、及び、第2コンタクト層137は、支持基板111と第2LED層130の第2p型半導体層131との間のオーミック接続を実現させるために設けられたものである。第2導電層138は、例えばITOで構成される。第2導電層138と接合層117は、対向させた後に、両者を貼り合せることで接合させる。また、第2コンタクト層137は、後述する第2p型半導体層131よりも不純物濃度を高濃度としている。
なお、支持基板111と第2LED層130の第2p型半導体層131との間のオーミック接続が実現されるのであれば、第2導電層138や第2コンタクト層137は、設けなくてもよい。
(Second
A second
If the ohmic connection between the
(第2LED層130)
第2コンタクト層137の下層には、第2LED層130が形成されている。第2LED層130は、第2p型半導体層131、第2活性層133、及び、第2n型半導体層135が支持基板111側からこの順に積層された構成を有する。第2LED層130は、第2n型半導体層135が第2電極113に対向して接触しており、第2p型半導体層131が支持基板111の面111b側に面する位置関係で配置される。
(Second LED layer 130)
A
(第2n型半導体層135、第2活性層133、第2p型半導体層131)
第2n型半導体層135、第2活性層133、第2p型半導体層131としては、それぞれ、第1実施形態の項で説明した第2n型半導体層35、第2活性層33、第2p型半導体層31と同様の構成を採用することができる。従って、ここでの説明は省略する。
(Second n-
The second n-
(第2電極113)
第2電極113は、第2n型半導体層135の下層に形成されている。第2電極113としては、第1実施形態の項で説明した第2電極13と同様の構成を採用することができる。従って、ここでの説明は省略する。
(Second electrode 113)
The
本実施形態に係る半導体発光素子2は、第1LED層120と第2LED層130とが直列に電気接続されているため、並列の場合に比較して劣化しにくい。
In the semiconductor
[製造方法]
次に、図3に示した半導体発光素子2の製造方法につき、図4A〜図4Fに示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。
[Production method]
Next, a method for manufacturing the semiconductor
(ステップS11)
図4Aに示すように、第1積層体6Aを準備する。この工程は、本発明の工程A2に相当する。第1積層体6Aは、第1半導体成長用基板160の上層に、アンドープ層126、第1p型半導体層121、第1活性層123、第1n型半導体層125、第1コンタクト層127、第1導電層128、及び、第1接合層116が下からこの順に形成された構成を有する。第1積層体6Aは、例えば以下の手順に製造することができる。
(Step S11)
As shown to FIG. 4A, the 1st
(第1半導体成長用基板160の準備)
まず、第1半導体成長用基板160として利用されるサファイア基板のクリーニングを行う。このクリーニングは、より具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着)装置の処理炉内に第1半導体成長用基板160を配置し、処理炉内に流量が10slmの水素ガスを流しながら、炉内温度を例えば1150℃に昇温することにより行われる。本実施形態では、サファイア基板のC面に半導体層をエピタキシャル成長させるものとして説明する。本実施形態では、第1半導体成長用基板160としてサファイア基板を用いる場合について説明するが、本発明における第1半導体成長用基板は、その上層にp型半導体層(第1p型半導体層)、活性層(第1活性層)、及び、n型半導体層(第1n型半導体層)をこの順で成長させることが可能なものであれば、この例に限定されない。
(Preparation of the first semiconductor growth substrate 160)
First, the sapphire substrate used as the first
(アンドープ層126の形成)
次に、第1半導体成長用基板161の表面に、アンドープ層126を形成する。アンドープ層126の具体的な形成方法は、例えば以下の通りである。
(Formation of undoped layer 126)
Next, an
まず、МОCVD装置の炉内圧力を100kPa、炉内温度を480℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ5slmの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が50μmol/minのトリメチルガリウム(TMG)及び流量が250000μmol/minのアンモニアを処理炉内に68秒間供給する。これにより、c面サファイア基板61の表面に、厚みが20nmのGaNよりなる低温バッファ層を形成する。 First, the furnace pressure of the МОCVD apparatus is 100 kPa, and the furnace temperature is 480 ° C. Then, while flowing nitrogen gas and hydrogen gas with a flow rate of 5 slm respectively as carrier gas into the processing furnace, trimethylgallium (TMG) with a flow rate of 50 μmol / min and ammonia with a flow rate of 250,000 μmol / min are used as the raw material gas in the processing furnace. For 68 seconds. As a result, a low-temperature buffer layer made of GaN having a thickness of 20 nm is formed on the surface of the c-plane sapphire substrate 61.
(第1p型半導体層121の形成)
次に、アンドープ層126の上層にAlGaNからなる第1p型半導体層121を形成する。第1p型半導体層121の具体的な形成方法は、例えば以下の通りである。
(Formation of the first p-type semiconductor layer 121)
Next, a first p-
MOCVD装置の炉内圧力を100kPaに維持し、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が25slmの水素ガスを流しながら、炉内温度を1025℃に昇温する。その後、原料ガスとして、流量が35μmol/minのTMG、流量が20μmol/minのTMA、流量が250000μmol/minのアンモニア及びp型不純物をドープするための流量が0.1μmol/minのビスシクロペンタジエニルマグネシウム(CP2Mg)を処理炉内に60秒間供給する。これにより、アンドープ層126の表面に、厚みが20nmのAl0.3Ga0.7Nの組成を有する正孔供給層を形成する。その後、TMAの流量を4μmol/minに変更して原料ガスを360秒間供給することにより、厚みが120nmのAl0.13Ga0.87Nの組成を有する正孔供給層を形成する。これらの正孔供給層により第1p型半導体層121が形成される。この第1p型半導体層121のp型不純物濃度は、例えば3×1019/cm3程度である。
The furnace pressure of the MOCVD apparatus is maintained at 100 kPa, and the furnace temperature is raised to 1025 ° C. while nitrogen gas having a flow rate of 15 slm and hydrogen gas having a flow rate of 25 slm are allowed to flow into the processing furnace. Thereafter, as source gases, TMG with a flow rate of 35 μmol / min, TMA with a flow rate of 20 μmol / min, ammonia with a flow rate of 250,000 μmol / min, and biscyclopentadiene with a flow rate of 0.1 μmol / min for doping p-type impurities. Enilmagnesium (CP 2 Mg) is fed into the processing furnace for 60 seconds. Thereby, a hole supply layer having a composition of Al 0.3 Ga 0.7 N having a thickness of 20 nm is formed on the surface of the
(第1活性層123の形成)
次に、第1p型半導体層121の上層にInGaNで構成される発光層及びn型AlGaNで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する第1活性層123を形成する。第1活性層123の具体的な形成方法は、例えば以下の通りである。
(Formation of the first active layer 123)
Next, a first
まずMOCVD装置の炉内圧力を100kPa、炉内温度を830℃とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのTMG、流量が12μmol/minのトリメチルインジウム(TMI)及び流量が300000μmol/minのアンモニアを処理炉内に48秒間供給するステップを行う。その後、流量が10μmol/minのTMG、流量が1.6μmol/minのTMA、0.002μmol/minのテトラエチルシラン及び流量が300000μmol/minのアンモニアを処理炉内に120秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2nmのInGaNよりなる発光層及び厚みが7nmのn型AlGaNよりなる障壁層による15周期の多重量子井戸構造を有する第1活性層123が、第1p型半導体層121の上層に形成される。
First, the furnace pressure of the MOCVD apparatus is 100 kPa, and the furnace temperature is 830 ° C. Then, while flowing nitrogen gas having a flow rate of 15 slm and hydrogen gas having a flow rate of 1 slm as a carrier gas in the processing furnace, TMG having a flow rate of 10 μmol / min, trimethylindium (TMI) having a flow rate of 12 μmol / min, and A step of supplying ammonia at a flow rate of 300,000 μmol / min into the processing furnace for 48 seconds is performed. Thereafter, TMG having a flow rate of 10 μmol / min, TMA having a flow rate of 1.6 μmol / min, tetraethylsilane having a flow rate of 0.002 μmol / min, and ammonia having a flow rate of 300,000 μmol / min are supplied into the processing furnace for 120 seconds. Hereinafter, by repeating these two steps, the first
(第1n型半導体層125の形成)
次に、第1活性層123の上層に、AlGaNで構成される第1n型半導体層125を形成し、第1n型半導体層125の上層に第1コンタクト層127を形成する。第1n型半導体層125、及び、第1コンタクト層127の具体的な形成方法は、例えば以下の通りである。
(Formation of the first n-type semiconductor layer 125)
Next, a first n-
引き続き炉内温度を830℃とした状態で、MOCVD装置の炉内圧力を30kPaとする。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が94μmol/minのTMG、流量が6μmol/minのトリメチルアルミニウム(TMA)、流量が250000μmol/minのアンモニア及び流量が0.025μmol/minのテトラエチルシランを処理炉内に60分間供給する。これにより、例えばAl0.06Ga0.94Nの組成を有し、Si濃度が3×1019/cm3で、厚みが2μmの第1n型半導体層125が形成される。
Subsequently, with the furnace temperature set at 830 ° C., the furnace pressure of the MOCVD apparatus is set to 30 kPa. Then, while flowing nitrogen gas having a flow rate of 20 slm and hydrogen gas having a flow rate of 15 slm as a carrier gas into the processing furnace, TMG having a flow rate of 94 μmol / min, trimethylaluminum (TMA) having a flow rate of 6 μmol / min, Ammonia with a flow rate of 250,000 μmol / min and tetraethylsilane with a flow rate of 0.025 μmol / min are supplied into the treatment furnace for 60 minutes. Thereby, for example, the first n-
更にその後、TMAの供給を停止すると共に、CP2Mgの流量を0.2μmol/minに変更して原料ガスを20秒間供給することにより、厚みが5nm程度で、p型不純物濃度が1×1020/cm3程度のp型GaNよりなる第1コンタクト層127を形成する。
Thereafter, the supply of TMA is stopped, the flow rate of CP 2 Mg is changed to 0.2 μmol / min, and the raw material gas is supplied for 20 seconds, whereby the thickness is about 5 nm and the p-type impurity concentration is 1 × 10. A
次に、得られたウェハに対して活性化処理を行う。より具体的には、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。 Next, an activation process is performed on the obtained wafer. More specifically, activation is performed at 650 ° C. for 15 minutes in a nitrogen atmosphere using an RTA (Rapid Thermal Anneal) device.
次に、第1コンタクト層127の上面に第1導電層128を形成する。
Next, the first
次に、第1導電層128の上面に第1接合層116を形成する。より具体的には、ITO、IZOなどの導電性透光性材料をスパッタリング法によって100nm〜1000nmの膜厚で成膜する。
Next, the
以上により、第1積層体6Aを得ることができる。
Thus, the first
(ステップS12)
一方、図4Bに示すように、第2積層体6Bを準備する。この工程は、本発明の工程B2に相当する。第2積層体6Bは、第2半導体成長用基板161の上層に、アンドープ層136、第2n型半導体層135、第2活性層133、第2p型半導体層131、第2コンタクト層137、第2導電層138、及び、第2接合層117が下からこの順に形成された構成を有する。第2積層体6Bは、第1実施形態に係る第2積層体5Bと同様の手順にて製造することができる。従って、ここでの説明は省略する。
(Step S12)
On the other hand, as shown to FIG. 4B, the 2nd
(ステップS13)
次に、支持基板111を準備する。この工程は、本発明の工程C21に相当する。そして、図4Cに示すように、支持基板111の一方の面111aに、第1積層体6Aの第1接合層116を貼り合わせる。この工程は、本発明の工程C22に相当する。また、支持基板111の面111aとは他方の面111bに、第2積層体6Bの第2接合層117を貼り合わせる。この工程は、本発明の工程C23に相当する。支持基板111と第1接合層116との貼り合わせ、及び、支持基板111と第2接合層117との貼り合わせは、第1実施形態の項にて説明した方法と同様の方法を採用することができる。
(Step S13)
Next, the
(ステップS14)
次に、図4Dに示すように、第1半導体成長用基板160を剥離して、第1p型半導体層121を露出させる。この工程は、本発明の工程D2に相当する。また、第2半導体成長用基板161を剥離して、第2n型半導体層135を露出させる。この工程は、本発明の工程E2に相当する。第1半導体成長用基板160を剥離して、第1p型半導体層121を露出させる方法、及び、第2半導体成長用基板161を剥離して、第2n型半導体層135を露出させる方法は、第1実施形態の項にて説明した方法と同様の方法を採用することができる。
(Step S14)
Next, as shown in FIG. 4D, the first
(ステップS15)
次に、図4Eに示すように、第1p型半導体層121の上面に第1電極115を形成する。この工程は、本発明の工程F2に相当する。また、第2n型半導体層135の上面に第2電極113を形成する。この工程は、本発明の工程G2に相当する。
第1p型半導体層121の上面に第1電極115を形成する方法、及び、第2n型半導体層135の上面に第2電極113を形成する方法は、第1実施形態の項にて説明した方法と同様の方法を採用することができる。
(Step S15)
Next, as illustrated in FIG. 4E, the
The method for forming the
(ステップS16)
その後、図4Fに示すように、レーザダイシング装置等によってダンシングし、個別の半導体発光素子2に分離する。この工程は、本発明の工程H2に相当する。
(Step S16)
Thereafter, as shown in FIG. 4F, the light is diced by a laser dicing apparatus or the like and separated into individual semiconductor
以上により、半導体発光素子2が得られる。
Thus, the semiconductor
[第3実施形態]
第3実施形態の半導体発光素子の構造の一例につき、図5を参照して説明する。図5は、第3実施形態に係る半導体発光素子3の概略断面図である。
[Third Embodiment]
An example of the structure of the semiconductor light emitting device of the third embodiment will be described with reference to FIG. FIG. 5 is a schematic cross-sectional view of the semiconductor
[構造]
半導体発光素子3は、支持基板211と、支持基板211の一方の面211a側に第1接合層216を介して形成された第1LED層220と、支持基板211の面211aとは他方の面211b側に第2接合層217を介して形成された第2LED層230とを含んで構成される。
[Construction]
The semiconductor
(支持基板211)
支持基板211としては、第2実施形態の項で説明した支持基板111と同様の構成を採用することができる。従って、ここでの説明は省略する。
(Support substrate 211)
As the
以下では、支持基板211が透光性を有する基板であり、第1LED層220及び第2LED層230から放射される光を、第1LED層220側(図5の上方向)に取り出す場合について説明する。
Hereinafter, a case where the
(第1接合層216)
支持基板211の面211aに接して形成されている第1接合層216は、例えば、ITOなどの透光性導電材料で構成される。第1接合層216は、支持基板211の面211aと、別の基板上に形成された第1接合層216を対向させた後に、両者を貼り合せることで形成されたものである。
(First bonding layer 216)
The
(第3電極228、第1コンタクト層227)
第1接合層216の上層には、第3電極228が形成されている。また、第3電極228の上層には、第1コンタクト層227が形成されている。第1コンタクト層227は、第3電極228と第1LED層220の第1p型半導体層221との間のオーミック接続を実現させるために設けられたものである。第3電極228は、例えば、ITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)などの透光性導電材料で構成される。また、第1コンタクト層227は、後述する第1p型半導体層221よりも不純物濃度を高濃度としている。
なお、第3電極228と第1LED層220の第1p型半導体層221との間のオーミック接続が実現されるのであれば、第1コンタクト層227は、設けなくてもよい。
(
A
Note that the
(第1LED層220)
第1コンタクト層227の上層には、第1LED層220が形成されている。第1LED層220は、第1p型半導体層221、第1活性層223、及び、第1n型半導体層225が支持基板211側からこの順に積層された構成を有する。第1LED層220は、第1n型半導体層225が第1電極215に対向して接触しており、第1p型半導体層221が支持基板211の面211a側に面する位置関係で配置されている。
(First LED layer 220)
A
(第1p型半導体層221)
第1p型半導体層221は、例えばAlmGa1−mN(0≦m≦1)で構成される。少なくともいずれ第1p型半導体層221には、Mg、Be、Zn、Cなどのp型不純物がドープされている。
(First p-type semiconductor layer 221)
The first p-
(第1活性層223)
第1活性層223は、例えばInGaNからなる井戸層とAlGaNからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもp型又はn型にドープされていても構わない。
(First active layer 223)
The first
(第1n型半導体層225)
本実施形態において、第1n型半導体層225は、AlnGa1−nN(0≦n≦1)で構成される。少なくとも第1n型半導体層225には、Si、Ge、S、Se、Sn、Teなどのn型不純物がドープされており、特にSiがドープされているのが好ましい。
第1n型半導体層225は、膜厚が0.5μm以上1μm以下程度で構成されている。
(First n-type semiconductor layer 225)
In the present embodiment, the first n-
The first n-
(第1電極215)
第1電極215は、第1n型半導体層225の上層に形成されている。第1電極215は、例えば、ITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)などの透光性導電材料で構成される。
(First electrode 215)
The
(第2接合層217)
支持基板211の面211bに接して形成されている第2接合層217は、例えば、ITOなどの透光性導電材料で構成される。
(Second bonding layer 217)
The
(第2導電層238、第2コンタクト層237)
接合層217の下層には、第2導電層238が形成されている。また、第2導電層238の下層には、コンタクト層237が形成されている。第2導電層238、及び、第2コンタクト層237は、支持基板211と第2LED層230の第2p型半導体層231との間のオーミック接続を実現させるために設けられたものである。第2導電層238は、例えば、ITOで構成される。第2導電層238と接合層217は、対向させた後に、両者を貼り合せることで接合させる。また、第2コンタクト層237は、後述する第2p型半導体層231よりも不純物濃度を高濃度としている。
なお、支持基板211と第2LED層230の第2p型半導体層231との間のオーミック接続が実現されるのであれば、第2導電層238や第2コンタクト層237は、設けなくてもよい。
(Second
A second
Note that the second
(第2LED層230)
第2コンタクト層237の下層には、第2LED層230が形成されている。第2LED層230は、第2p型半導体層231、第2活性層233、及び、第2n型半導体層235が支持基板211側からこの順に積層された構成を有する。第2LED層230は、第2n型半導体層235が第2電極213に対向して接触しており、第2p型半導体層231が支持基板211の面211b側に面する位置関係で配置される。
(Second LED layer 230)
A
(第2n型半導体層235、第2活性層233、第2p型半導体層231)
第2n型半導体層235、第2活性層233、第2p型半導体層231としては、それぞれ、第1実施形態の項で説明した第2n型半導体層35、第2活性層33、第2p型半導体層31と同様の構成を採用することができる。従って、ここでの説明は省略する。
(Second n-
As the second n-
(第2電極213)
第2電極213は、第2n型半導体層235の下層に形成されている。第2電極213としては、第1実施形態の項で説明した第2電極13と同様の構成を採用することができる。従って、ここでの説明は省略する。
(Second electrode 213)
The
本実施形態に係る半導体発光素子3は、第1電極215及び第2電極213がN電極となり、第3電極228がP電極となる。
In the semiconductor
[製造方法]
次に、図5に示した半導体発光素子3の製造方法につき、図6A〜図6Fに示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。
[Production method]
Next, a method for manufacturing the semiconductor
(ステップS21)
図6Aに示すように、第1積層体7Aを準備する。この工程は、本発明の工程A3に相当する。第1積層体7Aは、第1半導体成長用基板260の上層に、アンドープ層226、第1n型半導体層225、第1活性層223、第1p型半導体層221、第1コンタクト層227、第3電極228、及び、第1接合層216が下からこの順に形成された構成を有する。
(Step S21)
As shown to FIG. 6A, the 1st
第1半導体成長用基板260の上層に、アンドープ層226、第1n型半導体層225、第1活性層223、第1p型半導体層221、及び、第1コンタクト層227を形成する方法については、第1実施形態に係る第2積層体5Bの準備の項で説明した方法、すなわち、半導体成長用基板61の上層に、アンドープ層36、第2n型半導体層35、第2活性層33、第2p型半導体層31、第2コンタクト層37を形成する方法と同様を採用することができる。
Regarding the method of forming the
第1コンタクト層227の形成の後、第1コンタクト層227の上面に第3電極228を形成する。
After the formation of the
次に、第3電極228の上面に第1接合層216を形成する。より具体的には、ITO、IZOなどの導電性透光性材料をスパッタリング法によって100nm〜1000nmの膜厚で成膜する。
Next, the
以上により、第1積層体7Aを得ることができる。
Thus, the first
(ステップS22)
一方、図6Bに示すように、第2積層体7Bを準備する。この工程は、本発明の工程B3に相当する。第2積層体7Bは、第2半導体成長用基板261の上層に、アンドープ層236、第2n型半導体層235、第2活性層233、第2p型半導体層231、第2コンタクト層237、第2導電層238、及び、第2接合層217が下からこの順に形成された構成を有する。第2積層体7Bは、第1実施形態に係る第2積層体5Bと同様の手順にて製造することができる。従って、ここでの説明は省略する。
(Step S22)
On the other hand, as shown to FIG. 6B, the 2nd
なお、本実施形態において、第1活性層223から放射させる光の波長と、第2活性層233から放射させる光の波長を異ならせる場合には、第1活性層223を構成する発光層に含有されるInと、第2活性層233を構成する発光層に含有されるInとの含有量を互いに異ならせることとすればよい。
また、第1活性層223から放射させる光の波長と、第2活性層233から放射させる光の波長を同一とする場合には、第1活性層223を構成する発光層に含有されるInの含有量と、第2活性層233を構成する発光層に含有されるInの含有量とを同一とすればよい。この場合、第1積層体7Aを2つ準備し、一方を第2積層体7Bとして用いればよい。
In the present embodiment, when the wavelength of the light emitted from the first
In addition, when the wavelength of the light emitted from the first
(ステップS23)
次に、支持基板211を準備する。この工程は、本発明の工程C31に相当する。そして、図6Cに示すように、支持基板211の一方の面211aに、第1積層体7Aの第1接合層216を貼り合わせる。この工程は、本発明の工程C32に相当する。また、支持基板211の面211aとは他方の面211bに、第2積層体7Bの第2接合層217を貼り合わせる。この工程は、本発明の工程C33に相当する。支持基板211と第1接合層216との貼り合わせ、及び、支持基板211と第2接合層217との貼り合わせは、第1実施形態の項にて説明した方法と同様の方法を採用することができる。
(Step S23)
Next, the
(ステップS24)
次に、図6Dに示すように、第1半導体成長用基板260を剥離して、第1n型半導体層225を露出させる。この工程は、本発明の工程D3に相当する。また、第2半導体成長用基板261を剥離して、第2n型半導体層235を露出させる。この工程は、本発明の工程E3に相当する。第1半導体成長用基板260を剥離して、第1n型半導体層225を露出させる方法、及び、第2半導体成長用基板261を剥離して、第2n型半導体層235を露出させる方法は、第1実施形態の項にて説明した方法と同様の方法を採用することができる。
(Step S24)
Next, as shown in FIG. 6D, the first
(ステップS25)
次に、図6Eに示すように、第1n型半導体層225の上面に第1電極215を形成する。この工程は、本発明の工程F3に相当する。また、第2n型半導体層235の上面に第2電極213を形成する。この工程は、本発明の工程G3に相当する。
第1n型半導体層225の上面に第1電極215を形成する方法、及び、第2n型半導体層235の上面に第2電極213を形成する方法は、第1実施形態の項にて説明した方法と同様の方法を採用することができる。
(Step S25)
Next, as illustrated in FIG. 6E, the
The method for forming the
(ステップS26)
次に、図6Fに示すように、レーザダイシング装置等によってダイシングし、個別の素子に分離する。この工程は、本発明の工程H3に相当する。
(Step S26)
Next, as shown in FIG. 6F, the wafer is diced by a laser dicing apparatus or the like and separated into individual elements. This step corresponds to step H3 of the present invention.
(ステップS27)
その後、第1電極215側から、第3電極228の一部上面が露出するまで、第1電極215、第1n型半導体層225、第1活性層223、第1p型半導体層221、及び、第1コンタクト層227を除去する(図5参照)。この工程は、本発明の工程I3に相当する。例えば、第3電極228の一部上面が露出するまで、第1電極215、第1n型半導体層225、第1活性層223、第1p型半導体層221、及び、第1コンタクト層227を、ICP装置を用いたドライエッチングによって除去する。
(Step S27)
Thereafter, from the
以上により、半導体発光素子3が得られる。
Thus, the semiconductor
なお、ステップS25とステップS27の順序を入れ替えても良い。つまり、ステップS25で第3電極228の一部上面が露出するまで、第1n型半導体層225、第1活性層223、第1p型半導体層221、及び、第1コンタクト層227を除去した後に、ステップS26でダイシングを行って個別の素子に分離後に、ステップS27で第1n型半導体層225の上面に第1電極215を形成し、第2n型半導体層235の上面に第2電極213を形成することもできる。
Note that the order of step S25 and step S27 may be interchanged. That is, after removing the first n-
上述した実施形態において、第1実施形態では、本発明の「第1n型半導体層、第1活性層、及び、第1p型半導体層を有する第1積層体を準備する工程A」が、「支持基板の第1の面側に、第1n型半導体層、第1活性層、及び、第1p型半導体層が前記第1の面側からこの順に形成された第1積層体を準備する工程A1」であり、本発明の「第2n型半導体層、第2活性層、及び、第2p型半導体層を有する第2積層体を準備する工程B」が、「半導体成長用基板の上層に、第2n型半導体層、第2活性層、第2p型半導体層、及び、接合層が下からこの順に形成された第2積層体を準備する工程B1」であり、本発明の「前記第1積層体と前記第2積層体とを貼り合わせる工程C」が、「前記第1積層体の有する前記支持基板の前記第1の面とは反対側の第2の面に、前記第2積層体の前記接合層を貼り合わせる工程C1」である場合について説明した。
また、第2実施形態では、本発明の「第1n型半導体層、第1活性層、及び、第1p型半導体層を有する第1積層体を準備する工程A」が、「第1半導体成長用基板の上層に、第1p型半導体層、第1活性層、第1n型半導体層、及び、第1接合層が下からこの順に形成された第1積層体を準備する工程A2」であり、本発明の「第2n型半導体層、第2活性層、及び、第2p型半導体層を有する第2積層体を準備する工程B」が、「第2半導体成長用基板の上層に、第2n型半導体層、第2活性層、第2p型半導体層、及び、第2接合層が下からこの順に形成された第2積層体を準備する工程B2」であり、本発明の「前記第1積層体と前記第2積層体とを貼り合わせる工程C」が、「支持基板を準備する工程C21、前記支持基板の一方の面に、前記第1積層体の前記第1接合層を貼り合わせる工程C22、及び、前記支持基板の他方の面に、前記第2積層体の前記第2接合層を貼り合わせる工程C23」を含む場合について説明した。
また、第3実施形態では、本発明の「第1n型半導体層、第1活性層、及び、第1p型半導体層を有する第1積層体を準備する工程A」が、「第1半導体成長用基板の上層に、第1n型半導体層、第1活性層、第1p型半導体層、第3電極、及び、第1接合層が下からこの順に形成された第1積層体を準備する工程A3」であり、本発明の「第2n型半導体層、第2活性層、及び、第2p型半導体層を有する第2積層体を準備する工程B」が、「第2半導体成長用基板の上層に、第2n型半導体層、第2活性層、第2p型半導体層、及び、第2接合層が下からこの順に形成された第2積層体を準備する工程B3」であり、本発明の「前記第1積層体と前記第2積層体とを貼り合わせる工程C」が、「支持基板を準備する工程C31、前記支持基板の一方の面に、前記第1積層体の前記第1接合層を貼り合わせる工程C32、及び、前記支持基板の他方の面に、前記第2積層体の前記第2接合層を貼り合わせる工程C33」を含む場合について説明した。
しかしながら、本発明に係る半導体発光素子の製造方法は、これらの例に限定されない。
本発明に係る半導体発光素子の製造方法は、
第1n型半導体層、第1活性層、及び、第1p型半導体層を有する第1積層体を準備する工程A、
第2n型半導体層、第2活性層、及び、第2p型半導体層を有する第2積層体を準備する工程B、及び、
前記第1積層体と前記第2積層体とを貼り合わせる工程Cを有していればよい。
例えば、第1n型半導体層、第1活性層、及び、第1p型半導体層の積層順や、第2n型半導体層、第2活性層、及び、第2p型半導体層の積層順(形成順)も、本発明の趣旨に反しない限りにおいて、特に、第1実施形態〜第3実施形態に限定されない。
In the above-described embodiment, in the first embodiment, the “step A of preparing the first stacked body including the first n-type semiconductor layer, the first active layer, and the first p-type semiconductor layer” of the present invention is “support”. Step A1 of preparing a first stacked body in which a first n-type semiconductor layer, a first active layer, and a first p-type semiconductor layer are formed in this order from the first surface side on the first surface side of the substrate. The “step B of preparing the second stacked body having the second n-type semiconductor layer, the second active layer, and the second p-type semiconductor layer” of the present invention is the “second nn layer on the semiconductor growth substrate”. Step B1 of preparing a second stacked body in which a type semiconductor layer, a second active layer, a second p-type semiconductor layer, and a bonding layer are formed in this order from below, and “the first stacked body and The step C of bonding the second laminate is “the first of the support substrates of the first laminate”. The surface to a second surface opposite case has been described is the second bonding the bonding layer of the laminate process C1. "
In the second embodiment, the “step A for preparing the first stacked body having the first n-type semiconductor layer, the first active layer, and the first p-type semiconductor layer” of the present invention is “for first semiconductor growth”. A step A2 "of preparing a first stacked body in which a first p-type semiconductor layer, a first active layer, a first n-type semiconductor layer, and a first bonding layer are formed in this order from below on an upper layer of a substrate; The “step B of preparing the second stacked body having the second n-type semiconductor layer, the second active layer, and the second p-type semiconductor layer” of the invention is “the second n-type semiconductor is formed on the second semiconductor growth substrate. Step B2 of preparing a second stacked body in which a layer, a second active layer, a second p-type semiconductor layer, and a second bonding layer are formed in this order from below, and “the first stacked body and The step C of bonding the second laminate is “a step C21 of preparing a support substrate, one of the support substrates. A step C22 of bonding the first bonding layer of the first stacked body to the surface, and a step C23 of bonding the second bonding layer of the second stacked body to the other surface of the support substrate. Explained the case.
In the third embodiment, the “step A for preparing the first stacked body having the first n-type semiconductor layer, the first active layer, and the first p-type semiconductor layer” of the present invention is “for the first semiconductor growth. Step A3 of preparing a first stacked body in which a first n-type semiconductor layer, a first active layer, a first p-type semiconductor layer, a third electrode, and a first bonding layer are formed in this order from the bottom on the upper layer of the substrate. In the present invention, “the step B of preparing the second stacked body having the second n-type semiconductor layer, the second active layer, and the second p-type semiconductor layer” is “on the upper layer of the second semiconductor growth substrate, A step B3 of preparing a second stacked body in which the second n-type semiconductor layer, the second active layer, the second p-type semiconductor layer, and the second junction layer are formed in this order from the bottom; “Process C for bonding one laminated body and the second laminated body” is referred to as “Process C31 for preparing support substrate, said support A step of bonding the first bonding layer of the first laminate to the one surface of the plate, and a step of bonding the second bonding layer of the second stack to the other surface of the support substrate. The case of including “C33” has been described.
However, the method for manufacturing the semiconductor light emitting device according to the present invention is not limited to these examples.
A method for manufacturing a semiconductor light emitting device according to the present invention includes:
Preparing a first stacked body having a first n-type semiconductor layer, a first active layer, and a first p-type semiconductor layer;
Preparing a second stacked body having a second n-type semiconductor layer, a second active layer, and a second p-type semiconductor layer; and
What is necessary is just to have the process C which bonds the said 1st laminated body and the said 2nd laminated body.
For example, the stacking order of the first n-type semiconductor layer, the first active layer, and the first p-type semiconductor layer, or the stacking order of the second n-type semiconductor layer, the second active layer, and the second p-type semiconductor layer (formation order). However, the invention is not particularly limited to the first to third embodiments as long as it does not contradict the gist of the present invention.
上述した実施形態では、第1LED層及び第2LED層がいずれもGaN系の材料で構成されている場合について説明した。しかしながら、本発明において第1LED層及び第2LED層の構成材料はこの例に限定されない。例えば、第1LED層及び第2LED層がいずれもGaAs系の材料で構成されていてもよく、第1LED層及び第2LED層のいずれか一方がGaN系の材料で構成され、他方がGaAs系の材料で構成されていてもよい。 In the above-described embodiment, the case where both the first LED layer and the second LED layer are made of a GaN-based material has been described. However, in the present invention, the constituent materials of the first LED layer and the second LED layer are not limited to this example. For example, the first LED layer and the second LED layer may both be made of a GaAs-based material, one of the first LED layer and the second LED layer is made of a GaN-based material, and the other is a GaAs-based material. It may be comprised.
1、2、3 半導体発光素子
5A、6A、7A 第1積層体
5B、6B、7B 第2積層体
11、111、211 支持基板
11a、111a、211a 支持基板の第1の面(一方の面)
11b、111b、211b 支持基板の第1の面とは反対側の第2の面(他方の面)
13、113、213 第2電極
15、115、215 第1電極
116、216 第1接合層
17 接合層
117、217 第2接合層
20、120、220 第1LED層
21、121、221 第1p型半導体層
23、123、223 第1活性層
25、125、225 第1n型半導体層
127、227 第1コンタクト層
128 第1導電層
126、226 アンドープ層
228 第3電極
30、130、230 第2LED層
31、131、231 第2p型半導体層
33、133、233 第2活性層
35、135、235 第2n型半導体層
36、136、236 アンドープ層
37、137、237 第2コンタクト層
38、138、238 第2導電層
61、160、161、260、261 半導体成長用基板
1, 2, 3 Semiconductor
11b, 111b, 211b The second surface (the other surface) opposite to the first surface of the support substrate
13, 113, 213
Claims (19)
第1n型半導体層、第1活性層、及び、第1p型半導体層がこの順で積層された第1LED層と、
第2n型半導体層、第2活性層、及び、第2p型半導体層がこの順で積層された第2LED層とを有し、
前記第1LED層が前記支持基板の第1の面側に形成され、前記第2LED層が前記支持基板の前記第1の面とは反対側の第2の面側に形成されていることを特徴とする半導体発光素子。 A support substrate;
A first LED layer in which a first n-type semiconductor layer, a first active layer, and a first p-type semiconductor layer are stacked in this order;
A second LED layer in which a second n-type semiconductor layer, a second active layer, and a second p-type semiconductor layer are stacked in this order;
The first LED layer is formed on a first surface side of the support substrate, and the second LED layer is formed on a second surface side opposite to the first surface of the support substrate. A semiconductor light emitting device.
前記第1LED層は、前記第1p型半導体層が前記第1電極側に面し、前記第1n型半導体層が前記支持基板の前記第1の面側に面する配置であり、
前記第2LED層は、前記第2n型半導体層が前記第2電極側に面し、前記第2p型半導体層が前記支持基板の前記第2の面側に面する配置であることを特徴とする請求項1又は2に記載の半導体発光素子。 The first electrode, the first LED layer, the support substrate, the second LED layer, and the second electrode are laminated in this order,
The first LED layer is arranged such that the first p-type semiconductor layer faces the first electrode side, and the first n-type semiconductor layer faces the first surface side of the support substrate,
The second LED layer is arranged such that the second n-type semiconductor layer faces the second electrode and the second p-type semiconductor layer faces the second surface of the support substrate. The semiconductor light emitting element according to claim 1.
前記第1LED層は、前記第1n型半導体層が前記第1電極側に面し、前記第1p型半導体層が前記支持基板前記第1の面側に面する配置であり、
前記第2LED層は、前記第2n型半導体層が前記第2電極側に面し、前記第2p型半導体層が前記支持基板前記第2の面側に面する配置である請求項1又は2に記載の半導体発光素子。 The first electrode, the first LED layer, the support substrate, the second LED layer, and the second electrode are laminated in this order,
The first LED layer is an arrangement in which the first n-type semiconductor layer faces the first electrode side, and the first p-type semiconductor layer faces the first surface side of the support substrate,
3. The second LED layer is arranged such that the second n-type semiconductor layer faces the second electrode side, and the second p-type semiconductor layer faces the second surface side of the support substrate. The semiconductor light emitting element as described.
前記第1活性層及び前記第2活性層は、前記第2活性層から放射される光よりも前記第1活性層から放射される光の方が短波長となるように構成されており、
前記第2電極は、反射電極であるか、又は、前記第2電極が透明であり且つ下層に反射層が設けられていることを特徴とするであることを特徴とする請求項1〜7のいずれか1に記載の半導体発光素子。 The first electrode is made of a translucent conductive material,
The first active layer and the second active layer are configured such that light emitted from the first active layer has a shorter wavelength than light emitted from the second active layer,
The second electrode according to claim 1, wherein the second electrode is a reflective electrode, or the second electrode is transparent and a reflective layer is provided in a lower layer. The semiconductor light-emitting device according to any one of the above.
前記第2電極は、透光性導電材料で構成され、且つ、露出していることを特徴とする請求項1〜8のいずれか1に記載の半導体発光素子。 The first electrode is made of a translucent conductive material and exposed,
The semiconductor light-emitting element according to claim 1, wherein the second electrode is made of a light-transmitting conductive material and exposed.
第2n型半導体層、第2活性層、及び、第2p型半導体層を有する第2積層体を準備する工程B、及び、
前記第1積層体と前記第2積層体とを貼り合わせる工程Cを有することを特徴とする半導体発光素子の製造方法。 Preparing a first stacked body having a first n-type semiconductor layer, a first active layer, and a first p-type semiconductor layer;
Preparing a second stacked body having a second n-type semiconductor layer, a second active layer, and a second p-type semiconductor layer; and
A method of manufacturing a semiconductor light emitting element, comprising a step C of bonding the first stacked body and the second stacked body.
支持基板の第1の面側に、第1n型半導体層、第1活性層、及び、第1p型半導体層が前記第1の面側からこの順に形成された第1積層体を準備する工程A1であり、
前記工程Bは、
半導体成長用基板の上層に、第2n型半導体層、第2活性層、第2p型半導体層、及び、接合層が下からこの順に形成された第2積層体を準備する工程B1であり、
前記工程Cは、
前記第1積層体の有する前記支持基板の前記第1の面とは反対側の第2の面に、前記第2積層体の前記接合層を貼り合わせる工程C1であり、
さらに、前記半導体発光素子の製造方法は、
前記半導体成長用基板を剥離して、前記第2n型半導体層を露出させる工程D1、及び、
露出した第2n型半導体層の面に第2電極を形成する工程E1を有することを特徴とする請求項13に記載の半導体発光素子の製造方法。 Step A includes
Step A1 of preparing a first stacked body in which a first n-type semiconductor layer, a first active layer, and a first p-type semiconductor layer are formed in this order from the first surface side on the first surface side of the support substrate. And
Step B is
A step B1 of preparing a second stacked body in which a second n-type semiconductor layer, a second active layer, a second p-type semiconductor layer, and a bonding layer are formed in this order from below on an upper layer of a semiconductor growth substrate;
Step C includes
A step C1 of bonding the bonding layer of the second stacked body to a second surface opposite to the first surface of the support substrate of the first stacked body;
Furthermore, the method for manufacturing the semiconductor light emitting device includes:
Peeling off the semiconductor growth substrate to expose the second n-type semiconductor layer; and
14. The method of manufacturing a semiconductor light emitting device according to claim 13, further comprising a step E1 of forming a second electrode on the exposed surface of the second n-type semiconductor layer.
第1半導体成長用基板の上層に、第1p型半導体層、第1活性層、第1n型半導体層、及び、第1接合層が下からこの順に形成された第1積層体を準備する工程A2であり、
前記工程Bは、
第2半導体成長用基板の上層に、第2n型半導体層、第2活性層、第2p型半導体層、及び、第2接合層が下からこの順に形成された第2積層体を準備する工程B2であり、
前記工程Cは、
支持基板を準備する工程C21、
前記支持基板の一方の面に、前記第1積層体の前記第1接合層を貼り合わせる工程C22、及び、
前記支持基板の他方の面に、前記第2積層体の前記第2接合層を貼り合わせる工程C23を含み、
さらに、前記半導体発光素子の製造方法は、
前記第1半導体成長用基板を剥離して、前記第1p型半導体層を露出させる工程D2、
前記第2半導体成長用基板を剥離して、前記第2n型半導体層を露出させる工程E2、
露出した第1p型半導体層の面に第1電極を形成する工程F2、及び、
露出した第2n型半導体層の面に第2電極を形成する工程G2を有することを特徴とする請求項13に記載の半導体発光素子の製造方法。 Step A includes
Step A2 of preparing a first stacked body in which a first p-type semiconductor layer, a first active layer, a first n-type semiconductor layer, and a first junction layer are formed in this order from the bottom on the first semiconductor growth substrate. And
Step B is
Step B2 of preparing a second stacked body in which a second n-type semiconductor layer, a second active layer, a second p-type semiconductor layer, and a second bonding layer are formed in this order from the bottom on the second semiconductor growth substrate. And
Step C includes
Step C21 of preparing a support substrate,
Step C22 for bonding the first bonding layer of the first laminate to one surface of the support substrate; and
Including the step C23 of bonding the second bonding layer of the second laminate to the other surface of the support substrate;
Furthermore, the method for manufacturing the semiconductor light emitting device includes:
Removing the first semiconductor growth substrate to expose the first p-type semiconductor layer D2,
Peeling off the second semiconductor growth substrate to expose the second n-type semiconductor layer E2,
Forming a first electrode on the exposed surface of the first p-type semiconductor layer, F2, and
14. The method of manufacturing a semiconductor light emitting device according to claim 13, further comprising a step G2 of forming a second electrode on the exposed surface of the second n-type semiconductor layer.
第1半導体成長用基板の上層に、第1n型半導体層、第1活性層、第1p型半導体層、第3電極、及び、第1接合層が下からこの順に形成された第1積層体を準備する工程A3であり、
前記工程Bは、
第2半導体成長用基板の上層に、第2n型半導体層、第2活性層、第2p型半導体層、及び、第2接合層が下からこの順に形成された第2積層体を準備する工程B3であり、
前記工程Cは、
支持基板を準備する工程C31、
前記支持基板の一方の面に、前記第1積層体の前記第1接合層を貼り合わせる工程C32、及び、
前記支持基板の他方の面に、前記第2積層体の前記第2接合層を貼り合わせる工程C33を含み、
さらに、前記半導体発光素子の製造方法は、
前記第1半導体成長用基板を剥離して、前記第1n型半導体層を露出させる工程D3、
前記第2半導体成長用基板を剥離して、前記第2n型半導体層を露出させる工程E3、
露出した第1n型半導体層の面に第1電極を形成する工程F3、及び、
露出した第2n型半導体層の面に第2電極を形成する工程G3を有することを特徴とする請求項13に記載の半導体発光素子の製造方法。 Step A includes
A first stacked body in which a first n-type semiconductor layer, a first active layer, a first p-type semiconductor layer, a third electrode, and a first bonding layer are formed in this order from the bottom on the first semiconductor growth substrate. Step A3 to prepare,
Step B is
Step B3 of preparing a second stacked body in which a second n-type semiconductor layer, a second active layer, a second p-type semiconductor layer, and a second junction layer are formed in this order from the bottom on the second semiconductor growth substrate. And
Step C includes
Step C31 for preparing a support substrate,
A step C32 of bonding the first bonding layer of the first stacked body to one surface of the support substrate; and
Including the step C33 of bonding the second bonding layer of the second laminate to the other surface of the support substrate;
Furthermore, the method for manufacturing the semiconductor light emitting device includes:
Removing the first semiconductor growth substrate to expose the first n-type semiconductor layer D3;
Peeling off the second semiconductor growth substrate to expose the second n-type semiconductor layer; E3;
Forming a first electrode on the exposed surface of the first n-type semiconductor layer, F3; and
14. The method of manufacturing a semiconductor light emitting device according to claim 13, further comprising a step G3 of forming a second electrode on the exposed surface of the second n-type semiconductor layer.
前記第1電極側から、第3電極の一部上面が露出するまで、前記第1電極、前記第1n型半導体層、前記第1活性層、及び、前記第1p型半導体層を除去する工程I3を有することを特徴とする請求項18に記載の半導体発光素子の製造方法。
After the step F3 and the step G3, a step H3 for dicing and separating into individual elements, and
Step I3 for removing the first electrode, the first n-type semiconductor layer, the first active layer, and the first p-type semiconductor layer from the first electrode side until a partial upper surface of the third electrode is exposed. The method of manufacturing a semiconductor light emitting element according to claim 18, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015039937A JP2016162876A (en) | 2015-03-02 | 2015-03-02 | Semiconductor light-emitting element, and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015039937A JP2016162876A (en) | 2015-03-02 | 2015-03-02 | Semiconductor light-emitting element, and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016162876A true JP2016162876A (en) | 2016-09-05 |
Family
ID=56845503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015039937A Pending JP2016162876A (en) | 2015-03-02 | 2015-03-02 | Semiconductor light-emitting element, and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016162876A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021534574A (en) * | 2018-08-17 | 2021-12-09 | ソウル バイオシス カンパニー リミテッドSeoul Viosys Co., Ltd. | Light emitting element |
US11611013B2 (en) | 2020-04-21 | 2023-03-21 | Nichia Corporation | Method for manufacturing light-emitting element |
-
2015
- 2015-03-02 JP JP2015039937A patent/JP2016162876A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021534574A (en) * | 2018-08-17 | 2021-12-09 | ソウル バイオシス カンパニー リミテッドSeoul Viosys Co., Ltd. | Light emitting element |
JP7288041B2 (en) | 2018-08-17 | 2023-06-06 | ソウル バイオシス カンパニー リミテッド | light emitting element |
US11611013B2 (en) | 2020-04-21 | 2023-03-21 | Nichia Corporation | Method for manufacturing light-emitting element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8946745B2 (en) | Supporting substrate for manufacturing vertically-structured semiconductor light-emitting device and semiconductor light-emitting device using the supporting substrate | |
US9224910B2 (en) | Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates | |
KR101438818B1 (en) | light emitting diode | |
JP4925726B2 (en) | Manufacturing method of light emitting diode | |
TWI500183B (en) | Thick window layer led manufacture | |
WO2014045883A1 (en) | Led element, and production method therefor | |
US20110297978A1 (en) | Light-emitting diode, method for manufacturing the same, and light-emitting diode lamp | |
KR20110042559A (en) | Semiconductor light emitting device and fabrication method thereof | |
JP2010263050A (en) | Light emitting diode, method for producing the same, and light emitting diode lamp | |
WO2014118864A1 (en) | Semiconductor optical device, and method for manufacturing semiconductor optical device | |
JP2008172226A (en) | Method of forming light-emitting diode device | |
JP5586371B2 (en) | Light emitting diode, light emitting diode lamp, and lighting device | |
JP2016162876A (en) | Semiconductor light-emitting element, and method of manufacturing the same | |
KR101499954B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
KR101364167B1 (en) | Vertical light emitting diode and method of fabricating the same | |
TW200541114A (en) | Transparent positive electrode | |
TWI489651B (en) | Process for producing light emitting diode and process for cutting light emitting diode | |
KR101526566B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
JP2014170815A (en) | LED element | |
JP6690139B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR101171855B1 (en) | Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates | |
JP2011159722A (en) | Semiconductor element and manufacturing method therefor | |
KR101499953B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
JP2007042985A (en) | Gallium-nitride-based compound semiconductor light-emitting device and packaging body thereof | |
TW201517311A (en) | Semiconductor light emitting element |