JP2016152271A - 縦型ホール素子の製造方法 - Google Patents

縦型ホール素子の製造方法 Download PDF

Info

Publication number
JP2016152271A
JP2016152271A JP2015027887A JP2015027887A JP2016152271A JP 2016152271 A JP2016152271 A JP 2016152271A JP 2015027887 A JP2015027887 A JP 2015027887A JP 2015027887 A JP2015027887 A JP 2015027887A JP 2016152271 A JP2016152271 A JP 2016152271A
Authority
JP
Japan
Prior art keywords
impurity
hall element
vertical hall
manufacturing
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015027887A
Other languages
English (en)
Inventor
龍也 朝生
Tatsuya Aso
龍也 朝生
志昌 南
Yukimasa Minami
志昌 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015027887A priority Critical patent/JP2016152271A/ja
Publication of JP2016152271A publication Critical patent/JP2016152271A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】製造コストを抑えつつ、安定した高感度を持つ縦型ホール素子の製造方法を提供する。
【解決手段】半導体領域を形成しようとする領域に不純物を複数回に渡って注入する工程と、複数回の注入をされた不純物を拡散する熱拡散工程と、からなる半導体領域を形成する工程を有する。磁気検出部の半導体領域を、深さ方向に不純物注入を複数回行ってから熱拡散することで、深さ方向の濃度変化を抑制し、一定の濃度とし、縦型ホール素子の検出感度を安定させる。
【選択図】図2

Description

本発明は、ホール効果を利用して半導体チップ面に水平な磁界成分を検出する縦型ホール素子の製造方法に関する。
ホール素子の磁気検出原理について説明する。物質中に流れる電流に対して垂直な磁界が印加されるとその電流と磁界の双方に対して垂直な方向に電界(ホール電圧)が生じる。このホール電圧の大きさから磁界の強度を求めるのがホール素子による磁気検出の原理である。
半導体チップ面に水平な磁界成分を検出する縦型ホール素子の場合、チップ面に対して垂直に電流が流れる必要がある。そのために、磁気検出部の拡散層に深さが必要となるので、エピタキシャル基板が縦型ホール素子の作成に用いられることが多い。
シリコン基板上の縦型ホール素子として、磁気検出部の拡散層に濃度変化を持つ縦型ホール素子がある。(例えば、特許文献1参照)
特開2005−333103号公報
磁気検出部の拡散層が不純物の濃度勾配を持つ場合、その濃度勾配は製造による誤差によりばらつきが変化し、ホール素子感度もそれに伴い変化するため高感度ホール素子の作成は難しい。製造における感度安定化のためにはエピタキシャル基板を用いる方法もあるが、ホール素子を利用したICの製造工程が増えてしまい、その結果、製造コストが増加してしまう。
そこで、本発明は縦型ホール素子において、製造コストを抑えつつ、安定した感度を持つ高感度なホール素子を提供することを課題とする。
上記の課題を解決するため、本発明は以下のような手段を用いた。
すなわち、半導体基板内に所定の導電型からなる半導体領域が形成されてなり、前記半導体領域の表面に電流供給対及び電圧出力対を有し、同基板の表面に垂直な成分を含む電流が前記半導体領域内の磁気検出部に供給された状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されるとき、その磁界成分に対応するホール電圧信号を出力する縦型ホール素子の製造方法において、前記半導体領域は、深さの異なる複数の不純物注入する工程と熱拡散工程とからなり、前記複数の不純物注入する工程が第1の注入深さと第1のドーズである第1の不純物注入工程と、前記第1の注入深さより深い第2の注入深さで前記第1のドーズ量より少ない第2のドーズ量で不純物注入する第2の不純物注入工程と、からなることを特徴とする縦型ホール素子の製造方法を用いた。
上記手段を用いることにより、拡散層の深さ方向の濃度変化が抑制されるため、安定したホール素子の感度を得ることができる。また、エピタキシャル基板を用いる場合に比べて、製造工程を削減することができるので、製造コストを削減することができる。
縦型ホール素子の平面図および側面図を示す。 本発明により不純物注入を二回行った磁気検出部の濃度分布を示す図である。 従来のホール素子の磁気検出部の不純物濃度分布を示す図である。
この発明に関わる縦型ホール素子についてその実施例を示す。
図1に縦型ホール素子の概略構造について説明する。図1(a)はこのホール素子の平面構造を模式的に示した平面図、図1(b)は図1(a)の切断面A−Aに沿った縦方向の断面図、図1(c)は図1(a)の切断面B−Bに沿った横方向の断面図を示している。
このホール素子は、例えばP型のシリコンからなる半導体層1と、基板表面に、例えばN型の導電型不純物が導入されて拡散層として形成されたN型の半導体領域3とを有して構成されている。さらに上記半導体層3に他の素子と素子分離するための、例えばP型からなる拡散層2が形成されている。そして、半導体領域3の表面の拡散層2によって囲まれる領域には、不純物濃度(N型)が選択的に高められたコンタクト領域4a〜4eが形成されている。N型の半導体領域3はNウェル(N−well)と呼ばれることもある。
そして、これらのコンタクト領域4a〜4eはそこに配設される各電極(配線)を介して、それぞれ端子S及びG1及びG2及びD1及びD2と電気的に接続される。なお、このホール素子において上記コンタクト領域4aおよび4cはそれぞれコンタクト領域4bと対をなして電流供給対を形成するものであり、一方、上記コンタクト領域4dおよび4eは、電圧出力対の各端部に相当するものである。
上記端子Sから端子G1へ、また端子Sから端子G2へそれぞれ一定の駆動電流を流すと、その電流は、基板表面に形成されたコンタクト領域4aから拡散層3そして拡散層2aおよび2bの下方を通じて、コンタクト領域4bおよび4cへとそれぞれ流れる。この場合拡散層3には基板表面に垂直な成分を含む電流が流れることになる。このため、基板表面に平行な成分を含む磁界が拡散層3に印加されると前述したホール効果によって電流と垂直な方向に配置された端子D1およびD2との間にその磁界に対応するホール電圧Vhが発生し磁界を検出することができる。
この実施例の縦型ホール素子では基板表面に垂直な成分を含む電流が流れるために、拡散層3は基板に対して深さが必要となる。この場合、拡散層3の濃度分布は一定であることが望ましいが、イオン注入方による一度の不純物導入では表面からの距離により濃度が異なり一定にはならない。そこで図2のように、拡散層3の形成に際し不純物導入を2回以上行い、その後熱拡散を行うことで拡散層3の不純物濃度が広い範囲において一定になるようにする。例えば、リンを60keVのエネルギーでドーズ量4.0×1013/cm2で注入後、更にリンを150keVのエネルギーでドーズ量1.1×1014/cm2で注入し、熱拡散(900℃、30分)することで、深さ方向の濃度勾配を低減する。
図2はN型の不純物によるNウェルの深さ方向の濃度プロファイルを示している。曲線6はリンを60keVのエネルギーでドーズ量4.0×1013/cm2/cm2で注入したものの熱拡散後の濃度プロファイル、曲線5はリンを150keVのエネルギーでドーズ量1.1×1014/cm2で注入したものの熱拡散後の濃度プロファイルである。そして、熱拡散することにより、両者を合わせたNwellの濃度プロファイルは曲線7のように所定の深さまでほぼ一定のプロファイルとすることができる。特に、リンを1回目に注入したときのピークの位置とリンを2回目に注入したときのピークの位置の間、あるいはもう少し広く、リンを1回目に注入したときのピークの位置とリンを2回目に注入したときのピークを超えた位置の間においては濃度をほぼ一定とできる。これにより、基板表面に垂直な方向へ流れる電流成分を安定化させることができ、ホール素子としての感度を安定化することができる。比較のために従来のホール素子の磁気検出部の不純物濃度分布図を図3に示す。不純物注入が一回であるため不純物の濃度プロファイルは一定とならず、最大値を有する上に凸のプロファイルとなっている。
上記では、第1の不純物注入を基板1の所定の深さに所定のドーズ量で行い、次いで第2の不純物注入を第1の不純物注入に比べ注入深さを深くし、少ないドーズ量にするという条件からなる2回の不純物注入の例を示したが、3回以上の不純物注入としても良い。なお、イオン注入種が同じなら、加速電圧を大きくした場合、ドーズ量を少なくすることで、より濃度バラツキの少ない濃度プロファイルを得ることが可能となる。
1 基板(P−sub)
2 素子分離(P型)
3 拡散層(N型)
4a〜4e コンタクト領域(N+)
5 第2の不純物注入による濃度プロファイル
6 第1の不純物注入による濃度プロファイル
7 第1および第2の不純物注入による濃度プロファイル
8 従来技術における不純物注入によるN濃度プロファイル
G1、G2、S、D1、D2 電極端子

Claims (3)

  1. 半導体基板内に設けられたN型の不純物が拡散された半導体領域内に、前記半導体基板の表面から見た深さ方向である縦に電流を流し、前記電流と垂直方向に設けられた端子間に生じる電圧により、磁場の前記半導体基板の表面に平行な成分を検出する縦型ホール素子の製造方法であって、
    前記半導体領域を形成しようとする領域に不純物を複数回に渡って注入する工程と、
    前記複数回の注入をされた前記不純物を拡散する熱拡散工程と、
    からなる前記半導体領域を形成する工程を有し、
    前記複数回に渡って不純物を注入する工程は、
    第1の注入深さと第1のドーズにより第1の不純物を注入する第1の不純物注入工程と、
    前記第1の注入深さより深い第2の注入深さと前記第1のドーズ量より少ない第2のドーズ量により第2の不純物を注入する第2の不純物注入工程と、
    を含むことを特徴とする縦型ホール素子の製造方法。
  2. 前記熱拡散工程のあとにおいて、
    前記第1の不純物注入工程における前記第1の不純物のピークの位置と、前記第2の不純物注入工程における前記第2の不純物のピークの位置との間で、前記深さ方向の不純物濃度が一定である請求項1記載の縦型ホール素子の製造方法。
  3. 前記複数回に渡って不純物を注入する工程は、2回に渡って不純物を注入する工程である請求項1記載の縦型ホール素子の製造方法。
JP2015027887A 2015-02-16 2015-02-16 縦型ホール素子の製造方法 Pending JP2016152271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015027887A JP2016152271A (ja) 2015-02-16 2015-02-16 縦型ホール素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015027887A JP2016152271A (ja) 2015-02-16 2015-02-16 縦型ホール素子の製造方法

Publications (1)

Publication Number Publication Date
JP2016152271A true JP2016152271A (ja) 2016-08-22

Family

ID=56696649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015027887A Pending JP2016152271A (ja) 2015-02-16 2015-02-16 縦型ホール素子の製造方法

Country Status (1)

Country Link
JP (1) JP2016152271A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180315919A1 (en) * 2017-04-28 2018-11-01 Ablic Inc. Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117182A (ja) * 1982-12-23 1984-07-06 Toshiba Corp ホ−ル素子の製造方法
US20050230770A1 (en) * 2004-03-30 2005-10-20 Denso Corporation Magnetic sensor having vertical hall device and method for manufacturing the same
EP2503612A2 (de) * 2011-03-24 2012-09-26 Melexis Technologies NV Vertikaler Hallsensor und Verfahren zur Herstellung eines vertikalen Hallsensors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117182A (ja) * 1982-12-23 1984-07-06 Toshiba Corp ホ−ル素子の製造方法
US20050230770A1 (en) * 2004-03-30 2005-10-20 Denso Corporation Magnetic sensor having vertical hall device and method for manufacturing the same
JP2005333103A (ja) * 2004-03-30 2005-12-02 Denso Corp 縦型ホール素子およびその製造方法
EP2503612A2 (de) * 2011-03-24 2012-09-26 Melexis Technologies NV Vertikaler Hallsensor und Verfahren zur Herstellung eines vertikalen Hallsensors
JP2012204836A (ja) * 2011-03-24 2012-10-22 Melexis Technologies Nv 垂直ホールセンサおよび垂直ホールセンサを製造するための方法
US8564083B2 (en) * 2011-03-24 2013-10-22 Melexis Technologies Nv Vertical hall sensor and method for producing a vertical hall sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180315919A1 (en) * 2017-04-28 2018-11-01 Ablic Inc. Semiconductor device
JP2018190793A (ja) * 2017-04-28 2018-11-29 エイブリック株式会社 半導体装置

Similar Documents

Publication Publication Date Title
CN111095569B (zh) 半导体装置及半导体装置的制造方法
US8426936B2 (en) Vertical Hall sensor and method of producing a vertical Hall sensor
US10247788B2 (en) Resistive element
US9190469B2 (en) Super junction semiconductor device and method for manufacturing the same
US9978930B2 (en) Method for doping an active hall effect region of a hall effect device
US9299919B1 (en) Hall sensor with improved doping profile
US9599682B2 (en) Vertical hall element
KR101943067B1 (ko) 반도체 기판의 평가 방법, 평가용 반도체 기판, 반도체 장치
US8629526B2 (en) Semiconductor device
US10002974B2 (en) Zener diode
US20180315919A1 (en) Semiconductor device
TW201631813A (zh) 垂直型霍爾元件
JP2016152271A (ja) 縦型ホール素子の製造方法
CN102509767A (zh) 一种正八边形霍尔盘结构的cmos传感器及其制作方法
JP2018093083A (ja) 半導体装置
JP6365790B2 (ja) 半導体装置および半導体装置の製造方法
KR101403061B1 (ko) 전력 반도체 디바이스
JP2012204616A (ja) ホール素子及びその製造方法、半導体装置
US9275862B2 (en) Compensation devices
US9006839B2 (en) Semiconductor device
US20230026157A1 (en) Semiconductor device and manufacturing method thereof
CN116918073A (zh) 半导体装置和半导体装置的制造方法
JP2018074106A (ja) 半導体素子の製造方法、及び半導体素子を有するチップ
JP2020077814A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190624