JP2016149517A - Wiring board and method for manufacturing the same - Google Patents
Wiring board and method for manufacturing the same Download PDFInfo
- Publication number
- JP2016149517A JP2016149517A JP2015101245A JP2015101245A JP2016149517A JP 2016149517 A JP2016149517 A JP 2016149517A JP 2015101245 A JP2015101245 A JP 2015101245A JP 2015101245 A JP2015101245 A JP 2015101245A JP 2016149517 A JP2016149517 A JP 2016149517A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- layer
- insulating
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、配線基板及びその製造方法に関する。 The present invention relates to a wiring board and a manufacturing method thereof.
従来、配線層と絶縁層とが交互に積層され、配線層同士が絶縁層を貫通するビアホールを介して接続された所謂ビルドアップ配線基板が知られている。このような配線基板において、絶縁層が補強部材を有していない場合には、配線基板としての強度が弱くなるおそれがある。そのため、最外の絶縁層として、補強部材に絶縁性樹脂を含浸させた所謂プリプレグを用い、配線基板としての強度を確保している（例えば、特許文献１参照）。 Conventionally, a so-called build-up wiring board in which wiring layers and insulating layers are alternately stacked and the wiring layers are connected via via holes penetrating the insulating layer is known. In such a wiring board, when the insulating layer does not have a reinforcing member, the strength as the wiring board may be weakened. Therefore, a so-called prepreg in which a reinforcing member is impregnated with an insulating resin is used as the outermost insulating layer to ensure the strength as a wiring board (for example, see Patent Document 1).
しかしながら、絶縁層としてプリプレグを用いると、最外の絶縁層を薄くした場合に、ガラスクロス等の補強部材が最外の絶縁層に埋め込まれた配線層と接触し、絶縁信頼性を低下させる問題があった。 However, when prepreg is used as the insulating layer, when the outermost insulating layer is thinned, a reinforcing member such as a glass cloth comes into contact with the wiring layer embedded in the outermost insulating layer, which lowers the insulation reliability. was there.
又、プリプレグは溶融粘度が高く樹脂の埋め込み性が十分ではないため、最外の絶縁層に埋め込まれた配線層が微細な場合には、配線層間に樹脂が十分に埋め込まれずにボイド等が発生し、絶縁信頼性を低下させる問題があった。 Also, since the prepreg has a high melt viscosity and the resin embedding property is not sufficient, if the wiring layer embedded in the outermost insulating layer is fine, the resin is not sufficiently embedded between the wiring layers and voids are generated. However, there was a problem of lowering the insulation reliability.
本発明は、上記の点に鑑みてなされたものであり、強度を確保すると共に絶縁信頼性を向上させた配線基板を提供することを課題とする。 This invention is made | formed in view of said point, and makes it a subject to provide the wiring board which improved the insulation reliability while ensuring intensity | strength.
本配線基板は、第１絶縁膜の一方の面に第２絶縁膜が積層され、前記第１絶縁膜の他方の面が外部に露出する絶縁層と、前記第１絶縁膜に埋め込まれ、所定面が前記第１絶縁膜の他方の面から露出するパッド及び配線パターンを有する第１配線層と、前記第２絶縁膜の前記第１絶縁膜の一方の面と接する面の反対面に形成された配線パターン、及び前記絶縁層を貫通し前記配線パターンと前記第１配線層とを接続するビア配線、を含む第２配線層と、を有し、前記第１絶縁膜は樹脂のみから構成され、前記第２絶縁膜は補強部材に樹脂を含浸させた構成とされていることを要件とする。 The wiring substrate includes a second insulating film laminated on one surface of the first insulating film, an insulating layer in which the other surface of the first insulating film is exposed to the outside, and embedded in the first insulating film. A first wiring layer having a pad and a wiring pattern exposed from the other surface of the first insulating film; and a surface of the second insulating film opposite to the surface in contact with one surface of the first insulating film. And a second wiring layer including a via wiring that penetrates the insulating layer and connects the wiring pattern and the first wiring layer, and the first insulating film is made of resin alone. The second insulating film is required to have a structure in which a reinforcing member is impregnated with resin.
開示の技術によれば、強度を確保すると共に絶縁信頼性を向上させた配線基板を提供できる。 According to the disclosed technology, it is possible to provide a wiring board that secures strength and improves insulation reliability.
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings. In addition, in each drawing, the same code | symbol is attached | subjected to the same component and the overlapping description may be abbreviate | omitted.
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する図であり、図１（ａ）は断面図、図１（ｂ）は部分底面図である。
<First Embodiment>
[Structure of Wiring Board According to First Embodiment]
First, the structure of the wiring board according to the first embodiment will be described. 1A and 1B are diagrams illustrating a wiring board according to a first embodiment. FIG. 1A is a cross-sectional view, and FIG. 1B is a partial bottom view.
図１を参照するに、第１の実施の形態に係る配線基板１は、配線層１０と、絶縁層２０と、配線層４０と、ソルダーレジスト層５０及び６０とを有するコアレスのビルドアップ配線基板である。
Referring to FIG. 1, a
なお、本実施の形態では、便宜上、配線基板１のソルダーレジスト層５０側を上側又は一方の側、ソルダーレジスト層６０側を下側又は他方の側とする。又、各部位のソルダーレジスト層５０側の面を一方の面又は上面、ソルダーレジスト層６０側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をソルダーレジスト層５０の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層５０の一方の面の法線方向から視た形状を指すものとする。
In the present embodiment, for the sake of convenience, the
配線基板１において、第１配線層である配線層１０は、半導体チップとの接続端子となる複数のパッド１０ａと、パッド１０ａと接続された配線パターン１０ｂとを含んでいる。なお、主として、ソルダーレジスト層６０の開口部６０ｘから露出している部分がパッド１０ａであり、ソルダーレジスト層６０に被覆されている部分が配線パターン１０ｂである。しかし、配線パターン１０ｂの一部がソルダーレジスト層６０の開口部６０ｘから露出してもよい。配線層１０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１０の厚さは、例えば、１〜３５μｍ程度とすることができる。
In the
絶縁層２０は、第１絶縁膜２１と、第１絶縁膜２１の上面（一方の面）に積層された第２絶縁膜２２とを備えている。第１絶縁膜２１は最外の絶縁層であり、第１絶縁膜２１の下面（他方の面）の一部は配線基板１の外部に露出している。本実施の形態では、第１絶縁膜２１の下面が半導体チップを搭載するチップ搭載面である。第１絶縁膜２１は、絶縁性樹脂のみから構成されている。なお、本願において『絶縁性樹脂のみから構成されている』とは、補強部材を含有していないことを意味し、フィラー等の添加物の含有を妨げるものではない。
The
第１絶縁膜２１は、配線層１０を被覆している。より詳しくは、第１絶縁膜２１は、配線層１０の側面及び上面を被覆している。言い換えれば、配線層１０は第１絶縁膜２１に埋め込まれ、下面が第１絶縁膜２１の下面から露出している。第１絶縁膜２１の下面と配線層１０の下面とは、例えば、面一とすることができる。
The first
第１絶縁膜２１に用いる絶縁性樹脂としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を挙げることができる。第１絶縁膜２１に用いる絶縁性樹脂は、例えば、熱硬化性樹脂とすることができる。第１絶縁膜２１の厚さは、例えば、１〜１００μｍ程度とすることができる。第１絶縁膜２１は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
Examples of the insulating resin used for the first
第２絶縁膜２２は、補強部材３０に絶縁性樹脂を含浸させた構成とされている。なお、本願において『補強部材に絶縁性樹脂を含浸させた構成とされている』とは、絶縁膜が少なくとも補強部材及び絶縁性樹脂を有していることを意味し、フィラー等の添加物の含有を妨げるものではない。
The second
補強部材３０としては、例えば、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布等を用いることができる。第２絶縁膜２２に用いる絶縁性樹脂としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を挙げることができる。第２絶縁膜２２に用いる絶縁性樹脂は、例えば、熱硬化性樹脂とすることができる。第２絶縁膜２２の厚さは、例えば、１５〜２００μｍ程度とすることができる。第２絶縁膜２２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
As the reinforcing
なお、第１絶縁膜２１と第２絶縁膜２２に用いる絶縁性樹脂の種類や厚さは独立に決定することができる。つまり、第１絶縁膜２１と第２絶縁膜２２には、同一の絶縁性樹脂を用いてもよいし、異なる絶縁性樹脂を用いてもよい。又、第１絶縁膜２１と第２絶縁膜２２とは、同一の厚さであってもよいし、異なる厚さであってもよい。又、第１絶縁膜２１と第２絶縁膜２２の何れか一方がフィラーを含有してもよいし、双方がフィラーを含有してもよい。又、双方がフィラーを含有する場合、フィラーの種類や含有量は同一としてもよいし、異なっていてもよい。なお、第１絶縁膜２１と第２絶縁膜２２の何れについても、絶縁性樹脂の種類や厚さ、フィラーの種類や含有量等を調整し、ＣＴＥ（熱膨張係数）を１５ｐｐｍ／℃以下にすることにより、配線基板１の反りを抑制可能となる。
The type and thickness of the insulating resin used for the first insulating
第２配線層である配線層４０は、絶縁層２０上に形成されている。配線層４０は、絶縁層２０（第２絶縁膜２２及び第１絶縁膜２１）を貫通し配線層１０の上面を露出するビアホール２０ｘ内に充填されたビア配線、及び第２絶縁膜２２の上面に形成された配線パターンを含んで構成されている。ビアホール２０ｘは、ソルダーレジスト層５０側に開口されている開口部の径が配線層１０の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。
The
配線層４０は、ビアホール２０ｘの底部に露出した配線層１０と電気的に接続されている。配線層４０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層４０を構成する配線パターンの厚さは、例えば１〜３５μｍ程度とすることができる。
The
ソルダーレジスト層５０は、第２絶縁膜２２の上面に、配線層４０を被覆するように形成されている。ソルダーレジスト層５０は開口部５０ｘを有し、開口部５０ｘの底部には配線層４０の一部が露出している。開口部５０ｘの底部に露出する配線層４０は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。ソルダーレジスト層５０の材料としては、例えば、感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を用いることができる。ソルダーレジスト層５０の厚さは、例えば５〜４０μｍ程度とすることができる。
The solder resist
必要に応じ、開口部５０ｘから露出する配線層４０の上面に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、金属層の形成に代えて、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。なお、ＯＳＰ処理により形成される表面処理層は、アゾール化合物やイミダゾール化合物等からなる有機被膜である。
If necessary, a metal layer may be formed on the upper surface of the
ソルダーレジスト層６０は、第１絶縁膜２１の下面に、配線層１０を被覆するように形成されている。ソルダーレジスト層６０は開口部６０ｘを有し、開口部６０ｘの底部には配線層１０のパッド１０ａが主に露出している。ソルダーレジスト層６０の材料としては、例えば、感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を用いることができる。ソルダーレジスト層６０の厚さは、例えば５〜４０μｍ程度とすることができる。必要に応じ、開口部６０ｘから露出する配線層１０の下面に前述の金属層を形成したり、酸化防止処理を施したりしてもよい。
The solder resist
なお、配線層１０のパッド１０ａは、数μｍ〜１０数μｍ程度の間隔で隣接するため、ソルダーレジスト層６０に、各パッド１０ａの下面を個別に露出する複数の開口部を設けることは困難である。そこで、本実施の形態では、ソルダーレジスト層６０に、配線層１０の全パッド１０ａの下面を一括で露出する１つの開口部６０ｘを設けている。もちろん、パッド１０ａが狭ピッチでなければ、ソルダーレジスト層６０に、各パッド１０ａの下面を個別に露出する複数の開口部を設けてもよい。
Since the
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２及び図３は、第１の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に１個ずつ配線基板を作製し支持体を除去する工程としてもよい。
[Method for Manufacturing Wiring Board According to First Embodiment]
Next, a method for manufacturing a wiring board according to the first embodiment will be described. 2 and 3 are diagrams illustrating the manufacturing process of the wiring board according to the first embodiment. In this embodiment, an example of a process in which a part to be a plurality of wiring boards is formed on a support, and the support is removed and separated into individual wiring boards is shown. However, one wiring board is provided on each support. It is good also as a process of producing and removing a support body.
まず、図２（ａ）に示す工程では、上面が平坦面である支持体３００を準備し、支持体３００の上面に配線層１０を形成する。支持体３００としては、金属板や金属箔等を用いることができるが、本実施の形態では、支持体３００として銅箔を用いる例を示す。支持体３００の厚さは、例えば１８〜１００μｍ程度とすることができる。
First, in the process illustrated in FIG. 2A, a
配線層１０を形成するには、まず、支持体３００の上面に、配線層１０を形成する部分に開口部を備えたレジスト層（例えば、ドライフィルムレジスト等）を形成する。そして、支持体３００をめっき給電層に利用する電解めっき法等により、レジスト層の開口部内に露出する支持体３００の上面に配線層１０を形成する。その後、レジスト層を除去する。配線層１０の材料や厚さは、前述の通りである。
In order to form the
次に、図２（ｂ）に示す工程では、例えば、支持体３００の上面に配線層１０の上面及び側面を被覆するように熱硬化性のエポキシ系絶縁性樹脂等をラミネートし、Ｂステージ状態（半硬化状態）の第１絶縁膜２１を形成する。第１絶縁膜２１は、絶縁性樹脂のみから構成されている。この工程では、第１絶縁膜２１の硬化は行わない。
Next, in the step shown in FIG. 2B, for example, a thermosetting epoxy insulating resin or the like is laminated on the upper surface of the
なお、配線層１０を形成する工程で、ドライフィルムレジスト等のレジスト層に代えて、感光性の永久絶縁膜を使用してもよい。この場合には、永久絶縁膜の開口部に配線層１０を形成後、永久絶縁膜を除去することなく、そのまま第１絶縁膜２１として使用することができる。
In the step of forming the
次に、図２（ｃ）に示す工程では、例えば、第１絶縁膜２１の上面に熱硬化性のエポキシ系絶縁性樹脂等をラミネートし、Ｂステージ状態（半硬化状態）の第２絶縁膜２２を積層する。第２絶縁膜２２は補強部材３０に絶縁性樹脂を含浸させた構造の所謂プリプレグである。補強部材３０の材料は、前述の通りである。第１絶縁膜２１の上面に第２絶縁膜２２を積層後、第１絶縁膜２１及び第２絶縁膜２２を所定温度に加熱して硬化させ、絶縁層２０を作製する。必要に応じて、加圧しながら加熱してもよい。
Next, in the step shown in FIG. 2C, for example, a thermosetting epoxy insulating resin or the like is laminated on the upper surface of the first insulating
ここで、樹脂のみからなる第１絶縁膜２１の溶融粘度に比較し、補強部材３０を含む第２絶縁膜２２の溶融粘度は高くなる。本実施の形態では、配線層１０は比較的溶融粘度の低い第１絶縁膜２１に被覆されているため、配線層１０の配線密度が高い場合や、配線層１０の残銅率が高い場合であっても、配線層１０同士の隙間に、溶融した絶縁性樹脂が入り込む。そのため、配線層１０を比較的溶融粘度の高い補強部材入りの絶縁膜で被覆した場合のように、絶縁性樹脂の埋め込みが不十分でボイドが発生する問題が生じ難い。なお、残銅率とは、絶縁層表面に占める配線層の面積の割合である。
Here, the melt viscosity of the second insulating
又、一般に、配線層が補強部材と接触すると、補強部材に沿ってマイグレーションが発生する場合がある。例えば、補強部材としてガラスクロスを用いた場合、ガラスクロスの繊維に沿ってマイグレーションが発生し、隣接する配線パターン同士が短絡するおそれがある。配線基板１では、配線層１０が補強部材と接触するおそれがないため、マイグレーションの発生を抑制可能となり、配線基板１の絶縁信頼性を向上できる。
In general, when the wiring layer comes into contact with the reinforcing member, migration may occur along the reinforcing member. For example, when glass cloth is used as the reinforcing member, migration may occur along the fibers of the glass cloth, and adjacent wiring patterns may be short-circuited. In the
特に、配線基板１では、最外の配線層１０はパッド１０ａのみから構成されているのではなく、パッド１０ａと配線パターン１０ｂとを含んでいる。そのため、残銅率が場所により大きく異なる場合があるが、そのような場合でも比較的溶融粘度の低い第１絶縁膜２１により配線層１０同士の隙間を十分に埋め込むことが可能となる。
In particular, in the
次に、図２（ｄ）に示す工程では、絶縁層２０に、絶縁層２０（第２絶縁膜２２及び第１絶縁膜２１）を貫通し配線層１０の上面を露出させるビアホール２０ｘを形成する。ビアホール２０ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成したビアホール２０ｘは、ソルダーレジスト層５０が形成される側に開口されている開口部の径が配線層１０の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となる。ビアホール２０ｘをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール２０ｘの底部に露出する配線層１０の上面に付着した絶縁層２０の樹脂残渣を除去することが好ましい。
Next, in the step shown in FIG. 2D, a via
なお、第１絶縁膜２１と第２絶縁膜２２に異なる樹脂を用いていたり、夫々のフィラー含有量を変えていたりする場合がある。この場合には、第２絶縁膜２２にレーザを照射する段階と、第２絶縁膜２２が貫通して第１絶縁膜２１にレーザを照射する段階で、レーザの照射条件等を変更しても構わない。第１絶縁膜２１と第２絶縁膜２２との境界部において、ビアホール２０ｘの内壁面に段差等を生じさせないためである。或いは、デスミア処理の条件を調整することで、ビアホール２０ｘの内壁面の形状を制御することも可能である。
In some cases, different resins may be used for the first insulating
次に、図３（ａ）に示す工程では、絶縁層２０上に配線層４０を形成する。配線層４０は、ビアホール２０ｘ内に充填されたビア配線、及び絶縁層２０の上面に形成された配線パターンを含んで構成される。配線層４０は、ビアホール２０ｘの底部に露出した配線層１０と電気的に接続される。配線層４０の材料としては、例えば銅（Ｃｕ）等を用いることができる。配線層４０は、セミアディティブ法やサブトラクティブ法等の各種の配線層形成方法を用いて形成できる。
Next, in the step shown in FIG. 3A, the
次に、図３（ｂ）に示す工程では、絶縁層２０上に配線層４０を被覆するソルダーレジスト層５０を形成する。ソルダーレジスト層５０は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を、配線層４０を被覆するように絶縁層２０上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を、配線層４０を被覆するように絶縁層２０上にラミネートすることにより形成してもよい。
Next, in the step shown in FIG. 3B, a solder resist
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することで開口部５０ｘを形成する（フォトリソグラフィ法）。これにより、開口部５０ｘを有するソルダーレジスト層５０が形成される。なお、予め開口部５０ｘを形成したフィルム状の絶縁性樹脂を、配線層４０を被覆するように絶縁層２０上にラミネートしても構わない。なお、ソルダーレジスト層５０の材料として、非感光性の絶縁性樹脂を用いてもよい。この場合には、絶縁層２０上にソルダーレジスト層５０を形成して硬化させた後、例えばＣＯ２レーザ等を用いたレーザ加工法や、アルミナ砥粒等の研磨剤を用いたブラスト処理により開口部５０ｘを形成できる。又は、スクリーン印刷により、開口部５０ｘを有するソルダーレジスト層５０を形成してもよい。
And the opening
これにより、配線層４０の一部が開口部５０ｘ内に露出する。開口部５０ｘ内に露出する配線層４０は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。必要に応じ、開口部５０ｘの底部に露出する配線層４０の上面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、開口部５０ｘの底部に露出する配線層４０の上面に、ＯＳＰ処理等の酸化防止処理を施してもよい。なお、ソルダーレジスト層５０を形成する工程は、支持体３００の除去後であってもよい。この場合、ソルダーレジスト層５０とソルダーレジスト層６０を同時に形成するとよい。
Thereby, a part of the
次に、図３（ｃ）に示す工程では、図３（ｂ）に示す支持体３００を除去した後、絶縁層２０の下面に、配線層１０のパッド１０ａを主に露出する開口部６０ｘを備えたソルダーレジスト層６０を形成する。銅箔である支持体３００は、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。ソルダーレジスト層６０は、ソルダーレジスト層５０と同様の方法で形成できる。必要に応じ、開口部６０ｘから露出する配線層１０の下面に金属層を形成したり、酸化防止処理を施したりしてもよい。なお、前述のように、配線層１０のパッド１０ａは数μｍ〜１０数μｍ程度の間隔で隣接するため、本実施の形態では、一例として、ソルダーレジスト層６０に、配線層１０の全パッド１０ａの下面を一括で露出する１つの開口部６０ｘを設けている。
Next, in the step shown in FIG. 3C, after removing the
図３（ｃ）に示す工程の後、図３（ｃ）に示す構造体をスライサー等により切断位置Ｃで切断して個片化することにより、複数の配線基板１（図１参照）が完成する。必要に応じ、ソルダーレジスト層５０の開口部５０ｘ内に露出する配線層４０上や、ソルダーレジスト層６０の開口部６０ｘ内に露出する配線層１０上に、はんだボール等の外部接続端子を設けたり、チップキャパシタ等の電子部品を搭載したりしてもよい。又、切断前の構造体に外部接続端子を設けたり電子部品を搭載したりし、その後、構造体を切断して個片化する工程としてもよい。
After the step shown in FIG. 3C, the structure shown in FIG. 3C is cut into pieces by cutting at a cutting position C with a slicer or the like to complete a plurality of wiring boards 1 (see FIG. 1). To do. If necessary, external connection terminals such as solder balls may be provided on the
このように、第１の実施の形態に係る配線基板１では、最外の配線層１０が、樹脂のみからなり比較的溶融粘度の低い第１絶縁膜２１に埋め込まれている。そのため、配線層１０の配線密度が高い場合や、配線層１０の残銅率が高い場合であっても、絶縁性樹脂の埋め込みが不十分でボイドが発生する問題が生じ難く、又、配線層１０が補強部材と接触するおそれもない。その結果、配線基板１の絶縁信頼性を向上できる。
Thus, in the
又、絶縁層２０は、樹脂のみからなる第１絶縁膜２１と補強部材を備えた第２絶縁膜２２との２層構造であるため、絶縁層２０全体の強度は従来のプリプレグと同程度であり、配線基板１としての強度を確保できる。
Further, since the insulating
又、従来のように、補強部材を備えた絶縁膜を用いて配線層を埋め込むと、補強部材を備えた絶縁膜では埋め込みに使用できる樹脂の量が少ないため、絶縁膜の上面に凹凸が生じやすく、絶縁膜の上面に配線層を形成することが困難となる。これに対し、本実施の形態では、補強部材を備えた第２絶縁膜２２は第１絶縁膜２１上に形成され、第２絶縁膜２２の樹脂は配線層１０の埋め込みには使用されないため、第２絶縁膜２２の上面は平坦面となる。従って、第２絶縁膜２２の上面に容易に配線層４０を形成できる。
In addition, when the wiring layer is embedded using an insulating film provided with a reinforcing member as in the conventional case, the insulating film provided with the reinforcing member has a small amount of resin that can be used for embedding, so that the top surface of the insulating film is uneven. It is easy to form a wiring layer on the upper surface of the insulating film. In contrast, in the present embodiment, the second insulating
又、第１絶縁膜２１と第２絶縁膜２２の特性は任意に設定できるため、設計自由度を向上できる。例えば、第１絶縁膜２１として配線層１０との密着性に優れた樹脂を選択したり、絶縁性の高い樹脂（耐マイグレーション性が高い樹脂）を選択したり、溶融粘度の特に低い樹脂を選択したりすることが可能となる。これらは、何れも配線基板１の絶縁信頼性の向上に寄与できる。或いは、フィラー含有量等により、第１絶縁膜２１と第２絶縁膜２２のＣＴＥを個別に調整できるため、配線基板１全体での反りを低減することが容易となる。
Moreover, since the characteristics of the first insulating
又、本実施の形態では、配線層１０の側面だけではなく、配線層１０の上面も樹脂のみからなる第１絶縁膜２１で被覆されている。そのため、配線層１０と第２絶縁膜２２内の補強部材３０との距離を十分に確保できるため、特に吸湿したときの絶縁信頼性を向上することができる。
In the present embodiment, not only the side surface of the
なお、支持体３００と配線層１０とが同じ金属（例えば、銅等）からなる場合、図３（ｃ）の工程で支持体３００を除去した際に、配線層１０の下面がエッチングされ、配線層１０の下面が第１絶縁膜２１の下面よりも窪んだ状態になる場合がある。この場合、図４に示す配線基板１Ａの構造となる。配線基板１Ａも配線基板１と同等の性能である。
When the
又、配線基板１の製造工程を以下のように変形してもよい。例えば、図２（ｃ）の工程において、第１絶縁膜２１の上面に、銅箔付きのプリプレグを積層し、第２絶縁膜２２を形成してもよい。この場合、プリプレグの片面全面に銅箔が積層されており、銅箔を上面として、第１絶縁膜２１の上面にプリプレグを積層する。又は、第１絶縁膜２１の上面に、プリプレグと共に銅箔を積層して、第２絶縁膜２２を形成してもよい。
Further, the manufacturing process of the
この結果、図２（ｃ）において、第１絶縁膜２１、第２絶縁膜２２、銅箔がこの順に積層された状態となる。その後、図２（ｄ）の工程において、銅箔ごとレーザ加工を施し、絶縁層２０にビアホール２０ｘを形成する。次いで、図３（ａ）の工程において、セミアディティブ法やサブトラクティブ法により、配線層４０を形成する。この際、銅箔は配線層４０の一部として残る。
As a result, in FIG. 2C, the first insulating
又、配線基板１の製造工程を以下のように変形してもよい。例えば、図２（ｃ）の工程において、第１絶縁膜２１の上面に、プリプレグと共にプライマー層付き銅箔を積層し、第２絶縁膜２２を形成してもよい。
Further, the manufacturing process of the
この結果、図２（ｃ）において、第１絶縁膜２１、第２絶縁膜２２、プライマー層、銅箔がこの順に積層された状態となる。その後、銅箔を除去する。次いで、図２（ｄ）の工程において、プライマー層ごとレーザ加工を施し、絶縁層２０にビアホール２０ｘを形成する。次いで、図３（ａ）の工程において、セミアディティブ法やサブトラクティブ法により、配線層４０を形成する。この際、プライマー層は絶縁層２０の一部として残る。なお、プライマー層の材料等は、後述の第３絶縁膜２３と同様とすることができる。
As a result, in FIG. 2C, the first insulating
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、配線層１０の上面が第１絶縁膜２１から露出する例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<
The first modification of the first embodiment shows an example in which the upper surface of the
図５は、第１の実施の形態の変形例１に係る配線基板を例示する断面図である。図５を参照するに、第１の実施の形態の変形例１に係る配線基板２は、配線層１０の上面が第１絶縁膜２１から露出している点が配線基板１（図１参照）と相違する。
FIG. 5 is a cross-sectional view illustrating a wiring board according to
つまり、配線基板２では、第１絶縁膜２１は、配線層１０の側面のみを被覆している。第１絶縁膜２１の下面と配線層１０の下面とは、例えば、面一とすることができる。又、第１絶縁膜２１の上面と配線層１０の上面とは、例えば、面一とすることができる。言い換えれば、第１絶縁膜２１の厚さは、配線層１０の厚さと同一とすることができる。又、配線層１０の上面は第２絶縁膜２２により被覆されており、配線層４０を構成するビア配線は、第２絶縁膜２２のみを貫通するビアホール２０ｘを介して、配線層１０の上面に接続されている。
That is, in the
配線基板２を作製するには、まず、第１の実施の形態の図２（ａ）及び図２（ｂ）に示す工程を実行し、支持体３００の上面に配線層１０及び第１絶縁膜２１を形成する。或いは、以下のようにして、配線層１０及び第１絶縁膜２１を形成してもよい。まず、支持体３００の上面に、例えばエポキシ系の感光性の絶縁性樹脂を設け、感光性の絶縁性樹脂を露光及び現像によりパターニングして配線層１０を形成する部分に支持体３００の上面を露出する開口部を形成する。これにより、開口部を有する第１絶縁膜２１が作製される。そして、支持体３００をめっき給電層に利用する電解めっき法等により、第１絶縁膜２１の開口部内に露出する支持体３００の上面に電解めっきを析出させ、配線層１０を形成する。
In order to manufacture the
その後、図６（ａ）に示す工程では、半硬化状態の第１絶縁膜２１を平坦面を有する板等により支持体３００側に押圧し、第１絶縁膜２１の上面と配線層１０の上面とを面一とする。或いは、配線層１０よりも上側の部分の第１絶縁膜２１を研磨して、第１絶縁膜２１の上面と配線層１０の上面とを面一としてもよい。
Thereafter, in the step shown in FIG. 6A, the semi-cured first insulating
次に、図６（ｂ）に示す工程では、図２（ｃ）に示す工程と同様にして、第１絶縁膜２１の上面にＢステージ状態（半硬化状態）の第２絶縁膜２２を積層する。そして、第１絶縁膜２１の上面に第２絶縁膜２２を積層後、第１絶縁膜２１及び第２絶縁膜２２を所定温度に加熱して硬化させる。必要に応じて、加圧しながら加熱してもよい。この工程では、図２（ｃ）に示す工程とは異なり、配線層１０の上面は、第２絶縁膜２２により被覆される。
Next, in the step shown in FIG. 6B, the second insulating
次に、図６（ｃ）に示す工程では、図２（ｄ）に示す工程と同様にして、配線層１０の上面を露出させるビアホール２０ｘを形成する。但し、本実施の形態では、配線層１０の上面は第２絶縁膜２２により被覆されているため、第２絶縁膜２２のみを貫通するビアホール２０ｘを形成する。つまり、第１絶縁膜２１には、ビアホール２０ｘは形成されない。そのため、第１絶縁膜２１と第２絶縁膜２２の両方にビアホール２０ｘを形成する場合のように、レーザの照射条件の変更やデスミア処理の条件の調整等を考慮する必要がなく、簡易な製造工程とすることができる。
Next, in the step shown in FIG. 6C, a via
その後、第１の実施の形態の図３（ａ）〜図３（ｃ）に示す工程を実行し、更に、作製された構造体をスライサー等により個片化することにより、複数の配線基板２（図５参照）が完成する。必要に応じ、ソルダーレジスト層５０の開口部５０ｘ内に露出する配線層４０上や、ソルダーレジスト層６０の開口部６０ｘ内に露出する配線層１０上に、はんだボール等の外部接続端子を設けたり、チップキャパシタ等の電子部品を搭載したりしてもよい。又、切断前の構造体に外部接続端子を設けたり電子部品を搭載したりし、その後、構造体を切断して個片化する工程としてもよい。
Thereafter, the steps shown in FIG. 3A to FIG. 3C of the first embodiment are executed, and the manufactured structure is separated into pieces by a slicer or the like, whereby a plurality of
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、配線層１０の上面が第１絶縁膜２１から突出する例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<
図７は、第１の実施の形態の変形例２に係る配線基板を例示する断面図である。図７を参照するに、第１の実施の形態の変形例２に係る配線基板３は、配線層１０の上面が第１絶縁膜２１の上面から第２絶縁膜２２内に突出している点が配線基板１（図１参照）と相違する。
FIG. 7 is a cross-sectional view illustrating a wiring board according to
つまり、配線基板３では、第１絶縁膜２１は、配線層１０の側面の下側のみを被覆している。第１絶縁膜２１の下面と配線層１０の下面とは、例えば、面一とすることができる。又、配線層１０の側面の上側と、配線層１０の上面は、第２絶縁膜２２により被覆されている。
That is, in the
配線基板３を作製するには、まず、図８に示す工程を実行する。図８に示す工程では、第１絶縁膜２１と第２絶縁膜２２を予め積層したＢステージ状態（半硬化状態）の絶縁層２０を準備しておく。又、図８に示す工程と並行して、第１の実施の形態の図２（ａ）に示す工程を実行して、支持体３００の上面に配線層１０を形成しておく。
In order to manufacture the
そして、第１絶縁膜２１を支持体３００側に向けて、支持体３００の上面に配線層１０を被覆するように絶縁層２０を貼り付け（ラミネートし）、第１絶縁膜２１及び第２絶縁膜２２を所定温度に加熱して硬化させる。必要に応じて、加圧しながら加熱してもよい。第１絶縁膜２１の厚さを予め配線層１０よりも薄くしておくことにより、図８の下側に示すように、配線層１０の上面が第１絶縁膜２１から突出した構造とすることができる。但し、配線層１０の突出量は、配線層１０の上面が補強部材３０と接することがない程度の量に設定する必要がある。
Then, with the first insulating
なお、図８に示す工法では、第１絶縁膜２１の厚さを適宜調整することにより、図１の構造や図５の構造の配線基板を作製することもできる。又、第１絶縁膜２１の厚さによっては、図１の構造、図５の構造、及び図７の構造が１つの配線基板内に混在する場合もあり得るが、そのような構造でも問題となる点はない。
In the method shown in FIG. 8, the wiring substrate having the structure shown in FIG. 1 or the structure shown in FIG. 5 can be manufactured by appropriately adjusting the thickness of the first insulating
又、図８の絶縁層２０に代えて、図９（ａ）に示す３層構造の絶縁層２０Ａを用いてもよい。絶縁層２０Ａは、絶縁層２０の第２絶縁膜２２上に更に第３絶縁膜２３を積層した構造である。第３絶縁膜２３は、補強部材を有していない絶縁膜であり、プライマー層とも称される。
Further, an insulating
第２絶縁膜２２のような補強部材３０を有する絶縁膜では、補強部材３０の存在により、第２絶縁膜２２の上面に無電解めっきが析出し難い場合がある。この場合、セミアディティブ法等の無電解めっきを用いる配線層形成方法を採用できない。そこで、図９（ａ）では、第２絶縁膜２２の上面に第３絶縁膜２３を積層して、無電解めっきの析出を可能としている。これにより、例えばセミアディティブ法による配線層形成が可能となる。
In the insulating film having the reinforcing
第３絶縁膜２３の材料としては、例えば、第２絶縁膜２２と同じ材料系の絶縁性樹脂を、無電解めっきが析出し易いように組成調整したものを用いることができる。第３絶縁膜２３の厚さは、例えば、１〜１０μｍ程度とすることができる。
As the material of the third insulating
図９（ａ）に示すように、第１絶縁膜２１を支持体３００側に向けて、支持体３００の上面に配線層１０を被覆するように絶縁層２０Ａを貼り付け（ラミネートし）、第１絶縁膜２１、第２絶縁膜２２及び第３絶縁膜２３を所定温度に加熱して硬化させる。必要に応じて、加圧しながら加熱してもよい。第１絶縁膜２１の厚さを予め配線層１０よりも薄くしておくことにより、図９（ａ）の下側に示すように、配線層１０の上面が第１絶縁膜２１から突出した構造とすることができる。
As shown in FIG. 9A, the insulating
その後、第１の実施の形態の図２（ｄ）及び図３（ａ）と同様の工程を実行することにより、図９（ｂ）に示すように、配線層４０を形成できる。配線層４０をセミアディティブ法で形成する場合には、まず、無電解めっき法により、ビアホール２０ｘの底部に露出した配線層１０の上面、及びビアホール２０ｘの内壁面を含む絶縁層２０Ａ上に銅（Ｃｕ）等からなるシード層を形成する。更に、シード層上に配線層４０に対応する開口部を備えたレジスト層を形成する。
Thereafter, by performing the same steps as those in FIGS. 2D and 3A of the first embodiment, the
そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）等からなる配線層を形成する。続いて、レジスト層を除去した後に、配線層をマスクにして、配線層に覆われていない部分のシード層をエッチングにより除去する。これにより、絶縁層２０Ａ上にビアホール２０ｘ内に充填されたビア配線、及び絶縁層２０Ａ上（第３絶縁膜２３上）に形成された配線パターンを含む配線層４０が形成される。
Then, a wiring layer made of copper (Cu) or the like is formed in the opening of the resist layer by an electrolytic plating method using the seed layer as a power feeding layer. Subsequently, after removing the resist layer, the seed layer not covered with the wiring layer is removed by etching using the wiring layer as a mask. Thereby, the
図９（ｂ）の工程の後、第１の実施の形態の図３（ｂ）及び図３（ｃ）に示す工程を実行し、更に、作製された構造体をスライサー等により個片化することにより、図１０に示す配線基板３Ａが複数個完成する。必要に応じ、ソルダーレジスト層５０の開口部５０ｘ内に露出する配線層４０上や、ソルダーレジスト層６０の開口部６０ｘ内に露出する配線層１０上に、はんだボール等の外部接続端子を設けたり、チップキャパシタ等の電子部品を搭載したりしてもよい。又、切断前の構造体に外部接続端子を設けたり電子部品を搭載したりし、その後、構造体を切断して個片化する工程としてもよい。
After the step of FIG. 9B, the steps shown in FIG. 3B and FIG. 3C of the first embodiment are executed, and the manufactured structure is separated into pieces by a slicer or the like. Thereby, a plurality of wiring boards 3A shown in FIG. 10 are completed. If necessary, external connection terminals such as solder balls may be provided on the
なお、他の実施の形態においても、第２絶縁膜２２上に第３絶縁膜２３を積層することにより、セミアディティブ法を用いた配線層形成を行ってもよい。つまり、図１に示す配線基板１、図４に示す配線基板１Ａ、図５に示す配線基板２、後述の図１１に示す配線基板４において、絶縁層２０に代えて絶縁層２０Ａを用いてもよい。
In other embodiments, the wiring layer may be formed using the semi-additive method by laminating the third insulating
〈第２の実施の形態〉
第２の実施の形態では、３層構造の配線基板の例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<Second Embodiment>
In the second embodiment, an example of a wiring board having a three-layer structure is shown. In the second embodiment, description of the same components as those of the already described embodiments may be omitted.
図１１は、第２の実施の形態に係る配線基板を例示する断面図である。図１１を参照するに、第２の実施の形態に係る配線基板４は、配線層４０とソルダーレジスト層５０との間に、絶縁層７０及び配線層８０が挿入されている点が配線基板１（図１参照）と相違する。
FIG. 11 is a cross-sectional view illustrating a wiring board according to the second embodiment. Referring to FIG. 11, the
絶縁層７０は、絶縁層２０の上面に、配線層４０を被覆するように形成されている。絶縁層７０の材料としては、例えば、エポキシ系絶縁性樹脂等を用いることができる。絶縁層７０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層７０の厚さは、例えば１５〜３５μｍ程度とすることができる。
The insulating
なお、絶縁層７０として、第１絶縁膜２１及び第２絶縁膜２２を含む積層体を用いてもよい。この場合は、第１絶縁膜２１及び第２絶縁膜２２を含む積層体である絶縁層２０上に、第１絶縁膜２１及び第２絶縁膜２２を含む積層体である絶縁層７０が積層された構造となる。或いは、絶縁層７０は、補強部材を有してもよい。この場合、絶縁層７０を構成する絶縁性樹脂や補強部材の材質として、第２絶縁膜２２及び補強部材３０と同様のものを使用できる。
Note that a stacked body including the first insulating
第３配線層である配線層８０は、絶縁層７０上に形成されている。配線層８０は、絶縁層７０を貫通し配線層４０の上面を露出するビアホール７０ｘ内に充填されたビア配線、及び絶縁層７０の上面に形成された配線パターンを含んで構成されている。ビアホール７０ｘは、ソルダーレジスト層５０側に開口されている開口部の径が配線層４０の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。
A
配線層８０は、ビアホール７０ｘの底部に露出した配線層４０と電気的に接続されている。配線層８０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層８０を構成する配線パターンの厚さは、例えば１〜３５μｍ程度とすることができる。
The
ソルダーレジスト層５０は、絶縁層７０の上面に、配線層８０を被覆するように形成されている。ソルダーレジスト層５０は開口部５０ｘを有し、開口部５０ｘの底部には配線層８０の一部が露出している。開口部５０ｘの底部に露出する配線層８０は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。ソルダーレジスト層５０の材料や厚さは、前述の通りである。
The solder resist
配線基板４を作製するには、まず、第１の実施の形態の図２（ａ）〜図３（ａ）に示す工程を実行する。その後、図１２（ａ）に示す工程では、絶縁層２０上に配線層４０を被覆するように、例えば熱硬化性を有するフィルム状のエポキシ系絶縁性樹脂等をラミネートする。或いは、絶縁層２０上に配線層４０を被覆するように、例えば熱硬化性を有する液状又はペースト状のエポキシ系絶縁性樹脂等をスクリーン印刷、スピンコート法等により塗布する。そして、ラミネート又は塗布した絶縁性樹脂を押圧しつつ、硬化温度以上に加熱して硬化させ、絶縁層７０を作製する。必要に応じて、加圧しながら加熱してもよい。
In order to manufacture the
次に、図１２（ｂ）に示す工程では、第１の実施の形態の図２（ｄ）に示す工程と同様にして、絶縁層７０に、絶縁層７０を貫通し配線層４０の上面を露出させるビアホール７０ｘを形成する。ビアホール７０ｘをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール７０ｘの底部に露出する配線層４０の上面に付着した絶縁層２０の樹脂残渣を除去することが好ましい。
Next, in the step shown in FIG. 12B, in the same manner as the step shown in FIG. 2D of the first embodiment, the insulating
次に、図１２（ｃ）に示す工程では、第１の実施の形態の図３（ａ）に示す工程と同様にして、絶縁層７０上に配線層８０を形成する。その後、第１の実施の形態の図３（ｂ）及び図３（ｃ）に示す工程を実行し、更に、作製された構造体をスライサー等により個片化することにより、複数の配線基板４（図１１参照）が完成する。必要に応じ、ソルダーレジスト層５０の開口部５０ｘ内に露出する配線層８０上や、ソルダーレジスト層６０の開口部６０ｘ内に露出する配線層１０上に、はんだボール等の外部接続端子を設けたり、チップキャパシタ等の電子部品を搭載したりしてもよい。又、切断前の構造体に外部接続端子を設けたり電子部品を搭載したりし、その後、構造体を切断して個片化する工程としてもよい。
Next, in the step shown in FIG. 12C, the
このように、配線層４０上に絶縁層７０及び配線層８０を積層することで、３層構造の配線基板４を実現できる。配線層４０上に絶縁層及び配線層を必要数交互に積層し、４層構造以上の配線基板とすることも可能である。この際、配線層４０上に積層する１つ又は２つ以上の絶縁層として、第１絶縁膜２１及び第２絶縁膜２２を含む積層体を用いることにより、絶縁信頼性を更に高めることができる点で好適である。
Thus, by laminating the insulating
〈配線基板の応用例１〉
配線基板の応用例１では、第１の実施の形態及び第２の実施の形態に係る配線基板に半導体チップが搭載（フリップチップ実装）された半導体パッケージの例を示す。なお、配線基板の応用例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<Application example 1 of wiring board>
Application example 1 of a wiring board shows an example of a semiconductor package in which a semiconductor chip is mounted (flip chip mounting) on the wiring boards according to the first and second embodiments. In Application Example 1 of the wiring board, the description of the same components as those in the above-described embodiment may be omitted.
図１３（ａ）及び図１３（ｂ）は、応用例１に係る半導体パッケージを例示する断面図である。図１３（ａ）を参照するに、半導体パッケージ５は、図１に示す配線基板１と、半導体チップ１００と、バンプ１１０と、アンダーフィル樹脂１２０と、バンプ１３０とを有する。半導体パッケージ５において、配線基板１の第１絶縁膜２１側が半導体チップ１００が搭載されるチップ搭載面となり、配線基板１のソルダーレジスト層５０側が外部接続端子が形成される外部接続端子面となる。
13A and 13B are cross-sectional views illustrating a semiconductor package according to Application Example 1. FIG. Referring to FIG. 13A, the
半導体チップ１００は、例えば、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。半導体基板（図示せず）には、半導体集積回路（図示せず）と電気的に接続された電極パッド（図示せず）が形成されている。
The
バンプ１１０は、半導体チップ１００の電極パッド（図示せず）と、配線基板１のソルダーレジスト層６０の開口部６０ｘから露出する配線層１０とを電気的に接続している。アンダーフィル樹脂１２０は、半導体チップ１００と配線基板１（第１絶縁膜２１）との間に充填されている。バンプ１３０は、ソルダーレジスト層５０の開口部５０ｘの底部に露出する配線層４０の上面に形成された外部接続端子である。バンプ１３０は、例えば、他の配線基板（マザーボード等）や他の半導体パッケージ等と電気的に接続される。バンプ１１０及び１３０は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
The
このように、第１の実施の形態に係る配線基板１に半導体チップを搭載することにより、半導体パッケージ５を実現できる。又、図１３（ｂ）に示す半導体パッケージ６のように、第２の実施の形態に係る配線基板４に半導体チップを搭載することにより、半導体パッケージ６を実現してもよい。もちろん、配線基板１や４に代えて、配線基板１Ａ、２、３、又は３Ａを用いることも可能である。
Thus, the
なお、第１絶縁膜２１として、アンダーフィル樹脂１２０との相性の良い樹脂を選定することで、アンダーフィル樹脂１２０の充填性を高めることができる。
In addition, the filling property of the
なお、図１３の例では、配線層１０側に半導体チップ１００を搭載し、配線層４０又は８０にバンプ１３０を設ける例を示したが、配線層４０又は８０側に半導体チップ１００を搭載し、配線層１０にバンプ１３０を設けてもよい。
In the example of FIG. 13, the
〈配線基板の応用例２〉
配線基板の応用例２では、半導体パッケージ上に更に他の半導体パッケージが搭載された所謂ＰＯＰ（Package on package）構造の半導体パッケージの例を示す。なお、配線基板の応用例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<Application example 2 of wiring board>
Application example 2 of the wiring board shows an example of a so-called POP (Package on package) semiconductor package in which another semiconductor package is further mounted on the semiconductor package. In application example 2 of the wiring board, description of the same components as those of the above-described embodiment may be omitted.
図１４は、応用例２に係る半導体パッケージを例示する断面図である。図１４を参照するに、半導体パッケージ７は、配線基板４を含む第１の半導体パッケージ上に、配線基板１を含む第２の半導体パッケージが搭載された構造である。
FIG. 14 is a cross-sectional view illustrating a semiconductor package according to Application Example 2. Referring to FIG. 14, the semiconductor package 7 has a structure in which a second semiconductor package including the
第１の半導体パッケージにおいて、配線基板４の絶縁層２０側に、バンプ２２０を介して半導体チップ２１０が実装され、ソルダーレジスト層５０の開口部５０ｘから露出する配線層８０にはバンプ１３０が形成されている。又、第２の半導体パッケージにおいて、配線基板１の絶縁層２０側に、バンプ２６０を介して半導体チップ２５０が実装され、バンプ２８０を介してチップコンデンサ２７０が実装されている。
In the first semiconductor package, the
第１の半導体パッケージと第２の半導体パッケージとは、銅コアボール２３１の周囲をはんだ２３２で覆った構造のはんだボール２３０を介して接続されている。より詳しくは、第１の半導体パッケージを構成する配線基板４の配線層１０と、第２の半導体パッケージを構成する配線基板１の配線層４０とが、はんだボール２３０を介して接続されている。
The first semiconductor package and the second semiconductor package are connected via a
はんだボール２３０は、第１の半導体パッケージと第２の半導体パッケージとを接続（接合）する接合材として機能すると共に、両パッケージ間の距離（離間距離）を規定値に保持するスペーサとしても機能する。つまり、はんだ２３２が接合材として機能し、銅コアボール２３１がスペーサとして機能する。なお、はんだボール２３０の高さは、半導体チップ２１０の厚さとバンプ２２０の厚さとを合算した高さよりも高く設定されている。
The
配線基板１と配線基板４との間の空間には、封止樹脂２４０が充填されている。封止樹脂２４０の充填によって、配線基板１が配線基板４に対して固定されると共に、配線基板４に実装された半導体チップ２１０が封止される。すなわち、封止樹脂２４０は、第１の半導体パッケージと第２の半導体パッケージとを接着する接着剤として機能すると共に、半導体チップ２１０を保護する保護層として機能する。又、封止樹脂２４０を設けることにより、半導体パッケージ７全体の機械的強度を高めることができる。
A space between the
このように、第１の実施の形態に係る配線基板１や第２の実施の形態に係る配線基板４を用いて、能動部品（半導体チップ２１０等）や受動部品（チップコンデンサ２７０）を搭載したＰＯＰ構造の半導体パッケージ７を実現できる。もちろん、配線基板１や４に代えて、配線基板１Ａ、２、３、又は３Ａを用いることも可能である。
As described above, the active component (
〈第３の実施の形態〉
第３の実施の形態では、微細配線を有する配線基板の例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<Third Embodiment>
In the third embodiment, an example of a wiring board having fine wiring is shown. Note that in the third embodiment, description of the same components as those of the already described embodiments may be omitted.
［第３の実施の形態に係る配線基板の構造］
まず、第３の実施の形態に係る配線基板の構造について説明する。図１５は、第３の実施の形態に係る配線基板を例示する断面図である。図１５を参照するに、第３の実施の形態に係る配線基板８は、配線基板１（図１参照）の絶縁層２０上に絶縁層４１０、配線層４２０、絶縁層４３０、配線層４４０、絶縁層４５０、配線層４６０を順次積層した構造である。なお、図１５では、配線層１０、絶縁層２０等が図１とは上下を反転した状態で描かれている。
[Structure of Wiring Board According to Third Embodiment]
First, the structure of the wiring board according to the third embodiment will be described. FIG. 15 is a cross-sectional view illustrating a wiring board according to the third embodiment. Referring to FIG. 15, the wiring board 8 according to the third embodiment includes an insulating
絶縁層４１０、４３０、及び４５０の厚さは、絶縁層２０の厚さよりも薄く形成されている。又、配線層４２０及び４４０を構成する配線パターンの厚さは、配線層１０及び４０を構成する配線パターンの厚さよりも薄く形成されている。配線層４２０及び４４０を構成する配線パターンは、配線層１０及び４０を構成する配線パターンよりも高密度（微細配線）である。なお、絶縁層４５０上に、配線層４６０を構成するパッドを露出するソルダーレジスト層を設けてもよい。
The insulating
配線基板８において、配線層１０の他方の面と絶縁層２０の他方の面（第１絶縁膜２１の他方の面）は研磨されて平坦面とされている。絶縁層４１０は、配線層１０の他方の面と絶縁層２０の他方の面が形成する平坦面に形成されている。絶縁層４１０の材料としては、例えば、エポキシ系樹脂やフェノール系樹脂等を主成分とする感光性の絶縁性樹脂（熱硬化性）を用いることができる。絶縁層４１０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層４１０の厚さは、例えば、３〜３０μｍ程度とすることができる。
In the wiring substrate 8, the other surface of the
配線層４２０は、絶縁層４１０の他方の側に形成されている。配線層４２０は、ビアホール４１０ｘ内に充填されたビア配線、及び絶縁層４１０の他方の面に形成された配線パターンを含んで構成されている。ビアホール４１０ｘは、絶縁層４３０側に開口されている開口部の径が配線層１０の他方の面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。配線層４２０は、ビアホール４１０ｘを介して、配線層１０と電気的に接続されている。配線層４２０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層４２０を構成する配線パターンの厚さは、例えば、１〜３μｍ程度とすることができる。
The
絶縁層４３０は、絶縁層４１０の他方の面に、配線層４２０を被覆するように形成されている。絶縁層４３０の材料や厚さは、例えば、絶縁層４１０と同様とすることができる。
The insulating
配線層４４０は、絶縁層４３０の他方の側に形成されている。配線層４４０は、ビアホール４３０ｘ内に充填されたビア配線、及び絶縁層４３０の他方の面に形成された配線パターンを含んで構成されている。ビアホール４３０ｘは、絶縁層４５０側に開口されている開口部の径が配線層４２０の他方の面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。配線層４４０は、ビアホール４３０ｘを介して、配線層４２０と電気的に接続されている。配線層４４０の材料や配線層４４０を構成する配線パターンの厚さは、例えば、配線層４２０と同様とすることができる。
The
絶縁層４５０は、絶縁層４３０の他方の面に、配線層４４０を被覆するように形成されている。絶縁層４５０の材料や厚さは、例えば、絶縁層４１０と同様とすることができる。
The insulating
配線層４６０は、絶縁層４５０の他方の側に形成されている。配線層４６０は、ビアホール４５０ｘ内に充填されたビア配線、及び絶縁層４５０の他方の面から突出するパッド（ポスト）を含んで構成されている。ビアホール４５０ｘは、配線基板８の外側に開口されている開口部の径が配線層４４０の他方の面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。配線層４６０は、ビアホール４５０ｘを介して、配線層４４０と電気的に接続されている。
The
配線層４６０の材料は、例えば、配線層４２０と同様とすることができる。配線層４６０の厚さ（絶縁層４５０の他方の面から突出するパッド部分も含む）は、例えば、１０μｍ程度とすることができる。配線層４６０を構成するパッドの平面形状は、例えば、直径が２０〜３０μｍ程度の円形とすることができる。配線層４６０を構成するパッドのピッチは、例えば、４０〜５０μｍ程度とすることができる。配線層４６０を構成するパッドは、半導体チップ等と電気的に接続されるパッドとして機能する。なお、配線層４６０を構成するパッドの表面（上面のみ、又は上面及び側面）に前述の金属層を形成したり、酸化防止処理を施したりしてもよい。
The material of the
［第３の実施の形態に係る配線基板の製造方法］
次に、第３の実施の形態に係る配線基板の製造方法について説明する。図１６及び図１７は、第３の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に１個ずつ配線基板を作製し支持体を除去する工程としてもよい。
[Method for Manufacturing Wiring Board According to Third Embodiment]
Next, a method for manufacturing a wiring board according to the third embodiment will be described. 16 and 17 are diagrams illustrating a manufacturing process of the wiring board according to the third embodiment. In this embodiment, an example of a process in which a part to be a plurality of wiring boards is formed on a support, and the support is removed and separated into individual wiring boards is shown. However, one wiring board is provided on each support. It is good also as a process of producing and removing a support body.
まず、図１６（ａ）に示す工程では、図２（ａ）〜図３（ｂ）と同様の工程を実行し、支持体３００上に配線層１０、絶縁層２０、配線層４０、及びソルダーレジスト層５０を形成する。
First, in the step shown in FIG. 16A, the same steps as in FIGS. 2A to 3B are executed, and the
次に、図１６（ｂ）に示す工程では、図３（ｃ）に示す工程と同様にして、図１６（ａ）に示す支持体３００を除去する。ここで、支持体３００と配線層１０とが同じ金属（例えば、銅等）からなる場合、配線層１０の他方の面がエッチングされ、配線層１０の他方の面が第１絶縁膜２１の他方の面よりも窪んだ状態になる。
Next, in the step shown in FIG. 16B, the
次に、図１６（ｃ）に示す工程では、図１６（ｂ）に示す構造体の絶縁層２０の他方の面（第１絶縁膜２１の他方の面）をＣＭＰ法（chemical mechanical polishing法）等を用いて研磨する。この際、配線層１０の他方の面の一部を同時に研磨してもよい。これにより、配線層１０の他方の面と絶縁層２０の他方の面とは平坦面（面一）となる。なお、絶縁層２０の第１絶縁膜２１は絶縁性樹脂のみから構成されており、ガラスクロス等の補強部材を含有していないため、ガラスクロス等の補強部材が表面から突出するおそれがなく平坦化することが容易である。
Next, in the step shown in FIG. 16C, the other surface of the insulating layer 20 (the other surface of the first insulating film 21) of the structure shown in FIG. 16B is CMP (chemical mechanical polishing method). Etc. are polished. At this time, a part of the other surface of the
次に、図１７（ａ）に示す工程では、配線層１０の他方の面と絶縁層２０の他方の面が形成する平坦面に絶縁層４１０を形成する。そして、絶縁層４１０に、絶縁層４１０を貫通し配線層１０の他方の面を露出するビアホール４１０ｘを形成する。絶縁層４１０の材料としては、例えば、エポキシ系樹脂やフェノール系樹脂等を主成分とする感光性の絶縁性樹脂（熱硬化性）を用いることができる。
Next, in the step shown in FIG. 17A, the insulating
具体的には、例えば、配線層１０の他方の面と絶縁層２０の他方の面が形成する平坦面に、液状又はペースト状の絶縁性樹脂をスピンコート法等により塗布し、加熱して硬化させ、絶縁層４１０を形成する。そして、絶縁層４１０を露光及び現像し、ビアホール４１０ｘを形成する（フォトリソグラフィ法）。このように、絶縁層４１０の材料として感光性の絶縁性樹脂を用いることにより、フォトリソグラフィ法によりビアホール４１０ｘを形成できるため、微細配線の形成に好適である。なお、図１７（ａ）〜図１７（ｃ）は、図１６（ａ）〜図１６（ｃ）に対して上下が反転して描かれている。
Specifically, for example, a liquid or paste-like insulating resin is applied to the flat surface formed by the other surface of the
次に、図１７（ｂ）に示す工程では、絶縁層４１０の他方の側に、例えば、セミアディティブ法等により配線層４２０を形成する。次に、図１７（ｃ）に示す工程では、図１７（ａ）及び図１７（ｂ）に示す工程を繰り返し、絶縁層４１０の他方の側に絶縁層４３０、配線層４４０、絶縁層４５０、及び配線層４６０を順次積層する。
Next, in the step shown in FIG. 17B, the
図１７（ｃ）の工程の後、図１７（ｃ）に示す構造体をスライサー等により個片化することにより、図１５に示す配線基板８が複数個完成する。必要に応じ、配線層４６０を構成するパッドの表面（上面のみ、又は上面及び側面）に前述の金属層を形成したり、酸化防止処理を施したりしてもよい。又、絶縁層４５０の他方の面に、配線層４６０を構成するパッドを露出するソルダーレジスト層を設けてもよい。
After the step of FIG. 17C, the structure shown in FIG. 17C is separated into pieces by a slicer or the like, thereby completing a plurality of wiring boards 8 shown in FIG. If necessary, the above-described metal layer may be formed on the surface (only the upper surface, or the upper surface and side surfaces) of the pad constituting the
このように、第３の実施の形態に係る配線基板８では、配線層１０の他方の面と絶縁層２０の他方の面（第１絶縁膜２１の他方の面）は研磨されて平坦面とされている。そのため、その上に形成される絶縁層４１０、４３０、及び４５０の他方の面も平坦面となる。その結果、絶縁層４１０、４３０、及び４５０の各平坦面に微細な配線層４２０、４４０、及び４６０を容易に形成することができる。
As described above, in the wiring substrate 8 according to the third embodiment, the other surface of the
〈配線基板の応用例３〉
配線基板の応用例３では、第３の実施の形態に係る配線基板に半導体チップが搭載（フリップチップ実装）された半導体パッケージの例を示す。なお、配線基板の応用例３において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<Application example 3 of wiring board>
Application example 3 of the wiring board shows an example of a semiconductor package in which a semiconductor chip is mounted (flip chip mounting) on the wiring board according to the third embodiment. In the application example 3 of the wiring board, the description of the same components as those of the embodiment described above may be omitted.
図１８は、応用例３に係る半導体パッケージを例示する断面図である。図１８を参照するに、半導体パッケージ９は、図１５に示す配線基板８と、半導体チップ１００と、はんだバンプ１４０と、アンダーフィル樹脂１２０と、バンプ１３０とを有する。半導体パッケージ９において、配線基板８の絶縁層４５０側が半導体チップ１００が搭載されるチップ搭載面となり、配線基板８のソルダーレジスト層５０側が外部接続端子が形成される外部接続端子面となる。
FIG. 18 is a cross-sectional view illustrating a semiconductor package according to Application Example 3. Referring to FIG. 18, the semiconductor package 9 includes the wiring substrate 8 shown in FIG. 15, a
はんだバンプ１４０は、半導体チップ１００の電極パッド（図示せず）と、配線基板８の配線層４６０を構成するパッドとを電気的に接続している。なお、半導体チップ１００は銅ピラーを有していてもよい。はんだバンプ１４０の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
The
アンダーフィル樹脂１２０は、半導体チップ１００と配線基板８（絶縁層４５０）との間に充填されている。バンプ１３０は、ソルダーレジスト層５０の開口部５０ｘの底部に露出する配線層４０の表面に形成された外部接続端子である。
The
このように、第３の実施の形態に係る配線基板８に半導体チップ１００を搭載することにより、半導体パッケージ９を実現できる。
Thus, the semiconductor package 9 can be realized by mounting the
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。 The preferred embodiments and the like have been described in detail above, but the present invention is not limited to the above-described embodiments and the like, and various modifications can be made to the above-described embodiments and the like without departing from the scope described in the claims. Variations and substitutions can be added.
例えば、上記の実施の形態等では、第１絶縁膜２１の下面と配線層１０の下面（露出面）とが面一である例や、配線層１０の下面が第１絶縁膜２１の下面よりも窪んだ位置にある例を示した。しかし、配線層１０の下面は第１絶縁膜２１の下面よりも突出した位置にあってもよい。
For example, in the above-described embodiment, the lower surface of the first insulating
又、支持体３００として、銅以外に、ニッケル、クロム、鉄等、銅からなる配線層１０とは異なるエッチング液で除去可能な金属箔や金属板を用いてもよい。この場合、配線層１０の下面が第１絶縁膜２１の下面と面一となる。
In addition to copper, a metal foil or a metal plate that can be removed with an etching solution different from the
又、配線層１０と同じ金属からなる支持体３００の上面に、配線層１０と異なる金属からなるエッチングバリア層を設けてもよい。例えば、配線層１０及び支持体３００が共に銅である場合、支持体３００の上面全面に、電解めっき法等により、ニッケル、クロム、鉄等からなるエッチングバリア層を形成する。その後、エッチングバリア層上に配線層１０、絶縁層２０等を順次積層する。そして、支持体３００をエッチングで除去し、次いで、エッチングバリア層を（配線層１０をエッチングしないエッチング液を用いて）エッチングで除去し、配線基板が完成する。この場合も、配線層１０の下面が第１絶縁膜２１の下面と面一となる。
In addition, an etching barrier layer made of a metal different from the
１、２、３、４、８ 配線基板
５、６、７、９ 半導体パッケージ
１０、４０、８０、４２０、４４０、４６０ 配線層
１０ａ パッド
１０ｂ 配線パターン
２０、２０Ａ、７０、４１０、４３０、４５０ 絶縁層
２０ｘ、７０ｘ、４１０ｘ、４３０ｘ、４５０ｘ ビアホール
２１ 第１絶縁膜
２２ 第２絶縁膜
２３ 第３絶縁膜
３０ 補強部材
５０、６０ ソルダーレジスト層
５０ｘ、６０ｘ 開口部
１００、２１０、２５０ 半導体チップ
１１０、１３０、２２０、２６０、２８０ バンプ
１２０ アンダーフィル樹脂
１４０ はんだバンプ
２３０ はんだボール
２３１ 銅コアボール
２３２ はんだ
２４０ 封止樹脂
２７０ チップコンデンサ
３００ 支持体
1, 2, 3, 4, 8
Claims (10)
前記第１絶縁膜に埋め込まれ、所定面が前記第１絶縁膜の他方の面から露出するパッド及び配線パターンを有する第１配線層と、
前記第２絶縁膜の前記第１絶縁膜の一方の面と接する面の反対面に形成された配線パターン、及び前記絶縁層を貫通し前記配線パターンと前記第１配線層とを接続するビア配線、を含む第２配線層と、を有し、
前記第１絶縁膜は樹脂のみから構成され、
前記第２絶縁膜は補強部材に樹脂を含浸させた構成とされている配線基板。 A second insulating film is stacked on one surface of the first insulating film, and the other surface of the first insulating film is exposed to the outside;
A first wiring layer having a pad and a wiring pattern embedded in the first insulating film and having a predetermined surface exposed from the other surface of the first insulating film;
A wiring pattern formed on a surface of the second insulating film opposite to a surface in contact with one surface of the first insulating film, and a via wiring that penetrates the insulating layer and connects the wiring pattern and the first wiring layer; And a second wiring layer including
The first insulating film is made of resin only,
The second insulating film is a wiring board in which a reinforcing member is impregnated with a resin.
前記ビア配線は、前記第２絶縁膜及び前記第１絶縁膜を貫通し、前記所定面の反対面に接続されている請求項１記載の配線基板。 The first insulating film covers a side surface of the first wiring layer and a surface opposite to the predetermined surface,
The wiring board according to claim 1, wherein the via wiring penetrates the second insulating film and the first insulating film and is connected to a surface opposite to the predetermined surface.
前記ビア配線は、前記第２絶縁膜のみを貫通し、前記所定面の反対面に接続されている請求項１記載の配線基板。 The first insulating film covers only the side surface of the first wiring layer;
The wiring board according to claim 1, wherein the via wiring penetrates only the second insulating film and is connected to a surface opposite to the predetermined surface.
前記他の絶縁層に積層され、前記第２配線層の配線パターンと接続される第３配線層と、を有する請求項１乃至６の何れか一項記載の配線基板。 Another insulating layer laminated on the second insulating film so as to cover the wiring pattern of the second wiring layer;
The wiring board according to claim 1, further comprising: a third wiring layer stacked on the other insulating layer and connected to the wiring pattern of the second wiring layer.
前記支持体の上面に、前記第１配線層を被覆するように、樹脂のみから構成された半硬化状態の第１絶縁膜を形成する工程と、
前記第１絶縁膜上に、補強部材に樹脂を含浸させた構成とされた半硬化状態の第２絶縁膜を積層する工程と、
前記第１絶縁膜及び前記第２絶縁膜を硬化させ、前記第１絶縁膜上に前記第２絶縁膜が積層された絶縁層を作製する工程と、
前記絶縁層を貫通して前記第１配線層の上面を露出するビアホールを形成する工程と、
前記第２絶縁膜上に形成された配線パターン、及び前記ビアホール内に形成され、前記配線パターンと前記第１配線層とを接続するビア配線、を含む第２配線層を形成する工程と、を有する配線基板の製造方法。 Forming a first wiring layer on the upper surface of the support;
Forming a semi-cured first insulating film made of resin alone on the upper surface of the support so as to cover the first wiring layer;
Laminating a semi-cured second insulating film having a structure in which a reinforcing member is impregnated with resin on the first insulating film;
Curing the first insulating film and the second insulating film, and producing an insulating layer in which the second insulating film is laminated on the first insulating film;
Forming a via hole penetrating the insulating layer and exposing an upper surface of the first wiring layer;
Forming a second wiring layer including a wiring pattern formed on the second insulating film and a via wiring that is formed in the via hole and connects the wiring pattern and the first wiring layer. A method for manufacturing a wiring board.
樹脂のみから構成された半硬化状態の第１絶縁膜、及び前記第１絶縁膜上に積層された、補強部材に樹脂を含浸させた構成とされた半硬化状態の第２絶縁膜、を有する絶縁層を準備する工程と、
前記第１絶縁膜を前記支持体側に向けて、前記支持体の上面に前記第１配線層を被覆するように前記絶縁層を貼り付け、前記絶縁層を硬化させる工程と、
前記絶縁層を貫通して前記第１配線層の上面を露出するビアホールを形成する工程と、
前記第２絶縁膜上に形成された配線パターン、及び前記ビアホール内に形成され、前記配線パターンと前記第１配線層とを接続するビア配線、を含む第２配線層を形成する工程と、を有する配線基板の製造方法。 Forming a first wiring layer on the upper surface of the support;
A semi-cured first insulating film made of resin only, and a semi-cured second insulating film laminated on the first insulating film and impregnated with a resin in a reinforcing member. Preparing an insulating layer; and
Attaching the insulating layer so as to cover the first wiring layer on the upper surface of the support with the first insulating film facing the support, and curing the insulating layer;
Forming a via hole penetrating the insulating layer and exposing an upper surface of the first wiring layer;
Forming a second wiring layer including a wiring pattern formed on the second insulating film and a via wiring that is formed in the via hole and connects the wiring pattern and the first wiring layer. A method for manufacturing a wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/990,978 US9961767B2 (en) | 2015-02-10 | 2016-01-08 | Circuit board and method of manufacturing circuit board |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015024770 | 2015-02-10 | ||
| JP2015024770 | 2015-02-10 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019019117A Division JP6761064B2 (en) | 2015-02-10 | 2019-02-05 | Wiring board and its manufacturing method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016149517A true JP2016149517A (en) | 2016-08-18 |
| JP2016149517A5 JP2016149517A5 (en) | 2018-02-08 |
| JP6532750B2 JP6532750B2 (en) | 2019-06-19 |
Family
ID=56688447
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015101245A Active JP6532750B2 (en) | 2015-02-10 | 2015-05-18 | Wiring board and method of manufacturing the same |
| JP2019019117A Active JP6761064B2 (en) | 2015-02-10 | 2019-02-05 | Wiring board and its manufacturing method |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019019117A Active JP6761064B2 (en) | 2015-02-10 | 2019-02-05 | Wiring board and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP6532750B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108738231A (en) * | 2017-04-21 | 2018-11-02 | 南亚电路板股份有限公司 | Circuit board structure and forming method thereof |
| JP2018182003A (en) * | 2017-04-10 | 2018-11-15 | 日立化成株式会社 | Multilayer printed wiring board and semiconductor package |
| JP2018182004A (en) * | 2017-04-10 | 2018-11-15 | 日立化成株式会社 | Method for manufacturing laminate board, method for manufacturing printed wiring board, and method for manufacturing semiconductor package |
| JP2019216141A (en) * | 2018-06-11 | 2019-12-19 | 新光電気工業株式会社 | Wiring board and manufacturing method of wiring board |
| JP2020047735A (en) * | 2018-09-18 | 2020-03-26 | 新光電気工業株式会社 | Wiring board, lamination wiring board, semiconductor device |
| US10993322B2 (en) | 2019-04-25 | 2021-04-27 | Shinko Electric Industries Co., Ltd. | Circuit board, laminated circuit board, and method of manufacturing circuit board |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133696A (en) * | 1984-12-03 | 1986-06-20 | 日立化成工業株式会社 | Manufacture of wiring board |
| JP2007234988A (en) * | 2006-03-02 | 2007-09-13 | Epson Toyocom Corp | Substrate and method for mounting semiconductor device |
| JP2010004028A (en) * | 2008-05-23 | 2010-01-07 | Shinko Electric Ind Co Ltd | Wiring board, method of manufacturing the same, and semiconductor device |
| WO2011016555A1 (en) * | 2009-08-07 | 2011-02-10 | 日本電気株式会社 | Semiconductor device and method for manufacturing same |
| JP2013021306A (en) * | 2011-06-17 | 2013-01-31 | Sumitomo Bakelite Co Ltd | Printed wiring board and manufacturing method of the same |
-
2015
- 2015-05-18 JP JP2015101245A patent/JP6532750B2/en active Active
-
2019
- 2019-02-05 JP JP2019019117A patent/JP6761064B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133696A (en) * | 1984-12-03 | 1986-06-20 | 日立化成工業株式会社 | Manufacture of wiring board |
| JP2007234988A (en) * | 2006-03-02 | 2007-09-13 | Epson Toyocom Corp | Substrate and method for mounting semiconductor device |
| JP2010004028A (en) * | 2008-05-23 | 2010-01-07 | Shinko Electric Ind Co Ltd | Wiring board, method of manufacturing the same, and semiconductor device |
| WO2011016555A1 (en) * | 2009-08-07 | 2011-02-10 | 日本電気株式会社 | Semiconductor device and method for manufacturing same |
| JP2013021306A (en) * | 2011-06-17 | 2013-01-31 | Sumitomo Bakelite Co Ltd | Printed wiring board and manufacturing method of the same |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018182003A (en) * | 2017-04-10 | 2018-11-15 | 日立化成株式会社 | Multilayer printed wiring board and semiconductor package |
| JP2018182004A (en) * | 2017-04-10 | 2018-11-15 | 日立化成株式会社 | Method for manufacturing laminate board, method for manufacturing printed wiring board, and method for manufacturing semiconductor package |
| JP7069561B2 (en) | 2017-04-10 | 2022-05-18 | 昭和電工マテリアルズ株式会社 | Manufacturing method of laminated board, manufacturing method of printed wiring board, manufacturing method of semiconductor package |
| CN108738231A (en) * | 2017-04-21 | 2018-11-02 | 南亚电路板股份有限公司 | Circuit board structure and forming method thereof |
| JP2019216141A (en) * | 2018-06-11 | 2019-12-19 | 新光電気工業株式会社 | Wiring board and manufacturing method of wiring board |
| JP7221601B2 (en) | 2018-06-11 | 2023-02-14 | 新光電気工業株式会社 | Wiring board, method for manufacturing wiring board |
| JP2020047735A (en) * | 2018-09-18 | 2020-03-26 | 新光電気工業株式会社 | Wiring board, lamination wiring board, semiconductor device |
| JP7289620B2 (en) | 2018-09-18 | 2023-06-12 | 新光電気工業株式会社 | Wiring substrates, laminated wiring substrates, semiconductor devices |
| US10993322B2 (en) | 2019-04-25 | 2021-04-27 | Shinko Electric Industries Co., Ltd. | Circuit board, laminated circuit board, and method of manufacturing circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019083340A (en) | 2019-05-30 |
| JP6761064B2 (en) | 2020-09-23 |
| JP6532750B2 (en) | 2019-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6761064B2 (en) | Wiring board and its manufacturing method | |
| JP5886617B2 (en) | Wiring substrate, manufacturing method thereof, and semiconductor package | |
| JP6169955B2 (en) | Wiring board and manufacturing method thereof | |
| US11152293B2 (en) | Wiring board having two insulating films and hole penetrating therethrough | |
| JP6584939B2 (en) | Wiring board, semiconductor package, semiconductor device, wiring board manufacturing method, and semiconductor package manufacturing method | |
| JP6375159B2 (en) | Wiring board, semiconductor package | |
| JP5990421B2 (en) | Wiring substrate, manufacturing method thereof, and semiconductor package | |
| JP6161437B2 (en) | Wiring substrate, manufacturing method thereof, and semiconductor package | |
| US10720392B2 (en) | Wiring substrate | |
| JP2015191968A (en) | wiring board | |
| US10779406B2 (en) | Wiring substrate | |
| JP6858576B2 (en) | Manufacturing method of semiconductor devices | |
| JP6566879B2 (en) | Electronic component built-in substrate | |
| JP2017034059A (en) | Printed wiring board, semiconductor package and manufacturing method for printed wiring board | |
| JP6803249B2 (en) | Wiring board and its manufacturing method | |
| JP2009231818A (en) | Multilayer printed circuit board and method for manufacturing the same | |
| JP6341714B2 (en) | Wiring board and manufacturing method thereof | |
| JP2019192886A (en) | Wiring board and method for manufacturing wiring board | |
| US9961767B2 (en) | Circuit board and method of manufacturing circuit board | |
| JP6669330B2 (en) | Printed circuit board with built-in electronic components and method of manufacturing the same | |
| JP6671256B2 (en) | Wiring board and manufacturing method thereof | |
| JP2019212692A (en) | Wiring board and manufacturing method thereof | |
| JP2008181920A (en) | Substrate with built-in electronic component and electronic equipment using the same, and method of manufacturing substrate with built-in electronic component | |
| JP2008181921A (en) | Substrate with built-in electronic component and electronic equipment using the same, and method of manufacturing substrate with built-in electronic component | |
| JP2008205071A (en) | Electronic-component-incorporating board, electronic apparatus using the same, and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180814 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190522 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6532750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |