JP2016140053A - Method of manufacturing film bulk acoustic resonator filter - Google Patents
Method of manufacturing film bulk acoustic resonator filter Download PDFInfo
- Publication number
- JP2016140053A JP2016140053A JP2015146738A JP2015146738A JP2016140053A JP 2016140053 A JP2016140053 A JP 2016140053A JP 2015146738 A JP2015146738 A JP 2015146738A JP 2015146738 A JP2015146738 A JP 2015146738A JP 2016140053 A JP2016140053 A JP 2016140053A
- Authority
- JP
- Japan
- Prior art keywords
- polymer
- layer
- electrode
- sacrificial substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229920000642 polymer Polymers 0.000 claims abstract description 98
- 239000012528 membrane Substances 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims abstract description 41
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 238000007789 sealing Methods 0.000 claims description 31
- 239000010949 copper Substances 0.000 claims description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- 229910052802 copper Inorganic materials 0.000 claims description 27
- 229910052594 sapphire Inorganic materials 0.000 claims description 24
- 239000010980 sapphire Substances 0.000 claims description 24
- 239000000919 ceramic Substances 0.000 claims description 22
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 18
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 18
- 229910052759 nickel Inorganic materials 0.000 claims description 17
- 238000005553 drilling Methods 0.000 claims description 15
- 239000010408 film Substances 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 9
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- VZPPHXVFMVZRTE-UHFFFAOYSA-N [Kr]F Chemical compound [Kr]F VZPPHXVFMVZRTE-UHFFFAOYSA-N 0.000 claims description 6
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 4
- 230000007480 spreading Effects 0.000 claims description 4
- 238000003892 spreading Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000004549 pulsed laser deposition Methods 0.000 claims description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims description 2
- 239000003365 glass fiber Substances 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims 2
- 238000002844 melting Methods 0.000 claims 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 19
- 239000010931 gold Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229920006254 polymer film Polymers 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 239000011151 fibre-reinforced plastic Substances 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000002998 adhesive polymer Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920005597 polymer membrane Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
- H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
- H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
- H03H9/174—Membranes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
- H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
- H03H9/175—Acoustic mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Manufacturing & Machinery (AREA)
Abstract
Description
本発明は、２０１５年１月６日出願、「膜バルク音響共振器フィルタ（Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｒｅｓｏｎａｔｏｒ Ｆｉｌｔｅｒ）」という名称のＨｕｒｗｉｔｚ及びＨｕａｎｇへの米国特許出願第１４／５９０，６２１号による優先権を主張する。 The present invention claims priority from US patent application Ser. No. 14 / 590,621 to Hurwitz and Huang filed Jan. 6, 2015, entitled “Film Bulk Acoustic Resonator Filter”. To do.
本発明は、移動電話等で使用するＲＦフィルタに関する。 The present invention relates to an RF filter used in a mobile phone or the like.
移動電話は、よりスマートになってきている。いわゆる第３世代スマート・フォンから第４及び第５世代スマート・フォンへの移行に際して、無線周波数及び帯域が激増している。正確に動作可能にするためには、隣接する帯域からの信号をフィルタ除去する必要がある。 Mobile phones are getting smarter. With the transition from so-called 3rd generation smart phones to 4th and 5th generation smart phones, radio frequencies and bands have increased dramatically. In order to be able to operate correctly, it is necessary to filter out signals from adjacent bands.
ＲＦ及びマイクロ波の適用は、同調可能なデバイス及び回路の使用から大幅に助けを得ている。広い範囲にわたって同調できる構成要素の場合、フィルタは、複数の動作周波数帯域にわたって同調するように製造でき、インピーダンス整合ネットワークは、増幅器の出力レベル又はアンテナ・インピーダンスのために調節できる。 RF and microwave applications have benefited greatly from the use of tunable devices and circuits. For components that can be tuned over a wide range, the filter can be manufactured to tune over multiple operating frequency bands and the impedance matching network can be adjusted for amplifier output levels or antenna impedance.
より一層高度なスマート・フォン及び自動車内ＲＦデバイス等の需要を満たすために、異なる通信チャンネル、及び複数周波数の存在下で共存するスマート・フォン等異なるＲＦ周波数のデバイスに対して異なる周波数帯域を使用する必要があり、そうでない場合には、正常動作が妨害されることになる。このことを行う１つの方法は、ＦＢＡＲ技術をフィルタとして使用することである。 Use different frequency bands for devices with different RF frequencies, such as smart phones that coexist in the presence of different communication channels and multiple frequencies, to meet the demand for more sophisticated smart phones and in-car RF devices, etc. Otherwise, normal operation will be disturbed. One way to do this is to use FBAR technology as a filter.
ＦＢＡＲ（膜バルク音響共振器、Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｒｅｓｏｎａｔｏｒ）フィルタは、表面弾性波フィルタと比較して、より急峻な阻止曲線に対し優れた性能を有するバルク弾性波フィルタの形態である。ＦＢＡＲフィルタは、信号損失が低く、したがって移動通信技術においてより長いバッテリー寿命及びより多くの通話時間を可能にする。 An FBAR (Film Bulk Acoustic Resonator) filter is a form of a bulk acoustic wave filter that has superior performance against a steeper rejection curve compared to a surface acoustic wave filter. FBAR filters have low signal loss and thus allow longer battery life and more talk time in mobile communication technology.
大部分の用途が第３世代（３Ｇ）であったとき、４つ又は５つの異なる帯域のみがＦＢＡＲ（膜バルク音響共振器）フィルタ処理の使用から助けを得ていた。現在、世界中の通信事業者は、４Ｇ（第４世代）に進行しているため、フィルタの規格は、より一層厳しいものである。 When most applications were third generation (3G), only four or five different bands were helped by the use of FBAR (membrane bulk acoustic resonator) filtering. Currently, telecommunications carriers around the world are progressing to 4G (4th generation), so the standards for filters are much stricter.
チタン酸バリウムストロンチウム（ＢＳＴ）は、室温でペロブスカイト構造を有する中心対称圧電材料として存在する混合チタン酸塩である。ＢＳＴは、高い誘電率、低い誘電損及び低い漏れ電流密度を有し、コンデンサの誘電体として使用されている。 Barium strontium titanate (BST) is a mixed titanate that exists as a centrally symmetric piezoelectric material having a perovskite structure at room temperature. BST has a high dielectric constant, low dielectric loss and low leakage current density and is used as a capacitor dielectric.
ＢＳＴは、一般に、大規模な静電容量を比較的小さな領域で実現できるように高い誘電率を有する。更に、ＢＳＴは、印加される電界に依存する絶対誘電率を有する。したがって、薄膜ＢＳＴは、印加するＤＣ電界によって誘電率を顕著に変更できるという際立った特性を有し、これにより非常に単純な電圧可変コンデンサを可能にし、このコンデンサの静電容量は、コンデンサを通したバイアス電圧を変化させることによって同調できる。更に、バイアス電圧は、典型的にはＢＳＴコンデンサを通してどちらの方向にも印加できる。というのは、膜の絶対誘電率は、一般に約０バイアスでは対称であるためである。即ち、ＢＳＴは、典型的には電界に対して優先方向を呈さない。これらの特性は、交流電流回路内の誘電体にＢＳＴを使用することを可能にし、その結果、寸法に依存する特徴電圧では誘電材料が共振し、したがって誘電材料は、電気エネルギーを吸収し、その電気エネルギーを音響エネルギーに変化させることによってフィルタとして働くことができる。 BST generally has a high dielectric constant so that a large-scale capacitance can be realized in a relatively small region. Furthermore, BST has an absolute dielectric constant that depends on the applied electric field. Thus, the thin film BST has the outstanding characteristic that the dielectric constant can be significantly changed by the applied DC electric field, thereby enabling a very simple voltage variable capacitor, and the capacitance of this capacitor is passed through the capacitor. Can be tuned by changing the bias voltage. Furthermore, the bias voltage can be applied in either direction, typically through a BST capacitor. This is because the absolute dielectric constant of the film is generally symmetric at about 0 bias. That is, BST typically does not present a preferred direction for the electric field. These properties make it possible to use BST as a dielectric in an alternating current circuit, so that the dielectric material resonates at a characteristic voltage that depends on its dimensions, so that the dielectric material absorbs electrical energy and its It can act as a filter by changing electrical energy into acoustic energy.
Ｈｕｍｉｒａｎｇ及びＡｒｍｓｔｒｏｎｇへの米国特許第７，６７５，３８８Ｂ２号では、ＢＳＴ材料を使用した切替え同調可能な音響共振器を記載している。音響共振器は、チタン酸バリウムストロンチウム（ＢＳＴ）誘電体層を間に配置した一対の電極を備える。デバイスは、ＤＣ（直流電流）バイアス電圧をＢＳＴ誘電体層に通して印加すると、共振周波数を有する共振器としてオンに切り替えられる。また、音響共振器は、ＤＣバイアス電圧をＢＳＴ誘電体層に通して印加しなければ、オフに切り替えられる。更に、音響共振器の共振周波数は、ＤＣバイアス電圧レベルに基づいて同調でき、ＤＣバイアス電圧レベルが増大するにつれて共振周波数が増加する。 US Pat. No. 7,675,388 B2 to Humirang and Armstrong describes a switchable tunable acoustic resonator using BST material. The acoustic resonator includes a pair of electrodes with a barium strontium titanate (BST) dielectric layer disposed therebetween. The device is switched on as a resonator having a resonant frequency when a DC (direct current) bias voltage is applied through the BST dielectric layer. Also, the acoustic resonator is switched off unless a DC bias voltage is applied through the BST dielectric layer. Furthermore, the resonant frequency of the acoustic resonator can be tuned based on the DC bias voltage level, with the resonant frequency increasing as the DC bias voltage level increases.
上記明細書に記載の１つの設計において、米国特許第７，６７５，３８８Ｂ２号は、サファイア基板上に形成したそのような音響共振器を記載している。上記明細書に記載の別の設計では、そのような音響共振器は、第２の電極と基板との間に配置したエア・ギャップ上に形成される。更に記載されているのは、第２の電極と基板との間に配置した音響反射器上に形成した音響共振器であり、この音響反射器は、白金（Ｐｔ）と二酸化ケイ素（ＳｉＯ２）との複数の交替層から構成され、この交替層は、基板が引き起こす音響共振器の共振の減衰を低減する。 In one design described in the above specification, US Pat. No. 7,675,388 B2 describes such an acoustic resonator formed on a sapphire substrate. In another design described in the above specification, such an acoustic resonator is formed on an air gap disposed between the second electrode and the substrate. Further described is an acoustic resonator formed on an acoustic reflector disposed between the second electrode and the substrate, the acoustic reflector comprising platinum (Pt) and silicon dioxide (SiO 2 ). The alternating layer reduces the resonance attenuation of the acoustic resonator caused by the substrate.
ＢＳＴベースの音響共振器の機能は、ＤＣバイアス電圧を印加することによってオン又はオフに切り替えることができ、音響共振器の共振周波数は、ＤＣバイアス電圧を変化させることによって同調できる。したがって、ＢＳＴベースの音響共振器は、切替え同調可能フィルタ、及びアンテナを介して無線周波信号を送受信するデュプレクサ等、電子回路において多数の多目的使用法を有する。 The function of a BST-based acoustic resonator can be switched on or off by applying a DC bias voltage, and the resonant frequency of the acoustic resonator can be tuned by changing the DC bias voltage. Thus, BST-based acoustic resonators have a number of multipurpose uses in electronic circuits such as switched tunable filters and duplexers that transmit and receive radio frequency signals via an antenna.
本発明の第１の態様は、薄膜バルク共振器フィルタを作製する方法であって
（ａ）犠牲基板を備えるダイスを入手することであって、犠牲基板の上で、電極層の間に圧電材料を成長させる、前記入手すること；
（ｂ）各キャビティが枠組によって囲まれるようにキャビティ・アレイを画定する誘電体格子枠組を入手することであって、誘電体格子は、枠組を貫通する導電性ビアを更に備える、前記入手すること；
（ｃ）格子枠組の下面に粘着性取外し可能テープを固着させること；
（ｄ）取外し可能テープの粘着性によって、ダイを所定位置に保持する各キャビティ内にダイを位置決めすること；
（ｅ）犠牲基板を除去し、メンブレンの上及び周囲に取付けポリマーを張り合わせ、取外し可能テープを除去すること；
（ｆ）取付けポリマーを通して各メンブレンの周囲の少なくとも第１のビア及び第２のビアまで穴を穿設し、圧電材料を通してその下の電極層まで穴を穿設すること；
（ｇ）上面上に、第１のビアの上側端部と圧電層上の電極との間に第１の接続部、及び第２のビアの上側端部と圧電層の下の電極層との間に第２の接続部、並びに第１のビアの上側端部、第２のビアの上側端部並びに第１の接続部及び第２の接続部を囲む上側接続リングを作製すること；
（ｈ）下側面上に、第１のビア及び第２のビアの下側端部上の下側パッド、並びに第１のビア及び第２のビアの下側端部を囲む下側接続リングを作製すること；
（ｉ）下側接続リングよりも下に下側パッドから延在する表面実装用脚部を作製すること；
（ｊ）下側電極の下の取付けポリマーを除去すること；
（ｋ）上側蓋体を上側リングに取り付け、下側蓋体を下側リングに取り付けること、並びに
（ｌ）個々のパッケージングした薄膜バルク共振器フィルタを格子から個片化すること
を含む方法を対象とする。
A first aspect of the present invention is a method of making a thin film bulk resonator filter comprising: (a) obtaining a die comprising a sacrificial substrate, wherein a piezoelectric material is interposed between electrode layers on the sacrificial substrate. Obtaining said growing;
(B) obtaining a dielectric grating framework that defines an array of cavities such that each cavity is surrounded by the framework, the dielectric grating further comprising a conductive via extending through the framework; ;
(C) adhering an adhesive removable tape to the underside of the grid frame;
(D) positioning the die within each cavity that holds the die in place by the tackiness of the removable tape;
(E) removing the sacrificial substrate, laminating the mounting polymer on and around the membrane, and removing the removable tape;
(F) drilling holes through the attachment polymer to at least the first and second vias around each membrane and through the piezoelectric material to the underlying electrode layer;
(G) On the upper surface, a first connection portion between the upper end portion of the first via and the electrode on the piezoelectric layer, and an upper end portion of the second via and the electrode layer under the piezoelectric layer Creating an upper connection ring between the second connection portion and the upper end portion of the first via, the upper end portion of the second via, and the first connection portion and the second connection portion in between;
(H) On the lower surface, a lower pad on the lower end portion of the first via and the second via, and a lower connection ring surrounding the lower end portions of the first via and the second via. Making;
(I) producing a surface mount leg extending from the lower pad below the lower connection ring;
(J) removing the attachment polymer under the lower electrode;
(K) attaching the upper lid to the upper ring, attaching the lower lid to the lower ring, and (l) singulating individual packaged thin film bulk resonator filters from the grating. set to target.
任意選択で、犠牲基板は、単結晶ｃ面サファイアである。 Optionally, the sacrificial substrate is single crystal c-plane sapphire.
任意選択で、圧電材料は、混合チタン酸バリウムストロンチウム（ＢｘＳ（１−ｘ）ＴｉＯ３）である。 Optionally, the piezoelectric material is a mixed barium strontium titanate (B x S (1-x ) TiO 3).
任意選択で、圧電材料は、分子ビーム・エピタキシ、パルス・レーザ堆積、ＲＦスパッタリング及び原子層堆積からなる群から選択される方法によって作製する。 Optionally, the piezoelectric material is made by a method selected from the group consisting of molecular beam epitaxy, pulsed laser deposition, RF sputtering and atomic layer deposition.
好ましくは、圧電材料をエピタキシャル成長させる。 Preferably, the piezoelectric material is epitaxially grown.
任意選択で、圧電材料は単結晶である。 Optionally, the piezoelectric material is a single crystal.
任意選択で、電極層は白金又はタンタルを含む。 Optionally, the electrode layer comprises platinum or tantalum.
任意選択で、界面層は、犠牲基板と第１の電極層との間に置かれる。 Optionally, the interface layer is placed between the sacrificial substrate and the first electrode layer.
任意選択で、（ｅ）は、犠牲基板を通して界面層を照射することを含む。 Optionally, (e) includes illuminating the interface layer through the sacrificial substrate.
任意選択で、界面層は、ＡｌＮ、ＴｉＮ、ＧａＮ又はＩｎＮを含む。 Optionally, the interfacial layer comprises AlN, TiN, GaN or InN.
任意選択で、ステップ（ａ）は、犠牲基板のウェハを入手すること；界面層を犠牲基板の表面上に作製すること；界面層上に下側電極を作製すること；圧電材料エピタキシャル層を下側電極上に作製すること；上側電極を圧電層上に作製すること；電極を個片化してダイスにすることを含む。 Optionally, step (a) obtains a sacrificial substrate wafer; creates an interface layer on the surface of the sacrificial substrate; creates a lower electrode on the interface layer; Making on the side electrode; making the upper electrode on the piezoelectric layer; and singing the electrode into dice.
任意選択で、誘電体格子枠組は、金属ビアと同時焼成したセラミック母材を含む。 Optionally, the dielectric grid framework includes a ceramic matrix co-fired with metal vias.
代替的に、誘電体格子枠組は、ポリマー母材及び銅ビアを含む。 Alternatively, the dielectric grid framework includes a polymer matrix and copper vias.
任意選択で、ポリマー母材は、ガラス繊維及びセラミック充填材を更に含む。 Optionally, the polymer matrix further comprises glass fiber and ceramic filler.
任意選択で、銅ビアは、パターニングしたフォトレジスト内の直立支柱として電気メッキし、フォトレジストを剥取し、ポリマー母材をその上に張り合わせることによって作製される。 Optionally, copper vias are made by electroplating as upstanding posts in the patterned photoresist, stripping the photoresist, and laminating a polymer matrix thereon.
任意選択で、ポリマー母材は液晶ポリマーである。 Optionally, the polymer matrix is a liquid crystal polymer.
任意選択で、ダイを各キャビティ内に位置決めするステップ（ｄ）は、犠牲基板が除去可能テープ及び圧電層及び電極と上向きで接触した状態でダイを位置決めすることを含む。 Optionally, step (d) positioning the die within each cavity includes positioning the die with the sacrificial substrate in upward contact with the removable tape and piezoelectric layer and electrodes.
任意選択で、犠牲基板を除去し、メンブレンの上及び周囲に取付けポリマーを張り合わせ、取外し可能テープを除去するステップ（ｅ）は、
ダイ及び枠組の上にポリマー被覆物を張り合わせるステップ；
取付けポリマーの上に担体を施すステップ；
除去可能テープを除去するステップ；
格子枠組をハード・マスクで保護しながら、取付けポリマーを通して担体にプラズマ・エッチング又はレーザー・スカイビングするステップ；
界面層を溶融するために、犠牲基板を通して界面層を照射するステップ、
犠牲基板を除去するステップ、
取付けポリマーを施すステップ並びに
担体を除去するステップ
を含む。
(E) optionally removing the sacrificial substrate, laminating the attachment polymer on and around the membrane, and removing the removable tape;
Laminating a polymer coating on the die and the framework;
Applying a carrier on the mounting polymer;
Removing the removable tape;
Plasma etching or laser skiving through the mounting polymer to the carrier while protecting the grating framework with a hard mask;
Irradiating the interface layer through a sacrificial substrate to melt the interface layer;
Removing the sacrificial substrate;
Applying the mounting polymer as well as removing the carrier.
任意選択で、担体は金属担体であり、担体の除去は、担体をエッチング除去することを含む。 Optionally, the support is a metal support and removal of the support includes etching away the support.
任意選択で、犠牲基板は、サファイアを含み、界面層はＡｌＮ、ＴｉＮ、ＧａＮ又はＩｎＮを含み、犠牲基板を通して界面層を照射するステップは、窒化物を金属に還元し金属を溶融するためにフッ化アルゴン（ＡｒＦ）レーザ又はフッ化クリプトン（ＫｒＦ）レーザで照射すること、電極付き圧電層から犠牲基板を外すことを含む。 Optionally, the sacrificial substrate comprises sapphire, the interfacial layer comprises AlN, TiN, GaN or InN, and the step of irradiating the interfacial layer through the sacrificial substrate includes a step to reduce the nitride to the metal and melt the metal. Irradiation with an argon fluoride (ArF) laser or krypton fluoride (KrF) laser, and removal of the sacrificial substrate from the electrode-attached piezoelectric layer.
任意選択で、ダイを各キャビティ内に位置決めするステップ（ｄ）は、外側電極が除去可能テープ及び犠牲基板と上向きで接触した状態で各ダイを位置決めすることを含む。 Optionally, positioning (d) positioning the die within each cavity comprises positioning each die with the outer electrode in upward contact with the removable tape and the sacrificial substrate.
任意選択で、請求項２０、ステップ（ｅ）は、
ｉ．界面を溶融するために界面層を照射すること；
ｉｉ．犠牲基板を除去すること；
ｉｉｉ．取付けポリマーを施すこと、及び
ｉｖ．取付けポリマーを除去すること
を含む。
Optionally, claim 20, step (e) comprises:
i. Irradiating the interface layer to melt the interface;
ii. Removing the sacrificial substrate;
iii. Applying a mounting polymer; and iv. Removing the mounting polymer.
任意選択で、犠牲基板は、サファイアを含み、界面層はＡｌＮ、ＴｉＮ、ＧａＮ又はＩｎＮを含み、犠牲基板を通して界面層を照射するステップは、窒化物を金属に還元し金属を溶融するためにフッ化アルゴン（ＡｒＦ）レーザ又はフッ化クリプトン（ＫｒＦ）レーザで照射すること、電極付き圧電層から犠牲基板を外すことを含む。 Optionally, the sacrificial substrate comprises sapphire, the interfacial layer comprises AlN, TiN, GaN or InN, and the step of irradiating the interfacial layer through the sacrificial substrate includes a step to reduce the nitride to the metal and melt the metal. Irradiation with an argon fluoride (ArF) laser or krypton fluoride (KrF) laser, and removal of the sacrificial substrate from the electrode-attached piezoelectric layer.
任意選択で、取付けポリマーを施すステップは、メンブレン及び枠の下及び周囲に液晶ポリマー膜を施すことを含む。 Optionally, applying the attachment polymer includes applying a liquid crystal polymer film under and around the membrane and frame.
任意選択で、取付けポリマーを通して各メンブレンの周りの少なくとも第１のビア及び第２のビアまで穴を穿設し；圧電材料を通してその下の電極まで穴を穿設するステップ（ｆ）は、レーザ穿設及びプラズマ・エッチングのうち少なくとも１つを含む。 Optionally drilling holes through the attachment polymer to at least the first and second vias around each membrane; through the piezoelectric material to the underlying electrode (f) comprises laser drilling. And / or plasma etching.
任意選択で、ステップ（ｇ）は、外側面及び穴上にシード層を置くこと；上面上にフォトレジストを広げること；第１の接続部及び第２の接続部並びに上側接続リングに対してフォトレジストをパターニングすること；パターン内に銅を電気めっきすること；フォトレジストを剥取し、シード層を除去することを含む。 Optionally, step (g) comprises placing a seed layer on the outer surface and the hole; spreading the photoresist on the upper surface; and photolithographically with respect to the first and second connections and the upper connection ring. Patterning the resist; electroplating copper in the pattern; stripping the photoresist and removing the seed layer.
任意選択で、本方法は、フォトレジスト及びシード層を剥取する前に、Ｎｉ、Ａｕ又はＮｉ／Ａｕ接点を上側接続リングに施すことを更に含む。 Optionally, the method further comprises applying a Ni, Au or Ni / Au contact to the upper connection ring prior to stripping the photoresist and seed layer.
任意選択で、ステップ（ｈ）は、下側面及び穴上にシード層を置くこと；下側面上にフォトレジストを広げること；下側パッド及び下側接続リングに対してフォトレジストをパターニングすること；パターン内に銅を電気めっきすること；フォトレジストを剥取し、シード層を除去することを含む。 Optionally, step (h) comprises placing a seed layer on the lower side and the hole; spreading the photoresist on the lower side; patterning the photoresist against the lower pad and lower connection ring; Electroplating copper in the pattern; stripping the photoresist and removing the seed layer.
任意選択で、シード層は、上側面及び下側面に同時に施される。 Optionally, the seed layer is applied simultaneously to the upper side and the lower side.
任意選択で、第１の接続部及び第２の接続部、上側及び下側封止リング並びに下側パッドを同時に電気めっきする。 Optionally, the first and second connections, the upper and lower sealing rings, and the lower pad are electroplated simultaneously.
任意選択で、ステップ（ｉ）は、適切な厚さのフォトレジスト層を下側面に施すこと、下側パッド上の表面実装用脚部に対してフォトレジストをパターニングすること、パターン内の脚部を電気めっきすること、及びフォトレジストを下側接続リングの下まで除去すること、及びシード層を除去することを含む。 Optionally, step (i) comprises applying a photoresist layer of appropriate thickness to the lower side, patterning the photoresist against surface mounting legs on the lower pad, legs in the pattern , And removing the photoresist down to the bottom connection ring and removing the seed layer.
任意選択で、本方法は、フォトレジスト及びシード層を剥取する前に、Ｎｉ、Ａｕ又はＮｉ／Ａｕ接点を下側接続リング及び脚部に施すことを更に含む。 Optionally, the method further comprises applying Ni, Au or Ni / Au contacts to the lower connection ring and legs prior to stripping the photoresist and seed layer.
任意選択で、下側電極の下の取付けポリマーの中心領域を除去するステップ（ｊ）は、枠組及び取付けポリマーの周辺領域をハード・マスクで保護しながら取付けポリマーをプラズマ・エッチング除去することを含む。 Optionally, step (j) of removing the central region of the attachment polymer under the lower electrode includes plasma etching away the attachment polymer while protecting the framework and the peripheral region of the attachment polymer with a hard mask. .
任意選択で、本方法は、中心領域の除去によって露出した界面の残部を除去することを更に含む。 Optionally, the method further includes removing the remainder of the interface exposed by removal of the central region.
任意選択で、本方法は、上側電極の上の任意の取付けポリマーを減厚することを更に含む。 Optionally, the method further comprises reducing any attachment polymer on the upper electrode.
いくつかの実施形態では、本方法は、上側電極が下側電極への接続部から絶縁されるのを保証するために、上側電極の一部を除去することを更に含む。 In some embodiments, the method further includes removing a portion of the upper electrode to ensure that the upper electrode is insulated from the connection to the lower electrode.
任意選択で、上側蓋体及び下側蓋体は、セラミック、金属及びポリマーを含む群から選択される材料を含む。 Optionally, the upper and lower lids comprise a material selected from the group comprising ceramics, metals and polymers.
任意選択で、上側蓋体を上側リングに取り付け、下側蓋体を下側リングに取り付けるステップ（ｋ）は、接触金属をリフローさせることを含む。 Optionally, attaching the upper lid to the upper ring and attaching the lower lid to the lower ring (k) includes reflowing the contact metal.
任意選択で、上側蓋体を上側リングに取り付け、下側蓋体を下側リングに取り付けるステップ（ｌ）は、接触金属をリフローさせることを含む。 Optionally, attaching the upper lid to the upper ring and attaching the lower lid to the lower ring (l) includes reflowing the contact metal.
個々のパッケージングした薄膜バルク共振器を格子から個片化するステップ（ｎ）は、切断することを含む。 The step (n) of singulating individual packaged thin film bulk resonators from the grating involves cutting.
任意選択で、誘電体格子枠組は、誘電材料内に埋め込んだ銅分割格子を更に含み、個々にパッケージングした薄膜バルク共振器フィルタを格子から個片化するステップ（ｎ）は、銅分割格子を選択的に溶解することを含む。 Optionally, the dielectric grating framework further includes a copper divider grating embedded in the dielectric material, and the step (n) of singulating the individually packaged thin film bulk resonator filter from the grating comprises: Including selective dissolution.
次に、本発明をより良好に理解し、本発明をどのように実施するかを示すために、添付の図面を単に例として参照する。 BRIEF DESCRIPTION OF THE DRAWINGS To better understand the present invention and to show how it can be implemented, reference will now be made by way of example only to the accompanying drawings.
次に、図面を詳細に具体的に参照するが、図示の項目は、例としてのものであり、本発明の好ましい実施形態の単に例示的説明にすぎず、最も有用であって本発明の原理及び概念的態様が容易に理解されると思われるものの提供のために提示することを強調する。この点について、本発明の基本的な理解に必要であるよりも詳細に本発明の構造の詳細を示すつもりはない。本明細書は、図面と併せて、本発明のいくつかの形態をどのように実際に具体化できるかを当業者に明瞭にする。 Reference will now be made in detail to the drawings, but the illustrated items are by way of example only and are merely exemplary of the preferred embodiments of the invention and are the most useful and principles of the invention. And emphasize that the conceptual aspects are presented to provide what is likely to be easily understood. In this regard, there is no intention to show the details of the structure of the present invention in more detail than is necessary for a basic understanding of the present invention. This specification, together with the drawings, makes it clear to those skilled in the art how some aspects of the present invention may actually be embodied.
本発明は、適切な電圧及び周波数を有する交流電流を印加したときに共振する圧電メンブレンを有する音響共振器を対象とする。このことにより、音響共振器が電気信号を機械的エネルギーに変換することが可能になり、移動電話等のＲＦデバイスにノイズを引き起こすＲＦ周波数をフィルタ処理する。したがって、構成要素は、切替え同調可能な音響共振器フィルタである。 The present invention is directed to an acoustic resonator having a piezoelectric membrane that resonates when an alternating current having an appropriate voltage and frequency is applied. This allows the acoustic resonator to convert electrical signals into mechanical energy and filters out RF frequencies that cause noise in RF devices such as mobile phones. Thus, the component is an acoustic resonator filter that can be switched and tuned.
１つの高性能の圧電材料は、混合チタン酸バリウム−ストロンチウムＢｘＳ（１−ｘ）ＴｉＯ３である。 One high-performance piezoelectric material, mixing barium titanate - strontium B x S (1-x) TiO 3.
約０．８ＭＶ／ｃｍ（厚いＢＳＴメンブレンでは２４００Ａに対して１９．２Ｖ）の信号をＢＳＴメンブレンに印加すると、ＢＳＴメンブレンは共振する。このように電気的エネルギーを機械的エネルギーに変換することによって、ＢＳＴ膜は、無線周波数電子信号を吸収するフィルタとして使用できる。良好なＱ値（＞１０００）を有するそのような薄膜バルク音響共振器ＦＢＡＲフィルタは公知である。 When a signal of about 0.8 MV / cm (19.2 V for 2400 A for a thick BST membrane) is applied to the BST membrane, the BST membrane resonates. By converting electrical energy into mechanical energy in this way, the BST film can be used as a filter that absorbs radio frequency electronic signals. Such thin film bulk acoustic resonator FBAR filters with good Q values (> 1000) are known.
高い効率及び信頼性を達成するために、圧電材料は、好ましくはエピタキシャル成長され、単結晶であっても多結晶であってもよい。 In order to achieve high efficiency and reliability, the piezoelectric material is preferably epitaxially grown and may be single crystal or polycrystalline.
ＢＳＴは、適切な格子間隔を有する基板上でエピタキシャル成長できる。１つのそのような基板は、Ｃ−面＜０００１＞サファイア・ウェハである。これらは、２インチ、４インチ、６インチ及び８インチの直径並びに厚さ７５ミクロンから５００ミクロンまでの厚さで現在市販されている。 BST can be grown epitaxially on a substrate with appropriate lattice spacing. One such substrate is a C-plane <0001> sapphire wafer. These are currently commercially available in diameters of 2 inches, 4 inches, 6 inches and 8 inches and thicknesses from 75 microns to 500 microns.
メンブレンは、各側の上に不活性電極を必要とし、保護のためにパッケージングされる。メンブレンは、雰囲気及び特に水分から保護するために好ましくは気密封止、少なくとも半気密封止される。 The membrane requires an inert electrode on each side and is packaged for protection. The membrane is preferably hermetically sealed, at least semi-hermetically sealed, to protect it from the atmosphere and especially moisture.
本発明の実施形態は、パッケージングした常誘電メンブレン、及びパッケージングしたそのような圧電メンブレンの作製方法を対象とする。パッケージングは、枠並びに上部蓋体及び底部蓋体から構成される筐体である。表面実装用接点は、枠の底面上に備えられる。枠は、枠を貫通するビアを有する。底部蓋体は、枠の底面の内側周辺部に取り付けられ、メンブレンを保護する。ビアは、枠を越えて延在する底部接点に結合され、パッケージングした構成要素への表面実装を可能にする。 Embodiments of the present invention are directed to packaged paraelectric membranes and methods for making such packaged piezoelectric membranes. The packaging is a casing composed of a frame and an upper lid and a bottom lid. Surface mounting contacts are provided on the bottom surface of the frame. The frame has vias that penetrate the frame. The bottom lid is attached to the inner periphery of the bottom surface of the frame and protects the membrane. Vias are coupled to bottom contacts that extend beyond the frame, allowing surface mounting to packaged components.
第１のビアの上側端部は、接続パッドによって下側電極に結合され、第２のビアの上側端部は、第２の接続パッドによって上側電極に結合される。上部蓋体は、メンブレン、接続パッド並びに第１のビア及び第２のビアの上側端部を越えて延在する。このようにして、どの接続パッドも、どちらかの蓋体の縁部の下から外に出す必要がない。したがって、蓋体は枠に確実に緊密に取り付けられ、高品質なシールを実現する。 The upper end of the first via is coupled to the lower electrode by a connection pad, and the upper end of the second via is coupled to the upper electrode by a second connection pad. The upper lid extends beyond the upper ends of the membrane, the connection pads, and the first and second vias. In this way, it is not necessary for any connection pad to go out from under the edge of either lid. Therefore, the lid body is securely attached to the frame to realize a high-quality seal.
蓋体自体は、セラミック、シリコン、ガラス又は金属とすることができる。そのような蓋体は市販されている。構成要素がデバイス自体が気密封止されたデバイス内で使用される場合等、構成要素の気密封止が必要ではない場合、蓋体は、ポリマー等の他の材料から作製できる。とはいえ、好ましくは、そのようなポリマーは、極度に低い水分吸収を特徴とする。液晶ポリマー（ＬＣＰ）は適切な候補である。 The lid itself can be ceramic, silicon, glass or metal. Such lids are commercially available. If the component is not hermetically sealed, such as when the component is used in a device where the device itself is hermetically sealed, the lid can be made from other materials such as polymers. Nonetheless, preferably such polymers are characterized by extremely low moisture absorption. Liquid crystal polymer (LCP) is a suitable candidate.
ＢＳＴメンブレンをポリマーによって周囲の枠に取り付けることが本発明の実施形態の特徴であり、このポリマーは、メンブレンの縁部を囲み、下側面の外側周辺部を支持する。任意選択で、ポリマーは、上面の外側周辺部も支持する。蓋体と同様に、ポリマーは、好ましくは水分からの保護を強化するために液晶ポリマーＬＣＰである。 It is a feature of embodiments of the present invention that the BST membrane is attached to the surrounding frame by a polymer, which surrounds the edge of the membrane and supports the outer periphery of the lower surface. Optionally, the polymer also supports the outer periphery of the top surface. Similar to the lid, the polymer is preferably a liquid crystal polymer LCP to enhance protection from moisture.
高い音響共振を得るために、ＢＳＴ等の圧電メンブレンは、好ましくはエピタキシャル成長させる。ＢＳＴメンブレンを成長させる良好な犠牲基板は、Ｃ面単結晶サファイア・ウェハである。 In order to obtain high acoustic resonance, a piezoelectric membrane such as BST is preferably epitaxially grown. A good sacrificial substrate for growing BST membranes is a C-plane single crystal sapphire wafer.
わずかに異なる構造をもたらすいくつかの変形製造工程がある。 There are several variant manufacturing processes that result in slightly different structures.
以下で説明する２つの製造経路に共通して、ＡｌＮ、ＴｉＮ、ＧａＮ又はＩｎＮとすることができる界面層を犠牲基板上に最初に置く。界面層は、１又は２ミクロン（１０００オングストロームから２０００オングストローム）の厚さを有することができる。ポリマーによって保護される周辺部の少なくとも周囲では下側電極の下にあるこの界面層の残部は、構造体が以下で説明する作製経路によって加工されたという良好な指標である。 In common with the two manufacturing paths described below, an interfacial layer, which can be AlN, TiN, GaN or InN, is first placed on the sacrificial substrate. The interfacial layer can have a thickness of 1 or 2 microns (1000 angstroms to 2000 angstroms). The remainder of this interface layer under the lower electrode, at least around the periphery protected by the polymer, is a good indication that the structure has been processed by the fabrication path described below.
典型的には白金であるがタンタルであってもよい下側電極を界面層の上に置く。圧電材料（ＢＳＴ等）は、界面層の上に置かれ、第２の電極は、圧電材料の上に置かれる。第２の電極は、圧電材料の表面の一部のみを覆えばよく、パターン内に置くか、又は圧電材料の上にパネルめっきし、部分的に剥取することができる。次に、サファイア・ウェハを個片化して個々のダイスにする。電極及び圧電メンブレンを有する各ダイは、キャビティを画定する誘電体枠組キャビティ内に位置決めされ、ビアは、典型的には除去可能テープの上で枠を通って垂直に延び、この除去可能テープは、キャビティの底部を形成する粘着膜とすることができる。以下で説明する一つの変形工程では、ダイは、圧電材料及び電極を上向きにしてキャビティ内に設置され、以下で説明する別の変形工程では、ダイは、圧電材料及び電極を下向きにしてキャビティ内に設置される。２つの変形方法により、同様に以下で詳述するわずかに異なる構造がもたらされる。 A lower electrode, which is typically platinum but may be tantalum, is placed on the interfacial layer. A piezoelectric material (such as BST) is placed on the interface layer and a second electrode is placed on the piezoelectric material. The second electrode need only cover a portion of the surface of the piezoelectric material and can be placed in a pattern or panel plated on the piezoelectric material and partially stripped. Next, the sapphire wafer is separated into individual dice. Each die with electrodes and piezoelectric membrane is positioned within a dielectric framework cavity defining a cavity, and vias typically extend vertically through the frame over the removable tape, It can be set as the adhesive film which forms the bottom part of a cavity. In one deformation process described below, the die is placed in the cavity with the piezoelectric material and electrode facing up, and in another deformation process described below, the die is placed in the cavity with the piezoelectric material and electrode facing down. Installed. The two variants result in slightly different structures, also detailed below.
両方の構造及び工程に共通するのは、犠牲基板を除去することである。このことは、界面層を溶融するために、犠牲基板を介して界面層を照射することによって達成できる。窒化物界面層を金属化し次に溶融するために、適切なレーザを使用してサファイア犠牲基板を照射できる。適切なレーザは、２００〜４００ｍＪ／ｃｍ２の出力を有することができ、例えば１９３ｎｍの波長を有するフッ化アルゴン（ＡｒＦ）エキシマ・レーザ（レーザ）又は２４８ｎｍの波長を有するフッ化クリプトン（ＫｒＦ）エキシマ・レーザとすることができる。サファイアは、これらのレーザに透過性であるが、ＡｌＮ、ＴｉＮ、ＧａＮ又はＩｎＮの界面層は、エネルギーを吸収し、加熱され、金属に変換され、次に溶融し、サファイア基板を解放する。 Common to both structures and processes is the removal of the sacrificial substrate. This can be achieved by irradiating the interface layer through a sacrificial substrate to melt the interface layer. An appropriate laser can be used to irradiate the sapphire sacrificial substrate to metalize and then melt the nitride interface layer. A suitable laser can have an output of 200-400 mJ / cm 2 , for example an argon fluoride (ArF) excimer laser (laser) having a wavelength of 193 nm or a krypton fluoride (KrF) excimer having a wavelength of 248 nm. -It can be a laser. While sapphire is transparent to these lasers, the AlN, TiN, GaN or InN interface layer absorbs energy, is heated, converted to metal, and then melts, releasing the sapphire substrate.
最終構造では、メンブレンは、典型的には液晶ポリマーである取付けポリマーによって枠に物理的に取り付けられる。上側及び下側電極は、銅パッドによって枠の上側端部のビアの上側端部に結合され、上部蓋体は、メンブレン及びビアの上側端部を覆う。底部蓋体は、メンブレンの下のキャビティを覆い、底部枠の下側面に取り付けられる。メンブレンの上及び下のキャビティにより、メンブレンの振動が可能になるが、任意選択で機械的支持を実現するために、上側面は、最大約５ミクロンの厚さとすることができるポリマー薄層で被覆される。 In the final structure, the membrane is physically attached to the frame by an attachment polymer, typically a liquid crystal polymer. The upper and lower electrodes are coupled to the upper end of the via at the upper end of the frame by a copper pad, and the upper lid covers the upper end of the membrane and via. The bottom lid covers the cavity below the membrane and is attached to the lower side of the bottom frame. The cavities above and below the membrane allow vibration of the membrane, but optionally the upper side is coated with a thin polymer layer that can be up to about 5 microns thick to provide mechanical support Is done.
底部蓋体は、メンブレンの下の下側開口を覆い、底部蓋体の内側周辺部の周囲のシールによって枠に固定されるが、表面実装用下側接点が下側蓋体の周囲及び下側蓋体を越えてビアの下側端部に取り付けられるように固定する。 The bottom lid covers the lower opening below the membrane and is fixed to the frame by a seal around the inner periphery of the bottom lid, but the bottom contact for surface mounting is around the lower lid Fix it so that it can be attached to the lower edge of the via beyond the lid.
次に、図１、及び対応する図１ａから図１ｆまでに概略的に示した積層体を参照して、犠牲基板上に圧電メンブレンを作製する方法を詳述する。 Next, a method for producing a piezoelectric membrane on a sacrificial substrate will be described in detail with reference to FIG. 1 and the stacked body schematically shown in FIGS. 1a to 1f.
まず、犠牲基板を得る−ステップ１（ａ）。犠牲基板は、例えばｃ−カット・サファイア（Ａｌ２Ｏ３）ウェハとすることができる。ウェハ１０は、典型的には１００ミクロンから２５０ミクロンの厚さの範囲内である。サファイア・ウェハは、約２インチから約８インチまでの直径範囲で市販されている。界面層１２を犠牲基板１０の表面上で成長させる−ステップ（１ｂ）。界面層１２は、例えばＡｌＮ、ＴｉＮ、ＧａＮ又はＩｎＮ等の窒化物とすることができる。界面層１２は、典型的には１又は２ミクロンの厚さを有するが、５００オングストロームから４０００オングストロームの厚さを有することができる。 First, a sacrificial substrate is obtained—step 1 (a). The sacrificial substrate can be, for example, a c-cut sapphire (Al 2 O 3 ) wafer. Wafer 10 is typically in the range of 100 to 250 microns thick. Sapphire wafers are commercially available in diameter ranges from about 2 inches to about 8 inches. The interface layer 12 is grown on the surface of the sacrificial substrate 10-step (1b). The interface layer 12 may be a nitride such as AlN, TiN, GaN, or InN. Interfacial layer 12 typically has a thickness of 1 or 2 microns, but can have a thickness of 500 Angstroms to 4000 Angstroms.
次に、下側電極１４を界面層１２上に置く（ステップ１ｃ）。 Next, the lower electrode 14 is placed on the interface layer 12 (step 1c).
典型的には、下側電極１４は、白金又はタンタル等の不活性金属を含む。下側電極１４の厚さは、典型的には約１から２．５ミクロンの間であり、下側電極１４の上でＢＳＴがエピタキシャル成長できる構造を有する。界面層１２及び下側電極１４は、分子線エピタキシＭＢＥによって成長させることができる。 Typically, the lower electrode 14 includes an inert metal such as platinum or tantalum. The thickness of the lower electrode 14 is typically between about 1 and 2.5 microns, and has a structure in which BST can be epitaxially grown on the lower electrode 14. The interface layer 12 and the lower electrode 14 can be grown by molecular beam epitaxy MBE.
典型的にはチタン酸バリウムストロンチウムＢＳＴのエピタキシャル層である圧電材料１６の層を下側電極上に成長させる（ステップ１ｄ）。一実施形態では、圧電材料１６を分子線エピタキシＭＢＥによって成長させる。分子線エピタキシは、高真空又は超高真空（１０−８Ｐａ）で行われる。典型的には１時間当たり３０００ｎｍ未満であるＭＢＥの低い堆積速度により、膜が基板上において適切な格子間隔でエピタキシャルに成長するのを可能にする。これらの堆積速度は、他の堆積技法と同じ不純物レベルを達成するために、比例してより良好な真空を必要とする。キャリア・ガス及び超高真空環境がなければ、最も高い達成可能な純度の成長膜がもたらされる。 A layer of piezoelectric material 16, typically an epitaxial layer of barium strontium titanate BST, is grown on the lower electrode (step 1d). In one embodiment, the piezoelectric material 16 is grown by molecular beam epitaxy MBE. Molecular beam epitaxy is performed in a high vacuum or ultra-high vacuum (10 −8 Pa). The low deposition rate of MBE, typically less than 3000 nm per hour, allows the film to grow epitaxially on the substrate with the proper lattice spacing. These deposition rates require a proportionally better vacuum to achieve the same impurity level as other deposition techniques. The absence of carrier gas and ultra-high vacuum environment results in the highest achievable purity growth film.
しかし、代替的に、パルス・レーザ堆積、ＲＦスパッタリング又は原子層堆積等、他の技術を使用して界面層１２（例えばＡｌＮ、ＴｉＮ、ＧａＮ又はＩｎＮ）、下側電極１４（例えばＰｔ又はＴａ）及び圧電材料１６、例えばＢＳＴの薄膜を調製できる。 However, alternatively, the interfacial layer 12 (eg, AlN, TiN, GaN or InN), lower electrode 14 (eg, Pt or Ta) using other techniques such as pulsed laser deposition, RF sputtering or atomic layer deposition. And a thin film of piezoelectric material 16, such as BST, can be prepared.
ＢＳＴ１６のエピタキシャル成長は、良好な再現性及び最適な性能のために必要である。圧電材料１６の薄膜は、単結晶であっても多結晶であってもよい。圧電材料１６の厚さは、典型的には約１から約５ミクロンの範囲内であり、例えば約２５００オングストロームとすることができる。 The epitaxial growth of BST16 is necessary for good reproducibility and optimal performance. The thin film of the piezoelectric material 16 may be single crystal or polycrystalline. The thickness of the piezoelectric material 16 is typically in the range of about 1 to about 5 microns, and can be, for example, about 2500 angstroms.
ＢＳＴ薄膜中のストロンチウムに対するバリウムの比率は、正確に制御できる。異なる用途のために、選択されるＢ／Ｓ範囲は、約２５／７５から約７５／２５まで変更できるが、好ましくは約３０／７０から約７０／３０までの範囲内である。適切な比率は、膜厚、最大共振場（Ｖ／ｕｍ）によって管理され、混合構造体中のイオンの相対的な割合は、Ｑファクタを最適化するために使用できる。 The ratio of barium to strontium in the BST film can be accurately controlled. For different applications, the selected B / S range can vary from about 25/75 to about 75/25, but is preferably in the range of about 30/70 to about 70/30. The appropriate ratio is governed by film thickness, maximum resonance field (V / um), and the relative ratio of ions in the mixed structure can be used to optimize the Q factor.
次に、上側電極を圧電材料１６上に作製する（ステップ１ｅ）。（図１ｅｉとして示す）一変形形態では、不連続上側電極１８ｉのアレイが圧電層１６上に作製される。不連続上側電極１８ｉは、スパッタリングし、次にフォトレジスト・マスクを使用して選択的にエッチングできるか、又はフォトレジスト・マスク内で選択的にスパッタリングすることができる。 Next, the upper electrode is formed on the piezoelectric material 16 (step 1e). In one variation (shown as FIG. 1ei), an array of discontinuous upper electrodes 18i is fabricated on the piezoelectric layer 16. The discontinuous upper electrode 18i can be sputtered and then selectively etched using a photoresist mask or can be selectively sputtered within the photoresist mask.
代替的に、図１ｅｉｉに示す変形形態では、連続上側電極１８ｉｉを圧電層１６上に作製する。 Alternatively, in the variation shown in FIG. 1 iii, the continuous upper electrode 18 ii is made on the piezoelectric layer 16.
上側電極１８ｉ、１８ｉｉは、典型的には約１ミクロンの厚さを有する。 The upper electrodes 18i, 18ii typically have a thickness of about 1 micron.
典型的には、上側電極１８ｉ、１８ｉｉは、ＢＳＴと接触するアルミニウム、白金又はタンタルの第１の層、及び第１の層の上に置いた銅の第２の層を有する２つの層を備えることになる。図１ａから図１ｅｉ、図１ｅｉｉに示すように、これらのステップは、一般にサファイア・ウェハ上の一連の多数の構成要素で達成される。 Typically, the upper electrodes 18i, 18ii comprise two layers having a first layer of aluminum, platinum or tantalum in contact with the BST and a second layer of copper overlying the first layer. It will be. These steps are generally accomplished with a series of multiple components on a sapphire wafer, as shown in FIGS.
この段階で、犠牲基板１０（例えばサファイア・ウェハ）をダイシングして個々の構成要素又はダイス２０ｉ（２０ｉｉ）にする。そのような個々のダイスを図１ｆｉ及び図１ｆｉｉに示す。 At this stage, the sacrificial substrate 10 (eg, sapphire wafer) is diced into individual components or dice 20i (20ii). Such individual dice are shown in FIGS. 1fi and 1fii.
ダイス２０ｉ（２０ｉｉ）は、犠牲基板上の相互接続枠の格子によって画定したキャビティ内に位置決めできる。２つの主な加工経路がある。図２及び概略図３から概略図２２を参照して説明する第１の加工経路では、ダイス２０ｉは、圧電層１６及び電極１４、１８ｉが一番上にある状態で位置決めでき、又は図２３及び概略図２４から概略図３６を参照して説明する第２の加工経路では、ダイス２０ｉｉは、圧電層１６及び電極１４、１８ｉｉが一番上にある状態で位置決めできる。 The dice 20i (20ii) can be positioned in a cavity defined by a grid of interconnect frames on the sacrificial substrate. There are two main processing paths. In the first machining path described with reference to FIGS. 2 and 3 to 22, the die 20 i can be positioned with the piezoelectric layer 16 and the electrodes 14, 18 i on top, or FIGS. In the second machining path described with reference to the schematic diagrams 24 to 36, the die 20ii can be positioned with the piezoelectric layer 16 and the electrodes 14, 18ii on top.
図２の流れ図を参照すると、良好なＱ値を有する、パッケージングした薄膜バルク音響共振器ＦＢＡＲフィルタを作製する第１の加工経路が提示される。 Referring to the flow diagram of FIG. 2, a first processing path for creating a packaged thin film bulk acoustic resonator FBAR filter with a good Q value is presented.
図１に示す工程を介して得られた図１ｆｉの個々のダイス２０ｉは、圧電層１６及び電極１４、１８ｉｉがピック＆プレースの準備ができたリング・テープの一番上にある状態で位置決めできる。 The individual dice 20i of FIG. 1fi obtained through the process shown in FIG. 1 can be positioned with the piezoelectric layer 16 and the electrodes 14, 18ii on top of the ring tape ready for pick and place. .
この第１の加工経路では、個々のダイス２０ｉは、除去可能テープ２６上で、相互接続枠格子によって画定したキャビティ２５内で犠牲基板１０を下向きに（即ち電極１８ｉを上向きに）設置する−ステップ（２ｂ）。 In this first processing path, the individual dice 20i are placed on the removable tape 26 with the sacrificial substrate 10 facing down (i.e., the electrode 18i facing up) within the cavity 25 defined by the interconnect frame grid-step. (2b).
相互接続枠格子は、図３に示す銅ビア２４を埋入したポリマー相互接続枠格子２２であっても、図４に示す銅ビア２４を埋入したセラミック相互接続枠格子２８であってもよい。除去可能テープ２６は、例えば粘着ポリマー・メンブレンとすることができる。一般に、導電ビア２４がそこを通って垂直に延びるセラミック相互接続枠格子２８は、ＬＴＣＣ又はＨＴＣＣによって作製できる。そのようなセラミック格子は、市販されている。セラミック相互接続枠は、より良好な気密封止を有する。しかし、ポリマー枠は、一部の用途では十分な封止を実現でき、一般に製造及び工程がより安価となる。 The interconnect frame grid may be a polymer interconnect frame grid 22 with embedded copper vias 24 shown in FIG. 3 or a ceramic interconnect frame grid 28 with embedded copper vias 24 shown in FIG. . The removable tape 26 can be, for example, an adhesive polymer membrane. In general, the ceramic interconnect frame grid 28 through which the conductive vias 24 extend vertically can be made by LTCC or HTCC. Such ceramic lattices are commercially available. The ceramic interconnect frame has a better hermetic seal. However, polymer frames can provide sufficient sealing for some applications and are generally less expensive to manufacture and process.
図３に関して、ポリマー母材の相互接続枠格子２２を使用する場合、ガラス転移温度が２８０℃を上回る、好ましくは３００℃を上回る高Ｔｇのポリマーを使用すべきである。ポリマー２２が低吸水性であることは不可欠である。液晶ポリマーが理想的である。相互接続枠格子がポリマー母材を有する場合、圧電メンブレンを取り付ける母材及び／又はポリマーが液晶ポリマー（ＬＣＰ）であることが好ましい。 With reference to FIG. 3, when using a polymer matrix interconnect frame grid 22, a high Tg polymer with a glass transition temperature above 280 ° C., preferably above 300 ° C. should be used. It is essential that the polymer 22 has a low water absorption. A liquid crystal polymer is ideal. When the interconnect frame lattice has a polymer matrix, the matrix and / or polymer to which the piezoelectric membrane is attached is preferably a liquid crystal polymer (LCP).
図４に関して、相互接続枠格子２８がセラミックである場合、この格子は、例えば金、銅又はタングステン製の内蔵導電ビア２４と同時焼成されるモノリシック・セラミック支持構造体とすることができる。同時焼成セラミック技術は、軍事電子機器、ＭＥＭＳ、マイクロプロセッサ及びＲＦ用途等の電子産業向け多層パッケージングで確立されている。１つの製造業者は、Ｍｕｒａｔａである。高温及び低温両方の同時焼成セラミック、ＨＴＣＣ及びＬＴＣＣが公知である。そのような構造体は、最大８インチ×８インチのアレイで入手可能であり、Ｚｈｕｈａｉ Ａｃｃｅｓｓが開発したポリマー相互接続枠格子技術と同じスループットは可能にしないが、それでも真の気密封止を可能にする代替物である。 With respect to FIG. 4, if the interconnect frame grid 28 is ceramic, the grid may be a monolithic ceramic support structure that is co-fired with a built-in conductive via 24 made of, for example, gold, copper, or tungsten. Co-fired ceramic technology has been established in multilayer packaging for the electronics industry such as military electronics, MEMS, microprocessors and RF applications. One manufacturer is Murata. Both high and low temperature co-fired ceramics, HTCC and LTCC are known. Such structures are available in arrays up to 8 inches x 8 inches and do not allow the same throughput as the polymer interconnect frame grid technology developed by Zhuhai Access, but still allow true hermetic sealing Is an alternative to
どの種類の枠格子２２、２８を使用しても、相互接続枠格子の深さは、ダイス２０の深さよりも約５０ミクロン厚く、典型的には１５０ミクロンから３００ミクロンの範囲内である。枠２２（２８）の更なる厚みのために、圧電メンブレン１６への機械的圧力が回避される。このことは、ＢＳＴ等の圧電構造体が、構造体を通る機械的応力を電圧差に変換し、構造体を通る電気信号を機械的変形に変換するので、重要である。 Regardless of the type of frame grid 22, 28, the depth of the interconnect frame grid is about 50 microns thicker than the depth of the die 20, typically in the range of 150 to 300 microns. Due to the additional thickness of the frame 22 (28), mechanical pressure on the piezoelectric membrane 16 is avoided. This is important because piezoelectric structures such as BST convert mechanical stress through the structure into a voltage difference and convert electrical signals through the structure into mechanical deformation.
相互接続枠格子２２（２８）は、例えば粘着メンブレンとすることができる除去可能テープ２６上に位置決めされる。ピック＆プレース・ロボットを使用して、犠牲基板１０の面を下に、圧電層１６及び上側電極１８ｉの面を上にした状態で、相互接続枠格子２２（２８）の各ソケット内にダイス２０ｉを位置決めできる−ステップ（２ｂ）。 The interconnect frame grid 22 (28) is positioned on a removable tape 26, which can be, for example, an adhesive membrane. Using a pick-and-place robot, dice 20i in each socket of interconnect frame grid 22 (28) with sacrificial substrate 10 facing down and piezoelectric layer 16 and upper electrode 18i facing up. Can be positioned-step (2b).
続く加工は、セラミック相互接続枠格子及びポリマー相互接続枠格子の両方で同じであるので、次は、ポリマー相互接続枠格子を示す図を使用して工程を説明する。この所有権技術は、Ｚｈｕｈａｉ−Ａｃｃｅｓｓによって開発され、現在最大２１インチ×２５インチである枠組パネル上で非常に大型のアレイの作製を可能にする。しかし、本明細書で上述したように、最大約２００ｍｍ×２００ｍｍのセラミック相互接続枠格子が市販されており、代わりに使用できる。 Since the subsequent processing is the same for both the ceramic interconnect frame lattice and the polymer interconnect frame lattice, the process will now be described using the figures showing the polymer interconnect frame lattice. This proprietary technology was developed by Zhuhai-Access and allows the creation of very large arrays on frame panels that are currently up to 21 "x 25". However, as described hereinabove, ceramic interconnect frame grids up to about 200 mm × 200 mm are commercially available and can be used instead.
ダイス２０ｉ及び枠組２２（２８）を取付けポリマー３０で張り合わせる−ステップ（２ｃ）。取付けポリマー３０を有する、ポリマー相互接続枠組２２のキャビティ２５内のダイス２０ｉの概略図を図５に示す。取付けポリマー３０にはいくつかの市販の候補材料がある。非限定的な例にすぎないが、取付けポリマー３０には：Ａｊｉｎｏｍｏｔｏ ＡＢＦ−Ｔ３１、Ｔａｉｙｏ Ｚａｒｉｓｔｏ−１２５、Ｓｕｍｉｔｏｍｏ ＬＡＺ−７７５１及びＳｅｋｉｓｕｉ ＮＸ０４Ｈが挙げられる。 Dice 20i and framework 22 (28) are glued together with mounting polymer 30-step (2c). A schematic diagram of a die 20i in the cavity 25 of the polymer interconnect framework 22 with the attached polymer 30 is shown in FIG. There are several commercially available candidate materials for the attachment polymer 30. By way of non-limiting example, attachment polymers 30 include: Ajinomoto ABF-T31, Taiyo Zaristo-125, Sumitomo LAZ-7951, and Sekisui NX04H.
しかし、好ましくは、取付けポリマー３０は液晶ポリマーである。液晶ポリマー膜は、２４０℃から３１５℃までの温度範囲で加工できる。そのような材料は、非常に低い透水性を有し、圧電メンブレンの保護及び封止に役立つ。 Preferably, however, the attachment polymer 30 is a liquid crystal polymer. The liquid crystal polymer film can be processed in a temperature range from 240 ° C to 315 ° C. Such materials have very low water permeability and help to protect and seal the piezoelectric membrane.
取付けポリマー３０の厚さは、一般に枠２２の深さよりも５０ミクロン厚い。 The thickness of the mounting polymer 30 is typically 50 microns thicker than the depth of the frame 22.
担体２７は、取付けポリマー３０上に施される（ステップ２ｄ）。担体は、例えば銅担体等の金属担体とすることができる。得られた構造体を図６に概略的に示す。 The carrier 27 is applied on the mounting polymer 30 (step 2d). The carrier can be a metal carrier such as a copper carrier. The resulting structure is schematically shown in FIG.
次に、除去可能テープ２６を除去し、犠牲基板１０、及びビア２４を含む枠２２の底端部を露出させる（ステップ２ｅ）。得られた構造体を図７に概略的に示す。 Next, the removable tape 26 is removed, and the bottom end portion of the frame 22 including the sacrificial substrate 10 and the via 24 is exposed (step 2e). The resulting structure is schematically shown in FIG.
１つの構成要素に注目する拡大概略図であるが、処理は典型的に１つのアレイ内で生じることに留意されたい図８を参照すると、ダイ２０ｉの周囲の取付けポリマー３０を担体２７まで除去して減らす（ステップ２ｆ）。プラズマ・エッチング又はレーザ・スカイブ除去を使用できる。ステンレス鋼マスク等のハード・マスク２９を使用して枠２２（２８）を保護できる。 Although FIG. 8 is an enlarged schematic view focusing on one component, processing typically occurs in one array. Referring to FIG. 8, the mounting polymer 30 around the die 20i is removed to the carrier 27. (Step 2f). Plasma etching or laser skive removal can be used. A hard mask 29 such as a stainless steel mask can be used to protect the frame 22 (28).
次に、犠牲基板１０を除去する（ステップ２ｇ）。このことを達成する１つの方法は、犠牲基板１０を通して界面１２を加熱、溶融するレーザ照射によるものである。界面が窒化物層である場合、この窒化物層を金属に還元し、次に溶融できる。レーザ照射は、出力２００〜４００ｍＪ／ｃｍ２のパターン・レーザを使用できる。１９３ｎｍの波長を有するフッ化アルゴン（ＡｒＦ）エキシマ・レーザ（レーザ）又は２４８ｎｍの波長を有するフッ化クリプトン（ＫｒＦ）エキシマ・レーザを使用できる。サファイア基板は、こうしたレーザに透過性であるが、窒化物層は、レーザを吸収し、加熱され、金属に変換され、次に溶融し、サファイア基板が解放されて外れ、図９の構造体が残る。 Next, the sacrificial substrate 10 is removed (step 2g). One way to accomplish this is by laser irradiation that heats and melts the interface 12 through the sacrificial substrate 10. If the interface is a nitride layer, the nitride layer can be reduced to a metal and then melted. For the laser irradiation, a pattern laser having an output of 200 to 400 mJ / cm 2 can be used. An argon fluoride (ArF) excimer laser (laser) having a wavelength of 193 nm or a krypton fluoride (KrF) excimer laser having a wavelength of 248 nm can be used. Although the sapphire substrate is transparent to such a laser, the nitride layer absorbs the laser, is heated, converted to metal, then melts, and the sapphire substrate is released to release the structure of FIG. Remains.
図１０を参照すると、取付けポリマー３０が施され（ステップ２ｈ）、この取付けポリマー３０は、窒化物１２、電極１４、１８ｉ及び圧電メンブレン１６の周辺部の周りの空間を充填し、これらを枠２２、２８に取り付け、犠牲基板１０の除去により残ったキャビティを充填する。取付けポリマー３０はまた、更に５０〜１５０ミクロン枠２２、２８の下に延在する。 Referring to FIG. 10, a mounting polymer 30 is applied (step 2h), which fills the space around the periphery of the nitride 12, the electrodes 14, 18i and the piezoelectric membrane 16 and assembles them into a frame 22 , 28 and filling the remaining cavities by removing the sacrificial substrate 10. The mounting polymer 30 also extends below the 50-150 micron frames 22,28.
一実施形態では、次に担体２７を除去する。担体２７が例えば銅等の金属である場合、担体２７をエッチング除去でき（ステップ２ｉ）、図１１に概略的に示す構造体が得られる。 In one embodiment, the carrier 27 is then removed. When the carrier 27 is a metal such as copper, for example, the carrier 27 can be removed by etching (step 2i), and the structure schematically shown in FIG. 11 is obtained.
導電性ビア２４を中に通したポリマー相互接続枠格子２２のキャビティ内で取付けポリマー３０に封入した１つのメンブレン１６を示す図１２を参照すると、取付けポリマー３０を通して穴３２を穿設することによって上側電極１８ｉにアクセスでき、取付けポリマー３０及び圧電メンブレン１６を通して第２の穴３４を穿設し、下側電極層１４に到達したら穿設を止めることによって下側電極１２にアクセスできる。また、穴３６は、両側から銅ビア２４を通して穿設できる（ステップ２ｊ）。一実施形態では、レーザ穿設を使用する。別の実施形態では、例えばステンレス鋼（例えば３０４ＳＳ及び３１６ＳＳ）ハード・マスク２９（図９を参照）を参照等の適切なマスクで周囲の取付けポリマー３０を保護しながらプラズマ・エッチングを使用する。任意選択で、レーザ穿設とプラズマ・エッチングとの組合せを使用してもよい。 Referring to FIG. 12 which shows one membrane 16 encapsulated in the mounting polymer 30 within the cavity of the polymer interconnect frame grid 22 through which the conductive vias 24 pass, the upper side by drilling a hole 32 through the mounting polymer 30. The electrode 18i can be accessed, the second hole 34 is drilled through the attachment polymer 30 and the piezoelectric membrane 16, and the lower electrode 12 can be accessed by stopping the drilling when the lower electrode layer 14 is reached. Moreover, the hole 36 can be drilled through the copper via 24 from both sides (step 2j). In one embodiment, laser drilling is used. In another embodiment, plasma etching is used while protecting the surrounding mounting polymer 30 with a suitable mask, such as, for example, a stainless steel (eg, 304SS and 316SS) hard mask 29 (see FIG. 9). Optionally, a combination of laser drilling and plasma etching may be used.
次に、穿設穴３２、３４、３６を銅で充填し、相互接続枠組２２を通してビア２４に結合する（ステップ２ｋ）。同時に、封止リングを作製する。 Next, the drill holes 32, 34, 36 are filled with copper and coupled to the via 24 through the interconnect framework 22 (step 2k). At the same time, a sealing ring is produced.
図１３を参照すると、このステップは、最初に、穿設穴３２、３４、３６、及びポリマー３０の表面上をチタンＴｉ、チタンとタンタルとの組合せＴｉ／Ｔａ又はチタンとタングステンとの組合せＴｉ／Ｗ等のシード層をスパッタリングし、次に、シード層の上の銅層３８をスパッタリングすることによって達成できる。 Referring to FIG. 13, this step begins with the formation of titanium Ti, titanium / tantalum combination Ti / Ta or titanium / tungsten combination Ti / Ta on the perforations 32, 34, 36 and the surface of the polymer 30. This can be accomplished by sputtering a seed layer such as W and then sputtering a copper layer 38 over the seed layer.
次に、銅を穿設穴内にパターンめっきし、充填した穿設穴を上側パッド４０によってビアに結合し、下側パッド４２を生成し、これにより表面実装を可能にし、ビア２４へのアクセスを実現する。上側封止リング４４及び下側封止リング４６の封止は、枠組の両側上に作製され、図１４に示す構造体が得られる。このことは、フォトレジストを塗布し、このフォトレジストをパターニングし、電気めっきし、除去することによって達成できる。パッド４２は、枠内のビアに電極を接続する。上側封止リング４４及び下側封止リング４６を置く。得られた構造体を図１４に示す。 Next, copper is pattern plated into the drilled holes, and the filled drilled holes are bonded to the vias by the upper pads 40 to create the lower pads 42, thereby enabling surface mounting and providing access to the vias 24. Realize. The upper sealing ring 44 and the lower sealing ring 46 are sealed on both sides of the frame to obtain the structure shown in FIG. This can be accomplished by applying a photoresist, patterning, electroplating and removing the photoresist. The pad 42 connects an electrode to the via in the frame. Place the upper sealing ring 44 and the lower sealing ring 46. The obtained structure is shown in FIG.
図１５を参照すると、下側Ｃｕ支柱４８は、フォトレジストを塗布し、このフォトレジストをパターニングし、電気めっきし、除去することによって置かれる。下側銅支柱４８は、ランド・グリッド・アレイＬＧＡ又はボール・グリッド・アレイＢＧＡパッドを形成し、少なくとも１００ミクロンの厚さでなければならない。下側封止リング４６は、下側銅支柱５０を含まない。上側封止リング４４は、メンブレン１６及びパッド４０を囲み、パッドの上及び周囲の蓋体の気密封止を可能にする。典型的には、上側封止リング４４は、相互接続枠組を個々の構成要素に区分した後に相互接続枠の上面の外側周辺部になるものの上に作製される。 Referring to FIG. 15, the lower Cu post 48 is placed by applying a photoresist, patterning, electroplating and removing the photoresist. The lower copper post 48 forms a land grid array LGA or ball grid array BGA pad and must be at least 100 microns thick. The lower sealing ring 46 does not include the lower copper support 50. An upper sealing ring 44 surrounds the membrane 16 and the pad 40 and allows a hermetic seal of the lid over and around the pad. Typically, the upper sealing ring 44 is made on what will become the outer periphery of the upper surface of the interconnect frame after the interconnect framework has been partitioned into individual components.
図１６を参照すると、接着を促進するために、封止リング４４、４６及び支柱４８は、Ｎｉ、Ａｕ又はＮｉ／Ａｕで被覆できる（ステップ２ｍ）。 Referring to FIG. 16, in order to promote adhesion, the sealing rings 44, 46 and struts 48 can be coated with Ni, Au or Ni / Au (step 2m).
図１７を参照すると、次に、シード層３２を除去する（ステップ２ｎ）。 Referring to FIG. 17, next, the seed layer 32 is removed (step 2n).
次に、圧電メンブレン１４を覆う取付けポリマー３０は、電極間を腐食するための制御されたプラズマを使用して各側から減厚でき（ステップ２ｏ）、図１８の構造体がもたらされる。取付けポリマー膜を減厚する目的は、圧電メンブレン１６を共振可能にすることである。しかし、任意選択では、機械的支持を与えるために、ポリマーの薄層（最大５ミクロン）を圧電メンブレン１６の上に保持する。上部電極１８ｉの上の取付けポリマー膜３０の厚さは、ＢＳＴ ＦＢＡＲの所望のＱに応じて、あらゆる所望の厚さに合わせることができる。 The mounting polymer 30 covering the piezoelectric membrane 14 can then be reduced from each side using a controlled plasma to corrode between the electrodes (step 2o), resulting in the structure of FIG. The purpose of reducing the thickness of the attached polymer film is to make the piezoelectric membrane 16 resonant. However, optionally, a thin layer of polymer (up to 5 microns) is held on the piezoelectric membrane 16 to provide mechanical support. The thickness of the mounting polymer film 30 over the top electrode 18i can be tailored to any desired thickness depending on the desired Q of the BST FBAR.
任意選択で、図１９に示すように、取付けポリマー膜３０は、圧電メンブレン１６のすぐ下まで除去できる。 Optionally, as shown in FIG. 19, the attachment polymer film 30 can be removed just below the piezoelectric membrane 16.
図２０を参照すると、上部蓋体５２及び底部蓋体５４は、圧電メンブレン１６の下及び上に位置決めされ、相互接続枠上のＮｉ／Ａｕ封止リングに結合される（ステップ２ｐ）。パッケージ枠上でＮｉ、Ａｕ又はＮｉ／Ａｕ５０を被覆した封止リング４４、４６に対応する蓋体５２、５４上にＡｓ／Ｓｎ封止リング接点を使用すると、Ａｓ／Ｓｎ共晶でリフローが可能になり、この共晶は、約３２０℃〜３４０℃の温度で発生し、蓋体５２、５４をパッケージ枠の上部及び底部上の所定位置に封止し、それによって圧電メンブレン１６を気密封入する。 Referring to FIG. 20, the top lid 52 and the bottom lid 54 are positioned below and above the piezoelectric membrane 16 and bonded to the Ni / Au sealing ring on the interconnect frame (step 2p). Using As / Sn sealing ring contacts on lids 52, 54 corresponding to sealing rings 44, 46 coated with Ni, Au or Ni / Au 50 on the package frame, reflow is possible with As / Sn eutectic. The eutectic is generated at a temperature of about 320 ° C. to 340 ° C., and the lids 52 and 54 are sealed at predetermined positions on the top and bottom of the package frame, thereby hermetically sealing the piezoelectric membrane 16. .
あらゆる市販の蓋体５２、５４を使用できる。蓋体５２、５４は、ＬＣＰ、セラミック、シリコン、ガラス又は金属とすることができる。そのようなパッケージング解決策は、ＭＥＭＳパッケージで使用される。枠を封止するためにニッケル及び金でめっきされ、金スズ共晶がもたらされる蓋体は、市販されており、軍事規格に適合する。ガラス封止材を有するセラミック蓋体も入手可能である。 Any commercially available lid 52, 54 can be used. The lids 52, 54 can be LCP, ceramic, silicon, glass or metal. Such packaging solutions are used in MEMS packages. Lids plated with nickel and gold to seal the frame, resulting in a gold-tin eutectic, are commercially available and meet military standards. Ceramic lids with glass encapsulants are also available.
蓋体５２、５４は、例えばＢＳＴメンブレンを酸素及び水分から保護する窒素環境等の不活性ガス環境内で、枠の封止リング４４、４６上の所定位置に位置決め、結合できる。 The lids 52 and 54 can be positioned and coupled to predetermined positions on the frame sealing rings 44 and 46 in an inert gas environment such as a nitrogen environment that protects the BST membrane from oxygen and moisture, for example.
好ましくは、上部蓋体５２は、メンブレンを枠内のビアに接続するパッド４０を覆う一方で、底部蓋体５４は、パッケージ６０を基板に表面結合させるために下側銅支柱４８まで外に延在しない。したがって、どちらかの蓋体の下に導体を延ばすと蓋体の封止性能を低下させる可能性があるが、導体を延ばすことが不必要になる。 Preferably, the top lid 52 covers the pad 40 connecting the membrane to the vias in the frame, while the bottom lid 54 extends out to the lower copper post 48 for surface bonding the package 60 to the substrate. Not present. Therefore, if the conductor is extended under one of the lids, the sealing performance of the lid may be lowered, but it is unnecessary to extend the conductor.
構成要素を表面実装する下側銅支柱４４は、底部蓋体５４よりも下に延在する。 A lower copper post 44 that surface mounts the components extends below the bottom lid 54.
この段階で、相互接続枠格子を個片化して（ステップ２ｑ）個別の構成要素６０にすることができ、それぞれの構成要素６０は、上部蓋体５２と底部蓋体５４との間及び周囲相互接続枠２２に封入される。図２０を参照。代替的に、個片化は、更なるステップの前又はその後に行うことができる。 At this stage, the interconnect frame grid can be singulated (step 2q) into individual components 60, each component 60 between the top lid 52 and the bottom lid 54 and surrounding each other. It is enclosed in the connection frame 22. See FIG. Alternatively, singulation can occur before or after further steps.
上面及び底面図を図２１及び図２２に示す。 Top and bottom views are shown in FIGS.
典型的には底部電極１４の下の底部電極１４と支持ポリマー３０との間にわずかな界面層１２も存在することに留意されたい。界面層は、ＡｌＮ、ＴｉＮ、ＧａＮ又はＩｎＮ又はＡｌ、Ｔｉ、ＧＡ又はＩｎとすることができる。この界面層は、構造体が本明細書に記載の作製経路のうち１つ、又はそれらの変形形態によって加工されたという良好な指標である。 Note that there is also a slight interfacial layer 12 between the bottom electrode 14 below the bottom electrode 14 and the support polymer 30. The interface layer can be AlN, TiN, GaN or InN or Al, Ti, GA or In. This interfacial layer is a good indication that the structure has been processed by one of the fabrication paths described herein, or variations thereof.
図２３を参照すると、変形工程が示される。本質的に、図２に示す第１の作製経路と図２３に示す第２の作製経路との間の主な相違は、図２３に示す工程ではダイ２０ｉｉが面を下にして枠組キャビティのキャビティ２５内に位置決めされることである。やはり、枠組はポリマー枠組２２であっても、セラミック枠組２８であってもよく、枠組を通る金属ビア２４を含むことになる。まず、圧電メンブレンを有するダイスを得る−ステップ２３（ｉ）。図１に示した工程を使用できる。 Referring to FIG. 23, the deformation process is shown. In essence, the main difference between the first fabrication path shown in FIG. 2 and the second fabrication path shown in FIG. 23 is that in the process shown in FIG. Is positioned within 25. Again, the framework may be a polymer framework 22 or a ceramic framework 28 and will include metal vias 24 through the framework. First, a die with a piezoelectric membrane is obtained—step 23 (i). The process shown in FIG. 1 can be used.
ダイスは、除去可能テープの上で、電極を下方に犠牲基板を上方にして枠組キャビティのキャビティ内に設置される−ステップ２３（ｉｉ）。 The dice are placed on the removable tape in the cavity of the framework cavity with the electrode down and the sacrificial substrate up—step 23 (ii).
除去可能テープ２６の上で、電極１８ｉｉを下方に（犠牲基板１０を上方に）してダイ２０ｉｉを位置決めした枠組２２を図２４に概略的に示す。 FIG. 24 schematically shows a frame 22 in which the die 20ii is positioned on the removable tape 26 with the electrode 18ii downward (the sacrificial substrate 10 upward).
この変形工程では、次に、レーザを使用して犠牲基板を通して界面層１２を照射して界面層を溶融し、犠牲基板が外れ−ステップ２３（ｉｉｉ）、図２５に示す構造体が得られる。 In this deformation process, the interface layer 12 is then irradiated through the sacrificial substrate using a laser to melt the interface layer, and the sacrificial substrate is removed—step 23 (iii), resulting in the structure shown in FIG.
次に、除去可能テープ２６上の、金属ビア２が中に通り、電極付き圧電薄膜７０を枠組のキャビティ２５内に有するポリマー枠組２２又はセラミック枠組２８を、取付けポリマー３０で被覆し、この取付けポリマー３０は、電極付き圧電薄膜７０を枠組２２（２８）に取り付け、枠組２２、２８を５０〜１５０ミクロン越えて延在し−ステップ２３（ｉｖ）、図２６に示す構造体が得られる。取付けポリマー３０は、例えば膜として施すことができる。好ましくは、水分吸収を最小にするために液晶ポリマーを使用する。 Next, a polymer framework 22 or ceramic framework 28 having a metal via 2 passing through it and having a piezoelectric thin film 70 with electrodes in the cavity 25 of the framework on the removable tape 26 is coated with the mounting polymer 30, and this mounting polymer 30 attaches the electrode-attached piezoelectric thin film 70 to the frame 22 (28) and extends beyond the frames 22, 28 by 50-150 microns—step 23 (iv), resulting in the structure shown in FIG. The attachment polymer 30 can be applied as a membrane, for example. Preferably, a liquid crystal polymer is used to minimize moisture absorption.
次に、除去可能テープ２６を除去し−ステップ２３（ｖ）、図２７に示す構造体が得られる。 The removable tape 26 is then removed—step 23 (v), resulting in the structure shown in FIG.
穴１３４は、ポリマーを通して枠内のビア２４まで下に穿設でき、更なる穴１３６は、圧電層１６を通して穿設して内側電極１４にアクセスでき、図２８に示す構造体が得られる−ステップ２３（ｖｉ）。穴１３６、１３８は、レーザ穿設及び／又はマスクによる選択的プラズマ・エッチングによって作製できる。 A hole 134 can be drilled down through the polymer to the via 24 in the frame, and a further hole 136 can be drilled through the piezoelectric layer 16 to access the inner electrode 14, resulting in the structure shown in FIG. 23 (vi). The holes 136, 138 can be created by laser drilling and / or selective plasma etching with a mask.
シード層１３８は、両側に施され、穿設穴１３６、１３８の表面を被覆し、図２９に示す構造体が得られる−ステップ２３（ｖｉｉ）。 Seed layer 138 is applied to both sides and covers the surface of drill holes 136, 138, resulting in the structure shown in FIG. 29—step 23 (vii).
次に、接続パッド１４０、１４２及び封止リング１４４、１４６を作製する−ステップ２３（ｖｉｉｉ）。１つの作製経路は、２つの表面上にフォトレジスト層を塗布し、パターニングし、各側上でパターン内に銅を電気めっきすることによって、穴１３６、１３８を充填するものであり、図３０に示す構造体が得られる。 Next, the connection pads 140, 142 and the sealing rings 144, 146 are produced—step 23 (viii). One fabrication path is to fill holes 136, 138 by applying a photoresist layer on two surfaces, patterning, and electroplating copper into the pattern on each side, as shown in FIG. The structure shown is obtained.
図３１を参照すると、ビア・ポスト１４８は、ランド・グリッド・アレイＬＧＡに結合するため等、表面実装のために、下側封止リング１４４を十分に越えて下側パッド（１４０−ここでは図の上部に示す）から成長させる−ステップ２３（ｉｘ）。 Referring to FIG. 31, the via post 148 extends well beyond the lower sealing ring 144 for surface mounting, such as to couple to the land grid array LGA, 140--here Step 23 (ix).
次に、封止リング１４４、１４６及びビア・ポスト１４８をニッケルＮｉ及び金Ａｕ又はＮｉ／Ａｕ接続部５０で電気めっきし−ステップ２３（ｘ）、図３２に示す構造体が得られる。フォトレジストを剥取する。 The sealing rings 144, 146 and via posts 148 are then electroplated with nickel Ni and gold Au or Ni / Au connections 50—step 23 (x), resulting in the structure shown in FIG. Strip the photoresist.
シード層１３８をエッチング除去し−ステップ（２３ｘｉ）、図３３に示す構造体が得られる（１８０°の回転も経ている）。 The seed layer 138 is etched away—step (23xi), resulting in the structure shown in FIG. 33 (also undergoing a 180 ° rotation).
上側電極１８ｉｉは、適切なウェット・エッチング又はドライ・エッチングを使用して部分的にエッチング除去され、図３４に示す構造体が得られる−ステップ２３（ｘｉｉ）。 Upper electrode 18ii is partially etched away using a suitable wet or dry etch, resulting in the structure shown in FIG. 34—step 23 (xii).
圧電膜１６の下のポリマー３０は、周囲のポリマー及び終端を保護するステンレス鋼マスク等の（図９に示す）ハード・マスク２９を使用してエッチング除去できる−ステップ２３（ｘｉｉｉ）。得られた構造体の概略図を図３５に示す。 The polymer 30 under the piezoelectric film 16 can be etched away using a hard mask 29 (shown in FIG. 9) such as a stainless steel mask that protects the surrounding polymer and termination—step 23 (xiii). A schematic view of the resulting structure is shown in FIG.
第１の実施形態を参照して本明細書で上記したように、対応する金−スズ接触リングを有する蓋体１５２、１５４を施し−ステップ２３（ｘｉｖ）、加熱してＡｕ／Ｓｎ共晶のリフローを生じさせることによって構造体の封止リングに結合できる。得られた構造体を図３６に示す。 Apply lids 152, 154 with corresponding gold-tin contact rings as described herein above with reference to the first embodiment—step 23 (xiv), heated to Au / Sn eutectic It can be coupled to the sealing ring of the structure by causing reflow. The resulting structure is shown in FIG.
Ｃｏｍｂｏ Ｌｉｄｓ（商標登録）として市場に出回っていることがある、はんだシール蓋体は、半導体産業で高い信頼性のパッケージングに使用される標準的な構成要素である。このはんだシール蓋体は、耐食性及び耐湿性及び確実なパッケージングを実現する。これらは、軍事規格ＭＩＬ−Ｍ−３８５１０にも適合する。 Solder seal lids, which may be on the market as Combo Lids (R), are standard components used for reliable packaging in the semiconductor industry. This solder seal lid provides corrosion and moisture resistance and reliable packaging. They also conform to the military standard MIL-M-38510.
代替パッケージでは、セラミック蓋体をガラス封止材と共に使用できるか、又はデバイス全体が次に気密封止される場合等、構成要素の気密封止を必要としない場合、他の封止材であるエポキシを使用できる。適切な場合、気密封止を必要としない場合等、液晶ポリマー蓋体等のプラスチック蓋体をパッケージ上の低温ＬＣＰの封止リングで使用できる。 In alternative packages, the ceramic lid can be used with a glass encapsulant, or other encapsulant if a hermetic seal of the component is not required, such as when the entire device is then hermetically sealed Epoxy can be used. Where appropriate, plastic lids such as liquid crystal polymer lids can be used in the low temperature LCP sealing ring on the package, such as when no hermetic sealing is required.
前述のように、作製は典型的には複数アレイ内で行われる。次に、枠格子を個片化して個々の構成要素にできる−ステップ２３（ｘｖ）。しかし、代替的に、個片化をプラズマ減厚する前に行うことができ、これにより個々の構成要素の同調が個別に可能になることは了解されよう。得られた構造体を図３７に示す。個片化は以前の例証で行い得ることは了解されよう。 As mentioned above, fabrication is typically done in multiple arrays. The frame grid can then be singulated into individual components—step 23 (xv). However, it will be appreciated that, alternatively, singulation can be performed prior to plasma thinning, which allows individual component tuning individually. The resulting structure is shown in FIG. It will be appreciated that singulation can be done with previous illustrations.
示される加工経路及び構造体は多くの変形形態に適していることは了解されよう。２つの蓋体が付いた枠は、圧電メンブレン１６に加えて他の構成要素を含むことができ、例えば異なる厚さをもたせる等によって異なる周波数に同調した２つ以上のそのようなメンブレンを含むことができる。 It will be appreciated that the processing paths and structures shown are suitable for many variations. A frame with two lids can contain other components in addition to the piezoelectric membrane 16, including two or more such membranes tuned to different frequencies, for example by having different thicknesses. Can do.
したがって、本発明は、本明細書の上記で具体的に示し、説明したものに限定されないことを当業者は了解されよう。そうではなく、本発明の範囲を添付の特許請求の範囲によって定義し、本明細書で上記した様々な特徴並びにそれらの変形形態及び修正形態の組合せ及び部分組合せの両方を含み、これらは、前述の説明を読めば当業者には思い付くであろう。 Accordingly, those skilled in the art will appreciate that the invention is not limited to what has been particularly shown and described hereinabove. Rather, the scope of the present invention is defined by the appended claims, including both the various features described herein above and combinations and subcombinations of these variations and modifications, which are described above. Those skilled in the art will be able to come up with the following description.
特許請求の範囲において、文言「含む（ｃｏｍｐｒｉｓｅ）」及び「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」等のその変形等は、列挙した構成要素を含むが、一般に他の構成要素の排除ではないことを示す。 In the claims, the words “comprise” and its variations such as “comprises”, “comprising” and the like include the listed components but generally do not indicate an exclusion of other components.
１０ 犠牲基板
１２ 界面層
１４ 下側電極
１６ 圧電材料
１８ 上側電極
２０ ダイ
２２ 枠
２４ ビア
２５ キャビティ
２６ 除去可能テープ
２７ 担体
２８ 枠
３０ 取付けポリマー
３２ シード層
４０ 上側パッド
４２ 下側パッド
DESCRIPTION OF SYMBOLS 10 Sacrificial substrate 12 Interface layer 14 Lower electrode 16 Piezoelectric material 18 Upper electrode 20 Die 22 Frame 24 Via 25 Cavity 26 Removable tape 27 Carrier 28 Frame 30 Mounting polymer 32 Seed layer 40 Upper pad 42 Lower pad
Claims (41)
（ａ）犠牲基板を備えるダイスを入手することであって、前記犠牲基板の上で、電極層の間に圧電材料を成長させる、前記入手すること；
（ｂ）各キャビティが枠組によって囲まれるようにキャビティ・アレイを画定する誘電体格子枠組を入手することであって、前記誘電体格子は、前記枠組を貫通する導電性ビアを更に備える、前記入手すること；
（ｂ）前記格子枠組の下面に粘着性取外し可能テープを固着させること；
（ｄ）前記取外し可能テープの粘着性によって、前記ダイを所定位置に保持する前記各キャビティ内に前記ダイを位置決めすること；
（ｅ）前記犠牲基板を除去し、前記メンブレンの上及び周囲に取付けポリマーを張り合わせ、前記取外し可能テープを除去すること；
（ｆ）前記取付けポリマーを通して前記各メンブレンの周囲の少なくとも第１のビア及び第２のビアまで穴を穿設し、前記圧電材料を通して下にある前記電極層まで穴を穿設すること；
（ｇ）上面上に、前記第１のビアの上側端部と前記圧電層の上の前記電極との間に第１の接続部、及び前記第２のビアの上側端部と前記圧電層の下の前記電極層との間に第２の接続部、並びに前記第１のビアの前記上側端部、前記第２のビアの前記上側端部並びに第１の接続部及び第２の接続部を囲む上側接続リングを作製すること；
（ｈ）下側面上に、前記第１のビア及び前記第２のビアの下側端部上の下側パッド、並びに前記第１のビア及び前記第２のビアの前記下側端部を囲む下側接続リングを作製すること；
（ｉ）前記下側接続リングよりも下に前記下側パッドから延在する表面実装用脚部を作製すること；
（ｊ）前記下側電極の下の前記取付けポリマーを除去すること；
（ｋ）前記上側リングに上側蓋体を取り付け、前記下側リングに下側蓋体を取り付けること、並びに
（ｌ）個々のパッケージングした薄膜バルク共振器フィルタを前記格子から個片化すること
を含む方法。 A method of making a thin film bulk resonator filter comprising:
(A) obtaining a die comprising a sacrificial substrate, the piezoelectric material being grown between the electrode layers on the sacrificial substrate;
(B) obtaining a dielectric grid framework that defines an array of cavities such that each cavity is surrounded by the framework, the dielectric grid further comprising conductive vias extending through the framework; To do;
(B) adhering an adhesive removable tape to the lower surface of the lattice frame;
(D) positioning the die within each cavity that holds the die in place by the tackiness of the removable tape;
(E) removing the sacrificial substrate, attaching a mounting polymer on and around the membrane, and removing the removable tape;
(F) drilling holes through the attachment polymer to at least the first and second vias around each membrane and drilling holes through the piezoelectric material to the underlying electrode layer;
(G) On the upper surface, between the upper end portion of the first via and the electrode on the piezoelectric layer, the first connection portion, and the upper end portion of the second via and the piezoelectric layer A second connecting portion between the lower electrode layer, the upper end portion of the first via, the upper end portion of the second via, the first connecting portion, and the second connecting portion; Making an enclosing upper connecting ring;
(H) On the lower surface, the lower pad on the lower end portion of the first via and the second via and the lower end portion of the first via and the second via are surrounded. Making the lower connecting ring;
(I) producing a surface-mounting leg extending from the lower pad below the lower connection ring;
(J) removing the mounting polymer under the lower electrode;
(K) attaching an upper lid to the upper ring and attaching a lower lid to the lower ring; and (l) separating individual packaged thin film bulk resonator filters from the grating. Including methods.
犠牲基板のウェハを入手すること；
界面層を前記犠牲基板の表面上に作製すること；
前記界面層上に下側電極を作製すること；
圧電材料エピタキシャル層を前記下側電極上に作製すること；
上側電極を前記圧電層上に作製すること；
前記電極を個片化してダイスにすること
を含む請求項１に記載の方法。 Said (a)
Obtaining a sacrificial substrate wafer;
Creating an interface layer on the surface of the sacrificial substrate;
Producing a lower electrode on the interface layer;
Producing a piezoelectric material epitaxial layer on the lower electrode;
Producing an upper electrode on the piezoelectric layer;
The method of claim 1, comprising dicing the electrodes into dice.
ｉ．前記ダイ及び前記枠組の上にポリマー被覆物を張り合わせるステップ；
ｉｉ．前記取付けポリマーの上に担体を施すステップ；
ｉｉｉ．前記除去可能テープを除去するステップ；
ｉｖ．前記格子枠組をハード・マスクで保護しながら、前記取付けポリマーを通して担体までプラズマ・エッチング又はレーザー・スカイビングするステップ；
ｖ．前記界面層を溶融するために、前記犠牲基板を通して前記界面層を照射するステップ、
ｖｉ．前記犠牲基板を除去するステップ、
ｖｉｉ．取付けポリマーを施すステップ並びに
ｖｉｉｉ．前記担体を除去するステップ
を含む、請求項１７に記載の方法。 The step (e) of removing the sacrificial substrate, laminating a mounting polymer on and around the membrane, and removing the removable tape,
i. Laminating a polymer coating over the die and the framework;
ii. Applying a carrier on the mounting polymer;
iii. Removing the removable tape;
iv. Plasma etching or laser skiving through the mounting polymer to a carrier while protecting the grating framework with a hard mask;
v. Irradiating the interface layer through the sacrificial substrate to melt the interface layer;
vi. Removing the sacrificial substrate;
vii. Applying the mounting polymer; and viii. The method of claim 17, comprising removing the carrier.
ｉｘ．前記界面を溶融するために前記界面層を照射すること；
ｘ．前記犠牲基板を除去すること；
ｘｉ．取付けポリマーを施すこと及び
ｘｉｉ．前記取付けテープを除去すること
を含む請求項２０に記載の方法。 The step (e)
ix. Irradiating the interface layer to melt the interface;
x. Removing the sacrificial substrate;
xi. Applying a mounting polymer; and xii. 21. The method of claim 20, comprising removing the mounting tape.
を更に含む、請求項２４に記載の方法。 25. The method of claim 24, further comprising applying a Ni, Au or Ni / Au contact to the upper connection ring prior to stripping the photoresist and the seed layer.
前記下側面及び前記穴上にシード層を置くこと；
前記フォトレジストを前記下側面上に広げること；
前記下側パッド及び前記下側接続リングに対して前記フォトレジストをパターニングすること；
パターン内に銅を電気めっきすること、
前記フォトレジストを剥取すること並びに
前記シード層を除去すること
を含む請求項２４に記載の方法。 The step (h)
Placing a seed layer on the lower surface and the hole;
Spreading the photoresist over the lower surface;
Patterning the photoresist on the lower pad and the lower connection ring;
Electroplating copper in the pattern,
25. The method of claim 24 comprising stripping the photoresist and removing the seed layer.
を更に含む請求項２９に記載の方法。 30. The method of claim 29, further comprising applying Ni, Au or Ni / Au contacts to the lower connection ring and the legs prior to stripping the photoresist and seed layer.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/606,323 US20160197593A1 (en) | 2015-01-06 | 2015-01-27 | Method for fabricating film bulk acoustic resonator filters |
| US14/606,323 | 2015-01-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016140053A true JP2016140053A (en) | 2016-08-04 |
Family
ID=56513469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015146738A Pending JP2016140053A (en) | 2015-01-27 | 2015-07-24 | Method of manufacturing film bulk acoustic resonator filter |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2016140053A (en) |
| KR (1) | KR101730335B1 (en) |
| CN (1) | CN105827213B (en) |
| TW (1) | TWI648948B (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018012573A1 (en) | 2016-07-15 | 2018-01-18 | 住友化学株式会社 | Method for producing crystal of uracil compound |
| CN108075743A (en) * | 2016-11-15 | 2018-05-25 | 环球通信半导体有限责任公司 | The film bulk acoustic resonator inhibited with stray resonance |
| CN110999077A (en) * | 2017-06-08 | 2020-04-10 | Rf360欧洲有限责任公司 | Electric device wafer |
| JP2021057805A (en) * | 2019-09-30 | 2021-04-08 | 国立大学法人東北大学 | Elastic wave device |
| JP2021536160A (en) * | 2019-07-19 | 2021-12-23 | 中芯集成電路（寧波）有限公司 | Thin-film bulk acoustic wave resonator and its manufacturing method |
| US11736088B2 (en) | 2016-11-15 | 2023-08-22 | Global Communication Semiconductors, Llc | Film bulk acoustic resonator with spurious resonance suppression |
| US11764750B2 (en) | 2018-07-20 | 2023-09-19 | Global Communication Semiconductors, Llc | Support structure for bulk acoustic wave resonator |
| US11817839B2 (en) | 2019-03-28 | 2023-11-14 | Global Communication Semiconductors, Llc | Single-crystal bulk acoustic wave resonator and method of making thereof |
| WO2024015239A1 (en) * | 2022-07-11 | 2024-01-18 | Applied Materials, Inc. | Selective laser patterning on piezoelectric thin films for piezoelectric device fabrication |
| US11909373B2 (en) | 2019-10-15 | 2024-02-20 | Global Communication Semiconductors, Llc | Bulk acoustic resonator structures with improved edge frames |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180123561A1 (en) * | 2016-10-31 | 2018-05-03 | Samsung Electro-Mechanics Co., Ltd. | Filter |
| US10508364B2 (en) * | 2017-03-24 | 2019-12-17 | Zhuhai Crystal Resonance Technologies Co., Ltd. | RF resonator membranes and methods of construction |
| US10389331B2 (en) * | 2017-03-24 | 2019-08-20 | Zhuhai Crystal Resonance Technologies Co., Ltd. | Single crystal piezoelectric RF resonators and filters |
| US10601397B2 (en) * | 2017-03-24 | 2020-03-24 | Zhuhai Crystal Resonance Technologies Co., Ltd. | RF resonator electrode and membrane combinations and method of fabrication |
| KR101862514B1 (en) * | 2017-05-18 | 2018-05-29 | 삼성전기주식회사 | Bulk-acoustic wave resonator |
| JP7231368B2 (en) * | 2018-09-26 | 2023-03-01 | 太陽誘電株式会社 | elastic wave device |
| CN111181520B (en) * | 2018-11-09 | 2023-03-24 | 恒劲科技股份有限公司 | Surface acoustic wave filter packaging structure and manufacturing method thereof |
| US11990889B2 (en) * | 2020-12-28 | 2024-05-21 | Win Semiconductors Corp. | Bulk acoustic wave resonator and formation method thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6662419B2 (en) * | 2001-12-17 | 2003-12-16 | Intel Corporation | Method for fabricating film bulk acoustic resonators to achieve high-Q and low loss |
| KR100506729B1 (en) * | 2002-05-21 | 2005-08-08 | 삼성전기주식회사 | Film bulk acoustic resonator and method for fabrication thereof |
| US20040027030A1 (en) * | 2002-08-08 | 2004-02-12 | Li-Peng Wang | Manufacturing film bulk acoustic resonator filters |
| US7056800B2 (en) * | 2003-12-15 | 2006-06-06 | Motorola, Inc. | Printed circuit embedded capacitors |
| US6992400B2 (en) * | 2004-01-30 | 2006-01-31 | Nokia Corporation | Encapsulated electronics device with improved heat dissipation |
| KR100622955B1 (en) * | 2004-04-06 | 2006-09-18 | 삼성전자주식회사 | Film bulk acoustic resonator and the method thereof |
| JP4805254B2 (en) * | 2004-04-20 | 2011-11-02 | ビジュアルソニックス インコーポレイテッド | Arrayed ultrasonic transducer |
| JP5370371B2 (en) * | 2008-12-24 | 2013-12-18 | 株式会社大真空 | Method for manufacturing piezoelectric vibration device, and method for etching constituent member constituting piezoelectric vibration device |
| WO2010114602A1 (en) * | 2009-03-31 | 2010-10-07 | Sand9, Inc. | Integration of piezoelectric materials with substrates |
| TWI430569B (en) * | 2010-10-11 | 2014-03-11 | Richwave Technology Corp | Bulk acoustic wave resonator and bulk acoustic wave filter and method of fabricating bulk acoustic wave resonator |
| JP6135296B2 (en) * | 2013-05-20 | 2017-05-31 | 富士通株式会社 | Package structure and method for bonding package structure to substrate |
-
2015
- 2015-04-15 KR KR1020150052860A patent/KR101730335B1/en active IP Right Grant
- 2015-07-24 JP JP2015146738A patent/JP2016140053A/en active Pending
- 2015-12-08 CN CN201510901507.9A patent/CN105827213B/en active Active
- 2015-12-30 TW TW104144544A patent/TWI648948B/en active
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018012573A1 (en) | 2016-07-15 | 2018-01-18 | 住友化学株式会社 | Method for producing crystal of uracil compound |
| CN108075743A (en) * | 2016-11-15 | 2018-05-25 | 环球通信半导体有限责任公司 | The film bulk acoustic resonator inhibited with stray resonance |
| US11736088B2 (en) | 2016-11-15 | 2023-08-22 | Global Communication Semiconductors, Llc | Film bulk acoustic resonator with spurious resonance suppression |
| CN110999077A (en) * | 2017-06-08 | 2020-04-10 | Rf360欧洲有限责任公司 | Electric device wafer |
| US11764750B2 (en) | 2018-07-20 | 2023-09-19 | Global Communication Semiconductors, Llc | Support structure for bulk acoustic wave resonator |
| US11817839B2 (en) | 2019-03-28 | 2023-11-14 | Global Communication Semiconductors, Llc | Single-crystal bulk acoustic wave resonator and method of making thereof |
| US11942917B2 (en) | 2019-07-19 | 2024-03-26 | Ningbo Semiconductor International Corporation | Film bulk acoustic resonator and fabrication method thereof |
| JP2021536160A (en) * | 2019-07-19 | 2021-12-23 | 中芯集成電路（寧波）有限公司 | Thin-film bulk acoustic wave resonator and its manufacturing method |
| JP7259005B2 (en) | 2019-07-19 | 2023-04-17 | 中芯集成電路（寧波）有限公司 | Thin-film bulk acoustic wave resonator and manufacturing method thereof |
| JP2021057805A (en) * | 2019-09-30 | 2021-04-08 | 国立大学法人東北大学 | Elastic wave device |
| JP7378723B2 (en) | 2019-09-30 | 2023-11-14 | 国立大学法人東北大学 | elastic wave device |
| US11909373B2 (en) | 2019-10-15 | 2024-02-20 | Global Communication Semiconductors, Llc | Bulk acoustic resonator structures with improved edge frames |
| US12021498B2 (en) | 2019-10-15 | 2024-06-25 | Global Communication Semiconductors, Llc | Bulk acoustic wave resonator with multilayer base |
| WO2024015239A1 (en) * | 2022-07-11 | 2024-01-18 | Applied Materials, Inc. | Selective laser patterning on piezoelectric thin films for piezoelectric device fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105827213B (en) | 2019-01-15 |
| KR20160092459A (en) | 2016-08-04 |
| CN105827213A (en) | 2016-08-03 |
| TW201707375A (en) | 2017-02-16 |
| TWI648948B (en) | 2019-01-21 |
| KR101730335B1 (en) | 2017-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016140053A (en) | Method of manufacturing film bulk acoustic resonator filter | |
| KR101643128B1 (en) | Film bulk acoustic resonator filter | |
| US20160197593A1 (en) | Method for fabricating film bulk acoustic resonator filters | |
| CN111130483B (en) | Method of manufacturing a novel electronic component package | |
| US11881831B2 (en) | Method of manufacture for single crystal acoustic resonator devices using micro-vias | |
| CN111130496B (en) | Package with organic back end for electronic assembly | |
| CN111130485B (en) | Method for packaging electronic components in a package having an organic back end | |
| US11581306B2 (en) | Monolithic single chip integrated radio frequency front end module configured with single crystal acoustic filter devices | |
| CN111130484B (en) | Encapsulated electronic assembly | |
| US7351641B2 (en) | Structure and method of forming capped chips | |
| US7230512B1 (en) | Wafer-level surface acoustic wave filter package with temperature-compensating characteristics | |
| JP4936953B2 (en) | Manufacturing method of surface acoustic wave device | |
| US20210184645A1 (en) | Packaging module and packaging method of baw resonator | |
| US7737513B2 (en) | Chip assembly including package element and integrated circuit chip | |
| KR102207617B1 (en) | Wafer level package of acoustic wave filter and fabricating method of the same | |
| US11401159B2 (en) | MEMS transducing apparatus and method of fabricating the same |