JP2016139898A - 撮像装置、撮像方法、並びに電子機器 - Google Patents

Abstract

【課題】S/Nが良好で、かつ、ダイナミックレンジが広い信号を得る。【解決手段】物理量に応じた電荷を蓄える蓄積部と、蓄積部から電荷を転送する転送部と、転送部を介して蓄積部から転送された電荷を、その電荷により生じる電位に対応する電圧に変換する変換部と、変換部により変換された電圧の信号を出力する出力部と、変換部に接続された接続部とを有する画素が平面的に配置された画素部と、信号の読み出し対象の画素の蓄積部から変換部へ電荷の転送を指示する転送信号と、信号の読み出し対象の行にある画素の変換部と、その画素に隣接する行にある画素の変換部との接続および非接続を制御する接続信号とを出力する駆動部とを備える。本技術は、例えば、CCDや、CMOSセンサなどの固体撮像装置に適用できる。【選択図】図１

Description

本技術は、撮像装置、撮像方法、並びに電子機器に関する。詳しくは、S/Nが良好で、かつ、ダイナミックレンジが広い信号を得ることができるようにした撮像装置、撮像方法、並びに電子機器に関する。

従来、CCD（Charge Coupled Device）や、CMOS(Complementary Metal Oxide Semiconductor)センサなどの固体撮像装置では、各画素が有するＰＤ（Photodiode：フォトダイオード）が、受光した光に応じて電荷を発生する。そして、固体撮像装置の多くは、ＰＤの電荷を、ＦＤ（Floating Diffusion：フローティングディフュージョン）に転送し、ＦＤの電位を測定することで、ＰＤで発生した電荷に応じた電圧の信号が取り出されるように構成されている。

このような固体撮像装置において、ＦＤの容量が小さい場合、ＦＤにより電荷を電圧に変換する際のゲインが大きくなり、画素から出力される信号に含まれるノイズが相対的に小さくなる結果、画像信号のS/N（signal-noise ratio）が良好になる。しかしながら、小容量のＦＤでは、画素において取り扱い可能な電荷量が少なくなり、例えば、画像信号のダイナミックレンジが狭くなる。

一方、ＦＤの容量が大きい場合、画素において取り扱い可能な電荷量が多くなり、例えば、画像信号のダイナミックレンジを広くすることができる。しかしながら、大容量のＦＤでは、ＦＤにより電荷を電圧に変換する際のゲインが小さくなり、後段の回路で画像信号を増幅する際にノイズも増幅される結果、画像信号のS/Nが悪化する。

そこで、S/Nが良好で、かつ、ダイナミックレンジが広い画像信号を得ることができる固体撮像装置が求められている。

例えば、特許文献１では、ＦＤを２つの容量で構成し、ＰＤで発生した電荷が少ない場合には１つの容量で測定した信号を使用し、ＰＤで発生した電荷が多い場合には２つの容量で測定した信号を使用する固体撮像素子が提案されている。

特開２００９−５０５４９８号公報

しかしながら、特許文献１に開示されている固体撮像素子では、２つの容量で構成されたＦＤが大面積となるため、ＰＤが小面積となる結果、ＰＤの感度および飽和電荷量が低下することになる。そこで、ＦＤが大面積となることを回避しつつ、S/Nが良好で、かつ、ダイナミックレンジが広い画像信号を得ることができる固体撮像素子が求められている。

本技術は、このような状況に鑑みてなされたものであり、S/Nが良好で、かつ、ダイナミックレンジが広い信号を得ることができるようにするものである。

本技術の一側面の撮像装置は、物理量に応じた電荷を蓄える蓄積部と、前記蓄積部から前記電荷を転送する転送部と、前記転送部を介して前記蓄積部から転送された前記電荷を、その電荷により生じる電位に対応する電圧に変換する変換部と、前記変換部により変換された電圧の信号を出力する出力部と、前記変換部に接続された接続部とを有する画素が平面的に配置された画素部と、信号の読み出し対象の前記画素の前記蓄積部から前記変換部へ電荷の転送を指示する転送信号と、信号の読み出し対象の行にある前記画素の前記変換部と、その画素に隣接する行にある前記画素の前記変換部との接続および非接続を制御する接続信号とを出力する駆動部とを備え、前記接続信号により前記変換部どうしを接続させた状態で、前記転送信号により電荷の転送を行わせることで、低ゲインの画像を撮像し、前記接続信号により前記変換部どうしを非接続させた状態で、前記転送信号により電荷の転送を行わせることで、高ゲインの画像を撮像することができ、前記低ゲインと前記高ゲインとの間でエラーが発生している画素からの信号に対して、前記エラーを補正する。

前記低ゲインの画像と前記高ゲインの画像の画素値の比を算出し、理想の比と異なる比を有する画素を、前記エラーが発生している画素として検出するようにすることができる。

前記補正は、前記理想の比となるようにするための補正であるようにすることができる。

前記補正は、前記理想の比を、得られた比で除算した値を補正係数とし、ゲインが高いとされた画素からの信号を補正する場合、前記補正係数を乗算し、ゲインが低いとされた画素からの信号を補正する場合、前記補正係数で除算することにより行うようにすることができる。

前記比は、画素毎に、前記高ゲインの画像を前記低ゲインの画像で除算することで求められるようにすることができる。

前記比の画像を生成するようにすることができる。

前記画像を生成するとき、前記比に所定の値を乗算した値を用いて生成するようにすることができる。

本技術の一側面の撮像方法は、物理量に応じた電荷を蓄える蓄積部と、前記蓄積部から前記電荷を転送する転送部と、前記転送部を介して前記蓄積部から転送された前記電荷を、その電荷により生じる電位に対応する電圧に変換する変換部と、前記変換部により変換された電圧の信号を出力する出力部と、前記変換部に接続された接続部とを有する画素が平面的に配置された画素部と、信号の読み出し対象の前記画素の前記蓄積部から前記変換部へ電荷の転送を指示する転送信号と、信号の読み出し対象の行にある前記画素の前記変換部と、その画素に隣接する行にある前記画素の前記変換部との接続および非接続を制御する接続信号とを出力する駆動部とを備える撮像装置の撮像方法において、前記接続信号により前記変換部どうしを接続させた状態で、前記転送信号により電荷の転送を行わせることで、低ゲインの画像を撮像し、前記接続信号により前記変換部どうしを非接続させた状態で、前記転送信号により電荷の転送を行わせることで、高ゲインの画像を撮像することができ、前記低ゲインと前記高ゲインとの間でエラーが発生している画素からの信号に対して、前記エラーを補正するステップを含む。

本技術の一側面の電子機器は、物理量に応じた電荷を蓄える蓄積部と、前記蓄積部から前記電荷を転送する転送部と、前記転送部を介して前記蓄積部から転送された前記電荷を、その電荷により生じる電位に対応する電圧に変換する変換部と、前記変換部により変換された電圧の信号を出力する出力部と、前記変換部に接続された接続部とを有する画素が平面的に配置された画素部と、信号の読み出し対象の前記画素の前記蓄積部から前記変換部へ電荷の転送を指示する転送信号と、信号の読み出し対象の行にある前記画素の前記変換部と、その画素に隣接する行にある前記画素の前記変換部との接続および非接続を制御する接続信号とを出力する駆動部とを備え、前記接続信号により前記変換部どうしを接続させた状態で、前記転送信号により電荷の転送を行わせることで、低ゲインの画像を撮像し、前記接続信号により前記変換部どうしを非接続させた状態で、前記転送信号により電荷の転送を行わせることで、高ゲインの画像を撮像することができ、前記低ゲインと前記高ゲインとの間でエラーが発生している画素からの信号に対して、前記エラーを補正する撮像装置を備える。

本発明の一側面においては、接続信号により変換部どうしを接続させた状態で、転送信号により電荷の転送を行わせる。また、変換部どうしを接続させた状態で、電荷の転送が行われることで、低ゲインの画像が撮像され、変換部どうしを非接続させた状態で、電荷の転送が行われることで、高ゲインの画像が撮像され、低ゲインと高ゲインとの間でエラーが発生している画素からの信号に対して、エラーを補正する処理が実行される。

本技術の一側面によれば、接続信号により変換部どうしを接続させた状態で、転送信号により電荷の転送を行わせることができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

本技術を適用した固体撮像装置の一実施の形態の構成例を示すブロック図である。 画素部の第１の構成例を示す回路図である。 第２の構成例である画素部を示す回路図である。 画素の信号を読み出す駆動例の駆動タイミングを示す図である ゲインエラーについて説明するための図である。 ゲインエラーが発生した画素に対する補正について説明するための図である。 電子機器について説明するための図である。 ゲインエラーの検出について説明するためのフローチャートである。 使用例について説明するための図である。

以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は、以下の順序で行う。
１．撮像装置の構成
２．画素の構成
３．エラー検出
４．電子機器の構成
５．撮像装置の使用例

＜撮像装置の構成＞
図１は、本技術を適用した固体撮像装置の一実施の形態の構成例を示すブロック図である。

図１において、固体撮像装置１１は、画素部１２、垂直駆動回路１３、カラム処理回路１４、出力回路１５、および制御回路１６を備えて構成される。

画素部１２は、行列状に整列された複数の画素（例えば、後述する図２の画素２１）を有しており、それぞれ画素は、リセットレベルの信号と、入射光の光量に応じたレベルの信号を出力する。

垂直駆動回路１３は、画素部１２が有する画素を行毎に走査するように、駆動信号（例えば、選択信号Sel、リセット信号Rst、転送信号Trf、および接続信号Cnt）を出力して、それぞれの画素を駆動する。

カラム処理回路１４は、画素部１２が有する各画素から出力される信号を並列に受信し、リセットレベルの信号と、入射光の光量に応じたレベルの信号との差分を演算することにより画像信号を取得する。そして、カラム処理回路１４は、その求めた画像信号に対してA/D（analog/digital）変換を行って得られるデジタル値の画像信号を出力回路１５に供給する。

出力回路１５は、カラム処理回路１４から供給される画像信号に対し、ゲイン調整や傷補正などを行って、図示しない後段の外部回路に供給する。

制御回路１６は、固体撮像装置１１を構成する各部に対して制御信号を送信して、固体撮像装置１１の動作を制御する。

＜画素の構成＞
図２は、図１の画素部１２の第１の構成例を示す回路図である。

図２に示すように、画素部１２では、列毎に設けられた垂直信号線３１に各列の画素２１が接続されており、画素２１から出力された信号が、垂直信号線３１を介して、図１のカラム処理回路１４に供給される。

図２には、信号の読み出し順に従って、第ｎ−１行目の画素２１（ｎ−１）と、第ｎ行目の画素２１（ｎ）とが示されている。なお、画素２１（ｎ）および画素２１（ｎ−１）は同様に構成されており、以下、共通する部分については、一方の構成に関して説明を行い、他方の構成の説明は省略する。

画素２１（ｎ）は、ＰＤ２２（ｎ）、転送トランジスタ２３（ｎ）、ＦＤ２４（ｎ）、増幅トランジスタ２５（ｎ）、選択トランジスタ２６（ｎ）、リセットトランジスタ２７（ｎ）、および接続トランジスタ２８（ｎ）を有している。

ＰＤ２２（ｎ）は、アノードが接地され、カソードが転送トランジスタ２３（ｎ）のソースに接続される接続構成となっている。ＰＤ２２（ｎ）は、受光した光の光量に応じた電荷を発生（光を検出）して、その電荷を蓄える光電変換素子である。

転送トランジスタ２３（ｎ）は、ゲートが水平信号線（図示せず）を介して図１の垂直駆動回路１３に接続され、ソースがＰＤ２２（ｎ）のカソードに接続されている。また、転送トランジスタ２３（ｎ）は、ドレインが増幅トランジスタ２５（ｎ）のゲートおよびリセットトランジスタ２７（ｎ）のソースに接続される接続構成となっている。

そして、転送トランジスタ２３（ｎ）のドレインと増幅トランジスタ２５（ｎ）のゲートとの接続箇所が、ＦＤ２４（ｎ）を構成している。転送トランジスタ２３（ｎ）は、垂直駆動回路１３から供給される転送信号Trf（ｎ）に従って、ＰＤ２２（ｎ）で発生した電荷をＦＤ２４（ｎ）に転送する。

ＦＤ２４（ｎ）は、電気的に浮遊状態となっており、転送トランジスタ２３（ｎ）を介してＰＤ２２（ｎ）から転送される電荷を受け取って、蓄積する。また、ＦＤ２４（ｎ）の容量に応じて、ＦＤ２４（ｎ）により電荷を電圧に変換する際のゲインが決定される。

増幅トランジスタ２５（ｎ）は、ゲートがＦＤ２４（ｎ）に接続され、ドレインが電源電圧Ｖｄｄに接続され、ソースが選択トランジスタ２６（ｎ）のドレインに接続される接続構成となっている。増幅トランジスタ２５（ｎ）は、ＦＤ２４（ｎ）の電位に応じたレベルの信号を出力する。

例えば、増幅トランジスタ２５（ｎ）は、ＦＤ２４（ｎ）がリセットされたとき、ＦＤ２４（ｎ）のリセットレベルの信号を出力する。また、増幅トランジスタ２５（ｎ）は、ＰＤ２２（ｎ）からＦＤ２４（ｎ）に電荷が転送されたとき、その電荷により発生したＦＤ２４（ｎ）の電位に応じたレベルの信号、即ち、電荷を電圧に変換した信号を出力する。

選択トランジスタ２６（ｎ）は、ゲートが水平信号線（図示せず）を介して図１の垂直駆動回路１３に接続され、ソースが垂直信号線３１を介して図１のカラム処理回路１４に接続され、ドレインが増幅トランジスタ２５（ｎ）のソースに接続される接続構成となっている。選択トランジスタ２６（ｎ）は、垂直駆動回路１３から供給される選択信号Sel（ｎ）に従って、増幅トランジスタ２５（ｎ）と垂直信号線３１とを接続する。選択トランジスタ２６（ｎ）がオンとなっているとき、増幅トランジスタ２５（ｎ）から出力される信号が、垂直信号線３１を介してカラム処理回路１４に供給される。

リセットトランジスタ２７（ｎ）は、ゲートが水平信号線（図示せず）を介して図１の垂直駆動回路１３に接続され、ソースがＦＤ２４（ｎ）に接続され、ドレインが電源電圧Ｖｄｄに接続される接続構成となっている。リセットトランジスタ２７（ｎ）は、垂直駆動回路１３から供給されるリセット信号Rst（ｎ）に従って、ＦＤ２４（ｎ）に蓄積されている電荷を電源配線に排出することにより、ＦＤ２４（ｎ）をリセットする。

接続トランジスタ２８（ｎ）は、ゲートが水平信号線（図示せず）を介して図１の垂直駆動回路１３に接続され、ソースがＦＤ２４（ｎ）に接続され、ドレインが画素２１（ｎ−１）のＦＤ２４（ｎ−１）に接続される接続構成となっている。接続トランジスタ２８（ｎ）は、垂直駆動回路１３から供給される接続信号Cnt（ｎ）に従って、ＦＤ２４（ｎ）とＦＤ２４（ｎ−１）とを接続する。

つまり、画素部１２では、画素２１（ｎ）のＦＤ２４（ｎ）と、画素２１（ｎ−１）のＦＤ２４（ｎ−１）とが、接続トランジスタ２８（ｎ）を介して接続可能な構成となっている。同様に、画素２１（ｎ）のＦＤ２４（ｎ）は、図示しない第ｎ＋１行目の画素が有するＦＤと、第ｎ＋１行目の画素の接続トランジスタ２８（ｎ＋１）を介して接続可能とされている。また、同様に、画素２１（ｎ−１）のＦＤ２４（ｎ−１）は、図示しない第ｎ−２行目の画素が有するＦＤと、接続トランジスタ２８（ｎ−１）を介して接続可能とされている。

なお、画素部１２は、ＰＤ２２（ｎ）の飽和電荷量が、ＦＤ２４（ｎ）が蓄積することができる電荷量の約２倍、または２倍以上となるように、ＦＤ２４（ｎ）の容量に対してＰＤ２２（ｎ）の容量が大きく設計されている。

このように構成される画素部１２において、接続トランジスタ２８（ｎ）が接続信号Cnt（ｎ）に従ってオンになると、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）が接続され、それぞれの容量を合算した大容量のフローティングディフュージョンとして機能する。

従って、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）が接続されているときに、転送トランジスタ２３（ｎ）がオンになると、ＰＤ２２（ｎ）からＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）に電荷が転送される。そして、増幅トランジスタ２５（ｎ）は、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）に蓄積されている電荷を電圧に変換した信号を出力する。

ここで、固体撮像装置１１では、撮像の対象となる被写体の明るさに応じて、ＦＤ２４（ｎ）とＦＤ２４（ｎ−１）との接続および非接続を切り替えることができる。例えば、被写体が所定の明るさよりも明るい場合、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）を接続して撮像が行われ、被写体が所定の明るさよりも暗い場合、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）が接続されずに撮像が行われる。

なお、固体撮像装置１１では、画素部１２が出力した信号から求められる画像信号に基づいて、出力回路１５が、被写体の明るさを判断し、その判断結果を制御回路１６に通知する。そして、制御回路１６が、垂直駆動回路１３に対して、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）の接続を行うか否かの制御を行う。

図３は、図１の画素部１２の第２の構成例である画素部１２Ａを示す回路図である。

図１の画素部１２では、一列全てのＦＤ２４が、接続トランジスタ２８を介して接続されていたのに対し、図３に示すように、画素部１２Ａでは、２つの画素２１毎にＦＤ２４が接続トランジスタ２８を介して接続される。

画素２１（ｎ）’および画素２１（ｎ−１）’は、接続トランジスタ２８（ｎ）および２８（ｎ−１）を介して、画素２１（ｎ）’のＦＤ２４（ｎ）と、画素２１（ｎ−１）’のＦＤ２４（ｎ−１）とが接続される構成となっている。また、リセットトランジスタ２７（ｎ）は、接続トランジスタ２８（ｎ）の共有ノードに接続されている。

これにより、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）のノードに接続されるトランジスタの個数を削減することができ、１個のＦＤ２４（ｎ）の容量を小さくすることができる。また、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）を接続したときには、２つの接続トランジスタ２８（ｎ）および２８（ｎ−１）を介して接続されることにより、接続時の容量を大容量化することができる。

次に、図４を参照して、図３の画素部１２Ａを有する固体撮像装置１１において、画素２１（ｎ）’および画素２１（ｎ−１）’の信号を読み出す駆動例について説明する。

まず、画素２１（ｎ）’の信号の読み出しを開始するタイミングになると、垂直駆動回路１３は、選択信号Sel（ｎ）をオンにする。これにより、選択トランジスタ２６（ｎ）を介して増幅トランジスタ２５（ｎ）と垂直信号線３１とが接続され、増幅トランジスタ２５（ｎ）は、ＦＤ２４（ｎ）の電位に応じた信号の出力を開始する。

次に、垂直駆動回路１３は、リセット信号Rst（ｎ）をオンにする第１のリセットパルスを出力するとともに、接続信号Cnt（ｎ）をオンにするパルスを出力することにより、ＦＤ２４（ｎ）がリセットされる。その後、増幅トランジスタ２５（ｎ）が垂直信号線３１に出力する信号が、第１のリセットレベルの信号としてカラム処理回路１４に取り込まれる。第１のリセットレベルの信号は、ＦＤ２４（ｎ−１）との接続が解除されていない状態でのＦＤ２４（ｎ）のリセットレベルを示す信号である。

第１のリセットレベルの信号がカラム処理回路１４に取り込まれた後、垂直駆動回路１３は、転送信号Trf（ｎ）をオンにする第１の転送パルスを出力する。これにより、転送トランジスタ２３（ｎ）を介して、ＰＤ２２（ｎ）で発生した電荷がＦＤ２４（ｎ）に転送される。このとき、光量が多くてＰＤ２２（ｎ）にたくさんの電荷が蓄積されていると、ＦＤ２４（ｎ）の容量に応じて、ＰＤ２２（ｎ）に電荷が残ることになる。

ＦＤ２４（ｎ）に電荷が転送された後、第１の転送パルスに従った電荷転送時にＦＤ２４（ｎ）に転送された電荷に応じたレベルの信号が、増幅トランジスタ２５（ｎ）から出力され、カラム処理回路１４に取り込まれる。カラム処理回路１４は、第１のリセットレベルの信号と、第１の転送パルスに従った電荷転送後のＦＤ２４（ｎ）の電位に応じたレベルの信号との差分を演算することにより、低照度の部分が高ゲインで撮像された画素２１（ｎ）’画像信号である低照度信号を取得する。

次に、垂直駆動回路１３は、接続信号Cnt（ｎ）および接続信号Cnt（ｎ−１）をオンにして、リセット信号Rst（ｎ）をオンにする第２のリセットパルスを出力する。そして、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）が接続された状態でリセットされた後、増幅トランジスタ２５（ｎ）が垂直信号線３１に出力する信号が、第２のリセットレベルの信号としてカラム処理回路１４に取り込まれる。

その後、垂直駆動回路１３は、転送信号Trf（ｎ）をオンにする第２の転送パルスを出力する。このとき、第１の転送パルスに従った電荷転送時にＰＤ２２（ｎ）に残っていた電荷が、転送トランジスタ２３（ｎ）を介して、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）に転送される。即ち、光量が多く、第１の転送パルスに従った電荷転送時にＰＤ２２（ｎ）に電荷が残っていた場合には、その電荷がＰＤ２２（ｎ）からＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）に転送される。

カラム処理回路１４は、第２のリセットレベルの信号と、第２の転送パルスに従ってＰＤ２２（ｎ）からＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）に電荷が転送された後の電位に応じたレベルの信号との差分を演算する。これにより、カラム処理回路１４は、高照度の部分が低ゲインで撮像された画素２１（ｎ）’の画像信号である高照度信号を取得する。

そして、画素２１（ｎ）’の信号の読み出しを終了するタイミングになると、垂直駆動回路１３は、選択信号Sel（ｎ）、接続信号Cnt（ｎ）、および接続信号Cnt（ｎ−１）をオフにする。

続いて、画素２１（ｎ−１）’の信号の読み出しが開始され、垂直駆動回路１３は、選択信号Sel（ｎ−１）をオンにする。これにより、選択トランジスタ２６（ｎ−１）を介して増幅トランジスタ２５（ｎ−１）と垂直信号線３１とが接続され、増幅トランジスタ２５（ｎ−１）は、ＦＤ２４（ｎ−１）の電位に応じた信号の出力を開始する。

次に、垂直駆動回路１３は、リセット信号Rst（ｎ）をオンにする第３のリセットパルスを出力するとともに、接続信号Cnt（ｎ−１）をオンにするパルスを出力することにより、ＦＤ２４（ｎ−１）がリセットされる。その後、増幅トランジスタ２５（ｎ−１）が垂直信号線３１に出力する信号が、第３のリセットレベルの信号としてカラム処理回路１４に取り込まれる。第３のリセットレベルの信号は、ＦＤ２４（ｎ）との接続が解除されていない状態でのＦＤ２４（ｎ−１）のリセットレベルを示す信号である。

第３のリセットレベルの信号がカラム処理回路１４に取り込まれた後、垂直駆動回路１３は、転送信号Trf（ｎ−１）をオンにする第３の転送パルスを出力する。これにより、転送トランジスタ２３（ｎ−１）を介して、ＰＤ２２（ｎ−１）で発生した電荷がＦＤ２４（ｎ−１）に転送される。このとき、光量が多くてＰＤ２２（ｎ−１）にたくさんの電荷が蓄積されていると、ＦＤ２４（ｎ−１）の容量に応じて、ＰＤ２２（ｎ−１）に電荷が残ることになる。

ＦＤ２４（ｎ−１）に電荷が転送された後、第３の転送パルスに従った電荷転送時にＦＤ２４（ｎ−１）に転送された電荷に応じたレベルの信号が、増幅トランジスタ２５（ｎ−１）から出力され、カラム処理回路１４に取り込まれる。カラム処理回路１４は、第３のリセットレベルの信号と、第３の転送パルスに従った電荷転送後のＦＤ２４（ｎ−１）の電位に応じたレベルの信号との差分を演算することにより、低照度の部分が高ゲインで撮像された画素２１（ｎ−１）’の画像信号である低照度信号を取得する。

次に、垂直駆動回路１３は、接続信号Cnt（ｎ）および接続信号Cnt（ｎ−１）をオンにして、リセット信号Rst（ｎ）をオンにする第４のリセットパルスを出力する。そして、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）が接続された状態でリセットされた後、増幅トランジスタ２５（ｎ−１）が垂直信号線３１に出力する信号が、第４のリセットレベルの信号としてカラム処理回路１４に取り込まれる。

その後、垂直駆動回路１３は、転送信号Trf（ｎ−１）をオンにする第４の転送パルスを出力する。このとき、第３の転送パルスに従った電荷転送時にＰＤ２２（ｎ−１）に残っていた電荷が、転送トランジスタ２３（ｎ−１）を介して、ＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）に転送される。即ち、光量が多く、第３の転送パルスに従った電荷転送時にＰＤ２２（ｎ−１）に電荷が残っていた場合には、その電荷がＰＤ２２（ｎ−１）からＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）に転送される。

カラム処理回路１４は、第４のリセットレベルの信号と、第４の転送パルスに従ってＰＤ２２（ｎ−１）からＦＤ２４（ｎ）およびＦＤ２４（ｎ−１）に電荷が転送された後の電位に応じたレベルの信号との差分を演算する。これにより、カラム処理回路１４は、高照度の部分が低ゲインで撮像された画素２１（ｎ−１）’の画像信号である高照度信号を取得する。

そして、画素２１（ｎ−１）’の信号の読み出しを終了するタイミングになると、垂直駆動回路１３は、選択信号Sel（ｎ−１）、接続信号Cnt（ｎ）、および接続信号Cnt（ｎ−１）をオフにする。

このように、画素部１２Ａでは、第ｎ行目の画素２１（ｎ）’と、第ｎ＋１行目の画素２１（ｎ−１）’とで、画素信号の読み出しが交互に行われることで、低照度のS/Nが良好で、かつ、ダイナミックレンジが広い画像信号を得ることができる。

また、画素部１２Ａでは、ＦＤ２４（ｎ）に接続されるトランジスタの個数を、画素部１２および１２Ａよりも削減することができ、ＦＤ２４（ｎ）を低容量とすることができる。これにより、ＦＤ２４（ｎ）により電荷を電圧に変換する際のゲインを、より大きくすることができ、S/Nをより良好にすることができる。

＜エラー検出＞
このような撮像装置においては、１画素における高ゲインと低ゲインとの比は、どの画素においても一定となるのが好ましい。しかしながら、そのような比にはばらつきがあり、一定となるように構成するのは困難である。

例えば、高ゲインと低ゲインの比（＝高ゲイン／低ゲイン）が2.0となるように設定されている場合、2.0を取る画素は多いが、画素によっては、1.7や1.8といった比や、2.1や2.2といった比を取る画素もあり、2.0以外の比をとる画素もある。画素毎に比を算出し、グラフ化した場合、設定されている比、この場合2.0付近を中心とする正規分布となる。

このように、画素間で、高ゲインと低ゲインの比にばらつきがあると、画質が低下してしまう可能性がある。そこで、ばらつきを検出し、補正できるようにすることで、画質の低下を防ぐことについて、以下に説明する。

図５Ａは、ゲイン以外の他の撮像条件を変えない状態で、画素内のゲイン調整を行い、高ゲイン(HG)と低ゲイン(LG)の感度光量画像(黒と飽和の間)を取得したときのグラフである。図５Ａに示したグラフの横軸は、画素位置を表し、縦軸は、画素の出力値を表す。図５Ａでは、１０個の画素Ｐ１乃至Ｐ１０の高ゲイン時の画素値と低ゲイン時の画素値をそれぞれ示した。

図５Ｂは、高ゲイン時の画像と低ゲイン時の画像を用いて、画素毎に、(HG画像/LG画像)、すなわち、高ゲイン時の画素値と低ゲイン時の画素値の比を演算したときの画像情報を得たときのグラフである。図５Ｂは、図５Ａに示した画素値が得られた画素Ｐ１乃至Ｐ１０の高ゲイン時の画素値と低ゲイン時の画素値の比を演算し、その結果を、グラフ化したものである。

高ゲイン時の画素値と低ゲイン時の画素値の比(ゲイン比)は、理想的には、どの画素でも同一の値となり、グラフ化した場合、一定値となるグラフとなる。図５Ｂを参照するに、画素Ｐ７以外の画素Ｐ１乃至Ｐ６,Ｐ８乃至Ｐ１０は、同一の値となり、理想的なゲイン比を得られていることがわかる。しかしながら、画素Ｐ７のゲイン比は、他の画素のゲイン比と異なっている。

高ゲイン時に撮像された画像と、低ゲイン時に撮像された画像との画素毎の比に関する画像情報は、理想的にはそれぞれのゲインの比となるような画像情報となるが、実際には様々な製造バラつきにより生じた画素毎のゲインエラー(理想のHG/LG比からのズレ)を示す１枚の画像情報になる。

図５では、１枚の画像のうちの画素Ｐ１乃至Ｐ１０の１０個の画素を例に挙げて記載しているが、仮に１０個の画素から構成される画像であるとすると、図５Ａに示したような画素値が得られた場合、図５Ｂに示したような画像情報が得られることになる。そして、図５Ｂに示した画像情報から、画素Ｐ７にゲインエラーが発生していることが検知できる。

このように、高ゲインで撮像した画像の画素値と低ゲインで撮像した画像の画素値の比を画像情報として取得することで、ゲインにエラーが発生している画素を検出することができる。

なおここでは、高ゲインと低ゲインの２段階の変換効率切替段階を例に挙げて説明を行うが、本技術は、複数段階ある場合にも適用できる。複数段階ある場合、そのうちの２段階の２枚の画像からゲイン比を求め、そのゲイン比からのズレ量を画素毎に求めることで、ゲインエラーが発生している画素を検出することができる。

画像情報を実際にグラフ化または画像化する際には、データを０以上の整数などの離散的な出力にする必要があることがある。すなわち、小数点以下の画像情報は、切り捨てあるいは四捨五入されることがある。これによるゲイン比の情報が失われるのを避けるため、除算後に小数点以下の必要なゲインエラーが整数として確認できるような値を乗算することでグラフ化や画像化も可能である。

グラフ化とは、例えば、図５Ｂに示したような画素位置と出力比が関連付けられたグラフにすることであり、そのようなグラフ化された画像情報から、ゲイン比が異なる画素をゲインエラーが発生している画素として検出することができる。

画像化とは、図示はしないが、ゲイン比に応じた色で、各画素のゲイン比を表した画像であり、色が異なる画素を検出することで、ゲインエラーが発生している画素を検出することができる。

画像化する際、具体的には、理想のゲイン比HG/LGが2.0、所定の画素の実際のゲイン比が2.1の場合、これらに10を乗算することで理想のゲイン比が20、実際のゲイン比が21となり、この差を画像として確認(視認)することが可能になる。

画像化されたゲイン比の画像は、各画素におけるゲイン比の空間的な分布を示している情報であり、これを従来の画像と同じように検出/補正を掛けるような感覚で、ゲイン比について様々な検出/補正を掛けることが可能となる。この画像から、例えば、ゲインエラーが大きい画素を抽出したり、ゲインエラーを理想のHG/LG比になるような補正を行ったりするといった処理を実行することが可能となる。

ゲインエラーが生じる主な理由は、画素内でゲインを構成しているフローティングディフュージョン(図３ではＦＤ２４)に寄生する容量のバラつきである。ＦＤ２４の容量のバラつきは配線間距離、拡散容量、増幅ゲートのサイズが主であり、これらの温度依存性は比較的小さく、また入射光量や入射光角度にも基本的には依存しない。

デバイスの温度や入射光量、入射光の角度などに依存しない場合、理想のHG/LG比に近づけるための補正は、隣接画素の出力情報を用いることなく行うことができる。例えば、図６Ａに示すように、５×５の２５個の画素が配置されている撮像装置で、上記したような処理を行うことで、画素Ｐ１３にゲインエラーが発生していると検知されたとする。

この場合、画素Ｐ１３にゲインエラーが発生していることがわかり、どの程度のエラーが発生しているかもわかり、画素Ｐ１３の画像内の位置(座標)もわかっている。このようなことから、この画素Ｐ１３だけを対象として補正などの処理を行うことができる。

例えば、従来は、図６Ｂに示すように、画素Ｐ１３に何らかのエラーが発生していると検出されたときには、画素Ｐ１３の周りの画素、例えば、画素Ｐ７,Ｐ８,Ｐ９，Ｐ１２，Ｐ１４，Ｐ１７，Ｐ１８，Ｐ１９が用いられ、画素Ｐ１３の補正が行われていた。このような近傍画素の出力を使用すると、補正傷が生み出す解像感の劣化が生じる可能性がある。

しかしながら、本技術によれば、画素Ｐ１３だけを対象とした補正を行うことができるため、補正傷が生み出す解像感の劣化が生じるようなことを防ぐことが可能となる。

補正として、例えば、高ゲインの画像の画素に対しては(理想のゲイン比/実測のゲイン比)となるような補正係数を乗算し、低ゲインの画像の画素に対しては補正係数で除算することでゲインエラーを理想値に補正することができる。この補正は、上記してきたように、ゲインエラーが発生している画素のみに対して行えるため、近傍画素の出力を使用することによる補正傷が生み出す解像感の劣化は生じない。

各画素のゲイン比の画像を得ることで、画面内のゲイン比に関する測定、検出、選別、補正が可能となる。特に画素アドレスとゲイン比の情報をメモリに記憶させることにより、後段の信号処理で理想のゲイン比となるよう補正することができる。このとき、補正に際して周辺画素信号が不要になることから、補正後の補正画素周辺の解像度劣化を最小限に抑えることができる。

例えば、上記したような構成を有する固体撮像装置１１を、図７に示したような構成を有する撮像装置に適用した場合、例えば、上記したような補正は、ＤＳＰ５４により行われるように構成することができる。

図７は、電子機器に搭載される撮像装置の構成例を示すブロック図である。

図７に示すように、撮像装置５１は、光学系５２、固体撮像素子５３、ＤＳＰ５４、表示装置５５、メモリ５６、電源系５７、操作系５８、およびＣＰＵ（Central Processing Unit）５９を備えて構成され、静止画像および動画像を撮像可能である。

光学系５２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を固体撮像素子５３に導き、固体撮像素子５３の受光面（センサ部）に結像させる。

固体撮像素子５３としては、上述したような構成例の固体撮像装置１１が適用される。固体撮像装置５３には、光学系５２を介して受光面に結像される像に応じて、一定期間、信号電荷が蓄積される。そして、固体撮像素子５３に蓄積された信号電荷は、ＤＳＰ５４から供給される駆動信号（タイミング信号）に従って転送される。

ＤＳＰ５４は、固体撮像素子５３の転送動作を制御する駆動信号を出力して、固体撮像装置５３を駆動する。また、ＤＳＰ５４は、固体撮像素子５３から出力された信号電荷に対して各種の信号処理を施す。ＤＳＰ５４が信号処理を施すことにより得られた画像（画像データ）は、液晶パネルなどを有する表示装置５５に供給されて表示されたり、メモリ５６に供給されて記憶（記録）されたりする。

電源系５７は、撮像装置５１の各部に電力を供給する、例えば、バッテリを備えて構成され、操作系５８は、ユーザにより操作されるボタンやレバー、タッチパネルなどから構成される。ＣＰＵ５９は、操作系５８に対して行われるユーザの操作に応じて、撮像装置５１の各部を制御し、撮像装置５１による撮像を行わせる。

このように構成されている撮像装置５１では、固体撮像素子５３として、上述したように、低照度のS/Nが良好で、かつ、ダイナミックレンジが広い画像信号を得ることができる固体撮像素子１１を適用することにより、より高画質な画像を取得することができる。

即ち、撮像装置５１では、低照度において高ゲインでS/Nが良好な画像を取得することができるとともに、高照度において大きな光量まで飽和しない広ダイナミックレンジな画像を取得することができる。

また、固体撮像素子５３が有するＦＤが複数の容量で構成されることがなく、ＰＤが小面積となることを回避して、ＰＤの感度および飽和電荷量を向上させることができる。また、ＰＤの感度を向上させるために、高誘電率の膜やスタック型容量を使用することもなく、それらを使用した場合に想定される高コスト化を回避することができる。

ここで、固体撮像素子５３として、例えば図２に示した画素部１２または図３に示した画素部１２Ａを含む図１に示した固体撮像装置１１が適用された撮像装置５１において、上記したゲインエラーの検出を行うときの撮像装置５１の処理について、図８のフローチャートを参照して説明する。

ステップＳ１１において、固体撮像素子５３により、高ゲインでの撮像が行われる。高ゲインで撮像された画像は、ＤＳＰ５４に供給される。ステップＳ１２において、固体撮像素子５３により、低ゲインでの撮像が行われる。低ゲインで撮像された画像は、ＤＳＰ５４に供給される。

ＤＳＰ５４には、高ゲインで撮像された画像と、低ゲインで撮像された画像の２枚の画像が供給される。ＤＳＰ５４は、ステップＳ１３において、供給された２枚の画像から画素毎の比を求めることで、上記したように、画素毎のゲイン比を得る。

ステップＳ１４において、ゲインエラーを検出し、ゲインエラーを発生している画素が検出される。画素毎のゲイン比のうち、最も多いゲイン比を理想的なゲイン比とし、その最多のゲイン比と異なるゲイン比を有する画素を、ゲインエラーが発生している画素として検出するようにしても良い。

また、最多のゲイン比を理想的なゲイン比とし、その理想的なゲイン比と、所定の値以上ずれているゲイン比を有する画素を、ゲインエラーが発生している画素として検出するようにしても良い。

また、理想的なゲイン比は、予め設定されており、その設定されているゲイン比とずれているゲイン比を有する画素を、ゲインエラーが発生している画素として検出するようにしても良い。

このように求められたゲインエラーが発生している画素の位置情報やずれ量などの情報を、メモリ５６に記憶させ、撮影が行われ、補正が必要とされるときに、適宜読み出されて用いられるようにしても良い。また、ゲインエラーを補正するための補正量が算出され、その補正量が、メモリ５６に記憶されるようにし、撮影が行われ、補正が必要とされるときに、適宜読み出されて用いられるようにしても良い。

補正量をメモリ５６に記憶させるようにした場合、ステップＳ１５において、補正量が算出され、ステップＳ１６において、メモリ５６に記憶される。なお、ゲイン比の算出や補正量の算出などについては、図５、図６を参照して説明したので、その詳細な説明はここでは省略する。

このようなゲインエラーの検出に係わる処理は、例えば、撮像装置５１が製造された時点で行われるようにしても良い。または、ユーザが撮像装置５１を初めて使うときや、使用を開始してから所定の時間が経過する毎に行われるようにしても良い。

また、図２に示した画素部１２または図３に示した画素部１２Ａを有する固体撮像装置１１が、撮像装置５１(図７)に組み込まれる前の時点で、ゲインエラーの検出に係わる処理が実行されるようにしても良い。すなわち、固体撮像装置１１の時点で、ゲインエラーの検出に係わる処理が実行されるようにしても良い。

このようにした場合、例えば、出力回路１５(図１)にゲインエラーを補正するための補正量を記憶させ、固体撮像装置１１外に信号が出力されるときに、補正量で補正した信号が出力されるように構成することもできる。このようにすることで、ゲインエラーを補正することができる固体撮像装置１１を提供することができる。

なお、撮像装置５１としては、可視光による撮像を行う装置の他、Ｘ線や粒子束などの物理量を電荷に変換して分布を検出する装置とすることができる。

さらに、固体撮像装置１１では、複数の画素２１でＦＤ２４を共有した上で、上下の列の画素２１のＦＤ２４と接続トランジスタ２８を介して接続する構成（所謂、画素共有）を採用することができる。また、固体撮像装置１１を駆動するための電圧などを適宜調整することができる。また、公知の他の駆動、例えば、画素２１から信号を読み出して、次の行の画素２１からの読み出しを行う前に、ＰＤ２２をリセットする動作を加えることができる。

＜撮像装置の使用例＞

図９は、上述の高ゲインと低ゲインでそれぞれ画像を撮像し、ゲインエラーを検出し、補正できる撮像装置や撮像装置を含む電子機器を使用する使用例を示す図である。

上述した撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

なお、本技術は以下のような構成も取ることができる。

（１）
物理量に応じた電荷を蓄える蓄積部と、
前記蓄積部から前記電荷を転送する転送部と、
前記転送部を介して前記蓄積部から転送された前記電荷を、その電荷により生じる電位に対応する電圧に変換する変換部と、
前記変換部により変換された電圧の信号を出力する出力部と、
前記変換部に接続された接続部と
を有する画素が平面的に配置された画素部と、
信号の読み出し対象の前記画素の前記蓄積部から前記変換部へ電荷の転送を指示する転送信号と、
信号の読み出し対象の行にある前記画素の前記変換部と、その画素に隣接する行にある前記画素の前記変換部との接続および非接続を制御する接続信号と
を出力する駆動部と
を備え、
前記接続信号により前記変換部どうしを接続させた状態で、前記転送信号により電荷の転送を行わせることで、低ゲインの画像を撮像し、前記接続信号により前記変換部どうしを非接続させた状態で、前記転送信号により電荷の転送を行わせることで、高ゲインの画像を撮像することができ、
前記低ゲインと前記高ゲインとの間でエラーが発生している画素からの信号に対して、前記エラーを補正する
撮像装置。
（２）
前記低ゲインの画像と前記高ゲインの画像の画素値の比を算出し、
理想の比と異なる比を有する画素を、前記エラーが発生している画素として検出する
前記（１）に記載の撮像装置。
（３）
前記補正は、前記理想の比となるようにするための補正である
前記(２)に記載の撮像装置。
（４）
前記補正は、前記理想の比を、得られた比で除算した値を補正係数とし、
ゲインが高いとされた画素からの信号を補正する場合、前記補正係数を乗算し、
ゲインが低いとされた画素からの信号を補正する場合、前記補正係数で除算することにより行う
前記（２）または（３）に記載の撮像装置。
（５）
前記比は、画素毎に、前記高ゲインの画像を前記低ゲインの画像で除算することで求められる
前記（２）乃至（４）のいずれかに記載の撮像装置。
（６）
前記比の画像を生成する
前記（２）乃至（５）のいずれかに記載の撮像装置。
（７）
前記画像を生成するとき、前記比に所定の値を乗算した値を用いて生成する
前記（６）に記載の撮像装置。
（８）
物理量に応じた電荷を蓄える蓄積部と、
前記蓄積部から前記電荷を転送する転送部と、
前記転送部を介して前記蓄積部から転送された前記電荷を、その電荷により生じる電位に対応する電圧に変換する変換部と、
前記変換部により変換された電圧の信号を出力する出力部と、
前記変換部に接続された接続部と
を有する画素が平面的に配置された画素部と、
信号の読み出し対象の前記画素の前記蓄積部から前記変換部へ電荷の転送を指示する転送信号と、
信号の読み出し対象の行にある前記画素の前記変換部と、その画素に隣接する行にある前記画素の前記変換部との接続および非接続を制御する接続信号と
を出力する駆動部と
を備える撮像装置の撮像方法において、
前記接続信号により前記変換部どうしを接続させた状態で、前記転送信号により電荷の転送を行わせることで、低ゲインの画像を撮像し、前記接続信号により前記変換部どうしを非接続させた状態で、前記転送信号により電荷の転送を行わせることで、高ゲインの画像を撮像することができ、
前記低ゲインと前記高ゲインとの間でエラーが発生している画素からの信号に対して、前記エラーを補正する
ステップを含む撮像方法。
（９）
物理量に応じた電荷を蓄える蓄積部と、
前記蓄積部から前記電荷を転送する転送部と、
前記転送部を介して前記蓄積部から転送された前記電荷を、その電荷により生じる電位に対応する電圧に変換する変換部と、
前記変換部により変換された電圧の信号を出力する出力部と、
前記変換部に接続された接続部と
を有する画素が平面的に配置された画素部と、
信号の読み出し対象の前記画素の前記蓄積部から前記変換部へ電荷の転送を指示する転送信号と、
信号の読み出し対象の行にある前記画素の前記変換部と、その画素に隣接する行にある前記画素の前記変換部との接続および非接続を制御する接続信号と
を出力する駆動部と
を備え、
前記接続信号により前記変換部どうしを接続させた状態で、前記転送信号により電荷の転送を行わせることで、低ゲインの画像を撮像し、前記接続信号により前記変換部どうしを非接続させた状態で、前記転送信号により電荷の転送を行わせることで、高ゲインの画像を撮像することができ、
前記低ゲインと前記高ゲインとの間でエラーが発生している画素からの信号に対して、前記エラーを補正する
撮像装置
を備える電子機器。

１１ 固体撮像装置， １２ 画素部， １３ 垂直駆動回路， １４ カラム処理回
路， １５ 出力回路， １６ 制御回路， ２１ 画素， ２２ ＰＤ， ２３ 転送
トランジスタ， ２４ ＦＤ， ２５ 増幅トランジスタ， ２６ 選択トランジスタ，
２７ リセットトランジスタ， ２８ 接続トランジスタ， ３１ 垂直信号線， ５
１ 撮像装置， ５２ 光学系， ５３ 固体撮像素子， ５４ ＤＳＰ， ５５ 表示
装置， ５６ メモリ， ５７ 電源系， ５８ 操作系， ５９ ＣＰＵ

Claims (9)

1. 物理量に応じた電荷を蓄える蓄積部と、
   前記蓄積部から前記電荷を転送する転送部と、
   前記転送部を介して前記蓄積部から転送された前記電荷を、その電荷により生じる電位に対応する電圧に変換する変換部と、
   前記変換部により変換された電圧の信号を出力する出力部と、
   前記変換部に接続された接続部と
   を有する画素が平面的に配置された画素部と、
   信号の読み出し対象の前記画素の前記蓄積部から前記変換部へ電荷の転送を指示する転送信号と、
   信号の読み出し対象の行にある前記画素の前記変換部と、その画素に隣接する行にある前記画素の前記変換部との接続および非接続を制御する接続信号と
   を出力する駆動部と
   を備え、
   前記接続信号により前記変換部どうしを接続させた状態で、前記転送信号により電荷の転送を行わせることで、低ゲインの画像を撮像し、前記接続信号により前記変換部どうしを非接続させた状態で、前記転送信号により電荷の転送を行わせることで、高ゲインの画像を撮像することができ、
   前記低ゲインと前記高ゲインとの間でエラーが発生している画素からの信号に対して、前記エラーを補正する
   撮像装置。
2. 前記低ゲインの画像と前記高ゲインの画像の画素値の比を算出し、
   理想の比と異なる比を有する画素を、前記エラーが発生している画素として検出する
   請求項１に記載の撮像装置。
3. 前記補正は、前記理想の比となるようにするための補正である
   請求項２に記載の撮像装置。
4. 前記補正は、前記理想の比を、得られた比で除算した値を補正係数とし、
   ゲインが高いとされた画素からの信号を補正する場合、前記補正係数を乗算し、
   ゲインが低いとされた画素からの信号を補正する場合、前記補正係数で除算することにより行う
   請求項２に記載の撮像装置。
5. 前記比は、画素毎に、前記高ゲインの画像を前記低ゲインの画像で除算することで求められる
   請求項２に記載の撮像装置。
6. 前記比の画像を生成する
   請求項２に記載の撮像装置。
7. 前記画像を生成するとき、前記比に所定の値を乗算した値を用いて生成する
   請求項６に記載の撮像装置。
8. 物理量に応じた電荷を蓄える蓄積部と、
   前記蓄積部から前記電荷を転送する転送部と、
   前記転送部を介して前記蓄積部から転送された前記電荷を、その電荷により生じる電位に対応する電圧に変換する変換部と、
   前記変換部により変換された電圧の信号を出力する出力部と、
   前記変換部に接続された接続部と
   を有する画素が平面的に配置された画素部と、
   信号の読み出し対象の前記画素の前記蓄積部から前記変換部へ電荷の転送を指示する転送信号と、
   信号の読み出し対象の行にある前記画素の前記変換部と、その画素に隣接する行にある前記画素の前記変換部との接続および非接続を制御する接続信号と
   を出力する駆動部と
   を備える撮像装置の撮像方法において、
   前記接続信号により前記変換部どうしを接続させた状態で、前記転送信号により電荷の転送を行わせることで、低ゲインの画像を撮像し、前記接続信号により前記変換部どうしを非接続させた状態で、前記転送信号により電荷の転送を行わせることで、高ゲインの画像を撮像することができ、
   前記低ゲインと前記高ゲインとの間でエラーが発生している画素からの信号に対して、前記エラーを補正する
   ステップを含む撮像方法。
9. 物理量に応じた電荷を蓄える蓄積部と、
   前記蓄積部から前記電荷を転送する転送部と、
   前記転送部を介して前記蓄積部から転送された前記電荷を、その電荷により生じる電位に対応する電圧に変換する変換部と、
   前記変換部により変換された電圧の信号を出力する出力部と、
   前記変換部に接続された接続部と
   を有する画素が平面的に配置された画素部と、
   信号の読み出し対象の前記画素の前記蓄積部から前記変換部へ電荷の転送を指示する転送信号と、
   信号の読み出し対象の行にある前記画素の前記変換部と、その画素に隣接する行にある前記画素の前記変換部との接続および非接続を制御する接続信号と
   を出力する駆動部と
   を備え、
   前記接続信号により前記変換部どうしを接続させた状態で、前記転送信号により電荷の転送を行わせることで、低ゲインの画像を撮像し、前記接続信号により前記変換部どうしを非接続させた状態で、前記転送信号により電荷の転送を行わせることで、高ゲインの画像を撮像することができ、
   前記低ゲインと前記高ゲインとの間でエラーが発生している画素からの信号に対して、前記エラーを補正する
   撮像装置
   を備える電子機器。

Images