JP2016136631A - 専用のセレクタトランジスタが不要な自己選択式ｐｃｍデバイス - Google Patents
専用のセレクタトランジスタが不要な自己選択式ｐｃｍデバイス Download PDFInfo
- Publication number
- JP2016136631A JP2016136631A JP2016035291A JP2016035291A JP2016136631A JP 2016136631 A JP2016136631 A JP 2016136631A JP 2016035291 A JP2016035291 A JP 2016035291A JP 2016035291 A JP2016035291 A JP 2016035291A JP 2016136631 A JP2016136631 A JP 2016136631A
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- zno
- metal line
- gst
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000011787 zinc oxide Substances 0.000 claims abstract description 26
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims 11
- 239000002184 metal Substances 0.000 claims 11
- 230000004888 barrier function Effects 0.000 claims 2
- 238000003860 storage Methods 0.000 abstract description 17
- 238000000151 deposition Methods 0.000 abstract description 8
- 238000000231 atomic layer deposition Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- -1 p-type GST Chemical compound 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】専用のセレクタトランジスタが不要な自己選択式ＰＣＭデバイスを提供する。
【解決手段】原子層堆積法（ＡＬＤ）を使用して、亜鉛酸化物（ＺｎＯ）を層変化材料の上に堆積させることで、自己選択型記憶デバイスが形成される。ＺｎＯ／ＧＳＴ界面に形成されるダイオードは、ＰＣＭアーキテクチャ内で、整流能力と記憶能力の両方を示す。
【選択図】図７
【解決手段】原子層堆積法（ＡＬＤ）を使用して、亜鉛酸化物（ＺｎＯ）を層変化材料の上に堆積させることで、自己選択型記憶デバイスが形成される。ＺｎＯ／ＧＳＴ界面に形成されるダイオードは、ＰＣＭアーキテクチャ内で、整流能力と記憶能力の両方を示す。
【選択図】図７
Description
本発明は、専用のセレクタトランジスタが不要な自己選択式ＰＣＭデバイスに関する。
フローティングゲートメモリは、選択機能と記憶機能が固有のデバイスに実現されている自己選択型デバイスである。しかしながら、この種の不揮発性メモリは、次世代用の相変化メモリ（ＰＣＭ）に、それらが、書き込み速度に優れ、セル寸法がより小さく、回路構成がより単純で、相補型金属酸化膜半導体（ＣＭＯＳ）プロセスと製法的互換性があることから、取って代わられようとしている。現在のＰＣＭは、読み取り及び書き込みのためにメモリセルを選択するのに、大抵はＭＯＳ又はＢＪＴといった専用の選択デバイスを使用している。選択デバイスは、追加のマスクを必要とし、プロセスが複雑になってしまい、従ってメモリセルを選択するための選択デバイスには改良が必要である。
本発明と見なされる主題は、特に、本明細書の結び部分に指し示され、明確に主張されている。しかしながら、本発明は、編成と動作方法の両方に関し、本発明の目的、特徴、及び利点も併せ、以下の詳細な説明を添付図面に照らして読みながら参照して頂ければ最も深く理解されるであろう。
説明を簡潔明瞭にする上で、図に示されている要素は必ずしも縮尺が合わされているわけではないことが理解されるであろう。明解さを期して、例えば、要素のうち幾つかの寸法は他の要素に比較して過大に表されている。また、適切と考えられる場合、参照番号は、図面の間で対応する要素又は類似要素を表すのに繰り返し用いられている。
以下の詳細な説明では、本発明が十分に理解されるようにするため、多くの特定の詳細事項が述べられている。しかしながら、当業者には理解されるように、本発明はこれらの特定の詳細事項無しに実用されてもよい。本発明が曖昧にならないようにするため、場合によっては、よく知られている方法、手続き、構成要素、及び回路は説明されていない。
用語「連結されている」及び「接続されている」並びにそれらの派生語は、互いの同義語とする意図はないものと理解されたい。むしろ、特定の実施形態では、「接続されている」は、２つ又はそれ以上の要素が互いに直接に物理的又は電気的に接触していることを表すのに使用されることになる。「連結されている」は、２つ又はそれ以上の要素が互いに直接又は間接（それらの間に他の要素を介在させて）の何れかで物理的又は電気的に接触していること、及び／又は２つ又はそれ以上の要素が互いに協働又は相互作用していること（例えば、因果関係などの場合）を表すのに使用されることになる。
図１は、記憶デバイスの上面図を示しており、Ａ−Ａ'軸に沿った第１の視野面方向と、Ｂ−Ｂ'軸に沿った第２の直交する視野面方向が示されている。これら２つの視野面方向は、図２−図６で、ＰＣＭデバイスを相補型金属酸化膜半導体（ＣＭＯＳ）プロセスに投入する上での製法的互換性を示すために使用されている。具体的には、図２は、Ａ−Ａ’軸とＢ−Ｂ'軸に沿った側面図であり、堆積させた銅ワード線を示している側面図である。なお、これらの図は、ＣＭＯＳ論理ゲートを製作するＣＭＯＳプロセスに続く、ＰＣＭ記憶素子の製作における初期プロセスの段階を示している。
図３は、本発明により、ｎ型ＺｎＯ３０２、ｐ型ＧＳＴ３０４、及びＴｉＮ３０８を積層させた堆積材料の、Ａ−Ａ’軸及びＢ−Ｂ'軸に沿った断面図を示している。本図は、Ｇｅ−Ｓｂ−Ｔｅ（ＧＳＴ）材料３０４を、ＧＳＴ材料の記憶能力を喪失すること無く、亜鉛酸化物（ＺｎＯ）層３０２の上に直接堆積させて製作されている、自己加熱型ＰＣＭ記憶デバイス３００を示している。積層は、ｐ型ＧＳＴ材料３０４とｎ型ＺｎＯ層の接合部にヘテロ接合ダイオード３０６を形成している。
図３に示されている製造プロセスを使用すると、温度の変化により相遷移を示す、相変化材料を有するシステムメモリを製作することができる。カルコゲニド又はカルコゲン系材料と呼ばれる、周期表のＶＩ群の元素の合金を含むことにより、電流パルスを用いた抵抗加熱で、メモリセルを高抵抗状態（非晶質相、リセット状態）と低抵抗状態（結晶質相、セット状態）の間で遷移させることによって、メモリセルをプログラムすることができる。こうして、図示されているプロセスでは、不揮発性メモリから電力が取り去られた後でさえ安定した状態を保つ相変化メモリセルのデータ保持を提供するのに、好都合にもカルコゲニドを利用することができる。
ＣＭＯＳ／ＰＣＭ製作プロセスでは、原子スケールの堆積制御を可能にする、表面の反応に基づく自己限定性の薄膜成長を提供する原子層堆積法（ＡＬＤ）を使用して、ＺｎＯ被覆を堆積させることができる。製作時、この被覆プロセスでは、処理室にガスが導入され、そのガスがウェーハ表面に単層になって堆積する。当該室に導入された第２のガスが最初の前駆体と反応して、基板上に単層の薄膜層を作り出し、基板の層厚さは堆積のサイクル数により精密に制御される。よって、ＡＬＤプロセスは、比較的低い温度で実施することができ、ピンホールの無い超共形薄膜を用いたオングストロームレベルの厚さ制御を提供することができる。
これまでに述べられている様に、ＧＳＴ層３０４を、ＺｎＯ層３０２に接触するように加工することにより、界面はＧＳＴ／ＺｎＯヘテロ接合を形成する。結晶質ＧＳＴ材料３０４は、自然的にｐ型であり、ＺｎＯ材料３０２はｎ型であり、その結果得られるダイオード３０６は優れた整流性質を有する。ダイオード３０６は、ＧＳＴメモリセル記憶素子を選択するのに用いることができ、それによりＰＣＭアレイのそれぞれのメモリセル毎に専用の選択トランジスタを使用しなくて済む。よって、ｐ型結晶質ＧＳＴ層３０４を、ｎ型亜鉛酸化物（ＺｎＯ）層３０２の上へ直接堆積させることで、ＰＣＭ記憶素子に埋め込まれたＧＳＴ／ＺｎＯ接合が形成され、こうして形成されるダイオードのおかげで、積層を小さくすることができ、その後に続くプロセスの複雑性を軽減することができ、また選択デバイスの製作に関連する多数のマスクを省略することもできる。
図４は、ｐ型ＧＳＴ材料３０４をｎ型ＺｎＯ層３０２に隣接させて製作されている自己加熱型ＰＣＭ記憶デバイス３００での画定されているドット４０２の断面を示している。図５は、本発明による積層の堆積に続くセルシーリングＳｉＮ５０２及び誘電体充填５０４を示している。図６は、ビット線６０２の形成と画定を示している。下接点（ＷB）に対して上接点（ＷT）に正のバイアスが掛けられると、半導体デバイスが通電する。
図７は、ヒータ７１０と相変化に係わるＧＳＴドット領域７１２を有するＰＣＭ記憶デバイス７００の或る実施形態を示している。ＰＮ接合が形成されるように、ｎ型ＺｎＯ層７０４がＧＳＴ層７０２を覆っている。ランス型を基本にしたセルが記載されているが、例えば、壁型デバイス、孔隙型デバイス、又はトレンチ型デバイス、の様な他のＰＣＭセルアーキテクチャを、本発明の特徴に組み込むこともできることに留意されたい。よって、他のＰＣＭセルアーキテクチャでは、ＧＳＴ層７０２を堆積させた後にＺｎＯ層７０４とキャップ層７０８を堆積させてもよく、その場合は、次に積層全体がエッチングされる。ＧＳＴドット領域７１２は、ヒータ素子に近接して形成されていて、相変化に関与すると同時に、ＧＳＴ層７０２とＺｎＯ層７０４により構成されている整流接合部の一部を成している。ＧＳＴ層７０２は、同時に、選択と記憶を兼ねた素子の一部を成し、こうして自己選択型デバイスを実現させていることが明らかである。
図８は、ｐ型ＧＳＴ層とｎ型ＺｎＯのヘテロ接合のＩ−Ｖ電気特性を表している。接合部の電気的性質は、ＺｎＯ層７０４に接地電位を印加し、ＧＳＴ層７０２に正電圧を印加した場合、そしてまた、ＧＳＴ層に負電圧を印加して接合部を逆バイアスした場合、について示されている。Ｘ軸の電圧は、下接点電圧と上接点電圧の差である。Ion／Ioffで表わされる「オン」電流対「オフ」電流の比は、面積が１００ｎｍｘ１００ｎｍのダイオードで、１ｍＡの「Ion」電流が３ボルトでバイアスされる場合、大凡１０９という値を有する。電流Ion／Ioffのデータは一例として提供されており、特許請求対象の主題を制限すること無く、他の比が使用されてもよい。
図９は、自己選択型デバイスのＩ−Ｖ電気特性を説明している。ＧＳＴ／ＺｎＯ接合部に形成されているダイオードが逆バイアスされた状態では、ＰＣＭ記憶デバイス７００の状態は共に、非選択領域９０２によって表されている様に非選択になっている。正電圧が供給されてダイオードが２ボルト限界より下（領域９０４で画定）で順バイアスされた状態では、デバイスの抵抗を読み取ることによって、ＰＣＭ記憶デバイス７００の２つの状態を検出することができる。限界として表されている２ボルトの正バイアス電圧は、調整されることもあると予想される。また、ダイオード７０６の電気特性は、バイアス電圧が２ボルト限界を上回った時には、プログラミング領域にずれ込むことに留意されたい。
ここまでの間に、相変化材料ＧＳＴをＺｎＯ層に隣接して堆積させると自己選択型記憶デバイスが形成されることが明らかになったはずである。ＺｎＯ／ＧＳＴ界面に形成されるダイオードは、本ＰＣＭアーキテクチャ内で整流能力と記憶能力の両方を明白に示す。
ここでは本発明の特定の特徴を示し、説明してきたが、当業者には、多くの修正、代替、変更、及び等価物が想起されることであろう。従って、付随の特許請求の範囲は、本発明の真髄の範囲に入るあらゆるその様な修正及び変更を網羅することを意図しているものと理解されたい。
３００ 自己加熱型ＰＣＭ記憶デバイス
３０２ ｎ型ＺｎＯ層
３０４ ｐ型ＧＳＴ層
３０６ ヘテロ接合ダイオード
３０８ ＴｉＮ層
４０２ ドット
５０２ セルシーリングＳｉＮ
５０４ 誘電体充填
６０２ ビット線
７００ ＰＣＭ記憶デバイス
７０２ ＧＳＴ層
７０４ ｎ型ＺｎＯ層
７０６ ダイオード
７０８ キャップ層
７１０ ヒータ
７１２ ＧＳＴドット領域
９０２ 非選択領域
９０４ ２ボルト限界より下の領域
ＷT 上接点
ＷB 下接点
３０２ ｎ型ＺｎＯ層
３０４ ｐ型ＧＳＴ層
３０６ ヘテロ接合ダイオード
３０８ ＴｉＮ層
４０２ ドット
５０２ セルシーリングＳｉＮ
５０４ 誘電体充填
６０２ ビット線
７００ ＰＣＭ記憶デバイス
７０２ ＧＳＴ層
７０４ ｎ型ＺｎＯ層
７０６ ダイオード
７０８ キャップ層
７１０ ヒータ
７１２ ＧＳＴドット領域
９０２ 非選択領域
９０４ ２ボルト限界より下の領域
ＷT 上接点
ＷB 下接点
Claims (6)
- 第１の金属線と、
第２の金属線と、
前記第１の金属線と第２の金属線との間の誘電体と、
前記第１の金属線と前記誘電体との間にあり、前記第１の金属線と前記誘電体を接触させる第１のバリアと、
前記第２の金属線と前記誘電体との間にあり、前記第２の金属線と前記誘電体を接触させる第２のバリアと、
ｎ型亜鉛酸化物（ＺｎＯ）材料を含む酸化物を主材とする材料を固有のｐ型結晶質ＰＣＭ材料と直接接触させて、前記ＰＣＭ材料に埋め込まれたダイオード接続を形成する、第１のメモリセルであって、前記ＺｎＯ材料が前記第１の金属線に接触している、第１のメモリセルと、
前記ＺｎＯ層及び前記ＰＣＭ材料に積層されて配置された第１の材料と、
ｎ型亜鉛酸化物（ＺｎＯ）材料を含む酸化物を主材とする材料を固有のｐ型結晶質ＰＣＭ材料と直接接触させて、前記ＰＣＭ材料に埋め込まれたダイオード接続を形成する、第２のメモリセルであって、前記ＺｎＯ材料が前記第２の金属線に接続されている、第２のメモリセルと、
前記ＺｎＯ層及び前記ＰＣＭ材料に積層されて配置された第２の材料と、を備えているＰＣＭ。 - 前記第１及び第２の金属線の各々が銅を含む、請求項１に記載のＰＣＭ。
- 前記第１のメモリセルの前記ＰＣＭ材料の抵抗を読み取ることによる前記第１のメモリセルの状態の検出を可能にするために、２ボルト以下の正バイアスが前記ダイオード接合部を順バイアスする、請求項１に記載のＰＣＭ。
- 前記第１の材料がＴｉＮを含む、請求項１に記載のＰＣＭ。
- 前記第２の材料がＴｉＮを含む、請求項１に記載のＰＣＭ。
- 前記第１のメモリセルの前記ＰＣＭ材料は、前記第１のメモリセルの前記ＺｎＯ層の上へ直接堆積されている、請求項１に記載のＰＣＭ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/651,097 US8847186B2 (en) | 2009-12-31 | 2009-12-31 | Self-selecting PCM device not requiring a dedicated selector transistor |
| US12/651,097 | 2009-12-31 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010272982A Division JP2011139057A (ja) | 2009-12-31 | 2010-11-18 | 専用のセレクタトランジスタが不要な自己選択式ｐｃｍデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016136631A true JP2016136631A (ja) | 2016-07-28 |
| JP6225203B2 JP6225203B2 (ja) | 2017-11-01 |
Family
ID=44186301
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010272982A Pending JP2011139057A (ja) | 2009-12-31 | 2010-11-18 | 専用のセレクタトランジスタが不要な自己選択式ｐｃｍデバイス |
| JP2016035291A Active JP6225203B2 (ja) | 2009-12-31 | 2016-02-26 | 専用のセレクタトランジスタが不要な自己選択式ｐｃｍデバイス |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010272982A Pending JP2011139057A (ja) | 2009-12-31 | 2010-11-18 | 専用のセレクタトランジスタが不要な自己選択式ｐｃｍデバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8847186B2 (ja) |
| JP (2) | JP2011139057A (ja) |
| CN (1) | CN102117884B (ja) |
| DE (1) | DE102010052538A1 (ja) |
| SG (1) | SG172525A1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8847186B2 (en) | 2009-12-31 | 2014-09-30 | Micron Technology, Inc. | Self-selecting PCM device not requiring a dedicated selector transistor |
| US8486743B2 (en) | 2011-03-23 | 2013-07-16 | Micron Technology, Inc. | Methods of forming memory cells |
| US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
| US8546231B2 (en) | 2011-11-17 | 2013-10-01 | Micron Technology, Inc. | Memory arrays and methods of forming memory cells |
| US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
| US8723155B2 (en) | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
| FR2985840B1 (fr) | 2012-01-12 | 2014-02-28 | Commissariat Energie Atomique | Cellule memoire a changement de phase |
| US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| US8765555B2 (en) | 2012-04-30 | 2014-07-01 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| CN103866269A (zh) * | 2012-12-11 | 2014-06-18 | 中国科学院微电子研究所 | 原子层沉积制备Te-N共掺的氧化锌薄膜的方法 |
| US9553262B2 (en) | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
| US9881971B2 (en) | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
| US9362494B2 (en) | 2014-06-02 | 2016-06-07 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
| US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
| US10134470B2 (en) | 2015-11-04 | 2018-11-20 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
| JP6505619B2 (ja) * | 2016-02-09 | 2019-04-24 | 株式会社東芝 | 超格子メモリ及びクロスポイント型メモリ装置 |
| KR102453349B1 (ko) | 2016-02-25 | 2022-10-07 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 이의 제조 방법 |
| US9881972B2 (en) | 2016-05-20 | 2018-01-30 | Micron Technology, Inc. | Array of memory cells and methods of forming an array of memory cells |
| US10446226B2 (en) | 2016-08-08 | 2019-10-15 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
| US10157670B2 (en) * | 2016-10-28 | 2018-12-18 | Micron Technology, Inc. | Apparatuses including memory cells and methods of operation of same |
| US10163977B1 (en) | 2017-03-22 | 2018-12-25 | Micron Technology, Inc. | Chalcogenide memory device components and composition |
| US10727405B2 (en) | 2017-03-22 | 2020-07-28 | Micron Technology, Inc. | Chalcogenide memory device components and composition |
| KR102295524B1 (ko) * | 2017-03-27 | 2021-08-30 | 삼성전자 주식회사 | 메모리 소자 |
| US10096655B1 (en) | 2017-04-07 | 2018-10-09 | Micron Technology, Inc. | Three dimensional memory array |
| US10461128B2 (en) | 2017-04-26 | 2019-10-29 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of elevationally-outer-tier memory cells and elevationally-inner-tier memory cells |
| US10424374B2 (en) * | 2017-04-28 | 2019-09-24 | Micron Technology, Inc. | Programming enhancement in self-selecting memory |
| US10263039B2 (en) | 2017-06-26 | 2019-04-16 | Micron Technology, Inc. | Memory cells having resistors and formation of the same |
| US10573362B2 (en) | 2017-08-29 | 2020-02-25 | Micron Technology, Inc. | Decode circuitry coupled to a memory array |
| US10128437B1 (en) | 2017-08-31 | 2018-11-13 | Micron Technology, Inc. | Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods |
| US10854813B2 (en) | 2018-02-09 | 2020-12-01 | Micron Technology, Inc. | Dopant-modulated etching for memory devices |
| US10541364B2 (en) | 2018-02-09 | 2020-01-21 | Micron Technology, Inc. | Memory cells with asymmetrical electrode interfaces |
| US10693065B2 (en) | 2018-02-09 | 2020-06-23 | Micron Technology, Inc. | Tapered cell profile and fabrication |
| US10424730B2 (en) | 2018-02-09 | 2019-09-24 | Micron Technology, Inc. | Tapered memory cell profiles |
| WO2019226000A1 (ko) * | 2018-05-24 | 2019-11-28 | 한양대학교 산학협력단 | 선택소자 일체형 상변화 메모리 및 그 제조 방법 |
| KR102207216B1 (ko) * | 2018-12-18 | 2021-01-25 | 삼성전자주식회사 | 전극과의 접촉 계면의 쇼트키 다이오드 특성을 이용하는 선택 소자 및 이를 포함하는 상변화 메모리 소자 |
| CN112204746A (zh) * | 2018-05-24 | 2021-01-08 | 三星电子株式会社 | 集成有选择元件的相变存储器及其制造方法 |
| US10957853B2 (en) | 2018-09-18 | 2021-03-23 | International Business Machines Corporation | Modifying material parameters of a nanoscale device post-fabrication |
| JP7271057B2 (ja) * | 2018-11-21 | 2023-05-11 | マイクロン テクノロジー，インク． | カルコゲナイドメモリデバイスの構成要素及び組成物 |
| US10985212B2 (en) | 2019-04-16 | 2021-04-20 | Micron Technology, Inc. | Multi-component cell architectures for a memory device |
| US10957741B2 (en) | 2019-05-01 | 2021-03-23 | Micron Technology, Inc. | Multitier arrangements of integrated devices, and methods of forming sense/access lines |
| US11222854B2 (en) | 2019-05-15 | 2022-01-11 | Micron Technology, Inc. | Multitier arrangements of integrated devices, and methods of protecting memory cells during polishing |
| US11996145B2 (en) | 2022-05-03 | 2024-05-28 | Western Digital Technologies, Inc. | Cross-point array with threshold switching selector memory element |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068850A (ja) * | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| JP2004193499A (ja) * | 2002-12-13 | 2004-07-08 | Applied Materials Inc | 半導体装置、その製造方法、及びその製造装置 |
| JP2004349504A (ja) * | 2003-05-22 | 2004-12-09 | Hitachi Ltd | 半導体集積回路装置 |
| JP2005197637A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子の金属配線形成方法 |
| JP2006140489A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ |
| JP2007214565A (ja) * | 2006-02-07 | 2007-08-23 | Samsung Electronics Co Ltd | ダイオード兼用抵抗素子を具備する相変化ｒａｍ、その製造及び動作方法 |
| JP2007235142A (ja) * | 2006-03-02 | 2007-09-13 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びそれを備えるメモリアレイ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646266A (en) * | 1984-09-28 | 1987-02-24 | Energy Conversion Devices, Inc. | Programmable semiconductor structures and methods for using the same |
| US20050227382A1 (en) * | 2004-04-02 | 2005-10-13 | Hui Angela T | In-situ surface treatment for memory cell formation |
| EP1675183A1 (en) * | 2004-12-21 | 2006-06-28 | STMicroelectronics S.r.l. | Phase change memory cell with diode junction selection and manufacturing method thereof |
| KR100682908B1 (ko) * | 2004-12-21 | 2007-02-15 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| US8197914B2 (en) * | 2005-11-21 | 2012-06-12 | Air Products And Chemicals, Inc. | Method for depositing zinc oxide at low temperatures and products formed thereby |
| JP4975335B2 (ja) * | 2006-02-16 | 2012-07-11 | 株式会社東芝 | 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置 |
| DE602006012825D1 (de) * | 2006-07-27 | 2010-04-22 | St Microelectronics Srl | Phasenwechsel-Speichervorrichtung |
| JP4616359B2 (ja) * | 2007-01-09 | 2011-01-19 | 韓國電子通信研究院 | 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ |
| US7619237B2 (en) * | 2007-02-21 | 2009-11-17 | Macronix International Co., Ltd. | Programmable resistive memory cell with self-forming gap |
| JP5364280B2 (ja) * | 2008-03-07 | 2013-12-11 | 株式会社東芝 | 不揮発性記憶装置及びその製造方法 |
| US8847186B2 (en) | 2009-12-31 | 2014-09-30 | Micron Technology, Inc. | Self-selecting PCM device not requiring a dedicated selector transistor |
-
2009
- 2009-12-31 US US12/651,097 patent/US8847186B2/en active Active
-
2010
- 2010-10-13 SG SG2010074979A patent/SG172525A1/en unknown
- 2010-11-16 CN CN201010548105.2A patent/CN102117884B/zh active Active
- 2010-11-18 JP JP2010272982A patent/JP2011139057A/ja active Pending
- 2010-11-25 DE DE102010052538A patent/DE102010052538A1/de active Pending
-
2014
- 2014-09-25 US US14/497,073 patent/US9620710B2/en active Active
-
2016
- 2016-02-26 JP JP2016035291A patent/JP6225203B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068850A (ja) * | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| JP2004193499A (ja) * | 2002-12-13 | 2004-07-08 | Applied Materials Inc | 半導体装置、その製造方法、及びその製造装置 |
| JP2004349504A (ja) * | 2003-05-22 | 2004-12-09 | Hitachi Ltd | 半導体集積回路装置 |
| JP2005197637A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子の金属配線形成方法 |
| JP2006140489A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ |
| JP2007214565A (ja) * | 2006-02-07 | 2007-08-23 | Samsung Electronics Co Ltd | ダイオード兼用抵抗素子を具備する相変化ｒａｍ、その製造及び動作方法 |
| JP2007235142A (ja) * | 2006-03-02 | 2007-09-13 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びそれを備えるメモリアレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102117884B (zh) | 2016-01-20 |
| JP6225203B2 (ja) | 2017-11-01 |
| US8847186B2 (en) | 2014-09-30 |
| SG172525A1 (en) | 2011-07-28 |
| US20110155984A1 (en) | 2011-06-30 |
| US20150008387A1 (en) | 2015-01-08 |
| CN102117884A (zh) | 2011-07-06 |
| US9620710B2 (en) | 2017-04-11 |
| JP2011139057A (ja) | 2011-07-14 |
| DE102010052538A1 (de) | 2011-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6225203B2 (ja) | 専用のセレクタトランジスタが不要な自己選択式ｐｃｍデバイス | |
| CN107104123B (zh) | 存储器件 | |
| US7821809B2 (en) | Nonvolatile memory device and method including resistor and transistor | |
| EP1686624B1 (en) | Method of fabricating a nonvolatile memory device made of electric resistance material | |
| US9105838B2 (en) | Nonvolatile variable resistive device | |
| US8288752B2 (en) | Phase change memory device capable of reducing disturbance and method of manufacturing the same | |
| US20070170881A1 (en) | Phase change materials, phase change random access memories having the same and methods of operating phase change random access memories | |
| US8586960B2 (en) | Integrated circuit including vertical diode | |
| US8168479B2 (en) | Resistance variable memory device and method of fabricating the same | |
| US9608041B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2012531740A (ja) | 封入相変化セル構造および方法 | |
| US9424905B2 (en) | Method of operating semiconductor memory device | |
| JP6505619B2 (ja) | 超格子メモリ及びクロスポイント型メモリ装置 | |
| US20130277640A1 (en) | Non-volatile semiconductor memory device and method for manufacturing the same | |
| TW201904101A (zh) | 記憶體胞切換裝置 | |
| US20230354725A1 (en) | Semiconductor apparatus | |
| US8284597B2 (en) | Diode memory | |
| US10553792B2 (en) | Textured memory cell structures | |
| US20100061140A1 (en) | Integrated circuit including doped semiconductor line having conductive cladding | |
| US20180254412A1 (en) | Semiconductor storage device | |
| US20080272354A1 (en) | Phase change diode memory | |
| US8791552B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| KR20240115514A (ko) | 가변 저항 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170123 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171006 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6225203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |