JP2016092369A - Semiconductor light emitting element manufacturing method and semiconductor light emitting element - Google Patents
Semiconductor light emitting element manufacturing method and semiconductor light emitting element Download PDFInfo
- Publication number
- JP2016092369A JP2016092369A JP2014229158A JP2014229158A JP2016092369A JP 2016092369 A JP2016092369 A JP 2016092369A JP 2014229158 A JP2014229158 A JP 2014229158A JP 2014229158 A JP2014229158 A JP 2014229158A JP 2016092369 A JP2016092369 A JP 2016092369A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- light emitting
- semiconductor
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、半導体発光素子の製造方法、及び、半導体発光素子に関する。 The present invention relates to a method for manufacturing a semiconductor light emitting device and a semiconductor light emitting device.
従来、窒化物半導体を用いたＬＥＤにおいては、主としてＧａＮが利用されている。この場合、格子整合の観点からサファイア基板上にエピタキシャル成長させて欠陥の少ないＧａＮ膜を形成することで、窒化物半導体からなる半導体発光素子を形成していた。ここで、サファイア基板は絶縁材であることから、ＧａＮ系ＬＥＤへの給電には、ｐ層の一部を削ってｎ層を露出させ、ｐ層及びｎ層の各層に給電用電極を形成していた。このように給電用の電極が同じ向きに配置されている構造のＬＥＤを横型構造と呼び、例えば、特許文献１にこのような技術が開示されている。
Conventionally, GaN is mainly used in LEDs using nitride semiconductors. In this case, from the viewpoint of lattice matching, a semiconductor light emitting device made of a nitride semiconductor is formed by epitaxial growth on a sapphire substrate to form a GaN film with few defects. Here, since the sapphire substrate is an insulating material, for feeding power to the GaN-based LED, a part of the p layer is scraped to expose the n layer, and a feeding electrode is formed on each of the p layer and the n layer. It was. An LED having a structure in which the power supply electrodes are arranged in the same direction is called a horizontal structure. For example,
一方で、半導体発光素子の発光効率の改善や光取り出しの効率化を目的として、ｐ層とｎ層を表裏面に配置して給電する、いわゆる縦型構造のＬＥＤの開発が進められている。この縦型構造のＬＥＤを製造する際には、サファイア基板上に下から順にｎ層、ｐ層を配置し、当該ｐ層側にシリコン（Ｓｉ）や銅タングステン（ＣｕＷ）からなる支持基板を接合した後、サファイア基板が除去される。この場合、素子表面はｎ層側となり、このｎ層に給電用電極としてボンディング電極を設け、このボンディング電極に給電線であるワイヤを繋ぐ（ワイヤボンディング）ことで電力供給を行っている。例えば、特許文献２にこのような技術が開示されている。
On the other hand, for the purpose of improving the light emission efficiency of a semiconductor light emitting device and improving the efficiency of light extraction, development of a so-called vertical structure LED in which a p-layer and an n-layer are arranged on the front and back surfaces to supply electric power is in progress. When manufacturing this vertical LED, an n layer and a p layer are sequentially arranged on the sapphire substrate, and a support substrate made of silicon (Si) or copper tungsten (CuW) is bonded to the p layer side. After that, the sapphire substrate is removed. In this case, the element surface is on the n-layer side, and a bonding electrode is provided as a feeding electrode on the n-layer, and power is supplied by connecting a wire as a feeding line to this bonding electrode (wire bonding). For example,
これらの半導体発光素子は、幅広く各種の用途に実用されている。例えば、店舗照明や車載照明（例えば、ヘッドライト、室内灯）等の照明用途；液晶テレビ、パーソナルコンピューター、スマートフォン、電卓等の電子機器のディスプレイ用途；プロジェクター等の光源が挙げられる。 These semiconductor light emitting devices are widely used in various applications. Examples include lighting for store lighting and in-vehicle lighting (for example, headlights, room lights); display for electronic devices such as liquid crystal televisions, personal computers, smartphones, and calculators; and light sources such as projectors.
従来、半導体発光素子は、可撓性を有さない平板形状であるため、設置面の形状は平面に限定されていた。それは以下の理由による。
まず、横型構造の半導体発光素子は、その製造工程においてサファイア等の硬質な基板を半導体層の半導体成長用基板として用いており、完成品においても硬質なサファイア基板が半導体発光素子内に存在する。サファイア基板は弾性（可撓性）を有さないため、半導体発光素子の底面は平面となる。
また、縦型構造の半導体発光素子は、サファイア基板は製造工程において除去されるが、代わりに、硬質な銅タングステン（ＣｕＷ）からなる支持基板が完成品としての半導体発光素子内に存在する。銅タングステンからなる支持基板もサファイア基板と同様に弾性を有さないため、半導体発光素子の底面は平面となる。
このように、従来の縦型構造の半導体発光素子、及び、横型構造の半導体発光素子は、底面が平面であり、且つ、弾性を有さないため、曲面上に設置することが困難であった。そのため、当該半導体発光素子を備える各種装置の設計の自由度が低いという問題があった。
また、従来、平面に限らず、球面、半球面、楕円面、波状の凹凸面等の曲面に半導体発光素子を設置したいという要請がある。
Conventionally, since the semiconductor light emitting element has a flat plate shape that does not have flexibility, the shape of the installation surface is limited to a flat surface. The reason is as follows.
First, a semiconductor light emitting device having a horizontal structure uses a hard substrate such as sapphire as a semiconductor growth substrate for a semiconductor layer in the manufacturing process, and a hard sapphire substrate exists in the semiconductor light emitting device even in a finished product. Since the sapphire substrate does not have elasticity (flexibility), the bottom surface of the semiconductor light emitting element is flat.
In the vertical structure semiconductor light emitting device, the sapphire substrate is removed in the manufacturing process, but instead, a support substrate made of hard copper tungsten (CuW) is present in the finished semiconductor light emitting device. Since the support substrate made of copper tungsten does not have elasticity like the sapphire substrate, the bottom surface of the semiconductor light emitting element is flat.
As described above, the conventional vertical semiconductor light emitting device and the horizontal semiconductor light emitting device are difficult to install on a curved surface because the bottom surface is flat and does not have elasticity. . For this reason, there is a problem that the degree of freedom in designing various devices including the semiconductor light emitting element is low.
Conventionally, there is a demand to install a semiconductor light-emitting element on a curved surface such as a spherical surface, a hemispherical surface, an elliptical surface, and a wavy uneven surface, without being limited to a flat surface.
本発明は、上記の課題に鑑み、曲面上にも設置可能な半導体発光素子の製造方法を提供することを目的とする。また、曲面上にも設置可能な半導体発光素子を提供することを目的とする。 An object of this invention is to provide the manufacturing method of the semiconductor light-emitting device which can be installed also on a curved surface in view of said subject. It is another object of the present invention to provide a semiconductor light emitting element that can be installed on a curved surface.
本発明の半導体発光素子の製造方法は、
半導体成長用基板を準備する工程Ａと、
前記半導体成長用基板の上層に、第１半導体層と、発光層と、第２半導体層とを下からこの順で形成する工程Ｂと、
前記工程Ｂの後、前記第２半導体層上に剥離層を形成する工程Ｃと、
前記工程Ｃの後、前記剥離層側に、支持基板を貼り合せる工程Ｄと、
前記工程Ｄの後、前記半導体成長用基板を除去して前記第１半導体層を露出させる工程Ｅと、
前記工程Ｅの後、前記第１半導体層側に、弾性を有する基板を貼り合わせる工程Ｆと、
前記工程Ｆの後、前記剥離層付きの前記支持基板を前記第２半導体層から剥離し、前記第２半導体層を露出させる工程Ｇとを有することを特徴とする。
The method for producing a semiconductor light emitting device of the present invention includes:
Preparing a substrate for semiconductor growth A,
Forming a first semiconductor layer, a light emitting layer, and a second semiconductor layer on the semiconductor growth substrate in this order from the bottom;
After the step B, a step C for forming a release layer on the second semiconductor layer;
After the step C, a step D for attaching a support substrate to the release layer side;
After the step D, the step E of removing the semiconductor growth substrate to expose the first semiconductor layer;
After the step E, a step F of attaching an elastic substrate to the first semiconductor layer side;
After the step F, the method includes a step G of peeling the support substrate with the release layer from the second semiconductor layer to expose the second semiconductor layer.
上記構成によれば、弾性を有する基板上に、第１半導体層と、発光層と、第２半導体層とが形成された半導体発光素子が得られる。また、硬質な半導体成長用基板、及び、硬質な支持基板は、それぞれ、工程Ｅ、工程Ｇにより除去されているため、得られた半導体発光素子には存在しない。従って、設置面の形状に応じて半導体発光素子を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。 According to the above configuration, a semiconductor light emitting element in which the first semiconductor layer, the light emitting layer, and the second semiconductor layer are formed on the elastic substrate can be obtained. Further, since the hard semiconductor growth substrate and the hard support substrate are removed by the process E and the process G, respectively, they do not exist in the obtained semiconductor light emitting device. Therefore, the semiconductor light emitting element can be made to follow in accordance with the shape of the installation surface. As a result, it can also be installed on a curved surface.
上記の構成において、前記剥離層を構成する材料が、Ａｇ、Ｐｄ、Ｃｕからなる群から選ばれる少なくとも１以上からなる金属であることが好ましい。 Said structure WHEREIN: It is preferable that the material which comprises the said peeling layer is a metal which consists of at least 1 or more chosen from the group which consists of Ag, Pd, and Cu.
前記剥離層を構成する材料が、Ａｇ、Ｐｄ、Ｃｕからなる群から選ばれる少なくとも１以上からなる金属であると、第２半導体層との界面で容易に剥離することができる。 When the material constituting the release layer is a metal composed of at least one selected from the group consisting of Ag, Pd, and Cu, the release layer can be easily peeled off at the interface with the second semiconductor layer.
上記の構成において、前記工程Ｃは、
前記第２半導体層の一部上面に、前記剥離層よりも熱膨張係数が大きい剥離補助層を形成する工程Ｃ−１と、
前記工程Ｃ−１の後、前記剥離補助層上、及び、前記剥離補助層が形成されていない前記第２半導体層上に前記剥離層を形成する工程Ｃ−２と
を含むことが好ましい。
In the above configuration, the step C includes
Forming a peeling auxiliary layer having a larger thermal expansion coefficient than the peeling layer on a partial upper surface of the second semiconductor layer; and
After the step C-1, it is preferable to include a step C-2 of forming the release layer on the release auxiliary layer and on the second semiconductor layer where the release auxiliary layer is not formed.
上記構成によれば、工程Ｃの後には（工程Ｃ−１及び工程Ｃ−２の後には）、剥離補助層上に剥離層が形成されている箇所と、剥離補助層が形成されていない第２半導体層上に剥離層が形成されている箇所とが存在する。そのため、その後の工程Ｄにおける支持基板の貼り合わせの加温により、剥離層と剥離補助層との熱膨張係数の差に起因して、剥離層と剥離補助層との界面でクラックが生ずる。これにより、剥離層と第２半導体層とをより容易に剥離することが可能となる。 According to the said structure, after the process C (after the process C-1 and the process C-2), the location where the peeling layer is formed on the peeling auxiliary layer, and the first where the peeling auxiliary layer is not formed 2 There is a portion where a release layer is formed on the semiconductor layer. Therefore, due to the heating of the bonding of the support substrate in the subsequent process D, cracks are generated at the interface between the release layer and the release auxiliary layer due to the difference in thermal expansion coefficient between the release layer and the release auxiliary layer. Thereby, it becomes possible to peel the peeling layer and the second semiconductor layer more easily.
また、本発明の半導体発光素子の製造方法は、
半導体成長用基板を準備する工程Ａと、
前記半導体成長用基板の上層に、第１半導体層と、発光層と、第２半導体層とを下からこの順で形成する工程Ｂと、
前記工程Ｂの後、前記第２半導体層側に、弾性を有する基板を貼り合わせる工程Ｘと、
前記工程Ｘの後、前記半導体成長用基板を除去して前記第２半導体層を露出させる工程Ｙとを有することを特徴とする。
In addition, the method for manufacturing the semiconductor light emitting device of the present invention includes:
Preparing a substrate for semiconductor growth A,
Forming a first semiconductor layer, a light emitting layer, and a second semiconductor layer on the semiconductor growth substrate in this order from the bottom;
After the step B, a step X of attaching an elastic substrate to the second semiconductor layer side;
After the step X, the method further comprises a step Y of removing the semiconductor growth substrate and exposing the second semiconductor layer.
上記構成によれば、弾性を有する基板上に、第２半導体層と、発光層と、第１半導体層とが形成された半導体発光素子が得られる。また、硬質な半導体成長用基板は、工程Ｙにより除去されているため、得られた半導体発光素子には存在しない。従って、設置面の形状に応じて半導体発光素子を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。 According to the above configuration, a semiconductor light emitting device in which the second semiconductor layer, the light emitting layer, and the first semiconductor layer are formed on the elastic substrate can be obtained. Further, since the hard semiconductor growth substrate is removed by the process Y, it does not exist in the obtained semiconductor light emitting device. Therefore, the semiconductor light emitting element can be made to follow in accordance with the shape of the installation surface. As a result, it can also be installed on a curved surface.
また、本発明の半導体発光素子は、弾性を有する基板上に、第１半導体層と、発光層と、第２半導体層とが積層されたことを特徴とする。 The semiconductor light emitting device of the present invention is characterized in that a first semiconductor layer, a light emitting layer, and a second semiconductor layer are stacked on an elastic substrate.
上記構成によれば、弾性を有する基板上に、第１半導体層と、発光層と、第２半導体層とが積層されているため、設置面の形状に応じて半導体発光素子を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。 According to the above configuration, since the first semiconductor layer, the light emitting layer, and the second semiconductor layer are stacked on the elastic substrate, the semiconductor light emitting element is bent or the like according to the shape of the installation surface. Can be followed. As a result, it can also be installed on a curved surface.
本発明によれば、曲面上にも設置可能な半導体発光素子の製造方法を提供することができる。また、曲面上にも設置可能な半導体発光素子を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor light-emitting device which can be installed also on a curved surface can be provided. In addition, it is possible to provide a semiconductor light emitting element that can be installed on a curved surface.
本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。 A semiconductor light emitting device and a method for manufacturing the same according to the present invention will be described with reference to the drawings. In each figure, the dimensional ratio in the drawing does not necessarily match the actual dimensional ratio.
＜第１実施形態＞
［構造］
第１実施形態に係る半導体発光素子１の構造につき、図１を参照して説明する。図１は半導体発光素子１の概略断面図である。
<First Embodiment>
[Construction]
The structure of the semiconductor
半導体発光素子１は、弾性を有する基板７０（以下、「弾性基板７０」ともいう）と、弾性基板７０上に弾性基板７０に接して積層されたＬＥＤ層３０と、ＬＥＤ層３０の一部上面にＬＥＤ層３０に接して積層された剥離補助層３８とから構成される。ＬＥＤ層３０は、ｎ型半導体層３５（「第１半導体層」に対応）、発光層３３、低濃度のｐ型半導体層３１、及び、ｐ型半導体層３１よりも高濃度のｐ型半導体層３２が下からこの順に積層されて形成されている。すなわち、ｎ型半導体層３５は、弾性基板７０上に弾性基板７０に接して積層されている。また、剥離補助層３８は、ｐ型半導体層３２上にｐ型半導体層３２に接して積層されている。なお、低濃度のｐ型半導体層３１、及び、高濃度のｐ型半導体層３２の積層体は、本発明の第２半導体層に相当する。以下では、低濃度のｐ型半導体層３１、及び、高濃度のｐ型半導体層３２の積層体が、本発明の第２半導体層である場合について説明するが、本発明における第２半導体層はこの例に限定されず、１層構成であってもよく、３層以上の構成であってもよい。
The semiconductor
（弾性基板７０）
弾性基板７０は、ある程度の弾性を有する基板である。具体的には、少なくとも、サファイア基板（ヤング率：４７０ＧＰａ）、シリコン基板（ヤング率：１８５ＧＰａ）、ＳｉＣ基板（ヤング率：４３０ＧＰａ）よりも弾性率が小さいものであればよい。弾性基板７０の弾性率は、好ましくは、０．０１〜１０ＧＰａであり、より好ましくは、０．１〜５ＧＰａである。
(Elastic substrate 70)
The
本実施形態に係る弾性基板７０は、導電性を有する。弾性基板７０が導電性を有するため、ｎ側電極とすることができる。
The
本実施形態に係る弾性基板７０は、弾性を有し、且つ、導電性を有していれば、その構成は特に限定されず、１層構成であってもよく、２層以上の複層から構成されていてもよい。このような弾性を有し、且つ、導電性を有する弾性基板７０の具体例としては、例えば、導電性の基材と導電性の接着剤を有する接着剤層とから構成されるものが挙げられる。より具体的には、金属箔上に従来公知の導電性接着剤からなる層が設けられた導電性金属箔テープや、ＩＴＯフィルム等を挙げることができる。
The
（ＬＥＤ層３０）
上述したように、ＬＥＤ層３０は、ｎ型半導体層３５、発光層３３、低濃度のｐ型半導体層３１、及び、高濃度のｐ型半導体層３２が下からこの順に積層されて形成される。
(LED layer 30)
As described above, the
ｐ型半導体層３２は、例えばＧａＮで構成される。また、ｐ型半導体層３１は、例えばＡｌｍＧａ１−ｍＮ（０≦ｍ＜１）で構成される。いずれの層も、Ｍｇ、Ｂｅ、Ｚｎ、Ｃなどのｐ型不純物がドープされている。
The p-
発光層３３は、例えばＧａＩｎＮからなる井戸層とＡｌＧａＮからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はノンドープでもｐ型又はｎ型にドープされていても構わない。
The
ｎ型半導体層３５は、例えばＡｌｎＧａ１−ｎＮ（０≦ｎ＜１）で構成される層（電子供給層）とＧａＮで構成される層（保護層）を含む多層構造で構成される。少なくとも保護層には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、Ｔｅなどのｎ型不純物がドープされており、特にＳｉがドープされているのが好ましい。
The n-
（剥離補助層３８）
剥離補助層３８は、後述する剥離層１９（図２Ｃ参照）よりも熱膨張係数が大きい層である。剥離補助層３８の熱膨張係数と剥離層１９の熱膨張係数との差は、７×１０−６／Ｋ以上であることが好ましく、１×１０−５／Ｋ以上であることがより好ましい。また、剥離補助層３８は、熱膨張係数１×１０−６／Ｋ以上、１×１０−５／Ｋ以下であることが好ましく、３×１０−６／Ｋ以上で８×１０−６／Ｋ以下であることがより好ましい。詳しくは後述するが、半導体発光素子１の製造工程において、剥離層１９とｐ型半導体層３２との界面で剥離する工程（工程Ｇ）が存在する。この工程の前段階（工程Ｄ）において、剥離補助層３８が存在することにより、加温により、剥離層１９と剥離補助層３８との熱膨張係数の差に起因して、剥離層１９と剥離補助層３８との界面でクラックが生ずる。これにより、剥離層１９とｐ型半導体層３２とをより容易に剥離することが可能となる。このように、剥離補助層３８は、半導体発光素子１の製造工程において、剥離層１９とｐ型半導体層３２とをより容易に剥離するための機能を有する。
(Peeling auxiliary layer 38)
The peeling
剥離補助層３８は、例えばＩＴＯ、ＩＺＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＩＧＺＯ（ＩｎＧａＺｎＯｘ）などの酸化物導電性材料で構成される。なかでも、ＩＴＯが好ましい。剥離補助層３８は、下面がｐ型半導体層３２の底面と接触している。剥離補助層３８は、ｐ型半導体層３２とオーミック接続されている。従って、剥離補助層３８は、ｐ型電極とすることができる。なお、剥離補助層３８としては、透光性を有する酸化物導電性材料がより好ましい。剥離補助層３８は、透光性を有する場合、半導体発光素子１の表面に凹凸を設けることができ、光取り出し効率を向上させることができる。
The peeling
以上、本実施形態に係る半導体発光素子１によれば、弾性基板７０上に、ｎ型半導体層３５と、発光層３３と、ｐ型半導体層（ｐ型半導体層３１、及び、ｐ型半導体層３２）とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子１を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。
なお、ｎ型半導体層３５、発光層３３、ｐ型半導体層（ｐ型半導体層３１、及び、ｐ型半導体層３２）は、弾性基板７０に追従して湾曲可能である。
As described above, according to the semiconductor
Note that the n-
［半導体発光素子１の製造方法］
次に、本発明の半導体発光素子１の製造方法につき、図２Ａ〜図２Ｉに示す工程断面図を参照して説明する。
[Method of Manufacturing Semiconductor Light Emitting Element 1]
Next, a method for manufacturing the semiconductor
なお、下記製造方法で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。 In addition, dimensions such as manufacturing conditions and film thickness described in the following manufacturing method are merely examples, and are not limited to these numerical values.
（ステップＳ１）
図２Ａに示すように、半導体成長用基板６１上にＬＥＤエピ層４０を形成する。このステップＳ１は工程Ａ及び工程Ｂに対応しており、例えば以下の手順により行われる。
(Step S1)
As shown in FIG. 2A, the
〈半導体成長用基板６１の準備〉
まず、成長用基板６１として利用されるｃ面サファイア基板のクリーニングを行う。このクリーニングは、より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に半導体成長用基板６１を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。本実施形態では、サファイア基板のｃ面に半導体層をエピタキシャル成長させるものとして説明する。
<Preparation of
First, the c-plane sapphire substrate used as the
〈ノンドープ層３６の形成〉
次に、半導体成長用基板６１の表面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がノンドープ層３６に対応する。ノンドープ層３６の具体的な形成方法は、例えば以下の通りである。
<Formation of
Next, a low-temperature buffer layer made of GaN is formed on the surface of the
まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、半導体成長用基板６１の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
First, the furnace pressure of the МОCVD apparatus is 100 kPa, and the furnace temperature is 480 ° C. Then, while flowing nitrogen gas and hydrogen gas with a flow rate of 5 slm respectively as carrier gas into the processing furnace, trimethylgallium (TMG) with a flow rate of 50 μmol / min and ammonia with a flow rate of 250,000 μmol / min are used as the raw material gas in the processing furnace. For 68 seconds. Thus, a low-temperature buffer layer made of GaN having a thickness of 20 nm is formed on the surface of the
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのトリメチルガリウム及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。 Next, the furnace temperature of the MOCVD apparatus is raised to 1150 ° C. Then, while flowing nitrogen gas with a flow rate of 20 slm and hydrogen gas with a flow rate of 15 slm as a carrier gas in the processing furnace, trimethylgallium with a flow rate of 100 μmol / min and ammonia with a flow rate of 250,000 μmol / min are supplied into the processing furnace. For 30 minutes. As a result, a base layer made of GaN having a thickness of 1.7 μm is formed on the surface of the low-temperature buffer layer.
〈ｎ型半導体層３５の形成〉
次に、ノンドープ層３６の上層にＡｌＧａＮからなるｎ型半導体層３５を形成する。ｎ型半導体層３５の具体的な形成方法は、例えば以下の通りである。
<Formation of n-
Next, an n-
引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０２５μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ０．０６Ｇａ０．９４Ｎの組成を有し、Ｓｉ濃度が３×１０１９／ｃｍ３で、厚みが２μｍのｎ型半導体層３５がノンドープ層３６の上層に形成される。
Subsequently, the furnace pressure of the MOCVD apparatus is set to 30 kPa in a state where the furnace temperature is 1150 ° C. Then, while flowing nitrogen gas having a flow rate of 20 slm and hydrogen gas having a flow rate of 15 slm as a carrier gas into the processing furnace, TMG having a flow rate of 94 μmol / min, trimethylaluminum (TMA) having a flow rate of 6 μmol / min, Ammonia with a flow rate of 250,000 μmol / min and tetraethylsilane with a flow rate of 0.025 μmol / min are supplied into the treatment furnace for 60 minutes. Thereby, for example, an n-
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に厚みが５ｎｍのｎ型ＧａＮよりなる保護層を有するｎ型半導体層３５を実現してもよい。 After that, the supply of TMA is stopped, and other source gases are supplied for 6 seconds, whereby an n-type semiconductor layer having a protective layer made of n-type GaN having a thickness of 5 nm on the n-type AlGaN layer. 35 may be realized.
上記の説明では、ｎ型半導体層３５に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅなどを用いる
ことができる。
In the above description, the case where Si is used as the n-type impurity contained in the n-
〈発光層３３の形成〉
次に、ｎ型半導体層３５の上層にＩｎＧａＮで構成される井戸層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する発光層３３を形成する。発光層３３のより具体的な形成方法は例えば以下の通りである。
<Formation of the
Next, a
まず、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が１．６μｍｏｌ／ｍｉｎのトリメチルアルミニウム、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる井戸層及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層による１５周期の多重量子井戸構造を有する発光層３３が、ｎ型半導体層３５の表面に形成される。
First, the furnace pressure of the MOCVD apparatus is 100 kPa, and the furnace temperature is 830 ° C. Then, while a nitrogen gas having a flow rate of 15 slm and a hydrogen gas having a flow rate of 1 slm are allowed to flow into the processing furnace, trimethylgallium having a flow rate of 10 μmol / min, trimethylindium having a flow rate of 12 μmol / min, and a flow rate of A step of supplying 300,000 μmol / min of ammonia into the processing furnace for 48 seconds is performed. Thereafter, a step of supplying trimethylgallium having a flow rate of 10 μmol / min, trimethylaluminum having a flow rate of 1.6 μmol / min, tetraethylsilane having a flow rate of 0.002 μmol / min and ammonia having a flow rate of 300,000 μmol / min into the processing furnace for 120 seconds is performed. . Hereinafter, by repeating these two steps, the light-emitting
〈ｐ型半導体層３１、ｐ型半導体層３２の形成〉
次に、発光層３３の上層に、ＡｌｍＧａ１−ｍＮ（０≦ｍ＜１）で構成されるｐ型半導体層３１を形成し、更にその上層に高濃度のｐ型半導体層３２を形成する。ｐ型半導体層３１及びｐ型半導体層３２の、より具体的な形成方法は例えば以下の通りである。
<Formation of p-
Next, a p-
まず、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０５０℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が２０μｍｏｌ／ｍｉｎのトリメチルアルミニウム、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を処理炉内に６０秒間供給する。これにより、発光層３３の表面に、厚みが２０ｎｍのＡｌ０．３Ｇａ０．７Ｎの組成を有する正孔供給層を形成する。その後、トリメチルアルミニウムの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ０．１３Ｇａ０．８７Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層３１が形成される。
First, the furnace pressure of the MOCVD apparatus is maintained at 100 kPa, and the furnace temperature is raised to 1050 ° C. while nitrogen gas with a flow rate of 15 slm and hydrogen gas with a flow rate of 25 slm are allowed to flow into the processing furnace. Thereafter, as source gases, trimethylgallium with a flow rate of 35 μmol / min, trimethylaluminum with a flow rate of 20 μmol / min, ammonia with a flow rate of 250,000 μmol / min, and biscyclopentadienylmagnesium (Cp 2 Mg) with a flow rate of 0.1 μmol / min. ) Is fed into the processing furnace for 60 seconds. Thereby, a hole supply layer having a composition of Al 0.3 Ga 0.7 N having a thickness of 20 nm is formed on the surface of the
更にその後、トリメチルアルミニウムの供給を停止すると共に、Ｃｐ２Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給する。これにより、厚みが５ｎｍのｐ型ＧａＮよりなるｐ型半導体層３２が形成される。
Thereafter, the supply of trimethylaluminum is stopped, the flow rate of Cp 2 Mg is changed to 0.2 μmol / min, and the source gas is supplied for 20 seconds. Thereby, the p-
なお、ｐ型不純物としては、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）、カーボン（Ｃ）などを用いることができる。 Note that magnesium (Mg), beryllium (Be), zinc (Zn), carbon (C), or the like can be used as the p-type impurity.
このようにして半導体成長用基板６１上に、ノンドープ層３６、ｎ型半導体層３５、発光層３３、ｐ型半導体層３１、及び（高濃度）ｐ型半導体層３２からなるＬＥＤエピ層４０が形成される。
In this way, the
（ステップＳ２）
次に、ステップＳ１で得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
(Step S2)
Next, an activation process is performed on the wafer obtained in step S1. More specifically, activation is performed at 650 ° C. for 15 minutes in a nitrogen atmosphere using an RTA (Rapid Thermal Anneal) device.
（ステップＳ３）
次に、図２Ｂに示すように、ｐ型半導体層３２の上層の所定箇所に剥離補助層３８を形成する。より具体的には、剥離補助層３８の非形成領域に係るｐ型半導体層３２の上層をマスクしておき、ＩＴＯ、ＩＺＯなどの酸化物導電性透光性材料をスパッタリング法によって２００ｎｍ成膜する。
(Step S3)
Next, as shown in FIG. 2B, a peeling
剥離補助層３８を形成する材料としては、剥離補助層３８が、後述する剥離層１９（図２Ｃ参照）よりも熱膨張係数が大きい層となるように選択する。
The material for forming the peeling assist
このステップＳ３は、工程Ｃ−１に対応する。 This step S3 corresponds to step C-1.
（ステップＳ４）
次に、図２Ｃに示すように、剥離補助層３８上、及び、剥離補助層３８が形成されていないｐ型半導体層３２上に剥離層１９を形成する。
(Step S4)
Next, as shown in FIG. 2C, the
剥離層１９は、後述する支持基板１１（図２Ｉ参照）をｐ型半導体層３２から剥離するのを容易とするための層であり、ｐ型半導体層３２から容易に剥離することが可能な層である。
剥離層１９を構成する材料としては、支持基板１１をｐ型半導体層３２から剥離する際に、支持基板１１側に貼り付いた状態で、ｐ型半導体層３２から剥離できるものであれば、特に限定されないが、Ａｇ、Ｐｄ、Ｃｕからなる群から選ばれる少なくとも１以上からなる金属であることが好ましい。
The
As a material constituting the
このステップＳ４は、工程Ｃ−２に対応する。 This step S4 corresponds to step C-2.
次に、剥離層１９の上面を覆うように、保護層１７、及び、ハンダ層１５を形成する。
Next, the
具体的な形成方法は例えば以下の通りである。まず、スパッタ装置にてｐ型半導体層３２及び剥離補助層３８の上面を覆うように、膜厚１２０ｎｍのＡｇを全面に成膜して、剥離層１９を形成する。次に、ＲＴＡ装置を用いてドライエアー雰囲気中で４００℃、２分間のコンタクトアニールを行う。
A specific forming method is as follows, for example. First, a 120 nm-thick Ag film is formed on the entire surface so as to cover the upper surfaces of the p-
次に、電子線蒸着装置（ＥＢ装置）にて剥離層１９の上面（Ａｇ表面）に、膜厚１００ｎｍのＴｉと膜厚２００ｎｍのＰｔを３周期成膜することで、保護層１７を形成する。更にその後、保護層１７の上面（Ｐｔ表面）に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、ハンダ層１５を形成する。
Next, the
なお、このハンダ層１５の形成ステップにおいて、半導体成長用基板６１とは別に準備された支持基板１１の上面にもハンダ層１３を形成するものとして構わない（図２Ｄ参照）。このハンダ層１３は、ハンダ層１５と同一の材料で構成されるものとしてよく、次のステップにおいてハンダ層１５と接合されることで、半導体成長用基板６１と支持基板１１が貼り合せられる。なお、支持基板１１としては、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板を採用することができる。好ましくは、ＣｕＷが用いられる。
In the step of forming the
（ステップＳ５）
次に、図２Ｅに示すように、半導体成長用基板６１と支持基板１１とを貼り合せる。より具体的には、２８０℃の温度、０．２ＭＰａの圧力下で、ハンダ層１５と支持基板１１の上層に形成されたハンダ層１３とを貼り合せる。なお、このステップＳ５は工程Ｄに対応している。
(Step S5)
Next, as shown in FIG. 2E, the
（ステップＳ６）
次に、図２Ｆに示すように、半導体成長用基板６１を剥離する。より具体的には、半導体成長用基板６１を上に、支持基板１１を下に向けた状態で、半導体成長用基板６１側からＫｒＦエキシマレーザを照射して、半導体成長用基板６１とＬＥＤエピ層４０の界面を分解させることで半導体成長用基板６１の剥離を行う。サファイア６１はレーザが通過する一方、その下層のＧａＮはレーザを吸収するため、この界面が高温化してＧａＮが分解される。これによって半導体成長用基板６１が剥離される。
(Step S6)
Next, as shown in FIG. 2F, the
その後、ウェハ上に残存しているＧａＮを、塩酸などを用いたウェットエッチング、ＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層３５を露出させる。なお、本ステップＳ６においてノンドープ層３６が除去されて、ｐ型半導体層３２、ｐ型半導体層３１、発光層３３、及びｎ型半導体層３５がこの順に積層されてなるＬＥＤ層３０が残存する。
Thereafter, GaN remaining on the wafer is removed by wet etching using hydrochloric acid or the like, or dry etching using an ICP apparatus, and the n-
なお、このステップＳ６は、工程Ｅに対応している。 This step S6 corresponds to the process E.
（ステップＳ７）
次に、図２Ｇに示すように隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて剥離補助層３８が露出するまでＬＥＤ層３０をエッチングする。これにより、隣接領域のＬＥＤ層３０同士が分離される。
(Step S7)
Next, as shown in FIG. 2G, adjacent elements are separated. Specifically, the
（ステップＳ８）
次に、図２Ｈに示すように、ｎ型半導体層３５上に弾性基板７０を貼り合わせる。貼り合わせ条件は、弾性基板７０に応じて適宜設定できる。例えば、弾性基板７０が基材と接着剤層（感圧接着剤層）とから構成される場合、ｎ型半導体層３５上に弾性基板７０の接着剤層を圧着して貼り合わせることができる。
また、弾性基板７０が接着性、粘着性を有さない構成である場合には、別途、導電性接着剤によりｎ型半導体層３５上に弾性基板７０を貼り合わせてもよい。
(Step S8)
Next, as shown in FIG. 2H, an
In addition, when the
なお、このステップＳ８は、工程Ｆに対応している。 This step S8 corresponds to the process F.
（ステップＳ９）
次に、図２Ｉに示すように、支持基板１１と弾性基板７０とを上下に引き剥がす。この際、剥離層１９は、ｐ型半導体層３２から容易に剥離することが可能な層であるため、剥離層１９とｐ型半導体層３２との界面で剥離する。これにより、剥離層１９付きの支持基板１１がｐ型半導体層３２から剥離し、ｐ型半導体層３２が露出する。
また、本実施形態では、剥離層１９以外に剥離補助層３８が設けられている。そのため、工程Ｃの後には（工程Ｃ−１及び工程Ｃ−２の後には）、剥離補助層３８上に剥離層１９が形成されている箇所と、剥離補助層３８が形成されていないｐ型半導体層３２上に剥離層１９が形成されている箇所とが存在する（図２Ｃ参照）。そのため、その後の工程Ｄにおける半導体成長用基板６１と支持基板１１との貼り合わせの加温により、剥離層１９と剥離補助層３８との熱膨張係数の差に起因して、剥離層１９と剥離補助層３８との界面でクラックが生ずることとなる。これにより、剥離層１９とｐ型半導体層３２とをより容易に剥離することが可能となっている。
(Step S9)
Next, as shown in FIG. 2I, the
In the present embodiment, a peeling
以上により、弾性基板７０と、ＬＥＤ層３０と、剥離補助層３８とから構成される半導体発光素子１が得られる（図１参照）。
As described above, the semiconductor
第１実施形態に係る半導体発光素子１では、剥離補助層３８がｐ型半導体層３２とオーミック接続されている場合について説明した。しかしながら、本発明はこの例に限定されず、剥離補助層がｐ型半導体層とオーミック接続されていない構成であってもよい。この例について、以下の第２実施形態にて説明する。
In the semiconductor
＜第２実施形態＞
［構造］
第２実施形態に係る半導体発光素子２は、剥離補助層がｐ型半導体層とオーミック接続されておらずショットキー接合されていること、及び、ｐ側電極が設けられていること、以外は、第１実施形態に係る半導体発光素子１と同様の構成である。従って、剥離補助層とｐ側電極以外は、半導体発光素子１と同一の符号を付して説明する。また、重複する構成については説明を省略する。
Second Embodiment
[Construction]
In the semiconductor
図３は、第２実施形態に係る半導体発光素子の概略断面図である。図３に示すように、半導体発光素子２は、弾性基板７０と、弾性基板７０上に弾性基板７０に接して積層されたＬＥＤ層３０と、ＬＥＤ層３０の一部上面にＬＥＤ層３０に接して積層された剥離補助層３９と、剥離補助層３９が形成されていないＬＥＤ層３０の一部上面に形成されたｐ側電極４２とから構成される。ｐ側電極４２は、例えばＣｒ−Ａｕで構成される。剥離補助層３９は、ｐ型半導体層３２とショットキー接合されている。なお、剥離補助層３９は、ｐ型半導体層３２とショットキー接合されていること以外は、剥離補助層３８と同様の構成材料を用いて形成することができる。
FIG. 3 is a schematic cross-sectional view of the semiconductor light emitting device according to the second embodiment. As shown in FIG. 3, the semiconductor
半導体発光素子２では、剥離補助層３９がｐ型半導体層３２とショットキー接合されているため、剥離補助層３９をｐ側電極として用いることはできない。そこで、別途にｐ側電極４２が設けられている。
半導体発光素子２によれば、弾性基板７０上に、ｎ型半導体層３５と、発光層３３と、ｐ型半導体層（ｐ型半導体層３１、及び、ｐ型半導体層３２）とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子２を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。なお、剥離補助層３９は、半導体発光素子２の表面に凹凸を設けることができ、光取り出し効率を向上させることができる。
In the semiconductor
According to the semiconductor
［半導体発光素子２の製造方法］
次に、半導体発光素子２の製造方法につき説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element 2]
Next, a method for manufacturing the semiconductor
まず、半導体発光素子１の製造方法と同様に、上述したステップＳ１〜Ｓ２を行う。
First, similarly to the method for manufacturing the semiconductor
そして、ステップＳ３において、３００Ｗ以上の高出力で酸化物導電性透光性材料をスパッタリングして堆積する。これにより、剥離補助層３９を堆積しながら、ｐ型半導体層３２の表面付近をアモルファス状に変化させることが可能となり、ｐ型半導体層３２と剥離補助層３８の界面にショットキーバリア層が形成される（図示せず）。
In step S3, an oxide conductive translucent material is sputtered and deposited at a high output of 300 W or more. As a result, it is possible to change the vicinity of the surface of the p-
別の方法として、ステップＳ２の後、ｐ型半導体層３２側を負の電位とした状態で、正イオン（例えばＡｒ＋）をｐ型半導体層３２の表面に衝突させる逆スパッタを行う。この工程により、前記と同様に、ｐ型半導体層３２の表面付近をアモルファス状に変化させることが可能となる。その後、ステップＳ３と同様に、ｐ型半導体層３２の上層に剥離補助層３８を堆積させる。この方法によっても、ｐ型半導体層３２と剥離補助層３８の界面にショットキーバリア層が形成される。
As another method, after step S2, reverse sputtering is performed in which positive ions (for example, Ar + ) collide with the surface of the p-
ステップＳ４以後、ステップＳ９までは、半導体発光素子１と同様であるため説明を省略する。
Since step S4 and up to step S9 are the same as those of the semiconductor
（ステップＳ１０）
ステップＳ９の後、剥離補助層３９が形成されていないｐ型半導体層３２の上面にｐ側電極４２を形成する。より具体的には、膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕからなる電極を形成後、窒素雰囲気中で２５０℃１分間のシンタリングを行う。これにより、図３に示される半導体発光素子２が得られる。
(Step S10)
After step S9, the p-
第２実施形態に係る半導体発光素子２では、剥離補助層３９が素子内に残っている場合について説明した。しかしながら、本発明はこの例に限定されない。剥離補助層３９がｐ型半導体層３２とオーミック接続されていない場合には、第２実施形態に係るステップＳ１０の後、剥離補助層３９を除去してもよい。この例について、以下の第３実施形態にて説明する。なお、重複する構成については、第２実施形態と同じ符号を付し、説明を省略する。
In the semiconductor
＜第３実施形態＞
図４は、第３実施形態に係る半導体発光素子の概略断面図である。図４に示すように、半導体発光素子３は、弾性基板７０と、弾性基板７０上に弾性基板７０に接して積層されたＬＥＤ層３０と、ＬＥＤ層３０の一部上面に形成されたｐ側電極４２とから構成される。
<Third Embodiment>
FIG. 4 is a schematic cross-sectional view of the semiconductor light emitting device according to the third embodiment. As shown in FIG. 4, the semiconductor
半導体発光素子３によれば、弾性基板７０上に、ｎ型半導体層３５と、発光層３３と、ｐ型半導体層（ｐ型半導体層３１、及び、ｐ型半導体層３２）とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子３を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。
According to the semiconductor
［半導体発光素子３の製造方法］
次に、半導体発光素子３の製造方法につき説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element 3]
Next, a method for manufacturing the semiconductor
まず、半導体発光素子２の製造方法と同様に、上述したステップＳ１〜Ｓ１０を行う。
First, similarly to the method for manufacturing the semiconductor
（ステップＳ１１）
ステップＳ１０の後、剥離補助層３９を除去する。剥離補助層３９を除去する方法は特に限定されないが、剥離補助層３９がＩＴＯで形成されている場合には、例えば、水、塩酸、及び、硝酸の混合物からなるエッチング溶液にてＩＴＯのみを溶解させる。これにより、図４に示される半導体発光素子３が得られる。
(Step S11)
After step S10, the peeling
上述した第１実施形態〜第３実施形態では、弾性を有する基板が導電性を有する場合について説明した。しかしながら、本発明の弾性を有する基板は、この例に限定されず、導電性を有さなくてもよい。この例について、以下の第４実施形態にて説明する。なお、重複する構成については、第１実施形態と同じ符号を付し、説明を省略する。 In the first to third embodiments described above, the case where the elastic substrate has conductivity has been described. However, the board | substrate which has the elasticity of this invention is not limited to this example, It does not need to have electroconductivity. This example will be described in the following fourth embodiment. In addition, about the structure which overlaps, the same code | symbol as 1st Embodiment is attached | subjected and description is abbreviate | omitted.
＜第４実施形態＞
［構造］
図５は、第４実施形態に係る半導体発光素子の概略断面図である。図５に示すように、第４実施形態に係る半導体発光素子４は、弾性を有する基板７１（以下、「弾性基板７１」ともいう）と、弾性基板７１上に弾性基板７１に接して積層されたＬＥＤ層３０と、ＬＥＤ層３０の一部上面にＬＥＤ層３０に接して積層された剥離補助層３８とを有する。
ＬＥＤ層３０は、ｎ型半導体層３５、発光層３３、低濃度のｐ型半導体層３１、及び、ｐ型半導体層３１よりも高濃度のｐ型半導体層３２が下からこの順に積層されて形成されている。また、ＬＥＤ層３０は、発光層３３、低濃度のｐ型半導体層３１、及び、高濃度のｐ型半導体層３２が形成されておらず、ｎ型半導体層３５が露出している箇所が存在する。
半導体発光素子４は、ＬＥＤ層３０のｎ型半導体層３５が露出している箇所上にｎ側電極４３が形成されている。
<Fourth embodiment>
[Construction]
FIG. 5 is a schematic cross-sectional view of the semiconductor light emitting device according to the fourth embodiment. As shown in FIG. 5, the semiconductor
The
In the semiconductor
（弾性基板７１）
弾性基板７１は、上述した弾性基板７０と同様、ある程度の弾性を有する基板である。弾性基板７１の弾性については、弾性基板７０と同様であるから、ここでの説明は省略する。
(Elastic substrate 71)
The
本実施形態に係る弾性基板７１は、導電性を有さなくてもよい。
The
弾性を有し、且つ、導電性を有さない弾性基板としては、例えば、ポリエチレン、ポリプロピレン、ポリエステル、ポリカーボネート、ポリイミド、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアミド、ポリフェニルスルフイド、アラミド（紙）、フッ素樹脂、ポリ塩化ビニル、ポリ塩化ビニリデン、セルロース系樹脂、シリコーン樹脂等からなる基材１層であってもよく、前記基材上に、導電性を有さない従来公知の接着剤層が形成された構成であってもよい。 Examples of the elastic substrate having elasticity and not conductivity include polyethylene, polypropylene, polyester, polycarbonate, polyimide, polyetheretherketone, polyetherimide, polyamide, polyphenylsulfide, and aramid (paper). , A single layer of base material made of fluororesin, polyvinyl chloride, polyvinylidene chloride, cellulosic resin, silicone resin or the like, and a conventionally known adhesive layer having no conductivity on the base material. The formed structure may be sufficient.
ｎ側電極４３は、例えばＩＴＯ、ＩＺＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＩＧＺＯ（InGaZnOx）などの透光性導電材料で形成されていてもよく、Ｃｒ−Ａｕ等の金属で構成されていてもよい。
The n-
半導体発光素子４では、弾性基板７１が導電性を有さなくても、ｎ側電極４３が存在することにより、ｐ側電極としての剥離補助層３８とｎ側電極４３との間で電流を流すことができる。
半導体発光素子４によれば、弾性基板７１上に、ｎ型半導体層３５と、発光層３３と、ｐ型半導体層（ｐ型半導体層３１、及び、ｐ型半導体層３２）とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子４を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。
In the semiconductor
According to the semiconductor
［半導体発光素子４の製造方法］
次に、半導体発光素子４の製造方法につき説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element 4]
Next, a method for manufacturing the semiconductor
まず、弾性基板として、弾性基板７１を用いること以外は、半導体発光素子１の製造方法と同様に、第１実施形態に係るステップＳ１〜Ｓ９を行う。
First, steps S <b> 1 to S <b> 9 according to the first embodiment are performed in the same manner as the method for manufacturing the semiconductor
（ステップＳ２０）
ステップＳ９の後、ｎ型半導体層３５の一部上面が露出するまで、発光層３３と、ｐ型半導体層（ｐ型半導体層３１、及び、ｐ型半導体層３２）を、ＩＣＰ装置を用いたドライエッチングによって除去する。なお、ｎ型半導体層４５についても一部エッチング除去しても構わない。
(Step S20)
After step S9, the
（ステップＳ２１）
ステップＳ２０の後、露出したｎ型半導体層３５の上面にｎ側電極４３を形成する。より具体的には、膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕからなる電極を形成後、窒素雰囲気中で２５０℃１分間のシンタリングを行う。これにより、図５に示される半導体発光素子４が得られる。
(Step S21)
After step S20, the n-
上述した第１実施形態〜第４実施形態では、剥離補助層３８又は剥離補助層３９を設ける場合について説明した。しかしながら、本発明はこの例に限定されず、剥離補助層３８又は剥離補助層３９を設けないこととしてもよい。すなわち、本発明に係る工程Ｃは、工程Ｃ−１及び工程Ｃ−２を行なう場合に限定されない。この場合の工程Ｃとしては、剥離補助層を形成することなく、ｐ型半導体層上に剥離層を形成する工程が挙げられる。剥離補助層は、剥離層付きの支持基板をｐ型半導体層から剥離し易くするためのものであるが、剥離補助層がなくても、剥離層付きの支持基板をｐ型半導体層から容易に剥離できる場合、剥離補助層を設けないこととすれば、工程の簡略化が図れる。なお、この場合、剥離補助層をｐ側電極として用いることができないため、別途ｐ側電極を形成する必要がある。
In the first to fourth embodiments described above, the case where the peeling
上述した第１実施形態〜第４実施形態では、弾性を有する基板上に、ｎ型半導体層と、発光層と、ｐ型半導体層とが下からこの順で積層された半導体発光素子について説明した。次に、弾性を有する基板上に、ｐ型半導体層と、発光層と、ｎ型半導体層とが下からこの順で積層された半導体発光素子について以下に説明する。なお、重複する構成については、第１実施形態〜第４実施形態と同じ符号を付し、説明を省略する。 In the first to fourth embodiments described above, the semiconductor light emitting device in which the n-type semiconductor layer, the light emitting layer, and the p type semiconductor layer are stacked in this order from the bottom on the elastic substrate has been described. . Next, a semiconductor light-emitting element in which a p-type semiconductor layer, a light-emitting layer, and an n-type semiconductor layer are stacked in this order from below on a substrate having elasticity will be described below. In addition, about the structure which overlaps, the same code | symbol as 1st Embodiment-4th Embodiment is attached | subjected, and description is abbreviate | omitted.
＜第５実施形態＞
［構造］
図６は、第５実施形態に係る半導体発光素子の概略断面図である。図６に示すように、第５実施形態に係る半導体発光素子５は、弾性基板７０と、弾性基板７０上に弾性基板７０に接して積層されたＬＥＤ層３４と、ＬＥＤ層３４の一部上面に形成されたｎ側電極４４とから構成される。ＬＥＤ層３４は、高濃度のｐ型半導体層３２、ｐ型半導体層３２よりも低濃度のｐ型半導体層３１、発光層３３、及び、ｎ型半導体層３５が下からこの順に積層されて形成されている。すなわち、ｐ型半導体層３２は、弾性基板７０上に弾性基板７０に接して積層されている。ｎ側電極４４は、例えばＣｒ−Ａｕで構成される。なお、弾性基板７０は、ｐ側電極として機能する。
<Fifth Embodiment>
[Construction]
FIG. 6 is a schematic cross-sectional view of the semiconductor light emitting device according to the fifth embodiment. As shown in FIG. 6, the semiconductor
半導体発光素子５によれば、弾性基板７０上に、ｐ型半導体層（ｐ型半導体層３１、及び、ｐ型半導体層３２）と、発光層３３と、ｎ型半導体層３５とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子５を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。
According to the semiconductor
［半導体発光素子５の製造方法］
次に、半導体発光素子５の製造方法につき説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element 5]
Next, a method for manufacturing the semiconductor
まず、半導体発光素子１の製造方法と同様に、上述したステップＳ１〜Ｓ２を行う（図２Ａ参照）。
First, similarly to the method for manufacturing the semiconductor
（ステップＳ３０）
ステップＳ２の後、図７に示すように、ｐ型半導体層３２上に弾性基板７０を貼り合わせる。貼り合わせ条件は、第１実施形態にて説明した通りである。
(Step S30)
After step S2, an
なお、このステップＳ３０は、工程Ｘに対応している。 This step S30 corresponds to the process X.
（ステップＳ３１）
ステップＳ３０の後、半導体成長用基板６１を剥離する。また、ノンドープ層３６を除去する。半導体成長用基板６１の剥離方法、及び、ノンドープ層３６の除去方法は、第１実施形態にて説明した方法を採用できる。
(Step S31)
After step S30, the
なお、このステップＳ３１は、工程Ｙに対応している。 This step S31 corresponds to the process Y.
（ステップＳ３２）
ステップＳ３１の後、ｎ型半導体層３５の上面にｎ側電極４４を形成する。より具体的には、膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕからなる電極を形成後、窒素雰囲気中で２５０℃１分間のシンタリングを行う。これにより、図６に示される半導体発光素子５が得られる。
(Step S32)
After step S31, the n-
第５実施形態に係る半導体装置の製造方法は、支持基板にＬＥＤ層を貼り剥がしを行なわない点で第１実施形態〜第４実施形態に比較して、工程数が少ない点で優れる。 The method for manufacturing a semiconductor device according to the fifth embodiment is superior in that the number of steps is small compared to the first to fourth embodiments in that the LED layer is not peeled off from the support substrate.
上述した第４実施形態では、弾性を有する基板上に、ｐ型半導体層と、発光層と、ｎ型半導体層とが下からこの順で積層された半導体発光素子において、弾性を有する基板が導電性を有する場合について説明した。しかしながら、本発明の弾性を有する基板は、この例に限定されず、導電性を有さなくてもよい。この例について、以下の第６実施形態にて説明する。なお、重複する構成については、第６実施形態と同じ符号を付し、説明を省略する。 In the fourth embodiment described above, in a semiconductor light emitting device in which a p-type semiconductor layer, a light emitting layer, and an n type semiconductor layer are stacked in this order from the bottom on an elastic substrate, the elastic substrate is electrically conductive. The case where it has property was demonstrated. However, the board | substrate which has the elasticity of this invention is not limited to this example, It does not need to have electroconductivity. This example will be described in the sixth embodiment below. In addition, about the structure which overlaps, the same code | symbol as 6th Embodiment is attached | subjected and description is abbreviate | omitted.
＜第６実施形態＞
［構造］
図８は、第６実施形態に係る半導体発光素子の概略断面図である。図８に示すように、第６実施形態に係る半導体発光素子６は、弾性基板７１と、弾性基板７１上に弾性基板７１に接して積層されたＬＥＤ層３４と、ＬＥＤ層３４の一部上面に形成されたｎ側電極４４とを有する。
ＬＥＤ層３４は、高濃度のｐ型半導体層３２、ｐ型半導体層３２よりも低濃度のｐ型半導体層３１、発光層３３、及び、ｎ型半導体層３５が下からこの順に積層されて形成されている。また、ＬＥＤ層３４は、発光層３３、及び、ｎ型半導体層３５が形成されておらず、ｐ型半導体層３１が露出している箇所が存在する。
半導体発光素子６は、ＬＥＤ層３４のｐ型半導体層３１が露出している箇所上にｐ側電極４５が形成されている。
<Sixth Embodiment>
[Construction]
FIG. 8 is a schematic cross-sectional view of the semiconductor light emitting device according to the sixth embodiment. As shown in FIG. 8, the semiconductor
The
In the semiconductor
ｐ側電極４５は、例えばＩＴＯ、ＩＺＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＩＧＺＯ（InGaZnOx）などの透光性導電材料で形成されていてもよく、Ｃｒ−Ａｕ等の金属で構成されていてもよい。
The p-
半導体発光素子６では、弾性基板７１が導電性を有さなくても、ｐ側電極４５が存在することにより、ｎ側電極４４との間で電流を流すことができる。
半導体発光素子６によれば、弾性基板７０上に、ｐ型半導体層（ｐ型半導体層３１、及び、ｐ型半導体層３２）と、発光層３３と、ｎ型半導体層３５とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子６を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。
In the semiconductor
According to the semiconductor
［半導体発光素子６の製造方法］
次に、半導体発光素子６の製造方法につき説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element 6]
Next, a manufacturing method of the semiconductor
まず、弾性基板として、弾性基板７１を用いること以外は、半導体発光素子５の製造方法と同様に、第５実施形態に係るステップＳ１、ステップＳ２、ステップＳ３０、ステップＳ３１を行う。
First, Step S1, Step S2, Step S30, and Step S31 according to the fifth embodiment are performed in the same manner as in the method for manufacturing the semiconductor
（ステップＳ３３）
ステップＳ３１の後、ｎ型半導体層３５の上面にｎ側電極４４を形成するとともに、ｐ型半導体層３１の上面にｐ側電極４５を形成する。これにより、図８に示される半導体発光素子６が得られる。
(Step S33)
After step S31, the n-
第１実施形態〜第４実施形態では、ｎ型半導体層３５が弾性基板（弾性基板７０又は弾性基板７１）上に弾性基板に接して積層されている場合について説明した。しかしながら、本発明はこの例に限定されず、半導体発光素子の可撓性に影響を与えない範囲内において、ｎ型半導体層と弾性を有する基板との間に他の層が存在していてもよい。
また、第５実施形態〜第６実施形態では、ｐ型半導体層３２が弾性基板（弾性基板７０又は弾性基板７１）上に弾性基板に接して積層されている場合について説明した。しかしながら、本発明はこの例に限定されず、半導体発光素子の可撓性に影響を与えない範囲内において、ｐ型半導体層と弾性を有する基板との間に他の層が存在していてもよい。
前記他の層は、具体的には、少なくとも、サファイア基板（ヤング率：４７０ＧＰａ）、シリコン基板（ヤング率：１８５ＧＰａ）、ＳｉＣ基板（ヤング率：４３０ＧＰａ）よりも弾性率が小さいものであればよい。前記他の層の弾性率は、好ましくは、１０ＧＰａ〜１５０ＧＰａであり、より好ましくは、４０ＧＰａ〜１００ＧＰａである。前記他の層としては、発光層からの光を反射する反射層を挙げることができる。前記反射層は、例えばＡｇ、Ａｇ系の金属（ＮｉとＡｇの合金）、Ａｌなどを利用することができる。
前記他の層の厚さとしては、好ましくは、５０ｎｍ〜３０００ｎｍ、より好ましくは、１００ｎｍ〜３００ｎｍである。
In the first to fourth embodiments, the case where the n-
In the fifth to sixth embodiments, the case where the p-
Specifically, the other layer may have at least an elastic modulus smaller than that of a sapphire substrate (Young's modulus: 470 GPa), a silicon substrate (Young's modulus: 185 GPa), or a SiC substrate (Young's modulus: 430 GPa). . The elastic modulus of the other layer is preferably 10 GPa to 150 GPa, and more preferably 40 GPa to 100 GPa. Examples of the other layer include a reflective layer that reflects light from the light emitting layer. For the reflective layer, for example, Ag, an Ag-based metal (an alloy of Ni and Ag), Al, or the like can be used.
The thickness of the other layer is preferably 50 nm to 3000 nm, more preferably 100 nm to 300 nm.
上述した実施形態では、ＫｒＦエキシマレーザの照射により半導体成長用基板６１を剥離する場合について説明した（ステップＳ６、ステップＳ３１）。しかしながら、本発明における、工程Ｅ（半導体成長用基板を除去してｎ型半導体層を露出させる工程）、及び、工程Ｙ（半導体成長用基板を除去してｐ型半導体層を露出させる工程）は、この例に限定されない。例えば、半導体成長用基板を溶剤により溶解して半導体成長用基板を除去してもよく、半導体成長用基板を研磨することにより半導体成長用基板を除去してもよく、半導体成長用基板とｎ型半導体層又はｐ型半導体層との界面をブレード等により物理的に切断することにより半導体成長用基板を除去してもよい。
In the above-described embodiment, the case where the
上述した実施形態では、ＬＥＤ層がＧａＮ系の材料で構成されている場合について説明した。しかしながら、本発明においてＬＥＤ層の構成材料はこの例に限定されない。例えば、ＧａＡｓ系の材料で構成されていてもよい。 In the above-described embodiment, the case where the LED layer is made of a GaN-based material has been described. However, in the present invention, the constituent material of the LED layer is not limited to this example. For example, it may be made of a GaAs material.
１、２、３、４、５、６ ： 半導体発光素子
１１ ： 支持基板
１３ ： ハンダ層
１５ ： ハンダ層
１７ ： 保護層
１９ ： 剥離層
３０、３４ ： ＬＥＤ層
３１ ： （低濃度）ｐ型半導体層
３２ ： （高濃度）ｐ型半導体層
３３ ： 発光層
３５ ： ｎ型半導体層
３６ ： ノンドープ層
３８、３９ ： 剥離補助層
４０ ： ＬＥＤエピ層
４２、４５ ： ｐ側電極
４３、４４ ： ｎ側電極
６１ ： 半導体成長用基板
７０、７１ ： 弾性を有する基板（弾性基板）
1, 2, 3, 4, 5, 6: Semiconductor light emitting element 11: Support substrate 13: Solder layer 15: Solder layer 17: Protective layer 19: Peeling
Claims (5)
前記半導体成長用基板の上層に、第１半導体層と、発光層と、第２半導体層とを形成する工程Ｂと、
前記工程Ｂの後、前記第２半導体層上に剥離層を形成する工程Ｃと、
前記工程Ｃの後、前記剥離層側に、支持基板を貼り合せる工程Ｄと、
前記工程Ｄの後、前記半導体成長用基板を除去して前記第１半導体層を露出させる工程Ｅと、
前記工程Ｅの後、前記第１半導体層側に、弾性を有する基板を貼り合わせる工程Ｆと、
前記工程Ｆの後、前記剥離層付きの前記支持基板を前記第２半導体層から剥離し、前記第２半導体層を露出させる工程Ｇと
を有することを特徴とする半導体発光素子の製造方法。 Preparing a substrate for semiconductor growth A,
Forming a first semiconductor layer, a light emitting layer, and a second semiconductor layer on an upper layer of the semiconductor growth substrate;
After the step B, a step C for forming a release layer on the second semiconductor layer;
After the step C, a step D for attaching a support substrate to the release layer side;
After the step D, the step E of removing the semiconductor growth substrate to expose the first semiconductor layer;
After the step E, a step F of attaching an elastic substrate to the first semiconductor layer side;
After the step F, the method of manufacturing a semiconductor light-emitting element includes the step G of peeling the support substrate with the release layer from the second semiconductor layer to expose the second semiconductor layer.
前記第２半導体層の一部上面に、前記剥離層よりも熱膨張係数が大きい剥離補助層を形成する工程Ｃ−１と、
前記工程Ｃ−１の後、前記剥離補助層上、及び、前記剥離補助層が形成されていない前記第２半導体層上に前記剥離層を形成する工程Ｃ−２と
を含むことを特徴とする請求項１に記載の半導体発光素子の製造方法。 Step C includes
Forming a peeling auxiliary layer having a larger thermal expansion coefficient than the peeling layer on a partial upper surface of the second semiconductor layer; and
After the step C-1, the step C-2 includes the step C-2 of forming the release layer on the release auxiliary layer and the second semiconductor layer on which the release auxiliary layer is not formed. The manufacturing method of the semiconductor light-emitting device according to claim 1.
前記半導体成長用基板の上層に、第１半導体層と、発光層と、第２半導体層とを形成する工程Ｂと、
前記工程Ｂの後、前記第２半導体層側に、弾性を有する基板を貼り合わせる工程Ｘと、
前記工程Ｘの後、前記半導体成長用基板を除去して前記第２半導体層を露出させる工程Ｙと
を有することを特徴とする半導体発光素子の製造方法。 Preparing a substrate for semiconductor growth A,
Forming a first semiconductor layer, a light emitting layer, and a second semiconductor layer on an upper layer of the semiconductor growth substrate;
After the step B, a step X of attaching an elastic substrate to the second semiconductor layer side;
After the step X, the method for manufacturing a semiconductor light emitting device includes the step Y of removing the semiconductor growth substrate to expose the second semiconductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014229158A JP2016092369A (en) | 2014-11-11 | 2014-11-11 | Semiconductor light emitting element manufacturing method and semiconductor light emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014229158A JP2016092369A (en) | 2014-11-11 | 2014-11-11 | Semiconductor light emitting element manufacturing method and semiconductor light emitting element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016092369A true JP2016092369A (en) | 2016-05-23 |
Family
ID=56018729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014229158A Pending JP2016092369A (en) | 2014-11-11 | 2014-11-11 | Semiconductor light emitting element manufacturing method and semiconductor light emitting element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016092369A (en) |
-
2014
- 2014-11-11 JP JP2014229158A patent/JP2016092369A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4137936B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| US8829554B2 (en) | Light emitting element and a production method therefor | |
| US8373152B2 (en) | Light-emitting element and a production method therefor | |
| TWI462334B (en) | Light emitting diode structure and manufacture method thereof | |
| WO2014045883A1 (en) | Led element, and production method therefor | |
| JP5232975B2 (en) | Light emitting diode manufacturing method, light emitting diode, and lamp | |
| JP5074138B2 (en) | Manufacturing method of light emitting diode | |
| JP4951443B2 (en) | Manufacturing method of light emitting diode | |
| TW200810151A (en) | Process for producing gallium nitride type compound semiconductor light emitting element, gallium nitride type compound semiconductor light emitting element, and lamp using the same | |
| JP2009099675A (en) | Method of manufacturing light emitting diode, light emitting diode, and lamp | |
| JP2007081312A (en) | Method of manufacturing nitride-based semiconductor light-emitting element | |
| US10249806B2 (en) | Solid state optoelectronic device with preformed metal support substrate | |
| JP2011009521A (en) | Semiconductor device and method for manufacturing the same | |
| JP2015153826A (en) | Nitride semiconductor light emitting element and manufacturing method of the same | |
| JP2014060293A (en) | Led element and manufacturing method of the same | |
| JP2007149966A (en) | Light emitting device | |
| JP2011151086A (en) | Nitride semiconductor element, and method of manufacturing pad electrode of the same | |
| KR102099440B1 (en) | A method of manufacturing a light emitting device | |
| TW201246603A (en) | Solid state lighting devices with reduced dimensions and methods of manufacturing | |
| JP2006024913A (en) | Translucent positive electrode for compound semiconductor light-emitting device of gallium nitride series, and the light-emitting device | |
| JP2014135433A (en) | Light-emitting element manufacturing method | |
| JP2007109782A (en) | Semiconductor light emitting device | |
| JP5818031B2 (en) | LED element | |
| JP2016092369A (en) | Semiconductor light emitting element manufacturing method and semiconductor light emitting element | |
| JP2006245555A (en) | Translucent electrode |