JP2016092369A - Semiconductor light emitting element manufacturing method and semiconductor light emitting element - Google Patents
Semiconductor light emitting element manufacturing method and semiconductor light emitting element Download PDFInfo
- Publication number
- JP2016092369A JP2016092369A JP2014229158A JP2014229158A JP2016092369A JP 2016092369 A JP2016092369 A JP 2016092369A JP 2014229158 A JP2014229158 A JP 2014229158A JP 2014229158 A JP2014229158 A JP 2014229158A JP 2016092369 A JP2016092369 A JP 2016092369A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- light emitting
- semiconductor
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、半導体発光素子の製造方法、及び、半導体発光素子に関する。 The present invention relates to a method for manufacturing a semiconductor light emitting device and a semiconductor light emitting device.
従来、窒化物半導体を用いたLEDにおいては、主としてGaNが利用されている。この場合、格子整合の観点からサファイア基板上にエピタキシャル成長させて欠陥の少ないGaN膜を形成することで、窒化物半導体からなる半導体発光素子を形成していた。ここで、サファイア基板は絶縁材であることから、GaN系LEDへの給電には、p層の一部を削ってn層を露出させ、p層及びn層の各層に給電用電極を形成していた。このように給電用の電極が同じ向きに配置されている構造のLEDを横型構造と呼び、例えば、特許文献1にこのような技術が開示されている。
Conventionally, GaN is mainly used in LEDs using nitride semiconductors. In this case, from the viewpoint of lattice matching, a semiconductor light emitting device made of a nitride semiconductor is formed by epitaxial growth on a sapphire substrate to form a GaN film with few defects. Here, since the sapphire substrate is an insulating material, for feeding power to the GaN-based LED, a part of the p layer is scraped to expose the n layer, and a feeding electrode is formed on each of the p layer and the n layer. It was. An LED having a structure in which the power supply electrodes are arranged in the same direction is called a horizontal structure. For example,
一方で、半導体発光素子の発光効率の改善や光取り出しの効率化を目的として、p層とn層を表裏面に配置して給電する、いわゆる縦型構造のLEDの開発が進められている。この縦型構造のLEDを製造する際には、サファイア基板上に下から順にn層、p層を配置し、当該p層側にシリコン(Si)や銅タングステン(CuW)からなる支持基板を接合した後、サファイア基板が除去される。この場合、素子表面はn層側となり、このn層に給電用電極としてボンディング電極を設け、このボンディング電極に給電線であるワイヤを繋ぐ(ワイヤボンディング)ことで電力供給を行っている。例えば、特許文献2にこのような技術が開示されている。
On the other hand, for the purpose of improving the light emission efficiency of a semiconductor light emitting device and improving the efficiency of light extraction, development of a so-called vertical structure LED in which a p-layer and an n-layer are arranged on the front and back surfaces to supply electric power is in progress. When manufacturing this vertical LED, an n layer and a p layer are sequentially arranged on the sapphire substrate, and a support substrate made of silicon (Si) or copper tungsten (CuW) is bonded to the p layer side. After that, the sapphire substrate is removed. In this case, the element surface is on the n-layer side, and a bonding electrode is provided as a feeding electrode on the n-layer, and power is supplied by connecting a wire as a feeding line to this bonding electrode (wire bonding). For example,
これらの半導体発光素子は、幅広く各種の用途に実用されている。例えば、店舗照明や車載照明(例えば、ヘッドライト、室内灯)等の照明用途;液晶テレビ、パーソナルコンピューター、スマートフォン、電卓等の電子機器のディスプレイ用途;プロジェクター等の光源が挙げられる。 These semiconductor light emitting devices are widely used in various applications. Examples include lighting for store lighting and in-vehicle lighting (for example, headlights, room lights); display for electronic devices such as liquid crystal televisions, personal computers, smartphones, and calculators; and light sources such as projectors.
従来、半導体発光素子は、可撓性を有さない平板形状であるため、設置面の形状は平面に限定されていた。それは以下の理由による。
まず、横型構造の半導体発光素子は、その製造工程においてサファイア等の硬質な基板を半導体層の半導体成長用基板として用いており、完成品においても硬質なサファイア基板が半導体発光素子内に存在する。サファイア基板は弾性(可撓性)を有さないため、半導体発光素子の底面は平面となる。
また、縦型構造の半導体発光素子は、サファイア基板は製造工程において除去されるが、代わりに、硬質な銅タングステン(CuW)からなる支持基板が完成品としての半導体発光素子内に存在する。銅タングステンからなる支持基板もサファイア基板と同様に弾性を有さないため、半導体発光素子の底面は平面となる。
このように、従来の縦型構造の半導体発光素子、及び、横型構造の半導体発光素子は、底面が平面であり、且つ、弾性を有さないため、曲面上に設置することが困難であった。そのため、当該半導体発光素子を備える各種装置の設計の自由度が低いという問題があった。
また、従来、平面に限らず、球面、半球面、楕円面、波状の凹凸面等の曲面に半導体発光素子を設置したいという要請がある。
Conventionally, since the semiconductor light emitting element has a flat plate shape that does not have flexibility, the shape of the installation surface is limited to a flat surface. The reason is as follows.
First, a semiconductor light emitting device having a horizontal structure uses a hard substrate such as sapphire as a semiconductor growth substrate for a semiconductor layer in the manufacturing process, and a hard sapphire substrate exists in the semiconductor light emitting device even in a finished product. Since the sapphire substrate does not have elasticity (flexibility), the bottom surface of the semiconductor light emitting element is flat.
In the vertical structure semiconductor light emitting device, the sapphire substrate is removed in the manufacturing process, but instead, a support substrate made of hard copper tungsten (CuW) is present in the finished semiconductor light emitting device. Since the support substrate made of copper tungsten does not have elasticity like the sapphire substrate, the bottom surface of the semiconductor light emitting element is flat.
As described above, the conventional vertical semiconductor light emitting device and the horizontal semiconductor light emitting device are difficult to install on a curved surface because the bottom surface is flat and does not have elasticity. . For this reason, there is a problem that the degree of freedom in designing various devices including the semiconductor light emitting element is low.
Conventionally, there is a demand to install a semiconductor light-emitting element on a curved surface such as a spherical surface, a hemispherical surface, an elliptical surface, and a wavy uneven surface, without being limited to a flat surface.
本発明は、上記の課題に鑑み、曲面上にも設置可能な半導体発光素子の製造方法を提供することを目的とする。また、曲面上にも設置可能な半導体発光素子を提供することを目的とする。 An object of this invention is to provide the manufacturing method of the semiconductor light-emitting device which can be installed also on a curved surface in view of said subject. It is another object of the present invention to provide a semiconductor light emitting element that can be installed on a curved surface.
本発明の半導体発光素子の製造方法は、
半導体成長用基板を準備する工程Aと、
前記半導体成長用基板の上層に、第1半導体層と、発光層と、第2半導体層とを下からこの順で形成する工程Bと、
前記工程Bの後、前記第2半導体層上に剥離層を形成する工程Cと、
前記工程Cの後、前記剥離層側に、支持基板を貼り合せる工程Dと、
前記工程Dの後、前記半導体成長用基板を除去して前記第1半導体層を露出させる工程Eと、
前記工程Eの後、前記第1半導体層側に、弾性を有する基板を貼り合わせる工程Fと、
前記工程Fの後、前記剥離層付きの前記支持基板を前記第2半導体層から剥離し、前記第2半導体層を露出させる工程Gとを有することを特徴とする。
The method for producing a semiconductor light emitting device of the present invention includes:
Preparing a substrate for semiconductor growth A,
Forming a first semiconductor layer, a light emitting layer, and a second semiconductor layer on the semiconductor growth substrate in this order from the bottom;
After the step B, a step C for forming a release layer on the second semiconductor layer;
After the step C, a step D for attaching a support substrate to the release layer side;
After the step D, the step E of removing the semiconductor growth substrate to expose the first semiconductor layer;
After the step E, a step F of attaching an elastic substrate to the first semiconductor layer side;
After the step F, the method includes a step G of peeling the support substrate with the release layer from the second semiconductor layer to expose the second semiconductor layer.
上記構成によれば、弾性を有する基板上に、第1半導体層と、発光層と、第2半導体層とが形成された半導体発光素子が得られる。また、硬質な半導体成長用基板、及び、硬質な支持基板は、それぞれ、工程E、工程Gにより除去されているため、得られた半導体発光素子には存在しない。従って、設置面の形状に応じて半導体発光素子を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。 According to the above configuration, a semiconductor light emitting element in which the first semiconductor layer, the light emitting layer, and the second semiconductor layer are formed on the elastic substrate can be obtained. Further, since the hard semiconductor growth substrate and the hard support substrate are removed by the process E and the process G, respectively, they do not exist in the obtained semiconductor light emitting device. Therefore, the semiconductor light emitting element can be made to follow in accordance with the shape of the installation surface. As a result, it can also be installed on a curved surface.
上記の構成において、前記剥離層を構成する材料が、Ag、Pd、Cuからなる群から選ばれる少なくとも1以上からなる金属であることが好ましい。 Said structure WHEREIN: It is preferable that the material which comprises the said peeling layer is a metal which consists of at least 1 or more chosen from the group which consists of Ag, Pd, and Cu.
前記剥離層を構成する材料が、Ag、Pd、Cuからなる群から選ばれる少なくとも1以上からなる金属であると、第2半導体層との界面で容易に剥離することができる。 When the material constituting the release layer is a metal composed of at least one selected from the group consisting of Ag, Pd, and Cu, the release layer can be easily peeled off at the interface with the second semiconductor layer.
上記の構成において、前記工程Cは、
前記第2半導体層の一部上面に、前記剥離層よりも熱膨張係数が大きい剥離補助層を形成する工程C−1と、
前記工程C−1の後、前記剥離補助層上、及び、前記剥離補助層が形成されていない前記第2半導体層上に前記剥離層を形成する工程C−2と
を含むことが好ましい。
In the above configuration, the step C includes
Forming a peeling auxiliary layer having a larger thermal expansion coefficient than the peeling layer on a partial upper surface of the second semiconductor layer; and
After the step C-1, it is preferable to include a step C-2 of forming the release layer on the release auxiliary layer and on the second semiconductor layer where the release auxiliary layer is not formed.
上記構成によれば、工程Cの後には(工程C−1及び工程C−2の後には)、剥離補助層上に剥離層が形成されている箇所と、剥離補助層が形成されていない第2半導体層上に剥離層が形成されている箇所とが存在する。そのため、その後の工程Dにおける支持基板の貼り合わせの加温により、剥離層と剥離補助層との熱膨張係数の差に起因して、剥離層と剥離補助層との界面でクラックが生ずる。これにより、剥離層と第2半導体層とをより容易に剥離することが可能となる。 According to the said structure, after the process C (after the process C-1 and the process C-2), the location where the peeling layer is formed on the peeling auxiliary layer, and the first where the peeling auxiliary layer is not formed 2 There is a portion where a release layer is formed on the semiconductor layer. Therefore, due to the heating of the bonding of the support substrate in the subsequent process D, cracks are generated at the interface between the release layer and the release auxiliary layer due to the difference in thermal expansion coefficient between the release layer and the release auxiliary layer. Thereby, it becomes possible to peel the peeling layer and the second semiconductor layer more easily.
また、本発明の半導体発光素子の製造方法は、
半導体成長用基板を準備する工程Aと、
前記半導体成長用基板の上層に、第1半導体層と、発光層と、第2半導体層とを下からこの順で形成する工程Bと、
前記工程Bの後、前記第2半導体層側に、弾性を有する基板を貼り合わせる工程Xと、
前記工程Xの後、前記半導体成長用基板を除去して前記第2半導体層を露出させる工程Yとを有することを特徴とする。
In addition, the method for manufacturing the semiconductor light emitting device of the present invention includes:
Preparing a substrate for semiconductor growth A,
Forming a first semiconductor layer, a light emitting layer, and a second semiconductor layer on the semiconductor growth substrate in this order from the bottom;
After the step B, a step X of attaching an elastic substrate to the second semiconductor layer side;
After the step X, the method further comprises a step Y of removing the semiconductor growth substrate and exposing the second semiconductor layer.
上記構成によれば、弾性を有する基板上に、第2半導体層と、発光層と、第1半導体層とが形成された半導体発光素子が得られる。また、硬質な半導体成長用基板は、工程Yにより除去されているため、得られた半導体発光素子には存在しない。従って、設置面の形状に応じて半導体発光素子を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。 According to the above configuration, a semiconductor light emitting device in which the second semiconductor layer, the light emitting layer, and the first semiconductor layer are formed on the elastic substrate can be obtained. Further, since the hard semiconductor growth substrate is removed by the process Y, it does not exist in the obtained semiconductor light emitting device. Therefore, the semiconductor light emitting element can be made to follow in accordance with the shape of the installation surface. As a result, it can also be installed on a curved surface.
また、本発明の半導体発光素子は、弾性を有する基板上に、第1半導体層と、発光層と、第2半導体層とが積層されたことを特徴とする。 The semiconductor light emitting device of the present invention is characterized in that a first semiconductor layer, a light emitting layer, and a second semiconductor layer are stacked on an elastic substrate.
上記構成によれば、弾性を有する基板上に、第1半導体層と、発光層と、第2半導体層とが積層されているため、設置面の形状に応じて半導体発光素子を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。 According to the above configuration, since the first semiconductor layer, the light emitting layer, and the second semiconductor layer are stacked on the elastic substrate, the semiconductor light emitting element is bent or the like according to the shape of the installation surface. Can be followed. As a result, it can also be installed on a curved surface.
本発明によれば、曲面上にも設置可能な半導体発光素子の製造方法を提供することができる。また、曲面上にも設置可能な半導体発光素子を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor light-emitting device which can be installed also on a curved surface can be provided. In addition, it is possible to provide a semiconductor light emitting element that can be installed on a curved surface.
本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。 A semiconductor light emitting device and a method for manufacturing the same according to the present invention will be described with reference to the drawings. In each figure, the dimensional ratio in the drawing does not necessarily match the actual dimensional ratio.
<第1実施形態>
[構造]
第1実施形態に係る半導体発光素子1の構造につき、図1を参照して説明する。図1は半導体発光素子1の概略断面図である。
<First Embodiment>
[Construction]
The structure of the semiconductor
半導体発光素子1は、弾性を有する基板70(以下、「弾性基板70」ともいう)と、弾性基板70上に弾性基板70に接して積層されたLED層30と、LED層30の一部上面にLED層30に接して積層された剥離補助層38とから構成される。LED層30は、n型半導体層35(「第1半導体層」に対応)、発光層33、低濃度のp型半導体層31、及び、p型半導体層31よりも高濃度のp型半導体層32が下からこの順に積層されて形成されている。すなわち、n型半導体層35は、弾性基板70上に弾性基板70に接して積層されている。また、剥離補助層38は、p型半導体層32上にp型半導体層32に接して積層されている。なお、低濃度のp型半導体層31、及び、高濃度のp型半導体層32の積層体は、本発明の第2半導体層に相当する。以下では、低濃度のp型半導体層31、及び、高濃度のp型半導体層32の積層体が、本発明の第2半導体層である場合について説明するが、本発明における第2半導体層はこの例に限定されず、1層構成であってもよく、3層以上の構成であってもよい。
The semiconductor
(弾性基板70)
弾性基板70は、ある程度の弾性を有する基板である。具体的には、少なくとも、サファイア基板(ヤング率:470GPa)、シリコン基板(ヤング率:185GPa)、SiC基板(ヤング率:430GPa)よりも弾性率が小さいものであればよい。弾性基板70の弾性率は、好ましくは、0.01〜10GPaであり、より好ましくは、0.1〜5GPaである。
(Elastic substrate 70)
The
本実施形態に係る弾性基板70は、導電性を有する。弾性基板70が導電性を有するため、n側電極とすることができる。
The
本実施形態に係る弾性基板70は、弾性を有し、且つ、導電性を有していれば、その構成は特に限定されず、1層構成であってもよく、2層以上の複層から構成されていてもよい。このような弾性を有し、且つ、導電性を有する弾性基板70の具体例としては、例えば、導電性の基材と導電性の接着剤を有する接着剤層とから構成されるものが挙げられる。より具体的には、金属箔上に従来公知の導電性接着剤からなる層が設けられた導電性金属箔テープや、ITOフィルム等を挙げることができる。
The
(LED層30)
上述したように、LED層30は、n型半導体層35、発光層33、低濃度のp型半導体層31、及び、高濃度のp型半導体層32が下からこの順に積層されて形成される。
(LED layer 30)
As described above, the
p型半導体層32は、例えばGaNで構成される。また、p型半導体層31は、例えばAlmGa1−mN(0≦m<1)で構成される。いずれの層も、Mg、Be、Zn、Cなどのp型不純物がドープされている。
The p-
発光層33は、例えばGaInNからなる井戸層とAlGaNからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はノンドープでもp型又はn型にドープされていても構わない。
The
n型半導体層35は、例えばAlnGa1−nN(0≦n<1)で構成される層(電子供給層)とGaNで構成される層(保護層)を含む多層構造で構成される。少なくとも保護層には、Si、Ge、S、Se、Sn、Teなどのn型不純物がドープされており、特にSiがドープされているのが好ましい。
The n-
(剥離補助層38)
剥離補助層38は、後述する剥離層19(図2C参照)よりも熱膨張係数が大きい層である。剥離補助層38の熱膨張係数と剥離層19の熱膨張係数との差は、7×10−6/K以上であることが好ましく、1×10−5/K以上であることがより好ましい。また、剥離補助層38は、熱膨張係数1×10−6/K以上、1×10−5/K以下であることが好ましく、3×10−6/K以上で8×10−6/K以下であることがより好ましい。詳しくは後述するが、半導体発光素子1の製造工程において、剥離層19とp型半導体層32との界面で剥離する工程(工程G)が存在する。この工程の前段階(工程D)において、剥離補助層38が存在することにより、加温により、剥離層19と剥離補助層38との熱膨張係数の差に起因して、剥離層19と剥離補助層38との界面でクラックが生ずる。これにより、剥離層19とp型半導体層32とをより容易に剥離することが可能となる。このように、剥離補助層38は、半導体発光素子1の製造工程において、剥離層19とp型半導体層32とをより容易に剥離するための機能を有する。
(Peeling auxiliary layer 38)
The peeling
剥離補助層38は、例えばITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)などの酸化物導電性材料で構成される。なかでも、ITOが好ましい。剥離補助層38は、下面がp型半導体層32の底面と接触している。剥離補助層38は、p型半導体層32とオーミック接続されている。従って、剥離補助層38は、p型電極とすることができる。なお、剥離補助層38としては、透光性を有する酸化物導電性材料がより好ましい。剥離補助層38は、透光性を有する場合、半導体発光素子1の表面に凹凸を設けることができ、光取り出し効率を向上させることができる。
The peeling
以上、本実施形態に係る半導体発光素子1によれば、弾性基板70上に、n型半導体層35と、発光層33と、p型半導体層(p型半導体層31、及び、p型半導体層32)とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子1を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。
なお、n型半導体層35、発光層33、p型半導体層(p型半導体層31、及び、p型半導体層32)は、弾性基板70に追従して湾曲可能である。
As described above, according to the semiconductor
Note that the n-
[半導体発光素子1の製造方法]
次に、本発明の半導体発光素子1の製造方法につき、図2A〜図2Iに示す工程断面図を参照して説明する。
[Method of Manufacturing Semiconductor Light Emitting Element 1]
Next, a method for manufacturing the semiconductor
なお、下記製造方法で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。 In addition, dimensions such as manufacturing conditions and film thickness described in the following manufacturing method are merely examples, and are not limited to these numerical values.
(ステップS1)
図2Aに示すように、半導体成長用基板61上にLEDエピ層40を形成する。このステップS1は工程A及び工程Bに対応しており、例えば以下の手順により行われる。
(Step S1)
As shown in FIG. 2A, the
〈半導体成長用基板61の準備〉
まず、成長用基板61として利用されるc面サファイア基板のクリーニングを行う。このクリーニングは、より具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着)装置の処理炉内に半導体成長用基板61を配置し、処理炉内に流量が10slmの水素ガスを流しながら、炉内温度を例えば1150℃に昇温することにより行われる。本実施形態では、サファイア基板のc面に半導体層をエピタキシャル成長させるものとして説明する。
<Preparation of
First, the c-plane sapphire substrate used as the
〈ノンドープ層36の形成〉
次に、半導体成長用基板61の表面に、GaNよりなる低温バッファ層を形成し、更にその上層にGaNよりなる下地層を形成する。これらの低温バッファ層及び下地層がノンドープ層36に対応する。ノンドープ層36の具体的な形成方法は、例えば以下の通りである。
<Formation of
Next, a low-temperature buffer layer made of GaN is formed on the surface of the
まず、МОCVD装置の炉内圧力を100kPa、炉内温度を480℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ5slmの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が50μmol/minのトリメチルガリウム(TMG)及び流量が250000μmol/minのアンモニアを処理炉内に68秒間供給する。これにより、半導体成長用基板61の表面に、厚みが20nmのGaNよりなる低温バッファ層を形成する。
First, the furnace pressure of the МОCVD apparatus is 100 kPa, and the furnace temperature is 480 ° C. Then, while flowing nitrogen gas and hydrogen gas with a flow rate of 5 slm respectively as carrier gas into the processing furnace, trimethylgallium (TMG) with a flow rate of 50 μmol / min and ammonia with a flow rate of 250,000 μmol / min are used as the raw material gas in the processing furnace. For 68 seconds. Thus, a low-temperature buffer layer made of GaN having a thickness of 20 nm is formed on the surface of the
次に、MOCVD装置の炉内温度を1150℃に昇温する。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が100μmol/minのトリメチルガリウム及び流量が250000μmol/minのアンモニアを処理炉内に30分間供給する。これにより、低温バッファ層の表面に、厚みが1.7μmのGaNよりなる下地層を形成する。 Next, the furnace temperature of the MOCVD apparatus is raised to 1150 ° C. Then, while flowing nitrogen gas with a flow rate of 20 slm and hydrogen gas with a flow rate of 15 slm as a carrier gas in the processing furnace, trimethylgallium with a flow rate of 100 μmol / min and ammonia with a flow rate of 250,000 μmol / min are supplied into the processing furnace. For 30 minutes. As a result, a base layer made of GaN having a thickness of 1.7 μm is formed on the surface of the low-temperature buffer layer.
〈n型半導体層35の形成〉
次に、ノンドープ層36の上層にAlGaNからなるn型半導体層35を形成する。n型半導体層35の具体的な形成方法は、例えば以下の通りである。
<Formation of n-
Next, an n-
引き続き炉内温度を1150℃とした状態で、MOCVD装置の炉内圧力を30kPaとする。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が94μmol/minのTMG、流量が6μmol/minのトリメチルアルミニウム(TMA)、流量が250000μmol/minのアンモニア及び流量が0.025μmol/minのテトラエチルシランを処理炉内に60分間供給する。これにより、例えばAl0.06Ga0.94Nの組成を有し、Si濃度が3×1019/cm3で、厚みが2μmのn型半導体層35がノンドープ層36の上層に形成される。
Subsequently, the furnace pressure of the MOCVD apparatus is set to 30 kPa in a state where the furnace temperature is 1150 ° C. Then, while flowing nitrogen gas having a flow rate of 20 slm and hydrogen gas having a flow rate of 15 slm as a carrier gas into the processing furnace, TMG having a flow rate of 94 μmol / min, trimethylaluminum (TMA) having a flow rate of 6 μmol / min, Ammonia with a flow rate of 250,000 μmol / min and tetraethylsilane with a flow rate of 0.025 μmol / min are supplied into the treatment furnace for 60 minutes. Thereby, for example, an n-
なお、この後、TMAの供給を停止すると共に、それ以外の原料ガスを6秒間供給することにより、n型AlGaN層の上層に厚みが5nmのn型GaNよりなる保護層を有するn型半導体層35を実現してもよい。 After that, the supply of TMA is stopped, and other source gases are supplied for 6 seconds, whereby an n-type semiconductor layer having a protective layer made of n-type GaN having a thickness of 5 nm on the n-type AlGaN layer. 35 may be realized.
上記の説明では、n型半導体層35に含まれるn型不純物をSiとする場合について説明したが、n型不純物としては、Si以外にGe、S、Se、Sn又はTeなどを用いる
ことができる。
In the above description, the case where Si is used as the n-type impurity contained in the n-
〈発光層33の形成〉
次に、n型半導体層35の上層にInGaNで構成される井戸層及びn型AlGaNで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する発光層33を形成する。発光層33のより具体的な形成方法は例えば以下の通りである。
<Formation of the
Next, a
まず、MOCVD装置の炉内圧力を100kPa、炉内温度を830℃とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのトリメチルガリウム、流量が12μmol/minのトリメチルインジウム及び流量が300000μmol/minのアンモニアを処理炉内に48秒間供給するステップを行う。その後、流量が10μmol/minのトリメチルガリウム、流量が1.6μmol/minのトリメチルアルミニウム、0.002μmol/minのテトラエチルシラン及び流量が300000μmol/minのアンモニアを処理炉内に120秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2nmのInGaNよりなる井戸層及び厚みが7nmのn型AlGaNよりなる障壁層による15周期の多重量子井戸構造を有する発光層33が、n型半導体層35の表面に形成される。
First, the furnace pressure of the MOCVD apparatus is 100 kPa, and the furnace temperature is 830 ° C. Then, while a nitrogen gas having a flow rate of 15 slm and a hydrogen gas having a flow rate of 1 slm are allowed to flow into the processing furnace, trimethylgallium having a flow rate of 10 μmol / min, trimethylindium having a flow rate of 12 μmol / min, and a flow rate of A step of supplying 300,000 μmol / min of ammonia into the processing furnace for 48 seconds is performed. Thereafter, a step of supplying trimethylgallium having a flow rate of 10 μmol / min, trimethylaluminum having a flow rate of 1.6 μmol / min, tetraethylsilane having a flow rate of 0.002 μmol / min and ammonia having a flow rate of 300,000 μmol / min into the processing furnace for 120 seconds is performed. . Hereinafter, by repeating these two steps, the light-emitting
〈p型半導体層31、p型半導体層32の形成〉
次に、発光層33の上層に、AlmGa1−mN(0≦m<1)で構成されるp型半導体層31を形成し、更にその上層に高濃度のp型半導体層32を形成する。p型半導体層31及びp型半導体層32の、より具体的な形成方法は例えば以下の通りである。
<Formation of p-
Next, a p-
まず、MOCVD装置の炉内圧力を100kPaに維持し、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が25slmの水素ガスを流しながら、炉内温度を1050℃に昇温する。その後、原料ガスとして、流量が35μmol/minのトリメチルガリウム、流量が20μmol/minのトリメチルアルミニウム、流量が250000μmol/minのアンモニア及び流量が0.1μmol/minのビスシクロペンタジエニルマグネシウム(Cp2Mg)を処理炉内に60秒間供給する。これにより、発光層33の表面に、厚みが20nmのAl0.3Ga0.7Nの組成を有する正孔供給層を形成する。その後、トリメチルアルミニウムの流量を4μmol/minに変更して原料ガスを360秒間供給することにより、厚みが120nmのAl0.13Ga0.87Nの組成を有する正孔供給層を形成する。これらの正孔供給層によりp型半導体層31が形成される。
First, the furnace pressure of the MOCVD apparatus is maintained at 100 kPa, and the furnace temperature is raised to 1050 ° C. while nitrogen gas with a flow rate of 15 slm and hydrogen gas with a flow rate of 25 slm are allowed to flow into the processing furnace. Thereafter, as source gases, trimethylgallium with a flow rate of 35 μmol / min, trimethylaluminum with a flow rate of 20 μmol / min, ammonia with a flow rate of 250,000 μmol / min, and biscyclopentadienylmagnesium (Cp 2 Mg) with a flow rate of 0.1 μmol / min. ) Is fed into the processing furnace for 60 seconds. Thereby, a hole supply layer having a composition of Al 0.3 Ga 0.7 N having a thickness of 20 nm is formed on the surface of the
更にその後、トリメチルアルミニウムの供給を停止すると共に、Cp2Mgの流量を0.2μmol/minに変更して原料ガスを20秒間供給する。これにより、厚みが5nmのp型GaNよりなるp型半導体層32が形成される。
Thereafter, the supply of trimethylaluminum is stopped, the flow rate of Cp 2 Mg is changed to 0.2 μmol / min, and the source gas is supplied for 20 seconds. Thereby, the p-
なお、p型不純物としては、マグネシウム(Mg)、ベリリウム(Be)、亜鉛(Zn)、カーボン(C)などを用いることができる。 Note that magnesium (Mg), beryllium (Be), zinc (Zn), carbon (C), or the like can be used as the p-type impurity.
このようにして半導体成長用基板61上に、ノンドープ層36、n型半導体層35、発光層33、p型半導体層31、及び(高濃度)p型半導体層32からなるLEDエピ層40が形成される。
In this way, the
(ステップS2)
次に、ステップS1で得られたウェハに対して活性化処理を行う。より具体的には、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。
(Step S2)
Next, an activation process is performed on the wafer obtained in step S1. More specifically, activation is performed at 650 ° C. for 15 minutes in a nitrogen atmosphere using an RTA (Rapid Thermal Anneal) device.
(ステップS3)
次に、図2Bに示すように、p型半導体層32の上層の所定箇所に剥離補助層38を形成する。より具体的には、剥離補助層38の非形成領域に係るp型半導体層32の上層をマスクしておき、ITO、IZOなどの酸化物導電性透光性材料をスパッタリング法によって200nm成膜する。
(Step S3)
Next, as shown in FIG. 2B, a peeling
剥離補助層38を形成する材料としては、剥離補助層38が、後述する剥離層19(図2C参照)よりも熱膨張係数が大きい層となるように選択する。
The material for forming the peeling assist
このステップS3は、工程C−1に対応する。 This step S3 corresponds to step C-1.
(ステップS4)
次に、図2Cに示すように、剥離補助層38上、及び、剥離補助層38が形成されていないp型半導体層32上に剥離層19を形成する。
(Step S4)
Next, as shown in FIG. 2C, the
剥離層19は、後述する支持基板11(図2I参照)をp型半導体層32から剥離するのを容易とするための層であり、p型半導体層32から容易に剥離することが可能な層である。
剥離層19を構成する材料としては、支持基板11をp型半導体層32から剥離する際に、支持基板11側に貼り付いた状態で、p型半導体層32から剥離できるものであれば、特に限定されないが、Ag、Pd、Cuからなる群から選ばれる少なくとも1以上からなる金属であることが好ましい。
The
As a material constituting the
このステップS4は、工程C−2に対応する。 This step S4 corresponds to step C-2.
次に、剥離層19の上面を覆うように、保護層17、及び、ハンダ層15を形成する。
Next, the
具体的な形成方法は例えば以下の通りである。まず、スパッタ装置にてp型半導体層32及び剥離補助層38の上面を覆うように、膜厚120nmのAgを全面に成膜して、剥離層19を形成する。次に、RTA装置を用いてドライエアー雰囲気中で400℃、2分間のコンタクトアニールを行う。
A specific forming method is as follows, for example. First, a 120 nm-thick Ag film is formed on the entire surface so as to cover the upper surfaces of the p-
次に、電子線蒸着装置(EB装置)にて剥離層19の上面(Ag表面)に、膜厚100nmのTiと膜厚200nmのPtを3周期成膜することで、保護層17を形成する。更にその後、保護層17の上面(Pt表面)に、膜厚10nmのTiを蒸着させた後、Au80%Sn20%で構成されるAu−Snハンダを膜厚3μm蒸着させることで、ハンダ層15を形成する。
Next, the
なお、このハンダ層15の形成ステップにおいて、半導体成長用基板61とは別に準備された支持基板11の上面にもハンダ層13を形成するものとして構わない(図2D参照)。このハンダ層13は、ハンダ層15と同一の材料で構成されるものとしてよく、次のステップにおいてハンダ層15と接合されることで、半導体成長用基板61と支持基板11が貼り合せられる。なお、支持基板11としては、例えばCuW、W、Moなどの導電性基板、又はSiなどの半導体基板を採用することができる。好ましくは、CuWが用いられる。
In the step of forming the
(ステップS5)
次に、図2Eに示すように、半導体成長用基板61と支持基板11とを貼り合せる。より具体的には、280℃の温度、0.2MPaの圧力下で、ハンダ層15と支持基板11の上層に形成されたハンダ層13とを貼り合せる。なお、このステップS5は工程Dに対応している。
(Step S5)
Next, as shown in FIG. 2E, the
(ステップS6)
次に、図2Fに示すように、半導体成長用基板61を剥離する。より具体的には、半導体成長用基板61を上に、支持基板11を下に向けた状態で、半導体成長用基板61側からKrFエキシマレーザを照射して、半導体成長用基板61とLEDエピ層40の界面を分解させることで半導体成長用基板61の剥離を行う。サファイア61はレーザが通過する一方、その下層のGaNはレーザを吸収するため、この界面が高温化してGaNが分解される。これによって半導体成長用基板61が剥離される。
(Step S6)
Next, as shown in FIG. 2F, the
その後、ウェハ上に残存しているGaNを、塩酸などを用いたウェットエッチング、ICP装置を用いたドライエッチングによって除去し、n型半導体層35を露出させる。なお、本ステップS6においてノンドープ層36が除去されて、p型半導体層32、p型半導体層31、発光層33、及びn型半導体層35がこの順に積層されてなるLED層30が残存する。
Thereafter, GaN remaining on the wafer is removed by wet etching using hydrochloric acid or the like, or dry etching using an ICP apparatus, and the n-
なお、このステップS6は、工程Eに対応している。 This step S6 corresponds to the process E.
(ステップS7)
次に、図2Gに示すように隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ICP装置を用いて剥離補助層38が露出するまでLED層30をエッチングする。これにより、隣接領域のLED層30同士が分離される。
(Step S7)
Next, as shown in FIG. 2G, adjacent elements are separated. Specifically, the
(ステップS8)
次に、図2Hに示すように、n型半導体層35上に弾性基板70を貼り合わせる。貼り合わせ条件は、弾性基板70に応じて適宜設定できる。例えば、弾性基板70が基材と接着剤層(感圧接着剤層)とから構成される場合、n型半導体層35上に弾性基板70の接着剤層を圧着して貼り合わせることができる。
また、弾性基板70が接着性、粘着性を有さない構成である場合には、別途、導電性接着剤によりn型半導体層35上に弾性基板70を貼り合わせてもよい。
(Step S8)
Next, as shown in FIG. 2H, an
In addition, when the
なお、このステップS8は、工程Fに対応している。 This step S8 corresponds to the process F.
(ステップS9)
次に、図2Iに示すように、支持基板11と弾性基板70とを上下に引き剥がす。この際、剥離層19は、p型半導体層32から容易に剥離することが可能な層であるため、剥離層19とp型半導体層32との界面で剥離する。これにより、剥離層19付きの支持基板11がp型半導体層32から剥離し、p型半導体層32が露出する。
また、本実施形態では、剥離層19以外に剥離補助層38が設けられている。そのため、工程Cの後には(工程C−1及び工程C−2の後には)、剥離補助層38上に剥離層19が形成されている箇所と、剥離補助層38が形成されていないp型半導体層32上に剥離層19が形成されている箇所とが存在する(図2C参照)。そのため、その後の工程Dにおける半導体成長用基板61と支持基板11との貼り合わせの加温により、剥離層19と剥離補助層38との熱膨張係数の差に起因して、剥離層19と剥離補助層38との界面でクラックが生ずることとなる。これにより、剥離層19とp型半導体層32とをより容易に剥離することが可能となっている。
(Step S9)
Next, as shown in FIG. 2I, the
In the present embodiment, a peeling
以上により、弾性基板70と、LED層30と、剥離補助層38とから構成される半導体発光素子1が得られる(図1参照)。
As described above, the semiconductor
第1実施形態に係る半導体発光素子1では、剥離補助層38がp型半導体層32とオーミック接続されている場合について説明した。しかしながら、本発明はこの例に限定されず、剥離補助層がp型半導体層とオーミック接続されていない構成であってもよい。この例について、以下の第2実施形態にて説明する。
In the semiconductor
<第2実施形態>
[構造]
第2実施形態に係る半導体発光素子2は、剥離補助層がp型半導体層とオーミック接続されておらずショットキー接合されていること、及び、p側電極が設けられていること、以外は、第1実施形態に係る半導体発光素子1と同様の構成である。従って、剥離補助層とp側電極以外は、半導体発光素子1と同一の符号を付して説明する。また、重複する構成については説明を省略する。
Second Embodiment
[Construction]
In the semiconductor
図3は、第2実施形態に係る半導体発光素子の概略断面図である。図3に示すように、半導体発光素子2は、弾性基板70と、弾性基板70上に弾性基板70に接して積層されたLED層30と、LED層30の一部上面にLED層30に接して積層された剥離補助層39と、剥離補助層39が形成されていないLED層30の一部上面に形成されたp側電極42とから構成される。p側電極42は、例えばCr−Auで構成される。剥離補助層39は、p型半導体層32とショットキー接合されている。なお、剥離補助層39は、p型半導体層32とショットキー接合されていること以外は、剥離補助層38と同様の構成材料を用いて形成することができる。
FIG. 3 is a schematic cross-sectional view of the semiconductor light emitting device according to the second embodiment. As shown in FIG. 3, the semiconductor
半導体発光素子2では、剥離補助層39がp型半導体層32とショットキー接合されているため、剥離補助層39をp側電極として用いることはできない。そこで、別途にp側電極42が設けられている。
半導体発光素子2によれば、弾性基板70上に、n型半導体層35と、発光層33と、p型半導体層(p型半導体層31、及び、p型半導体層32)とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子2を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。なお、剥離補助層39は、半導体発光素子2の表面に凹凸を設けることができ、光取り出し効率を向上させることができる。
In the semiconductor
According to the semiconductor
[半導体発光素子2の製造方法]
次に、半導体発光素子2の製造方法につき説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element 2]
Next, a method for manufacturing the semiconductor
まず、半導体発光素子1の製造方法と同様に、上述したステップS1〜S2を行う。
First, similarly to the method for manufacturing the semiconductor
そして、ステップS3において、300W以上の高出力で酸化物導電性透光性材料をスパッタリングして堆積する。これにより、剥離補助層39を堆積しながら、p型半導体層32の表面付近をアモルファス状に変化させることが可能となり、p型半導体層32と剥離補助層38の界面にショットキーバリア層が形成される(図示せず)。
In step S3, an oxide conductive translucent material is sputtered and deposited at a high output of 300 W or more. As a result, it is possible to change the vicinity of the surface of the p-
別の方法として、ステップS2の後、p型半導体層32側を負の電位とした状態で、正イオン(例えばAr+)をp型半導体層32の表面に衝突させる逆スパッタを行う。この工程により、前記と同様に、p型半導体層32の表面付近をアモルファス状に変化させることが可能となる。その後、ステップS3と同様に、p型半導体層32の上層に剥離補助層38を堆積させる。この方法によっても、p型半導体層32と剥離補助層38の界面にショットキーバリア層が形成される。
As another method, after step S2, reverse sputtering is performed in which positive ions (for example, Ar + ) collide with the surface of the p-
ステップS4以後、ステップS9までは、半導体発光素子1と同様であるため説明を省略する。
Since step S4 and up to step S9 are the same as those of the semiconductor
(ステップS10)
ステップS9の後、剥離補助層39が形成されていないp型半導体層32の上面にp側電極42を形成する。より具体的には、膜厚100nmのCrと膜厚3μmのAuからなる電極を形成後、窒素雰囲気中で250℃1分間のシンタリングを行う。これにより、図3に示される半導体発光素子2が得られる。
(Step S10)
After step S9, the p-
第2実施形態に係る半導体発光素子2では、剥離補助層39が素子内に残っている場合について説明した。しかしながら、本発明はこの例に限定されない。剥離補助層39がp型半導体層32とオーミック接続されていない場合には、第2実施形態に係るステップS10の後、剥離補助層39を除去してもよい。この例について、以下の第3実施形態にて説明する。なお、重複する構成については、第2実施形態と同じ符号を付し、説明を省略する。
In the semiconductor
<第3実施形態>
図4は、第3実施形態に係る半導体発光素子の概略断面図である。図4に示すように、半導体発光素子3は、弾性基板70と、弾性基板70上に弾性基板70に接して積層されたLED層30と、LED層30の一部上面に形成されたp側電極42とから構成される。
<Third Embodiment>
FIG. 4 is a schematic cross-sectional view of the semiconductor light emitting device according to the third embodiment. As shown in FIG. 4, the semiconductor
半導体発光素子3によれば、弾性基板70上に、n型半導体層35と、発光層33と、p型半導体層(p型半導体層31、及び、p型半導体層32)とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子3を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。
According to the semiconductor
[半導体発光素子3の製造方法]
次に、半導体発光素子3の製造方法につき説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element 3]
Next, a method for manufacturing the semiconductor
まず、半導体発光素子2の製造方法と同様に、上述したステップS1〜S10を行う。
First, similarly to the method for manufacturing the semiconductor
(ステップS11)
ステップS10の後、剥離補助層39を除去する。剥離補助層39を除去する方法は特に限定されないが、剥離補助層39がITOで形成されている場合には、例えば、水、塩酸、及び、硝酸の混合物からなるエッチング溶液にてITOのみを溶解させる。これにより、図4に示される半導体発光素子3が得られる。
(Step S11)
After step S10, the peeling
上述した第1実施形態〜第3実施形態では、弾性を有する基板が導電性を有する場合について説明した。しかしながら、本発明の弾性を有する基板は、この例に限定されず、導電性を有さなくてもよい。この例について、以下の第4実施形態にて説明する。なお、重複する構成については、第1実施形態と同じ符号を付し、説明を省略する。 In the first to third embodiments described above, the case where the elastic substrate has conductivity has been described. However, the board | substrate which has the elasticity of this invention is not limited to this example, It does not need to have electroconductivity. This example will be described in the following fourth embodiment. In addition, about the structure which overlaps, the same code | symbol as 1st Embodiment is attached | subjected and description is abbreviate | omitted.
<第4実施形態>
[構造]
図5は、第4実施形態に係る半導体発光素子の概略断面図である。図5に示すように、第4実施形態に係る半導体発光素子4は、弾性を有する基板71(以下、「弾性基板71」ともいう)と、弾性基板71上に弾性基板71に接して積層されたLED層30と、LED層30の一部上面にLED層30に接して積層された剥離補助層38とを有する。
LED層30は、n型半導体層35、発光層33、低濃度のp型半導体層31、及び、p型半導体層31よりも高濃度のp型半導体層32が下からこの順に積層されて形成されている。また、LED層30は、発光層33、低濃度のp型半導体層31、及び、高濃度のp型半導体層32が形成されておらず、n型半導体層35が露出している箇所が存在する。
半導体発光素子4は、LED層30のn型半導体層35が露出している箇所上にn側電極43が形成されている。
<Fourth embodiment>
[Construction]
FIG. 5 is a schematic cross-sectional view of the semiconductor light emitting device according to the fourth embodiment. As shown in FIG. 5, the semiconductor
The
In the semiconductor
(弾性基板71)
弾性基板71は、上述した弾性基板70と同様、ある程度の弾性を有する基板である。弾性基板71の弾性については、弾性基板70と同様であるから、ここでの説明は省略する。
(Elastic substrate 71)
The
本実施形態に係る弾性基板71は、導電性を有さなくてもよい。
The
弾性を有し、且つ、導電性を有さない弾性基板としては、例えば、ポリエチレン、ポリプロピレン、ポリエステル、ポリカーボネート、ポリイミド、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアミド、ポリフェニルスルフイド、アラミド(紙)、フッ素樹脂、ポリ塩化ビニル、ポリ塩化ビニリデン、セルロース系樹脂、シリコーン樹脂等からなる基材1層であってもよく、前記基材上に、導電性を有さない従来公知の接着剤層が形成された構成であってもよい。 Examples of the elastic substrate having elasticity and not conductivity include polyethylene, polypropylene, polyester, polycarbonate, polyimide, polyetheretherketone, polyetherimide, polyamide, polyphenylsulfide, and aramid (paper). , A single layer of base material made of fluororesin, polyvinyl chloride, polyvinylidene chloride, cellulosic resin, silicone resin or the like, and a conventionally known adhesive layer having no conductivity on the base material. The formed structure may be sufficient.
n側電極43は、例えばITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)などの透光性導電材料で形成されていてもよく、Cr−Au等の金属で構成されていてもよい。
The n-
半導体発光素子4では、弾性基板71が導電性を有さなくても、n側電極43が存在することにより、p側電極としての剥離補助層38とn側電極43との間で電流を流すことができる。
半導体発光素子4によれば、弾性基板71上に、n型半導体層35と、発光層33と、p型半導体層(p型半導体層31、及び、p型半導体層32)とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子4を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。
In the semiconductor
According to the semiconductor
[半導体発光素子4の製造方法]
次に、半導体発光素子4の製造方法につき説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element 4]
Next, a method for manufacturing the semiconductor
まず、弾性基板として、弾性基板71を用いること以外は、半導体発光素子1の製造方法と同様に、第1実施形態に係るステップS1〜S9を行う。
First, steps S <b> 1 to S <b> 9 according to the first embodiment are performed in the same manner as the method for manufacturing the semiconductor
(ステップS20)
ステップS9の後、n型半導体層35の一部上面が露出するまで、発光層33と、p型半導体層(p型半導体層31、及び、p型半導体層32)を、ICP装置を用いたドライエッチングによって除去する。なお、n型半導体層45についても一部エッチング除去しても構わない。
(Step S20)
After step S9, the
(ステップS21)
ステップS20の後、露出したn型半導体層35の上面にn側電極43を形成する。より具体的には、膜厚100nmのCrと膜厚3μmのAuからなる電極を形成後、窒素雰囲気中で250℃1分間のシンタリングを行う。これにより、図5に示される半導体発光素子4が得られる。
(Step S21)
After step S20, the n-
上述した第1実施形態〜第4実施形態では、剥離補助層38又は剥離補助層39を設ける場合について説明した。しかしながら、本発明はこの例に限定されず、剥離補助層38又は剥離補助層39を設けないこととしてもよい。すなわち、本発明に係る工程Cは、工程C−1及び工程C−2を行なう場合に限定されない。この場合の工程Cとしては、剥離補助層を形成することなく、p型半導体層上に剥離層を形成する工程が挙げられる。剥離補助層は、剥離層付きの支持基板をp型半導体層から剥離し易くするためのものであるが、剥離補助層がなくても、剥離層付きの支持基板をp型半導体層から容易に剥離できる場合、剥離補助層を設けないこととすれば、工程の簡略化が図れる。なお、この場合、剥離補助層をp側電極として用いることができないため、別途p側電極を形成する必要がある。
In the first to fourth embodiments described above, the case where the peeling
上述した第1実施形態〜第4実施形態では、弾性を有する基板上に、n型半導体層と、発光層と、p型半導体層とが下からこの順で積層された半導体発光素子について説明した。次に、弾性を有する基板上に、p型半導体層と、発光層と、n型半導体層とが下からこの順で積層された半導体発光素子について以下に説明する。なお、重複する構成については、第1実施形態〜第4実施形態と同じ符号を付し、説明を省略する。 In the first to fourth embodiments described above, the semiconductor light emitting device in which the n-type semiconductor layer, the light emitting layer, and the p type semiconductor layer are stacked in this order from the bottom on the elastic substrate has been described. . Next, a semiconductor light-emitting element in which a p-type semiconductor layer, a light-emitting layer, and an n-type semiconductor layer are stacked in this order from below on a substrate having elasticity will be described below. In addition, about the structure which overlaps, the same code | symbol as 1st Embodiment-4th Embodiment is attached | subjected, and description is abbreviate | omitted.
<第5実施形態>
[構造]
図6は、第5実施形態に係る半導体発光素子の概略断面図である。図6に示すように、第5実施形態に係る半導体発光素子5は、弾性基板70と、弾性基板70上に弾性基板70に接して積層されたLED層34と、LED層34の一部上面に形成されたn側電極44とから構成される。LED層34は、高濃度のp型半導体層32、p型半導体層32よりも低濃度のp型半導体層31、発光層33、及び、n型半導体層35が下からこの順に積層されて形成されている。すなわち、p型半導体層32は、弾性基板70上に弾性基板70に接して積層されている。n側電極44は、例えばCr−Auで構成される。なお、弾性基板70は、p側電極として機能する。
<Fifth Embodiment>
[Construction]
FIG. 6 is a schematic cross-sectional view of the semiconductor light emitting device according to the fifth embodiment. As shown in FIG. 6, the semiconductor
半導体発光素子5によれば、弾性基板70上に、p型半導体層(p型半導体層31、及び、p型半導体層32)と、発光層33と、n型半導体層35とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子5を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。
According to the semiconductor
[半導体発光素子5の製造方法]
次に、半導体発光素子5の製造方法につき説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element 5]
Next, a method for manufacturing the semiconductor
まず、半導体発光素子1の製造方法と同様に、上述したステップS1〜S2を行う(図2A参照)。
First, similarly to the method for manufacturing the semiconductor
(ステップS30)
ステップS2の後、図7に示すように、p型半導体層32上に弾性基板70を貼り合わせる。貼り合わせ条件は、第1実施形態にて説明した通りである。
(Step S30)
After step S2, an
なお、このステップS30は、工程Xに対応している。 This step S30 corresponds to the process X.
(ステップS31)
ステップS30の後、半導体成長用基板61を剥離する。また、ノンドープ層36を除去する。半導体成長用基板61の剥離方法、及び、ノンドープ層36の除去方法は、第1実施形態にて説明した方法を採用できる。
(Step S31)
After step S30, the
なお、このステップS31は、工程Yに対応している。 This step S31 corresponds to the process Y.
(ステップS32)
ステップS31の後、n型半導体層35の上面にn側電極44を形成する。より具体的には、膜厚100nmのCrと膜厚3μmのAuからなる電極を形成後、窒素雰囲気中で250℃1分間のシンタリングを行う。これにより、図6に示される半導体発光素子5が得られる。
(Step S32)
After step S31, the n-
第5実施形態に係る半導体装置の製造方法は、支持基板にLED層を貼り剥がしを行なわない点で第1実施形態〜第4実施形態に比較して、工程数が少ない点で優れる。 The method for manufacturing a semiconductor device according to the fifth embodiment is superior in that the number of steps is small compared to the first to fourth embodiments in that the LED layer is not peeled off from the support substrate.
上述した第4実施形態では、弾性を有する基板上に、p型半導体層と、発光層と、n型半導体層とが下からこの順で積層された半導体発光素子において、弾性を有する基板が導電性を有する場合について説明した。しかしながら、本発明の弾性を有する基板は、この例に限定されず、導電性を有さなくてもよい。この例について、以下の第6実施形態にて説明する。なお、重複する構成については、第6実施形態と同じ符号を付し、説明を省略する。 In the fourth embodiment described above, in a semiconductor light emitting device in which a p-type semiconductor layer, a light emitting layer, and an n type semiconductor layer are stacked in this order from the bottom on an elastic substrate, the elastic substrate is electrically conductive. The case where it has property was demonstrated. However, the board | substrate which has the elasticity of this invention is not limited to this example, It does not need to have electroconductivity. This example will be described in the sixth embodiment below. In addition, about the structure which overlaps, the same code | symbol as 6th Embodiment is attached | subjected and description is abbreviate | omitted.
<第6実施形態>
[構造]
図8は、第6実施形態に係る半導体発光素子の概略断面図である。図8に示すように、第6実施形態に係る半導体発光素子6は、弾性基板71と、弾性基板71上に弾性基板71に接して積層されたLED層34と、LED層34の一部上面に形成されたn側電極44とを有する。
LED層34は、高濃度のp型半導体層32、p型半導体層32よりも低濃度のp型半導体層31、発光層33、及び、n型半導体層35が下からこの順に積層されて形成されている。また、LED層34は、発光層33、及び、n型半導体層35が形成されておらず、p型半導体層31が露出している箇所が存在する。
半導体発光素子6は、LED層34のp型半導体層31が露出している箇所上にp側電極45が形成されている。
<Sixth Embodiment>
[Construction]
FIG. 8 is a schematic cross-sectional view of the semiconductor light emitting device according to the sixth embodiment. As shown in FIG. 8, the semiconductor
The
In the semiconductor
p側電極45は、例えばITO、IZO、In2O3、SnO2、IGZO(InGaZnOx)などの透光性導電材料で形成されていてもよく、Cr−Au等の金属で構成されていてもよい。
The p-
半導体発光素子6では、弾性基板71が導電性を有さなくても、p側電極45が存在することにより、n側電極44との間で電流を流すことができる。
半導体発光素子6によれば、弾性基板70上に、p型半導体層(p型半導体層31、及び、p型半導体層32)と、発光層33と、n型半導体層35とが下からこの順で積層されているため、設置面の形状に応じて半導体発光素子6を湾曲等させて追従させることができる。その結果、曲面上にも設置することができる。
In the semiconductor
According to the semiconductor
[半導体発光素子6の製造方法]
次に、半導体発光素子6の製造方法につき説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element 6]
Next, a manufacturing method of the semiconductor
まず、弾性基板として、弾性基板71を用いること以外は、半導体発光素子5の製造方法と同様に、第5実施形態に係るステップS1、ステップS2、ステップS30、ステップS31を行う。
First, Step S1, Step S2, Step S30, and Step S31 according to the fifth embodiment are performed in the same manner as in the method for manufacturing the semiconductor
(ステップS33)
ステップS31の後、n型半導体層35の上面にn側電極44を形成するとともに、p型半導体層31の上面にp側電極45を形成する。これにより、図8に示される半導体発光素子6が得られる。
(Step S33)
After step S31, the n-
第1実施形態〜第4実施形態では、n型半導体層35が弾性基板(弾性基板70又は弾性基板71)上に弾性基板に接して積層されている場合について説明した。しかしながら、本発明はこの例に限定されず、半導体発光素子の可撓性に影響を与えない範囲内において、n型半導体層と弾性を有する基板との間に他の層が存在していてもよい。
また、第5実施形態〜第6実施形態では、p型半導体層32が弾性基板(弾性基板70又は弾性基板71)上に弾性基板に接して積層されている場合について説明した。しかしながら、本発明はこの例に限定されず、半導体発光素子の可撓性に影響を与えない範囲内において、p型半導体層と弾性を有する基板との間に他の層が存在していてもよい。
前記他の層は、具体的には、少なくとも、サファイア基板(ヤング率:470GPa)、シリコン基板(ヤング率:185GPa)、SiC基板(ヤング率:430GPa)よりも弾性率が小さいものであればよい。前記他の層の弾性率は、好ましくは、10GPa〜150GPaであり、より好ましくは、40GPa〜100GPaである。前記他の層としては、発光層からの光を反射する反射層を挙げることができる。前記反射層は、例えばAg、Ag系の金属(NiとAgの合金)、Alなどを利用することができる。
前記他の層の厚さとしては、好ましくは、50nm〜3000nm、より好ましくは、100nm〜300nmである。
In the first to fourth embodiments, the case where the n-
In the fifth to sixth embodiments, the case where the p-
Specifically, the other layer may have at least an elastic modulus smaller than that of a sapphire substrate (Young's modulus: 470 GPa), a silicon substrate (Young's modulus: 185 GPa), or a SiC substrate (Young's modulus: 430 GPa). . The elastic modulus of the other layer is preferably 10 GPa to 150 GPa, and more preferably 40 GPa to 100 GPa. Examples of the other layer include a reflective layer that reflects light from the light emitting layer. For the reflective layer, for example, Ag, an Ag-based metal (an alloy of Ni and Ag), Al, or the like can be used.
The thickness of the other layer is preferably 50 nm to 3000 nm, more preferably 100 nm to 300 nm.
上述した実施形態では、KrFエキシマレーザの照射により半導体成長用基板61を剥離する場合について説明した(ステップS6、ステップS31)。しかしながら、本発明における、工程E(半導体成長用基板を除去してn型半導体層を露出させる工程)、及び、工程Y(半導体成長用基板を除去してp型半導体層を露出させる工程)は、この例に限定されない。例えば、半導体成長用基板を溶剤により溶解して半導体成長用基板を除去してもよく、半導体成長用基板を研磨することにより半導体成長用基板を除去してもよく、半導体成長用基板とn型半導体層又はp型半導体層との界面をブレード等により物理的に切断することにより半導体成長用基板を除去してもよい。
In the above-described embodiment, the case where the
上述した実施形態では、LED層がGaN系の材料で構成されている場合について説明した。しかしながら、本発明においてLED層の構成材料はこの例に限定されない。例えば、GaAs系の材料で構成されていてもよい。 In the above-described embodiment, the case where the LED layer is made of a GaN-based material has been described. However, in the present invention, the constituent material of the LED layer is not limited to this example. For example, it may be made of a GaAs material.
1、2、3、4、5、6 : 半導体発光素子
11 : 支持基板
13 : ハンダ層
15 : ハンダ層
17 : 保護層
19 : 剥離層
30、34 : LED層
31 : (低濃度)p型半導体層
32 : (高濃度)p型半導体層
33 : 発光層
35 : n型半導体層
36 : ノンドープ層
38、39 : 剥離補助層
40 : LEDエピ層
42、45 : p側電極
43、44 : n側電極
61 : 半導体成長用基板
70、71 : 弾性を有する基板(弾性基板)
1, 2, 3, 4, 5, 6: Semiconductor light emitting element 11: Support substrate 13: Solder layer 15: Solder layer 17: Protective layer 19: Peeling
Claims (5)
前記半導体成長用基板の上層に、第1半導体層と、発光層と、第2半導体層とを形成する工程Bと、
前記工程Bの後、前記第2半導体層上に剥離層を形成する工程Cと、
前記工程Cの後、前記剥離層側に、支持基板を貼り合せる工程Dと、
前記工程Dの後、前記半導体成長用基板を除去して前記第1半導体層を露出させる工程Eと、
前記工程Eの後、前記第1半導体層側に、弾性を有する基板を貼り合わせる工程Fと、
前記工程Fの後、前記剥離層付きの前記支持基板を前記第2半導体層から剥離し、前記第2半導体層を露出させる工程Gと
を有することを特徴とする半導体発光素子の製造方法。 Preparing a substrate for semiconductor growth A,
Forming a first semiconductor layer, a light emitting layer, and a second semiconductor layer on an upper layer of the semiconductor growth substrate;
After the step B, a step C for forming a release layer on the second semiconductor layer;
After the step C, a step D for attaching a support substrate to the release layer side;
After the step D, the step E of removing the semiconductor growth substrate to expose the first semiconductor layer;
After the step E, a step F of attaching an elastic substrate to the first semiconductor layer side;
After the step F, the method of manufacturing a semiconductor light-emitting element includes the step G of peeling the support substrate with the release layer from the second semiconductor layer to expose the second semiconductor layer.
前記第2半導体層の一部上面に、前記剥離層よりも熱膨張係数が大きい剥離補助層を形成する工程C−1と、
前記工程C−1の後、前記剥離補助層上、及び、前記剥離補助層が形成されていない前記第2半導体層上に前記剥離層を形成する工程C−2と
を含むことを特徴とする請求項1に記載の半導体発光素子の製造方法。 Step C includes
Forming a peeling auxiliary layer having a larger thermal expansion coefficient than the peeling layer on a partial upper surface of the second semiconductor layer; and
After the step C-1, the step C-2 includes the step C-2 of forming the release layer on the release auxiliary layer and the second semiconductor layer on which the release auxiliary layer is not formed. The manufacturing method of the semiconductor light-emitting device according to claim 1.
前記半導体成長用基板の上層に、第1半導体層と、発光層と、第2半導体層とを形成する工程Bと、
前記工程Bの後、前記第2半導体層側に、弾性を有する基板を貼り合わせる工程Xと、
前記工程Xの後、前記半導体成長用基板を除去して前記第2半導体層を露出させる工程Yと
を有することを特徴とする半導体発光素子の製造方法。 Preparing a substrate for semiconductor growth A,
Forming a first semiconductor layer, a light emitting layer, and a second semiconductor layer on an upper layer of the semiconductor growth substrate;
After the step B, a step X of attaching an elastic substrate to the second semiconductor layer side;
After the step X, the method for manufacturing a semiconductor light emitting device includes the step Y of removing the semiconductor growth substrate to expose the second semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014229158A JP2016092369A (en) | 2014-11-11 | 2014-11-11 | Semiconductor light emitting element manufacturing method and semiconductor light emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014229158A JP2016092369A (en) | 2014-11-11 | 2014-11-11 | Semiconductor light emitting element manufacturing method and semiconductor light emitting element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016092369A true JP2016092369A (en) | 2016-05-23 |
Family
ID=56018729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014229158A Pending JP2016092369A (en) | 2014-11-11 | 2014-11-11 | Semiconductor light emitting element manufacturing method and semiconductor light emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016092369A (en) |
-
2014
- 2014-11-11 JP JP2014229158A patent/JP2016092369A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4137936B2 (en) | Gallium nitride compound semiconductor light emitting device | |
US8829554B2 (en) | Light emitting element and a production method therefor | |
US8373152B2 (en) | Light-emitting element and a production method therefor | |
TWI462334B (en) | Light emitting diode structure and manufacture method thereof | |
WO2014045883A1 (en) | Led element, and production method therefor | |
JP5232975B2 (en) | Light emitting diode manufacturing method, light emitting diode, and lamp | |
JP5074138B2 (en) | Manufacturing method of light emitting diode | |
JP4951443B2 (en) | Manufacturing method of light emitting diode | |
TW200810151A (en) | Process for producing gallium nitride type compound semiconductor light emitting element, gallium nitride type compound semiconductor light emitting element, and lamp using the same | |
JP2009099675A (en) | Method of manufacturing light emitting diode, light emitting diode, and lamp | |
JP2007081312A (en) | Method of manufacturing nitride-based semiconductor light-emitting element | |
US10249806B2 (en) | Solid state optoelectronic device with preformed metal support substrate | |
JP2011009521A (en) | Semiconductor device and method for manufacturing the same | |
JP2015153826A (en) | Nitride semiconductor light emitting element and manufacturing method of the same | |
JP2014060293A (en) | Led element and manufacturing method of the same | |
JP2007149966A (en) | Light emitting device | |
JP2011151086A (en) | Nitride semiconductor element, and method of manufacturing pad electrode of the same | |
KR102099440B1 (en) | A method of manufacturing a light emitting device | |
TW201246603A (en) | Solid state lighting devices with reduced dimensions and methods of manufacturing | |
JP2006024913A (en) | Translucent positive electrode for compound semiconductor light-emitting device of gallium nitride series, and the light-emitting device | |
JP2014135433A (en) | Light-emitting element manufacturing method | |
JP2007109782A (en) | Semiconductor light emitting device | |
JP5818031B2 (en) | LED element | |
JP2016092369A (en) | Semiconductor light emitting element manufacturing method and semiconductor light emitting element | |
JP2006245555A (en) | Translucent electrode |