JP2016092130A - Lift pin, epitaxial growth device using the lift pin, and method for producing epitaxial wafer - Google Patents
Lift pin, epitaxial growth device using the lift pin, and method for producing epitaxial wafer Download PDFInfo
- Publication number
- JP2016092130A JP2016092130A JP2014223208A JP2014223208A JP2016092130A JP 2016092130 A JP2016092130 A JP 2016092130A JP 2014223208 A JP2014223208 A JP 2014223208A JP 2014223208 A JP2014223208 A JP 2014223208A JP 2016092130 A JP2016092130 A JP 2016092130A
- Authority
- JP
- Japan
- Prior art keywords
- lift pin
- silicon wafer
- susceptor
- epitaxial
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- 239000011247 coating layer Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 20
- 230000003746 surface roughness Effects 0.000 claims abstract description 12
- 239000000919 ceramic Substances 0.000 claims abstract description 9
- 229910052878 cordierite Inorganic materials 0.000 claims description 5
- 229910052839 forsterite Inorganic materials 0.000 claims description 5
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 claims description 5
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 claims description 4
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000000428 dust Substances 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 70
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 229910010271 silicon carbide Inorganic materials 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 6
- 238000012546 transfer Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 229910021397 glassy carbon Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000005524 ceramic coating Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、リフトピン、該リフトピンを用いたエピタキシャル成長装置、およびエピタキシャルウェーハの製造方法に関し、特に、結晶性の良好なエピタキシャルウェーハの製造に好適のエピタキシャル成長装置を実現するためのリフトピンに関するものである。 The present invention relates to a lift pin, an epitaxial growth apparatus using the lift pin, and an epitaxial wafer manufacturing method, and more particularly to a lift pin for realizing an epitaxial growth apparatus suitable for manufacturing an epitaxial wafer with good crystallinity.
一般に、シリコンウェーハは、チョクラルスキー法（ＣＺ法）等により単結晶シリコンを育成し、該シリコン単結晶をブロックに切断した後、薄くスライスし、平面研削（ラッピング）工程、エッチング工程および鏡面研磨（ポリッシング）工程を経て最終洗浄することにより得られる。その後、各種品質検査を行って異常が確認されなければ製品として出荷される。 In general, for silicon wafers, single crystal silicon is grown by the Czochralski method (CZ method), etc., the silicon single crystal is cut into blocks, and then sliced thinly, and then surface grinding (lapping), etching, and mirror polishing. (Polishing) It is obtained by final cleaning after the process. After that, various quality inspections are performed and if no abnormality is confirmed, the product is shipped as a product.
ここで、結晶の完全性がより要求される場合や抵抗率の異なる多層構造を必要とする場合などには、前記シリコンウェーハ上に単結晶シリコン薄膜を気相成長（エピタキシャル成長）させてエピタキシャルウェーハを製造する。
エピタキシャルウェーハを製造には、例えば枚葉式エピタキシャル成長装置を用いる。ここで、一般的な枚葉式エピタキシャル成長装置について、図１を参照して説明する。図１に示すように、エピタキシャル成長装置１は、上部ドーム１１、下部ドーム１２及びドーム取付体１３に囲まれたエピタキシャル膜形成室２を有する。このエピタキシャル膜形成室２は、その側面の対向する位置に反応ガスの供給及び排出を行うガス供給口３１及びガス排出口３２が設けられる。一方、エピタキシャル膜形成室２内には、シリコンウェーハＷが載置されるサセプタ４が配置される。サセプタ４は、サセプタ回転部４０に連結されたサセプタサポートシャフト４１によってその下面の外周部が嵌合支持され、サセプタサポートシャフト４１とともに回転する。また、サセプタ４には、シリコンウェーハＷの昇降を行うためのリフトピン５を通過させる貫通孔４２が形成されている。また、リフトピン５は、その基端を昇降シャフト６により支持されて昇降される。
Here, when crystal integrity is more demanded or when a multilayer structure having different resistivity is required, a single crystal silicon thin film is vapor-phase grown (epitaxially grown) on the silicon wafer. To manufacture.
For manufacturing an epitaxial wafer, for example, a single wafer epitaxial growth apparatus is used. Here, a general single wafer epitaxial growth apparatus will be described with reference to FIG. As shown in FIG. 1, the epitaxial growth apparatus 1 has an epitaxial
すなわち、エピタキシャル膜形成室２内に導入したシリコンウェーハＷは、サセプタ４の貫通孔４２に挿通したリフトピン５をサセプタ４の上方に向けて移動し、図２にサセプタ４の貫通孔４１周りを示すように、リフトピン５の頭部５０をシリコンウェーハＷの裏面に当接させてシリコンウェーハＷをリフトピン５で一旦支持する。ここで、前記リフトピン５の上昇移動は、該リフトピン５の基端を支持する昇降シャフト６の上昇移動を介して行う。
That is, the silicon wafer W introduced into the epitaxial
次いで、前記サセプタ４を支持するサポートシャフト４１を上昇してサセプタ４をシリコンウェーハＷの位置まで移動し、シリコンウェーハＷをサセプタ４上に載置する。この状態において、リフトピン５の頭部５０は、サセプタ４の貫通孔４０内に収められる。かように、シリコンウェーハＷをサセプタ４上に載置し、例えばサセプタ４の上方および下方に配置した複数台の加熱ランプ１４によりシリコンウェーハＷを１０００℃以上の温度に加熱する一方、エピタキシャル膜形成室２内に反応ガスを供給して、所定の厚さのエピタキシャル膜を成長させてエピタキシャルウェーハを製造する。
Next, the
その後、サポートシャフト４１の下降によってサセプタ４を下降する。この下降は、リフトピン５が昇降シャフト６に支持されサセプタ４から突出する位置まで行い、シリコンウェーハＷをリフトピン５にて支持しておく。そして、エピタキシャル膜形成室２内に図示しない搬送ブレードを導入し、リフトピン５を下降して搬送ブレード上にシリコンウェーハＷを載置することにより、シリコンウェーハＷをリフトピン５から搬送ブレードに受け渡す。その後、搬送ブレードとともにシリコンウェーハＷを成長装置１から退出させる。
Thereafter, the susceptor 4 is lowered by the lowering of the
以上で説明したエピタキシャルウェーハの製造工程において、成長装置１内に導入したシリコンウェーハＷをサセプタ４上に載置するまでの過程および、エピタキシャル成長後のシリコンウェーハＷをサセプタ４から搬送ブレードに受け渡す過程では、シリコンウェーハＷをリフトピン５にて当接支持することになる。このシリコンウェーハ裏面のリフトピン５が当接する部分は、リフトピン５が上昇しながら当り、引き続き頭部の接触が維持されるために、該部分での疵の発生をまねいていた。
In the epitaxial wafer manufacturing process described above, a process until the silicon wafer W introduced into the growth apparatus 1 is placed on the susceptor 4 and a process of transferring the silicon wafer W after the epitaxial growth from the susceptor 4 to the transfer blade. Then, the silicon wafer W is abutted and supported by the
さらに、前記の過程およびその前後には、リフトピン５を昇降することが必須になるが、このリフトピン５の昇降動作において、リフトピン５がサセプタ４の貫通孔４０周りの壁面と摺れ合う結果、発塵をまねいていた。この塵はパーティクルとなってエピタキシャル層表面に付着し、シリコンウェーハ品質を低下させるため、その抑制が望まれていた。
Further, it is indispensable to raise and lower the
特許文献１には、リフトピンの基板と接触する面を該基板よりも低い表面硬さの材料層とすることが提案されている。この材料層としては、ガラス状の炭素が示されているが、リフトピンの基材が炭化珪素（ＳｉＣ）であり、ガラス状炭素のＳｉＣに対する密着性が弱いことから、材質の異なる基材と材料層との熱膨張差に起因した材料層の部分的な剥離を避けることができず、ウェーハの疵付きを長期にわたって保証することが難しい。 Patent Document 1 proposes that the surface of the lift pin that contacts the substrate be a material layer having a lower surface hardness than the substrate. As this material layer, glassy carbon is shown, but the base material of the lift pin is silicon carbide (SiC), and since the adhesion of glassy carbon to SiC is weak, the base material and the material are different. Partial peeling of the material layer due to the difference in thermal expansion from the layer cannot be avoided, and it is difficult to guarantee the wrinkling of the wafer for a long time.
特許文献２には、ＳｉＣで形成されたさや部と該さや部にはめ込まれたガラス状カーボンの頭部とを備えるリフトピンが提案されている。ここでは、頭部をさや部にはめ込むために、エピタキシャル成長処理時の高熱処理によって、頭部およびさや部の材質が異なることによる熱膨張差に起因して、はめ込み部が割れてしまい使用できないおそれがある。さらに、リフトピンの昇降動作に伴ってサセプタの貫通孔周りと摺動した際の発塵の問題は解決されない。
特許文献３には、プラズマＣＶＤ装置に用いるリフトピンに関して、ウェーハの支持部によるウェーハのスクラッチ欠陥を抑制するために、該支持部をウェーハより表面硬さの低い物質としたリフトピンが提案されている。該リフトピンは、低温で成長させるプラズマＣＶＤ装置に適用することから、その本体部はアノダイジング処理アルミニウム、アルミニウム酸化物、チタンまたはチタン窒化物であるが、これらの材料は、エピタキシャル成長装置のサセプタ（ＳｉＣ製）より軟質である。そのために、リフトピンの昇降動作に伴ってサセプタの貫通孔周りと摺動した際に発塵を回避することができないため、エピタキシャル成長装置に適用するには支障がある。また、本体部の熱伝導はサセプタ材質（ＳｉＣ）よりも低いため、リフトピンが位置する部分で温度が低下し、ウェーハ面内の温度分布が大きく崩れてしまい、形成するエピタキシャル層の厚み分布が悪化することが予想される。さらに、支持部を熱圧着法にて本体部に結合させる形態では、支持部の側周面もウェーハより低い硬度であるため、サセプタと摺動した際の発塵はより顕著になる。 Patent Document 3 proposes a lift pin used in a plasma CVD apparatus, in which the support portion is made of a material whose surface hardness is lower than that of the wafer in order to suppress a scratch defect of the wafer caused by the support portion of the wafer. Since the lift pin is applied to a plasma CVD apparatus grown at a low temperature, its main body is anodized aluminum, aluminum oxide, titanium, or titanium nitride, but these materials are susceptors (made of SiC) of an epitaxial growth apparatus. ) Softer. For this reason, dust generation cannot be avoided when sliding around the through-hole of the susceptor as the lift pin moves up and down, which poses a problem in application to an epitaxial growth apparatus. In addition, since the heat conduction of the main body is lower than that of the susceptor material (SiC), the temperature is lowered at the portion where the lift pins are located, the temperature distribution in the wafer surface is greatly collapsed, and the thickness distribution of the formed epitaxial layer is deteriorated. Is expected to. Furthermore, in the form in which the support portion is joined to the main body portion by the thermocompression bonding method, the side peripheral surface of the support portion is also lower in hardness than the wafer, so that dust generation when sliding with the susceptor becomes more prominent.
そこで、本発明の目的は、リフトピンによるシリコンウェーハ裏面の疵付きを回避するとともに、該リフトピンがサセプタの貫通孔周りの壁面と摺れ合うことによる発塵を抑制するための構造を、エピタキシャル成長装置用のリフトピンに与えることにある。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a structure for preventing the occurrence of wrinkles on the back surface of a silicon wafer by lift pins and suppressing dust generation due to the lift pins sliding against the wall surface around the through hole of the susceptor. There is to give to the lift pins.
発明者らは、上記課題を解決するための方途について鋭意検討した結果、リフトピンの基材をＳｉＣとした場合に、該ピン頭部のシリコンウェーハとの接触面をファインセラミックスの被覆層とすること、そしてサセプタと摺動するピン直胴部の表面粗さを規制することが、有効であることを見出し、本発明を完成するに到った。 As a result of intensive investigations on ways to solve the above problems, the inventors have made the contact surface of the pin head with the silicon wafer a fine ceramic coating layer when the lift pin base material is SiC. The inventors have found that it is effective to regulate the surface roughness of the straight body portion of the pin that slides with the susceptor, and have completed the present invention.
即ち、本発明の要旨構成は以下の通りである。
（１）エピタキシャル成長装置内に設置するサセプタの貫通孔内を該貫通方向に移動可能に挿通され、前記サセプタに載置するシリコンウェーハを支持しながら該シリコンウェーハを前記サセプタに対して進退させるリフトピンであって、
前記シリコンシリコンウェーハと当接する頭部および前記貫通孔内に挿通される直胴部を有し、前記頭部および直胴部はＳｉＣの基材からなり、少なくとも前記直胴部は算術平均粗さで０．２μｍ以下の表面粗さを有し、前記頭部の前記シリコンウェーハとの当接面が、前記シリコンウェーハの表面硬さより低い表面硬さを有するファインセラミックスの被覆層であるリフトピン。
That is, the gist configuration of the present invention is as follows.
(1) A lift pin that is inserted in a through hole of a susceptor installed in the epitaxial growth apparatus so as to be movable in the penetration direction, and moves the silicon wafer forward and backward with respect to the susceptor while supporting the silicon wafer placed on the susceptor. There,
The head has contact with the silicon silicon wafer and a straight body inserted into the through hole, and the head and the straight body are made of a SiC base material, and at least the straight body has an arithmetic mean roughness. A lift pin which is a coating layer of fine ceramics having a surface roughness of 0.2 μm or less and a surface of the head in contact with the silicon wafer having a surface hardness lower than the surface hardness of the silicon wafer.
（２）前記被覆層は、窒化アルミニウム、フォルステライト、コージェライト、イットリアおよびステアタイトの何れかである、前記（１）に記載のリフトピン。 (2) The lift pin according to (1), wherein the coating layer is any one of aluminum nitride, forsterite, cordierite, yttria, and steatite.
（３）前記被覆層は、０．１〜２００μｍの厚みを有する、前記（１）または（２）に記載のリフトピン。 (3) The lift pin according to (1) or (2), wherein the coating layer has a thickness of 0.1 to 200 μm.
（４）前記（１）から（３）のいずれかに記載のリフトピンを有するエピタキシャル成長装置。 (4) An epitaxial growth apparatus having the lift pin according to any one of (1) to (3).
（５）前記（４）に記載のエピタキシャル成長装置を用いてシリコンウェーハ上にエピタキシャル膜を成長させるエピタキシャルウェーハの製造方法。 (5) An epitaxial wafer manufacturing method for growing an epitaxial film on a silicon wafer using the epitaxial growth apparatus according to (4).
本発明のリフトピンをエピタキシャル成長装置に適用することによって、リフトピンによるシリコンウェーハ裏面の疵付き並びに、リフトピンの昇降に伴う発塵を抑制することができる。従って、本発明のリフトピンを用いたエピタキシャル成長装置にてエピタキシャル成長を行うことによって、ウェーハ裏面疵が少なく、かつパーティクル付着の少ない高品位なエピタキシャルウェーハを製造することが可能になる。 By applying the lift pin of the present invention to an epitaxial growth apparatus, it is possible to suppress the wrinkling of the back surface of the silicon wafer by the lift pin and the generation of dust accompanying the lifting and lowering of the lift pin. Therefore, by performing epitaxial growth with the epitaxial growth apparatus using the lift pins of the present invention, it is possible to manufacture a high-quality epitaxial wafer with less wafer back surface defects and less particle adhesion.
以下、図面を参照して、本発明のリフトピンについて詳しく説明する。
図３は、本発明に従うリフトピン５を示す図であり、図１に示したサセプタ４の貫通孔４２に挿通される棒状の直胴部５０と、該直胴部５０および貫通孔４０より太径の頭部５１とを有する。なお、リフトピン５は、棒状の直胴部の先端にシリコンウェーハを直接支持する頭部を有するものであれば、形状は限定する必要はなく、従って、図示の形状に限定されるわけではない。
Hereinafter, the lift pin of the present invention will be described in detail with reference to the drawings.
FIG. 3 is a view showing the
ここで、前記直胴部５０および頭部５１はＳｉＣの基材からなり、少なくとも直胴部５０は算術平均粗さで０．２μｍ以下の表面粗さを有し、頭部５１のシリコンウェーハＷとの当接面が、シリコンウェーハＷの表面硬さより低い表面硬さを有するファインセラミックスの被覆層５２であることが必要になる。
すなわち、リフトピン５の基材をＳｉＣとするのは、まず、サセプタ４と同等の表面硬さを有すること、かつ後述のファインセラミックスの被覆層との密着性が良好であること、を満足するためである。
Here, the
That is, the reason why the base material of the
特に、リフトピン５の基材をＳｉＣとする場合、サセプタ４の貫通孔４０周りと摺動する直胴部５０は、その表面粗さを算術平均粗さで０．２μｍ以下とすることが肝要である。なぜなら、表面粗さを０．２μｍＲａ以下とすることによって、上述したリフトピン５の昇降に伴って直胴部５０が貫通孔４０周りと摺動した際の、発塵が抑制されるため、パーティクルの付着影響のないエピタキシャルウェーハの製造が可能になる。
In particular, when the base material of the
なお、直胴部５０において表面粗さを規制するとは、直胴部５０の少なくとも貫通孔４０周りと摺動する領域の表面粗さを０．２μｍＲａ以下とすればよいことであり、直胴部５０全体の表面粗さを０．２μｍＲａ以下としてもよい。なお、本発明において、「表面粗さ」とは、ＪＩＳ Ｂ ０６０１（２００１年）に規定の算術平均粗さＲａを意味している。
The regulation of the surface roughness in the
また、被覆層５２をファインセラミックスとするのは、ＳｉＣ基材に施す被覆層として、例えばガラス状炭素に比べて高い密着性を有するからである。
このファインセラミックスとしては、窒化アルミニウム、フォルステライト、コージェライト、イットリアおよびステアタイトの何れかが適している。これらのセラミックスは、いずれもシリコンウェーハＷの表面硬さより低い表面硬さを有する上に、エピタキシャル気相成長雰囲気に適合している。すなわち、エピタキシャル気相成長雰囲気は最高温度１２００℃でエッチングガスとしてＨＣｌを使用するが、この雰囲気に対して前記セラミックスは耐性を有するものである。
The reason why the
As this fine ceramic, any of aluminum nitride, forsterite, cordierite, yttria and steatite is suitable. All of these ceramics have a surface hardness lower than the surface hardness of the silicon wafer W and are suitable for an epitaxial vapor phase growth atmosphere. That is, the epitaxial vapor phase growth atmosphere uses HCl as an etching gas at a maximum temperature of 1200 ° C., and the ceramic is resistant to this atmosphere.
ちなみに、上記したセラミックスの表面硬さは、次のとおりである。いずれも、シリコンウェーハの表面硬さ：１０８１ＨＶ未満である。
・窒化アルミニウム：１０６０ＨＶ
・フォルステライト：７４４ＨＶ
・コージェライト：７３４ＨＶ
・イットリア：６１２ＨＶ
・ステアタイト：５９１ＨＶ
Incidentally, the surface hardness of the ceramics described above is as follows. In either case, the surface hardness of the silicon wafer is less than 1081 HV.
Aluminum nitride: 1060HV
・ Forsterite: 744HV
-Cordierite: 734HV
・ Yttria: 612HV
・ Steatite: 591HV
中でも、イットリアは、高い密着性が得られるプラズマＣＶＤ処理に適した素材であり、かつシリコンウェーハの疵付きを防止するために適当な表面硬さを有するため、被覆層５２に良く適合する。
Among them, yttria is a material suitable for plasma CVD processing that can provide high adhesion, and has a suitable surface hardness for preventing wrinkling of the silicon wafer, and thus is well suited to the
なお、被覆層５２は、図３に示すように、頭部５１のシリコンウェーハＷとの当接面に限定して設ける必要がある。すなわち、サセプタ４の貫通孔４０周りと接触する可能性のある、頭部５１の側周面や下面にまで被覆層５２を設けると、被覆層５２より硬質のサセプタ４と接触し発塵をまねくことになるため、これを防ぐ必要がある。
Note that the
また、被覆層５２は、化学蒸着法（ＣＶＤ法）によって形成することが好ましい。なぜなら、所期する表面粗さが得やすく、密着性かつ均一性に優れる被覆層を形成できるからである。
The
また、被覆層５２は、０．１〜２００μｍの厚さで形成することが好ましい。すなわち、厚みが０．１μｍ未満では素材硬さを被覆層において十分に発揮することが難しくなり、一方２００μｍを超えると、被覆層の密着性が低下し基材からの剥離をまねく、おそれがある。
The
以下、本発明の実施例について説明する。
図１に示したエピタキシャル成長装置１に、表１に示す仕様になる種々のリフトピンを適用し、上記した手順に従って、エピタキシャルウェーハを製造した。
ここで、サセプタ１は、カーボン基材の表面にＳｉＣコートしたものを用いた。また、エピタキシャルウェーハの基板としては、ボロンドープされた直径３００ｍｍのシリコンウェーハＷを用いた。
エピタキシャルウェーハの製造は、まず、原料ソースガスであるトリクロロシランガスを温度１１５０℃にて供給し、サセプタ１の表面に対してシリコンコートを施した。次いで、シリコンウェーハＷを成長装置２内に導入し、リフトピンを用いてサセプタ４上に載置した。続いて、１１５０℃にて、水素ガスを供給し、水素ベークを行った後、１１５０℃にて、シリコンのエピタキシャル膜を４μｍ成長させてエピタキシャルシリコンウェーハを得た。ここで、原料ソースガスとしてはトリクロロシランガスを用い、また、ドーパントガスとしてジボランガス、キャリアガスとして水素ガスを用いた。
Examples of the present invention will be described below.
Various lift pins having the specifications shown in Table 1 were applied to the epitaxial growth apparatus 1 shown in FIG. 1, and an epitaxial wafer was manufactured according to the procedure described above.
Here, as the susceptor 1, the surface of the carbon substrate coated with SiC was used. Further, as a substrate for the epitaxial wafer, a boron-doped silicon wafer W having a diameter of 300 mm was used.
In manufacturing the epitaxial wafer, first, trichlorosilane gas as a source gas was supplied at a temperature of 1150 ° C., and the surface of the susceptor 1 was coated with silicon. Next, the silicon wafer W was introduced into the
種々のリフトピンを適用して上記のエピタキシャルウェーハの製造を行った。かくして得られたエピタキシャルウェーハについて、表面および裏面の品質とピン頭部の被覆層の密着性とを評価した。なお、各評価手法は次のとおりである、 The above epitaxial wafer was manufactured by applying various lift pins. The epitaxial wafer thus obtained was evaluated for the quality of the front and back surfaces and the adhesion of the coating layer on the pin head. Each evaluation method is as follows.
［表面品質］
得られたエピタキシャルウェーハについて、０．２５μｍＬＰＤ発生密度を測定した。すなわち、作製したエピタキシャルウェーハについて、ウェーハ表面検査装置（ケーエルエーテンコール社製、ＳＰ−２）を用いて、エピタキシャル層表面で観察されるサイズ０．２５μｍ以上の表面欠陥（ＬＰＤ：Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃｔ）を評価した。この測定結果によって、発塵によるパーティクルの発生状況を評価することができる。
[Surface quality]
About the obtained epitaxial wafer, 0.25 microliters PD generation density was measured. That is, about the produced epitaxial wafer, the surface defect (LPD: Light Point Defect) of size 0.25 micrometer or more observed on the epitaxial layer surface using a wafer surface test | inspection apparatus (K-L Tencor company make, SP-2). Evaluated. From this measurement result, it is possible to evaluate the generation state of particles due to dust generation.
［裏面品質］
得られたエピタキシャルウェーハについて、リフトピン当接部のピンマーク強度として、ウェーハ表面検査装置（ケーエルエーテンコール社製、ＳＰ−２）を用いて、リフトピン接触領域における、レーザー反射の設定値以上の散乱強度を有する領域の面積を測定し、ウェーハ裏面のリフトピン起因の疵付きを評価した。
[Backside quality]
About the obtained epitaxial wafer, as the pin mark strength of the lift pin contact portion, using a wafer surface inspection device (SP-2, manufactured by KEL Atenkor Co.), scattering at a lift pin contact area equal to or higher than a set value of laser reflection The area of the region having strength was measured, and wrinkles due to lift pins on the back surface of the wafer were evaluated.
［被覆層密着性］
サセプタに取付ける前のリフトピン頭部への被覆層形成量と、実際にサセプタに取り付けてウェーハ裏面への接触支持操作を１００回繰り返し実施した後のリフトピン頭部の被覆層残量との比率を密着性の指標とした。被覆層厚みの測定は、Ｇａイオンビームを用いたＦＩＢ加工により、ウェーハ裏面と接触するリフトピン頭部の被覆層厚み方向に切開処理した後、切開断面を走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察評価して被覆層厚みを測定した。
[Coating layer adhesion]
The amount of the coating layer formed on the lift pin head before being attached to the susceptor and the ratio of the coating layer remaining amount on the lift pin head after being actually attached to the susceptor and repeatedly performing the contact support operation on the wafer back surface 100 times It was used as an index of sex. The thickness of the coating layer is measured by performing an incision process in the coating layer thickness direction of the lift pin head in contact with the back surface of the wafer by FIB processing using a Ga ion beam, and then the section of the incision is scanned using a scanning electron microscope (SEM). The thickness of the coating layer was measured by observation and evaluation.
なお、被覆層の材質をフォルステライト、コージェライト、ステアタイトに変更して同様の試験を行ったところ、表１におけるＮｏ．４および５のＡｌＮ被覆層の場合とほぼ同様の結果が得られた。 In addition, when the same test was performed by changing the material of the coating layer to forsterite, cordierite, and steatite, No. 1 in Table 1 was obtained. Almost the same results as in the case of the 4 and 5 AlN coating layers were obtained.
１ エピタキシャル成長装置
２ エピタキシャル膜形成室
４ サセプタ
５ リフトピン
６ 昇降シャフト
Ｗ シリコンウェーハ
１１ 上部ドーム
１２ 下部ドーム
１３ ドーム取付体
４０ サセプタ回転部
４１ サセプタサポートシャフト
４２ 貫通孔
５０ 頭部
５１ 直胴部
５２ 被覆層
DESCRIPTION OF SYMBOLS 1
Claims (5)
前記シリコンシリコンウェーハと当接する頭部および前記貫通孔内に挿通される直胴部を有し、前記頭部および直胴部はＳｉＣの基材からなり、少なくとも前記直胴部は算術平均粗さで０．２μｍ以下の表面粗さを有し、前記頭部の前記シリコンウェーハとの当接面が、前記シリコンウェーハの表面硬さより低い表面硬さを有するファインセラミックスの被覆層であるリフトピン。 A lift pin that is inserted in a through hole of a susceptor installed in the epitaxial growth apparatus so as to be movable in the penetrating direction and moves the silicon wafer forward and backward with respect to the susceptor while supporting the silicon wafer placed on the susceptor,
The head has contact with the silicon silicon wafer and a straight body inserted into the through hole, and the head and the straight body are made of a SiC base material, and at least the straight body has an arithmetic mean roughness. A lift pin which is a coating layer of fine ceramics having a surface roughness of 0.2 μm or less and a surface of the head in contact with the silicon wafer having a surface hardness lower than the surface hardness of the silicon wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014223208A JP6520050B2 (en) | 2014-10-31 | 2014-10-31 | Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014223208A JP6520050B2 (en) | 2014-10-31 | 2014-10-31 | Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016092130A true JP2016092130A (en) | 2016-05-23 |
| JP6520050B2 JP6520050B2 (en) | 2019-05-29 |
Family
ID=56016364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014223208A Active JP6520050B2 (en) | 2014-10-31 | 2014-10-31 | Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6520050B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016194291A1 (en) * | 2015-05-29 | 2016-12-08 | 株式会社Sumco | Epitaxial growth device, method of manufacturing epitaxial wafer, and lift pin for epitaxial growth device |
| WO2018142788A1 (en) * | 2017-02-02 | 2018-08-09 | 株式会社Sumco | Lift pin, epitaxial growth device using said lift pin, and silicon epitaxial wafer manufacturing method |
| CN109216254A (en) * | 2017-06-30 | 2019-01-15 | 上海新昇半导体科技有限公司 | Wafer thimble and forming method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964158A (en) * | 1995-08-29 | 1997-03-07 | Toshiba Mach Co Ltd | Sample lifting apparatus |
| JP2002299260A (en) * | 2001-03-30 | 2002-10-11 | Shin Etsu Handotai Co Ltd | Vapor phase growing device |
| JP2008166763A (en) * | 2006-12-27 | 2008-07-17 | Siltron Inc | Wafer supporting pin capable of preventing slip dislocation in heat treating of wafer and heat treating method of wafer |
| JP2009197331A (en) * | 2003-04-21 | 2009-09-03 | Tokyo Electron Ltd | Lifting mechanism of object to be treated and treatment apparatus |
| JP2011505691A (en) * | 2007-11-30 | 2011-02-24 | ザイカーブ・セラミクス・ビー．ブイ． | Apparatus for stacking various materials on a semiconductor substrate and lift pins for use in such an apparatus |
| JP2012519393A (en) * | 2009-03-06 | 2012-08-23 | コミコ株式会社 | Lift pins and wafer processing apparatus including the same |
-
2014
- 2014-10-31 JP JP2014223208A patent/JP6520050B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964158A (en) * | 1995-08-29 | 1997-03-07 | Toshiba Mach Co Ltd | Sample lifting apparatus |
| JP2002299260A (en) * | 2001-03-30 | 2002-10-11 | Shin Etsu Handotai Co Ltd | Vapor phase growing device |
| JP2009197331A (en) * | 2003-04-21 | 2009-09-03 | Tokyo Electron Ltd | Lifting mechanism of object to be treated and treatment apparatus |
| JP2008166763A (en) * | 2006-12-27 | 2008-07-17 | Siltron Inc | Wafer supporting pin capable of preventing slip dislocation in heat treating of wafer and heat treating method of wafer |
| JP2011505691A (en) * | 2007-11-30 | 2011-02-24 | ザイカーブ・セラミクス・ビー．ブイ． | Apparatus for stacking various materials on a semiconductor substrate and lift pins for use in such an apparatus |
| JP2012519393A (en) * | 2009-03-06 | 2012-08-23 | コミコ株式会社 | Lift pins and wafer processing apparatus including the same |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016194291A1 (en) * | 2015-05-29 | 2016-12-08 | 株式会社Sumco | Epitaxial growth device, method of manufacturing epitaxial wafer, and lift pin for epitaxial growth device |
| JP2016225444A (en) * | 2015-05-29 | 2016-12-28 | 株式会社Sumco | Epitaxial growth device, method for manufacturing epitaxial wafer, and lift pin for epitaxial growth device |
| US11208718B2 (en) | 2015-05-29 | 2021-12-28 | Sumco Corporation | Epitaxial growth device, production method for epitaxial wafer, and lift pin for epitaxial growth device |
| WO2018142788A1 (en) * | 2017-02-02 | 2018-08-09 | 株式会社Sumco | Lift pin, epitaxial growth device using said lift pin, and silicon epitaxial wafer manufacturing method |
| JPWO2018142788A1 (en) * | 2017-02-02 | 2019-07-11 | 株式会社Sumco | Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing silicon epitaxial wafer |
| TWI669408B (en) * | 2017-02-02 | 2019-08-21 | 日商Ｓｕｍｃｏ股份有限公司 | Lift pin, and epitaxial growth device and epitaxial wafer manufacturing method using the lift pin |
| CN110506321A (en) * | 2017-02-02 | 2019-11-26 | 胜高股份有限公司 | The manufacturing method of jacking pin, the epitaxial growth device and silicon epitaxial wafer sold using the jacking |
| US11264265B2 (en) | 2017-02-02 | 2022-03-01 | Sumco Corporation | Lift pin, and epitaxial growth apparatus and method of producing silicon epitaxial wafer using the lift pin |
| CN110506321B (en) * | 2017-02-02 | 2023-05-02 | 胜高股份有限公司 | Lifting pin, epitaxial growth device using same and method for manufacturing silicon epitaxial wafer |
| CN109216254A (en) * | 2017-06-30 | 2019-01-15 | 上海新昇半导体科技有限公司 | Wafer thimble and forming method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6520050B2 (en) | 2019-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6288371B2 (en) | Susceptor, epitaxial growth apparatus, and epitaxial wafer | |
| JP6435992B2 (en) | Epitaxial growth apparatus, epitaxial wafer manufacturing method, and lift pin for epitaxial growth apparatus | |
| KR102262311B1 (en) | A lift pin, an epitaxial growth apparatus using the lift pin, and a method for manufacturing a silicon epitaxial wafer | |
| JP2016092129A (en) | Lift pin, epitaxial growth device using the lift pin, and method for producing epitaxial wafer | |
| US10619267B2 (en) | Diamond substrate | |
| WO2016174859A1 (en) | Susceptor and epitaxial growth device | |
| JP6520050B2 (en) | Lift pin, epitaxial growth apparatus using the lift pin and method of manufacturing epitaxial wafer | |
| JP2013175543A (en) | Single wafer type epitaxial wafer manufacturing apparatus and epitaxial wafer manufacturing method using the same | |
| US10351949B2 (en) | Vapor phase growth method | |
| US20220170153A1 (en) | Chemical vapor deposition apparatus and method of forming film | |
| JP6451508B2 (en) | Epitaxial growth apparatus, epitaxial wafer manufacturing method, and lift pin for epitaxial growth apparatus | |
| JP6844529B2 (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
| US20220098726A1 (en) | Film forming method and film forming apparatus | |
| JPWO2015190427A1 (en) | Diamond substrate and method for manufacturing diamond substrate | |
| JP2021141271A (en) | Manufacturing method for susceptor for manufacturing silicon epitaxial wafer and manufacturing method for silicon epitaxial wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190415 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6520050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |