JP2016092082A - リソグラフィ装置、リソグラフィ方法、および物品の製造方法 - Google Patents
リソグラフィ装置、リソグラフィ方法、および物品の製造方法 Download PDFInfo
- Publication number
- JP2016092082A JP2016092082A JP2014222045A JP2014222045A JP2016092082A JP 2016092082 A JP2016092082 A JP 2016092082A JP 2014222045 A JP2014222045 A JP 2014222045A JP 2014222045 A JP2014222045 A JP 2014222045A JP 2016092082 A JP2016092082 A JP 2016092082A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- substrate
- interval
- overlay inspection
- overlay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】 重ね合わせ性能の点で有利なリソグラフィ装置を提供する。【解決手段】 基板に対してパターン形成を行うリソグラフィ装置(1)は、基板を保持して可動のステージ(5)と、上記パターン形成のためのビームを基板に照射する照射部(13)と、重ね合わせ検査用の第0マークを含む基板上に、上記パターン形成を伴わずに、第0マークとは対になる重ね合わせ検査用の第1マークと、重ね合わせ検査用の第2マークとを形成する第1処理と、上記パターン形成を伴って第2マークとは対になる重ね合わせ検査用の第3マークを形成する第2処理とが行われるように、ステージおよび照射部を制御する制御部(200)と、を有する。【選択図】 図4
Description
本発明は、基板に対してパターン形成を行うリソグラフィ装置、リソグラフィ方法、および物品の製造方法に関する。
将来のリソグラフィ方式(例えば16nm以下のハーフピッチの半導体デバイスを製造するためのリソグラフィ方式)の候補として、マルチ電子ビームリソグラフィ(multiple electron beam lithography)が挙げられている。マルチ電子ビームリソグラフィは、基板(ウエハ等)に入射する大量のパワー(エネルギー)が一つの懸念点である。すなわち、当該大量のパワーを原因とするウエハの熱変形により、要求されるオーバーレイ精度の達成が困難となりうる。なお、この懸念は、ArF(液浸)リソグラフィやEUVリソグラフィ等の他のリソグラフィ方式においても、存在しうるものである。
このような熱変形への対処として、特許文献1の技術が知られている。特許文献1は、電子ビームの照射により試料に現れる熱変形の計算結果から電子ビームの照射位置に現れるずれ量の修正に必要なデータを算出して記憶しておき、電子ビームの照射量・照射位置の少なくとも一方を当該データに従って修正する技術を開示している。
また、特許文献2の基板処理装置は、移動および処理(描画)中の基板に形成されている複数のターゲット(マーク)の位置を計測する。そして、複数のターゲット間の基板の形状をカーブ・フィッティング(curve fitting)する処理を介して、処理中の基板の変形を補償している。
また、特許文献3の電子ビーム露光方法は、まず、基材(基板)の露光面内の複数の位置に、レジストのチヤージアツプによるパターンの露光ずれ検出用のマークの一部分を露光しておく。次に、基材パターンの露光を行ないながら順次各位置に上記マークの他の部分を重ねて露光する。この方法によれば、露光ずれ検出用マークを検出することによりチヤージアツプ露光ずれを検出できるとしている。
重ね合わせ誤差の要因は、基板の熱歪みや、磁場の変動、レジストの帯電、リソグラフィ装置の特性など多様である。また、図14に示されるように、重ね合わせ検査用マークOLは、製造対象の素子(物品)に対応する領域33の周辺のスクライブ領域34に数箇所(同図では4箇所)程度配置されている。従って、図中矢印で例示されているように、マークOLの間隔は10mmないし20mm程度となる。一方、例えばマルチ電子ビームリソグラフィの場合、その描画フィールドの寸法(例えば50μm程度×数μm程度)が当該間隔に比して格段に小さいため、そのようなマークOLを計測するだけでは重ね合わせ誤差の補償には不十分な場合がありうる。
本発明は、以上の課題に鑑みてなされたものであり、例えば、重ね合わせ性能の点で有利なリソグラフィ装置を提供することを目的とする。
本発明の一側面は、基板に対してパターン形成を行うリソグラフィ装置であって、
前記基板を保持して可動のステージと、
前記パターン形成のためのビームを前記基板に照射する照射部と、
重ね合わせ検査用の第0マークを含む基板上に、前記パターン形成を伴わずに、前記第0マークとは対になる重ね合わせ検査用の第1マークと、重ね合わせ検査用の第2マークとを形成する第1処理と、前記パターン形成を伴って前記第2マークとは対になる重ね合わせ検査用の第3マークを形成する第2処理とが行われるように、前記ステージおよび前記照射部を制御する制御部と、
を有することを特徴とするリソグラフィ装置である。
前記基板を保持して可動のステージと、
前記パターン形成のためのビームを前記基板に照射する照射部と、
重ね合わせ検査用の第0マークを含む基板上に、前記パターン形成を伴わずに、前記第0マークとは対になる重ね合わせ検査用の第1マークと、重ね合わせ検査用の第2マークとを形成する第1処理と、前記パターン形成を伴って前記第2マークとは対になる重ね合わせ検査用の第3マークを形成する第2処理とが行われるように、前記ステージおよび前記照射部を制御する制御部と、
を有することを特徴とするリソグラフィ装置である。
本発明によれば、例えば、重ね合わせ性能の点で有利なリソグラフィ装置を提供することができる。
以下、添付図面を参照して本発明の実施形態を説明する。なお、実施形態を説明するための全図を通して、原則として(断りのない限り)、同一の部材等には同一の符号を付し、その繰り返しの説明は省略する。
[実施形態1]
図1は、リソグラフィ装置1の構成例を示す図である。以下、図1を参照しながら、リソグラフィ装置1の具体例として電子線リソグラフィ装置(より一般的には荷電粒子線リソグラフィ装置)について例示的に説明する。しかしながら、リソグラフィ装置は、それに限られず、集束したイオンビームやレーザビーム、ArF光、EUV光等のエネルギー線(ビーム)により基板に対してパターン形成(物品に係るパターンの形成)を行うものであってもよい。
図1は、リソグラフィ装置1の構成例を示す図である。以下、図1を参照しながら、リソグラフィ装置1の具体例として電子線リソグラフィ装置(より一般的には荷電粒子線リソグラフィ装置)について例示的に説明する。しかしながら、リソグラフィ装置は、それに限られず、集束したイオンビームやレーザビーム、ArF光、EUV光等のエネルギー線(ビーム)により基板に対してパターン形成(物品に係るパターンの形成)を行うものであってもよい。
〔リソグラフィ装置の構成例〕
図1において、電子光学系(荷電粒子光学系)13(光学系、カラムまたは照射部ともいう)は、電子銃2から放射された電子線を基板4に照射する電子光学系要素3を少なくとも含む(電子銃または線源を含んでいてもよい)。なお、電子銃2は、複数の電子光学系13によって共有されていてもよい。電子光学系要素3は、電子線を集束するための電子レンズ系3a(ブランカを含む)及び電子線を偏向するための偏向器3bを含みうる。光学系制御部21は、電子光学系13を介して(制御して)電子線の集束位置(フォーカス)や偏向量(照射位置)、ブランキングを制御しうる。ここで、ブランキングを行う不図示のブランキング部(ブランカアレイ)は、個別に駆動可能な電極対のアレイと、当該電極対により偏向されなかった電子線を通過させ、当該電極対により偏向された電子線を遮断する開口アレイ部材とを含むものとしうる。
図1において、電子光学系(荷電粒子光学系)13(光学系、カラムまたは照射部ともいう)は、電子銃2から放射された電子線を基板4に照射する電子光学系要素3を少なくとも含む(電子銃または線源を含んでいてもよい)。なお、電子銃2は、複数の電子光学系13によって共有されていてもよい。電子光学系要素3は、電子線を集束するための電子レンズ系3a(ブランカを含む)及び電子線を偏向するための偏向器3bを含みうる。光学系制御部21は、電子光学系13を介して(制御して)電子線の集束位置(フォーカス)や偏向量(照射位置)、ブランキングを制御しうる。ここで、ブランキングを行う不図示のブランキング部(ブランカアレイ)は、個別に駆動可能な電極対のアレイと、当該電極対により偏向されなかった電子線を通過させ、当該電極対により偏向された電子線を遮断する開口アレイ部材とを含むものとしうる。
基板4を保持して可動のステージ5は、Yステージ5b、Yステージ5bに載置されたXステージ5a、及び不図示のZステージにより構成されうる。基板4は、ステージ5に含まれる不図示の(基板)チャックにより保持される。ステージ制御部23は、Xステージ5aのX軸方向における移動、Yステージ5bのY軸方向における移動、ZステージのZ軸方向における移動を制御する。ステージ5の上には、基準マークが形成されている基準部材6とX軸用の移動鏡7とが設けられている。当該基準マークは、マーク検出部9(後述)の光軸と電子光学系13の光軸との間の位置の差(ベースラインともいう)を計測するために用いられうる。
干渉計8は、光(例えばレーザビーム)を測定光と参照光とに分割し、測定光を移動鏡7に、参照光を干渉計8の内部に設けられている参照鏡(不図示)にそれぞれ入射させる。当該2つの鏡から反射された光を干渉させ、その干渉光の強度を検出する。当該検出に基づき、干渉計制御部24は、参照鏡を基準とした移動鏡7の位置、すなわちステージ5のX軸方向における位置(X座標)を得る(計測する)。ステージ5のY軸方向における位置(Y座標)も、Xステージ5a上に設けられている不図示のY軸用の移動鏡を用いて、同様に計測しうる。干渉計制御部24は、主制御部20に計測値を送信し、主制御部20は、当該計測値に基づき、ステージ制御部23を介してステージ5の位置を制御しうる。
基板4は、レジストが塗布されている。マーク検出部9は、レジストが感光しない波長の光を照射して、基準部材6上の基準マークや基板4上に形成されているアライメントマーク10を撮像して検出する。マーク検出部制御部22は、マーク検出部9の出力(マークの画像信号)を処理して基準マークやアライメントマーク10の位置を得る(計測する)。なお、マーク検出部9は、移動するマークの部分からの回折光を経時的に検出するものでもよく、その場合、マーク検出部制御部22は、マーク検出部9の出力の変化に基づいてマークの位置を求めうる。
フォーカス検出部11は、Z軸方向における基板4の表面の位置に相関のある物理量を検出する。電子線リソグラフィは、真空環境下でパターン形成(描画)を行うため、フォーカス検出部11は、光学的センサや静電容量センサ等、真空中での使用に適したセンサを含みうる。光学的センサを含むフォーカス検出部は、例えば、基板表面に光を斜入射させ、該基板表面と光学的に共役な位置に配置された撮像素子で該基板表面上に該光を斜入射してなる光スポットを撮像するものとしうる。不図示のフォーカス検出部制御部は、基板表面(撮像面)における光スポットの位置に基づいて、Z軸方向における基板4の表面の位置を得る(計測する)。真空チャンバ(真空容器)12は、電子光学系13や、ステージ5、干渉計8、マーク検出部9、フォーカス検出部11を収容している。真空チャンバ12の内側は、不図示の真空ポンプによって排気されて真空環境にされる。
主制御部20は、光学系制御部21、マーク検出部制御部22、ステージ制御部23、干渉計制御部24、およびメモリ25(記憶部または記憶媒体)と接続されている。主制御部20は、それに含まれているCPU等の処理部により、メモリ25に記憶されているプログラムを実行しうる。当該プログラムの実行により、各制御部21ないし24を制御する。また、メモリ25に記憶されているパターンデータ(形成すべきパターンを表すデータ)やレシピデータに基づいて各制御部21ないし24を制御して基板4上にパターン形成を行う。また、既に説明したような各種計測値をメモリ25に記憶し、当該計測値に基づく処理(アライメント制御またはフォーカス制御のための処理等)を行いうる。なお、主制御部20は、後述の重ね合わせ検査装置50とも協働する。なお、主制御部20および各制御部21ないし25は、その構成は上記のものに限定されず、単一または複数の制御部(例えばCPU等を含んで構成される処理部)として様々に構成しうるものであり、総じて制御部200ともいうものとする。
重ね合わせ検査装置50は、基板4上の重ね合わせ検査マーク15を検査(計測)する。重ね合わせ検査装置50における重ね合わせ検査マーク検出部14は、基板4上に形成された重ね合わせ検査マーク15を検出する。重ね合わせ検査装置制御部26は、重ね合わせ検査マーク検出部14により得られた重ね合わせ検査マークの像の信号(画像信号)を処理することにより、重ね合わせずれ(誤差)を得る(計測する)。なお、重ね合わせ検査装置50および重ね合わせ検査装置制御部26は、リソグラフィ装置1の外部にあって当該リソグラフィ装置1とは通信接続されていてもよいし、リソグラフィ装置1の内部にあってもよい。前者の場合、制御部200は、後述の第1重ね合わせ検査および第2重ね合わせ検査の情報を重ね合わせ検査装置50から受信して取得しうる。また、電子光学系13は、図1では、1本の電子線を基板4に照射するものであるが、複数本の電子線を基板4に照射するものであってもよい。後者の方がリソグラフィ装置のスループット上有利である。
〔パターン形成方策〕
図2は、リソグラフィ装置1でのパターン形成方策(パターニング・ストラテジー)を例示する図である。図2は、1つの電子光学系13で基板4に電子線を照射する場合を例示している。電子光学系13の中央部に示した30は、矩形状の被照射領域を示し、被照射領域30には複数の電子線が個別に選択的に照射されうる。被照射領域30の幅は、例えば、Y軸方向に関して50ないし100μmとしうる。例えば、基板4(ステージ5)のX軸方向における走査(移動)と、1回の走査ごとの基板4(ステージ5)のY軸方向におけるステップ移動との繰り返しにより、基板4にパターン形成(描画)を行いうる。
図2は、リソグラフィ装置1でのパターン形成方策(パターニング・ストラテジー)を例示する図である。図2は、1つの電子光学系13で基板4に電子線を照射する場合を例示している。電子光学系13の中央部に示した30は、矩形状の被照射領域を示し、被照射領域30には複数の電子線が個別に選択的に照射されうる。被照射領域30の幅は、例えば、Y軸方向に関して50ないし100μmとしうる。例えば、基板4(ステージ5)のX軸方向における走査(移動)と、1回の走査ごとの基板4(ステージ5)のY軸方向におけるステップ移動との繰り返しにより、基板4にパターン形成(描画)を行いうる。
図2において、実線の矢印は、基板上の被照射領域30の該基板の走査(スキャン)による進行を、破線は、電子線をブランキングしながら行う基板4のステップ移動をそれぞれ示している。そのようなスキャンとステップとを繰り返し行い、パターンデータに基づく電子線のブランキングと偏向器3bによる電子線の偏向とを当該スキャンとともに実行することにより、位置精度または重ね合わせ精度の点で有利に基板4上にパターン形成を行いうる。
〔実施形態1での処理の流れ〕
図3は、実施形態1ないし3で共通の処理の流れを示す図である。図3において、本処理を開始すると、まず、ステップS100で、リソグラフィ装置1に基板を搬入する。その後、ステップS110では、当該基板を計測する。具体的には、当該基板に関して、アライメント計測と、フォーカス計測を行う。まず、アライメント計測について説明する。図2において、アライメントマーク10(図14参照)は、各ショット領域31の周辺のスクライブ領域内に形成されている。まず、例えばユーザの選択により設定された複数のサンプルショット領域32それぞれに関して形成されたアライメントマーク10をマーク検出部9により検出する。制御部200は、マーク検出部9の出力に基づいて各サンプルショットに関するアライメントマーク10の位置を得、当該複数の位置に基づいて、基板上に既に形成されている全ショット領域の位置を得る(当該位置を表す回帰式を得る)。これにより、前レイヤのパターンに重ね合わせて現レイヤのパターン形成を行いうる。なお、当該パターン形成におけるのと同様のアライメント計測に基づいて、後述の重ね合わせ検査のための種々のマークの形成も行いうる。サンプルショット領域32は、計測誤差や、計測精度、スループットを考慮して選択するのがよく、図2は、好ましいサンプルショット32の選択例を示している。
図3は、実施形態1ないし3で共通の処理の流れを示す図である。図3において、本処理を開始すると、まず、ステップS100で、リソグラフィ装置1に基板を搬入する。その後、ステップS110では、当該基板を計測する。具体的には、当該基板に関して、アライメント計測と、フォーカス計測を行う。まず、アライメント計測について説明する。図2において、アライメントマーク10(図14参照)は、各ショット領域31の周辺のスクライブ領域内に形成されている。まず、例えばユーザの選択により設定された複数のサンプルショット領域32それぞれに関して形成されたアライメントマーク10をマーク検出部9により検出する。制御部200は、マーク検出部9の出力に基づいて各サンプルショットに関するアライメントマーク10の位置を得、当該複数の位置に基づいて、基板上に既に形成されている全ショット領域の位置を得る(当該位置を表す回帰式を得る)。これにより、前レイヤのパターンに重ね合わせて現レイヤのパターン形成を行いうる。なお、当該パターン形成におけるのと同様のアライメント計測に基づいて、後述の重ね合わせ検査のための種々のマークの形成も行いうる。サンプルショット領域32は、計測誤差や、計測精度、スループットを考慮して選択するのがよく、図2は、好ましいサンプルショット32の選択例を示している。
静止しているアライメントマークをマーク検出部9が撮像する場合、当該アライメントマークには、図14に示されるようなアライメントマーク10が適している。アライメントマーク10は、X軸およびY軸それぞれの方向における位置を計測されうるものである。
ここで、制御部200は、干渉計8を介して計測されたステージ5の位置と、各サンプルショット32に関するアライメントマーク10のその設計上の位置からのずれ量とに基づいて、各ショット領域の位置(当該位置を表す回帰式)を得る。当該回帰式の係数を得るのには、例えば、最小自乗法等が用いられる。例えば、基板4上の各ショット領域31の位置座標(x’、y’)は、設計上の各ショット領域31の位置座標(x、y)を用いて回帰式(1)で表される。制御部200は、式(1)で得られる位置座標(x’、y’)のショット領域にパターン形成(描画)が行われるように、ステージ5および光学系13の動作を制御する。なお、式(1)において、並進変位を表す係数をSx、Sy、倍率に関する係数をmx、my、座標軸の回転に関する係数をcosθx、−sinθy、sinθx、cosθyとしている。
次に、フォーカス計測に関しては、制御部200は、例えば前述のように光学的センサまたは静電容量センサを含むフォーカス検出部11の出力に基づいて、基板の表面の複数箇所に関してZ軸方向における該表面の位置(高さ)を計測する。
つづいて、ステップS120では、処理対象基板のロットでの重ね合わせ誤差の情報(またはその補償のための情報)をメモリ25から取得する。なお、当該情報の生成方法は後述する。
ステップS130では、ステップS120で得られた情報に基づいてパターン形成を実行する。なお、当該パターン形成にあたっては、上記のフォーカス計測に基づいて電子線の焦点深度内に基板表面の位置が収まるように、ステージ5の動作を制御する。最後に、ステップS140で、パターン形成を行われた基板を搬出する。
ここで、重ね合わせ誤差に係る情報の生成方法(図3のステップS120)について、図4を参照して詳細に説明する。図4は、図3のステップS120における処理の流れを示す図である。図4において、本処理を開始すると、まず、ステップS210で、対象ロットに係る先行基板(Send Ahead Waferまたは条件設定用の第1基板とも呼ぶ)を描画装置1に搬入する。次に、ステップS220(第1処理)では、先行基板に既に形成されている重ね合わせ検査用の第0マークOL0に対して、パターン形成(物品に係るパターンの形成)を伴わずに、該第0マークとは対になる重ね合わせ検査用の第1マークOL1を形成(描画)する。ステップS230(第1処理)では、当該パターン形成を伴わずに、第0マークOL0に隣接した位置と、そこから第0マークOL0の間隔L0より小さい間隔L1ごとの位置とに、重ね合わせ検査用の第2マークOL2を形成(描画)する。このように、第2マークOL2は、間隔L1をもって複数形成する。なお、ステップS220の処理とステップS230の処理とは、単一のステップ中において交互に行ってもよい。つづくステップS240(第2処理)では、パターン形成(物品に係るパターンの形成)を伴って、第2マークOL2とは対になる重ね合わせ検査用の第3マーク(OL3)を形成(描画)する。よって、第3マークOL3は、間隔L1をもって複数形成する。次のステップS250では、先行基板をリソグラフィ装置1から搬出する。ステップS260では、先行基板を現像する。しかし、当該搬出や当該現像は、必須ではなく、例えば、重ね合わせ検査を潜像によりリソグラフィ装置内で行う場合は、省略可能である。次のステップS270では、重ね合わせ検査装置50(リソグラフィ装置内の重ね合わせ検査部であってもよい)に先行基板を搬入する。つづくステップS280では、第0マークOL0および第1マークOL1に基づく第1重ね合わせ検査ならびに第2マークOL2および第3マークOL3に基づく第2重ね合わせ検査を実施する。さらに、ステップS290で重ね合わせ検査装置(部)から先行基板を搬出する。それと並行して、ステップS300では、ステップS280での第1および第2重ね合わせ検査に基づいて、重ね合わせ誤差を補償するための電子光学系13およびステージ5のうち少なくとも一方の制御に係る補正量を得る。当該補正量は、例えば、当該制御に係る制御量の計測値および目標値のうち少なくとも一方に関するものとしうる。電子光学系13に関する制御量は、例えば、偏向器3bによる電子線の偏向量(基板上での変位量)としうる。また、ステージ5に関する制御量は、例えば、ステージ5の位置としうる。当該補正量は、メモリ25に格納される。
つづいて、ステップS220ないしS240でのパターン形成(描画)方法およびステップS300での補正量取得方法について、図5および図6を参照して更に説明する。
図5は、重ね合わせ誤差(補正量)を得るアルゴリズムを説明するための図である。図5において、先行基板には、前レイヤでのパターン形成とともに第0マーク(OL0)が間隔L0で既に形成されている。そして、ステップS220で、第0マークOL0に対して第1マークOL1を形成し、つづくステップS230で、第0マークOL0に隣接して、第0マークOL0の間隔L0より小さい間隔L1で、第2マークOL2を形成する。なお、間隔L1は、等間隔である必要はなく、また、要求される重ね合わせ精度の高い領域ではより小さくするなど、可変としうる。ここで、図6は、重ね合わせ検査マークの構成例を示す図である。重ね合わせ検査は、例えば、箱型インナーマークの位置と箱型アウターマークの位置との差(ずれ)を計測する。図6は、第0マークOL0をアウターマークとし、第1マークOL1をインナーマークとする例を示している。ステップS220およびS230では、物品に係るパターン形成を伴わずに、第1マークOL1および第2マークOL2を形成しているため、先行基板の加熱(熱変形)は無視しうるものとみなせる。この状態を非加熱状態と呼ぶものとする。図5では、重ね合わせ検査装置50で計測される、非加熱状態での、第0マークOL0に対する第1マークOL1の位置の差(ずれ)をΔCoolとしている。ここで、ΔCoolには、基板の熱歪みを要因とする影響はないものの、その他(例えば、磁場や、帯電、リソグラフィ装置のユニットに固有の誤差等)を要因とする影響は含まれうる。一方、ステップS240では、物品に係るパターン形成を伴って、第3マークOL3を形成しているため、先行基板の加熱(熱変形)は無視しえない。この状態を加熱状態と呼ぶものとする。図5では、重ね合わせ検査装置50で計測される、加熱状態での、第2マークOL2に対する第3マークOL3の位置の差(ずれ)をΔHotとしている。
上記のΔHotには、基板の熱歪みに起因する重ね合わせ誤差だけでなく、電子線照射による基板の帯電に起因する重ね合わせ誤差も含まれうる。なお、第0マークOL0に隣接した位置に第2マークOL2を形成したため、重ね合わせ誤差ΔHotが得られた位置に重ね合わせ誤差ΔCoolが生じているとみなしうる。従って、第0マークOL0の間隔より小さい第2マークOL2の間隔での重ね合わせ誤差(補正量)Δは、双方の重ね合わせ誤差を加算して、すなわち次式(2)により求めうる。
なお、第0マークOL0は、第1マークOL1の間隔L1では形成されていない。そのため、本実施形態では、非加熱状態における間隔L1での重ね合わせ誤差を推定により得る。例えば、第0マークOL0の間隔にわたって磁場等の変動が小さければ、当該重ね合わせ誤差は線形近似(線形補間)しうる。このようにして、第0マークOL0の間隔L0より小さい間隔L1をもって非加熱状態および加熱状態での重ね合わせ誤差が得られる。よって、上式(2)により、パターン形成(物品に係るパターンの形成)を行った場合の重ね合わせ誤差Δ(補正量)を間隔L1ごとに取得できる。
ここで、図7は、重ね合わせ検査マークの構成方法を例示する図である。ポジ型レジストを用いた場合について例示する。図7の(A)、(B)、(C)それぞれは、非加熱状態での(潜像)パターン形成、加熱状態での(潜像)パターン形成、および現像によりそれぞれ得られるパターンの断面図および平面図を示している。(A)において、第0マークOL0が形成されているパターン層の上にレジスト層が積層されている。(A)の非加熱状態でのパターン形成では、箱型インナーマークである第1マークOL1と箱型アウターマークである第2マークOL2に関して、その外側を電子線で照射する。また、(B)の加熱状態でのパターン形成においては、パターン形成(物品に係るパターンの形成)と並行して、箱型インナーマークである第3マークOL3に関して、その内側を電子線で照射する。(C)は、(A)および(B)を参照して説明した(潜像)パターンを現像(電子線で照射された領域のレジストを溶解)して得られるレジストパターンを示している。このようにして形成されたレジストパターンに対して、ステップS280で説明したような重ね合わせ検査が行われる。なお、重ね合わせ検査用のマークは、箱型マークには限定されず、他の形状のマーク(例えばラインマークやライン・アンド・スペース・マーク等)としうる。マークの形状は、基板に対する処理(例えばレジスト現像処理等)の影響や重ね合わせ検査の方式等を考慮して、計測精度の点で有利なものを選択すればよい。また、重ね合わせ検査のなされた先行基板は、レジストを剥離して再使用することができる。そうすることにより、より少ない枚数の基板を用いて効率よく重ね合わせ誤差(補正量)を取得したり、先行基板を物品の製造に使用したりすることができる。よって、図3の流れ図で処理(パターン形成)される基板は、先行基板(条件設定用の第1基板)および該先行基板とは異なる基板(第2基板)のうちの少なくとも一方としうる。
なお、重ね合わせ検査用の第2マークOL2および第3マークOL3を形成する領域(OL2およびOL3の配置)は、制御部200によって変更または設定でき、また、スクライブ領域34内には限定されない。ここで、図8は、重ね合わせ検査マークの配置例を示す図である。図8に示すように、パターン形成(物品に係るパターンの形成)を行うべき領域33内に、第0マークOL0の間隔より小さい間隔で、重ね合わせ検査用の第2マークOL2および第3マークOL3が2次元的に配列(配置)されるようにしてもよい。この場合、重ね合わせ検査用マークの周辺の領域Aは、パターン形成(物品に係るパターンの形成)を行わない領域とする。リソグラフィ装置1は、それが電子線描画装置の場合、描画データの変更により、領域33(例えば26mm×33mmのショット領域)内に重ね合わせ検査用マーク(OL2およびOL3)を任意の間隔で描画できる。そして、重ね合わせ誤差(補正量)を取得した後に上述のようにレジストを剥離すれば、先行基板を物品の生産に使用することができる。また、領域33内に既に形成されている物品(例えば半導体デバイス)に係るパターンは、その線幅(例えば10ないし20nm程度)が重ね合わせ検査マークの線幅(例えば1μm程度)に比べて十分に小さい。従って、重ね合わせ検査(計測精度)に対する当該物品に係るパターンの影響は極めて小さく無視しうる。
以上説明したことから明らかなように、本実施形態によれば、重ね合わせ性能(重ね合わせ精度)の点で有利なリソグラフィ装置を提供することができる。
[実施形態2]
実施形態1は、第0マークOL0の間隔にわたる非加熱状態での重ね合わせ誤差(の変化)が線形近似できるものとした。これに対して実施形態2は、非加熱状態での重ね合わせ誤差を当該間隔より小さい間隔(空間分解能)で取得(補間)する方法の点で実施形態1とは異なる。ここで、図9は、実施形態2で重ね合わせ誤差を得るアルゴリズムを説明するための図である。また、図10は、図3のステップS120における処理の流れ(実施形態2)を示す図である。以下、図9および図10を参照して、実施形態2を説明する。
実施形態1は、第0マークOL0の間隔にわたる非加熱状態での重ね合わせ誤差(の変化)が線形近似できるものとした。これに対して実施形態2は、非加熱状態での重ね合わせ誤差を当該間隔より小さい間隔(空間分解能)で取得(補間)する方法の点で実施形態1とは異なる。ここで、図9は、実施形態2で重ね合わせ誤差を得るアルゴリズムを説明するための図である。また、図10は、図3のステップS120における処理の流れ(実施形態2)を示す図である。以下、図9および図10を参照して、実施形態2を説明する。
図10の流れ図において、ステップS310ないしS380ならびにS390およびS400の処理は、図4の流れ図におけるステップS210ないしS280ならびにS290およびS300におけるものと同様であるため、説明を省略する。つづくステップS385では、先行基板上に非加熱状態で形成された複数の第2マークOL2の位置の差を計測する。当該位置差は、重ね合わせ検査装置50により計測しうる。ここで、図11は、図9の説明を補足する図である。図9において、第0マーク(OL0)に隣接して形成された第2マークOL2の位置P1と、それとは隣り合う第2マークOL2の位置P2とを示している。図11において、隣り合う2つの第2マークOL2の位置差(計測値)と、非加熱状態での重ね合わせ誤差との間には、次式(3)の関係が成り立つ。
X成分、Y成分に分ければ、次式(4)が成り立つ。
ここで、
L21=(L21x、L21y)は、隣り合う2つの第2マークOL2の位置差の設計値、
L21´=(L´21x、L´21y)は、隣り合う2つの第2マークOL2の位置差の計測値、
Δ1Cool=(Δ1xCool、Δ1yCool)は、P1での非加熱状態での重ね合わせ誤差、
Δ2Cool=(Δ2xCool、Δ2yCool)は、P2での非加熱状態での重ね合わせ誤差
である。図11において、Δ1Cool=(Δ1xCool、Δ1yCool)は、第0マークOL0と第1マークOL1との位置差(重ね合わせ誤差)とみなしうる。よって、Δ2Cool=(Δ2xCool、Δ2yCool)は、式4から求めることができる。式4と同様に、隣り合うP2、P3での第2マークOL2の位置差(計測値)と、非加熱状態での重ね合わせ誤差との間には、次式(5)の関係が成り立つ。
L21=(L21x、L21y)は、隣り合う2つの第2マークOL2の位置差の設計値、
L21´=(L´21x、L´21y)は、隣り合う2つの第2マークOL2の位置差の計測値、
Δ1Cool=(Δ1xCool、Δ1yCool)は、P1での非加熱状態での重ね合わせ誤差、
Δ2Cool=(Δ2xCool、Δ2yCool)は、P2での非加熱状態での重ね合わせ誤差
である。図11において、Δ1Cool=(Δ1xCool、Δ1yCool)は、第0マークOL0と第1マークOL1との位置差(重ね合わせ誤差)とみなしうる。よって、Δ2Cool=(Δ2xCool、Δ2yCool)は、式4から求めることができる。式4と同様に、隣り合うP2、P3での第2マークOL2の位置差(計測値)と、非加熱状態での重ね合わせ誤差との間には、次式(5)の関係が成り立つ。
P3における非加熱状態での重ね合わせ誤差Δ3Cool=(Δ3xCool、Δ3yCool)も、Δ2Cool=(Δ2xCool、Δ2yCool)が既に求められているため、式(5)から求めることができる。
このようにして、第0マーク間隔L0より小さい空間分解能で非加熱状態での重ね合わせ誤差を順次得ることができる。したがって、本実施形態によれば、重ね合わせ性能(重ね合わせ精度)の点でより有利なリソグラフィ装置を提供しうる。
[実施形態3]
実施形態3は、重ね合わせ検査マークより位置計測精度の点で有利な位置計測マーク(第4マーク)を非加熱状態で形成(描画)し、当該位置計測マークの間隔を用いて非加熱状態での重ね合わせ誤差を補間して得る点で実施形態2とは異なる。ここで、図12は、実施形態3で重ね合わせ誤差を得るアルゴリズムを説明するための図である。また、図13は、図3のステップS120における処理の流れ(実施形態3)を示す図である。以下、図12および図13を参照して、実施形態3を説明する。
実施形態3は、重ね合わせ検査マークより位置計測精度の点で有利な位置計測マーク(第4マーク)を非加熱状態で形成(描画)し、当該位置計測マークの間隔を用いて非加熱状態での重ね合わせ誤差を補間して得る点で実施形態2とは異なる。ここで、図12は、実施形態3で重ね合わせ誤差を得るアルゴリズムを説明するための図である。また、図13は、図3のステップS120における処理の流れ(実施形態3)を示す図である。以下、図12および図13を参照して、実施形態3を説明する。
図13の流れ図において、ステップS410、S420、S440ないしS480の処理は、図4の流れ図におけるステップS210、S220、S240ないしS280におけるものと同様であるため、説明を省略する。ステップS430では、パターン形成(物品に係るパターンの形成)を伴わずに、図12に示すように、第0マークOL0に隣接した位置と、そこから間隔L0より小さい間隔L1ごとの位置とに、第2マークOL2および位置計測マークAMを形成(描画)する。ここで、ステップS430は、図4におけるステップS230と同様に第1処理の一部である。ステップS485では、先行基板を重ね合わせ検査装置50から搬出する。そして、ステップS490では、先行基板をリソグラフィ装置1に搬入する。それから、ステップS500では、マーク検出部9を用いて隣り合う位置計測マークAMの位置の差LAを計測する。ここで、位置計測マークAMは、実施形態2のステップS385で用いた第2マークOL2より多数のマーク要素を含んでなるため、第2マークOL2より計測精度の点で有利である(より高精度な位置計測を期待できる)。つづいて、ステップS510で先行基板をリソグラフィ装置から搬出する。それと並行して、ステップS520では、ステップS480での第1および第2重ね合わせ検査ならびにステップS500での隣り合う位置計測マークの位置の差に基づいて、重ね合わせ誤差を補償するための制御に係る補正量を取得する。ここで、当該補正量は、電子光学系13およびステージ5のうち少なくとも一方の制御に係るものとしうる。当該補正量は、メモリ25に格納される。このように、実施形態3は、位置計測マークAM(第4マーク)を用いるため、非加熱状態での重ね合わせ誤差を実施形態2でのそれより高精度に取得することができる。したがって、本実施形態によれば、重ね合わせ性能(重ね合わせ精度)の点でより有利なリソグラフィ装置を提供しうる。
〔物品製造方法の実施形態〕
本発明の実施形態における物品製造方法は、例えば、半導体デバイス等のマイクロまたはナノデバイスや微細構造を有する素子等の物品を製造するのに好適である。本実施形態の物品製造方法は、上記のリソグラフィ装置を用いて、パターン形成を基板に行う工程と、かかる工程でパターン形成を行われた基板を加工(現像等)する工程とを含みうる。更に、かかる製造方法は、他の周知の工程(酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等)を含みうる。本実施形態の物品製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも1つにおいて有利である。
本発明の実施形態における物品製造方法は、例えば、半導体デバイス等のマイクロまたはナノデバイスや微細構造を有する素子等の物品を製造するのに好適である。本実施形態の物品製造方法は、上記のリソグラフィ装置を用いて、パターン形成を基板に行う工程と、かかる工程でパターン形成を行われた基板を加工(現像等)する工程とを含みうる。更に、かかる製造方法は、他の周知の工程(酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等)を含みうる。本実施形態の物品製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも1つにおいて有利である。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形および変更が可能である。
例えば、以上の説明において、ブランキング部(ブランカアレイ)は、個別に駆動可能な電極対のアレイを含むものとして例示したが、それには限定されず、ブランキング機能を有する素子のアレイであればよい。例えば、ブランキング部は、米国特許第7816655号明細書に記載されているような反射性電子パターニングデバイス(reflective electron patterning device)を含みうる。当該デバイスは、上面(top surface)上のパターンと、該パターンのうちの電子反射部分と、該パターンのうちの電子非反射部分とを含む。当該デバイスは、さらに、独立に制御可能な複数の画素を用いて上記パターンのうちの電子反射部分および電子非反射部分を動的に変更するための回路アレイ(array of circuitry)を含む。このように、ブランキング部は、荷電粒子線に対する反射部分を非反射部分に変更することにより荷電粒子線のブランキングを行う素子(ブランカ)のアレイであってもよい。なお、そのような反射性デバイスを備える荷電粒子光学系の構成と電極対アレイのような透過性デバイスを備える荷電粒子光学系の構成とが互いに異なりうるのは当然である。
1 リソグラフィ装置
5 ステージ
13 光学系(カラム)
200 制御部
5 ステージ
13 光学系(カラム)
200 制御部
Claims (14)
- 基板に対してパターン形成を行うリソグラフィ装置であって、
前記基板を保持して可動のステージと、
前記パターン形成のためのビームを前記基板に照射する照射部と、
重ね合わせ検査用の第0マークを含む基板上に、前記パターン形成を伴わずに、前記第0マークとは対になる重ね合わせ検査用の第1マークと、重ね合わせ検査用の第2マークとを形成する第1処理と、前記パターン形成を伴って前記第2マークとは対になる重ね合わせ検査用の第3マークを形成する第2処理とが行われるように、前記ステージおよび前記照射部を制御する制御部と、
を有することを特徴とするリソグラフィ装置。 - 前記制御部は、前記第2マークおよび前記第3マークの配置を設定し、該配置に基づいて前記第1処理および前記第2処理が行われるように、前記ステージおよび前記照射部を制御することを特徴とする請求項1に記載のリソグラフィ装置。
- 前記第1処理は、第1間隔をもって前記第1マークを複数形成し、第2間隔をもって前記第2マークを複数形成し、前記第2間隔は前記第1間隔より小さいことを特徴とする請求項1または請求項2に記載のリソグラフィ装置。
- 前記制御部は、前記基板上に形成された前記第0マークおよび前記第1マークに基づく第1重ね合わせ検査と、前記基板上に形成された前記第2マークおよび前記第3マークに基づく第2重ね合わせ検査とに基づいて、前記ステージおよび前記照射部を制御して前記パターン形成を行うことを特徴とする請求項1ないし請求項3のうちいずれか1項に記載のリソグラフィ装置。
- 前記照射部は、前記ビームを偏向して前記基板上で該ビームを走査する偏向器を含み、
前記制御部は、前記第1重ね合わせ検査および前記第2重ね合わせ検査に基づいて、前記偏向器を制御することを特徴とする請求項4に記載のリソグラフィ装置。 - 前記第1重ね合わせ検査および前記第2重ね合わせ検査のうち少なくとも一方を行う検査部を有することを特徴とする請求項4または請求項5に記載のリソグラフィ装置。
- 前記制御部は、前記基板上の前記パターン形成を行うべき領域内に前記第2マークおよび前記第3マークの配置を設定することを特徴とする請求項1ないし請求項6のうちいずれか1項に記載のリソグラフィ装置。
- 前記制御部は、前記第1重ね合わせ検査および前記第2重ね合わせ検査の情報を重ね合わせ検査装置から受信することを特徴とする請求項4に記載のリソグラフィ装置。
- 前記第1処理は、第1間隔をもって前記第1マークを複数形成し、第2間隔をもって前記第2マークを複数形成し、前記第2間隔は前記第1間隔より小さく、
前記制御部は、前記第1マークを形成する第1間隔および前記第2マークを形成する第2間隔に基づいて前記第1重ね合わせ検査の情報を補間することを特徴とする請求項4に記載のリソグラフィ装置。 - 前記第1処理は、第1間隔をもって前記第1マークを複数形成し、第2間隔をもって前記第2マークを複数形成し、前記第2間隔は前記第1間隔より小さく、
前記制御部は、前記第1重ね合わせ検査の情報を前記第2マークの間隔に基づいて補間することを特徴とする請求項4に記載のリソグラフィ装置。 - 前記第1処理は、第1間隔をもって前記第1マークを複数形成し、第2間隔をもって前記第2マークを複数形成し、前記第2間隔は前記第1間隔より小さく、
前記制御部は、前記第1処理において、前記第2マークの要素の数よりその要素の数が多い第4マークを前記第2マークと並行して前記基板上に形成するように、前記ステージおよび前記照射部を制御し、前記第1重ね合わせ検査の情報を前記第4マークの間隔に基づいて補間することを特徴とする請求項4に記載のリソグラフィ装置。 - 基板に対してパターン形成を行うリソグラフィ方法であって、
重ね合わせ検査用の第0マークを含む第1基板上に、前記パターン形成を伴わずに、前記第0マークとは対になる重ね合わせ検査用の第1マークと、重ね合わせ検査用の第2マークとを形成する第1処理を行い、
前記第1基板上に、前記パターン形成を伴って、前記第2マークとは対になる重ね合わせ検査用の第3マークを形成する第2処理を行い、
前記第1基板上に形成された前記第0マークおよび前記第1マークに基づく第1重ね合わせ検査と、前記第1基板上に形成された前記第2マークおよび前記第3マークに基づく第2重ね合わせ検査とに基づいて、前記第1基板上および該第1基板とは異なる第2基板上のうちの少なくとも一方に前記パターン形成を行う、
ことを特徴とするリソグラフィ方法。 - 前記第1基板上の前記パターン形成を行うべき領域内に前記第2マークおよび前記第3マークを形成することを特徴とする請求項12に記載のリソグラフィ方法。
- 請求項1ないし請求項11のうちいずれか1項に記載のリソグラフィ装置または請求項12もしくは請求項13に記載のリソグラフィ方法を用いて基板に対してパターン形成を行う工程と、
前記工程で前記パターン形成を行われた前記基板を現像する工程と、
を含むことを特徴とする物品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014222045A JP2016092082A (ja) | 2014-10-30 | 2014-10-30 | リソグラフィ装置、リソグラフィ方法、および物品の製造方法 |
US14/922,575 US20160124322A1 (en) | 2014-10-30 | 2015-10-26 | Lithography apparatus, lithography method, and article manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014222045A JP2016092082A (ja) | 2014-10-30 | 2014-10-30 | リソグラフィ装置、リソグラフィ方法、および物品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016092082A true JP2016092082A (ja) | 2016-05-23 |
Family
ID=55852531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014222045A Pending JP2016092082A (ja) | 2014-10-30 | 2014-10-30 | リソグラフィ装置、リソグラフィ方法、および物品の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160124322A1 (ja) |
JP (1) | JP2016092082A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL2019424A (en) * | 2016-09-08 | 2018-03-13 | Asml Holding Nv | Measurement system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3677426B2 (ja) * | 2000-02-21 | 2005-08-03 | Necエレクトロニクス株式会社 | 位置合わせ精度計測マーク |
US6218200B1 (en) * | 2000-07-14 | 2001-04-17 | Motorola, Inc. | Multi-layer registration control for photolithography processes |
US6815232B2 (en) * | 2002-11-26 | 2004-11-09 | Advanced Micro Devices, Inc. | Method and apparatus for overlay control using multiple targets |
JP2009027028A (ja) * | 2007-07-20 | 2009-02-05 | Toshiba Corp | 半導体装置の製造方法 |
US20090170024A1 (en) * | 2007-12-31 | 2009-07-02 | Mario Hennig | Method of Patterning a Substrate, Photosensitive Layer Stack and System for Lithography |
US8105736B2 (en) * | 2008-03-13 | 2012-01-31 | Miradia Inc. | Method and system for overlay correction during photolithography |
WO2012126684A1 (en) * | 2011-03-24 | 2012-09-27 | Asml Netherlands B.V. | Substrate and patterning device for use in metrology, metrology method and device manufacturing method |
US9081287B2 (en) * | 2012-12-20 | 2015-07-14 | Kla-Tencor Corporation | Methods of measuring overlay errors in area-imaging e-beam lithography |
-
2014
- 2014-10-30 JP JP2014222045A patent/JP2016092082A/ja active Pending
-
2015
- 2015-10-26 US US14/922,575 patent/US20160124322A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20160124322A1 (en) | 2016-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI760741B (zh) | 微影製程和設備及檢測製程和設備 | |
US7704645B2 (en) | Method of generating writing pattern data of mask and method of writing mask | |
TWI662383B (zh) | 用於檢測由微影程序製造之基板之檢測設備、用於檢測藉由微影程序形成之結構之方法、用於製造半導體裝置之方法和電腦程式產品 | |
JP2021505957A (ja) | リソグラフィ装置を制御する方法および関連する装置 | |
US20150325404A1 (en) | Lithography apparatus and method, and method of manufacturing an article | |
JP2016001708A (ja) | リソグラフィ装置、及び物品の製造方法 | |
JP2013172106A (ja) | 描画装置及び物品の製造方法 | |
CN109564397B (zh) | 测量装置、曝光装置以及物品的制造方法 | |
JP2016092082A (ja) | リソグラフィ装置、リソグラフィ方法、および物品の製造方法 | |
US9257262B2 (en) | Lithography apparatus, lithography method, and method of manufacturing article | |
CN107735731A (zh) | 光刻设备、控制方法及计算机程序产品 | |
JP2013115148A (ja) | 走査装置、描画装置、及び物品の製造方法 | |
US9606460B2 (en) | Lithography apparatus, and method of manufacturing article | |
TW202212980A (zh) | 用於最佳化取樣方案之方法及相關聯裝置 | |
JP2016015470A (ja) | リソグラフィ装置、及び物品の製造方法 | |
TW201921410A (zh) | 用於檢測具有多個帶電粒子束之樣品的方法 | |
JP2015095524A (ja) | 描画装置、および物品の製造方法 | |
US20150144807A1 (en) | Drawing data creating method, drawing apparatus, drawing method, and article manufacturing method | |
JP2016058490A (ja) | リソグラフィ装置、および物品の製造方法 | |
JP5031345B2 (ja) | マルチ荷電粒子線装置およびデバイス製造方法 | |
JP2016111241A (ja) | リソグラフィ装置、および物品の製造方法 | |
KR20220041217A (ko) | 리소그래피 프로세스의 서브-필드 제어 및 연관된 장치 | |
CN111413850A (zh) | 曝光装置、用于控制曝光装置的方法、以及物品制造方法 | |
JP2008103432A (ja) | 露光装置及びデバイスの製造方法 | |
JP2017041519A (ja) | リソグラフィ装置、リソグラフィ方法、及び物品製造方法 |