JP2016092063A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2016092063A
JP2016092063A JP2014221341A JP2014221341A JP2016092063A JP 2016092063 A JP2016092063 A JP 2016092063A JP 2014221341 A JP2014221341 A JP 2014221341A JP 2014221341 A JP2014221341 A JP 2014221341A JP 2016092063 A JP2016092063 A JP 2016092063A
Authority
JP
Japan
Prior art keywords
solder
semiconductor element
base material
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014221341A
Other languages
English (en)
Other versions
JP6287759B2 (ja
Inventor
卓矢 門口
Takuya Kadoguchi
卓矢 門口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014221341A priority Critical patent/JP6287759B2/ja
Priority to US14/924,194 priority patent/US9824994B2/en
Priority to CN201510708562.6A priority patent/CN105575928B/zh
Priority to KR1020150149160A priority patent/KR102004577B1/ko
Priority to EP15191893.5A priority patent/EP3021355A1/en
Priority to TW104135422A priority patent/TWI611536B/zh
Priority to BR102015027628-1A priority patent/BR102015027628B1/pt
Publication of JP2016092063A publication Critical patent/JP2016092063A/ja
Application granted granted Critical
Publication of JP6287759B2 publication Critical patent/JP6287759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半導体素子の耐熱性を向上させることなく、被接合部材の表面にＣｕ６Ｓｎ５化合物が形成されている半導体装置を実現する。
【解決手段】半導体装置は、半導体素子と、半導体素子に接合されている被接合部材２と、被接合部材を接合している接合層４を備えている。被接合部材にはニッケル層２ａが設けられている。接合層４は、半導体素子の電極とニッケル層２ａを接合している。接合層４は、はんだ部４ａと、Ｃｕ６Ｓｎ５部４ｂを備えている。はんだ部４ａは、母材の構成元素に少なくもすずを含んでおり、母材の内部に単体の銅２０を有している。Ｃｕ６Ｓｎ５部４ｂは、ニッケル層２ａに接している。接合層４に含まれる銅元素の割合は、２．０ｗｔ％以上である。
【選択図】図２

Description

本明細書は、半導体装置とその製造方法に関する技術を開示する。特に、半導体素子の電極が被接合部材に接合されている半導体装置に関する技術を開示する。
半導体素子が被接合部材に接合された半導体装置が、特許文献１に開示されている。特許文献１では、Ｓｎ（すず）−Ｃｕ（銅）はんだを用いて、半導体素子を被接合部材に接合している。はんだを構成しているＣｕの割合は、３．０〜７．０ｗｔ％（重量パーセント）に調整されている。すなわち、Ｓｎ３．０〜７．０Ｃｕはんだを用いて被接合部材と半導体素子を接合している。特許文献１では、溶融したはんだが硬化するときに、被接合部材の表面にＣｕ６Ｓｎ５化合物が形成される。Ｃｕ６Ｓｎ５化合物が形成されることにより、はんだと被接合部材が相互に拡散することが防止される。
特開２００７−６７１５８公報
特許文献１に記載されているように、Ｃｕの割合が０．９ｗｔ％未満のＳｎ−Ｃｕはんだを用いると、理論上、被接合部材の表面にＣｕ６Ｓｎ５化合物が形成されない。そのため、特許文献１では、Ｃｕの割合が０．９ｗｔ％以上のＳｎ−Ｃｕはんだを用いて、半導体素子を被接合部材に接合すると説明している。より好ましくは、上記したように、Ｓｎ−ＣｕはんだのＣｕの割合を３．０〜７．０ｗｔ％に調整すると説明している。しかしながら、Ｓｎ−Ｃｕはんだを構成しているＣｕの割合が増加すると、はんだの融点（又は、液相温度）が上昇する。例えば、Ｓｎ３．０Ｃｕはんだの場合、液相温度は３１０℃を越える。融点（液相温度）が高いはんだを用いる場合、半導体素子が損傷することを防止するために、半導体素子の耐熱性を高くすることが必要となる。本明細書では、半導体素子の耐熱性を向上させることなく、被接合部材の表面にＣｕ６Ｓｎ５化合物が形成されている半導体装置を実現する技術を開示する。
本明細書が開示する半導体装置は、半導体素子と、半導体素子に接合されているとともにニッケル層が設けられている被接合部材と、被接合部材を接合している接合層を備えている。接合層は、はんだ部と、Ｃｕ６Ｓｎ５部を備えている。はんだ部は、母材の構成元素に少なくともすずを含んでいる。また、はんだ部は、母材の内部に単体の銅を有している。Ｃｕ６Ｓｎ５部は、ニッケル層に接している。また、接合層に含まれている銅元素の割合は、２．０ｗｔ％以上である。
なお、本明細書でいう「はんだ部」とは、半導体素子と被接合部材を接合している接合層の一部を意味する。これに対し、接合層を形成する材料（すなわち、接合層を形成するために溶融される材料であって、溶融前の材料）を、「はんだ材料」と称し、「はんだ部」とは区別する。また、「Ｃｕ６Ｓｎ５部（又は、Ｃｕ６Ｓｎ５）」は、Ｃｕの一部がＮｉに置換された化合物を含む。すなわち、「Ｃｕ６Ｓｎ５部（又は、Ｃｕ６Ｓｎ５）」には、（Ｃｕ，Ｎｉ）６Ｓｎ５が含まれる。例えば、Ｎｉが添加されたＳｎ−Ｃｕはんだを用いると、Ｃｕ６Ｓｎ５にＮｉが固溶し、（Ｃｕ，Ｎｉ）６Ｓｎ５が形成される。Ｃｕ６Ｓｎ５と（Ｃｕ，Ｎｉ）６Ｓｎ５は、実質的に同じ機能を奏する。被接合部材は、半導体素子に直接接合されている部材に限定されるものではなく、半導体素子に接合されている部材に接合されている部材も含む。すなわち、本明細書でいう被接合部材とは、半導体素子に直接又は間接的に接合されている部材のことをいう。
上記の半導体装置では、はんだ部が、母材に含まれている単体のＣｕを備えている。このことは、半導体素子と被接合部材を接合するために用いたはんだ材料の母材に、単体のＣｕが含まれていたことを示している。なお、単体のＣｕは、母材を構成していない。はんだ材料の母材に含まれている単体のＣｕは、半導体素子と被接合部材を接合するためにはんだ材料を溶融させ、その後、硬化させるときに、Ｃｕ６Ｓｎ５部を生成するためのＣｕ成分になり得る。そのため、このはんだ材料を用いて接合を行うと、はんだ材料の母材中のＣｕの割合（すなわち、母材に合金として存在するＣｕの割合）が低くても、Ｃｕ６Ｓｎ５部を得ることができる。例えば、母材の内部に単体のＣｕが導入されているはんだ材料を用いて半導体素子と被接合部材を接合すると、はんだ材料の母材に合金として含まれるＣｕの割合が０．９ｗｔ％未満であっても、接合層の一部にＣｕ６Ｓｎ５部を得ることができる。特に、この半導体装置では、接合層に含まれている銅元素の割合が２．０ｗｔ％以上である。このように、接合層が２．０ｗｔ％以上の銅を含んでいれば、確実にＣｕ６Ｓｎ５部を得ることができる。また、このようにはんだ材料の母材の内部に単体のＣｕが導入されていることで、はんだ材料の母材に合金として含まれるＣｕの割合を低くすることができる。したがって、はんだ材料の融点（または、液相温度）を低くすることができる。このため、半導体素子に高い耐熱性を要求する必要がない。
本明細書で開示する半導体装置の製造方法は、半導体素子と、ニッケル層が設けられている被接合部材とを、はんだ材料によって接合する工程を有する。はんだ材料の母材の構成元素には、少なくもすずが含まれている。はんだ材料は、母材の内部に単体の銅を有している。はんだ材料に含まれる銅元素の割合が２．０ｗｔ％以上である。
半導体装置の概略図を示す。 図１の破線で囲った部分の拡大図を示す。 Ｃｕ−Ｓｎ二元系状態図を示す。 図３の部分拡大図（Ｓｎ：８０−１００）を示す。 実施例１について、半導体素子と被接合部材の接合界面のＳＥＭ写真を示す。 比較例１について、半導体素子と被接合部材の接合界面のＳＥＭ写真を示す。
図１を参照し、半導体装置１００について説明する。半導体装置１００は、２枚の金属板２，１０の間に半導体素子６を配置し、樹脂８でモールドしたものである。金属板２，１０は、半導体装置１００の電極板に相当する。また、金属板２，１０は、半導体素子６の熱を外部に放出する放熱板にも相当する。金属板２，１０の一方の面は、樹脂８の表面に露出している。なお、図１では、半導体素子６に接続されている端子、ボンディングワイヤ等の図示を省略している。
半導体素子６と金属板２の間に、接合層４が設けられている。より詳細には、半導体素子６の金属板２側（以下、裏面と称する）に設けられている電極６ａが、金属板２にはんだ接合されている。また、半導体素子６の金属板１０側（以下、表面と称する）に設けられている電極６ｂが、金属製のスペーサ１４の裏面にはんだ接合されている。スペーサ１４の表面が、金属板１０の裏面にはんだ接合されている。すなわち、半導体素子６と金属板２が接合層４によって接合されており、半導体素子６とスペーサ１４が接合層１６によって接合されており、スペーサ１４と金属板１０が接合層１２によって接合されている。金属板１０は、半導体素子６に間接的に接合されているといえる。金属板２，１０及びスペーサ１４は、被接合部材の一例である。
なお、半導体素子６、金属板２，１０、スペーサ１４、接合層４，１２，１６の表面は、プライマ（図示省略）で被覆されている。プライマを用いることにより、樹脂８と、半導体素子６、金属板２，１０、スペーサ１４、接合層４，１２，１６との接合性が向上する。プライマには熱硬化性のポリイミド系樹脂が用いられており、樹脂８にはエポキシ系樹脂が用いられている。
図２は、金属板２と接合層４の界面を模式的に示している。図２に示すように、金属板２は、Ｃｕ部２ｂとＮｉ膜２ａを備えている。Ｃｕ部２ｂは、板状である。Ｎｉ膜２ａが、Ｃｕ部２ｂの表面を覆っている。Ｎｉ膜２ａの厚みは、２〜２０μｍに調整されている。接合層４は、はんだ部４ａとＣｕ６Ｓｎ５部４ｂを備えている。はんだ部４ａには、粒状のＣｕ２０（単体のＣｕ）が、母材であるＳｎ０．７Ｃｕの内部に分散している。以下の説明では、粒状のＣｕ２０を、Ｃｕボール２０と称することがある。なお、電極６ａの表面にもＣｕ部とＣｕ部の表面を覆っているＮｉ膜が設けられている。そのため、電極６ａと接合層４の界面も、金属板２と接合層４の界面と同様の構成を有している。
Ｃｕボール２０は、はんだ部４ａ内に１．３ｗｔ％含まれている。また、上記した通り、はんだ部４ａの母材はＳｎ０．７Ｃｕなので、母材にも合金としてＣｕが含まれている。はんだ部４ａ全体の重量に対するＣｕの割合は、２．０ｗｔ％である。Ｃｕ６Ｓｎ５部４ｂは、Ｎｉ膜２ａに接している。Ｃｕ６Ｓｎ５部４ｂの厚みは、３〜２０μｍに調整されている。Ｃｕ６Ｓｎ５部４ｂは、金属板２と半導体素子６を接合したときに、両者を接合するはんだ材料（１．３ｗｔ％のＣｕボール２０を含むＳｎ０．７Ｃｕはんだ）から析出したものである。なお、Ｃｕ６Ｓｎ５部４ｂの厚みは、はんだ部４ａの厚みと比較して極めて薄い。そのため、金属板２と半導体素子６を接合する前のはんだ材料の構成と、金属板２と半導体素子６を接合した後のはんだ部４ａの構成は、ほぼ等しい。
金属板２に半導体素子６を接合する工程について説明する。電極６ａの表面にＮｉが形成された半導体素子６と、Ｃｕ板の表面にＮｉを電解めっきした金属板２を用意する。次に、はんだ材料を用いて、半導体素子６の電極６ａと金属板２を接合する。上述したように、はんだ材料は、はんだ部４ａとほぼ同じ構成を有する。すなわち、はんだ材料の母材は、Ｓｎ０．７Ｃｕである。はんだ材料の母材の内部には、Ｃｕボール２０が分散した状態で含まれている。はんだ材料全体の重量に対するＣｕの割合は、２．０ｗｔ％である。接合工程では、まず、はんだ材料を金属板２のＮｉ膜２ａと半導体素子６の電極６ａに接触するように配置する。次に、加熱によりはんだ材料を溶融し、その後、はんだ材料を硬化させる。はんだ材料が硬化することにより、接合層４が形成される。接合層４を介して金属板２のＮｉ膜２ａと半導体素子６の電極６ａが接合される。
はんだ材料が硬化する際には、Ｎｉ膜２ａの表面に、Ｃｕ６Ｓｎ５が析出する。これによって、図２に示すように、Ｃｕ６Ｓｎ５部４ｂが形成される。なお、従来は、はんだ材料を構成するＣｕの割合を低くすると、Ｎｉ膜の表面にＣｕ６Ｓｎ５が析出しない。これに対し、本実施形態では、はんだ材料の母材中にＣｕボール２０が分散されている。Ｃｕボール２０は、Ｃｕ６Ｓｎ５の材料となり得る。したがって、はんだ材料を構成するＣｕの割合が低い（０．７ｗｔ％）にも係らず、はんだ材料が硬化する際にＣｕ６Ｓｎ５部４ｂを形成することができる。なお、上記した通り、母材とＣｕボールを含むはんだ材料中のＣｕの割合は、２．０ｗｔ％となっている。はんだ材料中のＣｕの割合が２．０ｗｔ％であると、確実にＣｕ６Ｓｎ５部４ｂを形成することができる。
はんだ材料がＣｕボール２０を含むことによって、はんだ材料の母材に合金として含まれるＣｕの割合は、０．７ｗｔ％と低く抑えられている。このように、はんだ材料の母材に含まれるＣｕの割合を低く抑えることによって、はんだ材料の融点（又は液相温度）を低減することができる。なお、図３に示すように、Ｓｎ０．７Ｃｕの融点は、２２７℃であり、Ｓｎ２．０Ｃｕの液相温度（２７０〜２８０℃）より低い。半導体素子６と金属板２を接合するときに、Ｃｕボールを含まないＳｎ２．０Ｃｕからなるはんだ材料で接合する場合と比較して、半導体素子６に加わる温度を低くすることができる。したがって、本実施形態の方法によれば、はんだ接合工程において半導体素子６に加わる温度を低くすることができる。
なお、金属板１０は、金属板２と同様に、Ｃｕ板の表面にＮｉを電解めっきしたものである。スペーサ１４は、Ｃｕ板の両面（表面及び裏面）にＮｉを電解めっきしたものである。また、電極６ｂの表面にもＮｉが形成されている。電極６ｂとスペーサ１４，スペーサ１４と金属板１０の接合部分は、半導体素子６と金属板２の接合部分と実質的に同じ構造である。そのため、半導体素子６と接合層１６の界面，スペーサ１４と接合層１６の界面，スペーサ１４と接合層１２の界面，金属板１０と接合層１２の界面についての説明は、金属板２と接合層４の界面を説明することにより省略する。
半導体装置１００の利点を説明する。上記したように、Ｃｕ６Ｓｎ５部４ｂが、はんだ部４ａとＮｉ膜２ａの間に設けられている。そのため、Ｃｕ６Ｓｎ５部４ｂがバリア層として機能し、半導体素子６が発熱しても、はんだ部４ａとＮｉ膜２ａが反応することを抑制することができる。なお、はんだ部４ａとＮｉ膜２ａの反応がＣｕ部２ｂまで到達すると、金属層２が半導体素子６から剥離することがある。Ｃｕ６Ｓｎ５部４ｂにより、このような剥離を防止することができる。
また、はんだ材料がＣｕボール２０を含むことによって、はんだ材料が溶融したときに、はんだ材料の形状が大きく変化することを抑制することができる。具体的には、はんだ材料が溶解したときに、金属層２と半導体素子６の間からはんだ材料が流れ出し、金属層２と半導体素子６が接触することを防止することができる。換言すると、Ｃｕボール２０を含むはんだ材料は、金属層２と半導体素子６が接触することを防止するスペーサとして機能することができる。
図５は、Ｓｎ０．７Ｃｕからなる母材の内部にＣｕボールが１．３ｗｔ％導入されたはんだ材料を用いて半導体素子と金属板（Ｎｉ膜を成膜したＣｕ板）を接合したときの、はんだ部と金属板の接合界面のＳＥＭ写真を示している（実施例１）。また、図６は、Ｃｕボールを含まないＳｎ０．７Ｃｕからなるはんだ材料を用いて半導体素子と金属板を接合したときの、はんだ部と金属板の接合界面のＳＥＭ写真を示している（比較例１）。
実施例１及び比較例１は、はんだ材料の母材が同一（Ｓｎ０．７Ｃｕはんだ）なので、はんだ材料の融点は等しい。図６に示しているように、比較例１では、Ｎｉ層２ａとはんだ部４ａの間にＣｕ６Ｓｎ５層が形成されず、Ｎｉ３Ｓｎ４層が形成されている。この結果は、母材に含まれるＣｕの割合が少ない（０．７ｗｔ％）と、Ｃｕ６Ｓｎ５層が形成されないことを示している。比較例１の場合、半導体装置を駆動することにより接合層が高温になると、はんだ部のＳｎが拡散し、Ｎｉ３Ｓｎ４層が成長する。
それに対して、実施例１では、Ｎｉ層２ａとはんだ部４ａの間にＣｕ６Ｓｎ５部４ｂが形成されている。Ｓｎ０．７Ｃｕからなる母材の内部にＣｕボールを１．３ｗｔ％分散することにより、半導体素子と金属板を接合するときの温度を上昇させることなく、金属板の表面にＣｕ６Ｓｎ５部を形成することができる。
上記実施例では、Ｓｎ０．７Ｃｕからなる母材にＣｕボールを１．３ｗｔ％分散したはんだ材料で半導体素子と金属板を接合した例を示したが、Ｓｎからなる母材（すず１００％）にＣｕボールを２．０ｗｔ％分散したはんだ材料で半導体素子と金属板を接合しても同様の結果が得られる。なお、Ｓｎからなる母材の融点は２３２℃であり、Ｓｎ２．０Ｃｕからなるはんだ材料の液相温度（２７０〜２８０℃）より低い。
上記実施例では、半導体素子６の電極６ａ，６ｂ、金属板２，１０、スペーサ１４の各々が、Ｃｕ部（Ｃｕ板）とＣｕ部の表面を覆うＮｉ膜を備える半導体装置について説明した。しかしながら、電極６ａ，６ｂ、金属板２，１０、スペーサ１４の少なくとも１つが、Ｃｕ部とＣｕ部の表面を覆うＮｉ膜を備えた構造であればよい。半導体装置では、熱に起因する接合部の不具合は、製造工程における加熱、環境温度、半導体素子の発熱等によって起こり易さが異なる。半導体装置１００の場合、熱に起因する不具合が発生し易い部位は、半導体素子６と直接接触する部位である。すなわち、半導体装置１００の場合、金属板２と半導体素子６の間、半導体素子６とスペーサ１４の間で不具合が発生しやすい。特に、半導体素子６とスペーサ１４の間で不具合が発生しやすい。本明細書で開示する接合層（母材内に単体の銅を有するはんだ部と、ニッケル層に接しているＣｕ６Ｓｎ５部）に関する技術は、上記した不具合が発生しやすい部位にのみ適用してもよい。
以下、本明細書で開示する半導体装置で用いるはんだ材料の特徴をまとめる。はんだ材料は、構成元素に少なくともすずが含まれている母材（以下、はんだ母材と称することがある）と、はんだ母材の内部に導入されている単体の銅を有する。はんだ母材は、すずの割合が１００％（Ｃｕ含有率０ｗｔ％）であってよい。また、はんだ母材がＳｎ−Ｃｕはんだの場合、はんだ母材のＣｕ含有率は、０．３ｗｔ％以上であってよく、好ましくは０．５ｗｔ％以上であってよい。特に好ましくは、Ｓｎ０．７Ｃｕ（Ｃｕ含有率０．７％）である。また、はんだ母材のＣｕ含有率は、７．６ｗｔ％以下であってよく、好ましくは５．０ｗｔ％以下であってよく、特に好ましくは４．０ｗｔ％以下であってよい。
以下、本明細書で開示する半導体装置の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
半導体装置は、半導体素子と、半導体素子に接合されているとともにニッケル層が設けられている被接合部材と、被接合部材を接合している接合層を備えている。接合層は、はんだ部と、ニッケル層に接しているＣｕ６Ｓｎ５部を備えていてよい。はんだ部は、母材の構成元素に少なくともすずが含まれていてよい。また、はんだ部は、母材の内部に単体の銅（Ｃｕ）を含んでいてよい。接合層に含まれるＣｕ元素の割合は、２．０ｗｔ％以上であってよい。
はんだ部の母材は、すず（Ｓｎ）の割合が１００％であってもよい。また、はんだ部の母材は、ＳｎとＣｕの化合物（Ｓｎ−Ｃｕはんだ）であってもよい。単体のＣｕは、はんだ部の母材を構成していなくてよい。単体のＣｕは、粒状であってよい。単体のＣｕは、半導体素子と被接合部材を接合する前に、予めはんだ材料の母材に分散されていてよい。Ｃｕ６Ｓｎ５部は、半導体素子と被接合部材を接合するときに、被接合部材の表面（ニッケル層の表面）に析出したものであってよい。
はんだ部の母材がＳｎ−Ｃｕはんだの場合、母材のＣｕ含有率は、０．３ｗｔ％以上であってよく、好ましくは０．５ｗｔ％以上であってよい。図３から明らかなように、Ｓｎ０．３Ｃｕはんだ及びＳｎ０．５Ｃｕはんだは、液相から固相に相変態するときに、η（イータ）相の化合物（Ｃｕ６Ｓｎ５）が形成される。Ｓｎ−Ｃｕはんだに含まれるＣｕ含有率を０．３ｗｔ％以上に調整することにより、はんだ材料の母材内において単体のＣｕの分散が不十分であっても、ニッケル層の表面にＣｕ６Ｓｎ５部を形成することができる。Ｃｕ含有率を０．５ｗｔ％以上に調整することにより、より確実にＣｕ６Ｓｎ５部を形成することができる。また、「Ｓｎ−Ｃｕはんだ」とは、すずと銅を主成分とする合金の総称であり、すず，銅以外に、例えばＮｉ，Ｐ（リン），Ｂｉ（ビスマス），Ｓｂ（アンチモン），Ａｇ（銀）等を含んでいてもよい。
はんだ部の母材のＣｕ含有率は、７．６ｗｔ％以下であってよく、好ましくは５．０ｗｔ％以下であってよく、特に好ましくは４．０ｗｔ％以下であってよい。図３及び４に示すように、Ｓｎ−Ｃｕはんだの場合、Ｃｕ含有率が７．６ｗｔ％を超えると、母材が液相から固相に相変態するときに、ε（イプシロン）相の化合物（Ｃｕ３Ｓｎ）が形成される。それに対して、Ｃｕ含有率が７．６ｗｔ％以下であれば、母材が液相から固相に相変態するときに、η（イータ）相の化合物（Ｃｕ６Ｓｎ５）が形成される。はんだ部の母材のＣｕ含有率を７．６ｗｔ％以下にすることにより、確実にＣｕ６Ｓｎ５部を形成することができる。
図４に示すように、Ｃｕ含有率が５．０ｗｔ％のＳｎ−Ｃｕはんだ（Ｓｎ５．０Ｃｕはんだ）は、融点が３５０℃である。半導体素子で用いられる一般的な素子保護膜は、３５０℃を超えると劣化することがある。そのため、Ｃｕ含有率が５．０ｗｔ％を超える場合、素子保護膜の劣化を抑制するための対策を施すことが必要となる。はんだ部の母材のＣｕ含有率を５．０ｗｔ％以下に調整（はんだ材料の母材のＣｕ含有率を５．０ｗｔ％以下に調整）することにより、特別な対策を施すことなく、素子保護膜が劣化することを抑制することができる。
図４に示すように、Ｃｕ含有率が４．０ｗｔ％のＳｎ−Ｃｕはんだ（Ｓｎ４．０Ｃｕはんだ）は、融点が３３０℃である。半導体素子で用いる電極は、材質によっては、３３０℃を超えると割れることがある。そのため、Ｃｕ含有率が４．０ｗｔ％を超える場合、電極の材質を制限する等、電極の割れを防止する対策を行うことが必要となる。Ｃｕ含有率を４．０ｗｔ％以下に調整することにより、特別な対策を施すことなく、電極の割れが抑制された半導体装置を得ることができる。なお、Ｓｎ０．１〜７．６Ｃｕにおいてはんだ材料の母材の融点が最も低くなることより、はんだ部の母材（及びはんだ材料の母材）は、Ｓｎ０．７Ｃｕ（Ｃｕ含有率０．７％）であることが特に好ましい。
接合層（はんだ部の母材，単体のＣｕ及びＣｕ６Ｓｎ５部）に含まれるＣｕ元素の割合は、２．０ｗｔ％以上であってよく、より好ましくは３．０ｗｔ％以上であってよい。図３及び図４から明らかなように、Ｓｎ２．０Ｃｕはんだ及びＳｎ２．０Ｃｕはんだは、液相から固相に相変態するときに、η（イータ）相の化合物（Ｃｕ６Ｓｎ５）が形成される。すなわち、接合層に含まれるＣｕの割合を２．０ｗｔ％以上に調整することにより、Ｃｕ６Ｓｎ５部をニッケル層の表面に確実に形成することができる。また、接合層に含まれるＣｕ元素の割合を３．０ｗｔ％以上に調整することにより、Ｃｕ６Ｓｎ５部をニッケル層の表面により安定して形成することができる。なお、単体のＣｕの割合は、はんだ部の母材を構成しているＣｕの割合に応じて調整してよい。上記したように、Ｃｕ６Ｓｎ５部を確実に形成するという観点より、接合層に含まれるＣｕ元素の割合は、７．６ｗｔ％以下であることが好ましい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：被接合部材
２ａ：ニッケル層
４：接合層
４ａ：はんだ部
４ｂ：Ｃｕ６Ｓｎ５部
６：半導体素子
１００：半導体装置

Claims (5)

  1. 半導体素子と、半導体素子に接合されているとともにニッケル層が設けられている被接合部材と、前記被接合部材を接合している接合層と、を備えており、
    前記接合層が、
    母材の構成元素に少なくもすずが含まれているとともに前記母材の内部に単体の銅を有するはんだ部と、
    前記ニッケル層に接しているＣｕ６Ｓｎ５部と、
    を備えており、
    前記接合層に含まれている銅元素の割合が、２．０ｗｔ％以上である半導体装置。
  2. 前記接合層に含まれている前記銅元素の割合が、７．６ｗｔ％以下である請求項１に記載の半導体装置。
  3. 前記母材は、すずと銅を主成分とした合金である請求項１又は２に記載の半導体装置。
  4. 前記母材は、Ｓｎ０．７Ｃｕが主成分とした合金である請求項３に記載の半導体装置。
  5. 半導体素子とニッケル層が設けられている被接合部材とを、はんだ材料によって接合する工程を有し、
    前記はんだ材料の母材の構成元素に少なくもすずが含まれており、
    前記はんだ材料が、前記母材の内部に単体の銅を有しており、
    前記はんだ材料に含まれる銅元素の割合が、２．０ｗｔ％以上である半導体装置の製造方法。
JP2014221341A 2014-10-30 2014-10-30 半導体装置とその製造方法 Active JP6287759B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014221341A JP6287759B2 (ja) 2014-10-30 2014-10-30 半導体装置とその製造方法
CN201510708562.6A CN105575928B (zh) 2014-10-30 2015-10-27 半导体装置和制造半导体装置的方法
KR1020150149160A KR102004577B1 (ko) 2014-10-30 2015-10-27 반도체 장치와 반도체 장치의 제조 방법
US14/924,194 US9824994B2 (en) 2014-10-30 2015-10-27 Semiconductor device in which an electrode of a semiconductor element is joined to a joined member and methods of manufacturing the semiconductor device
EP15191893.5A EP3021355A1 (en) 2014-10-30 2015-10-28 Method of joining a semiconductor element to a joined member using a tin-containing solder material with copper particles dispersed therein and corresponding semiconductor device
TW104135422A TWI611536B (zh) 2014-10-30 2015-10-28 半導體裝置及半導體裝置的製造方法
BR102015027628-1A BR102015027628B1 (pt) 2014-10-30 2015-10-30 Dispositivo semicondutor e método de fabricação de dispositivo semicondutor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014221341A JP6287759B2 (ja) 2014-10-30 2014-10-30 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2016092063A true JP2016092063A (ja) 2016-05-23
JP6287759B2 JP6287759B2 (ja) 2018-03-07

Family

ID=54364126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014221341A Active JP6287759B2 (ja) 2014-10-30 2014-10-30 半導体装置とその製造方法

Country Status (7)

Country Link
US (1) US9824994B2 (ja)
EP (1) EP3021355A1 (ja)
JP (1) JP6287759B2 (ja)
KR (1) KR102004577B1 (ja)
CN (1) CN105575928B (ja)
BR (1) BR102015027628B1 (ja)
TW (1) TWI611536B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659892B2 (en) 2014-10-30 2017-05-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
US9824994B2 (en) 2014-10-30 2017-11-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device in which an electrode of a semiconductor element is joined to a joined member and methods of manufacturing the semiconductor device
JP2018085360A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法
US10312211B2 (en) 2015-11-16 2019-06-04 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor device
WO2021250947A1 (ja) * 2020-06-08 2021-12-16 日立Astemo株式会社 半導体装置、および半導体装置の製造方法
WO2022244395A1 (ja) * 2021-05-18 2022-11-24 富士電機株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7180392B2 (ja) * 2019-01-11 2022-11-30 株式会社デンソー 半導体装置及びその製造方法
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264366A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 電子機器
JP2007067158A (ja) * 2005-08-31 2007-03-15 Hitachi Ltd 半導体装置および半導体装置の製造方法
US20090243089A1 (en) * 2008-03-31 2009-10-01 Infineon Technologies Ag Module including a rough solder joint
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
JP2011023721A (ja) * 2009-07-13 2011-02-03 Lsi Corp 銅の追加によるハンダ相互接続の改良
JP2014199852A (ja) * 2013-03-29 2014-10-23 独立行政法人産業技術総合研究所 接合方法及び半導体モジュールの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
JP2005340275A (ja) 2004-05-24 2005-12-08 Denso Corp 電子部品接合体、その製造方法、およびそれを含む電子装置
DE112007001029B4 (de) 2006-04-28 2014-07-17 Denso Corporation Lötformteil, dessen Herstellung und Elektronikbauteil
KR101004589B1 (ko) 2006-09-01 2010-12-29 센주긴조쿠고교 가부시키가이샤 기능 부품용 리드와 그 제조 방법
US8211752B2 (en) 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
JP2011044624A (ja) 2009-08-24 2011-03-03 Hitachi Ltd 半導体装置および車載用交流発電機
JP5517694B2 (ja) 2010-03-29 2014-06-11 株式会社 日立パワーデバイス 半導体装置
US8802553B2 (en) 2011-02-10 2014-08-12 Infineon Technologies Ag Method for mounting a semiconductor chip on a carrier
JP5557788B2 (ja) 2011-04-07 2014-07-23 株式会社 日立パワーデバイス 電子装置の製造方法
EP2824696B1 (en) * 2012-03-07 2021-05-05 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacture thereof
JP5677346B2 (ja) 2012-03-22 2015-02-25 株式会社日立製作所 半導体素子、半導体装置、半導体装置の製造方法及び接続材料
US8814030B2 (en) * 2012-04-17 2014-08-26 Toyota Motor Engineering & Manufacturing North America, Inc. Improvements of long term bondline reliability of power electronics operating at high temperatures
JP6281468B2 (ja) * 2014-10-30 2018-02-21 トヨタ自動車株式会社 半導体装置とその製造方法
JP6287759B2 (ja) 2014-10-30 2018-03-07 トヨタ自動車株式会社 半導体装置とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264366A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 電子機器
JP2007067158A (ja) * 2005-08-31 2007-03-15 Hitachi Ltd 半導体装置および半導体装置の製造方法
US20090243089A1 (en) * 2008-03-31 2009-10-01 Infineon Technologies Ag Module including a rough solder joint
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
JP2011023721A (ja) * 2009-07-13 2011-02-03 Lsi Corp 銅の追加によるハンダ相互接続の改良
JP2014199852A (ja) * 2013-03-29 2014-10-23 独立行政法人産業技術総合研究所 接合方法及び半導体モジュールの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659892B2 (en) 2014-10-30 2017-05-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
US9824994B2 (en) 2014-10-30 2017-11-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device in which an electrode of a semiconductor element is joined to a joined member and methods of manufacturing the semiconductor device
US10312211B2 (en) 2015-11-16 2019-06-04 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor device
JP2018085360A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法
WO2021250947A1 (ja) * 2020-06-08 2021-12-16 日立Astemo株式会社 半導体装置、および半導体装置の製造方法
JP2021193720A (ja) * 2020-06-08 2021-12-23 日立Astemo株式会社 半導体装置、および半導体装置の製造方法
JP7428595B2 (ja) 2020-06-08 2024-02-06 日立Astemo株式会社 半導体装置、および半導体装置の製造方法
WO2022244395A1 (ja) * 2021-05-18 2022-11-24 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
BR102015027628B1 (pt) 2021-11-03
JP6287759B2 (ja) 2018-03-07
TWI611536B (zh) 2018-01-11
TW201622089A (zh) 2016-06-16
US9824994B2 (en) 2017-11-21
CN105575928A (zh) 2016-05-11
KR20160052342A (ko) 2016-05-12
US20160126207A1 (en) 2016-05-05
BR102015027628A2 (pt) 2016-09-27
CN105575928B (zh) 2018-12-11
KR102004577B1 (ko) 2019-07-26
EP3021355A1 (en) 2016-05-18

Similar Documents

Publication Publication Date Title
JP6287759B2 (ja) 半導体装置とその製造方法
US9659892B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI505899B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
JP6287682B2 (ja) 接合体及びパワーモジュール用基板
WO2015029813A1 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
JP5614507B2 (ja) Ｓｎ−Ｃｕ系鉛フリーはんだ合金
JP2009147111A (ja) 接合材、その製造方法および半導体装置
JP2017092399A (ja) 半導体装置の製造方法
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
JP2007123566A (ja) 半導体装置およびその製造方法
WO2011036829A1 (ja) 半導体装置及びその製造方法
JP2017130547A (ja) 半導体装置の製造方法
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
JP2020155761A (ja) 接合構造及び液相拡散接合方法
JP2004289113A (ja) 金属電極とこれを用いた接合方法
JP7320446B2 (ja) 半導体装置およびその製造方法
JP2018149580A (ja) 接合用多層シート及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R151 Written notification of patent or utility model registration

Ref document number: 6287759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250