JP2016085670A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2016085670A
JP2016085670A JP2014219215A JP2014219215A JP2016085670A JP 2016085670 A JP2016085670 A JP 2016085670A JP 2014219215 A JP2014219215 A JP 2014219215A JP 2014219215 A JP2014219215 A JP 2014219215A JP 2016085670 A JP2016085670 A JP 2016085670A
Authority
JP
Japan
Prior art keywords
substrate
memory device
housing
fixing
fixing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014219215A
Other languages
English (en)
Inventor
武史 生田
Takeshi Ikuta
武史 生田
雄太 山田
Yuta Yamada
雄太 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Information Systems Japan Corp
Original Assignee
Toshiba Corp
Toshiba Information Systems Japan Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Information Systems Japan Corp filed Critical Toshiba Corp
Priority to JP2014219215A priority Critical patent/JP2016085670A/ja
Priority to TW104128915A priority patent/TW201616734A/zh
Priority to CN201510553468.8A priority patent/CN105551515A/zh
Priority to US14/844,409 priority patent/US20160118753A1/en
Publication of JP2016085670A publication Critical patent/JP2016085670A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/02Details
    • H05K5/0256Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms
    • H05K5/026Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms having standardized interfaces
    • H05K5/0278Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms having standardized interfaces of USB type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

【課題】本実施形態は、筐体内に基板を固定出来る半導体記憶装置を提供する。
【解決手段】実施形態に係る半導体記憶装置は、基板10と筐体とを備える。基板10は、データを記憶可能なメモリと、メモリを制御するコントローラが設けられている。筐体は、第1及び第2の筐体部品を含み、内部に基板10を保持する。第1の筐体部品は、弾性を有し且つ基板10に接する固定部3を備える。
【選択図】図3

Description

本実施形態は、半導体記憶装置に関する。
近年、パーソナルコンピュータ(PC)等の電子機器に利用される脱着可能な記憶媒体として、フラッシュメモリを内蔵し、ユニバーサルシリアルバス(Universal Serial Bus:USB)コネクタを備えたUSBメモリ装置が知られている。
米国特許7,337,261号
筐体内に基板を固定出来る半導体記憶装置を提供する。
実施形態に係る半導体記憶装置は、基板と筐体とを備える。基板は、データを記憶可能なメモリと、メモリを制御するコントローラが設けられている。筐体は、第1及び第2の筐体部品を含み、内部に基板を保持する。第1の筐体部品は、弾性を有し且つ基板に接する固定部を備える。
第1実施形態に係るUSBメモリ装置の斜視図。 第1実施形態に係るUSBメモリ装置の分解図。 第1実施形態に係るUSBメモリ装置のA−A線に沿った断面図。 第1実施形態に係るUSBメモリ装置のB−B線に沿った断面図。 第1実施形態に係る固定部3と短い幅の基板10の接触を示す図。 第1実施形態に係る固定部3と長い幅の基板10の接触を示す図。 第2実施形態の第1例に係るUSBメモリ装置のA−A線に沿った断面図。 第2実施形態の第2例に係るUSBメモリ装置のA−A線に沿った断面図。 第2実施形態の第3例に係るUSBメモリ装置のA−A線に沿った断面図。 第2実施形態の第4例に係るUSBメモリ装置のA−A線に沿った断面図。 第3実施形態の第1例に係るUSBメモリ装置のB−B線に沿った断面図。 第3実施形態の第2例に係るUSBメモリ装置のB−B線に沿った断面図。 第3実施形態の第3例に係るUSBメモリ装置のB−B線に沿った断面図。 変形例の第1例に係るUSBメモリ装置の斜視図。 変形例の第1例に係るUSBメモリ装置の分解図。
以下、実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
1.第1実施形態
第1実施形態に係る半導体記憶装置について説明する。
1.1 USBメモリ装置の構成について
まず本実施形態に係るUSBメモリ装置の構成について、図1及び図2を用いて説明する。図1は、本実施形態に係るUSBメモリ装置の斜視図であり、図2は、図1に示すUSBメモリ装置を分解した図である。
図1及び図2に示すように、USBメモリ装置は、基板10、筐体部品1、筐体部品2、封止部材20を備えている。
基板10は、その上面に設けられた4つの動作用端子11を備えている。更に基板10は、例えば裏面に図示せぬメモリ、コントローラ、及び半導体素子(抵抗やキャパシタなどの受動素子及び/またはトランジスタなどの能動素子)とこれらに接続される回路を備え、更にこれらのメモリ、コントローラ、、半導体素子、及び回路を保護するための封止樹脂を備えている。なお、基板10は、例えばプリント回路基板(PCB;Prited circuit board)であっても良い。
メモリは、データを記憶可能な例えばNAND型フラッシュメモリである。また、コントローラは、このメモリを制御する。なお、メモリ及びコントローラは例えば1つの半導体チップで形成されても良いし、独立した別々の半導体チップであっても良い。更に、メモリとコントローラを別々の半導体チップとした場合、これらを1つのパッケージにしたSiP(Syetem in a package)であっても良い。
動作用端子11は、USBメモリ装置が接続される外部機器(ホスト機器)と電気的な接続を図るための端子である。4つの動作用端子11は、外部機器から電源電圧を受信する端子や制御信号やデータを送受信する端子、基準電位(例えば接地電位)を受信するための端子を含む。もちろん、動作用端子11の数は4つに限らず、3つ以下または5つ以上の場合であっても良い。
筐体部品1及び2は、例えば絶縁性の樹脂で形成されている。そして筐体部品1及び2が組み合わされることにより筐体が形成される。そして筐体は、内部に基板10及び封止部材20の一部を保持する。外部機器と接続される際、筐体の一端が外部機器のUSBポートに差し込まれることで、動作用端子11は外部機器と電気的に接続される。
筐体部品2は、基板10を固定するための固定部3及び台座5を内部に有し、筐体部品1は、固定部3を支持するための支持部4を内部に有する。以下、筐体部品1及び2において、筐体の内部(あるいは内側)となる部分及び面を、筐体部品1及び2の内部(あるいは内側)と定義する。
台座5は、例えば絶縁性の樹脂で形成されており、基板10がその上面に配置される。
固定部3は、弾性を有する例えば絶縁性の樹脂で形成されている。
支持部4は、例えば絶縁性の樹脂で形成されている。
そして筐体部品1及び2を組み合わせた際、支持部4は、固定部3に接触して、固定部3を基板側に押す働きをする。これにより固定部3は、基板側に向けて変形し、基板10と接触する。この結果、基板10は固定部3に押さえられて、筐体内部にその位置が固定される。
封止部材20は、例えば絶縁性の樹脂で形成されている。そして封止部材20は、その一部が筐体内部に挿入されることで、筐体の他端(USBポートに差し込まれる反対側)を封する。
上記USBメモリ装置において、組み立て時に固定部3が基板10を固定する様子について、図3及び図4を用いて更に詳細に説明する。以下の説明では、図3において、第2方向に沿った図面左側をUSBメモリ装置の左側、図面右側をUSBメモリ装置の右側と定義し、図4において、第1方向に沿った図面左側をUSBメモリ装置の前方、図面右側をUSBメモリの後方と定義する。
図3に示すように基板10の背面は台座5と接している。固定部3は、その断面が台形の形状をしており、基板10の外側、つまり基板10と筐体部品2の側面との間に左右1つずつ配置される。左右に配置された2つの固定部3の間隔は、例えば2つの固定部3の向かい合う面(図3において、参照符号P3_1で示される面であり、以下、「固定部3の第1面」と呼ぶ)の底部の間隔をWb3とし、基板10の幅をW10とすると、Wb3>W10の関係にある。よって、筐体部品1及び2を組み立てる前の段階では、2つの固定部3のうち少なくとも1つは、基板10と接触していない。
筐体部品1の支持部4は、台形の断面形状を有する。そして支持部4は、筐体部品1及び2を組み合わせた際、その先端が、固定部3における筐体部品2の側面と向かい合う面(図3のP3_2で示される面であり、以下、「固定部3の第2面」と呼ぶ)に接触する位置に、左右1つずつ配置される。具体的には、次の関係が成立するように配置される。
Wbo3<Wti4<Wto3
但し、
・Wbo3は筐体部品2の内側の側面(図3のP2_1で示される面であり、以下「筐体部品2の第1面」と呼ぶ)から、固定部3の第2面P3_2の底部までの距離、
・Wti4は筐体部品1の内側の側面(図3のP1_1で示される面)から、支持部4の第1面(図3のP4_1で示される面)の先端部までの距離、及び、
・Wto3は、筐体部品2の第1面P2_1から、固定部3の第2面P3_2の先端部までの距離、
である。
また、支持部4は、筐体部品1及び2を組み合わせた際、その先端部が固定部3に接するための十分な高さを有する。
よって、筐体部品1及び2を組み合わせた際、図示するように左右2つの支持部4は、固定部3の第2面P3_2に接触し、固定部3を基板側に押す。これにより左右2つの固定部3は、それぞれ基板側に変形し、基板10と接触する。図3の組み立て後の例では、変形した左右2つの固定部3は、基板10の側面と上面とによる角の部分にそれぞれ接触し、基板10を両側から挟みこみ、押さえつけている。この結果、基板10の左右の位置が固定され、更に台座5に押さえつけられることにより、上下の位置も固定される。また固定部3は、変形した際、基板10と接触するための十分な高さを有している。
次に、基板10の前後の位置の固定について説明する。図4に示すように、筐体部品2は基板10の後方にも固定部3を有しており、筐体部品1は支持部4を有している。この場合の固定部3と支持部4の位置関係は、図3で説明した関係と同じである。また筐体部品2は、その前方端部が筐体部品内側に折り曲げられることによりL字型の形状を有する領域L1を有する。筐体部品1及び2を組み合わせた際、基板10は、その前面が領域L1に接し、後面(あるいは角の部分)が変形した固定部3に接することで、前後の位置が固定される。
封止部材20は、筐体部品1及び2を組み合わせた後、筐体後方を封するために、筐体後方から挿入される。本例では図示していないが、封止部材20には、ストラップホールが形成されていても良い。
1.2 本実施形態に係る効果
本実施形態に係る構成によれば、筐体や基板10の寸法ばらつきによらず、基板10を固定することが出来る。以下、基板10の幅がばらついた場合を例として本効果について説明する。図5及び図6は、図3の領域Cを拡大した図であり、図5は基板10の幅が小さい場合、図6は基板10の幅が大きい場合をそれぞれ示している。図5及び図6に示すように、基板10の幅が変動しても、それに応じて固定部3が弾性変形することにより、常に基板10を押さえることが出来る。
このように、本実施形態では、固定部3を用いて基板10を固定することにより、各部品の寸法ばらつきによらず、筐体内部で基板10を固定することが出来る。
2.第2実施形態
次に、第2実施形態に係る半導体記憶装置について説明する。本実施形態は、上記第1実施形態における基板10の左右及び上下の位置を固定する構造に関するものである。本実施形態では具体的に4つの例を示す。以下では第1実施形態と異なる点についてのみ説明する。
2.1 第1例
まず、本実施形態の第1例に係る構成について図7を用いて説明する。本例は、第1実施形態における台座5を廃したものである。図示するように、本例では台座5が廃されており、基板10は、左右の固定部3と筐体部分2の内側の底面とにより、左右及び上下の位置が固定される。
2.2 第2例
次に、本実施形態の第2例に係る構成について図8を用いて説明する。本例は、第1実施形態における支持部4の構造が異なるものである。図示するように、本例における支持部4は、筐体部品1の内部の左右の隅に設けられ、三角形状をしている。そして、筐体組み立て時には、固定部3は、この支持部4に接触して基板側に変形する。この結果、基板10は、固定部3と台座5により、左右及び上下の位置が固定される。なお、本例において、台座5が廃されても良い。
2.3 第3例
次に、本実施形態の第3例に係る構成について図9を用いて説明する。本例は、第1実施形態における筐体部品1の内部の側面に固定部を有するものである。図示するように、筐体部品1の左右の側面に固定部6が設けられている。固定部6は、筐体部品1に設けられた固定部であり、弾性を有する例えば絶縁性の樹脂により形成される。また、固定部6は、筐体を組み立てた際、基板10と接触する位置に配置される。よって、筐体組み立て時には、固定部6は、基板10に押されて変形する。この結果、基板10は、固定部6と台座5により、左右及び上下の位置が固定される。従って本例では支持部が廃されている。なお、本例において、台座5が廃されても良い。
2.4 第4例
次に、本実施形態の第4例に係る構成について図10を用いて説明する。本例は、第1実施形態における筐体部品1の内側の底面に固定部を有するものである。図示するように、筐体部品1は、内側の底面の左右に1つずつ固定部6を有する。2つの固定部6の間隔と基板10の幅W10との関係は、次の関係が成立する。
Wb6<W10<Wt6
但し、
・Wb6は2つの固定部6の向かい合う面(図10において参照符号P6_1で示される面であり、以下「固定部6の第1面」と呼ぶ)の底部の間隔、
・W10は基板10の幅、及び、
・Wt6は2つの固定部6の第1面の先端部の間隔、
である。
また、固定部6は、筐体を組み立てた際、基板10と接する十分な長さを有している。よって、筐体10を組み立てた際、固定部6は基板10に押されて変形する。この結果、基板10は、固定部6と台座5により、左右及び上下の位置が固定される。従って本例では支持部が廃されている。なお、本例において、台座5が廃されても良い。
2.5 本実施形態に係る効果
本実施形態に係る構成であっても、上記第1実施形態と同様の効果が得られる。
3.第3実施形態
次に、第3実施形態に係る半導体記憶装置について説明する。本実施形態は、上記第1及び第2実施形態における基板10の前後の位置を固定する構造に関するものである。本実施形態では、具体的に3つの例を示す。以下では第1実施形態と異なる点についてのみ説明する。
3.1 第1例
まず、本実施形態の第1例に係る構成について図11を用いて説明する。本例は、第1実施形態における封止部材20が支持部を有するものである。図示するように、封止部材20は、支持部7を有している。支持部7は、封止部材20に設けられた支持部であり、例えば絶縁性の樹脂により形成される。筐体を組み立てた際、支持部7は、基板10の後方に位置する固定部3を、基板側に押して変形させ、基板10に接触させる。この結果、基板10は、筐体部品2の前方に形成されたL部と、基板10の後方の固定部3により前後の位置が固定される。
3.2 第2例
次に、本実施形態の第2例に係る構成について図12を用いて説明する。本例は、第2実施形態の第4例と同様に、筐体部品1が基板10の後方に接触する固定部6を有しているものである。図示するように基板10は、筐体部品2の前方に形成されたL部と、基板10の後方の固定部6により前後の位置が固定される。従って本例では、支持部が廃されている。
3.3 第3例
次に、本実施形態の第3例に係る構成について図13を用いて説明する。本例は、第1実施形態における封止部材20が固定部を有するものである。図示するように、封止部材20は、固定部8を有している。固定部8は、封止部材20に設けられた固定部であり、弾性を有する例えば絶縁性の樹脂により形成される。筐体組み立ての際、固定部8は、基板10と接触し、変形する。この結果、基板10は、筐体部品2の前方に形成されたL部と、基板10の後方の固定部8により前後の位置が固定される。従って本例では、固定部8に対応する支持部4が廃されている。
3.4 本実施形態に係る効果
本実施形態に係る構成であっても、上記第1及び第2実施形態と同様の効果が得られる。
なお、本実施形態において、台座5が廃されても良い。
4.変形例等
上記実施形態に係る半導体記憶装置は、基板10(図3)と筐体(図3)とを備える。基板10は、データを記憶可能なメモリと、メモリを制御するコントローラが設けられている。筐体は、第1及び第2の筐体部品(図3の1と2)を含み、内部に基板10を保持する。第1の筐体部品(図3の2)は、弾性を有し且つ基板10に接する少なくとも1つの固定部3を備える。
上記実施形態により、筐体内に基板を固定出来る半導体記憶装置を提供出来る。
なお、上記実施形態は一例に過ぎず、各実施形態は種々の変形が可能である。更に、各実施形態は、可能な限り組み合わせることが出来る。
4.1 第1変形例
第1変形例について説明する。上記実施形態において、USBメモリ装置の構成が異なっていても良い。図14及び図15は、本例に係るUSBメモリ装置の斜視図、及びUSBメモリ装置の分解図である。図示するように、本例におけるUSBメモリ装置は、基板10、筐体部品1及び2、挿入部40を備えている。挿入部40は、例えば金属で形成され、外部機器のUSBポートに差し込まれる。なお、本例では、筐体部品1及び2は、組み合わせた際にUSBメモリ装置の後方を封する形状を有しており、その結果、封止部材20は廃されている。更に、挿入部40は、筐体部品1及び2がUSBポートへの挿し込み形状を有することにより、廃しても良い。
4.2 その他の変形例
上記実施形態では、基板10の左右の位置を固定するために、基板10の左右に固定部3または6を配置したが、基板右側または左側だけに配置しても良く、この場合、筐体部品2の側面と固定部3または6とにより左右の位置が固定されても良い。
更に、固定部3、固定部6、及び固定部8は、基板10の角の部分に接触しなくても良く、基板10の側面あるいは上面に接触しても良い。
更に、固定部3、支持部4、台座5、固定部6、支持部7、及び固定部8は、筐体部品1、2、及び封止部材20の一部を加工して形成されても良いし、別部品として設けられても良い。
更に、固定部3、支持部4、固定部6、支持部7、及び固定部8は、台形形状でなくても良く、例えば長方形や三角形、円柱でも良く、形状は限定しない。
更に、基板の左右及び後方に配置される固定部3、支持部4、固定部6、支持部7、及び固定部8の個数は2つ以上でも良く、その数は限定されない。例えば、第1実施形態において筐体部品2に配置される固定部3を円柱形状とし、基板の左右及び後方に、それぞれ複数個配列しても良い。
更に、本例では台形形状の台座5を例に説明したが、形状は限定されない。また、台座5の数は1つに限定されず、または台座5を省略しても良い。すなわち、基板10の背面が筐体部品2と接触しても良い。
更に、本例では動作用端子11は、基板10表面上に設けられているが、動作用端子11は、端子の全体が基板10に埋め込まれ、且つ動作用端子11の表面が露出される場合であっても良い。この場合、動作用端子11の上面は、基板10の上面と同一面にある。あるいは、動作用端子11は、その底面を含む一部が基板10に埋め込まれ、且つ上面が露出するように備えられても良い。この場合、動作用端子11は、その上面が、基板10の上面から突出した形状となる。
更に、筐体2の底面の前方端部にL字型の形状部分L1が形成されているが、形状はこれに限定されず、基板10が固定され、前方への飛び出しが防止出来れば良い。例えば基板10の側面に溝を形成し、筐体部品2の側面に基板10の溝に合わせた凸部を形成し、これらを合わせることにより、前方への飛び出しを防止するようにしても良い。また例えば、基板10に穴を加工し、筐体部品1または筐体部品2に基板10の穴を貫通する突起部を形成しても良い。
更に、本例では基板10は、第1実施形態においては基板後方が細くなる形状を有しており、また第1変形例においては上面から見て長方形の形状を有しているが、形状はこれらに限定されない。
更に、封止部材20は、筐体部品1及び2がUSBメモリ装置の後方を封する形状を有することにより、廃しても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1、2…筐体部品、3、6、8…固定部、4、7…支持部、5…台座、10…基板、11…動作用端子、20…封止部材。

Claims (10)

  1. データを記憶可能なメモリと、前記メモリを制御するコントローラとが設けられた基板と、
    前記基板を内部に保持する筐体と
    を具備し、前記筐体は、第1及び第2の筐体部品を含み、
    前記第1の筐体部品は、弾性を有し且つ前記基板に接する少なくとも1つの固定部を備える
    ことを特徴とする半導体記憶装置。
  2. 前記固定部は、前記基板に接触し、前記筐体の内部における前記基板の位置を固定する
    ことを特徴とする請求項1記載の半導体記憶装置。
  3. 前記固定部は、前記基板の側面と上面とによる角部に接触する
    ことを特徴とする請求項1及び2いずれか一項記載の半導体記憶装置。
  4. 前記第1の筐体部品は、第1及び第2の固定部が設けられ、
    前記第1の固定部は、前記基板の前記角部に接触し、
    前記第2の固定部は、前記基板の上面において、前記第1の固定部に対向する端部の前記角部に接触する
    ことを特徴とする請求項3記載の半導体記憶装置。
  5. 前記固定部は、変形して前記基板と接触する
    ことを特徴とする請求項1乃至4いずれか一項記載の半導体記憶装置。
  6. 前記固定部は、樹脂により形成されている
    ことを特徴とする請求項1乃至5いずれか一項記載の半導体記憶装置。
  7. 前記第2の筐体部品は、支持部を有し、
    前記支持部は、前記固定部の前記基板と接触する面と反対側の面に接触する
    ことを特徴とする請求項1乃至6いずれか一項記載の半導体記憶装置。
  8. 請求項1乃至7のいずれか一項記載の半導体記憶装置は、USBメモリ装置である。
  9. 前記基板は、プリント回路基板(PCB:printed circuit board)である
    ことを特徴とする請求項1乃至8のいずれか一項記載の半導体記憶装置。
  10. 前記メモリと前記コントローラは異なる半導体チップで形成され、異なる前記半導体チップは、1つのパッケージに実装されたSiP(system in a package)である
    ことを特徴とする請求項1乃至9のいずれか一項記載の半導体記憶装置。
JP2014219215A 2014-10-28 2014-10-28 半導体記憶装置 Pending JP2016085670A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014219215A JP2016085670A (ja) 2014-10-28 2014-10-28 半導体記憶装置
TW104128915A TW201616734A (zh) 2014-10-28 2015-09-02 半導體記憶裝置
CN201510553468.8A CN105551515A (zh) 2014-10-28 2015-09-02 半导体存储装置
US14/844,409 US20160118753A1 (en) 2014-10-28 2015-09-03 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014219215A JP2016085670A (ja) 2014-10-28 2014-10-28 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2016085670A true JP2016085670A (ja) 2016-05-19

Family

ID=55792735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014219215A Pending JP2016085670A (ja) 2014-10-28 2014-10-28 半導体記憶装置

Country Status (4)

Country Link
US (1) US20160118753A1 (ja)
JP (1) JP2016085670A (ja)
CN (1) CN105551515A (ja)
TW (1) TW201616734A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7045619B2 (ja) * 2017-04-04 2022-04-01 パナソニックIpマネジメント株式会社 電子機器
EP3923687B1 (en) * 2020-06-09 2024-04-03 Samsung Electronics Co., Ltd. Memory device and electronic device including the same
CN112086403B (zh) * 2020-09-02 2022-04-15 东莞市柏尔电子科技有限公司 一种防水型三极管及其制备工艺
CN116526176B (zh) * 2023-07-03 2023-09-12 四川和恩泰半导体有限公司 一种usb接头及u盘组装***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070381A (ja) * 1996-08-27 1998-03-10 Yazaki Corp 配線基板の固定構造
JP2007094718A (ja) * 2005-09-28 2007-04-12 Toshiba Corp 半導体記憶装置の製造方法とそれを適用したusbメモリ装置の製造方法
JP2011165734A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 電子制御装置
JP2011216077A (ja) * 2010-03-16 2011-10-27 Toshiba Corp 半導体メモリ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2636313Y (zh) * 2003-06-02 2004-08-25 台均实业有限公司 带有保护盖的移动存储器
JP4158626B2 (ja) * 2003-06-30 2008-10-01 ソニー株式会社 外部記憶装置
CN1881464A (zh) * 2005-06-15 2006-12-20 株式会社东芝 便携式存储装置
JP4755872B2 (ja) * 2005-09-26 2011-08-24 株式会社東芝 携帯型記憶装置
KR100977710B1 (ko) * 2007-05-02 2010-08-24 주식회사 셀픽 유에스비 저장장치
CN101316016A (zh) * 2007-05-31 2008-12-03 冠韬国际有限公司 具有双工接头的防拷数据装置
TWI431458B (zh) * 2009-05-12 2014-03-21 Ho E Screw & Hardware Co Ltd USB flash drive with a seamless metal case
US8969739B2 (en) * 2012-12-14 2015-03-03 Kabushiki Kaisha Toshiba Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070381A (ja) * 1996-08-27 1998-03-10 Yazaki Corp 配線基板の固定構造
JP2007094718A (ja) * 2005-09-28 2007-04-12 Toshiba Corp 半導体記憶装置の製造方法とそれを適用したusbメモリ装置の製造方法
JP2011165734A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 電子制御装置
JP2011216077A (ja) * 2010-03-16 2011-10-27 Toshiba Corp 半導体メモリ装置

Also Published As

Publication number Publication date
TW201616734A (zh) 2016-05-01
US20160118753A1 (en) 2016-04-28
CN105551515A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
US7361059B2 (en) Electrical connector
US9823691B2 (en) Semiconductor storage device
JP2001313128A (ja) カードコネクタ
JP2007156682A (ja) 携帯型記憶装置
JP2016085670A (ja) 半導体記憶装置
US20100203751A1 (en) Socket structure
JP6344072B2 (ja) 半導体部品用ソケット、プリント基板ユニット、及び情報処理装置
JP2017098332A (ja) 電子回路装置
JP2009110954A (ja) 電気コネクタ
US8905792B2 (en) Connector receptacle with side ground contacts
US10338634B2 (en) Semiconductor storage device having a support member for a memory controller
JP2016119425A (ja) 電子機器
US20220302660A1 (en) Semiconductor storage device
US20140078662A1 (en) Storage device and producing method of the same
US8282406B2 (en) Connector with electrostatic discharge protection
TWI594528B (zh) Card plug-in
US9390764B2 (en) Storage apparatus and production method thereof
JP2008186072A (ja) 半導体メモリーカード読み書き装置
US9538661B2 (en) Electronic device module including a printed circuit
JP5928415B2 (ja) メモリーカード用コネクタ
US8605439B2 (en) Electronic device with mechanism for securing connector thereof
JP6363441B2 (ja) Usbメモリ装置
JP2019160044A (ja) 半導体記憶装置
JP2007193523A (ja) 情報処理装置
JP6160683B2 (ja) 電子機器、サーバー

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180831