JP2016081966A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016081966A
JP2016081966A JP2014209185A JP2014209185A JP2016081966A JP 2016081966 A JP2016081966 A JP 2016081966A JP 2014209185 A JP2014209185 A JP 2014209185A JP 2014209185 A JP2014209185 A JP 2014209185A JP 2016081966 A JP2016081966 A JP 2016081966A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
substrate
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014209185A
Other languages
English (en)
Inventor
淳二 田中
Junji Tanaka
淳二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014209185A priority Critical patent/JP2016081966A/ja
Publication of JP2016081966A publication Critical patent/JP2016081966A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】信号端子部と基板とを接続するはんだに加わる応力を緩和し、クラックの発生を抑制する半導体装置を提供する。【解決手段】電極が形成された半導体チップ１１０と、半導体チップ１１０の周囲に配置され、電極と電気的に接続された複数の信号端子部１３０と、複数の信号端子部１３０の各々の一部及び半導体チップ１１０の少なくとも一部を封止するパッケージ本体１５０とを有する。複数の信号端子部１３０の各々の実装面は、半導体チップ１１０の実装面よりもパッケージ本体１５０から突出している基板に実装される。【選択図】図１

Description

本発明は、半導体装置に関する。
従来、半導体装置のパッケージとして、チップ搭載部及び信号端子部をパッケージ本体の下面側に露出させたＱＦＮ（Quad Flat No Lead Package）が知られている（例えば、特許文献１参照）。ＱＦＮは、チップ搭載部及び信号端子部の露出した部分を基板とはんだ接続することにより、基板に実装される。
特開２０１４−００７２８７号公報
しかしながら、上述の従来技術においては、基板が変形したときに発生する応力を十分に吸収できないため、信号端子部と基板とを接続するはんだにクラックが発生することがある。
そこで、本発明の一つの案では、信号端子部と基板とを接続するはんだに加わる応力を緩和し、クラックの発生を抑制することを目的とする。
一つの案では、基板に実装される半導体装置であって、電極が形成された半導体チップと、前記半導体チップの周囲に配置され、前記電極と電気的に接続された複数の信号端子部と、前記複数の信号端子部の各々の一部及び前記半導体チップの少なくとも一部を封止するパッケージ本体とを有し、前記複数の信号端子部の各々の実装面は、前記半導体チップの実装面よりも前記パッケージ本体から突出している、半導体装置が提供される。
一態様によれば、信号端子部と基板とを接続するはんだに加わる応力を緩和し、クラックの発生を抑制することができる。
本発明の第１実施形態に係る半導体装置の概略断面図。 図１に示す半導体装置が実装された基板の概略断面図。 本発明の第１実施形態に係る半導体装置の作用・効果を説明するための図。 本発明の第１実施形態に係る半導体装置の作用・効果を説明するための図。 本発明の第１実施形態に係る半導体装置の作用・効果を説明するための図。 本発明の第２実施形態に係る半導体装置の概略断面図。 本発明の第２実施形態に係る半導体装置の作用・効果を説明するための図。 本発明の第３実施形態に係る半導体装置の概略断面図。 本発明の第４実施形態に係る半導体装置の概略断面図。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図。
以下、本発明の実施形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省く。
まず、本発明に係る半導体装置の構成について以下の第１実施形態から第４実施形態により説明する。
（第１実施形態）
本発明の第１実施形態に係る半導体装置について、図１を参照しながら説明する。図１は、本発明の第１実施形態に係る半導体装置の概略断面図である。なお、以下では、説明の便宜上、図１における＋Ｚ方向を上方向、−Ｚ方向を下方向ともいう。
本発明の第１実施形態に係る半導体装置は、信号端子部の一例としてのリードフレームをパッケージ本体の下面側に露出させたＱＦＮとして構成されている。以下、半導体装置の一例として、ＱＦＮについて説明する。
ＱＦＮ１００は、図１に示すように、半導体チップ１１０と、チップ搭載部１２０と、複数のリードフレーム１３０と、複数のボンディングワイヤ１４０と、パッケージ本体１５０とを有する。
半導体チップ１１０は、電子回路が形成された半導体基板を個片化したものであり、平面矩形状を有する。半導体チップ１１０の上面には、ボンディングパッドを介して複数のボンディングワイヤ１４０が接続されている。半導体チップ１１０は、下面をチップ搭載部１２０側に向けて、ダイボンド材１６０を介してチップ搭載部１２０に搭載されている。ボンディングパッドは、例えばアルミニウム、アルミニウムを主材料とする合金層により形成されている。ダイボンド材１６０としては、例えば銀ペーストを用いることができる。なお、ボンディングパッドは、電極の一例である。
チップ搭載部１２０は、半導体チップ１１０の上面に対して垂直な方向からの平面視において、例えば矩形状である。チップ搭載部１２０の外形サイズは、半導体チップ１１０の外形サイズよりも大きい。チップ搭載部１２０の上面には、ダイボンド材１６０を介して半導体チップ１１０が搭載されている。チップ搭載部１２０の下面は、パッケージ本体１５０から露出しており、第１実施形態においては、チップ搭載部１２０の下面が半導体チップ１１０の実装面となっている。チップ搭載部１２０は、パッケージ本体１５０よりも熱伝導率が高い銅等の金属材料により形成されている。このように、半導体チップ１１０の外形サイズよりも大きい面積を有するチップ搭載部１２０に半導体チップ１１０を搭載し、チップ搭載部１２０の下面をパッケージ本体１５０から露出させることで、半導体チップ１１０の放熱性を向上させることができる。
リードフレーム１３０は、半導体チップ１１０の上面に対して垂直な方向からの平面視において、半導体チップ１１０の周囲に配置されている。リードフレーム１３０の上面には、ボンディングワイヤ１４０が接続されている。リードフレーム１３０の下面は、パッケージ本体１５０から露出しており、第１実施形態においては、リードフレーム１３０の下面がリードフレーム１３０の実装面となっている。また、リードフレーム１３０の下面は、チップ搭載部１２０の下面よりもパッケージ本体１５０から突出している。すなわち、リードフレーム１３０の実装面は、半導体チップ１１０の実装面よりもパッケージ本体１５０から突出している。リードフレーム１３０の材料としては、例えば４２アロイを用いることができる。なお、リードフレーム１３０は、信号端子部の一例である。
ボンディングワイヤ１４０は、半導体チップ１１０のボンディングパッドとリードフレーム１３０の上面とを電気的に接続する。ボンディングワイヤ１４０としては、特に限定されないが、金線、アルミニウム線等の金属細線を用いることができる。
パッケージ本体１５０は、チップ搭載部１２０の上面を含む一部、複数のリードフレーム１３０の各々の上面を含む一部及び半導体チップ１１０を封止する部材である。パッケージ本体１５０の材料としては、特に限定されないが、例えばエポキシ樹脂等の樹脂、アルミナ等のセラミックを用いることができる。
次に、本発明の第１実施形態に係る半導体装置の作用・効果について、図２から図５を参照しながら説明する。図２は、図１に示す半導体装置が実装された基板１０の概略断面図である。図３は、本発明の第１実施形態に係る半導体装置の作用・効果を説明するための図である。なお、以下では、説明の便宜上、図２及び図３における＋Ｚ方向を上方向、−Ｚ方向を下方向ともいう。
図２に示すように、パッケージ本体１５０から露出したチップ搭載部１２０の下面及びリードフレーム１３０の下面が、はんだ３０を介して基板１０に形成されたランド２０に接続されることにより、ＱＦＮ１００は基板１０に実装される。
このとき、リードフレーム１３０の下面がチップ搭載部１２０の下面よりもパッケージ本体１５０から突出している。このため、チップ搭載部１２０の下面と基板１０のランド２０との間隔（図２中、「Ｌ１」で示す。）が、リードフレーム１３０の下面と基板１０のランド２０との間隔（図２中、「Ｌ２」で示す。）よりも長い。これにより、チップ搭載部１２０の下面と基板１０のランド２０とを接続するはんだ３０の厚みは、リードフレーム１３０の下面と基板１０のランド２０とを接続するはんだ３０の厚みよりも厚くなる。
また、チップ搭載部１２０の下面と基板１０のランド２０とを接続するはんだ３０の形状は、チップ搭載部１２０の下面と基板１０のランド２０との略中間位置で細く、略中間位置から上方又は下方に向けて拡がる形状となる。
ところで、例えばＱＦＮ１００が実装された基板１０に熱が加わることで、基板１０と半導体チップ１１０との間の熱膨張係数の違いにより、図３に示すように、基板１０が収縮するように変形することがある。この場合、本発明の第１実施形態に係るＱＦＮ１００によれば、チップ搭載部１２０の下面と基板１０のランド２０とを接続するはんだ３０が収縮する。このため、基板１０が収縮するように変形した場合であっても、リードフレーム１３０の下面と基板１０のランド２０とを接続するはんだ３０に加わる応力が緩和され、クラックの発生を抑制することができる。結果として、実装信頼性が向上する。
一方、基板１０と半導体チップ１１０との間の熱膨張係数の違いにより、基板１０が膨張するように変形した場合には、リードフレーム１３０の下面と基板１０のランド２０とを接続するはんだ３０が膨張する。このため、基板１０が膨張するように変形した場合であっても、リードフレーム１３０の下面と基板１０のランド２０とを接続するはんだ３０に加わる応力が緩和され、クラックの発生を抑制することができる。結果として、実装信頼性が向上する。
次に、第１実施形態に係る半導体装置の比較のために、第１実施形態に係る構成を有していない場合について説明する。すなわち、リードフレーム１３０の下面がチップ搭載部１２０の下面よりもパッケージ本体１５０から突出していない場合について、図４及び図５を参照しながら説明する。図４及び図５は、本発明の第１実施形態に係る半導体装置の作用・効果を説明するための図である。なお、以下では、説明の便宜上、図４及び図５における＋Ｚ方向を上方向、−Ｚ方向を下方向ともいう。
リードフレーム１３０の下面がチップ搭載部１２０の下面よりもパッケージ本体１５０から突出していないＱＦＮにおいては、図４に示すように、基板１０が膨張するように変形した場合、リードフレーム１３０の下面と基板１０のランド２０とを接続するはんだ３０がほとんど膨張することがない。このため、リードフレーム１３０の下面と基板１０のランド２０とを接続するはんだ３０に加わる応力が緩和されないため、はんだ３０の内方（図４中、「Ａ」で示す。）からクラックが発生することがある。
また、リードフレーム１３０の下面がチップ搭載部１２０の下面よりもパッケージ本体１５０から突出していないＱＦＮにおいては、図５に示すように、基板１０が収縮するように変形した場合、リードフレーム１３０の下面と基板１０のランド２０とを接続するはんだ３０がほとんど収縮することがない。このため、リードフレーム１３０の下面と基板１０のランド２０とを接続するはんだ３０に加わる応力が緩和されないため、はんだ３０の外方（図５中、「Ｂ」で示す。）からクラックが発生することがある。
以上に説明したように、第１実施形態に係る半導体装置によれば、リードフレーム１３０と基板１０とを接続するはんだ３０に加わる応力を緩和し、クラックの発生を抑制することができる。
（第２実施形態）
本発明の第２実施形態に係る半導体装置について、図６を参照しながら説明する。図６は、本発明の第２実施形態に係る半導体装置の概略断面図である。なお、以下では、説明の便宜上、図６における＋Ｚ方向を上方向、−Ｚ方向を下方向ともいう。
本発明の第２実施形態に係る半導体装置は、信号端子部の一例としてのリードフレームがパッケージ本体の側面から外方に露出し、パッケージ本体の側面及び下面に沿って内方に折り曲げられた形状を有する点で、第１実施形態に係る半導体装置と異なる。また、本発明の第２実施形態に係る半導体装置は、半導体チップの下面にチップ搭載部が設けられておらず、半導体チップがはんだを介して基板１０と接合される点で、第１実施形態に係る半導体装置と異なる。
以下、第１実施形態に係る半導体装置と異なる点を中心に説明する。
ＱＦＮ２００は、図６に示すように、半導体チップ２１０と、複数のリードフレーム２３０と、複数のボンディングワイヤ２４０と、パッケージ本体２５０とを有する。
半導体チップ２１０の下面は、パッケージ本体２５０から露出しており、第２実施形態においては、半導体チップ２１０の下面が半導体チップ２１０の実装面となっている。また、半導体チップ２１０の下面には、後述するはんだ３０の濡れ性が向上するという観点から、金膜が形成されていることが好ましい。
リードフレーム２３０は、半導体チップ２１０の上面に対して垂直な方向からの平面視において、半導体チップ２１０の周囲に配置されている。リードフレーム２３０は、パッケージ本体２５０の側面から外方に露出し、パッケージ本体２５０の側面及び下面に沿って内方に折り曲げられた形状を有する。また、パッケージ本体２５０の下面に沿って形成されたリードフレーム２３０の下面は、パッケージ本体２５０から露出している。なお、第２実施形態においては、パッケージ本体２５０の下面に沿って形成されたリードフレーム２３０の下面がリードフレーム２３０の実装面となっている。すなわち、リードフレーム２３０の実装面は、半導体チップ２１０の実装面よりもパッケージ本体２５０から突出している。リードフレーム２３０の材料としては、例えば４２アロイを用いることができる。なお、リードフレーム２３０は、信号端子部の一例である。
次に、本発明の第２実施形態に係る半導体装置の作用・効果について、図７を参照しながら説明する。図７は、本発明の第２実施形態に係る半導体装置の作用・効果を説明するための図である。なお、以下では、説明の便宜上、図７における＋Ｚ方向を上方向、−Ｚ方向を下方向ともいう。
本発明の第２実施形態に係る半導体装置によれば、リードフレーム２３０の下面が半導体チップ２１０の下面よりもパッケージ本体２５０から突出している。このため、図７に示すように、基板１０が収縮するように変形した場合であっても、第１実施形態と同様、リードフレーム２３０の下面と基板１０のランド２０とを接続するはんだ３０に加わる応力が緩和され、クラックの発生を抑制することができる。結果として、実装信頼性が向上する。
また、基板１０が膨張するように変形した場合であっても、第１実施形態と同様、リードフレーム２３０の下面と基板１０のランド２０とを接続するはんだ３０に加わる応力が緩和され、クラックの発生を抑制することができる。結果として、実装信頼性が向上する。
さらに、本発明の第２実施形態に係る半導体装置によれば、リードフレーム２３０がパッケージ本体２５０の側面から外方に露出し、パッケージ本体２５０の側面及び下面に沿って内方に折り曲げられた形状を有する。このため、基板１０が収縮するように変形した場合には、リードフレーム２３０が図７に示すように変形する。これにより、リードフレーム２３０の下面と基板１０のランド２０とを接続するはんだ３０に加わる応力が緩和され、クラックの発生を抑制することができる。結果として、実装信頼性が特に向上する。また、ＱＦＮ２００を基板１０に実装するときにフィレットが形成されるため、外観検査を容易に行うことができる。またフィレットにより、耐クラック性が向上する。
また、本発明の第２実施形態に係る半導体装置によれば、半導体チップ２１０の下面がチップ搭載部を介さずに、はんだ３０によって基板１０のランド２０と接合される。このため、半導体チップ２１０で発生する熱を効率よく基板１０側へ逃がすことができる。
（第３実施形態）
本発明の第３実施形態に係る半導体装置について、図８を参照しながら説明する。図８は、本発明の第３実施形態に係る半導体装置の概略断面図である。なお、以下では、説明の便宜上、図８における＋Ｚ方向を上方向、−Ｚ方向を下方向ともいう。
本発明の第３実施形態に係る半導体装置は、信号端子部の一例としてのはんだボールがパッケージ本体の下面に形成されたＢＧＡ（Ball Grid Array Package）として構成されている点で、第１実施形態に係る半導体装置と異なる。
以下、第１実施形態に係る半導体装置と異なる点を中心に説明する。
ＢＧＡ３００は、図８に示すように、半導体チップ３１０と、インターポーザー３２０と、複数のはんだボール３３０と、複数のボンディングワイヤ３４０と、パッケージ本体３５０とを有する。
半導体チップ３１０は、第１実施形態と同様の構成とすることができる。
インターポーザー３２０は、半導体チップ３１０の上面に対して垂直な方向からの平面視において、例えば矩形状であり、半導体チップ３１０と基板１０との間における電気的接続を中継する配線を有する。インターポーザー３２０の外形サイズは、半導体チップ３１０の外形サイズよりも大きい。インターポーザー３２０の上面には、半導体チップ３１０が搭載されている。インターポーザー３２０の下面には、複数の端子３２１、３２２が設けられている。そして、半導体チップ３１０の上面に対して垂直な方向からの平面視において、半導体チップ３１０が搭載されている領域を除く部分に形成された端子３２１の下面には、はんだボール３３０が形成されている。はんだボール３３０は、半球状に形成されたはんだ３０であり、信号端子部の一例である。インターポーザー３２０としては、例えば配線のみが作り込まれたシリコンチップを用いることができる。
ボンディングワイヤ３４０は、半導体チップ３１０のボンディングパッドとインターポーザー３２０の上面に形成された配線とを電気的に接続する。ボンディングワイヤ３４０としては、第１実施形態と同様の材料を用いることができる。
以上に説明したように、本発明の第３実施形態に係る半導体装置によれば、はんだボール３３０の下面が、インターポーザー３２０における半導体チップ３１０が搭載されている領域に形成された端子３２２の下面よりもパッケージ本体３５０から突出している。このため、第１実施形態に係る半導体装置と同様に、信号端子部と基板１０とを接続するはんだ３０に加わる応力を緩和し、クラックの発生を抑制することができる。
（第４実施形態）
本発明の第４実施形態に係る半導体装置について、図９を参照しながら説明する。図９は、本発明の第４実施形態に係る半導体装置の概略断面図である。
本発明の第４実施形態に係る半導体装置は、半導体チップとインターポーザーとの接続方法がフリップチップボンディングによる方法である点で、第３実施形態に係る半導体装置と異なる。
以下、第３実施形態に係る半導体装置と異なる点を中心に説明する。
ＢＧＡ４００においては、図９に示すように、半導体チップ４１０がフリップチップボンディングによりインターポーザー４２０に実装されている。より具体的には、半導体チップ４１０の下面に形成された電極４２１上にバンプ４４０が形成され、インターポーザー４２０の電極４２１とバンプ４４０とが位置合わせされると共に、フェースダウンボンディングで接続されている。
以上に説明したように、本発明の第４実施形態に係る半導体装置によれば、はんだボール４３０と基板１０とを接続するはんだに加わる応力を緩和し、クラックの発生を抑制することができる。
特に、本発明の第４実施形態に係る半導体装置によれば、半導体チップ４１０がフリップチップボンディングによりインターポーザー４２０に実装されているため、半導体チップ４１０とインターポーザー４２０との接続配線長が短くなる。結果として、信号の処理速度を高速化することができる。
次に、本発明の一実施形態に係る半導体装置の製造方法について、図１０Ａから図１０Ｄを参照しながら説明する。図１０Ａから図１０Ｄは、本発明の一実施形態に係る半導体装置の製造方法を説明するための図である。より具体的には、図１０Ａから図１０Ｄは、本発明の第２実施形態で説明したＱＦＮの製造方法を説明するための図である。
なお、以下で説明するＱＦＮの製造方法は、本発明に係る半導体装置を製造する方法の一例であって、係る方法に限定されるものではない。また、以下では、説明の便宜上、図１０Ａから図１０Ｄにおける＋Ｚ方向を上方向、−Ｚ方向を下方向ともいう。
まず、図１０Ａに示すように、下面に金膜が形成された半導体チップ２１０を、銀ペースト等のダイボンド材２６０によりチップ搭載部２２０に搭載する。続いて、半導体チップ２１０の上面に形成されたボンディングパッドと４２アロイからなるリードフレームの上面とをボンディングワイヤ２４０により電気的に接続する。続いて、エポキシ樹脂等の樹脂を用いて、リードフレーム２３０の一部及び半導体チップ２１０を封止する。これにより、パッケージ本体２５０が形成される。
次いで、図１０Ｂに示すように、パッケージ本体２５０の下方向から発煙硝酸を用いて薬液処理を行う。これにより、半導体チップ２１０及びリードフレーム２３０は溶解することなく、パッケージ本体２５０の一部が溶解する。
次いで、図１０Ｃに示すように、ダイボンド材２６０及びチップ搭載部２２０を除去する。続いて、パッケージ本体２５０の側面から外方に露出したリードフレーム２３０を、パッケージ本体２５０の側面及び裏面に沿って内方に折り曲がる形状となるように加工する。これにより、第２実施形態で説明したＱＦＮ２００を得ることができる。
次いで、図１０Ｄに示すように、はんだ３０を用いて、基板１０の上面にＱＦＮ２００を実装する。このとき、半導体チップ２１０の下面に金膜が形成されているため、はんだ３０の濡れ性が非常に高い。このため、半導体チップ２１０の下面の一部にはんだ３０が接触すると、半導体チップ２１０の下面の全面に容易に濡れ拡がる。
以上、半導体装置及び半導体装置の製造方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
１０ 基板
１００、２００ ＱＦＮ
３００、４００ ＢＧＡ
１１０、２１０、３１０、４１０ 半導体チップ
１３０、２３０ リードフレーム
３３０、４３０ はんだボール
１４０、２４０、３４０ ボンディングワイヤ
４４０ バンプ
１５０、２５０、３５０、４５０ パッケージ本体

Claims (1)

  1. 基板に実装される半導体装置であって、
    電極が形成された半導体チップと、
    前記半導体チップの周囲に配置され、前記電極と電気的に接続された複数の信号端子部と、
    前記複数の信号端子部の各々の一部及び前記半導体チップの少なくとも一部を封止するパッケージ本体と
    を有し、
    前記複数の信号端子部の各々の実装面は、前記半導体チップの実装面よりも前記パッケージ本体から突出している、
    半導体装置。
JP2014209185A 2014-10-10 2014-10-10 半導体装置 Pending JP2016081966A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014209185A JP2016081966A (ja) 2014-10-10 2014-10-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014209185A JP2016081966A (ja) 2014-10-10 2014-10-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2016081966A true JP2016081966A (ja) 2016-05-16

Family

ID=55959057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014209185A Pending JP2016081966A (ja) 2014-10-10 2014-10-10 半導体装置

Country Status (1)

Country Link
JP (1) JP2016081966A (ja)

Similar Documents

Publication Publication Date Title
TWI697086B (zh) 晶片封裝結構及其製造方法
JP4828164B2 (ja) インタポーザおよび半導体装置
JP2015523743A (ja) Ｂｖａインタポーザ
JP2008187009A (ja) 樹脂封止型半導体装置およびその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2002118205A (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
JP2007142097A (ja) 半導体装置
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
KR20140045461A (ko) 집적회로 패키지
JP6909630B2 (ja) 半導体装置
KR20090098076A (ko) 플립 칩 패키지
US9601374B2 (en) Semiconductor die assembly
JP2016081966A (ja) 半導体装置
JP4137981B2 (ja) 半導体装置の製造方法
US9289846B2 (en) Method for fabricating wire bonding structure
US9397027B1 (en) Sacrificial pad on semiconductor package device and method
US9190355B2 (en) Multi-use substrate for integrated circuit
JP2006032871A (ja) 半導体装置
KR20140030903A (ko) 반도체 패키지 제조방법
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法
TWM508783U (zh) 晶片封裝之結構改良
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
TWM546005U (zh) 封裝結構
JP2007250749A (ja) 半導体装置、電子機器及び半導体装置の製造方法