JP2016081966A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016081966A JP2016081966A JP2014209185A JP2014209185A JP2016081966A JP 2016081966 A JP2016081966 A JP 2016081966A JP 2014209185 A JP2014209185 A JP 2014209185A JP 2014209185 A JP2014209185 A JP 2014209185A JP 2016081966 A JP2016081966 A JP 2016081966A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- substrate
- lead frame
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】信号端子部と基板とを接続するはんだに加わる応力を緩和し、クラックの発生を抑制する半導体装置を提供する。【解決手段】電極が形成された半導体チップ110と、半導体チップ110の周囲に配置され、電極と電気的に接続された複数の信号端子部130と、複数の信号端子部130の各々の一部及び半導体チップ110の少なくとも一部を封止するパッケージ本体150とを有する。複数の信号端子部130の各々の実装面は、半導体チップ110の実装面よりもパッケージ本体150から突出している基板に実装される。【選択図】図1
Description
本発明は、半導体装置に関する。
従来、半導体装置のパッケージとして、チップ搭載部及び信号端子部をパッケージ本体の下面側に露出させたQFN(Quad Flat No Lead Package)が知られている(例えば、特許文献1参照)。QFNは、チップ搭載部及び信号端子部の露出した部分を基板とはんだ接続することにより、基板に実装される。
しかしながら、上述の従来技術においては、基板が変形したときに発生する応力を十分に吸収できないため、信号端子部と基板とを接続するはんだにクラックが発生することがある。
そこで、本発明の一つの案では、信号端子部と基板とを接続するはんだに加わる応力を緩和し、クラックの発生を抑制することを目的とする。
一つの案では、基板に実装される半導体装置であって、電極が形成された半導体チップと、前記半導体チップの周囲に配置され、前記電極と電気的に接続された複数の信号端子部と、前記複数の信号端子部の各々の一部及び前記半導体チップの少なくとも一部を封止するパッケージ本体とを有し、前記複数の信号端子部の各々の実装面は、前記半導体チップの実装面よりも前記パッケージ本体から突出している、半導体装置が提供される。
一態様によれば、信号端子部と基板とを接続するはんだに加わる応力を緩和し、クラックの発生を抑制することができる。
以下、本発明の実施形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省く。
まず、本発明に係る半導体装置の構成について以下の第1実施形態から第4実施形態により説明する。
(第1実施形態)
本発明の第1実施形態に係る半導体装置について、図1を参照しながら説明する。図1は、本発明の第1実施形態に係る半導体装置の概略断面図である。なお、以下では、説明の便宜上、図1における+Z方向を上方向、−Z方向を下方向ともいう。
本発明の第1実施形態に係る半導体装置について、図1を参照しながら説明する。図1は、本発明の第1実施形態に係る半導体装置の概略断面図である。なお、以下では、説明の便宜上、図1における+Z方向を上方向、−Z方向を下方向ともいう。
本発明の第1実施形態に係る半導体装置は、信号端子部の一例としてのリードフレームをパッケージ本体の下面側に露出させたQFNとして構成されている。以下、半導体装置の一例として、QFNについて説明する。
QFN100は、図1に示すように、半導体チップ110と、チップ搭載部120と、複数のリードフレーム130と、複数のボンディングワイヤ140と、パッケージ本体150とを有する。
半導体チップ110は、電子回路が形成された半導体基板を個片化したものであり、平面矩形状を有する。半導体チップ110の上面には、ボンディングパッドを介して複数のボンディングワイヤ140が接続されている。半導体チップ110は、下面をチップ搭載部120側に向けて、ダイボンド材160を介してチップ搭載部120に搭載されている。ボンディングパッドは、例えばアルミニウム、アルミニウムを主材料とする合金層により形成されている。ダイボンド材160としては、例えば銀ペーストを用いることができる。なお、ボンディングパッドは、電極の一例である。
チップ搭載部120は、半導体チップ110の上面に対して垂直な方向からの平面視において、例えば矩形状である。チップ搭載部120の外形サイズは、半導体チップ110の外形サイズよりも大きい。チップ搭載部120の上面には、ダイボンド材160を介して半導体チップ110が搭載されている。チップ搭載部120の下面は、パッケージ本体150から露出しており、第1実施形態においては、チップ搭載部120の下面が半導体チップ110の実装面となっている。チップ搭載部120は、パッケージ本体150よりも熱伝導率が高い銅等の金属材料により形成されている。このように、半導体チップ110の外形サイズよりも大きい面積を有するチップ搭載部120に半導体チップ110を搭載し、チップ搭載部120の下面をパッケージ本体150から露出させることで、半導体チップ110の放熱性を向上させることができる。
リードフレーム130は、半導体チップ110の上面に対して垂直な方向からの平面視において、半導体チップ110の周囲に配置されている。リードフレーム130の上面には、ボンディングワイヤ140が接続されている。リードフレーム130の下面は、パッケージ本体150から露出しており、第1実施形態においては、リードフレーム130の下面がリードフレーム130の実装面となっている。また、リードフレーム130の下面は、チップ搭載部120の下面よりもパッケージ本体150から突出している。すなわち、リードフレーム130の実装面は、半導体チップ110の実装面よりもパッケージ本体150から突出している。リードフレーム130の材料としては、例えば42アロイを用いることができる。なお、リードフレーム130は、信号端子部の一例である。
ボンディングワイヤ140は、半導体チップ110のボンディングパッドとリードフレーム130の上面とを電気的に接続する。ボンディングワイヤ140としては、特に限定されないが、金線、アルミニウム線等の金属細線を用いることができる。
パッケージ本体150は、チップ搭載部120の上面を含む一部、複数のリードフレーム130の各々の上面を含む一部及び半導体チップ110を封止する部材である。パッケージ本体150の材料としては、特に限定されないが、例えばエポキシ樹脂等の樹脂、アルミナ等のセラミックを用いることができる。
次に、本発明の第1実施形態に係る半導体装置の作用・効果について、図2から図5を参照しながら説明する。図2は、図1に示す半導体装置が実装された基板10の概略断面図である。図3は、本発明の第1実施形態に係る半導体装置の作用・効果を説明するための図である。なお、以下では、説明の便宜上、図2及び図3における+Z方向を上方向、−Z方向を下方向ともいう。
図2に示すように、パッケージ本体150から露出したチップ搭載部120の下面及びリードフレーム130の下面が、はんだ30を介して基板10に形成されたランド20に接続されることにより、QFN100は基板10に実装される。
このとき、リードフレーム130の下面がチップ搭載部120の下面よりもパッケージ本体150から突出している。このため、チップ搭載部120の下面と基板10のランド20との間隔(図2中、「L1」で示す。)が、リードフレーム130の下面と基板10のランド20との間隔(図2中、「L2」で示す。)よりも長い。これにより、チップ搭載部120の下面と基板10のランド20とを接続するはんだ30の厚みは、リードフレーム130の下面と基板10のランド20とを接続するはんだ30の厚みよりも厚くなる。
また、チップ搭載部120の下面と基板10のランド20とを接続するはんだ30の形状は、チップ搭載部120の下面と基板10のランド20との略中間位置で細く、略中間位置から上方又は下方に向けて拡がる形状となる。
ところで、例えばQFN100が実装された基板10に熱が加わることで、基板10と半導体チップ110との間の熱膨張係数の違いにより、図3に示すように、基板10が収縮するように変形することがある。この場合、本発明の第1実施形態に係るQFN100によれば、チップ搭載部120の下面と基板10のランド20とを接続するはんだ30が収縮する。このため、基板10が収縮するように変形した場合であっても、リードフレーム130の下面と基板10のランド20とを接続するはんだ30に加わる応力が緩和され、クラックの発生を抑制することができる。結果として、実装信頼性が向上する。
一方、基板10と半導体チップ110との間の熱膨張係数の違いにより、基板10が膨張するように変形した場合には、リードフレーム130の下面と基板10のランド20とを接続するはんだ30が膨張する。このため、基板10が膨張するように変形した場合であっても、リードフレーム130の下面と基板10のランド20とを接続するはんだ30に加わる応力が緩和され、クラックの発生を抑制することができる。結果として、実装信頼性が向上する。
次に、第1実施形態に係る半導体装置の比較のために、第1実施形態に係る構成を有していない場合について説明する。すなわち、リードフレーム130の下面がチップ搭載部120の下面よりもパッケージ本体150から突出していない場合について、図4及び図5を参照しながら説明する。図4及び図5は、本発明の第1実施形態に係る半導体装置の作用・効果を説明するための図である。なお、以下では、説明の便宜上、図4及び図5における+Z方向を上方向、−Z方向を下方向ともいう。
リードフレーム130の下面がチップ搭載部120の下面よりもパッケージ本体150から突出していないQFNにおいては、図4に示すように、基板10が膨張するように変形した場合、リードフレーム130の下面と基板10のランド20とを接続するはんだ30がほとんど膨張することがない。このため、リードフレーム130の下面と基板10のランド20とを接続するはんだ30に加わる応力が緩和されないため、はんだ30の内方(図4中、「A」で示す。)からクラックが発生することがある。
また、リードフレーム130の下面がチップ搭載部120の下面よりもパッケージ本体150から突出していないQFNにおいては、図5に示すように、基板10が収縮するように変形した場合、リードフレーム130の下面と基板10のランド20とを接続するはんだ30がほとんど収縮することがない。このため、リードフレーム130の下面と基板10のランド20とを接続するはんだ30に加わる応力が緩和されないため、はんだ30の外方(図5中、「B」で示す。)からクラックが発生することがある。
以上に説明したように、第1実施形態に係る半導体装置によれば、リードフレーム130と基板10とを接続するはんだ30に加わる応力を緩和し、クラックの発生を抑制することができる。
(第2実施形態)
本発明の第2実施形態に係る半導体装置について、図6を参照しながら説明する。図6は、本発明の第2実施形態に係る半導体装置の概略断面図である。なお、以下では、説明の便宜上、図6における+Z方向を上方向、−Z方向を下方向ともいう。
本発明の第2実施形態に係る半導体装置について、図6を参照しながら説明する。図6は、本発明の第2実施形態に係る半導体装置の概略断面図である。なお、以下では、説明の便宜上、図6における+Z方向を上方向、−Z方向を下方向ともいう。
本発明の第2実施形態に係る半導体装置は、信号端子部の一例としてのリードフレームがパッケージ本体の側面から外方に露出し、パッケージ本体の側面及び下面に沿って内方に折り曲げられた形状を有する点で、第1実施形態に係る半導体装置と異なる。また、本発明の第2実施形態に係る半導体装置は、半導体チップの下面にチップ搭載部が設けられておらず、半導体チップがはんだを介して基板10と接合される点で、第1実施形態に係る半導体装置と異なる。
以下、第1実施形態に係る半導体装置と異なる点を中心に説明する。
QFN200は、図6に示すように、半導体チップ210と、複数のリードフレーム230と、複数のボンディングワイヤ240と、パッケージ本体250とを有する。
半導体チップ210の下面は、パッケージ本体250から露出しており、第2実施形態においては、半導体チップ210の下面が半導体チップ210の実装面となっている。また、半導体チップ210の下面には、後述するはんだ30の濡れ性が向上するという観点から、金膜が形成されていることが好ましい。
リードフレーム230は、半導体チップ210の上面に対して垂直な方向からの平面視において、半導体チップ210の周囲に配置されている。リードフレーム230は、パッケージ本体250の側面から外方に露出し、パッケージ本体250の側面及び下面に沿って内方に折り曲げられた形状を有する。また、パッケージ本体250の下面に沿って形成されたリードフレーム230の下面は、パッケージ本体250から露出している。なお、第2実施形態においては、パッケージ本体250の下面に沿って形成されたリードフレーム230の下面がリードフレーム230の実装面となっている。すなわち、リードフレーム230の実装面は、半導体チップ210の実装面よりもパッケージ本体250から突出している。リードフレーム230の材料としては、例えば42アロイを用いることができる。なお、リードフレーム230は、信号端子部の一例である。
次に、本発明の第2実施形態に係る半導体装置の作用・効果について、図7を参照しながら説明する。図7は、本発明の第2実施形態に係る半導体装置の作用・効果を説明するための図である。なお、以下では、説明の便宜上、図7における+Z方向を上方向、−Z方向を下方向ともいう。
本発明の第2実施形態に係る半導体装置によれば、リードフレーム230の下面が半導体チップ210の下面よりもパッケージ本体250から突出している。このため、図7に示すように、基板10が収縮するように変形した場合であっても、第1実施形態と同様、リードフレーム230の下面と基板10のランド20とを接続するはんだ30に加わる応力が緩和され、クラックの発生を抑制することができる。結果として、実装信頼性が向上する。
また、基板10が膨張するように変形した場合であっても、第1実施形態と同様、リードフレーム230の下面と基板10のランド20とを接続するはんだ30に加わる応力が緩和され、クラックの発生を抑制することができる。結果として、実装信頼性が向上する。
さらに、本発明の第2実施形態に係る半導体装置によれば、リードフレーム230がパッケージ本体250の側面から外方に露出し、パッケージ本体250の側面及び下面に沿って内方に折り曲げられた形状を有する。このため、基板10が収縮するように変形した場合には、リードフレーム230が図7に示すように変形する。これにより、リードフレーム230の下面と基板10のランド20とを接続するはんだ30に加わる応力が緩和され、クラックの発生を抑制することができる。結果として、実装信頼性が特に向上する。また、QFN200を基板10に実装するときにフィレットが形成されるため、外観検査を容易に行うことができる。またフィレットにより、耐クラック性が向上する。
また、本発明の第2実施形態に係る半導体装置によれば、半導体チップ210の下面がチップ搭載部を介さずに、はんだ30によって基板10のランド20と接合される。このため、半導体チップ210で発生する熱を効率よく基板10側へ逃がすことができる。
(第3実施形態)
本発明の第3実施形態に係る半導体装置について、図8を参照しながら説明する。図8は、本発明の第3実施形態に係る半導体装置の概略断面図である。なお、以下では、説明の便宜上、図8における+Z方向を上方向、−Z方向を下方向ともいう。
本発明の第3実施形態に係る半導体装置について、図8を参照しながら説明する。図8は、本発明の第3実施形態に係る半導体装置の概略断面図である。なお、以下では、説明の便宜上、図8における+Z方向を上方向、−Z方向を下方向ともいう。
本発明の第3実施形態に係る半導体装置は、信号端子部の一例としてのはんだボールがパッケージ本体の下面に形成されたBGA(Ball Grid Array Package)として構成されている点で、第1実施形態に係る半導体装置と異なる。
以下、第1実施形態に係る半導体装置と異なる点を中心に説明する。
BGA300は、図8に示すように、半導体チップ310と、インターポーザー320と、複数のはんだボール330と、複数のボンディングワイヤ340と、パッケージ本体350とを有する。
半導体チップ310は、第1実施形態と同様の構成とすることができる。
インターポーザー320は、半導体チップ310の上面に対して垂直な方向からの平面視において、例えば矩形状であり、半導体チップ310と基板10との間における電気的接続を中継する配線を有する。インターポーザー320の外形サイズは、半導体チップ310の外形サイズよりも大きい。インターポーザー320の上面には、半導体チップ310が搭載されている。インターポーザー320の下面には、複数の端子321、322が設けられている。そして、半導体チップ310の上面に対して垂直な方向からの平面視において、半導体チップ310が搭載されている領域を除く部分に形成された端子321の下面には、はんだボール330が形成されている。はんだボール330は、半球状に形成されたはんだ30であり、信号端子部の一例である。インターポーザー320としては、例えば配線のみが作り込まれたシリコンチップを用いることができる。
ボンディングワイヤ340は、半導体チップ310のボンディングパッドとインターポーザー320の上面に形成された配線とを電気的に接続する。ボンディングワイヤ340としては、第1実施形態と同様の材料を用いることができる。
以上に説明したように、本発明の第3実施形態に係る半導体装置によれば、はんだボール330の下面が、インターポーザー320における半導体チップ310が搭載されている領域に形成された端子322の下面よりもパッケージ本体350から突出している。このため、第1実施形態に係る半導体装置と同様に、信号端子部と基板10とを接続するはんだ30に加わる応力を緩和し、クラックの発生を抑制することができる。
(第4実施形態)
本発明の第4実施形態に係る半導体装置について、図9を参照しながら説明する。図9は、本発明の第4実施形態に係る半導体装置の概略断面図である。
本発明の第4実施形態に係る半導体装置について、図9を参照しながら説明する。図9は、本発明の第4実施形態に係る半導体装置の概略断面図である。
本発明の第4実施形態に係る半導体装置は、半導体チップとインターポーザーとの接続方法がフリップチップボンディングによる方法である点で、第3実施形態に係る半導体装置と異なる。
以下、第3実施形態に係る半導体装置と異なる点を中心に説明する。
BGA400においては、図9に示すように、半導体チップ410がフリップチップボンディングによりインターポーザー420に実装されている。より具体的には、半導体チップ410の下面に形成された電極421上にバンプ440が形成され、インターポーザー420の電極421とバンプ440とが位置合わせされると共に、フェースダウンボンディングで接続されている。
以上に説明したように、本発明の第4実施形態に係る半導体装置によれば、はんだボール430と基板10とを接続するはんだに加わる応力を緩和し、クラックの発生を抑制することができる。
特に、本発明の第4実施形態に係る半導体装置によれば、半導体チップ410がフリップチップボンディングによりインターポーザー420に実装されているため、半導体チップ410とインターポーザー420との接続配線長が短くなる。結果として、信号の処理速度を高速化することができる。
次に、本発明の一実施形態に係る半導体装置の製造方法について、図10Aから図10Dを参照しながら説明する。図10Aから図10Dは、本発明の一実施形態に係る半導体装置の製造方法を説明するための図である。より具体的には、図10Aから図10Dは、本発明の第2実施形態で説明したQFNの製造方法を説明するための図である。
なお、以下で説明するQFNの製造方法は、本発明に係る半導体装置を製造する方法の一例であって、係る方法に限定されるものではない。また、以下では、説明の便宜上、図10Aから図10Dにおける+Z方向を上方向、−Z方向を下方向ともいう。
まず、図10Aに示すように、下面に金膜が形成された半導体チップ210を、銀ペースト等のダイボンド材260によりチップ搭載部220に搭載する。続いて、半導体チップ210の上面に形成されたボンディングパッドと42アロイからなるリードフレームの上面とをボンディングワイヤ240により電気的に接続する。続いて、エポキシ樹脂等の樹脂を用いて、リードフレーム230の一部及び半導体チップ210を封止する。これにより、パッケージ本体250が形成される。
次いで、図10Bに示すように、パッケージ本体250の下方向から発煙硝酸を用いて薬液処理を行う。これにより、半導体チップ210及びリードフレーム230は溶解することなく、パッケージ本体250の一部が溶解する。
次いで、図10Cに示すように、ダイボンド材260及びチップ搭載部220を除去する。続いて、パッケージ本体250の側面から外方に露出したリードフレーム230を、パッケージ本体250の側面及び裏面に沿って内方に折り曲がる形状となるように加工する。これにより、第2実施形態で説明したQFN200を得ることができる。
次いで、図10Dに示すように、はんだ30を用いて、基板10の上面にQFN200を実装する。このとき、半導体チップ210の下面に金膜が形成されているため、はんだ30の濡れ性が非常に高い。このため、半導体チップ210の下面の一部にはんだ30が接触すると、半導体チップ210の下面の全面に容易に濡れ拡がる。
以上、半導体装置及び半導体装置の製造方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
10 基板
100、200 QFN
300、400 BGA
110、210、310、410 半導体チップ
130、230 リードフレーム
330、430 はんだボール
140、240、340 ボンディングワイヤ
440 バンプ
150、250、350、450 パッケージ本体
100、200 QFN
300、400 BGA
110、210、310、410 半導体チップ
130、230 リードフレーム
330、430 はんだボール
140、240、340 ボンディングワイヤ
440 バンプ
150、250、350、450 パッケージ本体
Claims (1)
- 基板に実装される半導体装置であって、
電極が形成された半導体チップと、
前記半導体チップの周囲に配置され、前記電極と電気的に接続された複数の信号端子部と、
前記複数の信号端子部の各々の一部及び前記半導体チップの少なくとも一部を封止するパッケージ本体と
を有し、
前記複数の信号端子部の各々の実装面は、前記半導体チップの実装面よりも前記パッケージ本体から突出している、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014209185A JP2016081966A (ja) | 2014-10-10 | 2014-10-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014209185A JP2016081966A (ja) | 2014-10-10 | 2014-10-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016081966A true JP2016081966A (ja) | 2016-05-16 |
Family
ID=55959057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014209185A Pending JP2016081966A (ja) | 2014-10-10 | 2014-10-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016081966A (ja) |
-
2014
- 2014-10-10 JP JP2014209185A patent/JP2016081966A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI697086B (zh) | 晶片封裝結構及其製造方法 | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
JP2015523743A (ja) | Bvaインタポーザ | |
JP2008187009A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
JP2002118205A (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
JP2007142097A (ja) | 半導体装置 | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20140045461A (ko) | 집적회로 패키지 | |
JP6909630B2 (ja) | 半導体装置 | |
KR20090098076A (ko) | 플립 칩 패키지 | |
US9601374B2 (en) | Semiconductor die assembly | |
JP2016081966A (ja) | 半導体装置 | |
JP4137981B2 (ja) | 半導体装置の製造方法 | |
US9289846B2 (en) | Method for fabricating wire bonding structure | |
US9397027B1 (en) | Sacrificial pad on semiconductor package device and method | |
US9190355B2 (en) | Multi-use substrate for integrated circuit | |
JP2006032871A (ja) | 半導体装置 | |
KR20140030903A (ko) | 반도체 패키지 제조방법 | |
JP2013110264A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWM508783U (zh) | 晶片封裝之結構改良 | |
KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
JP2006253360A (ja) | 半導体装置の製造方法及び半導体装置 | |
TWM546005U (zh) | 封裝結構 | |
JP2007250749A (ja) | 半導体装置、電子機器及び半導体装置の製造方法 |