JP2016073130A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2016073130A JP2016073130A JP2014201889A JP2014201889A JP2016073130A JP 2016073130 A JP2016073130 A JP 2016073130A JP 2014201889 A JP2014201889 A JP 2014201889A JP 2014201889 A JP2014201889 A JP 2014201889A JP 2016073130 A JP2016073130 A JP 2016073130A
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- value
- signal
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007423 decrease Effects 0.000 claims description 81
- 239000004065 semiconductor Substances 0.000 claims description 67
- 238000013459 approach Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 abstract description 15
- 238000004904 shortening Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 26
- 238000004804 winding Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 102220570201 Pyridoxal-dependent decarboxylase domain-containing protein 1_S40A_mutation Human genes 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 102220600549 C-C chemokine receptor type 5_S40D_mutation Human genes 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 102200003959 rs11556986 Human genes 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
Description
図1は、本発明の第1の実施形態に係る本実施形態に係るスイッチング電源装置の構成の一例を示す図である。図1に示すスイッチング電源装置は、主回路10と、第1制御部30と、第2制御部40と、電源電圧供給部50を有する。
主回路10は、電力の伝達と変換を行う回路であり、図1の例ではフライバック型コンバータを構成する。図1に示す主回路10は、入力端子T1及びT2と、トランス11と、トランジスタQ1と、駆動部20と、抵抗Rg及びR11と、ダイオードD11と、キャパシタC1と、出力端子T3及びT4とを有する。トランジスタQ1は、本発明における半導体スイッチ素子の一例である。
第1制御部30は、出力端子T3とT4の間の電圧Voが目標電圧Vo_set(固定値でも可変値でもよい)へ近づくように、トランジスタQ1のスイッチング動作を制御するスイッチ制御信号S30を生成する。図1の例において、第1制御部30は、誤差増幅部31とスイッチ制御部32を有する。
第2制御部40は、1回のスイッチング動作においてトランジスタQ1に流れるスイッチ電流Iq1のピーク値が小さくなるとトランジスタQ1のオン抵抗が大きくなり、当該ピーク値が大きくなると当該オン抵抗が小さくなるように、駆動部20の駆動信号Sgのレベルを制御する。具体的には、第2制御部40は、帰還制御信号Sfbが示すスイッチ電流Iq1のピーク目標値に応じて電源電圧供給部50の駆動電源電圧Vdrを制御する。駆動信号Sgのレベルの制御により駆動信号Sgのハイレベル時の電圧が変化し、結果としてトランジスタQ1のオン抵抗が変化する。
電源電圧供給部50は、第2制御部40から出力される制御信号S40に応じて、駆動部20に供給する駆動電源電圧Vdrを変化させる。
Ith1 = Vcc/(G×r11) …(1)
クロックパルス発生回路34のクロックパルスは、一定周期毎に短い期間ハイレベルになる。クロックパルスがハイレベルになると、スイッチ制御信号S30がハイレベルとなり、これに応じて駆動信号Sgもハイレベルとなるため、トランジスタQ1はオンする。
またこのとき、一次巻線W1の電流がゼロになるため、コンパレータ33の出力信号がローレベルに戻り、フリップフロップ回路35の出力のスイッチ制御信号S30はローレベルのまま保持される。
一方、出力端子T3とT4の間の電圧Voが目標電圧Vo_setに対して上昇すると、誤差増幅部31の帰還制御信号Sfbが低下し、スイッチ電流Iq1のピーク目標値が小さくなる。これにより、トランジスタQ1のオン期間においてトランス11に蓄積される磁気エネルギーが小さくなり、トランジスタQ1のオフ期間に二次巻線W2からキャパシタC1へ流れる電流が小さくなるため、電圧Voが低下する。
このような負帰還の動作により、電圧Voは目標電圧Vo_setへ近づくように制御される。誤差増幅部31のゲインが十分に高い場合、電圧Voは目標電圧Vo_setとほぼ等しくなる。
帰還制御信号Sfbが示すスイッチ電流Iq1のピーク目標値が非常に小さい場合(伝送電力の目標値が最小の伝送電力に比べて小さい場合)、第2制御部40による駆動信号Sgのレベルの制御を行わないと、図2Bにおいて点線で示すような間欠動作の状態となる。そのため、電圧Voの波形には、図2Aにおいて点線で示すようにリップルを生じる。一方、第2制御部40の制御によって駆動信号Sgのレベルが低下すると、図2Bにおいて実線で示すように一定周期のスイッチング動作が維持されるため、図2Aにおいて実線で示すように間欠動作によるリップルは発生しない。
入力電圧一定の場合、出力電力Woが増えると、スイッチング動作毎にトランス11の一次側から二次側へ伝送すべき電力が増えるため、スイッチ電流Iq1のピーク目標値を示す電圧Vfbが上昇する。帰還制御信号Sfbの電圧Vfbが上昇すると、これに従って駆動電源電圧Vdrが上昇し、トランジスタQ1のオン抵抗が小さくなる。駆動電源電圧Vdrが最大電圧に到達すると、電圧Vfbが上昇しても駆動電源電圧Vdrは最大電圧で一定となり、トランジスタQ1のオン抵抗は最小となる。図3の例では、出力電力Woが小さい「A」の範囲において、駆動電源電圧Vdrが電圧Vfbに従って変化し、出力電力Woが大きい「B]の範囲において、駆動電源電圧Vdrが最大電圧となる。
なお、図3中の点線は、第2制御部40のゲイン「G」が様々に異なる場合における駆動電源電圧Vdrのグラフの例である。
例えば目標電圧Vo_setが入力電圧Viに比べて非常に低く負荷RLが軽い場合、電圧Voを目標電圧Vo_setへ近づけるために一回のスイッチング動作で入力側から出力側へ伝送すべき電力が非常に小さくなる。このような場合、もしトランジスタQ1のオン抵抗を一定にしたまま電圧Voを目標電圧Vo_setに近づける制御が行われると、トランジスタQ1のオン時間が設定可能な最小値に到達してしまい、間欠的なスイッチング動作が発生することがある。しかしながら、一回のスイッチング動作で必要とされる伝送電力が小さくなると、一回のスイッチング動作においてトランジスタQ1に流れるスイッチ電流Iq1のピーク値も小さくなる。そして、本実施形態に係るスイッチング電源装置では、スイッチ電流Iq1のピーク値が小さくなるにつれて、トランジスタQのオン抵抗が大きくなるように駆動信号Sgのレベルが制御される。オン抵抗が大きくなるとトランジスタQ1の損失が大きくなるため、オン抵抗が一定の場合に比べて、同じ伝送電力を達成するために必要なトランジスタQ1のオン時間が長くなる。すなわち、一回のスイッチング動作で必要とされる伝送電力が小さくなるにつれて、トランジスタQ1のオン時間が短くなる方向に変化し難くなる。これにより、トランジスタQ1のオン時間が最小値に到達し難くなり、間欠的なスイッチング動作を防止できる。従って、出力にリップルが生じることを防止できる。
仮にスイッチ電流Iq1のピークの測定値に応じてトランジスタQ1の駆動信号Sgのレベルが制御されるものとすると(例えば、後述する図12のスイッチング電源装置)、スイッチ電流Iq1のピークの測定値に変化が現れるまで駆動信号Sgのレベルが制御されなくなる。そのため、例えば負荷RLが急激に変化した場合などにおいて、トランジスタQ1のオン抵抗の変化が遅くなり、負帰還の遅れによる電圧Voの変動が生じ易くなる。一方、帰還制御信号Sfbが示すスイッチ電流Iq1のピーク目標値は、電圧Voと目標電圧Vo_setとの誤差に応じて素早く変化する。そのため、本実施形態に係るスイッチング電源装置では、負荷RLの急変により電圧Voが変化すると、これに応じて帰還制御信号Sfbが素早く変化するため、駆動信号Sgのレベルが直ちに制御される。これにより、トランジスタQ1のオン抵抗の変化が速くなり、負帰還の応答が速くなるため、負荷RLの急変による電圧Voの変動を生じ難くすることができる。
これにより、一回のスイッチング動作で入力側から出力側へ伝送すべき電力が十分大きい状態(すなわち、間欠的なスイッチング動作が生じ難い状態)において、トランジスタQ1のオン抵抗が最小に保たれるため、トランジスタQ1の損失による効率の低下を効果的に抑えることができる。
次に、本発明の第2の実施形態について説明する。
図4は、第2の実施形態に係るスイッチング電源装置の構成の一例を示す図である。図4に示すスイッチング電源装置は、図1に示すスイッチング電源装置における第2制御部40及び電源電圧供給部50を、次に述べる第2制御部40A及び電源電圧供給部50Aに置き換えたものである。
第2制御部40Aは、帰還制御信号Sfbが示すスイッチ電流Iq1のピーク目標値が電流しきい値Ith1より小さい場合、ピーク目標値と電流しきい値Ith1との差に応じて駆動信号Sgのレベルを変化させ、ピーク目標値が電流しきい値Ith1より大きい場合は、駆動信号Sgのレベルを所定の最大値とする。
Vset = G×(Vth1−Vfb) …(2)
Vset = (G・r11)×(Ith1−Ipk) …(3)
電源電圧供給部50Aは、既に説明した電源電圧供給部50と同様に、第2制御部40Aの制御信号S40Aに応じて駆動電源電圧Vdrを変化させる。ただし、図4における電源電圧供給部50Aは、制御信号S40Aの電圧上昇に応じて駆動電源電圧Vdrを低下させる点で、図1における電源電圧供給部50と異なる。
Vdr = Vcc−(r51/r52)・Vset−Vbe …(4)
Ith1>Ipkのとき:
Vdr = Vcc−Vbe−(K・G・r11)×(Ith1−Ipk) …(5)
Ith1≦Ipkのとき:
Vdr = Vcc−Vbe …(5’)
次に、本発明の第3の実施形態について説明する。
上述した第1、第2の実施形態に係るスイッチング電源装置は電流モード制御であるが、本実施形態に係るスイッチング電源装置では、電圧モード制御の例を示す。
Ton = α・Vfb …(6)
Tth = (α/G)・Vcc …(7)
Iq1 = (Vi/L)・Ton …(8)
Ipk = (α・Vi/L)・Vfb …(9)
Ith1 = (Vi/L)・(α/G)・Vcc …(10)
次に、本発明の第4の実施形態について説明する。
図6は、第4の実施形態に係るスイッチング電源装置の構成の一例を示す図である。図6に示すスイッチング電源装置は、図5に示すスイッチング電源装置における主回路10Aを主回路10Bに変更し、第2制御部40を第2制御部40Bに変更したものであり、他の構成は図5に示すスイッチング電源装置と同じである。
抵抗R12は、負荷RLに流れる電流Ioを検出するための抵抗であり、図6の例では出力端子T4とキャパシタC1の一端との間の電流経路上に設けられている。
次に、本発明の第5の実施形態について説明する。
図8は、本発明の第5の実施形態に係るスイッチング電源装置の構成の一例を示す図である。図8に示すスイッチング電源装置は、図6に示すスイッチング電源装置における第2制御部40Bを第2制御部40Cに置き換えたものであり、他の構成は図6に示すスイッチング電源装置と同じである。
Ith2 = Vth2/M …(11)
次に、本発明の第6の実施形態について説明する。
図9は、第6の実施形態に係るスイッチング電源装置の構成の一例を示す図である。図9に示すスイッチング電源装置は、主回路10と、第1制御部30Aと、第2制御部40Cと、電源電圧供給部50と、ピーク保持部44を有する。主回路10と電源電圧供給部50は、図1に示すスイッチング電源装置おける同一符号の構成要素と同じである。第1制御部30Aは、図5に示すスイッチング電源装置における同一符号の構成要素と同じである。
Ith3 = Vth3/r11 …(12)
次に、本発明の第7の実施形態について説明する。図11は、第7の実施形態に係るスイッチング電源装置の構成の一例を示す図である。
図11に示すスイッチング電源装置は、主回路10Cと、第1制御部30Aと、第2制御部40Dと、電源電圧供給部50と、抵抗R12を有する。第1制御部30A及び電源電圧供給部50は、図5に示すスイッチング電源装置における同一符号の構成要素と同じである。主回路10Cは、主回路10A(図5)に抵抗R12を追加したものである。抵抗R12は、図6に示すスイッチング電源装置における同一符号の構成要素と同じである。
Ith2 = Vcc/(G×r12) …(13)
次に、本発明の第8の実施形態について説明する。図12は、第8の実施形態に係るスイッチング電源装置の構成の一例を示す図である。
図12に示すスイッチング電源装置は、主回路10と、第1制御部30Aと、第2制御部40Eと、電源電圧供給部50と、ピーク保持部44を有する。主回路10及び電源電圧供給部50は、図1に示すスイッチング電源装置における同一符号の構成要素と同じである。第1制御部30Aは、図5に示すスイッチング電源装置における同一符号の構成要素と同じである。ピーク保持部44は、図9に示すスイッチング電源装置における同一符号の構成要素と同じである。
Ith3 = Vcc/(G×r11) …(14)
ここまで本発明の幾つかの実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、更に種々のバリエーションを含んでいる。
例えば、第3の実施形態のスイッチング電源装置(図5)における主回路10Aのスイッチング方式は、図13〜図15において示すように、別のスイッチング方式へ変更可能である。図13に示すスイッチング電源装置において、主回路10Dはフォワード型コンバータを構成する。図14に示すスイッチング電源装置において、主回路10Eはフルブリッジ型コンバータを構成する。図15に示すスイッチング電源装置において、主回路10Fは降圧型コンバータを構成する。
他の実施形態に係るスイッチング電源装置についても、主回路のスイッチング方式をフライバック型コンバータ以外のものに変更可能である。
n型MOSFETのトランジスタQ53は、ドレインが電源電圧Vccの入力端子に接続され、ソースがインダクタL5を介して駆動電源電圧Vdrの出力端子に接続される。ダイオードD5のカソードはトランジスタQ5のソースに接続され、そのアノードはグランドに接続され、そのゲートは抵抗R52を介して駆動回路54の出力端子に接続される。キャパシタC5は、駆動電源電圧Vdrの出力端子とグランドの間に接続される。コンパレータ51は、第2制御部40の制御信号S40が駆動電源電圧Vdrより高電位の場合にハイレベルの信号を出力し、制御信号S40が駆動電源電圧Vdrより低電位の場合にローレベルの信号を出力する。コンパレータ52は、三角波発生回路53の三角波がコンパレータ51の出力信号より高電位の場合にローレベルの信号を出力し、三角波がコンパレータ51の出力信号より低電位の場合にハイレベルの信号を出力する。駆動回路54は、コンパレータ52の出力信号がハイレベルの場合にハイレベルの駆動信号を出力してトランジスタQ53をオンさせ、コンパレータ52の出力信号がローレベルの場合にローレベルの駆動信号を出力してトランジスタQ53をオフさせる。
上記の構成によれば、第2制御部40の制御信号S40が駆動電源電圧Vdrに対して高電位になると、スイッチング周期におけるトランジスタQ53のオン時間が長くなるため、インダクタL5の電流が増え、駆動電源電圧Vdrが上昇する。逆に、第2制御部40の制御信号S40が駆動電源電圧Vdrに対して低電位になると、トランジスタQ53のオン時間が短くなるため、インダクタL5の電流が減り、駆動電源電圧Vdrが低下する。これにより、駆動電源電圧Vdrは制御信号S40の電位へ近づくように制御される。
なお、電源電圧供給部の電源回路のスイッチング方式は上述した降圧型コンバータに限定されるものではなく、他の様々なスイッチング方式を適用可能である。
スイッチング動作を繰り返す半導体スイッチ素子を備え、当該スイッチング動作の度に前記半導体スイッチ素子に流れる電流に応じた電力が入力側から出力側へ断続的に伝送されるスイッチング電源装置であって、
入力端子において入力される若しくは出力端子において出力される電圧、電流又は電力が目標値へ近づくように、前記半導体スイッチ素子の前記スイッチング動作を制御するスイッチ制御信号を生成する第1制御部と、
前記スイッチ制御信号に応じて前記半導体スイッチ素子をオン又はオフさせる駆動信号を生成する駆動部と、
1回の前記スイッチング動作において前記半導体スイッチ素子に流れる電流のピーク値が小さくなると前記半導体スイッチ素子のオン抵抗が大きくなり、前記電流のピーク値が大きくなると当該オン抵抗が小さくなるように、前記駆動部の前記駆動信号のレベルを制御する第2制御部と
を有するスイッチング電源装置。
前記第2制御部は、前記電圧、前記電流又は前記電力を前記目標値へ近づけるように動作する帰還制御系において前記第1制御部が生成する帰還制御信号に応じて、前記駆動信号のレベルを制御する、
付記1に記載のスイッチング電源装置。
前記第1制御部は、
前記電圧、前記電流又は前記電力に応じた信号と前記目標値を示す信号との差を増幅した結果として前記帰還制御信号を出力する誤差増幅部と、
前記半導体スイッチ素子を反復的にオンさせる前記スイッチ制御信号を生成するとともに、前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号と前記帰還制御信号とを比較し、当該比較の結果に応じて、前記半導体スイッチ素子の電流が前記帰還制御信号に応じたピーク目標値に達すると前記半導体スイッチ素子をオフさせる前記スイッチ制御信号を生成するスイッチ制御部とを含む、
付記2に記載のスイッチング電源装置。
前記第2制御部は、
前記ピーク目標値が第1の電流しきい値より小さい場合には、前記ピーク目標値が小さくなるほど前記オン抵抗が大きくなり、前記ピーク目標値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記ピーク目標値が前記第1の電流しきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記3に記載のスイッチング電源装置。
前記第2制御部は、
前記ピーク目標値が前記第1の電流しきい値より小さい場合には、前記ピーク目標値の変化量と前記駆動信号のレベルの変化量とが比例するように、前記ピーク目標値に従って前記駆動信号のレベルを変化させ、
前記ピーク目標値が前記第1の電流しきい値より大きい場合には、前記駆動信号のレベルを所定の最大値とする、
付記4に記載のスイッチング電源装置。
前記第2制御部は、
前記ピーク目標値が前記第1の電流しきい値より小さい場合には、前記ピーク目標値と前記第1の電流しきい値との差に応じて前記駆動信号のレベルを変化させ、
前記ピーク目標値が前記第1の電流しきい値より大きい場合には、前記駆動信号のレベルを所定の最大値とする、
付記4に記載のスイッチング電源装置。
前記第1制御部は、
前記電圧、前記電流又は前記電力に応じた信号と前記目標値を示す信号との差を増幅した結果として前記帰還制御信号を出力する誤差増幅部と、
前記半導体スイッチ素子を反復的にオンさせるとともに、1回の前記スイッチング動作における前記半導体スイッチ素子のオン期間の時間幅を前記帰還制御信号に応じて変化させる前記スイッチ制御信号を生成するスイッチ制御部とを含む、
付記2に記載のスイッチング電源装置。
前記第2制御部は、前記帰還制御信号に応じて、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記7に記載のスイッチング電源装置。
前記第2制御部は、
前記半導体スイッチ素子に流れる電流の平均値を示す信号に応じて、当該電流の平均値が小さくなるほど前記オン抵抗が大きくなり、当該電流の平均値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記帰還制御信号に応じて、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御する、
付記7に記載のスイッチング電源装置。
前記第2制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号と前記帰還制御信号とを加算若しくは乗算した結果に応じて前記駆動信号のレベルを制御する、
付記9に記載のスイッチング電源装置。
前記第2制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号と前記帰還制御信号とに応じて、
前記半導体スイッチ素子の電流の平均値が第2の電流しきい値より小さく、かつ、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記半導体スイッチ素子の電流平均値が前記第2の電流しきい値より大きいか、又は、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記7に記載のスイッチング電源装置。
前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号のピーク値を保持するピーク保持部を有し、
前記第2制御部は、前記ピーク保持部に保持される前記スイッチ電流信号のピーク値と前記帰還制御信号とに応じて、
前記半導体スイッチ素子の電流ピーク値が第3の電流しきい値より小さく、かつ、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記半導体スイッチ素子の電流ピーク値が前記第3の電流しきい値より大きいか、又は、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記7に記載のスイッチング電源装置。
前記第2制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号に応じて、前記半導体スイッチ素子の電流の平均値が第2の電流しきい値より小さい場合には、当該電流の平均値が小さくなるほど前記オン抵抗が大きくなり、当該電流の平均値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、当該電流の平均値が前記第2の電流しきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記1に記載のスイッチング電源装置。
前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号のピーク値を保持するピーク保持部を有し、
前記第2制御部は、前記ピーク保持部に保持される前記スイッチ電流信号のピーク値に応じて、前記半導体スイッチ素子の電流ピーク値が第3のしきい値より小さい場合には、当該電流ピーク値が小さくなるほど前記オン抵抗が大きくなり、当該電流ピーク値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、当該電流ピーク値が前記第3のしきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記1に記載のスイッチング電源装置。
前記第2制御部の制御に応じて前記駆動部に供給する電源電圧を変化させる電源電圧供給部を有する、
付記1乃至14の何れか一項に記載のスイッチング電源装置。
10、10A〜10F…主回路
11…トランス
12…センスアンプ
20…駆動部
30、30A…第1制御部、
31…誤差増幅部、
32、32A…スイッチ制御部、
33、37、43…コンパレータ
34…クロックパルス発生回路
35…フリップフロップ回路
36…三角波発生回路
40、40A〜40E…第2制御部
41…演算増幅器
42A…乗算回路
42B…加算回路
44…ピーク保持部
50、50A…電源電圧供給部
Q1…トランジスタ
T1、T2…入力端子
T3、T4 …出力端子
RL…負荷
Claims (15)
- スイッチング動作を繰り返す半導体スイッチ素子を備え、当該スイッチング動作の度に前記半導体スイッチ素子に流れる電流に応じた電力が入力側から出力側へ断続的に伝送されるスイッチング電源装置であって、
入力端子において入力される若しくは出力端子において出力される電圧、電流又は電力が目標値へ近づくように、前記半導体スイッチ素子の前記スイッチング動作を制御するスイッチ制御信号を生成する第1制御部と、
前記スイッチ制御信号に応じて前記半導体スイッチ素子をオン又はオフさせる駆動信号を生成する駆動部と、
1回の前記スイッチング動作において前記半導体スイッチ素子に流れる電流のピーク値が小さくなると前記半導体スイッチ素子のオン抵抗が大きくなり、前記電流のピーク値が大きくなると当該オン抵抗が小さくなるように、前記駆動部の前記駆動信号のレベルを制御する第2制御部と
を有するスイッチング電源装置。 - 前記第2制御部は、前記電圧、前記電流又は前記電力を前記目標値へ近づけるように動作する帰還制御系において前記第1制御部が生成する帰還制御信号に応じて、前記駆動信号のレベルを制御する、
請求項1に記載のスイッチング電源装置。 - 前記第1制御部は、
前記電圧、前記電流又は前記電力に応じた信号と前記目標値を示す信号との差を増幅した結果として前記帰還制御信号を出力する誤差増幅部と、
前記半導体スイッチ素子を反復的にオンさせる前記スイッチ制御信号を生成するとともに、前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号と前記帰還制御信号とを比較し、当該比較の結果に応じて、前記半導体スイッチ素子の電流が前記帰還制御信号に応じたピーク目標値に達すると前記半導体スイッチ素子をオフさせる前記スイッチ制御信号を生成するスイッチ制御部とを含む、
請求項2に記載のスイッチング電源装置。 - 前記第2制御部は、
前記ピーク目標値が第1の電流しきい値より小さい場合には、前記ピーク目標値が小さくなるほど前記オン抵抗が大きくなり、前記ピーク目標値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記ピーク目標値が前記第1の電流しきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
請求項3に記載のスイッチング電源装置。 - 前記第2制御部は、
前記ピーク目標値が前記第1の電流しきい値より小さい場合には、前記ピーク目標値の変化量と前記駆動信号のレベルの変化量とが比例するように、前記ピーク目標値に従って前記駆動信号のレベルを変化させ、
前記ピーク目標値が前記第1の電流しきい値より大きい場合には、前記駆動信号のレベルを所定の最大値とする、
請求項4に記載のスイッチング電源装置。 - 前記第2制御部は、
前記ピーク目標値が前記第1の電流しきい値より小さい場合には、前記ピーク目標値と前記第1の電流しきい値との差に応じて前記駆動信号のレベルを変化させ、
前記ピーク目標値が前記第1の電流しきい値より大きい場合には、前記駆動信号のレベルを所定の最大値とする、
請求項4に記載のスイッチング電源装置。 - 前記第1制御部は、
前記電圧、前記電流又は前記電力に応じた信号と前記目標値を示す信号との差を増幅した結果として前記帰還制御信号を出力する誤差増幅部と、
前記半導体スイッチ素子を反復的にオンさせるとともに、1回の前記スイッチング動作における前記半導体スイッチ素子のオン期間の時間幅を前記帰還制御信号に応じて変化させる前記スイッチ制御信号を生成するスイッチ制御部とを含む、
請求項2に記載のスイッチング電源装置。 - 前記第2制御部は、前記帰還制御信号に応じて、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
請求項7に記載のスイッチング電源装置。 - 前記第2制御部は、
前記半導体スイッチ素子に流れる電流の平均値を示す信号に応じて、当該電流の平均値が小さくなるほど前記オン抵抗が大きくなり、当該電流の平均値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記帰還制御信号に応じて、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御する、
請求項7に記載のスイッチング電源装置。 - 前記第2制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号と前記帰還制御信号とを加算若しくは乗算した結果に応じて前記駆動信号のレベルを制御する、
請求項9に記載のスイッチング電源装置。 - 前記第2制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号と前記帰還制御信号とに応じて、
前記半導体スイッチ素子の電流の平均値が第2の電流しきい値より小さく、かつ、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記半導体スイッチ素子の電流平均値が前記第2の電流しきい値より大きいか、又は、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
請求項7に記載のスイッチング電源装置。 - 前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号のピーク値を保持するピーク保持部を有し、
前記第2制御部は、前記ピーク保持部に保持される前記スイッチ電流信号のピーク値と前記帰還制御信号とに応じて、
前記半導体スイッチ素子の電流ピーク値が第3の電流しきい値より小さく、かつ、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記半導体スイッチ素子の電流ピーク値が前記第3の電流しきい値より大きいか、又は、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
請求項7に記載のスイッチング電源装置。 - 前記第2制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号に応じて、前記半導体スイッチ素子の電流の平均値が第2の電流しきい値より小さい場合には、当該電流の平均値が小さくなるほど前記オン抵抗が大きくなり、当該電流の平均値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、当該電流の平均値が前記第2の電流しきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
請求項1に記載のスイッチング電源装置。 - 前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号のピーク値を保持するピーク保持部を有し、
前記第2制御部は、前記ピーク保持部に保持される前記スイッチ電流信号のピーク値に応じて、前記半導体スイッチ素子の電流ピーク値が第3のしきい値より小さい場合には、当該電流ピーク値が小さくなるほど前記オン抵抗が大きくなり、当該電流ピーク値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、当該電流ピーク値が前記第3のしきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
請求項1に記載のスイッチング電源装置。 - 前記第2制御部の制御に応じて前記駆動部に供給する電源電圧を変化させる電源電圧供給部を有する、
請求項1乃至14の何れか一項に記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014201889A JP6424349B2 (ja) | 2014-09-30 | 2014-09-30 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014201889A JP6424349B2 (ja) | 2014-09-30 | 2014-09-30 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016073130A true JP2016073130A (ja) | 2016-05-09 |
JP6424349B2 JP6424349B2 (ja) | 2018-11-21 |
Family
ID=55867646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014201889A Active JP6424349B2 (ja) | 2014-09-30 | 2014-09-30 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6424349B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020080631A1 (en) * | 2000-12-22 | 2002-06-27 | Akihiko Kanouda | DC-DC converter |
JP2003244946A (ja) * | 2002-02-19 | 2003-08-29 | Hitachi Ltd | 同期整流回路及び電源装置 |
US20050052217A1 (en) * | 2003-09-09 | 2005-03-10 | Mitsubishi Denki Kabushiki Kaisha | Drive circuit for semiconductor device |
US20090116265A1 (en) * | 2007-11-07 | 2009-05-07 | Panasonic Corporation | Driving circuit for power switching device, driving method thereof, and switching power supply apparatus |
JP2009136138A (ja) * | 2007-11-07 | 2009-06-18 | Panasonic Corp | パワースイッチング素子の駆動回路、その駆動方法及びスイッチング電源装置 |
US20110012542A1 (en) * | 2009-07-20 | 2011-01-20 | Denso Corporation | Drive system for power switching elements |
JP2012147552A (ja) * | 2011-01-11 | 2012-08-02 | Toshiba Corp | Dc−dcコンバータ |
-
2014
- 2014-09-30 JP JP2014201889A patent/JP6424349B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020080631A1 (en) * | 2000-12-22 | 2002-06-27 | Akihiko Kanouda | DC-DC converter |
JP2002199708A (ja) * | 2000-12-22 | 2002-07-12 | Hitachi Ltd | Dc−dcコンバータ |
JP2003244946A (ja) * | 2002-02-19 | 2003-08-29 | Hitachi Ltd | 同期整流回路及び電源装置 |
US20050052217A1 (en) * | 2003-09-09 | 2005-03-10 | Mitsubishi Denki Kabushiki Kaisha | Drive circuit for semiconductor device |
JP2005086917A (ja) * | 2003-09-09 | 2005-03-31 | Mitsubishi Electric Corp | 半導体駆動回路 |
US20090116265A1 (en) * | 2007-11-07 | 2009-05-07 | Panasonic Corporation | Driving circuit for power switching device, driving method thereof, and switching power supply apparatus |
JP2009136138A (ja) * | 2007-11-07 | 2009-06-18 | Panasonic Corp | パワースイッチング素子の駆動回路、その駆動方法及びスイッチング電源装置 |
US20110012542A1 (en) * | 2009-07-20 | 2011-01-20 | Denso Corporation | Drive system for power switching elements |
JP2011024388A (ja) * | 2009-07-20 | 2011-02-03 | Denso Corp | パワースイッチング素子の駆動装置 |
JP2012147552A (ja) * | 2011-01-11 | 2012-08-02 | Toshiba Corp | Dc−dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP6424349B2 (ja) | 2018-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9525350B2 (en) | Cascaded buck boost DC to DC converter and controller for smooth transition between buck mode and boost mode | |
US9735673B2 (en) | Burst-mode operation of a switching converter | |
US8233292B2 (en) | Controllers, systems and methods for controlling power of light sources | |
US20170302183A1 (en) | Pulsed linear power converter | |
US9787302B2 (en) | Source driver circuit and control method thereof | |
US9225241B2 (en) | Pulse width modulation DC-DC converter for stabilizing output voltage | |
JP4618339B2 (ja) | Dc−dcコンバータ | |
JP5768475B2 (ja) | スイッチング電源装置 | |
US8836310B2 (en) | Switch-mode power supply controller and associated method | |
US9192007B2 (en) | PWM dimming control method and control circuit and LED driver therefor | |
US9979301B2 (en) | Control method and control circuit for switching power supply | |
US9504105B2 (en) | On-time control for switched mode power supplies | |
US20140218973A1 (en) | Dc/dc converters | |
JP2013027301A (ja) | 電力変換装置用制御装置 | |
US9655175B2 (en) | Off-time control for switched mode power supplies | |
JP2010183723A (ja) | Dc−dcコンバータおよびスイッチング制御回路 | |
US20140375285A1 (en) | Dc-dc boost converter | |
JP5721403B2 (ja) | 昇降圧回路及び昇降圧回路制御方法 | |
KR101448130B1 (ko) | 하이브리드 컨버터 | |
JP6424349B2 (ja) | スイッチング電源装置 | |
US9698679B2 (en) | Circuit for DC-DC conversion with current limitation | |
US11081957B2 (en) | Power converter with multi-mode timing control | |
US20160269015A1 (en) | Drive control device | |
JP6487874B2 (ja) | スイッチング電源装置 | |
JP6196954B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6424349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |